JP2006032721A

JP2006032721A - 半導体装置の製造方法

Info

Publication number: JP2006032721A
Application number: JP2004210490A
Authority: JP
Inventors: Kiminori Kiyono; 公師清野; Hisao Kato; 久雄加藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-07-16
Filing date: 2004-07-16
Publication date: 2006-02-02

Abstract

【課題】レジストの残膜量を半導体基板の面にわたって均一にすること、また、コンタクトホール径を半導体基板の面にわたって均一にすること。
【解決手段】半導体基板上に層間絶縁膜を形成し、層間絶縁膜上に反射防止膜を形成し、反射防止膜上にレジスト膜を形成し、レジスト膜にパターンを形成し、ＣＦ_４、ＣＨＦ_３、ＣＨ_２Ｆ_２、ＣＨ_３Ｆ、ＨＢｒ、Ｃｌ_２、Ｃ_２Ｆ_４、Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６、ＣＦ_３Ｉ、ＮＦ_３、ＳＦ_６の中の少なくとも１種類以上のガスで５０ｍＴｏｒｒ以下のガス圧力で反射防止膜をエッチングする半導体装置の製造方法。
【選択図】図１

Description

本発明は、半導体基板上の層間絶縁膜にコンタクトホールなどの開口を形成する半導体装置の製造方法に関する。

半導体集積回路の高集積化、微細化が進展するにつれゲート電極は細線化され、ゲート酸化膜は薄膜化されている。それに伴い半導体基板と配線層を接続するコンタクトホールの形成工程においても微細加工限界に達しつつある。また、微細化の進展に伴い接続孔部分が素子分離領域内に落ちることがあり、素子分離の機能が果たせずリーク電流発生につながる恐れもある。素子分離領域を保護するため、酸化膜のみの絶縁層の下部に窒化膜を形成し、素子分離部分の酸化膜を保護する工夫も行われている。更に、ロジックとＤＲＡＭとの混載などでデバイスの高機能化も進展しており、ＵＬＳＩに代表される半導体微細加工技術は困難を極めている。その中で、コンタクトホールの形成は、トランジスタと配線を接続するために極めて重要な工程であり、ＬＳＩ製造工程にとっては極めて重要である。しかし、微細化の進展に伴い露光装置の光源はＡｒＦとなり、これの解像度に適合するレジストも高解像度のものを使用することとなる。

なお、コンタクトホール形成の従来技術としては、半導体基板に絶縁膜、反射防止膜、レジスト膜を形成し、レジスト膜パターンをマスクとして、絶縁膜をエッチングガスでエッチングする、コンタクトホールの形成方法において、絶縁膜の荒れを防止するために、半導体基板にバイアスを印加した状態でプラズマ処理することにより、絶縁膜と密着性の低い反射防止膜との間に侵入したフルオロカーボン系のエッチングガス成分を除去する方法が知られている（特許文献１参照）。また、シリコン酸化膜とシリコン窒化膜の積層膜にコンタクトホールを形成する際、ＣＦ系のガス、ＣＨＦ系のガス、酸素ガスと、不活性ガスを含む一種類の混合ガスでエッチングする方法が知られている（特許文献２参照）。

特開２００１−２５０８６２号公報特開２００３−８６５６８号公報

ＡｒＦ光源対応のレジストは、エッチング耐性に劣るので、プラズマダメージによる影響が懸念される。特に、高アスペクト比となると、その影響が大きくなる。また、微細パターンの形成において、定在波の影響があるため、層間絶縁膜上に反射防止膜を用いるプロセスが一般的である。このプロセスを用いた場合、レジストパターン形成後に前記反射防止膜をエッチングし、その後、層間絶縁膜をエッチングする工程が必要となる。反射防止膜のエッチングにおいて、レジスト表面が荒れると、層間絶縁膜形成工程において所望パターンより１／１０〜１／１００程度の超微小コンタクトホールが層間絶縁膜上に発生する（これをスパイクと呼ぶ）。こういった層間絶縁膜の表面での荒れを防ぐためには、反射防止膜のエッチングの際に、レジスト表面上での荒れを回避することが重要である。そこで、本発明においては、反射防止膜のエッチング条件を規定することで、表面荒れを抑えることにある。

本発明は、半導体基板上に層間絶縁膜を形成し、層間絶縁膜上に反射防止膜を形成し、反射防止膜上にレジスト膜を形成し、レジスト膜にパターンを形成し、ＣＦ_４、ＣＨＦ_３、ＣＨ_２Ｆ_２、ＣＨ_３Ｆ、ＨＢｒ、Ｃｌ_２、Ｃ_２Ｆ_４、Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６、ＣＦ_３Ｉ、ＮＦ_３、ＳＦ_６の中の少なくとも１種類以上のガスで５０ｍＴｏｒｒ以下のガス圧力で反射防止膜をエッチングすることを特徴とする半導体装置の製造方法にある。

本発明は、レジストの残膜量を半導体基板の面にわたって均一にできる。また、本発明は、コンタクトホール径も半導体基板の面にわたって均一にできる。

本発明の実施の形態は、素子が形成されたシリコンウェハなどの半導体基板上に層間絶縁膜を形成し、その層間絶縁膜にコンタクトホールなどのパターンを形成する方法であり、図１を用いて説明する。図１は、半導体基板の中央部と外周部の一部を示している。図１（Ａ）は、半導体基板１１上に層間絶縁膜１２を形成し、層間絶縁膜１２上に反射防止膜１３を形成し、反射防止膜１３上にレジスト膜１４のパターンの開口部１５を形成した状態を示している。図１（Ｂ）は、レジスト膜１４のパターンをエッチングマスクにして、反射防止膜１３をエッチングし、更に層間絶縁膜１２をエッチングしてコンタクトホール１６ａ、１６ｂを形成し、その後、反射防止膜１３を除去した状態を示している。

本発明の実施の形態では、反射防止膜１３をエッチングするエッチングガスの圧力は、エッチング装置の下限限界付近、例えば５０ｍＴｏｒｒ以下とする。これにより、レジストの残膜量が半導体基板の面内分布で均一にできる。それと共に、コンタクトホール１６ａ、１６ｂの径が半導体基板の面内分布で均一にできる。エッチングガスの圧力を５０ｍＴｏｒｒ以上にすると、レジストの残膜量の面分布が不均一になり、また、コンタクトホールの径の面分布が不均一になる。エッチングガスの圧力を低くすることで、エッチャントの平均自由工程が短くなり、安定したエッチングが可能となる。

エッチング装置は、ガスを利用したドライエッチング装置を使用し、反応性イオンエッチング装置やプラズマエッチング装置が好ましく、特に２周波型、ＲＩＥ型やＩＣＰ型反応性イオンエッチング装置が好ましい。

反射防止膜をエッチングするガスに含まれる酸素Ｏ_２の流量を５０ｓｃｃｍ以下とする。これにより、コンタクトホールの径が半導体基板の面内分布で均一にできる上に、レジストの残膜量を厚くすることができる。５０ｓｃｃｍ以上にすると、レジストの残膜量が小さくなり、ホール径は拡大する。逆に、Ｏ_２の流量が小さ過ぎると、エッチング速度は小さくなる。この下限値は、製造時間などの条件との兼ね合いで決められるものである。

更に、レジスト膜の表面粗度は、Ｒａ＝１５．０ｎｍ以下であれば、次工程の層間絶縁膜のエッチングにおいて、高バイアスエッチングを行う際にも、レジスト表面にはダメージが与えられ難い。一方、Ｒａ＝１５．０ｎｍ以上になると、高バイアスエッチング時において、レジスト表面上にダメージが与えられ、これがスパイクの原因となる。なお、この表面粗度は、層間絶縁膜をエッチングする直前の状態をいう。

反射防止膜のエッチングガスは、ＣＦ_４、ＣＨＦ_３、ＣＨ_２Ｆ_２、ＣＨ_３Ｆ、ＨＢｒ、Ｃｌ_２、Ｃ_２Ｆ_４、Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６、ＣＦ_３Ｉ、ＮＦ_３、ＳＦ_６の中の少なくとも１種類以上とすることが好ましい。

反射防止膜は、シリコン膜、シリコン酸窒化膜もしくは有機材料を用いることが好ましい。

層間絶縁膜は、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、シリコン炭酸化膜、シリコン酸窒化膜、ＳｉＯ_２、ＳｉＯＦ、ＢＰＳＧ、ＰＳＧもしくは有機シリコン膜の中で、単層もしくは２種類以上を用いて複層膜とすることが好ましい。

このように処理することにより、半導体基板の中心部でも、外周部でも、基板の位置に拘わらず、レジストの荒れを抑え、レジストの残膜量を半導体基板全体で均一にでき、残膜量を多くすることができる。また、コンタクトホールなどの開口部においても、基板の位置に拘わらず、所望な口径や等しい口径に形成できる。

［第１実施例］
第１実施例として、図１を使用して、半導体装置の製造プロセスの例を説明する。図１には、半導体基板の中央部と外周部の形状を離間して記載している。シリコンＳｉ基板１１上に層間絶縁膜１２として、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）ガスを用い、プラズマＣＶＤ６００℃により６００ｎｍのシリコン酸化膜を形成した。その層間絶縁膜１２上に有機化合物を材料とした８０ｎｍの反射防止膜１３をスピンコートにより形成した。更に、その反射防止膜１３上に４００ｎｍのレジスト膜１４にパターンを形成した（図１（Ａ）参照）。レジスト膜１４のパターンをマスクとして、反射防止膜１３をエッチングし、更に、層間絶縁膜１２をエッチングし、コンタクトホール１６を形成した（図１（Ｂ）参照）。

レジスト膜１４のパターンは、ＡｒＦ露光機を用いて、１２０ｎｍ径（直径）に露光した。エッチング装置としては、ＩＣＰ型反応性イオンエッチング装置を用いた。反射防止膜１３のエッチングとしては、ＣＦ_４：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍ、及び、Ａｒ：２００ｓｃｃｍの混合ガスを用いて、１５ｍＴｏｒｒの条件にて行った。更に、同一装置において、残留のエッチングガスを除去後、連続して層間絶縁膜１２のエッチングを行った。層間絶縁膜１２のエッチングとしては、Ｃ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍ、及び、Ａｒ：２００ｓｃｃｍの混合ガスを用いて、５０ｍＴｏｒｒの圧力条件にて行った。

この時、レジスト膜１４の残膜厚は、半導体基板の中央部で２５０ｎｍ、外周部で２４０ｎｍであった。更に、レジスト膜１４を除去するため酸素プラズマによるアッシングを行った。この際、得られたコンタクトホール１６の径は、表面において、中央部１６ａ、外周部１６ｂともに１２０ｎｍ程度であった。

「第１実施例の効果」
反射防止膜１３のエッチングとして、エッチングガスの圧力を５０ｍＴｏｒｒ以下、特に、エッチング装置の限界下限付近、１５ｍＴｏｒｒにすると、レジスト膜１４の残膜量が均一になった。また、コンタクトホール１６の径の面内分布も、均一になった。

［第２実施例］
第２実施例として、半導体装置の製造プロセスの例を説明する。シリコンＳｉ基板１１上に層間絶縁膜１２として、ＴＥＯＳガスを用い、プラズマＣＶＤ６００℃により６００ｎｍのシリコン酸化膜を形成した。その層間絶縁膜１２上に有機化合物を材料とした８０ｎｍの反射防止膜１３をスピンコートにより形成した。その後、その反射防止膜１３上に４００ｎｍのレジスト膜１４のパターンの開口部１５を形成した（図１（Ａ）参照）。このレジスト膜１４のパターンをマスクとして、反射防止膜１３をエッチングし、更に、層間絶縁膜１２をエッチングし、コンタクトホール１６を形成した（図１（Ｂ）参照）。

レジスト膜１４のパターンは、ＡｒＦ露光機を用いて、１２０ｎｍ径（直径）に露光した。エッチング装置としては、ＩＣＰ型反応性イオンエッチング装置を用いた。反射防止膜１３のエッチングとしては、ＣＦ_４：５０ｓｃｃｍ、Ｏ_２：１５ｓｃｃｍ、及び、Ａｒ：２００ｓｃｃｍの混合ガスを用いて、１５ｍＴｏｒｒの圧力条件にて行った。更に、同一装置において、残留のエッチングガスを除去後、連続して層間絶縁膜１２のエッチングを行った。層間絶縁膜１２のエッチングとしては、Ｃ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍ、及び、Ａｒ：２００ｓｃｃｍの混合ガスを用いて、５０ｍＴｏｒｒの条件にて行った。

この時、レジスト膜１４の残膜厚は、半導体基板１１の中央部で２９０ｎｍ、外周部で２９０ｎｍであった。更に、レジスト膜１４を除去するため酸素プラズマによるアッシングを行った。この際、得られたコンタクトホール１６の径は、表面において中央部１６ａ、外周部１６ｂともに１２０ｎｍ程度であった。

「第２実施例の効果」
反射防止膜１３のエッチングとして、第１実施例と同様に、エッチングガスの圧力を１５ｍＴｏｒｒにし、更に、本実施例では、酸素Ｏ_２の流量を１５ｓｃｃｍとすることにより、レジスト膜１４の残膜量が均一であり、実施例１よりも厚くなった。コンタクトホール１６の径は、第１実施例と同様に、面内分布も、均一になった。

［比較例］
比較例として、図２を使用して、半導体装置の製造プロセスの例を説明する。図２には、半導体基板１１の中央部と外周部の形状を離間して記載している。シリコンＳｉ基板１１上に層間絶縁膜１２として、ＴＥＯＳガスを用い、プラズマＣＶＤ６００℃により６００ｎｍのシリコン酸化膜を形成した。その層間絶縁膜１２上に８０ｎｍの反射防止膜１３を形成した。更に、その反射防止膜１３上に４００ｎｍのレジスト膜１４のパターンを形成した（図２（Ａ）参照）。レジスト膜１４のパターンをマスクとして、反射防止膜１３をエッチングし、更に、層間絶縁膜１２をエッチングし、コンタクトホール１５を形成した（図２（Ｂ）参照）。

レジスト膜１４のパターンは、ＡｒＦ露光機を用いて、１２０ｎｍ径（直径）に露光した。エッチング装置としては、ＩＣＰ型反応性イオンエッチング装置を用いた。反射防止膜１３のエッチングとしては、ＣＦ_４：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍ、及び、Ａｒ：２００ｓｃｃｍの混合ガスを用いて、２００ｍＴｏｒｒの圧力条件にて行った。更に、同一装置において、残留のエッチングガスを除去後、連続して層間絶縁膜１２のエッチングを行った。層間絶縁膜のエッチングとしては、Ｃ_４Ｆ_６：５０ｓｃｃｍ、ＣＯ：５０ｓｃｃｍ、Ｏ_２：５０ｓｃｃｍ、及び、Ａｒ：２００ｓｃｃｍの混合ガスを用いて、５０ｍＴｏｒｒの条件にて行った。

この時、レジスト膜１４の残膜厚は、半導体基板の中央部で２３０ｎｍ、外周部で１７０ｎｍであった。更に、レジスト膜１４を除去するため酸素プラズマによるアッシングを行った。この際、得られたコンタクトホール１６１の径は、表面において中央部１６１ａで１２０ｎｍ程度であり、外周部１６１ｂで１３５ｎｍ程度であった。また、層間絶縁膜１２に微小スパイク１７の発生がみられた。

［本実施例と比較例の対比］
比較例では、レジストの残膜量も中央部と周辺部でバラツキがあり、面内分布が悪かった。即ち、中央部で２３０ｎｍであり、外周部で１７０ｎｍであった。そのために表面がエッチングされている部分や、微小スパイク１７の発生も見られた。それに対して、第１実施例では、レジストの残膜量は、中央部で２５０ｎｍであり、外周部で２４０ｎｍであり、バラツキが小さく、また、第２実施例では、中央部で２９０ｎｍであり、外周部で２９０ｎｍであり、バラツキが無かった。しかも、第１及び第２実施例では、表面のエッチングや微小スパイクの発生がみられなかった。

また、比較例では、コンタクトホール径について、中央部と周辺部で異なり、面内分布が悪かった。即ち、このコンタクトホール径は、中央部１６１ａでは、１２０ｎｍであり、外周部１６１ｂでは、１３５ｎｍであった。それに対して、実施例１と２とも、中央部と周辺部で大きさが同じで、１２０ｎｍであった。

本発明は、上記実施例に限定されるものでなく、発明の趣旨を逸脱しない範囲でいろいろの変形を採ることができる。

本発明の実施例における半導体基板上にコンタクトホールを形成する工程の断面概略図本発明の比較例における半導体基板上にコンタクトホールを形成する工程の断面概略図

符号の説明

１１・・・シリコン（Ｓｉ）基板
１２・・・層間絶縁膜
１３・・・反射防止膜
１４・・・レジスト膜
１５・・・レジスト膜のパターンの開口部
１６ａ・・実施例の中央部のコンタクトホール
１６ｂ・・実施例の外周部のコンタクトホール
１６１ａ・比較例の中央部のコンタクトホール
１６１ｂ・比較例の外周部のコンタクトホール
１７・・・スパイク

Claims

半導体基板上に層間絶縁膜を形成し、層間絶縁膜上に反射防止膜を形成し、反射防止膜上にレジスト膜を形成し、レジスト膜にパターンを形成し、ＣＦ_４、ＣＨＦ_３、ＣＨ_２Ｆ_２、ＣＨ_３Ｆ、ＨＢｒ、Ｃｌ_２、Ｃ_２Ｆ_４、Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６、ＣＦ_３Ｉ、ＮＦ_３、ＳＦ_６の中の少なくとも１種類以上のガスで５０ｍＴｏｒｒ以下の圧力で反射防止膜をエッチングすることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
酸素の流量が５０ｓｃｃｍ以下で反射防止膜をエッチングすることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
層間絶縁膜は、シリコン窒化膜、シリコン炭化膜、シリコン炭窒化膜、シリコン炭酸化膜、シリコン酸窒化膜、ＳｉＯ_２、ＳｉＯＦ、ＢＰＳＧ、ＰＳＧ、もしくは有機シリコン膜の中で、単層もしくは２種類以上を用いて複層膜とすることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
反射防止膜は、シリコン膜、シリコン酸窒化膜、もしくは有機材料を用いることを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
レジスト膜の表面粗度は、Ｒａ＝１５．０ｎｍ以下であることを特徴とする半導体装置の製造方法。