JP2001332510A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001332510A JP2001332510A JP2000154226A JP2000154226A JP2001332510A JP 2001332510 A JP2001332510 A JP 2001332510A JP 2000154226 A JP2000154226 A JP 2000154226A JP 2000154226 A JP2000154226 A JP 2000154226A JP 2001332510 A JP2001332510 A JP 2001332510A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- rich
- semiconductor substrate
- stoichiometry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 アスペクト比の大きいコンタクトホールエッ
チング時に、下地拡散層の表面に施されるオーバーエッ
チング量を低減し、ダメージ・浸食を抑えることで接合
リークの発生を抑制する。 【解決手段】 半導体基板１１、拡散層１２の上にＳｉ
リッチ絶縁膜１６（ＳｉＯx ：１≦ｘ≦２）とＢＰＳＧ
からなる層間絶縁膜１３とを形成し、レジストパターン
を形成した後、Ｃ／Ｆ比の大きいＣ2 Ｆ6 ガスで異方性
エッチングを行うと、層間絶縁膜１３とＳｉリッチ絶縁
膜１６との界面にてフルオロカーボン膜が堆積してエッ
チングがストップする。ここでいったんこの堆積物を除
去した後、Ｃ／Ｆ比の低いＣ2 Ｆ6 ＋Ｏ2 ガスで膜１６
をエッチングする。
チング時に、下地拡散層の表面に施されるオーバーエッ
チング量を低減し、ダメージ・浸食を抑えることで接合
リークの発生を抑制する。 【解決手段】 半導体基板１１、拡散層１２の上にＳｉ
リッチ絶縁膜１６（ＳｉＯx ：１≦ｘ≦２）とＢＰＳＧ
からなる層間絶縁膜１３とを形成し、レジストパターン
を形成した後、Ｃ／Ｆ比の大きいＣ2 Ｆ6 ガスで異方性
エッチングを行うと、層間絶縁膜１３とＳｉリッチ絶縁
膜１６との界面にてフルオロカーボン膜が堆積してエッ
チングがストップする。ここでいったんこの堆積物を除
去した後、Ｃ／Ｆ比の低いＣ2 Ｆ6 ＋Ｏ2 ガスで膜１６
をエッチングする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関するものである。
その製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路装置において、半導体基
板に形成された拡散層上に電極を形成する場合、拡散層
上の絶縁膜にコンタクトホールをドライエッチングを用
いて形成するが、最近の半導体集積回路のパターン微細
化に伴ってアスペクト比の大きいコンタクトホールを形
成しなければならない場合が増加してきた。以下、従来
の半導体装置のコンタクト形成方法について説明する。
板に形成された拡散層上に電極を形成する場合、拡散層
上の絶縁膜にコンタクトホールをドライエッチングを用
いて形成するが、最近の半導体集積回路のパターン微細
化に伴ってアスペクト比の大きいコンタクトホールを形
成しなければならない場合が増加してきた。以下、従来
の半導体装置のコンタクト形成方法について説明する。
【０００３】図３は従来の半導体集積回路装置のコンタ
クト部の断面図であり、１は半導体基板、２は半導体基
板１の表面に形成された拡散層、３は半導体基板１およ
び拡散層２の上に形成された層間絶縁膜、４は層間絶縁
膜３中に形成されたコンタクトホール、５はコンタクト
ホール４を形成する部分が開口したコンタクトホールレ
ジストパターンである。以上のように構成された半導体
装置について、以下その製造工程を図３を用いて説明す
る。
クト部の断面図であり、１は半導体基板、２は半導体基
板１の表面に形成された拡散層、３は半導体基板１およ
び拡散層２の上に形成された層間絶縁膜、４は層間絶縁
膜３中に形成されたコンタクトホール、５はコンタクト
ホール４を形成する部分が開口したコンタクトホールレ
ジストパターンである。以上のように構成された半導体
装置について、以下その製造工程を図３を用いて説明す
る。
【０００４】まず、図３（ａ）のように半導体基板１上
に不純物をドーピングすることで拡散層２を形成する。
そして、半導体基板１および拡散層２の上に層間絶縁膜
３を形成し、層間絶縁膜３の上にコンタクトホールレジ
ストパターン５を形成することで図３（ｂ）のレジスト
パターン形状を得る。そして、異方性ドライエッチング
によりコンタクトホールレジストパターン５に覆われて
いない部分をエッチングし、図３（ｃ）に示すようなコ
ンタクトホール４を形成する。
に不純物をドーピングすることで拡散層２を形成する。
そして、半導体基板１および拡散層２の上に層間絶縁膜
３を形成し、層間絶縁膜３の上にコンタクトホールレジ
ストパターン５を形成することで図３（ｂ）のレジスト
パターン形状を得る。そして、異方性ドライエッチング
によりコンタクトホールレジストパターン５に覆われて
いない部分をエッチングし、図３（ｃ）に示すようなコ
ンタクトホール４を形成する。
【０００５】ここで、コンタクトホール４の形成工程に
は様々な製造プロセスパラメータのばらつきが存在する
が、異方性ドライエッチングのエッチング時間は、
（ｉ）エッチングレートの代表値、（ｉｉ）層間絶縁膜
３の膜厚の代表値、（ｉｉｉ）コンタクトホールレジス
トサイズの代表値を採用した場合に算出されるエッチン
グ時間に対して３０％〜５０％のオーバーエッチングが
施され、上記３つの加工ばらつきを吸収してコンタクト
ホールが完全に開口するように設定されるため、層間絶
縁膜がたとえば１０００ｎｍの場合、膜厚換算で３００
〜５００ｎｍのオーバーエッチング量となっていた。
は様々な製造プロセスパラメータのばらつきが存在する
が、異方性ドライエッチングのエッチング時間は、
（ｉ）エッチングレートの代表値、（ｉｉ）層間絶縁膜
３の膜厚の代表値、（ｉｉｉ）コンタクトホールレジス
トサイズの代表値を採用した場合に算出されるエッチン
グ時間に対して３０％〜５０％のオーバーエッチングが
施され、上記３つの加工ばらつきを吸収してコンタクト
ホールが完全に開口するように設定されるため、層間絶
縁膜がたとえば１０００ｎｍの場合、膜厚換算で３００
〜５００ｎｍのオーバーエッチング量となっていた。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、代表値よりも（ｉ）エッチングレートが高
め、（ｉｉ）層間絶縁膜３が薄め、（ｉｉｉ）コンタク
トホールレジスト５のサイズが大きめの場合などには、
半導体基板１の拡散層２上にオーバーエッチングが過大
にかかり、拡散層にダメージや浸食を与えるため、拡散
層２と半導体基板１間の接合リークを増大させるという
問題があった。特に近年の微細化に伴い、拡散層２の浅
接合化が進展し、上記問題が重大となっている。
の構成では、代表値よりも（ｉ）エッチングレートが高
め、（ｉｉ）層間絶縁膜３が薄め、（ｉｉｉ）コンタク
トホールレジスト５のサイズが大きめの場合などには、
半導体基板１の拡散層２上にオーバーエッチングが過大
にかかり、拡散層にダメージや浸食を与えるため、拡散
層２と半導体基板１間の接合リークを増大させるという
問題があった。特に近年の微細化に伴い、拡散層２の浅
接合化が進展し、上記問題が重大となっている。
【０００７】本発明は上記従来の問題点を解決するもの
で、過大なオーバーエッチングを拡散層上に施すことな
くコンタクトホールを形成することのできる半導体装置
の製造方法を提供することを目的とする。
で、過大なオーバーエッチングを拡散層上に施すことな
くコンタクトホールを形成することのできる半導体装置
の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板と、この半導体基板上に形成されたス
トイキオメトリーを有する構成の絶縁膜と、前記半導体
基板と前記絶縁膜の間に形成され前記ストイキオメトリ
ーを有する構成よりＳｉを多く含むＳｉリッチ絶縁膜と
を備え、前記絶縁膜および前記Ｓｉリッチ絶縁膜にエッ
チングされて前記半導体基板を露出するコンタクトホー
ルが形成されたものである。
置は、半導体基板と、この半導体基板上に形成されたス
トイキオメトリーを有する構成の絶縁膜と、前記半導体
基板と前記絶縁膜の間に形成され前記ストイキオメトリ
ーを有する構成よりＳｉを多く含むＳｉリッチ絶縁膜と
を備え、前記絶縁膜および前記Ｓｉリッチ絶縁膜にエッ
チングされて前記半導体基板を露出するコンタクトホー
ルが形成されたものである。
【０００９】請求項１記載の半導体装置によれば、例え
ば拡散層を表面に有する半導体基板およびと層間絶縁膜
の間にＳｉリッチ絶縁膜を形成することにより一旦エッ
チングをストップさせることができ、層間絶縁膜の膜厚
ばらつき、エッチング速度ばらつき、エッチング均一性
などエッチング加工ばらつきを吸収でき、コンタクトホ
ール底面の拡散層に対するオーバーエッチング量を少な
くすることができる。
ば拡散層を表面に有する半導体基板およびと層間絶縁膜
の間にＳｉリッチ絶縁膜を形成することにより一旦エッ
チングをストップさせることができ、層間絶縁膜の膜厚
ばらつき、エッチング速度ばらつき、エッチング均一性
などエッチング加工ばらつきを吸収でき、コンタクトホ
ール底面の拡散層に対するオーバーエッチング量を少な
くすることができる。
【００１０】請求項２記載の半導体装置の製造方法は、
半導体基板上に、ストイキオメトリーを有する構成より
Ｓｉを多く含むＳｉリッチ絶縁膜を形成する工程と、前
記Ｓｉリッチ絶縁膜上にストイキオメトリーを有する構
成の絶縁膜を形成する工程と、前記絶縁膜をＣとＦを含
む第１のガスで選択的にエッチングして開口を形成し、
露出した前記Ｓｉリッチ絶縁膜上にフルオロカーボン系
物質を堆積させる工程と、前記フルオロカーボン系物質
を除去する工程と、前記Ｓｉリッチ絶縁膜をＣとＦを含
む第２のガスで選択的にエッチングする工程とを含むも
のである。
半導体基板上に、ストイキオメトリーを有する構成より
Ｓｉを多く含むＳｉリッチ絶縁膜を形成する工程と、前
記Ｓｉリッチ絶縁膜上にストイキオメトリーを有する構
成の絶縁膜を形成する工程と、前記絶縁膜をＣとＦを含
む第１のガスで選択的にエッチングして開口を形成し、
露出した前記Ｓｉリッチ絶縁膜上にフルオロカーボン系
物質を堆積させる工程と、前記フルオロカーボン系物質
を除去する工程と、前記Ｓｉリッチ絶縁膜をＣとＦを含
む第２のガスで選択的にエッチングする工程とを含むも
のである。
【００１１】請求項２記載の半導体装置の製造方法によ
れば、ストイキオメトリーを有する構成よりＳｉを多く
含むＳｉリッチ絶縁膜と、Ｓｉリッチ絶縁膜上にストイ
キオメトリーを有する構成の絶縁膜を形成すると、絶縁
膜をＣとＦを含むガスでエッチングしたとき、Ｓｉリッ
チ絶縁膜との界面でエッチングが停止するから、薄いＳ
ｉリッチ絶縁膜に対するエッチング量の小さいオーバー
エッチだけが半導体基板に作用することとなる。従って
（ｉ）エッチングレートのばらつき、（ｉｉ）層間絶縁
膜の膜厚のばらつき、（ｉｉｉ）コンタクトホールサイ
ズのばらつき、といった通常拡散層に対してオーバーエ
ッチングする事で吸収される加工ばらつきが、いったん
エッチングが停止することによって吸収できる。このた
め、拡散層に施されるオーバーエッチング量は、Ｓｉリ
ッチ絶縁膜の膜厚をエッチングストップに必要最小限の
薄い膜厚相当分に設定することで従来のオーバーエッチ
ング量に比べ小さいものにすることができるので、拡散
層へのダメージや浸食を少なくする事ができる。
れば、ストイキオメトリーを有する構成よりＳｉを多く
含むＳｉリッチ絶縁膜と、Ｓｉリッチ絶縁膜上にストイ
キオメトリーを有する構成の絶縁膜を形成すると、絶縁
膜をＣとＦを含むガスでエッチングしたとき、Ｓｉリッ
チ絶縁膜との界面でエッチングが停止するから、薄いＳ
ｉリッチ絶縁膜に対するエッチング量の小さいオーバー
エッチだけが半導体基板に作用することとなる。従って
（ｉ）エッチングレートのばらつき、（ｉｉ）層間絶縁
膜の膜厚のばらつき、（ｉｉｉ）コンタクトホールサイ
ズのばらつき、といった通常拡散層に対してオーバーエ
ッチングする事で吸収される加工ばらつきが、いったん
エッチングが停止することによって吸収できる。このた
め、拡散層に施されるオーバーエッチング量は、Ｓｉリ
ッチ絶縁膜の膜厚をエッチングストップに必要最小限の
薄い膜厚相当分に設定することで従来のオーバーエッチ
ング量に比べ小さいものにすることができるので、拡散
層へのダメージや浸食を少なくする事ができる。
【００１２】このように、半導体装置にコンタクトを形
成する際に、ドライエッチングによる半導体基板へのオ
ーバーエッチングを低減することで、半導体基板へのダ
メージや浸食を抑え、拡散層と半導体基板間の接合リー
クを低減することができる。
成する際に、ドライエッチングによる半導体基板へのオ
ーバーエッチングを低減することで、半導体基板へのダ
メージや浸食を抑え、拡散層と半導体基板間の接合リー
クを低減することができる。
【００１３】請求項３記載の半導体装置の製造方法は、
半導体基板上に、ストイキオメトリーを有する構成より
Ｓｉを多く含むＳｉリッチ絶縁膜を形成する工程と、前
記Ｓｉリッチ絶縁膜上にストイキオメトリーを有する構
成の絶縁膜を形成する工程と、前記絶縁膜を、Ｃ／Ｆの
原子数構成比が１／３以上となる構成の第１のガスで、
Ｓｉリッチ絶縁膜表面まで選択的にエッチングして開口
を形成する工程と、前記開口内部を酸素または酸素を含
むガスで処理する工程と、前記Ｓｉリッチ絶縁膜を、全
ガス原子に対するＣ原子数が１／３より小さい、ＣとＦ
を含む構成の第２のガスで選択的にエッチングする工程
とを含むものである。
半導体基板上に、ストイキオメトリーを有する構成より
Ｓｉを多く含むＳｉリッチ絶縁膜を形成する工程と、前
記Ｓｉリッチ絶縁膜上にストイキオメトリーを有する構
成の絶縁膜を形成する工程と、前記絶縁膜を、Ｃ／Ｆの
原子数構成比が１／３以上となる構成の第１のガスで、
Ｓｉリッチ絶縁膜表面まで選択的にエッチングして開口
を形成する工程と、前記開口内部を酸素または酸素を含
むガスで処理する工程と、前記Ｓｉリッチ絶縁膜を、全
ガス原子に対するＣ原子数が１／３より小さい、ＣとＦ
を含む構成の第２のガスで選択的にエッチングする工程
とを含むものである。
【００１４】請求項３記載の半導体装置の製造方法によ
れば、請求項２と同様な効果がある。
れば、請求項２と同様な効果がある。
【００１５】請求項４記載の半導体装置の製造方法は、
請求項２または請求項３において、ストイキオメトリー
を有する構成よりＳｉを多く含むＳｉリッチ絶縁膜はＳ
ｉＯ x （１≦ｘ≦２）であり、ストイキオメトリーを有
する構成の絶縁膜は実質的にＳｉＯ2 である。
請求項２または請求項３において、ストイキオメトリー
を有する構成よりＳｉを多く含むＳｉリッチ絶縁膜はＳ
ｉＯ x （１≦ｘ≦２）であり、ストイキオメトリーを有
する構成の絶縁膜は実質的にＳｉＯ2 である。
【００１６】請求項４記載の半導体装置の製造方法によ
れば、請求項２または請求項３と同様な効果がある。
れば、請求項２または請求項３と同様な効果がある。
【００１７】請求項５記載の半導体装置の製造方法は、
請求項２、請求項３または請求項４において、ストイキ
オメトリーを有する構成よりＳｉを多く含むＳｉリッチ
絶縁膜の膜厚に対する、ストイキオメトリーを有する構
成の絶縁膜の膜厚比が６０以下である。
請求項２、請求項３または請求項４において、ストイキ
オメトリーを有する構成よりＳｉを多く含むＳｉリッチ
絶縁膜の膜厚に対する、ストイキオメトリーを有する構
成の絶縁膜の膜厚比が６０以下である。
【００１８】請求項５記載の半導体装置の製造方法によ
れば、請求項２、請求項３または請求項４と同様な効果
がある。
れば、請求項２、請求項３または請求項４と同様な効果
がある。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図１は本発明の一実
施の形態における半導体集積回路装置のコンタクト部の
完成断面図を示すものである。図１において、１１は半
導体基板、１２は半導体基板１１の表面に形成された拡
散層、１６は半導体基板１１および拡散層１２の上に形
成されたＳｉリッチ絶縁膜、１３はＳｉリッチ絶縁膜上
に形成された層間絶縁膜、１４は層間絶縁膜１３中に形
成されたコンタクトホールである。本発明において、Ｓ
ｉリッチ絶縁膜１６は、ストイキオメトリーを有する構
成より多くＳｉを含む絶縁膜、すなわちＳｉＯx におい
ては１≦ｘ≦２となるものを指す。この時層間絶縁膜１
３は具体的には物性が実質的にＳｉＯ2 となっているス
トイキオメトリーを有する絶縁材料を指し、Ｐ、Ｂ等の
不純物を含有するものであっても良い、以上のように構
成された本実施の形態の半導体装置について、以下、そ
の製造方法を図２を用いて説明する。まず、半導体基板
１１上に不純物をドーピングすることで拡散層１２を形
成し、半導体基板１１および拡散層１２の上にＳｉリッ
チ絶縁膜（ＳｉＯx ）１６を、たとえばＳｉＨ4 とＯ2
を２：１に混合したガスを用いたプラズマＣＶＤ法によ
り３０〜５０ｎｍ形成することで図２（ａ）の形状を得
る。次にＳｉリッチ絶縁膜１６の上に層間絶縁膜１３、
たとえば通常のＣＶＤ法によるＢＰＳＧ膜を８００〜１
２００ｎｍ形成し、コンタクトホールレジストパターン
１５で被覆することで図２（ｂ）の形状が得られる。
て、図面を参照しながら説明する。図１は本発明の一実
施の形態における半導体集積回路装置のコンタクト部の
完成断面図を示すものである。図１において、１１は半
導体基板、１２は半導体基板１１の表面に形成された拡
散層、１６は半導体基板１１および拡散層１２の上に形
成されたＳｉリッチ絶縁膜、１３はＳｉリッチ絶縁膜上
に形成された層間絶縁膜、１４は層間絶縁膜１３中に形
成されたコンタクトホールである。本発明において、Ｓ
ｉリッチ絶縁膜１６は、ストイキオメトリーを有する構
成より多くＳｉを含む絶縁膜、すなわちＳｉＯx におい
ては１≦ｘ≦２となるものを指す。この時層間絶縁膜１
３は具体的には物性が実質的にＳｉＯ2 となっているス
トイキオメトリーを有する絶縁材料を指し、Ｐ、Ｂ等の
不純物を含有するものであっても良い、以上のように構
成された本実施の形態の半導体装置について、以下、そ
の製造方法を図２を用いて説明する。まず、半導体基板
１１上に不純物をドーピングすることで拡散層１２を形
成し、半導体基板１１および拡散層１２の上にＳｉリッ
チ絶縁膜（ＳｉＯx ）１６を、たとえばＳｉＨ4 とＯ2
を２：１に混合したガスを用いたプラズマＣＶＤ法によ
り３０〜５０ｎｍ形成することで図２（ａ）の形状を得
る。次にＳｉリッチ絶縁膜１６の上に層間絶縁膜１３、
たとえば通常のＣＶＤ法によるＢＰＳＧ膜を８００〜１
２００ｎｍ形成し、コンタクトホールレジストパターン
１５で被覆することで図２（ｂ）の形状が得られる。
【００２０】そして、Ｃ／Ｆ比の大きい構成から成る例
えばフロロカーボン系のエッチャント（エッチングガ
ス）を用いて異方性エッチングを行うが、たとえばＣ2
Ｆ6 ガス（Ｃ／Ｆの原子数比＝１／３）を用い誘導結合
型プラズマ方式（ＩＣＰ）型のエッチング装置で圧力が
５ｍＴｏｒｒ、誘導コイル印加ソース電力２３００〜２
５００Ｗ、半導体基板１１が設置された側の電極に印加
するバイアス電力１０００〜１２００Ｗにてエッチング
を行うと層間絶縁膜１３は垂直にエッチングされた高ア
スペクト比の形状を得る。
えばフロロカーボン系のエッチャント（エッチングガ
ス）を用いて異方性エッチングを行うが、たとえばＣ2
Ｆ6 ガス（Ｃ／Ｆの原子数比＝１／３）を用い誘導結合
型プラズマ方式（ＩＣＰ）型のエッチング装置で圧力が
５ｍＴｏｒｒ、誘導コイル印加ソース電力２３００〜２
５００Ｗ、半導体基板１１が設置された側の電極に印加
するバイアス電力１０００〜１２００Ｗにてエッチング
を行うと層間絶縁膜１３は垂直にエッチングされた高ア
スペクト比の形状を得る。
【００２１】層間絶縁膜１３とＳｉリッチ絶縁膜１６と
の界面にてフルオロカーボンの成分を有する反応生成物
膜が堆積し、ここでほとんど完全にエッチングがストッ
プする。このときエッチング時間は、層間絶縁膜１３の
膜厚に対して５０％程度のオーバーエッチングを行う
が、エッチングストップした界面からはさらなるエッチ
ングは進行しないため、図２（ｃ）の形状を得る。この
工程ではＳｉリッチ絶縁膜１６はほとんどエッチングさ
れないのでオーバーエッチングは膜１３の膜厚の１００
％であってもよい。また逆にＳｉリッチ絶縁膜１６の膜
厚を数十ｎｍとさらに薄くしても層間絶縁膜１３のオー
バーエッチに耐えることができる。Ｓｉリッチ絶縁膜１
６は２０ｎｍ以上あれば充分であり、本実施の形態の使
用される層間絶縁膜１３との膜厚比は４０〜６０である
が、基本的には６０以下で１５以上であればよい。
の界面にてフルオロカーボンの成分を有する反応生成物
膜が堆積し、ここでほとんど完全にエッチングがストッ
プする。このときエッチング時間は、層間絶縁膜１３の
膜厚に対して５０％程度のオーバーエッチングを行う
が、エッチングストップした界面からはさらなるエッチ
ングは進行しないため、図２（ｃ）の形状を得る。この
工程ではＳｉリッチ絶縁膜１６はほとんどエッチングさ
れないのでオーバーエッチングは膜１３の膜厚の１００
％であってもよい。また逆にＳｉリッチ絶縁膜１６の膜
厚を数十ｎｍとさらに薄くしても層間絶縁膜１３のオー
バーエッチに耐えることができる。Ｓｉリッチ絶縁膜１
６は２０ｎｍ以上あれば充分であり、本実施の形態の使
用される層間絶縁膜１３との膜厚比は４０〜６０である
が、基本的には６０以下で１５以上であればよい。
【００２２】層間絶縁膜１３がＳｉＯ2 であるとき、Ｃ
2 Ｆ6 ガスのエッチング過程では効率的に揮発性のＳｉ
Ｆ4 とＣＯ2 とが生成され、エッチングされる。一方、
下地のＳｉリッチ絶縁膜１６のように酸素が不足した膜
に対して、やはりＳｉＦ4 とＣＯ2 が生成されるが、酸
素不足によって酸素と結合しないＣ原子が増加し、これ
がＳｉＯ2 やエッチングガスのＦ成分などと反応し、も
はやエッチングされないフルオロカーボン系反応生成物
となってコンタクトホール底面（膜１６表面）に堆積す
る。これがエッチングが進行しない理由と考えられる。
2 Ｆ6 ガスのエッチング過程では効率的に揮発性のＳｉ
Ｆ4 とＣＯ2 とが生成され、エッチングされる。一方、
下地のＳｉリッチ絶縁膜１６のように酸素が不足した膜
に対して、やはりＳｉＦ4 とＣＯ2 が生成されるが、酸
素不足によって酸素と結合しないＣ原子が増加し、これ
がＳｉＯ2 やエッチングガスのＦ成分などと反応し、も
はやエッチングされないフルオロカーボン系反応生成物
となってコンタクトホール底面（膜１６表面）に堆積す
る。これがエッチングが進行しない理由と考えられる。
【００２３】次に一旦コンタクトホール１４内に堆積し
たフルオロカーボン系反応生成物とコンタクトホールレ
ジストパターン１５を酸素または酸素を含むガスのプラ
ズマによるアッシングおよび硫酸・過酸化水素混合液に
て洗浄・除去することで図２（ｄ）のようになる。
たフルオロカーボン系反応生成物とコンタクトホールレ
ジストパターン１５を酸素または酸素を含むガスのプラ
ズマによるアッシングおよび硫酸・過酸化水素混合液に
て洗浄・除去することで図２（ｄ）のようになる。
【００２４】最後に、図２（ｃ）の層間絶縁膜１３のエ
ッチングに用いたエッチャントよりもエッチング過程に
寄与するＣの量を減少させたエッチャントでエッチング
を行う。このエッチングにおいてはＳｉリッチ絶縁膜１
６と層間絶縁膜１３とが、エッチング速度は異なるが同
時にエッチングされる。たとえばＣ2 Ｆ6 に酸素を５〜
１０％添加することで、Ｃ2 Ｆ6 のＣの一部が酸素と結
合し、ＣＯ2 の形でドライエッチング装置の排気系から
排出されるので、見かけ上エッチングに寄与するＣの量
を減少させることができる。図２（ｃ）の工程で用いる
エッチャントはＣ2 Ｆ6 ＋Ｏ2 のガス全体の原子数に対
するＣの原子数の比が、層間絶縁膜１３のエッチングに
用いたＣ2 Ｆ6 のＣ／Ｆ原子数比１／３よりも小さくな
っているものであることがわかる。
ッチングに用いたエッチャントよりもエッチング過程に
寄与するＣの量を減少させたエッチャントでエッチング
を行う。このエッチングにおいてはＳｉリッチ絶縁膜１
６と層間絶縁膜１３とが、エッチング速度は異なるが同
時にエッチングされる。たとえばＣ2 Ｆ6 に酸素を５〜
１０％添加することで、Ｃ2 Ｆ6 のＣの一部が酸素と結
合し、ＣＯ2 の形でドライエッチング装置の排気系から
排出されるので、見かけ上エッチングに寄与するＣの量
を減少させることができる。図２（ｃ）の工程で用いる
エッチャントはＣ2 Ｆ6 ＋Ｏ2 のガス全体の原子数に対
するＣの原子数の比が、層間絶縁膜１３のエッチングに
用いたＣ2 Ｆ6 のＣ／Ｆ原子数比１／３よりも小さくな
っているものであることがわかる。
【００２５】エッチング条件は、ＩＣＰ型のエッチング
装置で圧力が５ｍＴｏｒｒ、ソース電力２５００〜２７
００Ｗ、バイアス電力１１００〜１３００Ｗにてエッチ
ングを行うと、層間絶縁膜１３の表面部およびコンタク
トホール１４の底部のＳｉリッチ絶縁膜１６のエッチン
グは進行し、図２（ｅ）のようなコンタクトホール１４
が形成される。このとき、エッチング時間はＳｉリッチ
絶縁膜１６の膜厚３０〜５０ｎｍに対してオーバーエッ
チング量は５０％程度、すなわち膜厚換算で１５〜２５
ｎｍ相当のエッチングでよいことになる。
装置で圧力が５ｍＴｏｒｒ、ソース電力２５００〜２７
００Ｗ、バイアス電力１１００〜１３００Ｗにてエッチ
ングを行うと、層間絶縁膜１３の表面部およびコンタク
トホール１４の底部のＳｉリッチ絶縁膜１６のエッチン
グは進行し、図２（ｅ）のようなコンタクトホール１４
が形成される。このとき、エッチング時間はＳｉリッチ
絶縁膜１６の膜厚３０〜５０ｎｍに対してオーバーエッ
チング量は５０％程度、すなわち膜厚換算で１５〜２５
ｎｍ相当のエッチングでよいことになる。
【００２６】以上のように本発明によれば、コンタクト
ホール１４のエッチング量の大部分を占める、厚い層間
絶縁膜１３とそのオーバーエッチングの大きなばらつき
は、いったんＳｉリッチ絶縁膜１６表面でのエッチング
ストップによって吸収・制御され、拡散層１２に対する
オーバーエッチング量は従来のような層間絶縁膜１３の
膜厚に対する３０〜５０％ではなく、薄いＳｉリッチ絶
縁膜１６の膜厚に対する３０〜５０％となるため、拡散
層１２に対するオーバーエッチングを遙かに軽減するこ
とができる。従って拡散層１２へのエッチングダメージ
・浸食を少なくする事ができ、接合リーク等の発生を抑
えることができる。
ホール１４のエッチング量の大部分を占める、厚い層間
絶縁膜１３とそのオーバーエッチングの大きなばらつき
は、いったんＳｉリッチ絶縁膜１６表面でのエッチング
ストップによって吸収・制御され、拡散層１２に対する
オーバーエッチング量は従来のような層間絶縁膜１３の
膜厚に対する３０〜５０％ではなく、薄いＳｉリッチ絶
縁膜１６の膜厚に対する３０〜５０％となるため、拡散
層１２に対するオーバーエッチングを遙かに軽減するこ
とができる。従って拡散層１２へのエッチングダメージ
・浸食を少なくする事ができ、接合リーク等の発生を抑
えることができる。
【００２７】なお、絶縁膜１３をエッチングするときは
Ｃ／Ｆの原子数構成比が１／３以上でその上限は１／２
であり、またＳｉリッチ絶縁膜をエッチングするときは
全ガスに対するＣ原子数が１／３より小さくその下限は
１／４である。
Ｃ／Ｆの原子数構成比が１／３以上でその上限は１／２
であり、またＳｉリッチ絶縁膜をエッチングするときは
全ガスに対するＣ原子数が１／３より小さくその下限は
１／４である。
【００２８】
【発明の効果】請求項１記載の半導体装置によれば、例
えば拡散層を表面に有する半導体基板およびと層間絶縁
膜の間にＳｉリッチ絶縁膜を形成することにより一旦エ
ッチングをストップさせることができ、層間絶縁膜の膜
厚ばらつき、エッチング速度ばらつき、エッチング均一
性などエッチング加工ばらつきを吸収でき、コンタクト
ホール底面の拡散層に対するオーバーエッチング量を少
なくすることができる。
えば拡散層を表面に有する半導体基板およびと層間絶縁
膜の間にＳｉリッチ絶縁膜を形成することにより一旦エ
ッチングをストップさせることができ、層間絶縁膜の膜
厚ばらつき、エッチング速度ばらつき、エッチング均一
性などエッチング加工ばらつきを吸収でき、コンタクト
ホール底面の拡散層に対するオーバーエッチング量を少
なくすることができる。
【００２９】請求項２記載の半導体装置の製造方法によ
れば、ストイキオメトリーを有する構成よりＳｉを多く
含むＳｉリッチ絶縁膜と、Ｓｉリッチ絶縁膜上にストイ
キオメトリーを有する構成の絶縁膜を形成すると、絶縁
膜をＣとＦを含むガスでエッチングしたとき、Ｓｉリッ
チ絶縁膜との界面でエッチングが停止するから、薄いＳ
ｉリッチ絶縁膜に対するエッチング量の小さいオーバー
エッチだけが半導体基板に作用することとなる。従って
（ｉ）エッチングレートのばらつき、（ｉｉ）層間絶縁
膜の膜厚のばらつき、（ｉｉｉ）コンタクトホールサイ
ズのばらつき、といった通常拡散層に対してオーバーエ
ッチングする事で吸収される加工ばらつきが、いったん
エッチングが停止することによって吸収できる。このた
め、拡散層に施されるオーバーエッチング量は、Ｓｉリ
ッチ絶縁膜の膜厚をエッチングストップに必要最小限の
薄い膜厚相当分に設定することで従来のオーバーエッチ
ング量に比べ小さいものにすることができるので、拡散
層へのダメージや浸食を少なくする事ができる。
れば、ストイキオメトリーを有する構成よりＳｉを多く
含むＳｉリッチ絶縁膜と、Ｓｉリッチ絶縁膜上にストイ
キオメトリーを有する構成の絶縁膜を形成すると、絶縁
膜をＣとＦを含むガスでエッチングしたとき、Ｓｉリッ
チ絶縁膜との界面でエッチングが停止するから、薄いＳ
ｉリッチ絶縁膜に対するエッチング量の小さいオーバー
エッチだけが半導体基板に作用することとなる。従って
（ｉ）エッチングレートのばらつき、（ｉｉ）層間絶縁
膜の膜厚のばらつき、（ｉｉｉ）コンタクトホールサイ
ズのばらつき、といった通常拡散層に対してオーバーエ
ッチングする事で吸収される加工ばらつきが、いったん
エッチングが停止することによって吸収できる。このた
め、拡散層に施されるオーバーエッチング量は、Ｓｉリ
ッチ絶縁膜の膜厚をエッチングストップに必要最小限の
薄い膜厚相当分に設定することで従来のオーバーエッチ
ング量に比べ小さいものにすることができるので、拡散
層へのダメージや浸食を少なくする事ができる。
【００３０】このように、半導体装置にコンタクトを形
成する際に、ドライエッチングによる半導体基板へのオ
ーバーエッチングを低減することで、半導体基板へのダ
メージや浸食を抑え、拡散層と半導体基板間の接合リー
クを低減することができる。
成する際に、ドライエッチングによる半導体基板へのオ
ーバーエッチングを低減することで、半導体基板へのダ
メージや浸食を抑え、拡散層と半導体基板間の接合リー
クを低減することができる。
【００３１】請求項３記載の半導体装置の製造方法によ
れば、請求項２と同様な効果がある。
れば、請求項２と同様な効果がある。
【００３２】請求項４記載の半導体装置の製造方法によ
れば、請求項２または請求項３と同様な効果がある。
れば、請求項２または請求項３と同様な効果がある。
【００３３】請求項５記載の半導体装置の製造方法によ
れば、請求項２、請求項３または請求項４と同様な効果
がある。
れば、請求項２、請求項３または請求項４と同様な効果
がある。
【図１】本発明の一実施の形態を示すコンタクトホール
部構造を示す断面図である。
部構造を示す断面図である。
【図２】本発明の一実施の形態によるコンタクトホール
の製造工程を示す工程断面図である。
の製造工程を示す工程断面図である。
【図３】従来のコンタクトホールの製造方法を示す工程
図である。
図である。
１ 半導体基板 ２ 拡散層 ３ 層間絶縁膜 ４ コンタクトホール ５ コンタクトホールレジストパターン １１ 半導体基板 １２ 拡散層 １３ 層間絶縁膜 １４ コンタクトホール １５ コンタクトホールレジストパターン １６ Ｓｉリッチ絶縁膜
Claims (5)
- 【請求項１】 半導体基板と、この半導体基板上に形成
されたストイキオメトリーを有する構成の絶縁膜と、前
記半導体基板と前記絶縁膜の間に形成され前記ストイキ
オメトリーを有する構成よりＳｉを多く含むＳｉリッチ
絶縁膜とを備え、前記絶縁膜および前記Ｓｉリッチ絶縁
膜にエッチングされて前記半導体基板を露出するコンタ
クトホールが形成された半導体装置。 - 【請求項２】 半導体基板上に、ストイキオメトリーを
有する構成よりＳｉを多く含むＳｉリッチ絶縁膜を形成
する工程と、前記Ｓｉリッチ絶縁膜上にストイキオメト
リーを有する構成の絶縁膜を形成する工程と、前記絶縁
膜をＣとＦを含む第１のガスで選択的にエッチングして
開口を形成し、露出した前記Ｓｉリッチ絶縁膜上にフル
オロカーボン系物質を堆積させる工程と、前記フルオロ
カーボン系物質を除去する工程と、前記Ｓｉリッチ絶縁
膜をＣとＦを含む第２のガスで選択的にエッチングする
工程とを含む半導体装置の製造方法。 - 【請求項３】 半導体基板上に、ストイキオメトリーを
有する構成よりＳｉを多く含むＳｉリッチ絶縁膜を形成
する工程と、前記Ｓｉリッチ絶縁膜上にストイキオメト
リーを有する構成の絶縁膜を形成する工程と、前記絶縁
膜を、Ｃ／Ｆの原子数構成比が１／３以上となる構成の
第１のガスで、Ｓｉリッチ絶縁膜表面まで選択的にエッ
チングして開口を形成する工程と、前記開口内部を酸素
または酸素を含むガスで処理する工程と、前記Ｓｉリッ
チ絶縁膜を、全ガス原子に対するＣ原子数が１／３より
小さい、ＣとＦを含む構成の第２のガスで選択的にエッ
チングする工程とを含む半導体装置の製造方法。 - 【請求項４】 ストイキオメトリーを有する構成よりＳ
ｉを多く含むＳｉリッチ絶縁膜はＳｉＯx （１≦ｘ≦
２）であり、ストイキオメトリーを有する構成の絶縁膜
は実質的にＳｉＯ2 である請求項２または請求項３記載
の半導体装置の製造方法。 - 【請求項５】 ストイキオメトリーを有する構成よりＳ
ｉを多く含むＳｉリッチ絶縁膜の膜厚に対する、ストイ
キオメトリーを有する構成の絶縁膜の膜厚比が６０以下
である請求項２、請求項３または請求項４記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000154226A JP2001332510A (ja) | 2000-05-25 | 2000-05-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000154226A JP2001332510A (ja) | 2000-05-25 | 2000-05-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332510A true JP2001332510A (ja) | 2001-11-30 |
Family
ID=18659358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000154226A Pending JP2001332510A (ja) | 2000-05-25 | 2000-05-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332510A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093575A (ko) * | 2002-06-03 | 2003-12-11 | 주식회사 하이닉스반도체 | 고선택성 질화막을 이용한 캐패시터 제조방법 |
| JP2006128587A (ja) * | 2004-10-29 | 2006-05-18 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| JP2010518605A (ja) * | 2007-02-05 | 2010-05-27 | ラム リサーチ コーポレーション | 超高アスペクト比の誘電体パルスエッチング |
| US7892969B2 (en) | 2007-12-21 | 2011-02-22 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
-
2000
- 2000-05-25 JP JP2000154226A patent/JP2001332510A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093575A (ko) * | 2002-06-03 | 2003-12-11 | 주식회사 하이닉스반도체 | 고선택성 질화막을 이용한 캐패시터 제조방법 |
| JP2006128587A (ja) * | 2004-10-29 | 2006-05-18 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| US7183173B2 (en) | 2004-10-29 | 2007-02-27 | Hynix Semiconductor Inc. | Method for forming isolation film in semiconductor device |
| JP2010518605A (ja) * | 2007-02-05 | 2010-05-27 | ラム リサーチ コーポレーション | 超高アスペクト比の誘電体パルスエッチング |
| US7892969B2 (en) | 2007-12-21 | 2011-02-22 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5854136A (en) | Three-step nitride etching process for better critical dimension and better vertical sidewall profile | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| US20080160768A1 (en) | Method of manufacturing gate dielectric layer | |
| KR20080060376A (ko) | 반도체 소자의 제조방법 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| JPH07161689A (ja) | ドライエッチング方法 | |
| US6703297B1 (en) | Method of removing inorganic gate antireflective coating after spacer formation | |
| US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| JP3305270B2 (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| CN1197132C (zh) | 在栅极蚀刻处理后用湿式化学方法去除氧氮化硅材料 | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| US20050272232A1 (en) | Method for forming gate electrode of semiconductor device | |
| JP3383939B2 (ja) | ドライエッチング方法 | |
| JP2002141328A (ja) | 半導体装置およびその製造方法 | |
| KR100451319B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100287880B1 (ko) | 반도체소자의패드오픈방법 | |
| KR100435785B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100596882B1 (ko) | 폴리실리콘 게이트 형성 방법 | |
| JPH0774148A (ja) | ドライエッチング方法 |