JP2008198990A

JP2008198990A - 半導体素子の金属配線形成方法

Info

Publication number: JP2008198990A
Application number: JP2007329430A
Authority: JP
Inventors: Jik Ho Cho; 直鎬趙
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2007-02-15
Filing date: 2007-12-21
Publication date: 2008-08-28
Also published as: CN101246846A; KR20080076236A; US20080200027A1

Abstract

【課題】金属配線の間を絶縁させるために、絶縁膜形成工程の際にスパッタリング方法を用いるため、高いエネルギーで加速されたイオン衝撃によって金属配線が一部損失してしまうが、金属配線の上部にキャッピング膜を形成することにより、金属配線の損失を防止することが可能な半導体素子の金属配線形成方法を提供。
【解決手段】半導体基板の上部に第１絶縁膜、導電膜およびキャッピング膜を形成する段階と、前記キャッピング膜の上部にハードマスクパターンを形成する段階と、前記ハードマスクパターンを用いたエッチング工程によって前記キャッピング膜および前記導電膜をエッチングして金属配線を形成する段階と、前記ハードマスクパターンを除去する段階と、前記金属配線の間が絶縁されるように、前記金属配線を含んだ前記半導体基板の上部に第２絶縁膜を形成する段階とを含む、半導体素子の金属配線形成方法を提供する。
【選択図】図１Ｄ

Description

本発明は、半導体素子の金属配線形成方法に係り、特に、金属配線の抵抗が増加する現象を防止するための半導体素子の金属配線形成方法に関する。

フラッシュメモリ素子は、工程の単純化および欠陥(defect)管理の側面で有利なダマシン(damascen)構造を用いて金属配線を形成したが、６０ｎｍ以下に素子が高集積化するにつれて、より小さい線幅の金属配線で低い抵抗と低いキャパシタンスを実現するためにＲＩＥ(Reactive Ion Etch)スキーム(scheme)で金属配線を形成している。

現在、金属配線を形成するためのエッチング工程の際に、パターンの微細化に伴い、ＫｒＦ光源を用いる露光装備から、ＡｒＦ光源を用いる露光装備へ変化しつつある。このような露光装備の変化により、フォトレジスト膜の厚さを減少させなければならないが、既存のフォトレジスト膜スキームを適用すると、厚さの減少したフォトレジスト膜が損失して素子のプロファイル変化が招かれる。これを防止するために、金属配線用導電膜の上部に、アモルファスカーボン膜を用いたハードマスク膜を適用している。

ところが、アモルファスカーボン膜は、フォトレジスト膜除去工程と洗浄工程の際に必ず除去されなければならなく、アモルファスカーボン膜が除去された状態で金属配線の間を絶縁させるための絶縁膜形成工程が行われなければならない。この際、絶縁膜として高密度プラズマ(High Density Plasma：ＨＤＰ)酸化膜を用いる。高密度プラズマ（ＨＤＰ）酸化膜を用いる場合、ウェーハが位置するサセプタ(susceptor)地域にバイアスを印加してイオン衝撃(Ion Bombardment)効果を発生させるスパッタリング(sputtering)方法を用いる。このようなスパッタリング方法によって金属配線の上部が一部損失してしまい、金属配線の損失によって蒸着ガスが金属配線内に流入して金属配線の比抵抗が増加する。

また、スパッタリング方法によって金属配線物質としてのタングステン（Ｗ）原子が金属配線の間に再び蒸着され、金属配線の間を連結するブリッジ(bridge)を誘発させる。

そこで、本発明の目的は、金属配線の間を絶縁させるために、絶縁膜形成工程の際にスパッタリング(sputtering)方法を用いるため、高いエネルギーで加速されたイオン衝撃によって金属配線が一部損失してしまうが、金属配線の上部にキャッピング膜を形成することにより、金属配線の損失を防止することが可能な半導体素子の金属配線形成方法を提供することにある。

上記目的を達成するために、本発明の実施例に係る半導体素子の金属配線形成方法は、半導体基板の上部に第１絶縁膜、導電膜およびキャッピング膜を形成する。キャッピング膜の上部にハードマスクパターンを形成する。ハードマスクパターンを用いたエッチング工程によってキャッピング膜および導電膜をエッチングして金属配線を形成する。ハードマスクパターンを除去する。金属配線の間が絶縁されるように、金属配線を含んだ半導体基板の上部に第２絶縁膜を形成する。

上記において、第１絶縁膜と導電膜との間にバリアメタル膜をさらに形成する。キャッピング膜はシリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ₂ ）またはシリコン酸化窒化膜（ＳｉＯＮ）で形成する。キャッピング膜は、１００Å〜１０００Åの厚さに形成する。ハードマスクパターンは、アモルファスカーボン膜とシリコン酸化窒化膜が積層された構造で形成する。

第２絶縁膜は、スパッタリング方法を用いて高密度プラズマ(High Density Plasma：ＨＤＰ)酸化膜で形成する。第２絶縁膜の形成工程の際に、スパッタリング方法によってキャッピング膜の上部が一部損失してしまう。

上述したように、本発明の効果は次の通りである。
一つ目は、第２絶縁膜形成工程の際にスパッタリング(sputtering)方法を用いるため、高いエネルギーで加速されたイオン衝撃によってキャッピング膜の上部が一部損失してしまうが、金属配線の上部にキャッピング膜が形成されているため、金属配線の損失を防止することができる。

二つ目は、キャッピング膜形成工程によって、第２絶縁膜の形成工程の際に金属配線の損失を防止することにより、金属配線の抵抗増加を防止することができる。

三つ目は、金属配線の上部にキャッピング膜が残留しているため、第２絶縁膜形成工程の際に使用される反応ガスが金属配線内に流入することを抑制することができる。

以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。

図１Ａ〜図１Ｄは本発明の実施例に係る半導体素子の金属配線形成方法を示す素子の断面図である。

図１Ａを参照すると、素子分離膜、トランジスタ、ソースコンタクトプラグなどの所定の構造（図示せず）が形成された半導体基板１００の上部に第１絶縁膜１０２を形成した後、第１絶縁膜１０２をエッチングしてコンタクトホールを形成する。コンタクト抵抗を減少させるためにイオン注入工程を行って半導体基板１００内に接合領域（図示せず）を形成した後、注入されたイオンを活性化させるために熱処理工程を行う。

その後、コンタクトホール内に第１バリアメタル膜（図示せず）を形成した後、コンタクトホールが充填されるように、コンタクトホールを含んだ半導体基板１００の上部に第１導電膜を形成する。この際、第１導電膜はタングステン（Ｗ）膜で形成する。第１絶縁膜１０２の上部が露出するまで化学的機械的研磨（Chemical Mechanical Polishing；ＣＭＰ）工程を行ってコンタクトプラグ（図示せず）を形成する。

その後、第１絶縁膜１０２の上部に第２バリアメタル膜１０４、金属配線用第２導電膜１０６およびキャッピング膜１０８を順次形成する。この際、第２導電膜１０６はタングステン（Ｗ）膜で形成し、キャッピング膜１０８はシリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ₂ ）またはシリコン酸化窒化膜（ＳｉＯＮ）で形成するが、後続の工程である第２絶縁膜形成工程の際にスパッタリング方法によって損失してしまい、反応ガスが金属配線内に流入することを防止するために、１００Å〜１０００Åの厚さに形成する。

その後、キャッピング膜１０８の上部にハードマスク膜１１０およびフォトレジスト膜１１２を形成する。この際、ハードマスク膜１１０は、アモルファスカーボン膜１１０ａとシリコン酸化窒化膜（ＳｉＯＮ）１１０ｂが積層された構造で形成する。

図１Ｂを参照すると、露光および現像工程によってフォトレジスト膜１１２をエッチングしてフォトレジストパターン１１２ａを形成した後、フォトレジストパターン１１２ａをエッチングマスクとしてハードマスク膜１１０をエッチングする。フォトレジストパターン１１２ａとハードマスク膜１１０をエッチングマスクとしてキャッピング膜１０８、第２導電膜１０６および第２バリアメタル膜１０４をエッチングして金属配線１０６ａを形成する。

図１Ｃを参照すると、フォトレジストパターン１１２ａを除去した後、洗浄工程を行ってハードマスク膜１１０を除去する。

図１Ｄを参照すると、金属配線１０６ａの間を絶縁させるために、金属配線１０６ａを含んだ半導体基板１００の上部に第２絶縁膜１１４を形成する。この際、第２絶縁膜１１４はスパッタリング方法を用いて高密度プラズマ（ＨＤＰ）酸化膜で形成する。

第２絶縁膜１１４の形成工程の際にスパッタリング方法を用いるため、高いエネルギーで加速されたイオン衝撃によってキャッピング膜１０８の上部が一部損失してしまうが、キャッピング膜１０８によって金属配線１０６ａは損失しない。これにより、金属配線１０６ａの抵抗が増加することを防止することができる。また、金属配線１０６ａの上部にキャッピング膜１０８が残留しているため、第２絶縁膜１１４の形成工程の際に使用される反応ガスが金属配線１０６ａ内に流入することを抑制することができる。

また、金属配線１０６ａの上部にキャッピング膜１０８を形成しない場合、第２絶縁膜１１４の形成工程の際に、スパッタリング方法によって金属配線１０６ａの間にタングステン（Ｗ）原子が再び蒸着され、金属配線１０６ａの間を連結するブリッジが発生するが、金属配線１０６ａの上部にキャッピング膜１０８を形成することにより、これを防止することができる。

本発明の技術思想は、前記好適な実施例によって具体的に述べられたが、これらの実施例は本発明を説明するためのもので、制限するものではないことに留意すべきである。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲内で多様な変形を加え得ることが理解できるであろう。

本発明の実施例に係る半導体素子の金属配線形成方法を示す素子の断面図である。本発明の実施例に係る半導体素子の金属配線形成方法を示す素子の断面図である。本発明の実施例に係る半導体素子の金属配線形成方法を示す素子の断面図である。本発明の実施例に係る半導体素子の金属配線形成方法を示す素子の断面図である。

符号の説明

１００半導体基板
１０２第１絶縁膜
１０４第２バリアメタル膜
１０６第２導電膜
１０６ａ金属配線
１０８キャッピング膜
１１０ハードマスク膜
１１０ａアモルファスカーボン膜
１１０ｂシリコン酸化窒化膜
１１２フォトレジスト膜
１１２ａフォトレジストパターン
１１４第２絶縁膜

Claims

半導体基板の上部に第１絶縁膜、導電膜およびキャッピング膜を形成する段階と、
前記キャッピング膜の上部にハードマスクパターンを形成する段階と、
前記ハードマスクパターンを用いたエッチング工程によって前記キャッピング膜および前記導電膜をエッチングして金属配線を形成する段階と、
前記ハードマスクパターンを除去する段階と、
前記金属配線の間が絶縁されるように、前記金属配線を含んだ前記半導体基板の上部に第２絶縁膜を形成する段階とを含むことを特徴とする、半導体素子の金属配線形成方法。
前記第１絶縁膜と前記導電膜との間にバリアメタル膜をさらに形成することを特徴とする、請求項１に記載の半導体素子の金属配線形成方法。
前記キャッピング膜はシリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ₂ ）またはシリコン酸化窒化膜（ＳｉＯＮ）で形成することを特徴とする、請求項１に記載の半導体素子の金属配線形成方法。
前記キャッピング膜は、１００Å〜１０００Åの厚さに形成することを特徴とする、請求項１に記載の半導体素子の金属配線形成方法。
前記ハードマスクパターンは、アモルファスカーボン膜とシリコン酸化窒化膜が積層された構造で形成することを特徴とする、請求項１に記載の半導体素子の金属配線形成方法。
前記第２絶縁膜は、スパッタリング方法を用いることを特徴とする、請求項１に記載の半導体素子の金属配線形成方法。
前記第２絶縁膜は、高密度プラズマ(High Density Plasma：ＨＤＰ)酸化膜で形成することを特徴とする、請求項１に記載の半導体素子の金属配線形成方法。
前記第２絶縁膜の形成工程の際に、前記スパッタリング方法によって前記キャッピング膜の上部が一部損失してしまうことを特徴とする、請求項６に記載の半導体素子の金属配線形成方法。