JP2005150738A - 熱処理を用いた絶縁薄膜の製造方法、及びその方法を用いて形成された半導体素子 - Google Patents

Abstract

【課題】熱処理を用いた絶縁薄膜の製造方法、及びその方法を用いて形成された半導体素子を提供する。
【解決手段】不揮発性メモリセルトランジスタにおいて、絶縁膜６０はゲート間絶縁膜６６よりなり、第１導電層３０はフローティングゲートであり、第２導電層７２はコントロールゲートである。絶縁膜６０は熱処理工程によって形成され、これによって下部のフローティングゲートの表面粗度が減少され、酸化窒化物薄膜５４がフローティングゲート上に形成される。この方法で、絶縁膜６０は下部のフローティングゲートと上部のコントロールゲートとの間の容量結合を増加させる。また、限界電圧は所望の範囲を維持しつつ、トランジスタのプログラミング電圧、消去電圧、及び読出し電圧を下げる。低くなったプログラミング電圧でポンピング回路が不要になるので、回路における高電圧領域の必要性が低下する。
【選択図】図１Ｆ

Description

本発明は下部導電層と上部導電層間に絶縁薄膜が提供される半導体素子の形成方法、及びその方法によって形成された半導体素子に関する。

不揮発性半導体メモリ素子は、連続的な電源の供給を受けない電子システムにおいて、例えば電源が常に供給できないか、電源供給が断続的であるか、低電力駆動を要する多様な応用分野において幅広く応用されている。これら応用分野の例として、携帯用テレコミュニケーションシステム、音楽及び／または画像データを保存するためのメモリカード、そしてプロセシングユニット及びメモリユニットを含むシステム−オン−チップ分野で使用されうる。

不揮発性メモリ素子のセルトランジスタは、共通的にソース／ドレーン領域間の基板のチャンネル領域上に形成されたスタックゲート構造を採用する。前記スタックゲート構造は、チャンネル上に順次積層されたゲート絶縁膜、フローティングゲート電極、ゲート間絶縁膜、及びコントロールゲート電極を含む。前記フローティングゲート電極とコントロールゲート電極とは容量結合され、トランジスタのプログラミング段階中にフローティングゲートがプログラミングされるようにする。同時に、フローティングゲート電極はゲート絶縁膜とゲート間絶縁膜間で隔離されており、プログラミング段階の後に行われるトランジスタの後続動作の間に、フローティングゲートから基板へ、またはフローティングゲートからコントロールゲートへの電荷の移動を防止する。

ゲート絶縁膜は、通常ＳｉＯ_２のようなゲート酸化膜材料で形成される。ゲート絶縁膜上に形成されるフローティングゲートはポリシリコンのような導電材料よりなる。ゲート間絶縁膜はフローティングゲート上に形成される。コントロールゲートはポリシリコンのような導電材料よりなってゲート間絶縁膜上に形成される。したがって、ゲート間絶縁膜はプログラミング段階中にコントロールゲートとフローティングゲート間に適切な容量結合がなされるように十分に薄く、電荷がフローティングゲートに保存されるように電荷の流れを可能にしなければならない。また、薄いゲート間絶縁膜は素子動作速度を速める。同時に、ゲート間絶縁膜はプログラミングの後のトランジスタの後続動作時に、フローティングゲートからコントロールゲートまでの電荷の移動を防止できる程度に十分厚くなくてはならない。

スタックゲート構造はコントロールゲートに印加されるコントロール電圧Ｖ_{ｃｏｎｔｒｏｌ}と基板電圧、例えば基板に印加される接地電圧との間に直列連結された２個のキャパシタに縮約されうる。第１キャパシタンスＣ_１はコントロールゲートとフローティングゲート間に提供され、第２キャパシタンスＣ_２はフローティングゲートと基板間に提供される。したがって、フローティングゲートの電圧は次の関係、Ｖ_{ｆｌｏａｔｉｎｇ}−Ｖ_{ｃｏｎｔｒｏｌ}（Ｃ_１／（Ｃ_１＋Ｃ_２）によって決定される。充電動作中には基板に比べて多量の電圧がコントロールゲートに印加される。電子は基板から移動してゲート絶縁膜を通過し、フローティングゲートに浸透される。その結果、フローティングゲートは初期電圧Ｖ_{ｆｌｏａｔｉｎｇ}になる。比較的大きい第１及び第２キャパシタンスがフローティングゲートの初期電圧を維持させる。一方、放電動作中には、負の電圧がコントロールゲートに印加され、正の電圧が基板に印加される。放電動作中には以前にフローティングゲートに保存されていた電子がまたゲート絶縁膜を通じて基板に放出される。フローティングゲートで変化される電荷量はトランジスタの限界電圧を変化させる。同様に、トランジスタの読出し動作中に荷電されたトランジスタが第２の２進数値、例えば“０”として解読される。

不揮発性メモリ素子において、フローティングゲートとコントロールゲートとを隔離させるために使われるゲート間絶縁膜の特性は非常に重要である。ゲート間絶縁膜はフローティングゲートからコントロールゲートへの電荷の移動を防止できなければならない。同時に、前記絶縁膜はプログラミング動作中にコントロールゲートとフローティングゲート間の容量結合を確保できる程度に十分薄くなくてはならない。フローティングゲートメモリ素子は、共通的に荷電及び放電動作を行なうための高いプログラミング電圧を必要とする。例えば、現在常用されているフラッシュセルはコントロールゲートと基板間に１８ボルト電位を用いてプログラミングモードに動作する。現在常用されているＥＥＰＲＯＭ素子は１５ボルト電位を必要とする。このように、高い電圧をチップに発生させるために特殊なポンピング回路を使用しており、高電圧を素子端子に印加するために特殊な高電圧トランジスタが要求されている。このように、大規模の成分は狭くなったチップの面積を多く占有する傾向があり、製造単価を高める傾向がある。

ゲート間絶縁膜の形成方法としては、全的にＳｉＯ_２、すなわち“酸化物”で形成する方法が提案された。しかし、ゲート間絶縁膜として酸化膜のみを使用すれば、フローティングゲートからコントロールゲートへの電荷の移動を防止し、下部のポリシリコンフローティングゲートの表面粗度がフローティングゲートまで伝達されることを防止するために、少なくとも１５０Åの厚さを有する膜を形成しなければならない。このように、膜を厚く形成すれば、コントロールゲートとフローティングゲート間の容量結合を確保するために、かなり高いプログラミング電圧が要求される。

他の方法として、ゲート間絶縁膜をシリコン窒化物Ｓｉ_３Ｎ_４、すなわち“窒化物”で形成する方法が提案された。窒化物ゲート間絶縁膜は酸化膜ゲート間絶縁膜に比べてコントロールゲートとフローティングゲート間において、単位厚さ当り向上された容量結合を提供する。しかし、窒化物はコントロールゲート及びフローティングゲートのポリシリコン材料にうまく付着できず、したがって、ゲート間絶縁膜として単独に使用することは現実的に不可能である。

このような点を考慮して、ゲート間絶縁膜を形成するために酸化物−窒化物−酸化物（ＯＮＯ）層の積層組み合わせが提案された。ＯＮＯ層では、窒化膜によって有利な容量結合効果が得られるだけでなく、上下部の酸化膜は窒化物絶縁膜とポリシリコンコントロールゲート及びフローティングゲート間の転移、すなわちバッファ層を提供する。しかし、この構成では少なくとも４０Åの高さを有するフローティングゲートの表面粗度により、下部トポロジを覆い包むためには酸化膜が少なくとも６０Åの厚さに形成されなければならない。下部酸化膜はコンフォーマルな特性があるので、下部フローティングゲートの上面のトポロジが下部酸化膜の上面までそのまま移される。その上には、８０Å厚さの窒化膜を形成する。窒化膜もやはりコンフォーマルな特性があるので、下部酸化膜の上面のトポロジが窒化膜の上面まで移される。その後、窒化膜上に６０Å厚さの第２酸化膜を蒸着する。この層はブロッキング酸化膜と呼ばれるものであって、フローティングゲートとコントロールゲート間で電荷の拡散を防止する。結果的に得られた構造はその厚さが１９０Åであり、これは素子のプログラミング電圧が低下されうる量を制限する。

本発明が解決しようとする課題は、下部導電層と上部導電層間に絶縁薄膜が提供される半導体素子の形成方法、及びその方法によって形成された半導体素子を提供するところにある。

一実施例において、トランジスタ、例えば不揮発性メモリセルトランジスタにおいて、絶縁薄膜はゲート間絶縁膜より、下部導電層はフローティングゲートより、上部導電層はコントロールゲートよりなる。この方法は絶縁薄膜は下部のフローティングゲートと上部のコントロールゲートとの間の容量結合を増加させる。また、限界電圧は所望の範囲を維持しつつ、トランジスタのプログラミング電圧、消去電圧、及び読出し電圧を下げる。また、トランジスタのサイズ及びストレージセルが最小化でき、低くなったプログラミング電圧によってポンピング回路が不要になるので、回路における高電圧領域の必要性が減る。

前記の絶縁薄膜は熱処理工程によって形成され、これによって下部のフローティングゲートの表面粗度が減少し、シリコン酸化窒化物薄膜がフローティングゲート上に形成される。前記シリコン酸化窒化物薄膜上に絶縁膜が形成され、これらが結合された膜はゲート間絶縁膜を形成する。得られた絶縁薄膜はフローティングゲートからの電荷移動を防止する優れた壁の役割をする。

第１態様において、本発明は第１導電層と第２導電層間に導電層間絶縁膜を形成する方法に関する。第１導電層が形成される。第１導電層はシリコン及び水素を含む第１ガス、及び窒素を含む第２ガス雰囲気で第１熱処理される。前記第１熱処理に続いて、前記第１導電層が窒素を含む第３ガス雰囲気で第２熱処理される。前記第２熱処理に続いて、前記第１導電層上に絶縁膜が形成される。前記絶縁膜上に第２導電層が形成される。

一実施例において、前記第１熱処理は７００〜８００℃範囲の温度、例えば、７００〜７５０℃範囲の温度で行なわれる。他の実施例において、前記第１熱処理は７３０℃の温度で１時間、または８００℃の温度で３０分間行なわれる。

一実施例において、前記第１ガスはシランであり、ＳｉＨ_４、Ｓｉ２Ｈ_６、Ｓｉ（ＣＨ_３）Ｈ_３及びＳｉ_３Ｈ_８よりなる群から選択される。前記第２ガスはＮＨ_３及びＮ_２よりなる群から選択される。必要によって、前記第３ガスは酸素をさらに含む。例えば、前記第３ガスはＮ_２Ｏ及びＮＯよりなる群から選択される。

一実施例において、前記第１熱処理は前記第１導電層の上面における表面粗度を向上させる。前記第２熱処理は前記第１導電層上に酸化窒化物インタフェースを提供する。前記酸化窒化物インタフェースは、例えばシリコン酸化窒化物ＳｉＯ_ｘＮ_ｙ材料からなり、２０Åより薄い。一実施例において、前記酸化窒化物インタフェース及び絶縁膜の厚さの合計は７０Åより薄い。

一実施例において、前記絶縁膜は酸化物、窒化物及び酸化窒化物よりなる群から選択される物質よりなる。他の実施例において、前記絶縁膜を形成する段階は前記第２熱処理に続いて前記第１導電層上に第１絶縁膜を形成し、前記第１絶縁膜上に第２絶縁膜を形成することを含む。この場合、前記第１絶縁膜は窒化物を含み、前記第２絶縁膜は酸化物を含む。

一実施例において、前記第１及び第２導電層はポリシリコンよりなる。一実施例において、前記第１導電層は半導体基板上に形成されたフローティングゲートを含み、前記第２導電層は前記絶縁膜上に形成されたコントロールゲートを含む。

他の態様において、本発明は半導体素子のフローティングゲートとコントロールゲート間にゲート間絶縁膜を形成する方法に関する。半導体基板上にゲート絶縁膜を形成する。前記ゲート絶縁膜上にフローティングゲート層を形成する。シリコン及び水素を含む第１ガス、及び窒素を含む第２ガス雰囲気で前記フローティングゲート層を第１熱処理する。前記第１熱処理に続いて、窒素を含む第３ガス雰囲気で前記フローティングゲート層を第２熱処理する。前記第２熱処理に続いて、前記フローティングゲート層上に絶縁膜を形成する。前記絶縁膜上にコントロールゲート層を形成する。ゲート絶縁膜、フローティングゲート層、絶縁膜、及びコントロールゲート層をパターニングして前記基板上にゲート構造を形成する。

他の様態において、本発明は半導体素子に関する。前記半導体素子は半導体基板、及び前記基板上にあるゲート絶縁膜を含む。前記ゲート絶縁膜上にはフローティングゲートがある。前記フローティングゲート上には２０Åより薄い酸化窒化物インタフェース膜がある。前記インタフェース膜上には絶縁膜がある。前記絶縁膜上にはコントロールゲートがある。

一実施例において、前記インタフェース膜は１０Åより薄い。

一実施例において、前記インタフェース膜はシリコン及び水素を含む第１ガス、及び窒素を含む第２ガス雰囲気で前記フローティングゲートを第１熱処理し、前記第１熱処理に続いて、窒素を含む第３ガス雰囲気で前記フローティングゲートを第２熱処理することによって形成される。

本発明の前記及び他の目的、特徴及び利点は添付図面を参照して説明するように、本発明の望ましい実施例に関するさらに特定された詳細な説明から明らかになり、添付図面で類似する参照符号は同じ要素を指す。各図面は本発明の原理を説明するために誇張されたものである。

本発明によれば、絶縁薄膜は下部のフローティングゲートと上部のコントロールゲートとの間の容量結合を増加させる。また、限界電圧は所望の範囲を維持しつつ、トランジスタのプログラミング電圧、消去電圧、及び読出し電圧を下げる。また、トランジスタのサイズ及びストレージセルが最小化でき、低くなったプログラミング電圧でポンピング回路が不要になるので、回路における高電圧領域の必要性が減る。

以下、添付された図面を参照して本発明の実施例を詳細に説明する。

次に説明する本発明の望ましい実施例及び前記特許請求の範囲において、用語“上”は半導体素子の製造時に使われる材料層に対して使われる時、下地膜に直接印加されるいかなる層、または、下地層との間に必要に応じた単一または複数の中間層が介在された状態における前記下地膜上にある層を指す。図面で各層の厚さは本発明の多様な特徴を説明するために誇張されたものである。

図１Ａないし図１Ｆは本発明の一実施例による半導体素子の製造方法を説明するための断面図である。

図１Ａにおいて、半導体基板１０上にゲート絶縁膜２０を１００Åの厚さに形成する。一実施例において、前記半導体基板１０はシリコン材料より、ゲート絶縁膜はＳＩＯ_２、すなわち“酸化膜”よりなる。

その後、前記ゲート絶縁膜２０上に第１導電層３０を形成する。一実施例において、前記第１導電層３０はＣＶＤ法によって形成された１５００Å厚さのポリシリコンよりなる。一実施例において、次の説明のように前記第１導電層３０は後続工程でパターニングされてフローティングゲートを構成する。この時、前記第１導電層３０の上面はポリシリコンの材料特性、及び前記第１導電層３０の形成時に用いられた蒸着工程に起因して実質的に表面粗度を有する。例えば、前記のように前記第１導電層３０の表面粗度は低くても４０Å水準である。

図１Ｂで、結果物を第１熱処理４２する。前記第１熱処理はポリシリコンよりなる第１導電層３０の表面粗度を減少させる。第１熱処理４２は６５０〜８５０℃の温度で加熱されたファーネスチャンバに前記基板を載置した状態でなされる。前記チャンバにシリコン及び水素を含む第１ガスの流れ、及び窒素を含む第２ガスの流れを組成する。一実施例において、前記第１ガスはシラン（ＳｉＨ_４）より、前記第２ガスはアンモニア（ＮＨ_３）よりなる。窒素を含む第２ガスと水素及びシリコンを含む第１ガスとの比は１０：１〜１０００：１の範囲以内である。１０：１より低い比、例えば９：１の比ではポリシリコンにシリコンランプが発生する。選択的に、シリコン及び水素を含む第１ガスは他の形態のシラン、例えばＳｉ_２Ｈ_６、Ｓｉ（ＣＨ_３）Ｈ_３またはＳｉ_３Ｈ_８、またはこれらの組み合わせよりなりうる。前記第２ガスは選択的にＮ_２を含みうる。

一実施例において、第１熱処理４２は７３０℃で１時間行なわれる。他の実施例において、第１熱処理は８００〜８５０℃で３０分間行なわれうる。チャンバの真空状態は０．５トル（ｔｏｒｒ）より低く、例えば０．３ｔｏｒｒにする。

第１熱処理４２の結果として、ポリシリコンよりなる第１導電層３０の表面４４の表面粗度が３０Åより低く減少される。第１熱処理中にシリコン及び水素を含むガス、例えばシランガスを使用することによって下部のポリシリコン層の表面粗度が著しく向上する。同時に、シランを使用することによって工程温度を８００℃以下に下げることができ、工程時間が短縮されうる。シランの量は特別に制限されないが、過量のシランを使用することになれば、ポリシリコン層にシリコンランプが形成されて望ましくない。

結果的に、得られた表面粗度の比較例が図４Ａ及び図４Ｂに示されている。図４Ａは従来技術によってフローティングゲートを形成し、その上に酸化膜を蒸着した場合の上面の粗度である。結果物で、フローティングゲートの上面は高い程度の表面粗度、例えば少なくとも４０Å水準の表面粗度を有する。図４Ｂは第１熱処理４２を適用したフローティングゲートの上面の表面粗度の斜視図である。第１熱処理の後に得られた結果物のフローティングゲート上面は３０Åより低いレベルの表面粗度を有する。

図１Ｃで、得られた結果物を第２熱処理５２する。前記第２熱処理５２は、８００〜８５０℃の温度に加熱されたファーネスチャンバでなされる。前記チャンバに窒素を含む第３ガス、例えばＮ_２ＯまたはＮＯガス流れを組成する。一実施例において、第２熱処理５２は８００〜８５０℃で３０分ないし１時間行なわれる。

第２熱処理５２の結果として、ポリシリコンよりなる第１導電層３０上には下地膜構造にある懸垂結合の置換の結果として、酸化窒化物インタフェースとして酸化窒化膜５４が形成される。前記のように、前記酸化窒化膜５４は第１熱処理によって減少された表面粗度を有するポリシリコンよりなる第１導電層３０の上面の上に形成される。一実施例において、前記酸化窒化膜５４はポリシリコンよりなる第１導電層３０の上面に約１０Å程度の厚さに形成されたシリコン酸化窒化物ＳｉＯ_ｘＮ_ｙ材料よりなる。前記酸化窒化膜５４は前記第１導電層３０で形成されるフローティングゲートから上部のコントロールゲートへの電荷の移動を防止する優れた壁の役割をする。同時に、前記酸化窒化膜５４は、例えば約１０Å以下の薄い厚さを有するので、フローティングゲートとコントロールゲートとの間に優れた容量結合を提供する。容量結合が向上されれば、予想可能な限界電圧は維持しつつ、トランジスタにおけるプログラミング電圧、消去電圧及び読出し電圧は低くなる。

図１Ｄで、結果物上に絶縁膜６０が５０〜１００Åの厚さに形成される。一実施例において、前記絶縁膜６０はＳｉＯ_２よりなってＣＶＤ法で形成される。これと共に、下部の酸化窒化膜５４及び上部の絶縁膜６０はゲート間絶縁膜６６を構成する。ゲート間絶縁膜６６の結合厚さＴ_１は６０〜１００Å程度であり、これは一般的に１５０Å以上の厚さを有する従来の方法によって得られたゲート間絶縁膜に比べて相対的に薄い。酸化窒化膜５４および絶縁膜６０の厚さの合計は、７０Åより薄いことが好ましい。

図１Ｅで、前記ゲート間絶縁膜６６上に第２導電層を７２形成する。一実施例において、前記第２導電層７２はＣＶＤ法によって形成され、約１５００Å程度の厚さを有するポリシリコンよりなる。前記第２導電層７２は後続工程でパターニングされてコントロールゲートを形成する。

図１Ｆで、結果物を通常のフォトリソグラフィ工程によってパターニングしてゲートパターン８０を形成する。これは得られるトランジスタのゲートの役割をする。不純物イオンの注入によってゲート構造の両側にソース／ドレーン領域９０を形成する。前記ゲート構造の両側には通常の方法によって側壁スペーサが形成されうる。

図２Ａないし図２Ｃは本発明の他の実施例による半導体素子の製造方法を説明するために工程順によって示した断面図である。

図３は本発明による方法によって形成された半導体素子の充電及び放電状態に対する限界電圧を従来技術によって形成された半導体素子の限界電圧と比較して示したものである。前記のように、本発明のゲート間絶縁薄膜はフローティングゲートとコントロールゲート間の容量結合を向上させる。したがって、充電及び放電動作中に移動するキャリアの量が従来技術による場合に比べて増加する。結果的に、本発明においては従来技術に比べて“オン”セルの限界電圧は減少され、“オフ”セルの限界電圧は増加される。充電及び放電の時に同一大きさの電圧が要求される時、本発明の場合には従来技術に比べてより低い限界電圧をもってセルの充電及び放電が十分に可能である。

以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的な思想の範囲内で当業者によって様々な変形及び変更が可能である。

フラッシュメモリが使われるあらゆる分野に適用可能である。

本発明の一実施例による半導体素子の製造方法を説明するための断面図である。 図１Ａに続く半導体素子の製造方法を説明するための断面図である。 図１Ｂに続く半導体素子の製造方法を説明するための断面図である。 図１Ｃに続く半導体素子の製造方法を説明するための断面図である。 図１Ｄに続く半導体素子の製造方法を説明するための断面図である。 図１Ｅに続く半導体素子の製造方法を説明するための断面図である。 本発明の他の実施例による半導体素子の製造方法を説明するための断面図である。 図２Ａに続く半導体素子の製造方法を説明するための断面図である。 図２Ｂに続く半導体素子の製造方法を説明するための断面図である。 本発明によって製造された半導体素子の限界電圧について例示的なチャートを従来技術によって製造された半導体素子の場合と比較したものである。 従来技術による工程によって製造されたフローティングゲート上面の表面粗度の斜視図である。 本発明による工程によって製造されたフローティングゲート上面の表面粗度の斜視図である。

符号の説明

１０ 半導体基板
２０ ゲート絶縁膜
３０ 第１導電層
５４ 酸化窒化膜
６０ 絶縁膜
６６ ゲート間絶縁膜
７２ 第２導電層
８０ ゲートパターン
９０ ソース／ドレーン領域

Claims (60)

1. 第１及び第２導電層の間に導電層間絶縁膜を形成するために、
   第１導電層を形成し、
   シリコン及び水素を含む第１ガス、及び窒素を含む第２ガス雰囲気で前記第１導電層を第１熱処理し、
   前記第１熱処理に続いて窒素を含む第３ガス雰囲気で前記第１導電層を第２熱処理し、
   前記第２熱処理に続いて前記第１導電層上に絶縁膜を形成し、
   前記絶縁膜上に第２導電層を形成する段階を含むことを特徴とする導電層間絶縁膜の形成方法。
2. 前記第１熱処理は７００〜８００℃範囲の温度で行なわれることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
3. 前記第１熱処理は７００〜７５０℃範囲の温度で行なわれることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
4. 前記第１熱処理は７３０℃の温度で１時間行なわれることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
5. 前記第１熱処理は８００℃の温度で３０分間行なわれることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
6. 前記第１ガスはシランであることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
7. 前記第１ガスはＳｉＨ_４、Ｓｉ_２Ｈ_６、Ｓｉ（ＣＨ_３）Ｈ_３、及びＳｉ_３Ｈ_８よりなる群から選択されることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
8. 前記第２ガスはＮＨ_３及びＮ_２よりなる群から選択されることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
9. 前記第３ガスは酸素をさらに含むことを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
10. 前記第３ガスはＮ_２Ｏ及びＮＯよりなる群から選択されることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
11. 前記第１熱処理は前記第１導電層の上面での表面粗度を向上させることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
12. 前記第２熱処理は前記第１導電層上に酸化窒化物インタフェースを提供することを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
13. 前記酸化窒化物インタフェースはシリコン酸化窒化物ＳｉＯ_ｘＮ_ｙ材料よりなることを特徴とする請求項１２に記載の導電層間絶縁膜の形成方法。
14. 前記酸化窒化物インタフェースは２０Åより薄いことを特徴とする請求項１２に記載の導電層間絶縁膜の形成方法。
15. 前記酸化窒化物インタフェース及び絶縁膜の厚さの合計は７０Åより薄いことを特徴とする請求項１２に記載の導電層間絶縁膜の形成方法。
16. 前記絶縁膜は酸化物、窒化物、及び酸化窒化物よりなる群から選択される物質よりなることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
17. 前記絶縁膜を形成する段階は、前記第２熱処理に続いて前記第１導電層上に第１絶縁膜を形成し、前記第１絶縁膜上に第２絶縁膜を形成することを含むことを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
18. 前記第１絶縁膜は窒化物を含み、前記第２絶縁膜は酸化物を含むことを特徴とする請求項１７に記載の導電層間絶縁膜の形成方法。
19. 前記第１及び第２導電層はポリシリコンよりなることを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
20. 前記第１導電層は半導体基板上に形成されたフローティングゲートを含み、前記第２導電層は前記絶縁膜上に形成されたコントロールゲートを含むことを特徴とする請求項１に記載の導電層間絶縁膜の形成方法。
21. 半導体素子のフローティングゲートとコントロールゲート間にゲート間絶縁膜を形成するために、
    半導体基板上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にフローティングゲート層を形成し、
    シリコン及び水素を含む第１ガス、及び窒素を含む第２ガス雰囲気で前記フローティングゲート層を第１熱処理し、
    前記第１熱処理に続いて窒素を含む第３ガス雰囲気で前記フローティングゲート層を第２熱処理し、
    前記第２熱処理に続いて前記フローティングゲート層上に絶縁膜を形成し、
    前記絶縁膜上にコントロールゲート層を形成し、
    ゲート絶縁膜、フローティングゲート層、絶縁膜、及びコントロールゲート層をパターニングして前記基板上にゲート構造を形成する段階を含むことを特徴とするゲート間絶縁膜の形成方法。
22. 前記ゲート構造に隣接した前記基板にソース及びドレーン領域を形成する段階をさらに含むことを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
23. 前記第１熱処理は７００〜８００℃範囲の温度で行なわれることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
24. 前記第１熱処理は７００〜７５０℃範囲の温度で行なわれることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
25. 前記第１熱処理は７３０℃の温度で１時間行なわれることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
26. 前記第１熱処理は８００℃の温度で３０分間行なわれることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
27. 前記第１ガスはシランであることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
28. 前記第１ガスはＳｉＨ_４、Ｓｉ_２Ｈ_６、Ｓｉ（ＣＨ_３）Ｈ_３及びＳｉ_３Ｈ_８よりなる群から選択されることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
29. 前記第２ガスはＮＨ_３及びＮ_２よりなる群から選択されることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
30. 前記第３ガスは酸素をさらに含むことを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
31. 前記第３ガスはＮ_２Ｏ及びＮＯよりなる群から選択されることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
32. 前記第１熱処理は前記フローティングゲート層の上面での表面粗度を向上させることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
33. 前記第２熱処理は前記フローティングゲート層上に酸化窒化物インタフェースを提供することを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
34. 前記酸化窒化物インタフェースはシリコン酸化窒化物ＳｉＯ_ｘＮ_ｙ材料よりなることを特徴とする請求項３３に記載のゲート間絶縁膜の形成方法。
35. 前記酸化窒化物インタフェースは２０Åより薄いことを特徴とする請求項３３に記載のゲート間絶縁膜の形成方法。
36. 前記酸化窒化物インタフェース及び絶縁膜の厚さの合計は７０Åより薄いことを特徴とする請求項３３に記載のゲート間絶縁膜の形成方法。
37. 前記絶縁膜は酸化物、窒化物及び酸化窒化物よりなる群から選択される物質よりなることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
38. 前記絶縁膜を形成する段階は、前記第２熱処理に続いて前記フローティングゲート層上に第１絶縁膜を形成し、前記第１絶縁膜上に第２絶縁膜を形成することを含むことを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
39. 前記第１絶縁膜は窒化物を含み、前記第２絶縁膜は酸化物を含むことを特徴とする請求項３８に記載のゲート間絶縁膜の形成方法。
40. 前記フローティングゲート層及びコントロールゲート層はポリシリコンよりなることを特徴とする請求項２１に記載のゲート間絶縁膜の形成方法。
41. 半導体基板と、
    前記基板上にあるゲート絶縁膜と、
    前記ゲート絶縁膜上にあるフローティングゲートと、
    前記フローティングゲート上にある２０Åより薄い酸化窒化物インタフェース膜と、
    前記インタフェース膜上にある絶縁膜と
    前記絶縁膜上にあるコントロールゲートよりなることを特徴とする半導体素子。
42. 前記インタフェース膜は１０Åより薄いことを特徴とする請求項４１に記載の半導体素子。
43. 前記絶縁膜は酸化物、窒化物及び酸化窒化物よりなる群から選択される材料で形成されることを特徴とする請求項４１に記載の半導体素子。
44. 前記絶縁膜は前記フローティングゲート上にある第１絶縁膜、及び前記第１絶縁膜上にある第２絶縁膜よりなることを特徴とする請求項４１に記載の半導体素子。
45. 前記第１絶縁膜は窒化物を含み、前記第２絶縁膜は酸化物を含むことを特徴とする請求項４４に記載の半導体素子。
46. 前記インタフェース膜は、
    シリコン及び水素を含む第１ガス、及び窒素を含む第２ガス雰囲気で前記フローティングゲートを第１熱処理し、
    前記第１熱処理に続いて窒素を含む第３ガス雰囲気で前記フローティングゲートを第２熱処理することによって形成されることを特徴とする請求項４１に記載の半導体素子。
47. 前記第１熱処理は７００〜８００℃範囲の温度で行なわれることを特徴とする請求項４６に記載の半導体素子。
48. 前記第１熱処理は７００〜７５０℃範囲の温度で行なわれることを特徴とする請求項４６に記載の半導体素子。
49. 前記第１熱処理は７３０℃の温度で１時間行なわれることを特徴とする請求項４６に記載の半導体素子。
50. 前記第１熱処理は８００℃の温度で３０分間行なわれることを特徴とする請求項４６に記載の半導体素子。
51. 前記第１ガスはシランであることを特徴とする請求項４６に記載の半導体素子。
52. 前記第１ガスはＳｉＨ_４、Ｓｉ_２Ｈ_６、Ｓｉ（ＣＨ_３）Ｈ_３及びＳｉ_３Ｈ_８よりなる群から選択されることを特徴とする請求項４６に記載の半導体素子。
53. 前記第２ガスはＮＨ_３及びＮ_２よりなる群から選択されることを特徴とする請求項４６に記載の半導体素子。
54. 前記第３ガスは酸素をさらに含むことを特徴とする請求項４６に記載の半導体素子。
55. 前記第３ガスはＮ_２Ｏ及びＮＯよりなる群から選択されることを特徴とする請求項４６に記載の半導体素子。
56. 前記第１熱処理は前記フローティングゲート層の上面での表面粗度を向上させることを特徴とする請求項４６に記載の半導体素子。
57. 前記酸化窒化物インタフェース膜はシリコン酸化窒化物ＳｉＯ_ｘＮ_ｙ材料よりなることを特徴とする請求項４１に記載の半導体素子。
58. 前記酸化窒化物インタフェース膜及び絶縁膜の厚さの合計は７０Åより薄いことを特徴とする請求項４１に記載の半導体素子。
59. 前記絶縁膜は酸化物、窒化物及び酸化窒化物よりなる群から選択される物質よりなることを特徴とする請求項４１に記載の半導体素子。
60. 前記フローティングゲート及びコントロールゲートはポリシリコンよりなることを特徴とする請求項４１に記載の半導体素子。