[go: up one dir, main page]

JP2004047670A - Flip chip mounting method and flip chip mounting apparatus - Google Patents

Flip chip mounting method and flip chip mounting apparatus Download PDF

Info

Publication number
JP2004047670A
JP2004047670A JP2002202184A JP2002202184A JP2004047670A JP 2004047670 A JP2004047670 A JP 2004047670A JP 2002202184 A JP2002202184 A JP 2002202184A JP 2002202184 A JP2002202184 A JP 2002202184A JP 2004047670 A JP2004047670 A JP 2004047670A
Authority
JP
Japan
Prior art keywords
substrate
flip chip
chip
stage
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002202184A
Other languages
Japanese (ja)
Inventor
Katsushi Higuchi
樋口 克志
Yutaka Kawai
河合 裕
Nobuhiro Hanai
花井 信洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002202184A priority Critical patent/JP2004047670A/en
Publication of JP2004047670A publication Critical patent/JP2004047670A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/0711

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a flip-chip packaging method and a flip-chip packaging apparatus for obtaining flip chips with small amount of warpage. <P>SOLUTION: In the flip-chip packaging method, a substrate 5 is vacuum-chucked and retained on a stage, a flip chip 3, being vacuum-chucked and retained by a chip vacuum chuck block 1, is heated and is pressed onto the substrate, and at the same time, the substrate 5 is forcibly cooled from the side of the stage. The flip-chip packaging apparatus 21 comprises the chip vacuum chuck block 1 for incorporating a heating means 2; and a stage 23 having a substrate vacuum chuck means 27 and a substrate-cooling means 25, thus simultaneously operating the heating means 2, the substrate vacuum chuck means 27, and the substrate-cooling means 25. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、フリップチップを基板に熱圧着するフリップチップ実装方法及びフリップチップ実装装置に関する。
【0002】
【従来の技術】
図4は、従来方式のフリップチップボンダーの一例を示す図である。フリップチップボンダーはヒーター2を内蔵したチップ吸着ブロック1、プランジャー4と基板5、フリップチップ(ICチップ)3を圧着するステージ6、真空吸着用パイプ7で構成されている。チップ吸着ブロック1はICチップ3の裏面側を真空吸着し、ステージ上の基板5の所定位置にICチップ3を移送する。そして、プランジャ一4を下降し、加圧しながらヒータ2によりICチップ3を加熱する。その結果、図5に示す基板5の上面にあらかじめ塗布されている熱硬化性樹脂5bが硬化しICチップ3と基板5とが接合し、ICチップ3のバンプ3aと基板5のランド5aが接続される。その後、ヒータ2をOFFにしプランジャー4を上昇させ、接続されたICチップ3と基板5は冷却され、取り出される。
【0003】
従来技術では、主に工程のタクトタイム短縮を日的として、樹脂硬化を短時間に行ったり、樹脂硬化後の冷却を短時間で完了するための工夫が行われている。例えばICチップ側のヒーターヘッドだけでなく、基板ステージの加熱を行ったり、加熱ヒーターの代わりにレーザー加熱を行い、急峻な温度立ち上がりにより加熱時間を短縮し、工程のタクトタイム短縮を図っていた。
【0004】
ところで、フリップチップを基板に熱圧着するフリップチップ実装方法では、フリップチップと基板との線膨張係数の違いから圧着後に変形の生じる問題があった。ここで図6を参照して、熱硬化樹脂を使った圧着時のフリップチップの変形のメ力ニズムを説明する。ただし、加圧による摩擦抵抗による変形への影響は小さいので考慮しないこととする。
【0005】
常温でステージ上に基板5を配置し、熱硬化樹脂を介してICチップ3を重ね、加熱を行う場合を考える。熱硬化樹脂は常温では粘度の高い液体であるが、150〜200℃程度に加熱すると硬化する性質を持っている。
加熱時、ICチップ3、基板5ともに熱膨張する。このとき樹脂製基板の線膨張係数は10〜50ppm/℃であるのに対し、ICチップ3はシリコン製で3ppm/℃程度で、熱膨張によるICチップ3の変位量aよりも基板5の変位量bの方がはるかに大きい。また、熱硬化樹脂が液体である間はICチップと基板はそれぞれ独立に熱膨張するので大きな拘束力などは生じず、反りなどの変形は発生しない。
【0006】
熱硬化樹脂が硬化するとICチップ3と基板5の界面で両者の位置が固定される。
次に、ヒーター2が切れ、冷却が始まると、ICチップ3、基板5ともに収縮しようとするが、両者の界面では熱硬化樹脂が硬化し、位置関係が固定されているので、線膨張係数の大きい基板側の方がICチップ側よりも収縮量が大きくなる。したがって、ICチップ3と基板5の界面を挟んでバイメタルと同様に、曲げモーメントによりICチップ側が凸になるよう反り変形を起こす。
【0007】
このようにしてフリップチップの変形が起こると接続オープンや電気抵抗の上昇などによる不良の発生率が増大するので、できるだけこの熱変形量を小さくする必要がある。従来の熱変形量を小さくする手段としては、例えば、樹脂基板の線膨張係数やガラス転移特性など材料定数の変更、昇温時の温度プロファイルなどを変更すること等があった。
【0008】
【発明が解決しようとする課題】
しかしながら、材料定数の変更については、樹脂基板の線膨張係数を下げることや、ガラス転移温度の高い材料を使用することなどが行われているが、樹脂製基板を使用する以上、物性値の大きな変更は困難である。低膨張係数といっても8ppm程度が限界であり、Siの3ppmには到底届かない。また、ガラス転移点の高い材料はあるが、それを用いた基板の製造(熱プレス)はより難しくなるし、膨張係数そのものを下げるものではない。といった具合に材料定数の変更には限界があり、対策しきれないのが現状である。
また、温度プロファイルを変更する場合、予め150℃程度でICバンプと基板のランドを仮固着してから加熱すると、冷却時から常温に戻るまでの温度差は小さくなるので基板の反りも少なくなることが期待できるが、タクトタイムが長くなり、生産性が低下するという不利がある。
更に、フリップチップボンダーを使って集合基板上にボンディングする場合は、1枚のインターポーザー基板上に複数のICチップをボンディングすることから、前にボンディングした時の熱がステージに伝わり、後からボンディングするチップのボンディング温度が上昇するため、ボンディング条件が集合基板内でばらつき易い問題があった。
本発明は上記状況に鑑みてなされたもので、その第一の目的は、ヒーター温虔を上げたりタクトタイムを大幅に延ばすことなく、反りの小さいフリップチップを得ることができるフリップチップ実装方法及びフリップチップ実装装置を提供することにある。また、その第二の目的は、集合基板の場合であっても、個々のフリップチップの反り量のばらつきを小さくできるフリップチップ実装方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するための本発明に係る請求項1記載のフリップチップ実装方法は、フリップチップを基板に熱圧着するフリップチップ実装方法であって、ステージ上に基板を吸着保持し、チップ吸着ブロックに吸着保持したフリップチップを加熱しながら基板上に加圧し、同時に前記基板を前記ステージ側から強制冷却することを特徴とする。
【0010】
このフリップチップ実装方法では、フリップチップを加熱しながら基板上に加圧するボンディング時、同時にステージが冷却されることで、基板表面と基板裏面に大きな温度勾配が形成され、基板表面が樹脂を硬化する温度に保たれながら、基板裏面が冷却後に収縮量の小さくなる温度に保たれる。これにより、ヒーター温度を上げたり、或いはタクトタイムを大幅に延ばすことなく、反りの小さいフリップチップが得られるようになる。
【0011】
請求項2記載のフリップチップ実装方法は、請求項1記載のフリップチップ実装方法において、同一の前記基板に対し、複数のフリップチップを順次熱圧着することを特徴とする。
【0012】
このフリップチップ実装方法では、集合基板がステージに吸着保持され、ステージ面が一様に冷却されることで、先にフリップチップをボンディングした時の熱が集合基板に蓄積されることがなく、同一集合基板内におけるボンディングの場所や順番によらず、個々のフリップチップの反り量のばらつきが小さくなる。
【0013】
請求項3記載のフリップチップ実装装置は、加熱手段を内蔵したチップ吸着ブロックと、基板吸着手段及び基板冷却手段を備えたステージとを具備し、前記加熱手段、前記基板吸着手段、及び前記基板冷却手段が同時に動作することを特徴とする。
【0014】
このフリップチップ実装装置では、フリップチップボンダーのステージに冷媒が流され、ステージが強制冷却されることで、ボンディング時の基板下面の温度上昇が抑えられ、冷却後のフリップチップの反りが低減される。
【0015】
【発明の実施の形態】
以下、本発明に係るフリップチップ実装方法及びフリップチップ実装装置の好適な実施の形態を図面を参照して詳細に説明する。なお、図4に示した部材と同一の部材には同一の符号を付し、重複する説明は省略するものとする。
図1は本発明に係るフリップチップ実装装置の構成図である。
【0016】
本実施の形態によるフリップチップ実装装置(以下、「フリップチップボンダー」という。)21は、図1に示すように、ステージ23の内部に冷媒を導入して、ステージ23を強制冷却できる冷却ブロック構造としている。即ち、ステージ23内には、基板冷却手段(冷却パイプ)25と、基板吸着手段(真空引きパイプ)27とが配設されている。冷却パイプ25には図示しない基板冷却手段(冷媒供給装置)が接続され、冷媒供給装置は冷却パイプ25へ冷媒を循環供給できるようになっている。ステージ23は、冷却パイプ25内に冷媒を循環させることで、低温で安定するようになっている。なお、冷却パイプ25に供給される冷媒としては、例えば冷水を好適に用いることができる。
【0017】
真空引きパイプ27には図示しない基板吸着手段(真空ポンプ)が接続され、真空ポンプは真空引きパイプ27内の空気を排気できるようになっている。真空引きパイプ27は、ステージ23上で基板吸着口29として開口している。基板吸着口29は冷却パイプ25の間に位置し、基板吸着と冷却が位置的に交互に行われる構造となっている。また、ステージ23は、熱伝導率の良好な材料により形成され、圧着時の基板下面温度を高い熱伝導率によって良好に冷却(低下)するようになっている。
【0018】
なお、本実施の形態におけるフリップチップボンダー21において、チップ吸着ブロック1は、従来と同様に構成される。即ち、プランジャー4の下端に保持され、加熱手段であるヒーター2を内蔵するとともに、ICチップ3の裏面を真空吸着するための真空吸着用パイプ7を備えている。
【0019】
フリップチップボンダー21には図示しない制御部が設けられ、制御部は上記のヒーター2、プランジャー4、真空ポンプ、冷媒供給装置の動作制御を行う。ここで、制御部は、ヒーター2、真空ポンプ、及び冷媒供給装置を同時動作させる動作制御モードを有している。
【0020】
次に、フリップチップボンダー21の動作について説明する。
図2は本発明に係るフリップチップ実装方法の手順を表した流れ図である。
フリップチップの実装に先立ち、ステージ23の冷却パイプ25に冷媒を供給し、ステージ23を予め所定温度に冷却しておく(st1)。フリップチップボンダー21の図示しない移載機が、基板5をステージ23上に配置し(st3)、基板上に接続用の熱硬化樹脂が供給される(st5)。熱硬化樹脂の供給方法は、樹脂付フイルムを貼り合わせる方法、ディスペンサで基板上に注入する方法、基板上の所定位置に印刷する方法などがある。例えば、ACF(アンイソトロピック・コンダクティブ・フィルム)、ACP(アンイソトロピック・コンダクティブ・ペースト)、NCF(ノンイソトロピック・コンダクティブ・フィルム)、NCP(ノンイソトロピック・コンダクティブ・ペースト)などを接着手段として用いることができる。
【0021】
次に、チップ吸着ブロック1は、ICチップ3を吸着してこの基板上に移動し(st7)、カメラにてICチップ3と基板5の貼り合わせ位置のアライメントを行う(st9)。
次に、加圧用のプランジャー4が下降し(st11)、チップ吸着ブロック1内部のヒーター2を80〜120℃程度に加熱し(st13)、基板5を上から数秒間加圧、加熱する(st15)。つまり、基板5は、冷却と加熱が同時に行われる。
【0022】
この過程では、ICチップ3と基板5との間の熱硬化樹脂が排除され、ICバンプ3aと基板ランド5a(図5参照)の圧接が行われる(st17)。
次に、ヒーター温度を250°C程度に上げ数秒間加熱、加圧を持続させ(st19)、熱硬化樹脂を硬化させる(st21)。
最後にチップ吸着ブロック1のヒーター2を切り(st23)、プランジャー4を上昇させ(st25)、接続されたICチップ3を冷却する(st27)。
【0023】
圧着後の基板5の変形は、熱硬化樹脂の熱硬化の瞬間から始まり、冷却過程で基板5とICチップ3の熱膨張率の違いにより変形量が大きくなる。即ち、基板5とICチップ3の線膨張率の差が小さいほど、また、熱硬化樹脂の硬化時に基板温度が低いほど基板5の収縮量は小さくなるので、反り量は小さくなる。
【0024】
このときの基板5の温度を下げるため、フリップチップボンダー21では、ステージ23の温度が下げられる。即ち、チップ吸着ブロック1が圧接した時の加熱と同時に、基板下面の温度が下げられる。ICチップ3と基板5を圧着するステージ23は、冷媒を導入した冷却ブロック構造であることから、ステージ上面を強力に冷却でき、かつ上面には基板吸着口29が多数あり、基板5を強力に吸着する。つまり、基板5は、加熱と同時に冷却される。
【0025】
従って、ステージ23に強力に吸着された基板5は、チップ吸着ブロック1による加熱圧着時、下面温度の上昇が抑えられる。そして、冷却時に常温に戻るまでの温度差が小さくなるので、基板5の収縮量も小さくなり、ボンディング後の基板5の反り量が小さくなる。
【0026】
そして、基板5が集合基板である場合には、ステージ面が一様に冷却されていることで、先にICチップ3をボンディングした時の熱がステージ23に蓄積することがなく、ボンディングの場所や順番によらず、個々のICチップ3の反り量のばらつきを小さくでき、ICバンプ3aと基板ランド5aの接続信頼性を向上させることが可能となる。
【0027】
【実施例】
次に、従来技術と同様の構成を有するフリップチップボンダーを用い、ステージを冷却しない場合と、実施の形態と同様の構成を有するフリップチップボンダーを用い、ステージを冷却した場合の基板の反りを評価した結果を説明する。
(1) ステージを冷却せず、従来技術で示した方法でボンディングしたときの基板の変形量を実測により求めた。
ICチップと基板の厚みはそれぞれ0.3mm、0.15mm、線膨張率はICチップが3ppm/℃、基板が13ppm/℃と18ppm/℃の場合を計測した。
ステージ温度はステージの基板の下面に隣接する部分に熱伝対を取り付け計測した。
ボンディング後、常温まで自然冷却し、基板裏面の反りを非接触式レーザー変位計にて測定した。
【0028】
(2) ステージ内に冷却水を流すことによって、ボンディング時の基板下面温度が100°Cになるようにステージを冷却し、(1)と同様のICチップ、基板を使用し、ステージの冷却を行いながらボンディングを行なった。
そして冷却後の基板裏面の反りを計測した。
【0029】
(3)ボンディング後の基板裏面の反り量について、有限要素法にてシミュレーションを行った。シミュレーションは、ICチップと基板の熱硬化樹脂を挟んだモデルを作り、加熱、冷却過程の非定常熱伝導解析と熱応力解析を行った。ステージ冷却の有無をパラメータにとり、基板の線膨張率を変化させて、(1)(2)と同じ条件で計算し、実測値と比較した。
【0030】
図3はステージ冷却の有無別に基板冷却後の反りを実測値とシミユレーションデータとで比較した説明図である。
以上の実施例をまとめると図3のようになる。図3のプロットで示すように、ステージを冷却しない場合、基板下面のステージ温度は約160°Cになり、このときの基板冷却後の反り量の計測値は39μmであった。一方、ステージ冷却ありの場合、基板下のステージ温度は約100°Cであり、冷却後の基板の反り量は22μmであった。ステージを冷却しない場合に比べ、基板の反り量は1/2程度に小さくなることが分かる。
【0031】
また、このステージ温度条件でボンディング後の基板の反りのシミュレーションを行った結果グラフを図3に実線で示す。線膨張率が13ppm/℃では、ステージ冷却なしの場合33μm、ステージ冷却有りの場合16μmとなり、実測値よりやや小さい値ではあるが、基板の反り量は1/2程度と実測と同様な結果が得られた。
【0032】
以上、実測及びシミユレーション結果より、フリップチップボンダーのステージ温度は常温に近いほど冷却後のICチップの変形量は小さくできると言える。すなわち、ボンディング時、ステージ面を一様に冷却することにより、ICチップの変形量及びそのばらつきを小さくできることが知見できた。
【0033】
従来では、例えばペルチエ素子をステージ部に埋め込み、フリップチップ圧着の前後で加熱冷却を切り替えるような例がある。しかし、本発明に係る構成のように、基板の反りを減少させることを目的として、ステージ部をフリップチップ圧着の最初から冷却している装置は存在しない。熱硬化樹脂が固まった直後から冷却に切り換えれば、タクトは短くなるが、実際には反りに対する効果がないことが実施例からも分る。即ち、加熱時に、最初から基板の温度を低くしないと、基板の反り抑制に効果のないことが分る。本実施例では、本発明に係る構成のように、フリップチップ圧着時にステージを冷却し、接着材は基板表面側で硬化温度に保ちながら、基板裏面温度を100℃以下に抑えることが、反りの抑制に極めて効果的であることが明らかとなった。
【0034】
【発明の効果】
以上詳細に説明したように、本発明に係る請求項1記載のフリップチップ実装方法によれば、ボンディング時ステージを冷却することで、基板裏面と基板表面に温度勾配ができ、基板表面の樹脂を硬化する温度に保ちながら、基板裏面では冷却後に収縮量を小さくできる。このことにより、ヒーター温度を上げたりタクトタイムを大幅に延ばすことなく、反りの小さいフリップチップを得ることができる。
【0035】
請求項2記載のフリップチップ実装方法によれば、集合基板の場合であっても、ステージ面を一様に冷却することで、先にフリップチップをボンディングした時の熱が蓄積することがなく、ボンディングの場所や順番によらず、個々のフリップチップの反り量のばらつきを小さくして、フリップチップ接続性能の工程能力を向上させるという効果を奏する。
【0036】
本発明に係るフリップチップ実装装置によれば、フリップチップボンダーのステージに冷媒を流し、ステージを冷却する構造にすることにより、ボンディング時の基板下面の温度上昇を抑え、冷却後のフリップチップの反りを低減できる。結果として、ICバンプと基板ランドの接続信頼性を向上させるという効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るフリップチップ実装装置の構成図である。
【図2】本発明に係るフリップチップ実装方法の手順を表した流れ図である。
【図3】ステージ冷却の有無別に基板冷却後の反りを実測値とシミユレーションデータとで比較した説明図である。
【図4】従来のフリップチップボンダーの構成図である。
【図5】フリップチップのICチップAuバンプと基板ランド電極接統部の構造概念図。
【図6】基板反りのメカニズムの説明図である。
【符号の説明】
1…チップ吸着ブロック、2…ヒーター(加熱手段)、3…ICチップ(フリップチップ)、5…基板、21…フリップチップ実装装置、23…ステージ、25…冷却パイプ(基板冷却手段)、27…真空引きパイプ(基板吸着手段)
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a flip chip mounting method and a flip chip mounting apparatus for thermocompression bonding a flip chip to a substrate.
[0002]
[Prior art]
FIG. 4 is a diagram showing an example of a conventional flip chip bonder. The flip chip bonder includes a chip suction block 1 having a built-in heater 2, a plunger 4, a substrate 5, a stage 6 for pressing a flip chip (IC chip) 3, and a vacuum suction pipe 7. The chip suction block 1 suctions the back surface of the IC chip 3 by vacuum and transfers the IC chip 3 to a predetermined position of the substrate 5 on the stage. Then, the plunger 14 is lowered, and the IC chip 3 is heated by the heater 2 while applying pressure. As a result, the thermosetting resin 5b previously applied to the upper surface of the substrate 5 shown in FIG. 5 is cured, the IC chip 3 and the substrate 5 are joined, and the bumps 3a of the IC chip 3 and the lands 5a of the substrate 5 are connected. Is done. Thereafter, the heater 2 is turned off, the plunger 4 is raised, and the connected IC chip 3 and substrate 5 are cooled and taken out.
[0003]
In the prior art, various measures have been taken to shorten the cycle time of the process and to perform resin curing in a short time or complete cooling after resin curing in a short time. For example, not only the heater head on the IC chip side but also the substrate stage is heated, or laser heating is performed instead of the heater, and the heating time is shortened by the steep rise of the temperature, thereby shortening the tact time of the process.
[0004]
By the way, in the flip chip mounting method of thermocompression bonding a flip chip to a substrate, there is a problem that deformation occurs after pressure bonding due to a difference in linear expansion coefficient between the flip chip and the substrate. Here, with reference to FIG. 6, the mechanism of deformation of the flip chip at the time of press bonding using a thermosetting resin will be described. However, the influence on the deformation due to the frictional resistance due to the pressurization is small, so it is not considered.
[0005]
Consider a case where the substrate 5 is placed on a stage at room temperature, IC chips 3 are stacked via a thermosetting resin, and heating is performed. The thermosetting resin is a liquid having a high viscosity at room temperature, but has a property of being cured when heated to about 150 to 200 ° C.
At the time of heating, both the IC chip 3 and the substrate 5 thermally expand. At this time, the linear expansion coefficient of the resin substrate is 10 to 50 ppm / ° C., whereas the IC chip 3 is made of silicon at about 3 ppm / ° C., and the displacement of the substrate 5 is larger than the displacement a of the IC chip 3 due to thermal expansion. The quantity b is much larger. In addition, while the thermosetting resin is in a liquid state, the IC chip and the substrate expand independently of each other, so that a large restraining force does not occur and no deformation such as warpage occurs.
[0006]
When the thermosetting resin is cured, the positions of the two are fixed at the interface between the IC chip 3 and the substrate 5.
Next, when the heater 2 is turned off and cooling starts, both the IC chip 3 and the substrate 5 try to shrink, but the thermosetting resin is hardened at the interface between them, and the positional relationship is fixed. The larger substrate has a larger shrinkage than the IC chip. Therefore, similarly to the bimetal, the bending deformation occurs so that the IC chip side becomes convex by the bending moment with the interface between the IC chip 3 and the substrate 5 interposed therebetween.
[0007]
If the deformation of the flip chip occurs in this way, the rate of occurrence of defects due to connection open and increase in electric resistance increases, so that it is necessary to minimize the amount of thermal deformation. Conventional methods for reducing the amount of thermal deformation include, for example, changing material constants such as the coefficient of linear expansion and glass transition characteristics of the resin substrate, and changing the temperature profile at the time of temperature rise.
[0008]
[Problems to be solved by the invention]
However, as for the change of the material constant, lowering the linear expansion coefficient of the resin substrate and using a material having a high glass transition temperature have been carried out. Change is difficult. The low expansion coefficient has a limit of about 8 ppm, which is far below 3 ppm of Si. In addition, although there are materials having a high glass transition point, production of a substrate (hot pressing) using the same becomes more difficult and does not lower the expansion coefficient itself. Thus, there is a limit to changing the material constant, and at present it is impossible to take measures.
When changing the temperature profile, if the IC bump and the land of the substrate are temporarily fixed at about 150 ° C. in advance and then heated, the temperature difference from the time of cooling to the return to room temperature is reduced, so that the warpage of the substrate is also reduced. However, there is a disadvantage that the tact time is increased and the productivity is reduced.
Furthermore, when bonding on a collective substrate using a flip chip bonder, since multiple IC chips are bonded on one interposer substrate, the heat of the previous bonding is transmitted to the stage, and the bonding is performed later. However, there is a problem that the bonding conditions are likely to vary within the collective substrate because the bonding temperature of the chip to be bonded increases.
The present invention has been made in view of the above situation, and a first object of the present invention is to provide a flip chip mounting method and a flip chip mounting method that can obtain a small warp flip chip without increasing the heater temperature or significantly extending the tact time. An object of the present invention is to provide a flip chip mounting device. A second object of the present invention is to provide a flip chip mounting method capable of reducing variations in the amount of warpage of individual flip chips even in the case of a collective substrate.
[0009]
[Means for Solving the Problems]
A flip-chip mounting method according to claim 1 of the present invention for achieving the above object is a flip-chip mounting method for thermocompression bonding a flip chip to a substrate, wherein the flip-chip mounting method holds a substrate on a stage by suction and holds the chip. The flip chip held by suction is heated and pressurized onto the substrate while being heated, and at the same time, the substrate is forcibly cooled from the stage side.
[0010]
In this flip chip mounting method, a large temperature gradient is formed between the substrate surface and the substrate back surface by simultaneously cooling the stage at the time of bonding in which the flip chip is heated and pressed onto the substrate while the flip chip is being heated, thereby curing the resin on the substrate surface. While maintaining the temperature, the back surface of the substrate is maintained at a temperature at which the amount of shrinkage decreases after cooling. As a result, a flip chip with a small warpage can be obtained without increasing the heater temperature or significantly increasing the tact time.
[0011]
A flip chip mounting method according to a second aspect is characterized in that, in the flip chip mounting method according to the first aspect, a plurality of flip chips are sequentially thermocompression-bonded to the same substrate.
[0012]
In this flip chip mounting method, the collective substrate is sucked and held on the stage, and the stage surface is uniformly cooled, so that the heat generated when the flip chip is bonded first is not accumulated on the collective substrate, so that the same Irrespective of the bonding position and order in the collective substrate, the variation in the amount of warpage of each flip chip is reduced.
[0013]
4. The flip chip mounting apparatus according to claim 3, further comprising: a chip suction block including a heating unit; and a stage including a substrate suction unit and a substrate cooling unit, wherein the heating unit, the substrate suction unit, and the substrate cooling unit. It is characterized in that the means operate simultaneously.
[0014]
In this flip-chip mounting apparatus, a coolant is flowed through the stage of the flip-chip bonder, and the stage is forcibly cooled, so that the temperature rise on the lower surface of the substrate during bonding is suppressed, and the warpage of the flip chip after cooling is reduced. .
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of a flip-chip mounting method and a flip-chip mounting apparatus according to the present invention will be described in detail with reference to the drawings. Note that the same members as those shown in FIG. 4 are denoted by the same reference numerals, and redundant description will be omitted.
FIG. 1 is a configuration diagram of a flip chip mounting apparatus according to the present invention.
[0016]
As shown in FIG. 1, a flip chip mounting apparatus (hereinafter, referred to as “flip chip bonder”) 21 according to the present embodiment has a cooling block structure capable of introducing a refrigerant into a stage 23 and forcibly cooling the stage 23. And That is, in the stage 23, a substrate cooling means (cooling pipe) 25 and a substrate suction means (vacuum pipe) 27 are provided. The cooling pipe 25 is connected to a substrate cooling means (refrigerant supply device) (not shown), and the refrigerant supply device can circulate and supply the refrigerant to the cooling pipe 25. The stage 23 is stabilized at a low temperature by circulating a refrigerant in the cooling pipe 25. In addition, as the refrigerant supplied to the cooling pipe 25, for example, cold water can be suitably used.
[0017]
A substrate suction means (vacuum pump), not shown, is connected to the evacuation pipe 27, and the vacuum pump can exhaust air in the evacuation pipe 27. The evacuation pipe 27 is opened as a substrate suction port 29 on the stage 23. The substrate suction port 29 is located between the cooling pipes 25 and has a structure in which substrate suction and cooling are performed alternately in position. Further, the stage 23 is formed of a material having a good thermal conductivity, so that the temperature of the lower surface of the substrate at the time of press bonding is cooled (decreased) satisfactorily by the high thermal conductivity.
[0018]
In the flip chip bonder 21 according to the present embodiment, the chip suction block 1 has the same configuration as the conventional one. That is, it has a heater 2 which is held at the lower end of the plunger 4 and serves as a heating means, and has a vacuum suction pipe 7 for vacuum suctioning the back surface of the IC chip 3.
[0019]
The flip chip bonder 21 is provided with a control unit (not shown), and the control unit controls the operation of the heater 2, the plunger 4, the vacuum pump, and the refrigerant supply device. Here, the control unit has an operation control mode for simultaneously operating the heater 2, the vacuum pump, and the refrigerant supply device.
[0020]
Next, the operation of the flip chip bonder 21 will be described.
FIG. 2 is a flowchart showing the procedure of the flip chip mounting method according to the present invention.
Prior to mounting the flip chip, a coolant is supplied to the cooling pipe 25 of the stage 23, and the stage 23 is cooled to a predetermined temperature in advance (st1). A transfer machine (not shown) of the flip chip bonder 21 places the substrate 5 on the stage 23 (st3), and a thermosetting resin for connection is supplied onto the substrate (st5). The method of supplying the thermosetting resin includes a method of bonding a film with resin, a method of injecting the film with a dispenser, and a method of printing at a predetermined position on the substrate. For example, ACF (anisotropic conductive film), ACP (anisotropic conductive paste), NCF (non-isotropic conductive film), NCP (non-isotropic conductive paste), etc. are used as bonding means. Can be used.
[0021]
Next, the chip suction block 1 sucks the IC chip 3 and moves onto the substrate (st7), and performs alignment of the bonding position of the IC chip 3 and the substrate 5 by a camera (st9).
Next, the pressurizing plunger 4 descends (st11), heats the heater 2 inside the chip suction block 1 to about 80 to 120 ° C. (st13), and pressurizes and heats the substrate 5 from above for several seconds (st13). st15). That is, cooling and heating of the substrate 5 are performed simultaneously.
[0022]
In this process, the thermosetting resin between the IC chip 3 and the substrate 5 is removed, and the IC bump 3a and the substrate land 5a (see FIG. 5) are pressed (st17).
Next, the heater temperature is raised to about 250 ° C., heating and pressurization are continued for several seconds (st19), and the thermosetting resin is cured (st21).
Finally, the heater 2 of the chip suction block 1 is turned off (st23), the plunger 4 is raised (st25), and the connected IC chip 3 is cooled (st27).
[0023]
The deformation of the substrate 5 after the compression starts from the moment of thermosetting of the thermosetting resin, and the amount of deformation increases in the cooling process due to the difference in the coefficient of thermal expansion between the substrate 5 and the IC chip 3. That is, the smaller the difference between the coefficients of linear expansion of the substrate 5 and the IC chip 3 and the lower the substrate temperature during curing of the thermosetting resin, the smaller the amount of contraction of the substrate 5, so the smaller the amount of warpage.
[0024]
In order to lower the temperature of the substrate 5 at this time, in the flip chip bonder 21, the temperature of the stage 23 is reduced. That is, the temperature of the lower surface of the substrate is lowered at the same time as the heating when the chip suction block 1 is pressed. Since the stage 23 for bonding the IC chip 3 and the substrate 5 to each other has a cooling block structure in which a refrigerant is introduced, the upper surface of the stage can be strongly cooled, and the upper surface has a large number of substrate suction ports 29. Adsorb. That is, the substrate 5 is cooled simultaneously with heating.
[0025]
Therefore, when the substrate 5 strongly adsorbed on the stage 23 is heated and pressed by the chip adsorption block 1, an increase in the lower surface temperature is suppressed. Since the temperature difference until the temperature returns to the normal temperature during cooling is reduced, the amount of contraction of the substrate 5 is also reduced, and the amount of warpage of the substrate 5 after bonding is reduced.
[0026]
When the substrate 5 is a collective substrate, since the stage surface is uniformly cooled, heat generated when the IC chip 3 is bonded first does not accumulate on the stage 23, and the bonding location is reduced. Irrespective of the order, the variation in the amount of warpage of each IC chip 3 can be reduced, and the connection reliability between the IC bump 3a and the substrate land 5a can be improved.
[0027]
【Example】
Next, the warp of the substrate was evaluated when the stage was not cooled using the flip chip bonder having the same configuration as the conventional technology and when the stage was cooled using the flip chip bonder having the same configuration as the embodiment. The following describes the results.
(1) The amount of deformation of the substrate when bonding was performed by the method shown in the prior art without cooling the stage was obtained by actual measurement.
The thicknesses of the IC chip and the substrate were 0.3 mm and 0.15 mm, respectively, and the linear expansion coefficients were measured when the IC chip was 3 ppm / ° C. and the substrates were 13 ppm / ° C. and 18 ppm / ° C.
The stage temperature was measured by attaching a thermocouple to a portion of the stage adjacent to the lower surface of the substrate.
After bonding, the substrate was naturally cooled to room temperature, and the warpage of the back surface of the substrate was measured with a non-contact laser displacement meter.
[0028]
(2) The stage is cooled by flowing cooling water into the stage so that the substrate lower surface temperature during bonding becomes 100 ° C., and the same IC chip and substrate as in (1) are used to cool the stage. Bonding was performed while performing.
Then, the warpage of the back surface of the substrate after cooling was measured.
[0029]
(3) Simulation was performed on the amount of warpage of the back surface of the substrate after bonding by the finite element method. For the simulation, a model in which the thermosetting resin of the IC chip and the substrate was sandwiched was created, and the transient heat conduction analysis and thermal stress analysis of the heating and cooling processes were performed. Taking the presence / absence of stage cooling as a parameter, the coefficient of linear expansion of the substrate was changed, and the calculation was performed under the same conditions as in (1) and (2), and compared with the measured values.
[0030]
FIG. 3 is an explanatory diagram in which the warpage after cooling the substrate is compared with the actually measured value and the simulation data depending on whether or not the stage is cooled.
FIG. 3 summarizes the above embodiments. As shown by the plot in FIG. 3, when the stage was not cooled, the stage temperature on the lower surface of the substrate was about 160 ° C., and the measured value of the amount of warpage after cooling the substrate was 39 μm. On the other hand, when the stage was cooled, the stage temperature under the substrate was about 100 ° C., and the warpage of the substrate after cooling was 22 μm. It can be seen that the amount of warpage of the substrate is reduced to about 2 compared to the case where the stage is not cooled.
[0031]
Further, a graph obtained by performing a simulation of the warpage of the substrate after bonding under the stage temperature condition is shown by a solid line in FIG. When the coefficient of linear expansion is 13 ppm / ° C., it is 33 μm without stage cooling and 16 μm with stage cooling, which is slightly smaller than the actually measured value, but the warpage amount of the substrate is about が, which is the same result as the actually measured value. Obtained.
[0032]
As described above, from the results of the actual measurement and the simulation, it can be said that as the stage temperature of the flip chip bonder is closer to room temperature, the amount of deformation of the IC chip after cooling can be reduced. That is, it has been found that by uniformly cooling the stage surface during bonding, the deformation amount of the IC chip and its variation can be reduced.
[0033]
Conventionally, there is an example in which, for example, a Peltier element is embedded in a stage portion, and heating and cooling are switched before and after flip chip bonding. However, there is no apparatus that cools the stage from the beginning of the flip chip crimping for the purpose of reducing the warpage of the substrate as in the configuration according to the present invention. If the mode is switched to cooling immediately after the thermosetting resin has hardened, the tact is shortened, but it is clear from the examples that there is actually no effect on warpage. In other words, it is understood that the effect of suppressing the warpage of the substrate is not effective unless the temperature of the substrate is lowered from the beginning during heating. In the present embodiment, as in the configuration according to the present invention, the stage is cooled at the time of flip chip bonding, and the temperature of the back surface of the substrate is suppressed to 100 ° C. or less while maintaining the adhesive at the curing temperature on the front surface side of the substrate. It turned out to be extremely effective for suppression.
[0034]
【The invention's effect】
As described above in detail, according to the flip-chip mounting method according to the first aspect of the present invention, by cooling the stage during bonding, a temperature gradient can be generated between the back surface of the substrate and the surface of the substrate, and the resin on the surface of the substrate can be cooled. While maintaining the curing temperature, the amount of shrinkage on the back surface of the substrate after cooling can be reduced. As a result, a flip chip having a small warpage can be obtained without increasing the heater temperature or significantly extending the tact time.
[0035]
According to the flip chip mounting method of the present invention, even in the case of a collective substrate, by cooling the stage surface uniformly, heat generated when the flip chip is bonded first does not accumulate, Irrespective of the location and order of bonding, there is an effect that variation in the amount of warpage of each flip chip is reduced and the process capability of flip chip connection performance is improved.
[0036]
ADVANTAGE OF THE INVENTION According to the flip-chip mounting apparatus which concerns on this invention, by making a structure which flows a refrigerant | coolant to the stage of a flip-chip bonder and cools a stage, the temperature rise of the lower surface of a board | substrate at the time of bonding is suppressed, and the warpage of the flip chip after cooling is carried out. Can be reduced. As a result, there is an effect that the connection reliability between the IC bump and the substrate land is improved.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a flip chip mounting apparatus according to the present invention.
FIG. 2 is a flowchart showing a procedure of a flip chip mounting method according to the present invention.
FIG. 3 is an explanatory diagram comparing warpage after substrate cooling with measured values and simulation data depending on whether or not stage cooling is performed.
FIG. 4 is a configuration diagram of a conventional flip chip bonder.
FIG. 5 is a structural conceptual diagram of a flip chip IC chip Au bump and a substrate land electrode connection portion.
FIG. 6 is an explanatory diagram of a mechanism of substrate warpage.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Chip suction block, 2 ... Heater (heating means), 3 ... IC chip (flip chip), 5 ... Substrate, 21 ... Flip chip mounting apparatus, 23 ... Stage, 25 ... Cooling pipe (Substrate cooling means), 27 ... Vacuum pipe (substrate suction means)

Claims (3)

フリップチップを基板に熱圧着するフリップチップ実装方法であって、
ステージ上に基板を吸着保持し、チップ吸着ブロックに吸着保持したフリップチップを加熱しながら基板上に加圧し、同時に前記基板を前記ステージ側から強制冷却することを特徴とするフリップチップ実装方法。
A flip chip mounting method for thermocompression bonding a flip chip to a substrate,
A flip chip mounting method, wherein a substrate is sucked and held on a stage, and the flip chip sucked and held on a chip suction block is pressed onto the substrate while being heated, and at the same time, the substrate is forcibly cooled from the stage side.
請求項1記載のフリップチップ実装方法において、
同一の前記基板に対し、複数のフリップチップを順次熱圧着することを特徴とするフリップチップ実装方法。
The flip chip mounting method according to claim 1,
A flip chip mounting method, wherein a plurality of flip chips are sequentially thermocompression-bonded to the same substrate.
加熱手段を内蔵したチップ吸着ブロックと、
基板吸着手段及び基板冷却手段を備えたステージとを具備し、
前記加熱手段、前記基板吸着手段、及び前記基板冷却手段が同時に動作することを特徴とするフリップチップ実装装置。
A chip suction block with a built-in heating means,
A stage provided with a substrate suction means and a substrate cooling means,
The flip chip mounting apparatus, wherein the heating unit, the substrate suction unit, and the substrate cooling unit operate simultaneously.
JP2002202184A 2002-07-11 2002-07-11 Flip chip mounting method and flip chip mounting apparatus Pending JP2004047670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002202184A JP2004047670A (en) 2002-07-11 2002-07-11 Flip chip mounting method and flip chip mounting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002202184A JP2004047670A (en) 2002-07-11 2002-07-11 Flip chip mounting method and flip chip mounting apparatus

Publications (1)

Publication Number Publication Date
JP2004047670A true JP2004047670A (en) 2004-02-12

Family

ID=31708444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002202184A Pending JP2004047670A (en) 2002-07-11 2002-07-11 Flip chip mounting method and flip chip mounting apparatus

Country Status (1)

Country Link
JP (1) JP2004047670A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210903A (en) * 2004-12-28 2006-08-10 Seiko Instruments Inc Bonding method, bonding apparatus and electronic apparatus
US7712649B2 (en) 2007-06-27 2010-05-11 Shinko Electric Industries Co., Ltd. Using a simultaneously tilting and moving bonding apparatus
US8067835B2 (en) 2007-11-27 2011-11-29 Renesas Electronics Corporation Method and apparatus for manufacturing semiconductor module
CN102842517A (en) * 2011-09-07 2012-12-26 日月光半导体制造股份有限公司 Flip-chip bonding method and device
JP2013012542A (en) * 2011-06-28 2013-01-17 Apic Yamada Corp Crimp apparatus and temperature control method
CN103286407A (en) * 2013-05-31 2013-09-11 常州盛士达传感器有限公司 Sensor welding tool
KR20140139065A (en) 2012-12-05 2014-12-04 가부시키가이샤 신가와 Bonding tool cooling apparatus and method for cooling bonding tool
US20150287693A1 (en) * 2013-07-02 2015-10-08 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9224712B2 (en) 2014-02-11 2015-12-29 International Business Machines Corporation 3D bond and assembly process for severely bowed interposer die
CN109089409A (en) * 2018-08-02 2018-12-25 华天慧创科技(西安)有限公司 A kind of attaching method of crystal grain and substrate
US20230238352A1 (en) * 2021-05-27 2023-07-27 Intel Corporation Thermal compression bonder nozzle with vacuum relief features
US11931995B2 (en) * 2021-12-24 2024-03-19 Tokyo Electron Limited Bonding method and bonding apparatus
JP7681747B1 (en) 2024-01-03 2025-05-22 梭特科技股▲分▼有限公司 Die bonding method to prevent die warpage

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210903A (en) * 2004-12-28 2006-08-10 Seiko Instruments Inc Bonding method, bonding apparatus and electronic apparatus
US7712649B2 (en) 2007-06-27 2010-05-11 Shinko Electric Industries Co., Ltd. Using a simultaneously tilting and moving bonding apparatus
US8067835B2 (en) 2007-11-27 2011-11-29 Renesas Electronics Corporation Method and apparatus for manufacturing semiconductor module
JP2013012542A (en) * 2011-06-28 2013-01-17 Apic Yamada Corp Crimp apparatus and temperature control method
CN102842517A (en) * 2011-09-07 2012-12-26 日月光半导体制造股份有限公司 Flip-chip bonding method and device
US9576927B2 (en) 2012-12-05 2017-02-21 Shinkawa Ltd. Bonding tool cooling apparatus and method for cooling bonding tool
KR20140139065A (en) 2012-12-05 2014-12-04 가부시키가이샤 신가와 Bonding tool cooling apparatus and method for cooling bonding tool
CN103286407A (en) * 2013-05-31 2013-09-11 常州盛士达传感器有限公司 Sensor welding tool
CN103286407B (en) * 2013-05-31 2015-05-13 常州盛士达传感器有限公司 Sensor welding tool
US20150287693A1 (en) * 2013-07-02 2015-10-08 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9425162B2 (en) * 2013-07-02 2016-08-23 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9847314B2 (en) 2013-07-02 2017-12-19 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9224712B2 (en) 2014-02-11 2015-12-29 International Business Machines Corporation 3D bond and assembly process for severely bowed interposer die
CN109089409A (en) * 2018-08-02 2018-12-25 华天慧创科技(西安)有限公司 A kind of attaching method of crystal grain and substrate
US20230238352A1 (en) * 2021-05-27 2023-07-27 Intel Corporation Thermal compression bonder nozzle with vacuum relief features
US12176318B2 (en) * 2021-05-27 2024-12-24 Intel Corporation Thermal compression bonder nozzle with vacuum relief features
US11931995B2 (en) * 2021-12-24 2024-03-19 Tokyo Electron Limited Bonding method and bonding apparatus
JP7681747B1 (en) 2024-01-03 2025-05-22 梭特科技股▲分▼有限公司 Die bonding method to prevent die warpage
JP2025106180A (en) * 2024-01-03 2025-07-15 梭特科技股▲分▼有限公司 Die bonding method to prevent die warpage

Similar Documents

Publication Publication Date Title
US8381966B2 (en) Flip chip assembly method employing post-contact differential heating
JP2004047670A (en) Flip chip mounting method and flip chip mounting apparatus
US8978960B2 (en) Flip chip assembly apparatus employing a warpage-suppressor assembly
TWI728086B (en) Installation device and installation method
US9120169B2 (en) Method for device packaging
JP2004031885A (en) Bonding method and apparatus
US6773958B1 (en) Integrated assembly-underfill flip chip process
KR102535108B1 (en) Bonding method using laser
JP3030201B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
CN111344849B (en) Packaging device
JP2000294602A (en) Flip chip bonder
JP6639915B2 (en) Semiconductor mounting apparatus and semiconductor mounting method
JP3317226B2 (en) Thermocompression bonding equipment
JP5098939B2 (en) Bonding apparatus and bonding method
JP4311862B2 (en) Chip mounting method
KR100936781B1 (en) Flip chip bonding apparatus and flip chip bonding method using the same
JP4640380B2 (en) Mounting method of semiconductor device
KR20170011427A (en) Method of bonding a bump of a semiconductor package and apparatus for performing the same
CN110739238B (en) COF packaging method
JP2008288622A (en) Manufacturing method of semiconductor integrated circuit device
JP2002026250A (en) Manufacturing method of laminated circuit module
JP2001244298A (en) Flip chip connection method
KR20060057098A (en) Bonding head and flip chip bonding device having same
JP2004259917A (en) Bonding method and device thereof
JPH10340927A (en) Semiconductor device manufacturing method and bonding apparatus