[go: up one dir, main page]

JP2001244298A - Flip chip connection method - Google Patents

Flip chip connection method

Info

Publication number
JP2001244298A
JP2001244298A JP2000051885A JP2000051885A JP2001244298A JP 2001244298 A JP2001244298 A JP 2001244298A JP 2000051885 A JP2000051885 A JP 2000051885A JP 2000051885 A JP2000051885 A JP 2000051885A JP 2001244298 A JP2001244298 A JP 2001244298A
Authority
JP
Japan
Prior art keywords
bare chip
adhesive
wiring board
chip
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000051885A
Other languages
Japanese (ja)
Inventor
Kuniaki Takahashi
邦明 高橋
Jiyouji Ishinaga
城司 石長
Ichiko Murakami
壱皇 村上
Kuniyasu Hosoda
邦康 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000051885A priority Critical patent/JP2001244298A/en
Publication of JP2001244298A publication Critical patent/JP2001244298A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/01225
    • H10W72/073
    • H10W72/321
    • H10W74/15

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は、ボイドの発生を抑制することで、ベ
ア・チップの接合強度を充分に確保することができ、接
合の信頼性を高めることができるフリップチップ接続方
法の提供を目的とする 【解決手段】フリップチップ接続方法は、配線基板3の
表面9に熱硬化性樹脂の接着剤11を塗布する第1の工程
と;ベア・チップ2を加熱ツール12で保持し、このベア
・チップの素子面5を配線基板の表面に向けることでベ
ア・チップのバンプ7と配線基板上のパッド10とを互い
に位置合わせするとともに、加熱ツールを介してベア・
チップを加熱する第2の工程と;加熱されたベア・チッ
プを配線基板に向けて加圧することにより、バンプをパ
ッドに突き当てるとともに、ベア・チップと配線基板と
を接着剤を介して互いに接合し、この接着剤をベア・チ
ップからの熱伝導により加熱硬化させる第3の工程と;
を備えている。
(57) [Problem] To provide a flip chip connection method capable of sufficiently securing the bonding strength of a bare chip and improving the reliability of bonding by suppressing the generation of voids. SOLUTION: A flip-chip connecting method includes a first step of applying a thermosetting resin adhesive 11 to a surface 9 of a wiring board 3; and holding a bare chip 2 with a heating tool 12. By directing the element surface 5 of the bare chip toward the surface of the wiring board, the bumps 7 of the bare chip and the pads 10 on the wiring board are aligned with each other, and the bare chip is heated via a heating tool.
A second step of heating the chip; and pressing the heated bare chip toward the wiring board, thereby abutting the bumps on the pads and bonding the bare chip and the wiring board to each other via an adhesive. And a third step of heating and curing the adhesive by heat conduction from the bare chip;
It has.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【発明の属する技術分野】本発明は、ベア・チップと称
する裸のチップを配線基板の実装面に直接接続するフリ
ップチップ接続方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip chip connection method for directly connecting a bare chip called a bare chip to a mounting surface of a wiring board.

【従来の技術】近年、ポータブルコンピュータに代表さ
れる携帯形電子機器の性能は飛躍的に進歩し、それに伴
い、電子機器に搭載される半導体パッケージの高機能化
が進んでいる。半導体パッケージの高機能化が進むにつ
れて入・出力ピンの本数が増加し、それ故、半導体パッ
ケージの周辺部から数多くのピンを取り出そうとする
と、必然的にピン配置が狭ピッチとなり、製造上の制約
や配線基板に対する実装上の制約が生じてくる。この制
約を回避するものとして、従来、ベア・チップと称する
裸のチップを配線基板に直接接続する、いわゆるフリッ
プチップ接続が知られている。このフリップチップ接続
に用いられるベア・チップは、平坦な素子面を有してお
り、この素子面に多数のバンプが所定のピッチで列状に
並べて配置されている。また、このベア・チップが実装
される配線基板は、チップを実装すべき領域に上記バン
プに対応する多数のパッドを有し、これらパッドにバン
プが接続されるようになっている。ところで、上記ベア
・チップを配線基板に固定する方法としては、半田接合
法や樹脂接合法が知られており、特に樹脂接合法は、常
温で作業できるとともに、材料的な面でも安価であるこ
とから、現在では最も多く用いられている。この樹脂接
合法は、熱硬化性樹脂の接着剤(ペースト)を用いてベ
ア・チップと配線基板とを接着した後、この接着剤を加
熱硬化させる方法であり、以下に述べるような工程を有
している。すなわち、従来の樹脂接合法では、まず、配
線基板のうちベア・チップを実装すべき領域に熱硬化性
樹脂の接着剤を塗布する。次に、ベア・チップを加熱ツ
ールに吸着させ、このベア・チップの素子面を配線基板
に向けるとともに、ベア・チップのバンプと配線基板上
のパッドとを位置合わせする。この状態で加熱ツールを
降下させ、ベア・チップのバンプが配線基板上のパッド
に接触するように、ベア・チップを配線基板に加圧す
る。この加圧により、予め配線基板に塗布されている接
着剤がこの配線基板とベア・チップとの間に充填され、
この接着剤によってベア・チップと配線基板とが接着さ
れる。この後、加熱ツールに通電してベア・チップを予
め決められた温度に加熱し、このベア・チップから接着
剤への熱伝導により、この接着剤を熱硬化させる。これ
により、ベア・チップと配線基板とが移動不能に結合さ
れ、バンプとパッドとの接触状態が維持される。
2. Description of the Related Art In recent years, the performance of portable electronic devices represented by portable computers has been remarkably improved, and accordingly, the functions of semiconductor packages mounted on electronic devices have been enhanced. As the functionality of semiconductor packages increases, the number of input / output pins increases.Therefore, if a large number of pins are taken out from the periphery of the semiconductor package, the pin arrangement is necessarily narrow, resulting in manufacturing constraints. And restrictions on mounting on the wiring board. In order to avoid this restriction, a so-called flip-chip connection in which a bare chip called a bare chip is directly connected to a wiring board is conventionally known. The bare chip used for the flip-chip connection has a flat element surface, and a large number of bumps are arranged in a row at a predetermined pitch on the element surface. The wiring board on which the bare chip is mounted has a number of pads corresponding to the bumps in a region where the chip is to be mounted, and the bumps are connected to these pads. By the way, as a method for fixing the bare chip to the wiring board, a solder bonding method and a resin bonding method are known. In particular, the resin bonding method can be operated at room temperature and is inexpensive in terms of material. Therefore, it is most frequently used at present. This resin bonding method is a method in which a bare chip and a wiring board are bonded using a thermosetting resin adhesive (paste), and then the adhesive is heated and cured, and includes the following steps. are doing. That is, in the conventional resin bonding method, first, an adhesive of a thermosetting resin is applied to a region of the wiring board where the bare chip is to be mounted. Next, the bare chip is attracted to the heating tool, the element surface of the bare chip is directed to the wiring board, and the bumps of the bare chip are aligned with the pads on the wiring board. In this state, the heating tool is lowered, and the bare chip is pressed against the wiring board so that the bumps of the bare chip contact the pads on the wiring board. By this pressure, the adhesive previously applied to the wiring board is filled between the wiring board and the bare chip,
The bare chip and the wiring board are bonded by this adhesive. Thereafter, the heating tool is energized to heat the bare chip to a predetermined temperature, and the adhesive is thermally cured by heat conduction from the bare chip to the adhesive. Thus, the bare chip and the wiring board are immovably coupled to each other, and the contact state between the bump and the pad is maintained.

【発明が解決しようとする課題】従来の樹脂接合法にお
いては、まず、ベア・チップを配線基板に押し付け、こ
れら両者間の隙間に接着剤を充填してから、この接着剤
の加熱を開始している。ところが、この従来の工程によ
ると、接着剤がベア・チップと配線基板との間の隙間に
流れ込んでいく段階では、接着剤自体の温度が低く、こ
の接着剤の流動性が悪い。このため、予め配線基板に塗
布されている接着剤がベア・チップによって加圧される
際に、この接着剤中に空気を巻き込んだり、閉じ込めて
しまうことがある。この閉じ込まれた空気は、熱硬化後
も気泡となって接着剤の内部に残留し、これがボイドの
発生原因となる。このように接着剤の内部にボイドが存
在すると、そこに応力が集中するため、ボイドの箇所に
クラックが生じることがあり、接着剤の破損や欠落の原
因となる。このため、ベア・チップの接合強度が低下
し、引き続き行われる後工程でベア・チップが配線基板
から剥離したり、バンプとパッドとの接触状態が不安定
となる虞があり、接合の信頼性が低下するといった問題
がある。本発明は、このような事情にもとづいてなされ
たもので、ボイドの発生を極力少なく抑えて、ベア・チ
ップの接合強度を充分に確保することができ、接合の信
頼性を高めることができるフリップチップ接続方法の提
供を目的とする。
In the conventional resin bonding method, first, a bare chip is pressed against a wiring board, an adhesive is filled in a gap between the two, and heating of the adhesive is started. ing. However, according to this conventional process, when the adhesive flows into the gap between the bare chip and the wiring board, the temperature of the adhesive itself is low, and the fluidity of the adhesive is poor. For this reason, when the adhesive previously applied to the wiring substrate is pressed by the bare chip, air may be trapped or trapped in the adhesive. The trapped air remains as bubbles in the adhesive as bubbles even after thermosetting, which causes voids. If a void exists inside the adhesive as described above, stress concentrates on the void, and a crack may occur at the void, which may cause breakage or loss of the adhesive. For this reason, the bonding strength of the bare chip is reduced, the bare chip may be peeled off from the wiring board in a subsequent subsequent process, or the contact state between the bump and the pad may become unstable, and the reliability of the bonding may be reduced. Is reduced. The present invention has been made in view of such circumstances, and it is possible to minimize the occurrence of voids, sufficiently secure the bonding strength of bare chips, and improve the reliability of bonding. The purpose is to provide a chip connection method.

【課題を解決するための手段】上記目的を達成するた
め、本発明に係るフリップチップ接続方法は、多数のパ
ッドが配置された配線基板の実装面に熱硬化性樹脂の接
着剤を塗布する第1の工程と;ベア・チップを加熱ツー
ルで保持し、多数のバンプが配置されたベア・チップの
素子面を配線基板の実装面に向けることで、上記バンプ
とパッドとを互いに位置合わせするとともに、上記加熱
ツールを介して上記ベア・チップを加熱する第2の工程
と;上記加熱されたベア・チップを上記配線基板に向け
て加圧することにより、上記バンプを上記パッドに突き
当てるとともに、上記ベア・チップと配線基板とを上記
接着剤を介して互いに接合し、この接着剤をベア・チッ
プからの熱伝導により加熱硬化させる第3の工程と;を
備えていることを特徴としている。このような方法によ
れば、一般に熱硬化性樹脂の接着剤は、加熱すると一時
的に粘度が下がり、流動性が高まるので、ベア・チップ
の加圧に先立って接着剤の加熱を開始すれば、この接着
剤の濡れ性が良好となるとともに、接着剤がベア・チッ
プと配線基板との間および隣り合うパッドやバンプの間
に流れ込み易くなる。このため、接着剤がベア・チップ
と配線基板との間で加圧される過程において、接着剤の
中に空気を巻き込んだり、気泡を閉じ込めてしまう確率
が大幅に減少し、ボイドの発生を極力少なく抑えること
ができる。また、接着剤の流動性が高まるので、ベア・
チップと配線基板との間の隙間に万遍なく接着剤が流れ
込み、たとえバンプやパッドのピッチが狭くとも、これ
らバンプとパッドとの接触部分を接着剤によって包み込
むことができる。よって、ベア・チップの接合強度を充
分に確保できるとともに、バンプとパッドとの接触状態
が安定する。
In order to achieve the above object, a flip chip connection method according to the present invention provides a method of applying a thermosetting resin adhesive to a mounting surface of a wiring board on which a number of pads are arranged. (1) holding the bare chip with a heating tool and turning the element surface of the bare chip on which a number of bumps are arranged toward the mounting surface of the wiring board, thereby aligning the bumps and pads with each other; A second step of heating the bare chip via the heating tool; and pressing the heated bare chip toward the wiring board so that the bump abuts on the pad, A third step of bonding the bare chip and the wiring board to each other via the adhesive and heating and curing the adhesive by heat conduction from the bare chip. It is set to. According to such a method, generally, the adhesive of the thermosetting resin temporarily lowers the viscosity when heated, and the fluidity increases, so that the heating of the adhesive is started prior to the pressing of the bare chip. In addition, the wettability of the adhesive is improved, and the adhesive easily flows between the bare chip and the wiring board and between adjacent pads and bumps. As a result, in the process of pressing the adhesive between the bare chip and the wiring board, the probability of entraining air or trapping air bubbles in the adhesive is greatly reduced, and voids are minimized. It can be kept low. Also, since the flowability of the adhesive increases,
The adhesive flows evenly into the gap between the chip and the wiring board, and even if the pitch of the bumps and pads is narrow, the contact portions between these bumps and pads can be covered with the adhesive. Therefore, the bonding strength of the bare chip can be sufficiently ensured, and the contact state between the bump and the pad is stabilized.

【発明の実施の形態】以下本発明の実施の形態を図面に
もとづいて説明する。図3は、例えばポータブルコンピ
ュータのような電子機器に搭載される半導体モジュール
1を示している。半導体モジュール1は、ベア・チップ
2と、このベア・チップ2が実装された配線基板3とで
構成されている。ベア・チップ2は、樹脂モールドされ
ていない裸のチップであリ、矩形状のシリコン・ベース
4を備えている。シリコン・ベース4は、平坦な素子面
5を有し、この素子面5の周辺部に多数のパッド6が互
いに間隔を存して列状に並べて配置されている。これら
隣り合うパッド6の間のピッチは、ベア・チップ2の高
機能化に伴って微細なものとなっている。各パッド6の
上には、バンプ7が設置されている。バンプ7は、例え
ば金を主成分とする金属材料にて構成され、ワイヤー・
ボンディング用のボンディングツール(図示せず)を用
いて各パッド6の上に形成されている。そのため、図1
に示すように、各バンプ7は、実装すべき配線基板3に
向けて先細り状に尖る先端部7aを有している。また、
シリコン・ベース4は、ポリイミドの保護膜8を有して
いる。この保護膜8は、多数のバンプ7を避けるように
してシリコン・ベース4の素子面5を覆っている。配線
基板3は、実装面としての平坦な表面9を有している。
この表面9の上には、多数のパッド10が配置されてい
る。パッド10は、配線基板3の配線パターン(図示せ
ず)に電気的に接続されている。これらパッド10は、
ベア・チップ2のバンプ7に対応するように、互いに間
隔を存して列状に並べられており、隣り合うパッド10
の間のピッチは、バンプ7のピッチと一致するように微
細化されている。ところで、上記ベア・チップ2は、本
発明に係るフリップチップ接続方法により配線基板3の
表面9に装着されており、以下その接続手順について説
明する。まず、図1に示すように、多数のパッド10が
配置された配線基板3を水平に保持し、この配線基板3
の表面9に熱硬化性樹脂の接着剤11を塗布する。接着
剤11は、一般にペーストと呼ばれるもので、上記パッ
ド10で囲まれた領域に例えばディスペンス法を用いて
塗布する。次に、加熱ツール12を用いてベア・チップ
2を吸着し、このベア・チップ2を配線基板3の上方に
位置させる。この際、ベア・チップ2は、多数のバンプ
7が形成された素子面5を配線基板3の表面9に向けた
姿勢に保持されており、この姿勢のままベア・チップ2
とパッド10との位置合わせがなされる。この位置合わ
せが完了したならば、加熱ツール12を介してベア・チ
ップ2を配線基板3に向けて降下させ、このベア・チッ
プ2が配線基板3の数μm直前に達した時点でベア・チ
ップ2の降下を停止させる。次に、加熱ツール12を再
びゆっくりと降下させ、バンプ7の先端部7aをパッド
10に突き当てる。そして、バンプ7の先端部7aがパ
ッド10に接触した時点t1において加熱ツール12に通
電し、この加熱ツール12を介してベア・チップ2を加
熱する。加熱ツール12は、バンプ7の先端部7aがパ
ッド10に接した以降も引き続き降下するので、図4に
示すように、バンプ7にこれをパッド10に押し付けよ
うとする加圧力F1が加わり、バンプ7の尖った先端部7
aが加圧力F1に屈して潰れる。この結果、バンプ7がシ
リコン・ベース4と配線基板3との間で強固に挟み込ま
れるので、バンプ7に作用する加圧力F1が急激に上昇
し、バンプ7がパッド10に押し付けられる。この加圧
力F1は、一つのバンプ7につき20〜150gf程度に設
定される。加圧力F1は、ベア・チップ2の加熱が開始さ
れてから所定の時間を経過した時点で所望の値に到達
し、これにより加熱ツール12の降下が停止される。ま
た、バンプ7がパッド10に押し付けられると、予め配
線基板3に塗布されている接着剤11がベア・チップ2
との間の隙間に行き渡るように押し潰され、これら配線
基板3とベア・チップ2との間の隙間に充填される。そ
のため、接着剤11は、その表面の一部がシリコン・ベ
ース4の素子面5を覆う保護膜8に接した状態で、ベア
・チップ2と配線基板3とを接着している。図4に示す
ように、加熱ツール12によって加熱されるベア・チッ
プ2の温度Tは、このベア・チップ2を加圧している期
間中に三段階に変化するように多段制御される。すなわ
ち、ベア・チップ2は、加熱が開始されてから時点t2に
達するまでの期間A1において、接着剤11の少なくとも
表面が熱硬化する140〜160℃程度の温度に5〜3
0秒保持され、時点t2から時点t3に至る期間A2において
は、接着剤11の内部が熱硬化する200〜240℃程
度の温度に5〜30秒保持される。そして、時点t3に達
した時点で加熱ツール12への通電が停止され、ベア・
チップ2は、接着剤11の温度が140〜160℃程度
にまで低下する時点t4までの期間A3において自然空冷に
より冷却される。ベア・チップ2の加圧は、上記時点t4
において解除され、加熱ツール12のみが単体で上昇す
る。この加熱ツール12は、次のベア・チップ2の吸着
のために待機位置に復帰する。最後にベア・チップ2が
接着された配線基板3は、内部温度が100〜150℃
程度に保たれた乾燥室(図示せず)に移され、この乾燥
室内に1〜2時間程度放置することで接着剤11を完全
に硬化させる。このことにより、一連のベア・チップ2
の固定作業が終了する。このようなフリップチップ接続
方法によれば、ベア・チップ2の加圧に先立って予め配
線基板3に塗布された接着剤11を加熱するようにした
ので、たとえバンプ7やパッド10のピッチが狭くと
も、ボイドの発生を抑えた高品質なフリップチップ接続
が可能となる。すなわち、一般的に熱硬化性樹脂の接着
剤11は、加熱すると一時的に粘度が下がり、流動性が
高まるので、ベア・チップ2に対する濡れ性が良好とな
るとともに、ベア・チップ2によって加圧された時に
は、接着剤11がベア・チップ2と配線基板3との間の
隙間、および隣り合うバンプ7やパッド10との間の隙
間に流れ込み易くなる。このため、接着剤11が加圧さ
れる時に、この接着剤11の中に空気を巻き込んだり、
気泡を閉じ込めてしまう確率が大幅に減少し、接着剤1
1の内部にボイドが発生し難くなる。また、接着剤11
の流動性が増すので、たとえバンプ7やパッド10のピ
ッチが狭くとも、これらバンプ7とパッド10との接続
部分を接着剤11によって万遍なく包み込むことができ
る。よって、ベア・チップ2の接合強度を充分に確保す
ることができ、このベア・チップ2の剥離を防止できる
のは勿論のこと、バンプ7とパッド10との接触状態が
安定し、電気的接続の信頼性が向上する。また、本実施
の形態においては、ベア・チップ2の加熱温度を三段階
に亙って変化させているので、ボイドの発生を極力少な
く抑えつつ、接着剤11の硬化に要する時間を短縮でき
る。この理由について述べると、一般的に熱硬化性樹脂
の接着剤11は、加熱温度を高くする程、その硬化速度
が速くなる。しかしながら、この接着剤11は、シリコ
ン・ベース4の素子面5を覆うポリイミドの保護膜8に
接しており、この保護膜8は、160℃近辺の温度に加
熱された時に水分やガスを放出する特性を有している。
このため、加熱初期の期間A1の段階からベア・チップ2
を200℃を上回るような高い温度に加熱すると、保護
膜8から放出される水分やガスが接着剤11の中に巻き
込まれてしまい、この接着剤11の内部にボイドとなっ
て残留する。しかるに、本実施の形態に係る接続方法に
よれば、加熱工程の前半では、ベア・チップ2の加熱温
度を140〜150℃程度に抑えて、保護膜8から水分
やガスが放出されないような温度条件の下で接着剤11
の表面を熱硬化させるようにしたので、保護膜8からの
水分やガスの放出が抑制されるとともに、この水分やガ
スが放出される以前に保護層8に接する接着剤11の表
面を硬化させることができる。このため、期間A1に続く
期間A2において、ベア・チップ2の加熱温度を200℃
を上回るような温度に引き上げても、保護膜8から放出
される水分やガスが接着剤11中に取り込まれることは
なく、ボイドの発生を防止できる。また、期間A2におい
ては、接着剤11がベア・チップ2からの熱伝導により
200℃を上回るような高温に加熱されるので、この接
着剤11の内部の温度上昇が促進されて硬化速度が速ま
る。このため、接着剤11を短時間のうちに所望の接着
強度が得られる状態にまで硬化させることができ、ベア
・チップ2の姿勢が安定するとともに、パッド10とバ
ンプ7との接触状態を固定的に定めることができる。し
たがって、接着剤11のクラックの原因となるボイドの
発生を抑えつつ、ベア・チップ2の固定に要する実装時
間を短縮することができ、フリップチップ接続作業を効
率良く行うことができる。加えて、上記方法によれば、
ベア・チップ2の加圧解除は、接着剤11を熱硬化させ
た後に、このベア・チップ2の温度が140〜160℃
程度に下がるのを待って行われるので、この時点では既
に接着剤11が有効な接着強度を発揮し得る状態に硬化
されている。このため、ベア・チップ2の加圧を解除し
てもバンプ7はパッド10に押し付けられたままの状態
に保たれ、これらバンプ10とパッド7との接触状態が
安定するとともに、接続不良の発生のない高品質なフリ
ップチップ接続を実現できる。さらに、ベア・チップ2
を配線基板3に加圧する以前の段階では、バンプ7の先
端部7aが先細り状に尖っているので、加圧以前の段階
から接着剤11を加熱したことに伴ってこの接着剤11
がパッド10を覆うように流動したとしても、バンプ7
の尖った先端部7aが接着剤11を突き抜けてパッド1
0の表面に到達する。このため、ベア・チップ2を配線
基板3に押し付けるように加圧すれば、バンプ7の尖っ
た先端部7aが接着剤11を掻き分けながら徐々に変形
し、最終的にパッド10との接触により押し潰される。
よって、パッド10とバンプ7との間に接着剤11が介
在されずに済むとともに、これらパッド10とバンプ7
との接触面積を充分に確保することができ、この点でも
電気的な接続の信頼性を高めることができる。なお、接
着剤の加熱温度や加熱時間は、接着剤の材質に応じて適
宜されるものであり、上記実施の形態に記載された数値
に制約されるものでないことは勿論である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 3 shows a semiconductor module 1 mounted on an electronic device such as a portable computer. The semiconductor module 1 includes a bare chip 2 and a wiring board 3 on which the bare chip 2 is mounted. The bare chip 2 is a bare chip that is not resin-molded and includes a rectangular silicon base 4. The silicon base 4 has a flat element surface 5, and a large number of pads 6 are arranged in rows around the element surface 5 at intervals. The pitch between these adjacent pads 6 becomes finer as the bare chip 2 becomes more sophisticated. A bump 7 is provided on each pad 6. The bump 7 is made of, for example, a metal material containing gold as a main component.
It is formed on each pad 6 using a bonding tool (not shown) for bonding. Therefore, FIG.
As shown in FIG. 3, each bump 7 has a tip 7a that tapers toward the wiring board 3 to be mounted. Also,
The silicon base 4 has a protective film 8 made of polyimide. This protective film 8 covers the element surface 5 of the silicon base 4 so as to avoid many bumps 7. The wiring board 3 has a flat surface 9 as a mounting surface.
A large number of pads 10 are arranged on the surface 9. The pad 10 is electrically connected to a wiring pattern (not shown) of the wiring board 3. These pads 10
Adjacent pads 10 are arranged in a row at intervals so as to correspond to the bumps 7 of the bare chip 2.
Are miniaturized to match the pitch of the bumps 7. Incidentally, the bare chip 2 is mounted on the front surface 9 of the wiring board 3 by the flip chip connection method according to the present invention, and the connection procedure will be described below. First, as shown in FIG. 1, a wiring board 3 on which a number of pads 10 are arranged is held horizontally.
A thermosetting resin adhesive 11 is applied to the surface 9 of the substrate. The adhesive 11 is generally called a paste, and is applied to a region surrounded by the pad 10 by using, for example, a dispense method. Next, the bare chip 2 is sucked using the heating tool 12, and the bare chip 2 is positioned above the wiring board 3. At this time, the bare chip 2 is held in a posture in which the element surface 5 on which a large number of bumps 7 are formed faces the front surface 9 of the wiring board 3.
And the pad 10 are aligned. When the alignment is completed, the bare chip 2 is lowered toward the wiring board 3 via the heating tool 12, and when the bare chip 2 reaches several μm just before the wiring board 3, the bare chip 2 Stop descent of 2. Next, the heating tool 12 is slowly lowered again, and the tip 7 a of the bump 7 is brought into contact with the pad 10. Then, at time t1 when the tip 7a of the bump 7 contacts the pad 10, the heating tool 12 is energized, and the bare chip 2 is heated via the heating tool 12. Since the heating tool 12 continues to descend even after the tip 7a of the bump 7 contacts the pad 10, as shown in FIG. 4, a pressing force F1 is applied to the bump 7 so as to press the bump 7 against the pad 10. 7 pointed tip 7
a succumbs to the pressing force F1 and collapses. As a result, since the bump 7 is firmly sandwiched between the silicon base 4 and the wiring board 3, the pressing force F1 acting on the bump 7 rises rapidly, and the bump 7 is pressed against the pad 10. The pressing force F1 is set to about 20 to 150 gf per one bump 7. The pressing force F1 reaches a desired value when a predetermined time has elapsed since the start of heating the bare chip 2, and the lowering of the heating tool 12 is stopped. When the bumps 7 are pressed against the pads 10, the adhesive 11 previously applied to the wiring board 3 is applied to the bare chip 2.
Are crushed so as to spread over the gap between the wiring board 3 and the bare chip 2. Therefore, the adhesive 11 adheres the bare chip 2 and the wiring board 3 with a part of the surface thereof in contact with the protective film 8 covering the element surface 5 of the silicon base 4. As shown in FIG. 4, the temperature T of the bare chip 2 heated by the heating tool 12 is controlled in multiple stages so as to change in three stages while the bare chip 2 is being pressed. That is, the bare chip 2 is kept at a temperature of about 140 to 160 ° C. at which at least the surface of the adhesive 11 is thermally cured during a period A1 from the start of heating to the time point t2.
During a period A2 from time t2 to time t3, the adhesive 11 is maintained at a temperature of about 200 to 240 ° C. at which the inside of the adhesive 11 is thermally cured for 5 to 30 seconds. Then, at the time point t3, the power supply to the heating tool 12 is stopped, and the bare tool
The chip 2 is cooled by natural air cooling during a period A3 until a time point t4 when the temperature of the adhesive 11 decreases to about 140 to 160 ° C. The pressurization of the bare chip 2 is performed at the time t4
And only the heating tool 12 rises alone. The heating tool 12 returns to the standby position for sucking the next bare chip 2. Finally, the internal temperature of the wiring board 3 to which the bare chip 2 is bonded is 100 to 150 ° C.
The adhesive 11 is completely cured by being transferred to a drying chamber (not shown) maintained at an appropriate level and left in the drying chamber for about 1 to 2 hours. This results in a series of bare chips 2
Is completed. According to such a flip chip connection method, the adhesive 11 previously applied to the wiring board 3 is heated before the pressure of the bare chip 2 is applied, so that the pitch of the bumps 7 and the pads 10 is narrow. In both cases, high-quality flip-chip connection in which generation of voids is suppressed can be realized. That is, in general, the adhesive 11 made of a thermosetting resin temporarily decreases the viscosity when heated, and the fluidity is increased, so that the wettability to the bare chip 2 is improved, and the adhesive 11 is pressed by the bare chip 2. When the bonding is performed, the adhesive 11 easily flows into the gap between the bare chip 2 and the wiring board 3 and the gap between the adjacent bumps 7 and pads 10. For this reason, when the adhesive 11 is pressurized, air is drawn into the adhesive 11 or
Adhesive 1 greatly reduces the probability of trapping air bubbles
Voids are less likely to be generated in the inside of the first. The adhesive 11
Therefore, even if the pitch between the bumps 7 and the pads 10 is narrow, the connection portions between the bumps 7 and the pads 10 can be evenly wrapped by the adhesive 11. Accordingly, the bonding strength of the bare chip 2 can be sufficiently ensured, and not only can the peeling of the bare chip 2 be prevented, but also the contact state between the bumps 7 and the pads 10 is stabilized, and the electrical connection is made. Reliability is improved. Further, in the present embodiment, since the heating temperature of the bare chip 2 is changed in three steps, the time required for curing the adhesive 11 can be reduced while minimizing the generation of voids. The reason for this is as follows. In general, as the heating temperature of the adhesive 11 of a thermosetting resin increases, the curing speed increases. However, the adhesive 11 is in contact with the polyimide protective film 8 covering the element surface 5 of the silicon base 4, and this protective film 8 releases moisture and gas when heated to a temperature around 160 ° C. Has characteristics.
For this reason, the bare chip 2
Is heated to a high temperature exceeding 200 ° C., moisture and gas released from the protective film 8 are caught in the adhesive 11 and remain as voids in the adhesive 11. However, according to the connection method according to the present embodiment, in the first half of the heating step, the heating temperature of bare chip 2 is suppressed to about 140 to 150 ° C., and the temperature at which moisture or gas is not released from protective film 8 is set. Glue under conditions 11
Is thermally cured, so that the release of moisture and gas from the protective film 8 is suppressed, and the surface of the adhesive 11 in contact with the protective layer 8 is cured before the release of the moisture and gas. be able to. Therefore, in a period A2 following the period A1, the heating temperature of the bare chip 2 is set to 200 ° C.
Even if the temperature is raised to a value higher than the above, moisture and gas released from the protective film 8 will not be taken into the adhesive 11, and the generation of voids can be prevented. Further, in the period A2, the adhesive 11 is heated to a high temperature exceeding 200 ° C. by heat conduction from the bare chip 2, so that the temperature inside the adhesive 11 is accelerated and the curing speed is increased. . Therefore, the adhesive 11 can be cured to a state where a desired adhesive strength can be obtained in a short time, and the posture of the bare chip 2 is stabilized, and the contact state between the pad 10 and the bump 7 is fixed. It can be determined in a specific way. Therefore, it is possible to reduce the mounting time required for fixing the bare chip 2 while suppressing the generation of voids that cause the adhesive 11 to crack, and it is possible to efficiently perform the flip chip connection operation. In addition, according to the above method,
The pressure release of the bare chip 2 is performed after the temperature of the bare chip 2 is 140 to 160 ° C. after the adhesive 11 is thermally cured.
Since the process is performed after waiting for the temperature to drop to the extent, the adhesive 11 has already been cured to a state where the adhesive 11 can exhibit effective adhesive strength at this point. For this reason, even if the pressure of the bare chip 2 is released, the bumps 7 are kept pressed against the pads 10, so that the contact state between the bumps 10 and the pads 7 is stabilized, and the occurrence of poor connection is caused. And high quality flip-chip connection without wires. In addition, bare chip 2
Before the pressure is applied to the wiring board 3, the tip 7 a of the bump 7 is tapered and sharpened.
Even if the fluid flows so as to cover the pad 10, the bump 7
The pointed tip 7a penetrates the adhesive 11 and the pad 1
0 surface is reached. For this reason, if pressure is applied so that the bare chip 2 is pressed against the wiring board 3, the sharp tip 7 a of the bump 7 is gradually deformed while scraping the adhesive 11, and finally is pressed by contact with the pad 10. Crushed.
Therefore, the adhesive 11 does not need to be interposed between the pad 10 and the bump 7 and the pad 10 and the bump 7
A sufficient contact area can be secured, and in this regard, the reliability of the electrical connection can be improved. Note that the heating temperature and heating time of the adhesive are appropriately determined according to the material of the adhesive, and are not limited to the numerical values described in the above-described embodiment.

【発明の効果】以上詳述した本発明によれば、ベア・チ
ップの加圧に先立って接着剤の加熱を開始するようにし
たので、ベア・チップに対する接着剤の濡れ性が良好と
なるとともに、接着剤が加圧された時点では、この接着
剤がベア・チップと配線基板との間の隙間、および隣り
合うバンプやパッドとの間の隙間に流れ込み易くなる。
このため、接着剤が加圧される時に、この接着剤中に空
気を巻き込んだり、気泡を閉じ込めてしまう確率が大幅
に減少し、接着剤の内部にボイドが発生し難くなる。ま
た、接着剤の流動性が増すので、たとえバンプやパッド
が狭ピッチで並んでいても、これらバンプとパッドとの
接続部分を接着剤によって万遍なく包み込むことができ
る。したがって、ベア・チップの接合強度を充分に確保
することができ、このベア・チップの剥離を防止できる
のは勿論のこと、バンプとパッドとの接触状態が安定
し、接続不良の発生のない高品質なフリップチップ接続
を実現できる。
According to the present invention described in detail above, the heating of the adhesive is started prior to the pressing of the bare chip, so that the wettability of the adhesive to the bare chip is improved. When the adhesive is pressed, the adhesive easily flows into the gap between the bare chip and the wiring board and the gap between adjacent bumps and pads.
For this reason, when the adhesive is pressurized, the probability of entraining air or trapping air bubbles in the adhesive is greatly reduced, and voids are less likely to be generated inside the adhesive. Further, since the fluidity of the adhesive is increased, even if the bumps and pads are arranged at a narrow pitch, the connection portions between the bumps and the pads can be uniformly wrapped by the adhesive. Therefore, the bonding strength of the bare chip can be sufficiently ensured, and the peeling of the bare chip can be prevented. High quality flip chip connection can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】加熱ツールに保持されたベア・チップを接着剤
が塗布された配線基板と向かい合わせた状態を示す断面
図。
FIG. 1 is a cross-sectional view showing a state in which a bare chip held by a heating tool is opposed to a wiring board on which an adhesive is applied.

【図2】ベア・チップを加熱ツールによって配線基板に
加圧した状態を示す断面図。
FIG. 2 is a sectional view showing a state in which a bare chip is pressed against a wiring board by a heating tool.

【図3】ベア・チップが配線基板に固定された状態を示
す断面図。
FIG. 3 is a cross-sectional view showing a state in which a bare chip is fixed to a wiring board.

【図4】ベア・チップを加圧するタイミングと接着剤の
加熱を開始するタイミングおよび接着剤の加熱温度の推
移を示す特性図。
FIG. 4 is a characteristic diagram showing the timing of pressing the bare chip, the timing of starting the heating of the adhesive, and the transition of the heating temperature of the adhesive.

【符号の説明】[Explanation of symbols]

2…ベア・チップ 3…配線基板 5…素子面 7…バンプ 9…実装面(表面) 10…パッド 11…接着剤 12…加熱ツール 2 ... Bear chip 3 ... Wiring board 5 ... Element surface 7 ... Bump 9 ... Mounting surface (surface) 10 ... Pad 11 ... Adhesive 12 ... Heating tool

フロントページの続き (72)発明者 村上 壱皇 東京都青梅市末広町2丁目9番地 株式会 社東芝青梅工場内 (72)発明者 細田 邦康 東京都青梅市新町3丁目3番地の1 東芝 コンピュ―タエンジニアリング株式会社内 Fターム(参考) 5E319 AA03 AB05 BB20 CC01 CC61 CD04 5F044 KK02 LL11 LL15 QQ04 RR19Continuing from the front page (72) Inventor Ichi Murakami 2-9-9 Suehirocho, Ome City, Tokyo Inside the Toshiba Ome Plant (72) Inventor Kuniyasu Hosoda 3-3-1 Shinmachi, Ome City, Tokyo 1 Toshiba Compu- TA Engineering Co., Ltd. F-term (reference) 5E319 AA03 AB05 BB20 CC01 CC61 CD04 5F044 KK02 LL11 LL15 QQ04 RR19

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 多数のバンプが配置された素子面を有す
るベア・チップと;上記バンプに対応する多数のパッド
が配置された実装面を有する配線基板と;を含み、上記
ベア・チップを上記配線基板の実装面に直接接続するフ
リップチップ接続方法において、 上記配線基板の実装面に熱硬化性樹脂の接着剤を塗布す
る第1の工程と;上記ベア・チップを加熱ツールで保持
し、このベア・チップの素子面を配線基板の実装面に向
けることで上記バンプとパッドとを互いに位置合わせす
るとともに、上記加熱ツールを介して上記ベア・チップ
を加熱する第2の工程と;上記加熱されたベア・チップ
を上記配線基板に向けて加圧することにより、上記バン
プを上記パッドに突き当てるとともに、上記ベア・チッ
プと配線基板とを上記接着剤を介して互いに接合し、こ
の接着剤を上記ベア・チップからの熱伝導により加熱硬
化させる第3の工程と;を備えていることを特徴とする
フリップチップ接続方法。
A bare chip having an element surface on which a large number of bumps are arranged; and a wiring board having a mounting surface on which a large number of pads corresponding to the bumps are arranged. A flip-chip connection method for directly connecting to a mounting surface of a wiring board, a first step of applying a thermosetting resin adhesive to the mounting surface of the wiring board; and holding the bare chip with a heating tool. A second step of aligning the bumps and pads with each other by directing the element surface of the bare chip toward the mounting surface of the wiring board, and heating the bare chip via the heating tool; By pressing the bare chip toward the wiring board, the bumps are brought into contact with the pads, and the bare chip and the wiring board are mutually contacted via the adhesive. Flip-chip connection method characterized by comprising; joined, the adhesive and the third step of heat curing by heat conduction from the bare chip.
【請求項2】 請求項1の記載において、上記バンプ
は、上記パッドに向けて先細り状に尖っていることを特
徴とするフリップチップ接続方法。
2. The flip-chip connection method according to claim 1, wherein the bumps are tapered toward the pads.
【請求項3】 請求項1又は2の記載において、上記ベ
ア・チップの素子面は、ポリイミドの保護膜によって覆
われており、この保護膜と上記配線基板の実装面との間
に上記接着剤が充填されていることを特徴とするフリッ
プチップ接続方法。
3. The element surface of the bare chip according to claim 1, wherein the element surface of the bare chip is covered with a protective film of polyimide, and the adhesive is provided between the protective film and the mounting surface of the wiring board. A flip chip connection method characterized by being filled with?.
【請求項4】 請求項3の記載において、上記接着剤を
加熱するに当たって、加熱時間の経過に伴い接着剤の加
熱温度を段階的に高めたことを特徴とするフリップチッ
プ接続方法。
4. The flip chip connection method according to claim 3, wherein, when heating the adhesive, the heating temperature of the adhesive is increased stepwise as the heating time elapses.
JP2000051885A 2000-02-28 2000-02-28 Flip chip connection method Pending JP2001244298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000051885A JP2001244298A (en) 2000-02-28 2000-02-28 Flip chip connection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000051885A JP2001244298A (en) 2000-02-28 2000-02-28 Flip chip connection method

Publications (1)

Publication Number Publication Date
JP2001244298A true JP2001244298A (en) 2001-09-07

Family

ID=18573479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000051885A Pending JP2001244298A (en) 2000-02-28 2000-02-28 Flip chip connection method

Country Status (1)

Country Link
JP (1) JP2001244298A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065541A3 (en) * 2001-02-13 2003-03-20 Pac Tech Gmbh Contacting microchips by means of pressure
JP2005175250A (en) * 2003-12-12 2005-06-30 Matsushita Electric Ind Co Ltd Bumped electronic component mounting method and bumped electronic component mounting structure
US7687319B2 (en) 2005-10-06 2010-03-30 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method thereof
CN111261531A (en) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 Semiconductor device and method of forming an integrated circuit package
US11121089B2 (en) 2018-11-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065541A3 (en) * 2001-02-13 2003-03-20 Pac Tech Gmbh Contacting microchips by means of pressure
JP2005175250A (en) * 2003-12-12 2005-06-30 Matsushita Electric Ind Co Ltd Bumped electronic component mounting method and bumped electronic component mounting structure
US7687319B2 (en) 2005-10-06 2010-03-30 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method thereof
CN111261531A (en) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 Semiconductor device and method of forming an integrated circuit package
US11121089B2 (en) 2018-11-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN111261531B (en) * 2018-11-30 2021-12-14 台湾积体电路制造股份有限公司 Semiconductor device and method of forming an integrated circuit package

Similar Documents

Publication Publication Date Title
US6975036B2 (en) Flip-chip semiconductor device utilizing an elongated tip bump
JP4056424B2 (en) Manufacturing method of semiconductor device
KR20010032804A (en) Method and apparatuses for making z-axis electrical connections
KR100424382B1 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
JPWO1998030073A1 (en) Method and device for mounting electronic components on a circuit board
JP2625654B2 (en) Semiconductor device and manufacturing method thereof
KR100376336B1 (en) Semiconductor device and method for manufacturing same
JP3262728B2 (en) Semiconductor device and manufacturing method thereof
KR20010083235A (en) Mounting method and apparatus of bare chips
CN101512742B (en) Method for manufacturing semiconductor device
JPH11330162A (en) Semiconductor chip mounting method
JP3111312B2 (en) Semiconductor device
JPH0997816A (en) Semiconductor device mounting method and mounting structure
JP2001244298A (en) Flip chip connection method
JP2002026071A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2002299809A (en) Electronic component mounting method and mounting device
JP2009246079A (en) Semiconductor package and method of manufacturing the same
JPH10340927A (en) Semiconductor device manufacturing method and bonding apparatus
JP2002270637A (en) Flip chip connection method and chip bonding apparatus
JP5451053B2 (en) Flip chip mounting method and flip chip mounting apparatus
JP2002064264A (en) Surface mounting component connection device and surface mounting component connection method
JP2007242684A (en) Stacked semiconductor device and device stacking method
JP2009004462A (en) Mounting method of semiconductor device
JP2002009111A (en) Semiconductor flip chip mounting method
JP2002170850A (en) Electronic component mounting structure and method of manufacturing the same