JP2003298150A

JP2003298150A - 磁気トンネル接合素子の製法と磁気トンネル接合装置

Info

Publication number: JP2003298150A
Application number: JP2002101449A
Authority: JP
Inventors: Masayoshi Omura; 昌良大村
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2002-04-03
Filing date: 2002-04-03
Publication date: 2003-10-17
Anticipated expiration: 2022-04-03
Also published as: JP3918612B2

Abstract

(57)【要約】【課題】磁気トンネル接合素子（ＴＭＲ素子）の製法
において、製造歩留りを向上させる。【解決手段】基板２０を覆う絶縁膜２２の上に下から
順に第１の導電材層、反強磁性層、第１の強磁性層、ト
ンネルバリア層、第２の強磁性層及び第２の導電材層か
らなる積層を形成した後、第２の導電材層に選択エッチ
ング処理を施してハードマスクを形成し、このマスクを
選択マスクとするイオンミリング処理により積層に分離
溝３８を形成する。残存するハードマスクに選択エッチ
ング処理を施してハードマスク３４ａ〜３４ｃを形成し
た後、マスク３４ａ〜３４ｃを選択マスクとするイオン
ミリング処理により積層の残存部を反強磁性層（又は第
１の導電材層）に達するまでエッチングして分離溝４２
を形成し、ＴＭＲ素子Ｔａ〜Ｔｃを得る。分離溝３８，
４２の側壁の堆積物を除去する。トンネルバリア層の端
部が清浄化され、電気的な短絡やリークを防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、磁気センサ等に
用いられる磁気トンネル接合素子の製法と、この製法に
より製作するに好適な磁気センサ、磁気メモリ等の磁気
トンネル接合装置とに関するものである。この後の説明
では、磁気トンネル接合素子をＴＭＲ素子と略記する。

【０００２】

【従来の技術】従来、複数のＴＭＲ素子を備えた磁気セ
ンサの製法としては、図３８〜４３に示すものが提案さ
れている（例えば、本願と同一出願人の出願に係る特願
平１１−３６８７７６号参照）。

【０００３】図３８の工程では、シリコン基板１の表面
を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層
３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強
磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてス
パッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ
層を形成して酸化することによりトンネルバリア層とし
てのアルミナ層６を形成し、アルミナ層６の上に上強磁
性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）
７と、上電極層としてのＭｏ層８とを順次に重ねてスパ
ッタ法で形成する。Ｍｏ層８の上には、それぞれ図１３
の２６Ａ，２６Ｂに示すような四辺形状のパターンを有
するレジスト層９ａ，９ｂを周知のホトリソグラフィ処
理により形成する。

【０００４】次に、図３９の工程では、レジスト層９
ａ，９ｂをマスクとする選択的イオンミリング処理によ
り層３〜８の積層に分離溝１０を酸化シリコン膜２に達
するように形成することにより該積層を層３〜８の部分
３ａ〜８ａからなる第１の積層部分と層３〜８の部分３
ｂ〜８ｂからなる第２の積層部分とに分離する。この
後、レジスト層９ａ，９ｂを除去する。

【０００５】図３９のイオンミリング工程では、図４４
に示したように分離溝１０の側壁に側壁堆積膜ＤＰ_１が
形成される。側壁堆積膜ＤＰ_１は、レジスト層９ａ，９
ｂがイオンミリングにより削られて生ずるレジスト変性
成分（有機物）を多量に含むもので、その他にも層３ａ
〜５ａ，７ａ，８ａの金属成分や酸化シリコン膜２の構
成成分等を含んでいる。

【０００６】図３９のレジスト除去工程では、レジスト
層９ａ，９ｂに対してＯ_２プラズマによるアッシング処
理を施した後、有機剥離液を用いて剥離処理を施す。し
かし、このような処理を施しても、側壁堆積膜ＤＰ_１を
完全に除去するのは困難であり、しかもレジスト残渣Ｒ
_１，Ｒ_２が残留する。レジスト残渣Ｒ_１，Ｒ_２は、レジ
スト層９ａ，９ｂに由来するレジスト変性成分の他に、
金属成分やＳｉＯ_２等の成分を含んでいるため、有機溶
媒等を用いるレジスト除去処理によって完全に除去する
のが困難である。

【０００７】図４０の工程では、図３９の工程で得られ
た第１及び第２の積層部分の上にそれぞれレジスト層９
ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理に
より形成する。レジスト層９ｃ，９ｄ，９ｅのパターン
は、図１３のＴａ，Ｔｂ，Ｔｃに示すような四辺形状の
パターンとする。

【０００８】図４１の工程では、レジスト層９ｃ〜９ｅ
をマスクとする選択的イオンミリング処理（又は選択的
ウエットエッチング処理）により第１及び第２の積層部
分に分離溝１２を層部分４ａ，４ｂに達するように形成
することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。Ｔ
ＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分
３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ
_１〜８ａ_１との積層からなり、ＴＭＲ素子Ｔｂは、分離
溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１
２で囲まれた層５〜８の部分５ａ_２〜８ａ_２との積層か
らなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，
Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相
互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部
分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂ
と分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの
積層からなる。イオンミリング処理の後、レジスト層９
ｃ〜９ｅを除去する。

【０００９】図４１のイオンミリング工程では、図３９
の工程に関して前述したと同様にして図４５に示すよう
に分離溝１０，１２の側壁に側壁堆積膜ＤＰ_２，ＤＰ_３
が形成される。そして、図４１のレジスト除去工程で
は、図３９の工程に関して前述したと同様にしてアッシ
ング処理及び有機剥離液処理を行なうが、このようにし
ても、側壁堆積膜ＤＰ_２，ＤＰ_３を完全に除去するのが
困難であり、しかもレジスト残渣Ｒ_３〜Ｒ_６が残留す
る。側壁堆積膜ＤＰ_２，ＤＰ_３は、レジスト層９ｃ〜９
ｅがイオンミリングにより削られて生ずるレジスト変性
成分（有機物）を多量に含むもので、その他にも層３ａ
〜５ａ，７ａ、８ａの金属成分及び酸化シリコン膜２の
構成成分等を含んでいる。レジスト残渣Ｒ_３〜Ｒ_６は、
レジスト層９ｃ〜９ｅに由来するレジスト変性成分を主
体とするものである。なお、図４１のレジスト除去工程
では、分離溝１２の側壁において側壁堆積膜ＤＰ_２がな
い個所にレジスト残渣が残留することもある。

【００１０】図４２の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ
及び分離溝１０，１２を覆って基板上面にスパッタ法に
より層間絶縁膜としての酸化シリコン膜１３を形成す
る。そして、選択的イオンミリング処理によりＴＭＲ素
子Ｔａ〜ＴｃのＭｏ層８ａ_１，８ａ_２，８ｂにそれぞれ
対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に
形成する。

【００１１】図４３の工程では、酸化シリコン膜１３の
上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で
被着した後、その被着層を選択的イオンミリング処理に
よりパターニングして配線層としてのＡｌ層１４ａ，１
４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介し
てＴＭＲ素子ＴａのＭｏ層８ａ_１に接続され、Ａｌ層１
４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔ
ｂ，ＴｃのＭｏ層８ａ_２，８ｂを相互接続する。この結
果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことにな
る。

【００１２】

【発明が解決しようとする課題】上記した従来技術によ
ると、次の（ａ）〜（ｃ）のような問題点がある。

【００１３】（ａ）選択マスクとしてのレジスト層は、
イオンミリングにより削られやすいので、図３９，４１
の工程では、レジスト層９ａ〜９ｅを０．６〜２．０μ
ｍ程度に厚く形成する必要があり、微細加工に適してい
ない。すなわち、厚いレジスト層では、微細パターンの
形成が困難であると共にパターン倒れが起こりやすく、
しかも角度ミリングでの加工時には影となる部分が生ず
るため加工精度が低下する。

【００１４】（ｂ）分離溝１２の側壁に側壁堆積膜ＤＰ
_２やレジスト残渣が残留すると、トンネルバリア層６ａ
の上下の金属層間で電気的な短絡やリークが生ずる原因
となり、歩留りの低下や素子特性の劣化を招く。また、
図４４，４５に示したようにレジスト残渣Ｒ_１〜Ｒ_６が
残留すると、パーティクル発生の原因となり、歩留りの
低下を招く。

【００１５】（ｃ）図４１のイオンミリング工程で分離
溝１２を形成する際に分離溝１０の底部で酸化シリコン
膜がエッチングされるため、分離溝１０の深さＤがエッ
チング分だけ増大し、分離溝１０の段差が急峻となる。
このため、図４２の工程でスパッタ法により酸化シリコ
ン膜１３を形成すると、分離溝１０の開口端近傍で膜欠
陥が生じやすく、図４３の工程でＡｌ層１４ｂを形成す
ると、Ａｌ層１４ｂと層部分４ａとが膜欠陥を介して短
絡する不良を生ずることがある。なお、スパッタ法に比
べて段差被覆性が良好なＣＶＤ（ケミカル・ベーパー・
デポジション）法は、膜欠陥は生じないものの、４００
℃程度の処理となり、ＴＭＲ素子が高温に弱いため、酸
化シリコン膜１３の形成に適していない。

【００１６】上記（ｂ）の問題点に対処する方法として
は、酸又はアルカリ等の溶液により側壁堆積膜やレジス
ト残渣を除去する処理が考えられる。しかし、このよう
な処理は、極めて薄いトンネルバリア層にダメージを与
えたり、トンネルバリア層の上下の金属層をエッチング
して形状悪化を招いたりするので、得策でない。また、
レジスト変性成分を含む側壁堆積膜を有機溶媒等を用い
て除去する処理では、人体や環境に有害な物質を使用し
なければならず、有機廃液の処理のためにコスト上昇を
招く。

【００１７】上記（ｂ）の問題点に関してＴＭＲ素子の
リーク電流を低減する方法としては、磁気トンネル接合
積層を選択的イオンミリング処理によりパターニングし
てＴＭＲ素子を形成する際に酸化性又は窒化性雰囲気中
でイオンミリングを行なうことによりＴＭＲ素子の側壁
に酸化物又は窒化物からなる絶縁層を形成するものが知
られている（例えば、特開２００１−５２３１６号公報
参照）。このようなイオンミリング処理を図４１の工程
で採用した場合、エッチング終点の検出に困難を伴うと
いう問題点がある。すなわち、図４１のイオンミリング
処理では、エッチング終点検出法としてプラズマ発光測
定法を用いることが多い。この方法を用いた場合、反強
磁性層としてのＲｈ−Ｍｎ合金層４ａ，４ｂの構成原子
に基づく発光を検出してイオンミリングを停止する。酸
化性又は窒化性雰囲気中でイオンミリングを行なう場
合、酸素又は窒素を含まない雰囲気中でイオンミリング
を行なう場合に比べてエッチングレートが低下するた
め、単位時間当りの励起原子の発生量が減少し、発光検
出に必要な信号強度が低下する。このため、エッチング
終点の検出精度が低下し、アンダーエッチングによりＴ
ＭＲ素子Ｔｂ，Ｔｃ間の短絡を招いたり、オーバーエッ
チングによりＴＭＲ素子Ｔａ，Ｔｂ間で接続抵抗の増大
（更には断線）を招いたりする。その上、図４１の工程
の前に分離溝１０を形成しておくと、図４１の工程にお
いてＲｈ−Ｍｎ合金層４ａ，４ｂの露出面積が分離溝１
０に相当する分だけ減少するため、発光検出に必要な信
号強度は更に低下することになる。従って、エッチング
終点の検出が一層困難となり、アンダーエッチング又は
オーバーエッチングが一層発生しやすくなる。

【００１８】上記（ｃ）の問題点に対処する方法として
は、図４１対応のイオンミリング工程の後、図３９対応
のイオンミリング工程を実施する方法が提案されている
（例えば、本願と同一出願人の出願に係る特願２００１
−２８８８０９号参照）。この方法によれば、分離溝１
２を形成した後、分離溝１０を形成することになるの
で、分離溝１０の段差を低くすることができ、層間絶縁
膜（酸化シリコン膜１３に対応）の膜欠陥に基づく配線
の短絡不良を防止することができる。また、図４１対応
のイオンミリング工程において分離溝１０がない分だけ
発光検出に必要な信号強度を増大させることができる。

【００１９】しかしながら、イオンミリングの選択マス
クとしてレジスト層（レジスト層９ａ〜９ｅに対応）を
用いるので、上記（ａ）及び（ｂ）と同様の問題点を免
れない。例えば、上記（ｂ）の問題点に関しては、図４
１対応のイオンミリング工程では、図４５に示すように
分離溝１２の側壁に側壁堆積膜ＤＰ_２が形成されたり、
図４１対応のレジスト除去工程では、側壁堆積膜ＤＰ_２
やレジスト残渣Ｒ_３〜Ｒ_５が残留したりする。また、図
３９対応のイオンミリング工程に先立って選択マスクと
してのレジスト層を形成する工程では、分離溝１２の側
壁にレジスト等が付着して汚染を招くことがある。さら
に、図３９対応のイオンミリング工程では、図４５に示
すように分離溝１０の側壁に側壁堆積膜ＤＰ_３が形成さ
れたり、図３９対応のレジスト除去工程では、側壁堆積
膜ＤＰ_３やレジスト残渣Ｒ_６が残留したり、分離溝１２
の側壁において側壁堆積膜ＤＰ_２がない個所にレジスト
残渣が残留したりする。従って、トンネルバリア層６ａ
の上下の金属層間で電気的な短絡やリークが起こりやす
い。

【００２０】この発明の目的は、上記のような問題点を
解決し、高い製造歩留りを得ることができる新規なＴＭ
Ｒ素子の製法を提供することにある。

【００２１】この発明の他の目的は、ＴＭＲ素子又は他
の回路素子のための配線設計の自由度を向上させた新規
な磁気トンネル接合装置を提供することにある。

【００２２】この発明の更に他の目的は、ＴＭＲ素子を
覆う絶縁膜の平坦性又は安定性を向上させた新規な磁気
トンネル接合装置を提供することにある。

【００２３】

【課題を解決するための手段】この発明に係る第１のＴ
ＭＲ素子の製法は、基板の絶縁性の一主面に第１の導電
材層を介して磁気トンネル接合積層を形成する工程であ
って、前記第１の導電材層の上に下から順に反強磁性
層、第１の磁性層、トンネルバリア層及び第２の磁性層
を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形
成する工程と、前記磁気トンネル接合積層を所望の電極
パターンに従って覆うように前記第２の導電材層を残存
させるべく前記第２の導電材層に第１の選択エッチング
処理を施すことにより前記第２の導電材層の残存部部分
からなる第１のハードマスクを形成する工程と、前記磁
気トンネル接合積層に前記第１のハードマスクを選択マ
スクとする第２の選択エッチング処理を施すことにより
前記電極パターンに従って前記磁気トンネル接合積層を
残存させる工程と、前記磁気トンネル接合積層の残存部
を所望の素子パターンに従って覆うように前記第１のハ
ードマスクを残存させるべく前記第１のハードマスクに
第３の選択エッチング処理を施すことにより前記第１の
ハードマスクの残存部分からなる第２のハードマスクを
形成する工程と、前記磁気トンネル接合積層の残存部に
前記第２のハードマスクを選択マスクとする第４の選択
エッチング処理を施して前記磁気トンネル接合積層の残
存部を前記反強磁性層に達するまでエッチングすること
により前記第１の磁性層、前記トンネルバリア層及び前
記第２の磁性層の各々の残存部分からなる磁気トンネル
接合部を形成すると共にこの磁気トンネル接合部の下に
前記第１の導電材層及び前記反強磁性層の各々の残存部
分からなる第１の電極層を残存させ、しかも前記第２の
ハードマスクを第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層
の端部に前記第４の選択エッチング処理の際に堆積した
堆積物を除去する工程とを含むものである。

【００２４】第１のＴＭＲ素子の製法によれば、第４の
選択エッチング処理において選択マスクとして導電材か
らなる第２のハードマスクを用いるので、磁気トンネル
接合部の側壁（特にトンネルバリア層の端部）に付着す
るエッチング生成物としての堆積物がレジスト変性成分
等の有機物を含まない。このため、堆積物を除去する工
程では、有機溶媒等を使用しなくても、堆積物を簡単に
除去することができる。従って、磁気トンネル接合部の
側壁においてトンネルバリア層の上下の金属層が堆積物
等により接続されることがなくなり、電気的な短絡やリ
ークを防止することができる。また、有機溶媒等を使用
しなくてよいので、人体や環境に有害な物質の使用量が
削減され、工程の簡素化及びコスト低減が可能となる。

【００２５】その上、第１のハードマスクを形成するた
めの第１の選択エッチング処理又は第２のハードマスク
を形成するための第３の選択エッチング処理では、ハー
ドマスク用導電材層（第２の導電材層）の導電材料とし
て、第１，第２の磁性層及び第１の導電材層よりイオン
ミリングレート（エッチングレート）が遅いＷ（タング
ステン）等の材料を選定することができ、マスク用導電
材層を薄くすることができる。このため、マスク用導電
材層をパターニングする際に選択マスクとして用いるレ
ジスト層を薄くすることができる。従って、微細パター
ンの形成が容易であると共にパターン倒れが起こりにく
く、しかも角度ミリングでの加工時に影となる部分が少
ないため加工精度が向上する。

【００２６】第１のＴＭＲ素子の製法においては、第１
の変形例として、次のような変更を加えてもよい。すな
わち、磁気トンネル接合部を形成する工程では、磁気ト
ンネル接合積層の残存部を第４の選択エッチング処理に
より第１の導電材層に達するまでエッチングすることに
より反強磁性層、第１の磁性層、トンネルバリア層及び
第２の磁性層の各々の残存部分からなる磁気トンネル接
合部を形成すると共にこの磁気トンネル接合部の下に第
１の導電材層の残存部分からなる第１の電極層を残存さ
せる。このようにしても、第１のＴＭＲ素子の製法に関
して前述したと同様の作用効果が得られる。

【００２７】第１のＴＭＲ素子の製法において第１の変
形例を採用した場合には、第２の変形例として、次のよ
うな変更を加えてもよい。すなわち、磁気トンネル接合
積層を形成する工程では、第１の導電材層の上に下から
順に第１の磁性層、トンネルバリア層、第２の磁性層及
び反強磁性層を重ねて磁気トンネル接合積層を形成して
もよい。この場合、他の工程は、第１のＴＭＲ素子の製
法及び第１の変形例に関して前述したと同様に実行す
る。このようにすると、第１のＴＭＲ素子の製法に関し
て前述したと同様の作用効果が得られる。

【００２８】この発明に係る第２のＴＭＲ素子の製法
は、基板の絶縁性の一主面に第１の導電材層を介して磁
気トンネル接合積層を形成する工程であって、前記第１
の導電材層の上に下から順に反強磁性層、第１の磁性
層、トンネルバリア層及び第２の磁性層を重ねて前記磁
気トンネル接合積層を形成するものと、前記磁気トンネ
ル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従っ
て覆うように前記第２の導電材層を残存させるべく前記
第２の導電材層に第１の選択エッチング処理を施すこと
により前記第２の導電材層の残存部部分からなる第１の
ハードマスクを形成する工程と、前記磁気トンネル接合
積層に前記第１のハードマスクを選択マスクとする第２
の選択エッチング処理を施すことにより前記電極パター
ンに従って前記磁気トンネル接合積層を残存させる工程
と、前記第１のハードマスクと前記磁気トンネル接合積
層の残存部とを覆って第３の導電材層を形成する工程
と、前記磁気トンネル接合積層の残存部を所望の素子パ
ターンに従って覆うように前記第１のハードマスク及び
前記第３の導電材層を残存させるべく前記第１のハード
マスク及び前記第３の導電材層に第３の選択エッチング
処理を施すことにより前記第１のハードマスク及び前記
第３の導電材層の各々の残存部分からなる第２のハード
マスクを形成する工程と、前記磁気トンネル接合積層の
残存部に前記第２のハードマスクを選択マスクとする第
４の選択エッチング処理を施して前記磁気トンネル接合
積層の残存部を前記反強磁性層に達するまでエッチング
することにより前記第１の磁性層、前記トンネルバリア
層及び前記第２の磁性層の各々の残存部分からなる磁気
トンネル接合部を形成すると共にこの磁気トンネル接合
部の下に前記第１の導電材層及び前記反強磁性層の各々
の残存部分からなる第１の電極層を残存させ、しかも前
記第２のハードマスクのうち少なくとも前記第１のハー
ドマスクの残存部分を第２の電極層として残存させる工
程と、前記磁気トンネル接合部において前記トンネルバ
リア層の端部に前記第４の選択エッチング処理の際に堆
積した堆積物を除去する工程とを含むものである。

【００２９】第２のＴＭＲ素子の製法は、第２のハード
マスクを第１のハードマスクのみに基づいて形成するの
ではなく、第２のハードマスクを第１のハードマスクに
第３の導電材層を重ねた積層に基づいて形成する点で第
１のＴＭＲ素子の製法と異なるものである。第２のＴＭ
Ｒ素子の製法によれば、第１のＴＭＲ素子の製法に関し
て前述した作用効果に加えて次のような作用効果が得ら
れる。すなわち、第１のハードマスクを第２の導電材層
に基づいて形成すると共に第２のハードマスクを第１の
ハードマスクに第３の導電材層を重ねた積層に基づいて
形成するので、第２の導電材層としては、第１のハード
マスクを用いる第２の選択エッチング処理に最適な材料
及び厚さを設定できると共に、第３の導電材層として
は、第２のハードマスクを用いる第４の選択エッチング
処理に最適な材料及び厚さを設定できる。特に、第２の
導電材層については、第３の導電材層と共に第２のハー
ドマスクを構成するので、厚さを薄く設定することがで
き、微細加工が容易となる。

【００３０】第２のハードマスクを構成する第３の導電
材層としては、第４の選択エッチング処理で消失するよ
うな厚さのものを用いてもよい。この場合、第２の電極
層としては、第１のハードマスク（第２の導電材層）の
残存部分が残される。また、第３の導電材層としては、
第４の選択エッチング処理で消失しないような厚さのも
のを用いてもよい。この場合，第２の電極層としては、
第１及び第２のハードマスクの各々の残存部分が残され
る。

【００３１】第２のＴＭＲ素子の製法においては、前述
した第１の変形例と同様の変更を加えてもよく、第１の
変形例を採用した場合には、前述した第２の変形例と同
様の変更を加えてもよい。このようにしても、第２のＴ
ＭＲ素子の製法に関して前述したと同様の作用効果が得
られる。

【００３２】この発明に係る第３のＴＭＲ素子の製法
は、基板の絶縁性の一主面に第１の導電材層を介して磁
気トンネル接合積層を形成する工程であって、前記第１
の導電材層の上に下から順に反強磁性層、第１の磁性
層、トンネルバリア層及び第２の磁性層を重ねて前記磁
気トンネル接合積層を形成するものと、前記磁気トンネ
ル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の素子パターンに従っ
て覆うように前記第２の導電材層を残存させるべく前記
第２の導電材層に第１の選択エッチング処理を施すこと
により前記第２の導電材層の残存部部分からなる第１の
ハードマスクを形成する工程と、前記磁気トンネル接合
積層に前記第１のハードマスクを選択マスクとする第２
の選択エッチング処理を施して前記磁気トンネル接合積
層を前記反強磁性層に達するまでエッチングすることに
より前記第１の磁性層、前記トンネルバリア層及び前記
第２の磁性層の各々の残存部分からなる磁気トンネル接
合部を形成する工程と、前記第１のハードマスクと前記
磁気トンネル接合部と前記反強磁性層の露呈部とを覆っ
て第３の導電材層を形成する工程と、前記第１のハード
マスクと前記磁気トンネル接合部と前記反強磁性層の露
呈部とを所望の電極パターンに従って覆うように前記第
３の導電材層を残存させるべく前記第３の導電材層に第
３の選択エッチング処理を施すことにより前記第３の導
電材層の残存部分からなる第２のハードマスクを形成す
る工程と、前記第１の導電材層と前記反強磁性層との積
層に前記第２のハードマスクを選択マスクとする第４の
選択エッチング処理を施すことにより該積層の残存部分
からなる第１の電極層を前記磁気トンネル接合部の下に
形成する工程と、前記第１の電極層の形成中又は形成後
に前記磁気トンネル接合部において前記トンネルバリア
層の端部から前記第２のハードマスクを除去すると共に
少なくとも前記第１のハードマスクを第２の電極層とし
て残存させる工程とを含むものである。

【００３３】第３のＴＭＲ素子の製法によれば、第３の
選択エッチング処理により第３の導電材層に基づいて第
２のハードマスクを形成する際には、磁気トンネル接合
部が第３の導電材層で覆われるため、磁気トンネル接合
部の側壁にレジスト等が付着するのを防ぐことができ
る。また、第２のハードマスクを選択マスクとする第４
の選択エッチング処理により第１の電極層を形成する際
には、磁気トンネル接合部が第２のハードマスクで覆わ
れるため、磁気トンネル接合部の側壁（特にトンネルバ
リア層の端部）に堆積物等が直接付着するのを防ぐこと
ができる。さらに、第２のハードマスクは、第１の電極
層の形成中又は形成後に磁気トンネル接合部の側壁（特
にトンネルバリア層の端部）から除去される。従って、
磁気トンネル接合部の側壁においてトンネルバリア層の
上下の金属層が堆積物等により接続されることがなくな
り、電気的な短絡やリークを防止することができる。な
お、第２の選択エッチング処理の際に磁気トンネル接合
部の側壁に堆積した堆積物は、第２の選択エッチング処
理の後で除去してもよいが、残しておいても、第２のハ
ードマスクを除去するのに伴って除去される。

【００３４】第３のＴＭＲ素子の製法によれば、いずれ
も導電材からなる第１及び第２のハードマスクを用いる
ので、第１のＴＭＲ素子に関して前述したと同様に微細
パターンの形成が容易であると共に加工精度が向上す
る。また、第２の導電材層に基づいて第１のハードマス
クを形成すると共に第３の導電材層に基づいて第２のハ
ードマスクを形成するので、第１及び第２のハードマス
クについて材料や厚さを最適化することができ、微細加
工が容易となる。

【００３５】その上、第２の選択エッチング処理により
磁気トンネル接合部を形成した後、第４の選択エッチン
グ処理により磁気トンネル接合部の下に第１の電極層を
形成するようにしたので、第１の導電材層の下地膜は、
第４の選択エッチング処理時にのみエッチングされるこ
とになり、第１又は第２のＴＭＲ素子の製法に比べて電
極層の端部での段差を低くすることができる。

【００３６】第３のＴＭＲ素子の製法においては、第３
の変形例として、次のような変更を加えてもよい。すな
わち、磁気トンネル接合部を形成する工程では、磁気ト
ンネル接合積層を第２の選択エッチング処理により第１
の導電材層に達するまでエッチングすることにより磁気
トンネル接合積層の残存部分からなる磁気トンネル接合
部を形成する。この場合、第２のハードマスクは、第１
のハードマスクと磁気トンネル接合部と第１の導電材層
の露呈部とを覆うように形成し、第１の電極層を形成す
る工程では、第１の導電材層に第２のハードマスクを選
択マスクとする第４の選択エッチング処理を施すことに
より磁気トンネル接合部の下に第１の導電材層の残存部
分からなる第１の電極層を残存させる。このようにして
も、第３のＴＭＲ素子の製法に関して前述したと同様の
作用効果が得られる。

【００３７】第３のＴＭＲ素子の製法において第３の変
形例を採用した場合には、第４の変形例として、次のよ
うな変更を加えてもよい。すなわち、磁気トンネル接合
積層を形成する工程では、第１の導電材層の上に下から
順に第１の磁性層、トンネルバリア層、第２の磁性層及
び反強磁性層を重ねて磁気トンネル接合積層を形成して
もよい。この場合、他の工程は、第３のＴＭＲ素子の製
法及び第３の変形例に関して前述したと同様に実行す
る。このようにすると、第３のＴＭＲ素子の製法に関し
て前述したと同様の作用効果が得られる。

【００３８】この発明に係る第１の磁気トンネル接合装
置は、絶縁性の一主面を有する基板と、前記一主面に形
成された磁気トンネル接合素子であって、前記一主面に
下から順に第１の導電材層、反強磁性層、第１の磁性
層、トンネルバリア層、第２の磁性層及び第２の導電材
層を重ねるか又は前記一主面に下から順に第１の導電材
層、第１の磁性層、トンネルバリア層、第２の磁性層、
反強磁性層及び第２の導電材層を重ねて構成されたもの
と、前記一主面に形成され、前記磁気トンネル接合素子
と実質的に同一の積層構成を有する積層構造体からなる
配線層とを備え、前記配線層を、前記磁気トンネル接合
素子のための配線層又は前記基板に形成された回路素子
のための配線層として用いたものである。

【００３９】第１の磁気トンネル接合装置は、ＴＭＲ素
子と配線層とが実質的に同一の積層構成であるため、こ
の発明のＴＭＲ素子の製法により簡単に製作可能であ
る。また、配線層は、ＴＭＲ素子又は他の回路素子のた
めの配線層として使用されるので、配線設計の自由度が
向上する。

【００４０】第１の磁気トンネル接合装置にあっては、
前記積層構造体においてトンネルバリア層を挟む２つの
磁性層を短絡するように前記積層構造体の少なくとも側
部を覆って導電層を形成してもよい。このようにする
と、配線層においてトンネルバリア層の下側の磁性層及
び導電材層を含む積層とトンネルバリア層の上側の磁性
層及び導電材層を含む積層とが側部に形成した導電層に
より短絡されるため、低抵抗配線を実現することができ
る。

【００４１】この発明に係る第２の磁気トンネル接合装
置は、絶縁性の一主面を有する基板と、前記一主面に形
成された磁気トンネル接合素子であって、前記一主面に
下から順に第１の導電材層、反強磁性層、第１の磁性
層、トンネルバリア層、第２の磁性層及び第２の導電材
層を重ねるか又は前記一主面に下から順に第１の導電材
層、第１の磁性層、トンネルバリア層、第２の磁性層、
反強磁性層及び第２の導電材層を重ねて構成されたもの
と、前記一主面に形成され、前記磁気トンネル接合素子
と実質的に同一の積層構成を有する補助積層と、前記磁
気トンネル接合素子及び前記補助積層を覆って前記一主
面に形成された絶縁膜とを備え、前記補助積層を、前記
絶縁膜を平坦化するための平坦化層又は前記絶縁膜の剥
離を防止するための剥離防止層として用いたものであ
る。

【００４２】第２の磁気トンネル接合装置は、ＴＭＲ素
子と平坦化層又は剥離防止層とが実質的に同一の積層構
成であるため、この発明のＴＭＲ素子の製法により簡単
に製作可能である。また、平坦化層を設けると、絶縁膜
の平坦化が可能になり、絶縁膜上に形成する配線層の平
坦化を達成できる。さらに、剥離防止層を設けると、絶
縁膜の剥離を防止可能となり、絶縁膜の安定性が向上す
る。

【００４３】

【発明の実施の形態】図１〜９は、この発明の第１の実
施形態に係るＴＭＲ素子を備えた磁気センサの製法を示
すもので、各々の図に対応する工程（１）〜（９）を順
次に説明する。

【００４４】（１）例えばシリコンからなる半導体基板
２０の表面に熱酸化法により酸化シリコンからなる絶縁
膜２２を形成する。表面に絶縁膜２２を形成した半導体
基板２０の代りに、ガラス又は石英等からなる絶縁性基
板を用いてもよい。次に、絶縁膜２２の上には、スパッ
タ法によりＣｒからなる導電材層２４を１０〜３０ｎｍ
の厚さに形成する。導電材層２４としては、Ｔｉの単層
又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あ
るいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料
を用いてもよい。

【００４５】次に、導電材層２４の上には、スパッタ法
によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜
５０ｎｍの厚さに形成する。反強磁性層２６としては、
Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。こ
の後、反強磁性層２６の上には、スパッタ法によりＮｉ
−Ｆｅ合金からなる強磁性層２８を１０〜３０ｎｍの厚
さに形成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃ
ｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの
２つ以上の金属の合金又は金属間化合物等を用いてもよ
く、あるいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷く
などして積層構造のものを用いてもよい。

【００４６】次に、強磁性層２８の上には、スパッタ法
によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、
Ａｌ層に酸化処理を施すことによりアルミナ（酸化アル
ミニウム）からなるトンネルバリア層３０を形成する。
トンネルバリア層３０としては、金属又は半導体を改変
した酸化物（例えばＴｉＯｘ，ＳｉＯ_２，ＭｇＯ，Ａｌ
_２Ｏ_２＋ＳｉＯ_２［サイアロン］）、窒化物（例えばＡ
ｌＮ，Ｓｉ_３Ｎ_４）、酸化窒化物（例えばＡｌＮ＋Ａｌ
_２Ｏ_３）等を用いてもよい。この後、トンネルバリア層
３０の上には、スパッタ法によりＮｉ−Ｆｅ合金からな
る強磁性層３２を２０〜１００ｎｍの厚さに形成する。
強磁性層３２としては、強磁性層２８に関して前述した
と同様の強磁性層を用いることができる。

【００４７】次に、強磁性層３２の上には、スパッタ法
又はＣＶＤ法により例えばＷ又はＴｉＷからなるハード
マスク用導電材層３４を２００〜６００ｎｍ（好ましく
は４００ｎｍ）の厚さに形成する。スパッタ法により導
電材層３４を形成する場合、処理条件は、一例として、Ａｒガス流量：１５〜１００ｓｃｃｍ（好ましくは３０
ｓｃｃｍ）圧力：１〜１０ｍＴｏｒｒ（好ましくは３ｍＴｏｒｒ）ＲＦパワー：０．５〜２ｋＷ（好ましくは１．１５ｋ
Ｗ）基板温度：８０〜２５０℃（好ましくは１５０℃）とすることができる。また、ＣＶＤ法により導電材層３
４を形成する場合、処理条件は、一例として、ガス流量：ＷＦ_６／Ｈ_２／Ａｒ＝４０／４００／２２５
０ｓｃｃｍ圧力：０．５〜１０×１０^６Ｔｏｒｒ（好ましくは１×
１０^６Ｔｏｒｒ）基板温度：２５０〜４５０℃（好ましくは３００℃）とすることができる。

【００４８】次に、導電材層３４の上には、それぞれ図
１３の２６Ａ，２６Ｂに示すような四辺形状の電極パタ
ーンを有するレジスト層３６ａ，３６ｂをホトリソグラ
フィ処理により形成する。このときのレジスト厚さは、
２００〜８００ｎｍ（好ましくは４００ｎｍ）とするこ
とができる。

【００４９】（２）レジスト層３６ａ，３６ｂをマスク
とする選択的イオンミリング処理又は選択的ドライエッ
チング処理により導電材層３４をパターニングしてハー
ドマスク３４Ａ，３４Ｂを形成する。イオンミリング処
理によりパターニングを行なう場合、処理条件は、一例
として、Ａｒ流量：４ｓｃｃｍ圧力：２．０×１０^−４Ｔｏｒｒ角度：０〜３０度パワー：５００Ｖ、１９０ｍＡミリング時間：６．０〜６．５ｍｉｎ程度とすることができる。また、ドライエッチング処理によ
りパターニングを行なう場合、処理条件は、一例とし
て、ガス流量：ＳＦ_６／Ａｒ＝３０〜１４０／４０〜１４０
ｓｃｃｍ（好ましくは１１０／９０ｓｃｃｍ）圧力：２５０ｍＴｏｒｒＲＦパワー：４５０Ｗとすることができる。

【００５０】（３）ハードマスク３４Ａ，３４Ｂを形成
した後は、レジスト層３６ａ，３６ｂを除去する。レジ
スト除去は、例えばＯ_２プラズマによるアッシング処理
を施した後、有機剥離液を用いた薬液処理を施すことに
より行なうことができる。アッシング処理における処理
条件は、一例として、Ｏ_２流量：１００ｓｃｃｍ圧力：５０ｍＴｏｒｒＲＦパワー：１５０Ｗとすることができる。レジスト除去法の他の例として
は、アセトン超音波洗浄法等を用いてもよい。なお、独
立のレジスト除去工程を設ける代りに、イオンミリング
処理中に同時にレジスト層３６ａ，３６ｂを除去するよ
うにしてもよい。

【００５１】イオンミリング処理によりパターニングを
行なった場合には、ハードマスク３４Ａ及びレジスト層
３６ａの積層の側壁と、ハードマスク３４Ｂ及びレジス
ト層３６ｂの積層の側壁とにそれぞれ側壁堆積膜ＤＰ
_１０とＤＰ_１１とがエッチング生成物として形成され
る。これらの堆積膜ＤＰ_１０，ＤＰ_１１は、レジスト変
性成分（有機物）、層３２，３４の金属成分等を含むも
ので、上記のようなレジスト除去処理の後もハードマス
ク３４Ａ，３４Ｂの側壁に残り易い。しかし、ミリング
時間が短いので、堆積物の量が少なく、堆積物除去のた
めの追加処理を行なわなくても図３のイオンミリング工
程で完全に除去することができる。なお、ドライエッチ
ング処理によりパターニングを行なった場合には、側壁
堆積膜の問題は殆どない。

【００５２】次に、ハードマスク３４Ａ，３４Ｂをマス
クとする選択的イオンミリング処理により層２４〜３２
の積層に分離溝３８を絶縁膜２２に達するように形成す
ることにより積層残存部Ｒａ，Ｒｂを得る。積層残存部
Ｒａは、分離溝３８で囲まれた層２４〜３２の残存部分
２４Ａ〜３２Ａの積層からなり、積層残存部Ｒｂは、分
離溝３８で囲まれた層２４〜３２の残存部分２４Ｂ〜３
２Ｂの積層からなる。

【００５３】イオンミリング処理における処理条件は、
一例として、Ａｒ流量：４ｓｃｃｍ圧力：２．０×１０^−４Ｔｏｒｒ角度：０〜６０度パワー：５００Ｖ、１９０ｍＡとすることができる。なお、ハードマスク３４Ａ，３４
Ｂは、図５の工程でハードマスク３４ａ〜３４ｃを形成
するために必要であるので、残存させる。

【００５４】図３のイオンミリング工程では、分離溝３
８の側壁にエッチング生成物として側壁堆積膜Ｄ
Ｐ_１２，ＤＰ_１３が形成される。堆積膜ＤＰ_１２，ＤＰ
_１３は、層２４〜２８，３２，３４の金属成分等を含む
もので、レジスト変性成分（有機物）を含まないため、
有機溶媒なしで簡単に除去可能である。

【００５５】（４）イオンミリング処理の後、側壁堆積
膜ＤＰ_１２，ＤＰ_１３を除去するための薬液処理を行な
う。この薬液処理としては、（イ）希フッ酸（又はＢＨ
Ｆ）処理＋純水洗浄処理、（ロ）アンモニア及び過酸化
水素水処理＋純水洗浄処理、（ハ）硫酸及び過酸化水素
水処理＋純水洗浄処理の３種類の処理のうち１種類の処
理又は複数種類の組合せに係る処理を行なうことができ
る。このような処理は、短時間の処理であるため、積層
残存部Ｒａ，Ｒｂの側壁のエッチング量は極くわずかで
あり、トンネルバリア層に対する実質的なダメージはな
い。

【００５６】側壁堆積膜ＤＰ_１２，ＤＰ_１３を一層確実
に除去したいときは、クリーニングミリング処理（角度
をもたせた短時間のミリング処理）を追加してもよい。
クリーニングミリング処理における処理条件は、一例と
して、Ａｒ流量：４ｓｃｃｍ圧力：２．０×１０^−４Ｔｏｒｒ角度：４５〜８０度（好ましくは６０度）パワー：５００Ｖ、１９０ｍＡとすることができる。このようなミリング処理を追加す
ることにより分離溝３８の側壁を一層清浄化することが
でき、側壁形状は、一層テーパー状となる。

【００５７】側壁堆積膜ＤＰ_１２，ＤＰ_１３は、パーテ
ィクル発生等の問題がなければ残しておいてもよく、残
しておいても図５，６のイオンミリング処理により除去
されるので、上記したような薬液処理又はクリーニング
ミリング処理を省略することもできる。

【００５８】次に、残存するハードマスク３４Ａの上に
レジスト層４０ａ，４０ｂを形成すると共に、残存する
ハードマスク３４Ｂの上にレジスト層４０ｃを形成す
る。レジスト層４０ａ〜４０ｃは、それぞれ図１３のＴ
ａ〜Ｔｃに示すように四辺形状の素子パターンを有する
ようにホトリソグラフィ処理により形成する。このとき
のレジスト厚さは、８０〜５００ｎｍ（好ましくは２５
０ｎｍ）とすることができる。

【００５９】（５）レジスト層４０ａ〜４０ｃをマスク
とする選択的イオンミリング処理又は選択的ドライエッ
チング処理によりハードマスク３４Ａ,３４Ｂをパター
ニングしてハードマスク３４ａ〜３４ｃを形成する。ハ
ードマスク３４ａ〜３４ｃは、それぞれレジスト層４０
ａ〜４０ｃに対応したパターンを有するもので、ハード
マスク３４ａ,３４ｂは、いずれもハードマスク３４Ａ
の残存部分からなり、ハードマスク３４ｃは、ハードマ
スク３４Ｂの残存部分からなる。

【００６０】イオンミリング処理によりパターニングを
行なう場合、処理条件は、図２のイオンミリング処理に
関して前述したのと同様にすることができる。また、ド
ライエッチング処理によりパターニングを行なう場合、
処理条件は、一例として、ガス流量：ＣＨＦ_３／ＣＦ_４／Ａｒ＝３０／５／１００
ｓｃｃｍ圧力：２００ｍＴｏｒｒＲＦパワー：７００Ｗとすることができる。

【００６１】（６）イオンミリング処理又はドライエッ
チング処理の後、レジスト層４０ａ〜４０ｃを除去す
る。このときのレジスト除去処理は図２に関して前述し
たと同様にして行なうことができる。

【００６２】図５のイオンミリング処理では、エッチン
グ生成物として側壁堆積膜ＤＰ_１５〜ＤＰ_１９が形成さ
れる。堆積膜ＤＰ_１５は、ハードマスク３４ａ及びレジ
スト層４０ａの積層の側壁を覆うもの、堆積膜ＤＰ_１６
は、ハードマスク３４ｂ及びレジスト層４０ｂの積層の
側壁を覆うもの、堆積膜ＤＰ_１７は、ハードマスク３４
ｃ及びレジスト層４０ｃの積層の側壁を覆うもの、堆積
膜ＤＰ_１８，ＤＰ_１９は、それぞれ積層残存部Ｒａ，Ｒ
ｂの側壁を覆うものである。堆積膜ＤＰ_１５〜ＤＰ_１９
は、前述した堆積膜ＤＰ_１０，ＤＰ_１１と同様のもの
で、上記したレジスト除去処理の後、ハードマスク３４
ａ〜３４ｃの側壁や積層残存部Ｒａ，Ｒｂの側壁に残り
やすい。

【００６３】このような残存堆積膜を除去するため、前
述した（イ）〜（ハ）のような薬液処理を施してもよ
い。しかし、残存堆積膜は、残しておいても図６のイオ
ンミリング処理により除去されるので、かような薬液処
理を省略することもできる。

【００６４】次に、ハードマスク３４ａ〜３４ｃをマス
クとする選択的イオンミリング処理により積層残存部Ｒ
ａ，Ｒｂに分離溝４２を反強磁性層２６Ａ、２６Ｂに達
するように形成することによりＴＭＲ素子Ｔａ〜Ｔｃを
得る。このときのイオンミリング処理における処理条件
は、図３のイオンミリング処理に関して前述したと同様
にすることができる。

【００６５】ＴＭＲ素子Ｔａは、分離溝３８で囲まれた
層２４Ａ，２６Ａと、分離溝４２で囲まれた層２８Ａ〜
３２Ａの部分２８ａ〜３２ａと、ハードマスク３４ａと
の積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８
で囲まれた層２４Ａ，２６Ａと、分離溝４２で囲まれた
層２８Ａ〜３２Ａの部分２８ｂ〜３２ｂと、ハードマス
ク３４ｂとの積層からなる。層２４Ａ，２６Ａの積層
は、ＴＭＲ素子Ｔａの一方の電極層として用いられると
共に、ハードマスク３４ａは、ＴＭＲ素子Ｔａの他方の
電極層として用いられる。層２４Ａ，２６Ａの積層は、
ＴＭＲ素子Ｔｂの一方の電極層として用いられると共
に、ハードマスク３４ｂは、ＴＭＲ素子Ｔｂの他方の電
極層として用いられる。ＴＭＲ素子Ｔａ，Ｔｂは、配線
層（共通の電極層）としての層２４Ａ、２６Ａの積層に
より相互接続される。

【００６６】ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた
層２４Ｂ，２６Ｂと、分離溝４２で囲まれた層２８Ｂ〜
３２Ｂの部分２８ｃ〜３２ｃと、ハードマスク３４ｃと
の積層からなる。層２４Ｂ，２６Ｂは、ＴＭＲ素子Ｔｃ
の一方の電極層として用いられると共に、ハードマスク
３４ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いら
れる。

【００６７】図６のイオンミリング工程では、分離溝４
２の側壁にエッチング生成物として側壁堆積膜ＤＰ_２１
〜ＤＰ_２３が形成されると共に、分離溝３８の側壁にエ
ッチング生成物として側壁堆積膜ＤＰ_２４，ＤＰ_２５が
形成される。堆積膜ＤＰ_２１〜ＤＰ_２５は、前述の堆積
膜ＤＰ_１２，ＤＰ_１３と同様のもので、有機溶媒なしで
簡単に除去可能である。

【００６８】（７）イオンミリング処理の後、側壁堆積
膜ＤＰ_２１〜ＤＰ_２５を除去するための薬液処理を行な
う。この薬液処理としては、硫酸及び過酸化水素水処理
＋純水洗浄処理を行なうことができる。この場合、トン
ネルバリア層３０ａ〜３０ｃにダメージを残さないた
め、フッ素やアルカリ（アンモニア等）を含まない薬液
処理を行なうのが望ましい。また、必要に応じて図３の
工程に関して前述したクリーニングミリング処理を施し
てもよい。このようにすると、ＴＭＲ素子Ｔａ〜Ｔｃの
側壁は、一層清浄化されると共に、側壁形状は、一層デ
ーパー状となる。上記のような側壁堆積膜除去処理の終
了時において、３４ａ等の各ハードマスクの残存厚さ
は、電極層としての使用を考慮すると、５０〜３００ｎ
ｍ程度とするのが望ましい。図１の工程では、このよう
な残存厚さとなるように導電材層３４の厚さを設定する
ことができる。

【００６９】（８）基板上面には、ハードマスク３４ａ
〜３４ｃ及び分離溝３８，４２を覆ってスパッタ法によ
り酸化シリコンからなる層間絶縁膜４６を形成する。こ
の後、選択的イオンミリング処理によりＴＭＲ素子Ｔａ
〜Ｔｃの電極層３４ａ〜３４ｃにそれぞれ対応する接続
孔４６ａ〜４６ｃを絶縁膜４６に形成する。

【００７０】（９）絶縁膜４６の上には、接続孔４６ａ
〜４６ｃを覆ってスパッタ法によりＡｌ等の配線用金属
を被着すると共にその被着層を選択的イオンミリング処
理（又は選択的ウエットエッチング処理）によりパター
ニングして配線層４８ａ，４８ｂを形成する。配線層４
８ａは、接続孔４６ａを介してＴＭＲ素子Ｔａの電極層
３４ａに接続され、配線層４８ｂは、接続孔４６ｂ，４
６ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの電極層３４ｂ，３
４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃ
は、直列接続されたことになる。図１３は、ＴＭＲ素子
Ｔａ〜Ｔｃの接続状況を示すもので、図９は、図１３の
Ｘ−Ｘ’線断面に対応する。

【００７１】上記した第１の実施形態の製法によれば、
図２，５の工程では薄いレジスト層を用いて寸法精度よ
くハードマスクを形成できること、図３，６の工程では
ハードマスクを用いて寸法精度よく積層残存部及びＴＭ
Ｒ素子を形成できること、図７の工程では側壁堆積膜を
簡単に除去できるためトンネルバリア層の端部で電気的
な短絡やリークが発生するのを防止できると共にパーテ
ィクルの発生を防止できることなどの理由により磁気セ
ンサの製造歩留りが向上する。

【００７２】図９に示す磁気センサにおいて、ＴＭＲ素
子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａ
の動作を説明する。反強磁性層２６Ａは、強磁性層２８
ａの磁化の向きを固定すべく作用するので、強磁性層２
８ａは、磁化固定層となる。一方、強磁性層３２ａは、
磁化の向きが自由であり、磁化自由層となる。

【００７３】電極層２４Ａ，３４ａ間に一定の電流を流
した状態において基板２０の平面内に外部磁界を印加す
ると、磁界の向きと強さに応じて強磁性層２８ａ，３２
ａ間で磁化の相対角度が変化し、このような相対角度の
変化に応じて電極層２４Ａ，３４ａ間の電気抵抗値が変
化する。従って、このような電気抵抗値の変化に基づい
て磁界検出を行なうことができる。

【００７４】図１０〜１２は、上記した第１の実施形態
の製法においてＴＭＲ素子形成処理の一部を流用して配
線部にて配線を形成する工程を示すもので、図１〜９と
同様の部分には同様の符号を付して詳細な説明を省略す
る。

【００７５】図１０の工程では、基板２０の表面を覆う
絶縁膜２２の上に図１の積層形成工程を流用して層２４
〜３４の積層を形成した後、所望の配線パターンに対応
するレジストマスクを用いると共に図２のイオンミリン
グ処理又はドライエッチング処理を流用して導電材層３
４をパターニングしてハードマスク３４ｓを形成する。
そして、図３のレジスト除去処理を流用してレジストマ
スクを除去した後、ハードマスク３４ｓを用いると共に
図３のイオンミリング処理を流用して層２４〜３２の積
層をパターニングして配線層Ｔｓを形成する。配線層Ｔ
ｓは、層２４〜３２の部分２４ｓ〜３２ｓとハードマス
ク３４ｓとの積層からなるもので、層Ｔｓの側壁には、
前述の堆積膜ＤＰ_１２，ＤＰ_１３と同様の側壁堆積膜Ｄ
Ｐ_１４が形成される。

【００７６】図１１の工程では、必要に応じて図４の堆
積膜除去処理を流用して堆積膜ＤＰ _１４を除去する。そ
して、図４のレジスト層形成処理を流用して配線層Ｔｓ
を覆うようにレジスト層４０ｓを絶縁膜２２の上に形成
する。この後、図５のイオンミリング処理が行なわれ
る。このとき、配線層Ｔｓは、レジスト層４０ｓで覆わ
れているため、全く変化がないが、層４０ｓの側壁に
は、前述の堆積膜ＤＰ_１５〜ＤＰ_１９と同様の側壁堆積
膜ＤＰ_２０が形成される。

【００７７】図１２の工程では、図６のレジスト除去処
理を流用してレジスト層４０ｓを除去した後、必要に応
じて図６の薬液処理を流用して堆積膜ＤＰ_２０を除去す
る。この後、図６のイオンミリング処理が行なわれる。
このとき、配線層Ｔｓは、最上層がハードマスク３４ｓ
からなっているため、ハードマスク３４ｓが若干薄くな
るものの、マスク３４ｓより下の構成層には殆ど変化が
ない。また、絶縁膜２２は、図６の場合と同程度に薄く
される。

【００７８】図６のイオンミリング処理が行なわれる
と、配線層Ｔｓの側壁には、前述の堆積膜ＤＰ_２１〜Ｄ
Ｐ_２５と同様の側壁堆積膜が形成される。このような堆
積膜を図７の堆積膜除去処理を流用して除去すると共
に、ハードマスク３４ｓを配線層Ｔｓの一部として残
す。堆積膜除去処理の終了時において、ハードマスク３
４ｓの残存厚さは、配線層としての使用を考慮すると、
前述の３４ａ等の電極層と同様に５０〜３００ｎｍ程度
とするのが望ましい。

【００７９】図１２に示した配線層Ｔｓは、図９に示し
たＴＭＲ素子Ｔａ〜Ｔｃと同レベルの配線層として利用
可能であり、例えばＴａ等のＴＭＲ素子のための配線層
又は基板２０の表面に形成したトランジスタ等の回路素
子のための配線層として使用することができる。

【００８０】図１０〜１２の工程では、ＴＭＲ素子形成
処理の一部を流用して層２４ｓ〜３４ｓの積層からなる
配線層Ｔｓを形成したが、パターンを適宜変更するだけ
で図１０〜１２の工程と同様の処理により層２４ｓ〜３
４ｓの積層からなる絶縁膜平坦化層又は絶縁膜剥離防止
層を形成することもできる。絶縁膜平坦化層は、例えば
図８の絶縁膜４６の平坦性を向上させるために絶縁膜４
６の下に配置されるものであり、絶縁膜剥離防止層は、
例えば絶縁膜４６の剥離を防止するために絶縁膜４６の
下に配置されるものである。

【００８１】図１４，１５は、上記した第１の実施形態
の変形例を示すもので、図１〜９と同様の部分には同様
の符号を付して詳細な説明を省略する。

【００８２】図１４には、図１〜５に関して前述したと
同様にして積層残存部Ｒａ，Ｒｂの上に導電材層からな
るハードマスク３４ａ〜３４ｃを形成した後、図６に関
して前述したと同様にしてレジスト除去処理及び堆積膜
除去処理を基板上面に施した状態を示す。

【００８３】図１５の工程は、図１４の工程の後、ハー
ドマスク３４ａ〜３４ｃをマスクとする選択的イオンミ
リング処理を基板上面に施してＴＭＲ素子Ｔａ〜Ｔｃを
得る工程である。この工程のイオンミリング処理は、分
離溝４２を導電材層２４Ａ，２４Ｂに達するように深く
形成する点で図６のイオンミリング処理とは異なる。イ
オンミリング処理の後は、図７に関して前述したと同様
に分離溝３８，４２の側壁堆積膜（エッチング生成物）
を除去するための堆積膜除去処理を行なう。

【００８４】ＴＭＲ素子Ｔａは、分離溝３８で囲まれた
導電材層２４Ａと、分離溝４２で囲まれた層２６Ａ〜３
２Ａの部分２６ａ〜３２ａと、ハードマスク３４ａとの
積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８で
囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２
６Ａ〜３２Ａの部分２６ｂ〜３２ｂと、ハードマスク３
４ｂとの積層からなる。導電材層２４Ａは、ＴＭＲ素子
Ｔａの一方の電極層として用いられると共に、ハードマ
スク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用
いられる。導電材層２４Ａは、ＴＭＲ素子Ｔｂの一方の
電極層として用いられると共に、ハードマスク３４ｂ
は、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。
ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）とし
ての導電材層２４Ａにより相互接続される。

【００８５】ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた
導電材層２４Ｂと、分離溝４２で囲まれた層２６Ｂ〜３
２Ｂの部分２６ｃ〜３２ｃと、ハードマスク３４ｃとの
積層からなる。導電材層２４Ｂは、ＴＭＲ素子Ｔｃの一
方の電極層として用いられると共に、ハードマスク３４
ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられ
る。

【００８６】図１５の工程の後は、図８に関して前述し
たと同様に基板上面に層間絶縁膜４６を形成する。そし
て、図８に関して前述したと同様にして絶縁膜４６に接
続孔４６ａ〜４６ｃを形成した後、図９に関して前述し
たと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂ
を形成する。

【００８７】図１４，１５の変形例に係る製法によれ
ば、前述した第１の実施形態に係る製法と同様に磁気セ
ンサの製造歩留りが向上する。また、得られる磁気セン
サは、図９に示した磁気センサと同様に動作する。

【００８８】図１６，１７は、図１〜９に関して前述し
た第１の実施形態の他の変形例を示すもので、図１〜９
と同様の部分には同様の符号を付して詳細な説明を省略
する。

【００８９】図１６，１７の変形例では、図１に対応す
る工程において、絶縁膜２２の上に下から順に導電材層
２４、強磁性層２８、トンネルバリア層３０、強磁性層
３２、反強磁性層、導電材層３４を形成する。ここで、
強磁性層３２と導電材層３４との間の反強磁性層は、前
述した反強磁性層２６と同様のもので、強磁性層３２を
磁化固定層とするためのものである。

【００９０】図１６には、図１対応の工程で作成した積
層に図１〜５に関して前述したと同様の処理を施して積
層残存部Ｒａ，Ｒｂの上に導電材からなるハードマスク
３４ａ〜３４ｃを形成した後、図６に関して前述したと
同様にレジスト除去処理及び堆積膜除去処理を基板上面
に施した状態を示す。この状態では、積層残存部Ｒａ
は、下から順に導電材層２４Ａ、強磁性層２８Ａ、トン
ネルバリア層３０Ａ、強磁性層３２Ａ及び反強磁性層３
３Ａを重ねた積層からなり、反強磁性層３３Ａの上にハ
ードマスク３４ａ，３４ｂが配置される。また、積層残
存部Ｒｂは、下から順に導電材層２４Ｂ、強磁性層２８
Ｂ、トンネルバリア層３０Ｂ、強磁性層３２Ｂ及び反強
磁性層３３Ｂを重ねた積層からなり、反強磁性層３３Ｂ
の上にハードマスク３４ｃが配置される。

【００９１】図１７の工程は、図１６の工程の後、ハー
ドマスク３４ａ〜３４ｃをマスクとする選択的イオンミ
リング処理を基板上面に施してＴＭＲ素子Ｔａ〜Ｔｃを
得る工程である。この工程のイオンミリング処理は、分
離溝４２を導電材層２４Ａ，２４Ｂに達するように深く
形成する点で図６のイオンミリング処理とは異なる。イ
オンミリング処理の後は、図７に関して前述したと同様
に分離溝３８，４２の側壁堆積膜（エッチング生成物）
を除去するための堆積膜除去処理を行なう。

【００９２】ＴＭＲ素子Ｔａは、分離溝３８で囲まれた
導電材層２４Ａと、分離溝４２で囲まれた層２８Ａ〜３
３Ａの部分２８ａ〜３３ａと、ハードマスク３４ａとの
積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８で
囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２
８Ａ〜３３Ａの部分２８ｂ〜３３ｂと、ハードマスク３
４ｂとの積層からなる。導電材層２４Ａは、ＴＭＲ素子
Ｔａの一方の電極層として用いられると共に、ハードマ
スク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用
いられる。導電材層２４Ａは、ＴＭＲ素子Ｔｂの一方の
電極層として用いられると共に、ハードマスク３４ｂ
は、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。
ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）とし
ての導電材層２４Ａにより相互接続される。

【００９３】ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた
導電材層２４Ｂと、分離溝４２で囲まれた層２８Ｂ〜３
３Ｂの部分２８ｃ〜３３ｃと、ハードマスク３４ｃとの
積層からなる。導電材層２４Ｂは、ＴＭＲ素子Ｔｃの一
方の電極層として用いられると共に、ハードマスク３４
ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられ
る。

【００９４】図１７の工程の後は、図８に関して前述し
たと同様に基板上面に層間絶縁膜４６を形成する。そし
て、図８に関して前述したと同様にして絶縁膜４６に接
続孔４６ａ〜４６ｃを形成した後、図９に関して前述し
たと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂ
を形成する。

【００９５】図１６，１７の変形例に係る製法によれ
ば、前述した第１の実施形態に係る製法と同様に磁気セ
ンサの製造歩留りが向上する。また、得られる磁気セン
サは、図９に示した磁気センサと同様に動作する。

【００９６】次に、図１８〜２４を参照してこの発明の
第２の実施形態に係る磁気センサの製法を説明する。

【００９７】図１８の工程では、図１に関して前述した
と同様に絶縁膜２２で表面が覆われた基板２０を用意し
た後、絶縁膜２２の上に下から順に下磁性層５０、トン
ネルバリア層５２、上磁性層５４及び導電材層５６を積
層状に形成する。トンネルバリア層５２は、図１に関し
て前述したトンネルバリア層３０と同様にして形成する
ことができる。

【００９８】下磁性層５０は、図１に関して前述したよ
うに下から順に導電材層２４、反強磁性層２６及び強磁
性層２８を積層したものとすることができ、他の例とし
ては、図１６に関して前述したように導電材層２４に強
磁性層２８を重ねたものとしてもよい。

【００９９】上磁性層５４は、図１に関して前述したよ
うに強磁性層３２により構成することができ、他の例と
しては、図１６に関して前述したように強磁性層３２に
反強磁性層を重ねたものとしてもよい。

【０１００】上磁性層５４の上には、例えばＷ又はＴｉ
Ｗからなる導電材層５６を形成する。導電材層５６は、
図１に関して前述した導電材層３４と同様にしてスパッ
タ法又はＣＶＤ法等により形成することができ、膜厚
は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とす
ることができる。

【０１０１】導電材層５６の上には、図１３の２６Ａに
示すような四辺形状の電極パターンを有するレジスト層
５８をホトリソグラフィ処理により形成する。このとき
のレジスト厚さは、１００〜７００ｎｍ（好ましくは３
５０ｎｍ）とすることができる。

【０１０２】図１９の工程では、レジスト層５８を選択
マスクとするイオンミリング処理又はドライエッチング
処理により導電材層５６をパターニングしてハードマス
ク５６Ａを形成する。ハードマスク５６Ａは、レジスト
層５８に対応した導電材層５６の残存部分からなる。導
電材層５６のパターニング処理をイオンミリング処理又
はドライエッチング処理で行なう場合、処理条件は、図
２に関して前述したと同様にすることができる。この
後、図３に関して前述したと同様の方法によりレジスト
層５８を除去し、ハードマスク５６Ａを残存させる。

【０１０３】図２０の工程では、ハードマスク５６Ａを
選択マスクとするイオンミリング処理により層５０〜５
４の積層に分離溝５９を絶縁膜２２に達するように形成
して積層残存部Ｒａを得る。積層残存部Ｒａは、分離溝
５９で囲まれた層５０〜５４の残存部分５０Ａ〜５４Ａ
からなる。イオンミリング処理では、分離溝５９の側壁
に側壁堆積膜ＤＰ_３１が形成される。堆積膜ＤＰ
_３１は、ハードマスク５６Ａの金属成分、層５０、５４
の金属成分等を含むが、レジスト変性成分（有機物）を
含まない。

【０１０４】堆積膜ＤＰ_３１は、図４に関して前述した
薬液処理等により簡単に除去可能である。しかし、堆積
膜ＤＰ_３１は、図２３のマスクパターニング処理や図２
４のイオンミリング処理で除去されるので、残しておい
てもよい。

【０１０５】図２１の工程では、ハードマスク５６Ａと
積層残存部Ｒａと分離溝５９とを覆って例えばＷ又はＴ
ｉＷからなる導電材層６０をスパッタ法又はＣＶＤ法等
により形成する。導電材層６０は、図１に関して前述し
た導電材層３４と同様にして形成することができ、膜厚
は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とす
ることができる。

【０１０６】図２２の工程では、導電材層６０の上に図
１３のＴａ，Ｔｂに示すような四辺形状の素子パターン
を有するレジスト層６２ａ，６２ｂをホトリソグラフィ
処理により形成する。このときのレジスト厚さは、８０
〜５００ｎｍ（好ましくは３００ｎｍ）とすることがで
きる。

【０１０７】図２３の工程では、レジスト層６２ａ，６
２ｂをマスクとするイオンミリング処理又はドライエッ
チング処理によりハードマスク５６Ａと導電材層６０と
の積層をパターニングしてハードマスク５６ａ，５６
ｂ，６０ａ，６０ｂを形成する。ハードマスク５６ａ，
５６ｂは、それぞれレジスト層６２ａ，６２ｂに対応し
たハードマスク５６Ａの第１、第２の残存部分からなる
と共に、ハードマスク６０ａ，６０ｂは、それぞれレジ
スト層６２ａ，６２ｂに対応した導電材層６０の第１，
第２の残存部分からなる。ハードマスク５６Ａ及び導電
材層６０の積層のパターニング処理をイオンミリング処
理又はドライエッチング処理で行なう場合、処理条件
は、図２に関して前述したと同様にすることができる。

【０１０８】次に、図３に関して前述したと同様の方法
によりレジスト層６２ａ，６２ｂを除去し、ハードマス
ク５６ａ，６０ａの積層とハードマスク５６ｂ，６０ｂ
の積層とを残存させる。このようなレジスト除去工程に
加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処
理（トンネルバリア層に対してダメージを与えない処
理）を施してもよい。

【０１０９】図２４の工程では、ハードマスク５６ａ，
６０ａの積層とハードマスク５６ｂ，６０ｂの積層とを
選択マスクとするイオンミリング処理により積層残存部
Ｒａに分離溝６４を層５０Ａ内の反強磁性層（又は導電
材層）に達するように形成することによりＴＭＲ素子Ｔ
ａ，Ｔｂを得る。ＴＭＲ素子Ｔａは、層５２Ａ，５４Ａ
の残存部分５２ａ、５４ａを含むと共に、ＴＭＲ素子Ｔ
ｂは、層５２Ａ，５４Ａの残存部分５２ｂ、５４ｂを含
み、層５０Ａは、ＴＭＲ素子Ｔａ，Ｔｂに共通に配置さ
れた状態となる。残存する下磁性層５０ＡによるＴＭＲ
素子Ｔａ，Ｔｂの接続形態は、図１８の工程での下磁性
層５０の構成と図２４の工程での分離溝６４の深さとに
応じて３通りありうる。

【０１１０】すなわち、図１８に示した下磁性層５０が
図１に示したように下から順に導電材層２４、反強磁性
層２６及び強磁性層２８を積層した構成である場合、図
２４の工程で反強磁性層２６に達するように分離溝６４
を形成したときは、下磁性層５０Ａは、図６に示したよ
うに層２４，２６の残存部分２４Ａ，２６Ａの積層から
なり、この積層がＴＭＲ素子Ｔａ，Ｔｂを相互接続する
形で残される。また、図２４の工程で導電材層２４に達
するように分離溝６４を形成したときは、下磁性層５０
Ａは、図１５に示したようにＴＭＲ素子Ｔａに関しては
層２４，２６の残存部分２４Ａ，２６ａの積層からなる
と共にＴＭＲ素子Ｔｂに関しては層２４，２６の残存部
分２４Ａ，２６ｂの積層からなり、導電材層２４ＡがＴ
ＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。

【０１１１】図１８に示した下磁性層５０が図１６に関
して前述したように導電材層２４に強磁性層２８を重ね
た構成である場合、図２４の工程で導電材層２４に達す
るように分離溝６４を形成したときは、下磁性層５０Ａ
は、図１７に示したようにＴＭＲ素子Ｔａに関しては層
２４、２８の残存部分２４Ａ，２８ａの積層からなると
共にＴＭＲ素子Ｔｂに関しては層２４、２８の残存部分
２４Ａ，２８ｂの積層からなり、導電材層２４ＡがＴＭ
Ｒ素子Ｔａ，Ｔｂを相互接続する形で残される。

【０１１２】図２４のイオンミリング工程では、分離溝
５９，６４の側壁にエッチング生成物としての側壁堆積
膜（図示せず）が形成される。これらの側壁堆積膜は、
レジスト変性成分等の有機物を含んでいないので、簡単
に除去可能である。側壁堆積膜は、５２ａ等のトンネル
バリア層の上下の金属層間で電気的な短絡やリークが発
生する原因となるものであり、除去する必要がある。そ
こで、図７に関して前述したと同様の方法により分離溝
５９，６４の側壁（特にトンネルバリア層５２ａ，５２
ｂの端部）から側壁堆積膜を除去する。ハードマスク６
０ａ，６０ｂは、ハードマスク５６ａ，５６ｂと共に残
しておいて電極層又は配線層の一部として使用してもよ
いが、イオンミリング処理中又はその後の除去処理によ
り除去してもよい。ハードマスク６０ａ，６０ｂを除去
したときは、ハードマスク５６ａ，５６ｂが電極層とし
て残される。

【０１１３】この後は、図８，９に関して前述したと同
様にして層間絶縁膜の形成、接続孔の形成、配線層の形
成等の処理を行なう。

【０１１４】上記した第２の実施形態の製法によれば、
図１９，２３の工程では薄いレジスト層を用いて寸法精
度よくハードマスクを形成できること、図２０，２４の
工程ではハードマスクを用いて寸法精度よく積層残存部
及びＴＭＲ素子を形成できること、図２４の工程では側
壁堆積膜を簡単に除去できるため５２ａ等のトンネルバ
リア層の上下の金属層間で電気的な短絡やリークを防げ
ることなどの理由により磁気センサの製造歩留りが向上
する。その上、ハードマスク５６Ａは、図２０のイオン
ミリング処理のために材料及び厚さを最適化できると共
に、ハードマスク６０ａ，６０ｂは、図２４のイオンミ
リング処理のために材料及び厚さを最適化できる利点も
ある。

【０１１５】図２５〜２７は、上記した第２の実施形態
の製法においてＴＭＲ素子形成処理の一部を流用して配
線部にて配線を形成する工程を示すもので、図１８〜２
４と同様の部分には同様の符号を付して詳細な説明を省
略する。

【０１１６】図２５の工程では、図１８の成膜処理を流
用して基板２０を覆う絶縁膜２２の上に下から順に下磁
性層５０、トンネルバリア層５２、上磁性層５４及び導
電材層５６を積層状に形成すると共に、図１８のホトリ
ソグラフィ処理を流用して導電材層５６の上に所望の配
線パターンに対応するレジスト層を形成する。そして、
このレジスト層を選択マスクとして用いると共に図１９
のイオンミリング処理（又はドライエッチング処理）を
流用して導電材層５６をパターニングすることによりハ
ードマスク５６ｓを形成する。この後、図１９のレジス
ト除去処理を流用してレジスト層を除去する。

【０１１７】次に、ハードマスク５６ｓを選択マスクと
して用いると共に図２０のイオンミリング処理を流用し
て層５０〜５４の積層をパターニングすることにより層
５０，５２，５４の残存部５０ｓ，５２ｓ，５４ｓを含
む積層残存部Ｒｓを得る。イオンミリング処理では、積
層残存部Ｒｓの側壁に側壁堆積膜が形成される。必要に
応じてこの側壁堆積膜を除去するための薬液処理を行な
う。

【０１１８】次に、図２１の成膜処理を流用して絶縁膜
２２の上にハードマスク５６ｓ及び積層残存部Ｒｓを覆
って導電材層６０を形成する。そして、図２２のホトリ
ソグラフィ処理を流用して導電材層６０の上にハードマ
スク５６ｓと積層残存部Ｒｓの両側面とを覆うようにレ
ジスト層６２ｓを形成する。

【０１１９】図２６の工程では、レジスト層６２ｓを選
択マスクとして用いると共に図２３のイオンミリング処
理（又はドライエッチング処理）を流用して導電材層６
０をパターニングすることによりハードマスク６０ｓを
形成する。ハードマスク６０ｓは、ハードマスク５４ｓ
と積層残存部Ｒｓの両側面とを覆うように形成される。
この後、図２３のレジスト除去処理を流用してレジスト
層６２ｓを除去する。

【０１２０】図２７の工程では、ハードマスク６０ｓを
選択マスクとして図２４のイオンミリング処理を実行す
る。この処理は、ハードマスク６０ｓがハードマスク５
６ｓと積層残存部Ｒｓの両側面とを覆った状態で残存す
るように行なう。この結果、積層残存部Ｒｓ及びハード
マスク５６ｓ，６０ｓの積層からなる配線層Ｔｓが得ら
れる。この配線層Ｔｓでは、トンネルバリア層５２ｓを
挟む下磁性層５０ｓ及び上磁性層５４ｓが積層残存部Ｒ
ｓの両側部でハードマスク６０ｓにより短絡されている
ため、短絡なしの場合に比べて配線抵抗が低減される。

【０１２１】図２７に示した配線層Ｔｓは、図２４に示
したＴＭＲ素子Ｔａ，Ｔｂと同レベルの配線層として利
用可能であり、例えばＴａ等のＴＭＲ素子のための配線
層又は基板２０の表面に形成したトランジスタ等の回路
素子のための配線層として使用することができる。

【０１２２】図２５〜２７の工程では、ＴＭＲ素子形成
処理の一部を流用して層５０ｓ〜５４ｓ及びハードマス
ク５６ｓ，６０ｓの積層からなる配線層Ｔｓを形成した
が、パターンを適宜変更するだけで図２５〜２７の工程
と同様の処理により層５０ｓ〜５４ｓ及びハードマスク
５６ｓ，６０ｓの積層からなる絶縁膜平坦化層又は絶縁
膜剥離防止層を形成することもできる。

【０１２３】図２８〜３３は、この発明の第３の実施形
態に係る磁気センサの製法を示すもので、図１８〜２４
と同様の部分には同様の符号を付して詳細な説明を省略
する。

【０１２４】図２８の工程では、図１８に関して前述し
たと同様にして基板２０の絶縁膜２２の上に下から順に
下磁性層５０、トンネルバリア層５２、上磁性層５４及
び導電材層５６を積層状に形成する。

【０１２５】導電材層５６の上には、それぞれ図１３の
Ｔａ，Ｔｂに示すような四辺形状の素子パターンを有す
るレジスト層７０ａ，７０ｂをホトリソグラフィ処理に
より形成する。このときのレジスト厚さは、１００〜７
００ｎｍ（好ましくは３５０ｎｍ）とすることができ
る。

【０１２６】図２９の工程では、レジスト層７０ａ，７
０ｂを選択マスクとするイオンミリング処理又はドライ
エッチング処理により導電材層５６をパターニングして
ハードマスク５６ａ，５６ｂを形成する。ハードマスク
５６ａ，５６ｂは、それぞれレジスト層７０ａ，７０ｂ
に対応した導電材層５６の第１，第２の残存部分からな
る。導電材層５６のパターニング処理をイオンミリング
処理又はドライエッチング処理で行なう場合、処理条件
は、図２に関して前述したと同様にすることができる。
この後、図３に関して前述したと同様の方法によりレジ
スト層７０ａ，７０ｂを除去し、ハードマスク５６ａ，
５６ｂを残存させる。

【０１２７】図３０の工程では、ハードマスク５６ａ，
５６ｂを選択マスクとするイオンミリング処理により層
５０〜５４の積層に分離溝７２を層５０内の反強磁性層
（又は導電材層）に達するように形成することにより磁
気トンネル接合部ＡＴａ，ＡＴｂを得る。磁気トンネル
接合部ＡＴａは、層５２，５４の残存部５２ａ，５４ａ
を含むと共に、磁気トンネル接合部ＡＴｂは、層５２，
５４の残存部５２ｂ，５４ｂを含み、層５０は、磁気ト
ンネル接合部ＡＴａ，ＡＴｂに共通に配置された状態と
なる。イオンミリング処理における処理条件は、図３に
関して前述したと同様にすることができる。また、イオ
ンミリング処理において、エッチング終点の検出法とし
ては、プラズマ発光測定法を用い、下磁性層５０の構成
原子に基づく発光を検出してイオンミリングを停止す
る。下磁性層５０として発光検出の対象になるのは、反
強磁性層又は導電材層である。

【０１２８】すなわち、下磁性層５０が図１に示したよ
うに下から順に導電材層２４、反強磁性層２６及び強磁
性層２８を積層した構成である場合、図３０のイオンミ
リング処理により反強磁性層２６に達するようにミリン
グを行なうのであれば反強磁性層２６が発光検出の対象
となり、図３０のイオンミリング処理により導電材層２
４に達するようにミリングを行なうのであれば導電材層
２４が発光検出の対象となる。また、下磁性層５０が図
１６に関して前述したように導電材層２４に強磁性層２
８を重ねた構成である場合、図３０のイオンミリング処
理では導電材層２４に達するようにミリングを行なうの
で、導電材層２４が発光検出の対象となる。いずれの場
合にも、反強磁性層２６又は導電材層２４の露出面積が
大きいため、発光検出に十分な信号強度が得られ、エッ
チング終点を高精度で検出可能である。

【０１２９】図３０のイオンミリング工程では、分離溝
７２の側壁にエッチング生成物としての側壁堆積膜（図
示せず）が形成される。側壁堆積膜は、ハードマスク５
６ａ，５６ｂの金属成分、層５０，５４の金属成分等を
含むが、レジスト変性成分（有機物）を含まないので、
容易に除去可能である。

【０１３０】次に、図４に関して前述したように薬液処
理を基板上面に施すことにより側壁堆積膜を分離溝７２
の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）
から除去する。この後、必要に応じて図４に関して前述
したようなクリーニングミリング処理を追加してもよ
い。この処理により一層の清浄化が可能になると共に側
壁形状は一層テーパー状となる。図３０の工程で側壁堆
積膜等のエッチング生成物を除去したので、５２ａ等の
トンネルバリア層の上下の金属層間で電気的な短絡やリ
ークが発生するのを防止することができる。

【０１３１】図３１の工程では、磁気トンネル接合部Ａ
Ｔａ，ＡＴｂと分離溝７２とを覆って例えばＷ又はＴｉ
Ｗからなる導電材層７４をスパッタ法又はＣＶＤ法等に
より形成する。導電材層７４は、図３に関して前述した
導電材層３４と同様にして形成することができ、膜厚
は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とす
ることができる。

【０１３２】次に、導電材層７４の上に図１３の２６Ａ
に示すように四辺形状の電極パターンを有するレジスト
層７６をホトリソグラフィ処理により形成する。レジス
ト層７６は、磁気トンネル接合部ＡＴａ，ＡＴｂを覆う
ように形成する。このときのレジスト厚さは、８０〜５
００ｎｍ（好ましくは３００ｎｍ）とすることができ
る。

【０１３３】図３２の工程では、レジスト層７６を選択
マスクとするイオンミリング処理又はドライエッチング
処理により導電材層７４をパターニングしてハードマス
ク７４Ａを形成する。導電材層７４のパターニング処理
は、図２に関して前述した導電材層３４のパターニング
処理と同様にして行なうことができる。

【０１３４】図３２の工程では、図２に関して前述した
と同様の方法によりレジスト層７６を除去し、ハードマ
スク７４Ａを残存させる。このようなレジスト除去工程
に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去
処理（トンネルバリア層に対してダメージを与えない処
理）を施してもよい。このようにすると、レジスト除去
面を一層清浄化することができる。

【０１３５】図３３の工程では、ハードマスク７４Ａを
選択マスクとするイオンミリング処理により下磁性層５
０に分離溝７８を絶縁膜２２に達するように形成すると
共に、ハードマスク７４Ａを除去する。ハードマスク７
４Ａは、図３３のイオンミリング処理で除去されるよう
に予め厚さを設定しておくことができる。イオンミリン
グ処理の結果、下磁性層５０の一部５０Ａが分離溝７８
で取囲まれた形で残存する。残存する下磁性層５０Ａに
よるＴＭＲ素子Ｔａ，Ｔｂの接続形態は、図２８の工程
での下磁性層５０の構成と図３０の工程での分離溝７２
の深さとに応じて３通りありうるが、各々の接続形態の
詳細については図２４の工程に関連して図６、図１５及
び図１７を参照して前述したと同様である。

【０１３６】図３３のイオンミリング工程では、分離溝
７２，７８の側壁にエッチング生成物としての側壁堆積
膜（図示せず）が形成される。これらの側壁堆積膜は、
レジスト変性成分等の有機物の含んでいないので、簡単
に除去可能である。側壁堆積膜は、５２ａ等のトンネル
バリア層の上下の金属層間で電気的な短絡やリークが発
生する原因となるものであり、除去する必要がある。そ
こで、図７に関して前述したと同様の方法により分離溝
７２，７８の側壁（特にトンネルバリア層５２ａ，５２
ｂの端部）から側壁堆積膜を除去する。

【０１３７】この後は、図８，９に関して前述したと同
様にして層間絶縁膜の形成、接続孔の形成、配線層の形
成等の処理を行なう。

【０１３８】上記した第３の実施形態の製法によれば、
図２９，３２の工程では薄いレジスト層を用いて寸法精
度よくハードマスクを形成できること、図３０，３３の
工程ではハードマスクを用いて寸法精度よく磁気トンネ
ル接合部及びＴＭＲ素子を形成できること、図３１の工
程では磁気トンネル接合部ＡＴａ，ＡＴｂの側壁が導電
材層７４で覆われているためレジスト汚染を免れるこ
と、図３３の工程では側壁堆積膜を簡単に除去できるた
め５２ａ等のトンネルバリア層の上下の金属層間で電気
的な短絡やリークを防げることなどの理由により磁気セ
ンサの製造歩留りが向上する。その上、図３３を図７，
２４と対比すれば明らかなように、絶縁膜２２が削られ
るのは図３３のイオンミリング処理時のみであるため、
電極層５０Ａの端部の段差Ｄが低く、図４２に関して前
述したような層間絶縁膜の欠陥に基づく配線の短絡不良
を防止できる利点もある。

【０１３９】図３４〜３６は、上記した第３の実施形態
の製法においてＴＭＲ素子形成処理の一部を流用して配
線部にて配線を形成する工程を示すもので、図２８〜３
３と同様の部分には同様の符号を付して詳細な説明を省
略する。

【０１４０】図３４の工程では、図２８の成膜処理を流
用して基板２０を覆う絶縁膜２２の上に下から順に下磁
性層５０、トンネルバリア層５２、上磁性層５４及び導
電材層５６を積層状に形成すると共に、図２８のホトリ
ソグラフィ処理を流用して導電材層５６の上に所望の配
線パターンに対応するレジスト層を形成する。そして、
このレジスト層を選択マスクとして用いると共に図２９
のイオンミリング処理（又はドライエッチング処理）を
流用して導電材層５６をパターニングすることによりハ
ードマスク５６ｓを形成する。この後、図２９のレジス
ト除去処理を流用してレジスト層を除去する。

【０１４１】次に、ハードマスク５６ｓを選択マスクと
して用いると共に図３０のイオンミリング処理を流用し
て層５０〜５４の積層を層５０内の反強磁性層（又は導
電材層）に達するまでミリングすることにより層５２，
５４の残存部５２ｓ，５４ｓを含む磁気トンネル接合部
ＡＴｓを得る。イオンミリング処理では、磁気トンネル
接合部ＡＴｓの側壁に側壁堆積膜が形成される。必要に
応じてこの側壁堆積膜を除去するための薬液処理を行な
う。

【０１４２】次に、図３１の成膜処理を流用して下磁性
層５０の上にハードマスク５６ｓ及び磁気トンネル接合
部ＡＴｓを覆って導電材層７４を形成する。そして、図
３１のホトリソグラフィ処理を流用して導電材層７４の
上にハードマスク５６ｓと磁気トンネル接合部ＡＴｓの
両側面とを覆うようにレジスト層７６ｓを形成する。

【０１４３】図３５の工程では、レジスト層７６ｓを選
択マスクとして用いると共に図３２のイオンミリング処
理（又はドライエッチング処理）を流用して導電材層７
４をパターニングすることによりハードマスク７４ｓを
形成する。ハードマスク７４ｓは、ハードマスク５４ｓ
と磁気トンネル接合部ＡＴｓの両側面とを覆うように形
成される。この後、図３２のレジスト除去処理を流用し
てレジスト層７６ｓを除去する。

【０１４４】図３６の工程では、ハードマスク７４ｓを
選択マスクとして図３３のイオンミリング処理を実行す
ることにより下磁性層５０の一部５０ｓをハードマスク
７４ｓに対応するパターンで残存させる。この処理は、
ハードマスク７４ｓがハードマスク５６ｓと磁気トンネ
ル接合部ＡＴｓの両側面とを覆った状態で残存するよう
に行なう。この結果、磁気トンネル接合部ＡＴｓ及びハ
ードマスク５６ｓ，７４ｓの積層からなる配線層Ｔｓが
得られる。この配線層Ｔｓでは、トンネルバリア層５２
ｓを挟む下磁性層５０ｓ及び上磁性層５４ｓが磁気トン
ネル接合部ＡＴｓの両側部でハードマスク７４ｓにより
短絡されているため、短絡なしの場合に比べて配線抵抗
が低減される。

【０１４５】なお、図３３，３６に示すようにＴＭＲ素
子部ではハードマスク７４Ａを除去し且つ配線部ではハ
ードマスク７４ｓを残存させるためには、（イ）図３
１、３４に示すように導電材層７４をＴＭＲ素子部に比
べて配線部で予め厚くしておく方法、あるいは（ロ）図
３１，３４の段階では導電材層７４の厚さをＴＭＲ素子
部及び配線部のいずれにおいても１回のイオンミリング
処理では残存する程度に厚くしておき、図３３，３６の
工程では配線部をマスクした状態において１回目のイオ
ンミリング処理で残存したハードマスク７４Ａを２回目
のイオンミリング処理で除去する方法などを採用するこ
とができる。

【０１４６】図３６に示した配線層Ｔｓは、図３３に示
したＴＭＲ素子Ｔａ，Ｔｂと同レベルの配線層として利
用可能であり、例えばＴａ等のＴＭＲ素子のための配線
層又は基板２０の表面に形成したトランジスタ等の回路
素子のための配線層として使用することができる。

【０１４７】図３４〜３６の工程では、ＴＭＲ素子形成
処理の一部を流用して層５０ｓ〜５４ｓ及びハードマス
ク５６ｓ，７４ｓの積層からなる配線層Ｔｓを形成した
が、パターンを適宜変更するだけで図３４〜３６の工程
と同様の処理により層５０ｓ〜５４ｓ及びハードマスク
５６ｓ，７４ｓの積層からなる絶縁膜平坦化層又は絶縁
膜剥離防止層を形成することもできる。

【０１４８】上記した説明では、ハードマスク用の導電
材料として、Ｗ，ＴｉＷを例示したが、この他にも種々
の導電材料を使用可能である。イオンミリング装置にお
いて、ミリングレートは、イオン源のガスの種類（一般
にＡｒ等の希ガスであるが、Ｏ_２，Ｃｌ_２，ＳＦ_６，Ｃ
Ｆ_４等を用いることもある）、イオンエネルギー強度、
イオンビームの密度、被加工物へのイオンビームの入射
角度、被加工物の組成、結晶性、結晶方位、成膜方法等
により大きく変化し、ミリング装置の運転状態（運転時
間、メンテナンス状態、改修／改造状態）等によっても
若干変化する。そこで、発明者は、ある一定条件の下で
基準材料ＳｉＯ_２のミリングレートを１００としてこれ
に種々の導電材料のミリングレートを比較すると共に種
々の導電材料の比抵抗を評価することにより使用可能な
導電材料を求めて次のＡ〜Ｄグループに分類した。

【０１４９】Ａグループは、Ｗ，ＷＳｉ_Ｘ（ｘ＝１〜
３），Ｔｉ，ＴｉＷ，ＴｉＳｉ_Ｘ（ｘ＝１〜３），Ｖを
含む。

【０１５０】このグループの材料は、ミリングレートが
小さく、比抵抗も小さい。膜厚を薄くしてもミリングに
より削られ難く、また配線としても低抵抗であるため微
細化に有利である。酸化に強く、上層に層間絶縁膜を形
成しても安定である。揮発性（蒸気圧の低い）化合物が
形成されやすいので、ドライエッチングによるパターニ
ングが可能であり、成膜法としてもスパッタ法に限らず
ＣＶＤ法が使える。なお、Ａグループ中の材料の任意の
組合せに係る合金も十分に利用可能と考えられる。

【０１５１】Ｂグループは、Ｍｏ，ＭｏＳｉ_Ｘ（ｘ＝１
〜３），Ｔａ，ＴａＳｉ_Ｘ（ｘ＝１〜３），Ｚｒ，Ｚｒ
Ｓｉ_Ｘ（ｘ＝１〜３），Ｓｉ，Ａｌ（結晶性・配向性や
ドーパントによる）を含む。このグループの材料は、ミ
リングレートがＳｉＯ_２やＮｉ−Ｆｅ合金とほぼ同じレ
ベルであり、比抵抗が小さい（但し、Ｚｒの比抵抗は、
４０μΩｃｍと大きい）。ある程度ミリングにより削ら
れ難いので、膜厚をそこそこ薄くできる。また、配線と
しても低抵抗であるため微細化に有利である。酸化にも
強く、上層に層間絶縁膜を形成しても安定である。揮発
性（蒸気圧の低い）化合物が形成されやすく、ドライエ
ッチングによるパターニングが可能である。

【０１５２】Ｂ’グループは、Ｆｅ，Ｃｒ，ＣｒＳｉ_Ｘ
（ｘ＝１〜３），Ｃｏ，ＣｏＳｉ_Ｘ（ｘ＝１〜３），Ｎ
ｉ，ＮｉＳｉ_Ｘ（ｘ＝１〜３），Ｎｂ，Ｏｓ，Ｒｅ，Ｉ
ｒを含む。このグループの材料は、ミリングレートがＳ
ｉＯ_２やＮｉ−Ｆｅ合金とほぼ同じレベルであり、比抵
抗が小さい。ある程度ミリングにより削られ難いので、
膜厚をそこそこ薄くできる。また、配線としても低抵抗
であるため微細化に有利である。白金族は酸化にも強
く、上層に層間絶縁膜を形成しても安定である。単独元
素又は他の磁性金属との合金で強磁性を示すものが多
く、ＴＭＲ素子の特性の妨げにならないよう配慮する必
要がある。

【０１５３】Ｃグループは、Ｃｕ，Ｒｕ，Ｈｆ，Ｐｔ，
Ｒｈ，Ｍｎを含む。このグループの材料は、ミリングレ
ートが大きいので、ミリングマスク性が劣るが、比抵抗
が小さい（但し、Ｍｎの比抵抗は、２５８μΩｃｍと大
きい）。ミリングにより削られやすいので、膜厚を厚く
する必要がある。配線としては低抵抗である。第２の実
施形態で用いたハードマスク６０ａ，６０ｂ又は第３の
実施形態で用いたハードマスク７４Ａとしては、使いや
すい面もある。

【０１５４】Ｄグループは、Ｙ，Ｐｄ，Ａｕ，Ｓｎ，Ａ
ｇ，Ｐｂを含む。このグループの材料は、ミリングレー
トがＳｉＯ_２の３倍と大きいが、比抵抗が小さい（但
し、Ｙの比抵抗は、５３μΩｃｍと大きい）。ミリング
により削られやすいので、膜厚を厚くする必要がある。
配線としては低抵抗である。Ｃグループの材料と同様に
ハードマスク６０ａ，６０ｂ又は７４Ａとしては使いや
すい面もある。

【０１５５】上記したＡ〜Ｄグループのうちからハード
マスクの導電材料として好ましい材料を選択すると、
Ａ，Ｂ，Ｂ’グループの材料及びＣグループのＣｕ，Ｐ
ｔ，Ｍｎを挙げることができる。Ｃグループ中の他の材
料及びＤグループの材料は、ハードマスク６０ａ，６０
ｂ又は７４Ａの材料として使用可能である。

【０１５６】図３７は、この発明に係る磁気センサを備
えたＬＳＩチップを示すものである。ＬＳＩチップＬＣ
は、例えばシリコンからなるＰ型の半導体基板８０を備
えており、基板８０の一方の主面には、酸化シリコンか
らなるフィールド絶縁膜８２が選択酸化法により形成さ
れている。

【０１５７】基板８０の一主面において、絶縁膜８２の
素子孔内には、ＭＯＳ型トランジスタが形成されてお
り、８４は、該トランジスタのＮ^＋型ドレイン領域であ
る。絶縁膜８２及びＭＯＳ型トランジスタを覆って層間
絶縁膜８６が形成されており、この絶縁膜８６には、ド
レイン領域８４の一部に対応した第１の接続孔が形成さ
れている。絶縁膜８６の上には、第１の接続孔を介して
ドレイン領域８４に接続されるように配線層８８が形成
されている。

【０１５８】絶縁膜８６の上には、配線層８８を覆って
層間絶縁膜９０が形成されており、この絶縁膜９０に
は、配線層８８の一部に対応した第２の接続孔が形成さ
れている。絶縁膜９０の上には、第２の接続孔を介して
配線層８８に接続されるように下磁性層５０ｃが形成さ
れている。絶縁膜９０の上には、下磁性層５０ｋ，５０
Ａ，５０ｓも形成されている。下磁性層５０ｃ，５０
ｋ，５０Ａ，５０ｓは、いずれも図１に関して前述した
ように下から順に導電材層２４、反強磁性層２６及び強
磁性層２８を積層したもの又は図１６に関して前述した
ように導電材層２４に強磁性層２８を重ねたものであ
る。

【０１５９】ＴＭＲ素子Ｔａ，Ｔｂは、図２４に関して
前述したように下磁性層５０Ａの上にトンネルバリア層
５２ａ，５２ｂをそれぞれ介して上磁性層５４ａ，５４
ｂを配置すると共に上磁性層５４ａ，５４ｂの上にそれ
ぞれ電極層（ハードマスク）５６ａ，５６ｂを配置した
ものである。ＴＭＲ素子Ｔｃは、下磁性層５０ｃの上に
トンネルバリア層５２ｃを介して上磁性層５４ｃを配置
すると共に上磁性層５４ｃの上に電極層（ハードマス
ク）５６ｃを配置したものである。ＴＭＲ素子Ｔｂ及び
Ｔｃの間に配置された絶縁膜平坦化層Ｔｋは、下磁性層
５０ｋの上にトンネルバリア層５２ｋを介して上磁性層
５４ｋを配置すると共に上磁性層５４ｋの上に導電材層
（ハードマスク）５６ｋを配置したものである。配線層
Ｔｓは、上磁性層５０ｓの上にトンネルバリア層５２ｓ
を介して上磁性層５４ｓを配置すると共に上磁性層５４
ｓの上に導電材層（ハードマスク）５６ｓを配置したも
のである。上磁性層５４ａ，５４ｂ，５４ｃ，５４ｋ，
５４ｓは、いずれも図１に関して前述したように強磁性
層３２により構成したもの又は図１６に関して前述した
ように強磁性層３２に反強磁性層を重ねたものである。

【０１６０】絶縁膜９０の上には、絶縁膜平坦化層Ｔｋ
と実質的に同一の積層構成を有する絶縁膜剥離防止層
（図示せず）を、例えばＭＯＳ型トランジスタ回路配置
領域又はＴＭＲ素子配置領域を取囲むように配置しても
よい。ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦
化層Ｔｋ及び絶縁膜剥離防止層は、前述した第１〜第３
の実施形態（変形例も含む）のいずれかに係る製法によ
り製作することができる。

【０１６１】絶縁膜９０の上には、ＴＭＲ素子Ｔａ〜Ｔ
ｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ等を覆って層間絶
縁膜９２が形成されており、絶縁膜９２には、電極層５
６ｃ，５６ｂ，５６ａにそれぞれ対応した第３，第４，
第５の接続孔が形成されると共に、導電材層５６ｓの一
端近傍の第１の部分及び他端近傍の第２の部分にそれぞ
れ対応した第６及び第７の接続孔が形成されている。

【０１６２】絶縁膜９２の上には、第３及び第４の接続
孔を介して電極層５６ｃ及び５６ｂを相互接続するよう
に配線層９４が形成されると共に、第４及び第５の接続
孔を介して電極層５６ａ及び導電材層５６ｓの第１の部
分を相互接続するように配線層９６が形成されている。
絶縁膜９２の上には、第７の接続孔を介して導電材層５
６ｓの第２の部分に接続されるようにボンディング電極
層９８が形成されており、電極層９８は、その下の配線
層Ｔｓの一部と共にボンディングパッドを構成する。電
極層９８には、ボンディングワイヤが接続される。な
お、絶縁膜９２の上には、配線層９４，９６を覆い且つ
電極層９８を露呈するように保護絶縁膜が形成される
が、図示を省略した。

【０１６３】配線層Ｔｓは、上磁性層５４ｓの上に導電
材層（ハードマスク）５６ｓを配置した第１の配線路
と、導電材層を含む下磁性層５０ｓからなる第２の配線
路とを有し、第１及び第２の配線路は、トンネルバリア
層５２ｓにより電気的に分離されている。第１及び第２
の配線路は、いずれも導電材層を含んでいるので、低抵
抗配線を実現可能である。第１の配線路は、例えばＴＭ
Ｒ素子Ｔａの電極層５６ａと同一のレベルの配線である
ため、絶縁膜９２を平坦化することにより配線層９６を
平坦化すると共に接続孔を浅くして接続孔の加工や埋込
みを容易にすることができる。第２の配線路は、例えば
線８８ａで示すように配線層８８に接続することにより
基板８０内の回路素子のための配線として使用可能であ
る。また、図２５〜２７又は図３４〜３６に関して前述
したように第１及び第２の配線路を配線層Ｔｓの両側部
に形成した導電層により短絡させることにより第１又は
第２の配線路を単独で使用する場合に比べて配線抵抗を
約半分に低減可能である。従って、配線層Ｔｓを設ける
ことで集積回路における配線設計の自由度が向上する。

【０１６４】絶縁膜平坦化層ＴｋをＴＭＲ素子Ｔｂ及び
Ｔｃの間の空間に配置すると、絶縁膜９２の平坦化が容
易となり、配線層９４を平坦状に延長させることができ
る。また、前述したように絶縁膜剥離防止層を設ける
と、絶縁膜９２の剥離を防止することができると共にＬ
ＳＩチップの内部への水分浸入を抑制することができ
る。

【０１６５】図３７の構成において、ＴＭＲ素子Ｔａ〜
Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ及び絶縁膜剥離
防止層は、配線層８８と同じ配線レベル（絶縁膜８６の
上）に設けてもよく、あるいは図示した配置位置より上
の任意の配線レベルに設けてもよい。

【０１６６】なお、この発明は、上記したような磁気セ
ンサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッ
ド等のＴＭＲ素子応用製品（磁気トンネル接合装置）の
製造にも適用することができる。

【０１６７】

【発明の効果】以上のように、この発明によれば、磁気
トンネル接合積層の残存部に導電材からなるハードマス
クを選択マスクとする選択エッチング処理を施して磁気
トンネル接合部及び電極層を形成した後、磁気トンネル
接合部においてトンネルバリア層の端部に選択エッチン
グ処理の際に堆積した堆積物を除去したり、導電材から
なるハードマスクを選択マスクとする選択エッチング処
理により磁気トンネル接合部の下に電極層を形成した
後、磁気トンネル接合部においてトンネルバリア層の端
部からハードマスクを除去したりするので、トンネルバ
リア層の上下の金属層間に電気的な短絡やリークが発生
するのを防止でき、ＴＭＲ素子の製造歩留りが向上する
と共にＴＭＲ素子の特性劣化を防止できる効果が得られ
る。また、この発明の製法では、酸化性又は窒化性雰囲
気中でイオンミリング処理を行なう必要がないので、エ
ッチング終点の検出精度が低下しない利点もある。

【０１６８】その上、導電材からなるハードマスクを選
択マスクとする選択エッチング処理では、堆積物（エッ
チング生成物）がレジスト変性成分等の有機物を含まな
いので、磁気トンネル接合部の側壁に付着した堆積物を
有機溶媒等を用いずに簡単に除去することができ、コス
ト低減が可能になる効果も得られる。また、微細なパタ
ーンの形成が容易であると共に加工精度が高い利点もあ
る。

【０１６９】さらに、ＴＭＲ素子形成処理の一部を流用
してＴＭＲ素子と積層構成が実質的に同一の配線層、絶
縁膜平坦化層又は絶縁膜剥離防止層を形成するので、低
コストで配線設計の自由度向上、絶縁膜の平坦性又は安
定性の向上等を達成できる効果が得られる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態に係る磁気センサ
の製法における積層形成工程及びレジスト層形成工程を
示す基板断面図である。

【図２】図１の工程に続くマスク形成工程を示す基板
断面図である。

【図３】図２の工程に続くレジスト除去工程及びイオ
ンミリング工程を示す基板断面図である。

【図４】図３の工程に続く側壁堆積膜除去工程及びレ
ジスト層形成工程を示す基板断面図である。

【図５】図４の工程に続くマスク形成工程を示す基板
断面図である。

【図６】図５の工程に続くレジスト除去工程及びイオ
ンミリング工程を示す基板断面図である。

【図７】図６の工程に続く側壁堆積膜除去工程を示す
基板断面図である。

【図８】図７の工程に続く絶縁膜形成工程及び接続孔
形成工程を示す基板断面図である。

【図９】図８の工程に続く配線形成工程を示す基板断
面図である。

【図１０】配線部における図１〜３対応の配線層形成
工程を示す基板断面図である。

【図１１】配線部における図４，５対応の側壁堆積膜
除去工程、レジスト層形成工程及びイオンミリング工程
を示す基板断面図である。

【図１２】配線部における図６，７対応のレジスト除
去工程、イオンミリング工程及び側壁堆積膜除去工程を
示す基板断面図である。

【図１３】ＴＭＲ素子の接続状況を示す上面図であ
る。

【図１４】第１の実施形態に関する第１の変形例にお
けるマスク形成工程を示す基板断面図である。

【図１５】図１４の工程に続くイオンミリング工程及
び側壁堆積膜除去工程を示す基板断面図である。

【図１６】第１の実施形態に関する第２の変形例にお
けるマスク形成工程を示す基板断面図である。

【図１７】図１６の工程に続くイオンミリング工程及
び側壁堆積膜除去工程を示す基板断面図である。

【図１８】この発明の第２の実施形態に係る磁気セン
サの製法における積層形成工程及びレジスト層形成工程
を示す基板断面図である。

【図１９】図１８の工程に続くマスク形成工程を示す
基板断面図である。

【図２０】図１９の工程に続くイオンミリング工程を
示す基板断面図である。

【図２１】図２０の工程に続く側壁堆積膜除去工程及
び導電材層形成工程を示す基板断面図である。

【図２２】図２１の工程に続くレジスト層形成工程を
示す基板断面図である。

【図２３】図２２の工程に続くマスク形成工程を示す
基板断面図である。

【図２４】図２３の工程に続くイオンミリング工程及
び側壁堆積膜除去工程を示す基板断面図である。

【図２５】配線部における図１８〜２２対応の工程を
示す基板断面図である。

【図２６】配線部における図２３対応の工程を示す基
板断面図である。

【図２７】配線部における図２４対応の工程を示す基
板断面図である。

【図２８】この発明の第３の実施形態に係る磁気セン
サの製法における積層形成工程及びレジスト層形成工程
を示す基板断面図である。

【図２９】図２８の工程に続くマスク形成工程を示す
基板断面図である。

【図３０】図２９の工程に続くイオンミリング工程及
び側壁堆積膜除去工程を示す基板断面図である。

【図３１】図３０の工程に続くレジスト層形成工程を
示す基板断面図である。

【図３２】図３１の工程に続くマスク形成工程を示す
基板断面図である。

【図３３】図３２の工程に続くイオンミリング工程及
び側壁堆積膜除去工程を示す基板断面図である。

【図３４】配線部における図２８〜３１対応の工程を
示す基板断面図である。

【図３５】配線部における図３２対応の工程を示す基
板断面図である。

【図３６】配線部における図３３対応の工程を示す基
板断面図である。

【図３７】この発明に係る磁気センサを備えたＬＳＩ
チップを示す断面図である。

【図３８】従来の磁気センサの製法における積層形成
工程及びレジスト層形成工程を示す基板断面図である。

【図３９】図３８の工程に続くイオンミリング工程及
びレジスト除去工程を示す基板断面図である。

【図４０】図３９の工程に続くレジスト層形成工程を
示す基板断面図である。

【図４１】図４０の工程に続くイオンミリング工程及
びレジスト除去工程を示す基板断面図である。

【図４２】図４１の工程に続く絶縁膜形成工程及び接
続孔形成工程を示す基板断面図である。

【図４３】図４２の工程に続く配線形成工程を示す基
板断面図である。

【図４４】図３９のイオンミリング工程における側壁
堆積膜の形成状況を示す基板断面図である。

【図４５】図４１のイオンミリング工程における側壁
堆積膜の形成状況を示す基板断面図である。

【符号の説明】２０，８０：半導体基板、２２，４６，８２，８６，９
０，９２：絶縁膜、２４，３４，５６，６０，７４：導
電材層、２６，３３Ａ，３３Ｂ：反強磁性層、２８，３
２：強磁性層、３０，５２：トンネルバリア層、３６
ａ，３６ｂ，４０ａ〜４０ｃ，４０ｓ，５８，６２ａ，
６２ｂ，６２ｓ，７０ａ，７０ｂ，７６，７６ｓ：レジ
スト層、３８，４２，５９，６４，７２，７８：分離
溝、３４Ａ，３４Ｂ，３４ａ〜３４ｃ，３４ｓ，５６
Ａ，５６ａ，５６ｂ，５６ｓ，６０ａ，６０ｂ，６０
ｓ，７４Ａ，７４ｓ：ハードマスク、４６ａ〜４６ｃ：
接続孔、４８ａ，４８ｂ，８８，９４，９６，Ｔｓ：配
線層、５０：下磁性層、５４：上磁性層、８４：ドレイ
ン領域、９８：ボンディング電極層、ＤＰ_１０〜ＤＰ
_２５，ＤＰ_３１：側壁堆積膜、Ｒａ，Ｒｂ，Ｒｓ：積層
残存部、Ｔａ〜Ｔｃ：ＴＭＲ素子、ＡＴａ，ＡＴｂ，Ａ
Ｔｓ：磁気トンネル接合部、ＬＣ：ＬＳＩチップ、Ｔ
ｋ：絶縁膜平坦化層。

Claims

【特許請求の範囲】

【請求項１】基板の絶縁性の一主面に第１の導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記第１の導電材層の上に下から順に反強磁性層、第１
の磁性層、トンネルバリア層及び第２の磁性層を重ねて
前記磁気トンネル接合積層を形成するものと、前記磁気トンネル接合積層を覆って第２の導電材層を形
成する工程と、前記磁気トンネル接合積層を所望の電極パターンに従っ
て覆うように前記第２の導電材層を残存させるべく前記
第２の導電材層に第１の選択エッチング処理を施すこと
により前記第２の導電材層の残存部部分からなる第１の
ハードマスクを形成する工程と、前記磁気トンネル接合積層に前記第１のハードマスクを
選択マスクとする第２の選択エッチング処理を施すこと
により前記電極パターンに従って前記磁気トンネル接合
積層を残存させる工程と、前記磁気トンネル接合積層の残存部を所望の素子パター
ンに従って覆うように前記第１のハードマスクを残存さ
せるべく前記第１のハードマスクに第３の選択エッチン
グ処理を施すことにより前記第１のハードマスクの残存
部分からなる第２のハードマスクを形成する工程と、前記磁気トンネル接合積層の残存部に前記第２のハード
マスクを選択マスクとする第４の選択エッチング処理を
施して前記磁気トンネル接合積層の残存部を前記反強磁
性層に達するまでエッチングすることにより前記第１の
磁性層、前記トンネルバリア層及び前記第２の磁性層の
各々の残存部分からなる磁気トンネル接合部を形成する
と共にこの磁気トンネル接合部の下に前記第１の導電材
層及び前記反強磁性層の各々の残存部分からなる第１の
電極層を残存させ、しかも前記第２のハードマスクを第
２の電極層として残存させる工程と、前記磁気トンネル接合部において前記トンネルバリア層
の端部に前記第４の選択エッチング処理の際に堆積した
堆積物を除去する工程とを含む磁気トンネル接合素子の
製法。
【請求項２】基板の絶縁性の一主面に第１の導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記第１の導電材層の上に下から順に反強磁性層、第１
の磁性層、トンネルバリア層及び第２の磁性層を重ねる
か又は前記第１の導電材層の上に下から順に第１の磁性
層、トンネルバリア層、第２の磁性層及び反強磁性層を
重ねて前記磁気トンネル接合積層を形成するものと、前記磁気トンネル接合積層を覆って第２の導電材層を形
成する工程と、前記磁気トンネル接合積層を所望の電極パターンに従っ
て覆うように前記第２の導電材層を残存させるべく前記
第２の導電材層に第１の選択エッチング処理を施すこと
により前記第２の導電材層の残存部部分からなる第１の
ハードマスクを形成する工程と、前記磁気トンネル接合積層に前記第１のハードマスクを
選択マスクとする第２の選択エッチング処理を施すこと
により前記電極パターンに従って前記磁気トンネル接合
積層を残存させる工程と、前記磁気トンネル接合積層の残存部を所望の素子パター
ンに従って覆うように前記第１のハードマスクを残存さ
せるべく前記第１のハードマスクに第３の選択エッチン
グ処理を施すことにより前記第１のハードマスクの残存
部分からなる第２のハードマスクを形成する工程と、前記磁気トンネル接合積層の残存部に前記第２のハード
マスクを選択マスクとする第４の選択エッチング処理を
施して前記磁気トンネル接合積層の残存部を前記第１の
導電材層に達するまでエッチングすることにより前記反
強磁性層、前記第１の磁性層、前記トンネルバリア層及
び前記第２の磁性層の各々の残存部分又は前記第１の磁
性層、前記トンネルバリア層、前記第２の磁性層及び前
記反強磁性層の各々の残存部分からなる磁気トンネル接
合部を形成すると共にこの磁気トンネル接合部の下に前
記第１の導電材層の残存部分からなる第１の電極層を残
存させ、しかも前記第２のハードマスクを第２の電極層
として残存させる工程と、前記磁気トンネル接合部において前記トンネルバリア層
の端部に前記第４の選択エッチング処理の際に堆積した
堆積物を除去する工程とを含む磁気トンネル接合素子の
製法。
【請求項３】基板の絶縁性の一主面に第１の導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記第１の導電材層の上に下から順に反強磁性層、第１
の磁性層、トンネルバリア層及び第２の磁性層を重ねて
前記磁気トンネル接合積層を形成するものと、前記磁気トンネル接合積層を覆って第２の導電材層を形
成する工程と、前記磁気トンネル接合積層を所望の電極パターンに従っ
て覆うように前記第２の導電材層を残存させるべく前記
第２の導電材層に第１の選択エッチング処理を施すこと
により前記第２の導電材層の残存部部分からなる第１の
ハードマスクを形成する工程と、前記磁気トンネル接合積層に前記第１のハードマスクを
選択マスクとする第２の選択エッチング処理を施すこと
により前記電極パターンに従って前記磁気トンネル接合
積層を残存させる工程と、前記第１のハードマスクと前記磁気トンネル接合積層の
残存部とを覆って第３の導電材層を形成する工程と、前記磁気トンネル接合積層の残存部を所望の素子パター
ンに従って覆うように前記第１のハードマスク及び前記
第３の導電材層を残存させるべく前記第１のハードマス
ク及び前記第３の導電材層に第３の選択エッチング処理
を施すことにより前記第１のハードマスク及び前記第３
の導電材層の各々の残存部分からなる第２のハードマス
クを形成する工程と、前記磁気トンネル接合積層の残存部に前記第２のハード
マスクを選択マスクとする第４の選択エッチング処理を
施して前記磁気トンネル接合積層の残存部を前記反強磁
性層に達するまでエッチングすることにより前記第１の
磁性層、前記トンネルバリア層及び前記第２の磁性層の
各々の残存部分からなる磁気トンネル接合部を形成する
と共にこの磁気トンネル接合部の下に前記第１の導電材
層及び前記反強磁性層の各々の残存部分からなる第１の
電極層を残存させ、しかも前記第２のハードマスクのう
ち少なくとも前記第１のハードマスクの残存部分を第２
の電極層として残存させる工程と、前記磁気トンネル接合部において前記トンネルバリア層
の端部に前記第４の選択エッチング処理の際に堆積した
堆積物を除去する工程とを含む磁気トンネル接合素子の
製法。
【請求項４】基板の絶縁性の一主面に第１の導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記第１の導電材層の上に下から順に反強磁性層、第１
の磁性層、トンネルバリア層及び第２の磁性層を重ねる
か又は前記第１の導電材層の上に下から順に第１の磁性
層、トンネルバリア層、第２の磁性層及び反強磁性層を
重ねて前記磁気トンネル接合積層を形成するものと、前記磁気トンネル接合積層を覆って第２の導電材層を形
成する工程と、前記磁気トンネル接合積層を所望の電極パターンに従っ
て覆うように前記第２の導電材層を残存させるべく前記
第２の導電材層に第１の選択エッチング処理を施すこと
により前記第２の導電材層の残存部部分からなる第１の
ハードマスクを形成する工程と、前記磁気トンネル接合積層に前記第１のハードマスクを
選択マスクとする第２の選択エッチング処理を施すこと
により前記電極パターンに従って前記磁気トンネル接合
積層を残存させる工程と、前記第１のハードマスクと前記磁気トンネル接合積層の
残存部とを覆って第３の導電材層を形成する工程と、前記磁気トンネル接合積層の残存部を所望の素子パター
ンに従って覆うように前記第１のハードマスク及び前記
第３の導電材層を残存させるべく前記第１のハードマス
ク及び前記第３の導電材層に第３の選択エッチング処理
を施すことにより前記第１のハードマスク及び前記第３
の導電材層の各々の残存部分からなる第２のハードマス
クを形成する工程と、前記磁気トンネル接合積層の残存部に前記第２のハード
マスクを選択マスクとする第４の選択エッチング処理を
施して前記磁気トンネル接合積層の残存部を前記第１の
導電材層に達するまでエッチングすることにより前記反
強磁性層、前記第１の磁性層、前記トンネルバリア層及
び前記第２の磁性層の各々の残存部分又は前記第１の磁
性層、前記トンネルバリア層、前記第２の磁性層及び前
記反強磁性層の各々の残存部分からなる磁気トンネル接
合部を形成すると共にこの磁気トンネル接合部の下に前
記第１の導電材層の残存部分からなる第１の電極層を残
存させ、しかも前記第２のハードマスクのうち少なくと
も前記第１のハードマスクの残存部分を第２の電極層と
して残存させる工程と、前記磁気トンネル接合部において前記トンネルバリア層
の端部に前記第４の選択エッチング処理の際に堆積した
堆積物を除去する工程とを含む磁気トンネル接合素子の
製法。
【請求項５】基板の絶縁性の一主面に第１の導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記第１の導電材層の上に下から順に反強磁性層、第１
の磁性層、トンネルバリア層及び第２の磁性層を重ねて
前記磁気トンネル接合積層を形成するものと、前記磁気トンネル接合積層を覆って第２の導電材層を形
成する工程と、前記磁気トンネル接合積層を所望の素子パターンに従っ
て覆うように前記第２の導電材層を残存させるべく前記
第２の導電材層に第１の選択エッチング処理を施すこと
により前記第２の導電材層の残存部部分からなる第１の
ハードマスクを形成する工程と、前記磁気トンネル接合積層に前記第１のハードマスクを
選択マスクとする第２の選択エッチング処理を施して前
記磁気トンネル接合積層を前記反強磁性層に達するまで
エッチングすることにより前記第１の磁性層、前記トン
ネルバリア層及び前記第２の磁性層の各々の残存部分か
らなる磁気トンネル接合部を形成する工程と、前記第１のハードマスクと前記磁気トンネル接合部と前
記反強磁性層の露呈部とを覆って第３の導電材層を形成
する工程と、前記第１のハードマスクと前記磁気トンネル接合部と前
記反強磁性層の露呈部とを所望の電極パターンに従って
覆うように前記第３の導電材層を残存させるべく前記第
３の導電材層に第３の選択エッチング処理を施すことに
より前記第３の導電材層の残存部分からなる第２のハー
ドマスクを形成する工程と、前記第１の導電材層と前記反強磁性層との積層に前記第
２のハードマスクを選択マスクとする第４の選択エッチ
ング処理を施すことにより該積層の残存部分からなる第
１の電極層を前記磁気トンネル接合部の下に形成する工
程と、前記第１の電極層の形成中又は形成後に前記磁気トンネ
ル接合部において前記トンネルバリア層の端部から前記
第２のハードマスクを除去すると共に少なくとも前記第
１のハードマスクを第２の電極層として残存させる工程
とを含む磁気トンネル接合素子の製法。
【請求項６】基板の絶縁性の一主面に第１の導電材層を
介して磁気トンネル接合積層を形成する工程であって、
前記第１の導電材層の上に下から順に反強磁性層、第１
の磁性層、トンネルバリア層及び第２の磁性層を重ねる
か又は前記第１の導電材層の上に下から順に第１の磁性
層、トンネルバリア層、第２の磁性層及び反強磁性層を
重ねて前記磁気トンネル接合積層を形成するものと、前記磁気トンネル接合積層を覆って第２の導電材層を形
成する工程と、前記磁気トンネル接合積層を所望の素子パターンに従っ
て覆うように前記第２の導電材層を残存させるべく前記
第２の導電材層に第１の選択エッチング処理を施すこと
により前記第２の導電材層の残存部部分からなる第１の
ハードマスクを形成する工程と、前記磁気トンネル接合積層に前記第１のハードマスクを
選択マスクとする第２の選択エッチング処理を施して前
記磁気トンネル接合積層を前記第１の導電材層に達する
までエッチングすることにより前記磁気トンネル接合積
層の残存部分からなる磁気トンネル接合部を形成する工
程と、前記第１のハードマスクと前記磁気トンネル接合部と前
記第１の導電材層の露呈部とを覆って第３の導電材層を
形成する工程と、前記第１のハードマスクと前記磁気トンネル接合部と前
記第１の導電材層の露呈部とを所望の電極パターンに従
って覆うように前記第３の導電材層を残存させるべく前
記第３の導電材層に第３の選択エッチング処理を施すこ
とにより前記第３の導電材層の残存部分からなる第２の
ハードマスクを形成する工程と、前記第１の導電材層に前記第２のハードマスクを選択マ
スクとする第４の選択エッチング処理を施すことにより
前記第１の導電材層の残存部分からなる第１の電極層を
前記磁気トンネル接合部の下に形成する工程と、前記第１の電極層の形成中又は形成後に前記磁気トンネ
ル接合部において前記トンネルバリア層の端部から前記
第２のハードマスクを除去すると共に少なくとも前記第
１のハードマスクを第２の電極層として残存させる工程
とを含む磁気トンネル接合素子の製法。
【請求項７】絶縁性の一主面を有する基板と、前記一主面に形成された磁気トンネル接合素子であっ
て、前記一主面に下から順に第１の導電材層、反強磁性
層、第１の磁性層、トンネルバリア層、第２の磁性層及
び第２の導電材層を重ねるか又は前記一主面に下から順
に第１の導電材層、第１の磁性層、トンネルバリア層、
第２の磁性層、反強磁性層及び第２の導電材層を重ねて
構成されたものと、前記一主面に形成され、前記磁気トンネル接合素子と実
質的に同一の積層構成を有する積層構造体からなる配線
層とを備え、前記配線層を、前記磁気トンネル接合素子のための配線
層又は前記基板に形成された回路素子のための配線層と
して用いた磁気トンネル接合装置。
【請求項８】前記積層構造体においてトンネルバリア
層を挟む２つの磁性層を短絡するように前記積層構造体
の少なくとも側部を覆って形成された導電層を更に備え
た請求項７記載の磁気トンネル接合装置。
【請求項９】絶縁性の一主面を有する基板と、前記一主面に形成された磁気トンネル接合素子であっ
て、前記一主面に下から順に第１の導電材層、反強磁性
層、第１の磁性層、トンネルバリア層、第２の磁性層及
び第２の導電材層を重ねるか又は前記一主面に下から順
に第１の導電材層、第１の磁性層、トンネルバリア層、
第２の磁性層、反強磁性層及び第２の導電材層を重ねて
構成されたものと、前記一主面に形成され、前記磁気トンネル接合素子と実
質的に同一の積層構成を有する補助積層と、前記磁気トンネル接合素子及び前記補助積層を覆って前
記一主面に形成された絶縁膜とを備え、前記補助積層を、前記絶縁膜を平坦化するための平坦化
層又は前記絶縁膜の剥離を防止するための剥離防止層と
して用いた磁気トンネル接合装置。