JP2003008385A - 複合型ｌｃフィルタ回路及び複合型ｌｃフィルタ部品 - Google Patents
複合型ｌｃフィルタ回路及び複合型ｌｃフィルタ部品Info
- Publication number
- JP2003008385A JP2003008385A JP2001183913A JP2001183913A JP2003008385A JP 2003008385 A JP2003008385 A JP 2003008385A JP 2001183913 A JP2001183913 A JP 2001183913A JP 2001183913 A JP2001183913 A JP 2001183913A JP 2003008385 A JP2003008385 A JP 2003008385A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- band
- composite
- pass filter
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 63
- 230000008030 elimination Effects 0.000 claims abstract description 8
- 238000003379 elimination reaction Methods 0.000 claims abstract description 8
- 101001047783 Homo sapiens Histone PARylation factor 1 Proteins 0.000 abstract description 38
- 101000964789 Homo sapiens Zinc finger protein 83 Proteins 0.000 abstract description 38
- 238000003780 insertion Methods 0.000 abstract description 10
- 230000037431 insertion Effects 0.000 abstract description 10
- 102100024023 Histone PARylation factor 1 Human genes 0.000 abstract 2
- 102100040639 Zinc finger protein 83 Human genes 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 20
- 101000964795 Homo sapiens Zinc finger protein 84 Proteins 0.000 description 11
- 102100040636 Zinc finger protein 84 Human genes 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 238000010295 mobile communication Methods 0.000 description 5
- 101000818752 Homo sapiens Zinc finger protein 17 Proteins 0.000 description 4
- 102100021376 Zinc finger protein 17 Human genes 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 設計の自由度が大きく、挿入損失が小さい複
合型ＬＣフィルタ回路及び複合型ＬＣフィルタ部品を提
供する。 【解決手段】 複合型ＬＣフィルタ回路１０は、低域通
過フィルタＬＰＦ１と、二つの帯域阻止フィルタＢＥＦ
１，ＢＥＦ２と、高域通過フィルタＨＰＦ１とで構成さ
れている。低域通過フィルタＬＰＦ１は、共通入力端子
１と出力端子２との間に接続され、その通過帯域はｆ１
に設定されている。高域通過フィルタＨＰＦ１は、共通
入力端子１と出力端子４との間に接続され、その通過帯
域はｆ３（＞ｆ１）に設定されている。二つの帯域阻止
フィルタＢＥＦ１，ＢＥＦ２は、共通入力端子１と出力
端子３との間に縦続接続され、その通過帯域はｆ２（ｆ
１＜ｆ２＜ｆ３）に設定されている。
合型ＬＣフィルタ回路及び複合型ＬＣフィルタ部品を提
供する。 【解決手段】 複合型ＬＣフィルタ回路１０は、低域通
過フィルタＬＰＦ１と、二つの帯域阻止フィルタＢＥＦ
１，ＢＥＦ２と、高域通過フィルタＨＰＦ１とで構成さ
れている。低域通過フィルタＬＰＦ１は、共通入力端子
１と出力端子２との間に接続され、その通過帯域はｆ１
に設定されている。高域通過フィルタＨＰＦ１は、共通
入力端子１と出力端子４との間に接続され、その通過帯
域はｆ３（＞ｆ１）に設定されている。二つの帯域阻止
フィルタＢＥＦ１，ＢＥＦ２は、共通入力端子１と出力
端子３との間に縦続接続され、その通過帯域はｆ２（ｆ
１＜ｆ２＜ｆ３）に設定されている。
Description
【０００１】
【発明の属する技術分野】本発明は、複合型ＬＣフィル
タ回路及び複合型ＬＣフィルタ部品、例えば携帯電話等
の移動体通信機器に使用される複合型ＬＣフィルタ回路
及び複合型ＬＣフィルタ部品に関する。
タ回路及び複合型ＬＣフィルタ部品、例えば携帯電話等
の移動体通信機器に使用される複合型ＬＣフィルタ回路
及び複合型ＬＣフィルタ部品に関する。
【０００２】
【従来の技術】従来、三つ以上の異なる周波数の信号を
分波、あるいは合波する回路は、複数の帯域通過フィル
タ（バンドパスフィルタ）を組み合わせて構成されてい
た。
分波、あるいは合波する回路は、複数の帯域通過フィル
タ（バンドパスフィルタ）を組み合わせて構成されてい
た。
【０００３】
【発明が解決しようとする課題】ところが、従来の帯域
通過フィルタのみで構成された分波回路又は合波回路で
は、移動体通信機器等を設計する際の自由度が小さく、
近年の移動体通信機器のシステムの多様化に適応しにく
いという問題があった。また、帯域通過フィルタのみで
構成された分波回路又は合波回路は、構成素子数が多
く、挿入損失が比較的大きいという問題もあった。
通過フィルタのみで構成された分波回路又は合波回路で
は、移動体通信機器等を設計する際の自由度が小さく、
近年の移動体通信機器のシステムの多様化に適応しにく
いという問題があった。また、帯域通過フィルタのみで
構成された分波回路又は合波回路は、構成素子数が多
く、挿入損失が比較的大きいという問題もあった。
【０００４】そこで、本発明の目的は、設計の自由度が
大きく、挿入損失が小さい複合型ＬＣフィルタ回路及び
複合型ＬＣフィルタ部品を提供することにある。
大きく、挿入損失が小さい複合型ＬＣフィルタ回路及び
複合型ＬＣフィルタ部品を提供することにある。
【０００５】
【課題を解決するための手段と作用】前記目的を達成す
るため、本発明に係る複合型ＬＣフィルタ回路は、少な
くとも三つの異なる周波数の信号を分波する複合型ＬＣ
フィルタ回路であって、少なくとも低域通過フィルタと
高域通過フィルタにて構成された分波回路を備えている
ことを特徴とする。また、本発明に係る複合型ＬＣフィ
ルタ回路は、少なくとも三つの異なる周波数の信号を合
波する複合型ＬＣフィルタ回路であって、少なくとも低
域通過フィルタと高域通過フィルタにて構成された合波
回路を備えていることを特徴とする。そして、仕様に合
わせて、低域通過フィルタ及び高域通過フィルタの他
に、帯域通過フィルタや帯域阻止フィルタが使用され
る。
るため、本発明に係る複合型ＬＣフィルタ回路は、少な
くとも三つの異なる周波数の信号を分波する複合型ＬＣ
フィルタ回路であって、少なくとも低域通過フィルタと
高域通過フィルタにて構成された分波回路を備えている
ことを特徴とする。また、本発明に係る複合型ＬＣフィ
ルタ回路は、少なくとも三つの異なる周波数の信号を合
波する複合型ＬＣフィルタ回路であって、少なくとも低
域通過フィルタと高域通過フィルタにて構成された合波
回路を備えていることを特徴とする。そして、仕様に合
わせて、低域通過フィルタ及び高域通過フィルタの他
に、帯域通過フィルタや帯域阻止フィルタが使用され
る。
【０００６】以上の構成により、帯域通過フィルタだけ
ではなく、低域通過フィルタや高域通過フィルタ等のフ
ィルタを採用することができ、移動体通信機器等の設計
の自由度が大きくなる。
ではなく、低域通過フィルタや高域通過フィルタ等のフ
ィルタを採用することができ、移動体通信機器等の設計
の自由度が大きくなる。
【０００７】また、本発明に係る複合型ＬＣフィルタ部
品は、前述の特徴を有する複合型ＬＣフィルタ回路を、
複数の絶縁体層を積み重ねて構成した積層体に設けたこ
とを特徴とする。以上の構成により、小型でかつ低背の
複合型ＬＣフィルタ部品が得られる。
品は、前述の特徴を有する複合型ＬＣフィルタ回路を、
複数の絶縁体層を積み重ねて構成した積層体に設けたこ
とを特徴とする。以上の構成により、小型でかつ低背の
複合型ＬＣフィルタ部品が得られる。
【０００８】
【発明の実施の形態】以下、本発明に係る複合型ＬＣフ
ィルタ回路及び複合型ＬＣフィルタ部品の実施の形態に
ついて添付の図面を参照して説明する。
ィルタ回路及び複合型ＬＣフィルタ部品の実施の形態に
ついて添付の図面を参照して説明する。
【０００９】［第１実施形態、図１〜図３］本発明に係
る複合型ＬＣフィルタ回路の一実施形態を示す電気回路
図とブロック図を、それぞれ図１の（Ａ）及び（Ｂ）に
示す。図１に示すように、複合型ＬＣフィルタ回路１０
は、低域通過フィルタ（ローパスフィルタ）ＬＰＦ１
と、二つの帯域阻止フィルタ（バンドエリミュネーショ
ンフィルタ）ＢＥＦ１，ＢＥＦ２と、高域通過フィルタ
（ハイパスフィルタ）ＨＰＦ１とで構成されている。低
域通過フィルタＬＰＦ１は、共通入力端子１と出力端子
２との間に接続され、その通過帯域はｆ１に設定されて
いる。高域通過フィルタＨＰＦ１は、共通入力端子１と
出力端子４との間に接続され、その通過帯域はｆ３（＞
ｆ１）に設定されている。二つの帯域阻止フィルタＢＥ
Ｆ１，ＢＥＦ２は、共通入力端子１と出力端子３との間
に縦続接続され、その通過帯域はｆ２（ｆ１＜ｆ２＜ｆ
３）に設定されている。
る複合型ＬＣフィルタ回路の一実施形態を示す電気回路
図とブロック図を、それぞれ図１の（Ａ）及び（Ｂ）に
示す。図１に示すように、複合型ＬＣフィルタ回路１０
は、低域通過フィルタ（ローパスフィルタ）ＬＰＦ１
と、二つの帯域阻止フィルタ（バンドエリミュネーショ
ンフィルタ）ＢＥＦ１，ＢＥＦ２と、高域通過フィルタ
（ハイパスフィルタ）ＨＰＦ１とで構成されている。低
域通過フィルタＬＰＦ１は、共通入力端子１と出力端子
２との間に接続され、その通過帯域はｆ１に設定されて
いる。高域通過フィルタＨＰＦ１は、共通入力端子１と
出力端子４との間に接続され、その通過帯域はｆ３（＞
ｆ１）に設定されている。二つの帯域阻止フィルタＢＥ
Ｆ１，ＢＥＦ２は、共通入力端子１と出力端子３との間
に縦続接続され、その通過帯域はｆ２（ｆ１＜ｆ２＜ｆ
３）に設定されている。
【００１０】２次の低域通過フィルタＬＰＦ１は、イン
ダクタＬ１及びコンデンサＣ１，Ｃ２からなる。インダ
クタＬ１とコンデンサＣ１からなる並列共振回路の並列
共振周波数は、帯域阻止フィルタＢＥＦ１，ＢＥＦ２の
通過帯域ｆ２内あるいは高域通過フィルタＨＰＦ１の通
過帯域ｆ３内、もしくは、帯域ｆ２とｆ３の間の周波数
に入るように設計されている。つまり、低域通過フィル
タＬＰＦ１は、帯域阻止フィルタＢＥＦ１，ＢＥＦ２の
通過帯域ｆ２及び高域通過フィルタＨＰＦ１の通過帯域
ｆ３内において、インピーダンスが殆ど無限大になるよ
うに、減衰極が帯域ｆ２又はｆ３内もしくは帯域ｆ２と
ｆ３の間の周波数に位置している。
ダクタＬ１及びコンデンサＣ１，Ｃ２からなる。インダ
クタＬ１とコンデンサＣ１からなる並列共振回路の並列
共振周波数は、帯域阻止フィルタＢＥＦ１，ＢＥＦ２の
通過帯域ｆ２内あるいは高域通過フィルタＨＰＦ１の通
過帯域ｆ３内、もしくは、帯域ｆ２とｆ３の間の周波数
に入るように設計されている。つまり、低域通過フィル
タＬＰＦ１は、帯域阻止フィルタＢＥＦ１，ＢＥＦ２の
通過帯域ｆ２及び高域通過フィルタＨＰＦ１の通過帯域
ｆ３内において、インピーダンスが殆ど無限大になるよ
うに、減衰極が帯域ｆ２又はｆ３内もしくは帯域ｆ２と
ｆ３の間の周波数に位置している。
【００１１】また、３次の高域通過フィルタＨＰＦ１
は、コンデンサＣ５〜Ｃ７及びインダクタＬ４からな
る。インダクタＬ４とコンデンサＣ７からなる直列共振
回路の直列共振周波数は、低域通過フィルタＬＰＦ１の
通過帯域ｆ１内あるいは帯域阻止フィルタＢＥＦ１，Ｂ
ＥＦ２の通過帯域ｆ２内、もしくは、帯域ｆ１とｆ２の
間の周波数に入るように設計されている。つまり、高域
通過フィルタＨＰＦ１は、低域通過フィルタＬＰＦ１の
通過帯域ｆ１及び帯域阻止フィルタＢＥＦ１，ＢＥＦ２
の通過帯域ｆ２内において、インピーダンスが殆ど無限
大になるように、減衰極が帯域ｆ１又はｆ２内もしくは
帯域ｆ１とｆ２の間の周波数に位置している。
は、コンデンサＣ５〜Ｃ７及びインダクタＬ４からな
る。インダクタＬ４とコンデンサＣ７からなる直列共振
回路の直列共振周波数は、低域通過フィルタＬＰＦ１の
通過帯域ｆ１内あるいは帯域阻止フィルタＢＥＦ１，Ｂ
ＥＦ２の通過帯域ｆ２内、もしくは、帯域ｆ１とｆ２の
間の周波数に入るように設計されている。つまり、高域
通過フィルタＨＰＦ１は、低域通過フィルタＬＰＦ１の
通過帯域ｆ１及び帯域阻止フィルタＢＥＦ１，ＢＥＦ２
の通過帯域ｆ２内において、インピーダンスが殆ど無限
大になるように、減衰極が帯域ｆ１又はｆ２内もしくは
帯域ｆ１とｆ２の間の周波数に位置している。
【００１２】さらに、帯域阻止フィルタＢＥＦ１はイン
ダクタＬ２とコンデンサＣ３の並列共振回路からなり、
帯域阻止フィルタＢＥＦ２はインダクタＬ３とコンデン
サＣ４の並列共振回路からなる。そして、帯域阻止フィ
ルタＢＥＦ１の共振周波数を、低域通過フィルタＬＰＦ
１の通過帯域ｆ１内に入るように設計するとともに、帯
域阻止フィルタＢＥＦ２の共振周波数を、高域通過フィ
ルタＨＰＦ１の通過帯域ｆ３内に入るように設計する。
従って、帯域阻止フィルタＢＥＦ１，ＢＥＦ２は、それ
ぞれ帯域ｆ１，ｆ３内に減衰極が位置し、帯域ｆ１，ｆ
３内においてフィルタＢＥＦ１，ＢＥＦ２のインピーダ
ンスは無限大になっている。
ダクタＬ２とコンデンサＣ３の並列共振回路からなり、
帯域阻止フィルタＢＥＦ２はインダクタＬ３とコンデン
サＣ４の並列共振回路からなる。そして、帯域阻止フィ
ルタＢＥＦ１の共振周波数を、低域通過フィルタＬＰＦ
１の通過帯域ｆ１内に入るように設計するとともに、帯
域阻止フィルタＢＥＦ２の共振周波数を、高域通過フィ
ルタＨＰＦ１の通過帯域ｆ３内に入るように設計する。
従って、帯域阻止フィルタＢＥＦ１，ＢＥＦ２は、それ
ぞれ帯域ｆ１，ｆ３内に減衰極が位置し、帯域ｆ１，ｆ
３内においてフィルタＢＥＦ１，ＢＥＦ２のインピーダ
ンスは無限大になっている。
【００１３】つまり、低域通過フィルタＬＰＦ１の通過
帯域ｆ１は、高域通過フィルタＨＰＦ１と帯域阻止フィ
ルタＢＥＦ１のインピーダンスが無限大になる周波数領
域である。縦続接続された帯域阻止フィルタＢＥＦ１，
ＢＥＦ２の通過帯域ｆ２は、低域通過フィルタＬＰＦ１
と高域通過フィルタＨＰＦ１のインピーダンスが無限大
になる周波数領域である。高域通過フィルタＨＰＦ１の
通過帯域ｆ３は、低域通過フィルタＬＰＦ１と帯域阻止
フィルタＢＥＦ２のインピーダンスが無限大になる周波
数領域である。この結果、信号の漏れが少なく、各フィ
ルタの挿入損失を小さくできる。また、信号が通過する
素子数を、従来の帯域通過フィルタのみで構成した分波
回路の場合と比較して少なくでき、挿入損失の低減をよ
り一層図ることができる。
帯域ｆ１は、高域通過フィルタＨＰＦ１と帯域阻止フィ
ルタＢＥＦ１のインピーダンスが無限大になる周波数領
域である。縦続接続された帯域阻止フィルタＢＥＦ１，
ＢＥＦ２の通過帯域ｆ２は、低域通過フィルタＬＰＦ１
と高域通過フィルタＨＰＦ１のインピーダンスが無限大
になる周波数領域である。高域通過フィルタＨＰＦ１の
通過帯域ｆ３は、低域通過フィルタＬＰＦ１と帯域阻止
フィルタＢＥＦ２のインピーダンスが無限大になる周波
数領域である。この結果、信号の漏れが少なく、各フィ
ルタの挿入損失を小さくできる。また、信号が通過する
素子数を、従来の帯域通過フィルタのみで構成した分波
回路の場合と比較して少なくでき、挿入損失の低減をよ
り一層図ることができる。
【００１４】以上の構成からなる複合型ＬＣフィルタ回
路１０において、帯域ｆ１の高周波信号は共通入力端子
１と出力端子２との間を通過し、帯域ｆ２の高周波信号
は共通入力端子１と出力端子３との間を通過し、帯域ｆ
３の高周波信号は共通入力端子１と出力端子４との間を
通過する。
路１０において、帯域ｆ１の高周波信号は共通入力端子
１と出力端子２との間を通過し、帯域ｆ２の高周波信号
は共通入力端子１と出力端子３との間を通過し、帯域ｆ
３の高周波信号は共通入力端子１と出力端子４との間を
通過する。
【００１５】例えば、８００ＭＨｚのＡＭＰＳ（Ａｄｖ
ａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｅｒｖｉｃ
ｅ）の高周波信号と、１．５ＧＨｚのＧＰＳ（Ｇｌｏｂ
ａｌＰｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）の高周波
信号と、１．８〜１．９ＧＨｚのＰＣＳ（Ｐｅｒｓｏｎ
ａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｒｖｉｃｅ）
の高周波信号とを分波する場合には、共通入力端子１に
アンテナを接続し、出力端子２に８００ＭＨｚに対応し
た受信回路を接続し、出力端子３に１．５ＧＨｚに対応
した受信回路を接続し、出力端子４に１．８〜１．９Ｇ
Ｈｚに対応した受信回路を接続する。
ａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｅｒｖｉｃ
ｅ）の高周波信号と、１．５ＧＨｚのＧＰＳ（Ｇｌｏｂ
ａｌＰｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）の高周波
信号と、１．８〜１．９ＧＨｚのＰＣＳ（Ｐｅｒｓｏｎ
ａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｒｖｉｃｅ）
の高周波信号とを分波する場合には、共通入力端子１に
アンテナを接続し、出力端子２に８００ＭＨｚに対応し
た受信回路を接続し、出力端子３に１．５ＧＨｚに対応
した受信回路を接続し、出力端子４に１．８〜１．９Ｇ
Ｈｚに対応した受信回路を接続する。
【００１６】これにより、アンテナが受信した８００Ｍ
Ｈｚの受信信号は、低域通過フィルタＬＰＦ１を通過し
て８００ＭＨｚの受信回路に出力される。アンテナが受
信した１．５ＧＨｚの受信信号は、帯域阻止フィルタＢ
ＥＦ１，ＢＥＦ２を通過して１．５ＧＨｚの受信回路に
出力される。アンテナが受信した１．８〜１．９ＧＨｚ
の受信信号は、高域通過フィルタＨＰＦ１を通過して
１．８〜１．９ＧＨｚの受信回路に出力される。
Ｈｚの受信信号は、低域通過フィルタＬＰＦ１を通過し
て８００ＭＨｚの受信回路に出力される。アンテナが受
信した１．５ＧＨｚの受信信号は、帯域阻止フィルタＢ
ＥＦ１，ＢＥＦ２を通過して１．５ＧＨｚの受信回路に
出力される。アンテナが受信した１．８〜１．９ＧＨｚ
の受信信号は、高域通過フィルタＨＰＦ１を通過して
１．８〜１．９ＧＨｚの受信回路に出力される。
【００１７】ところで、前記説明は、複合型ＬＣフィル
タ回路１０を分波器に適用する場合についての説明であ
るが、この複合型ＬＣフィルタ回路１０は合波器に適用
することもできる。すなわち、低域通過フィルタＬＰＦ
１は共通出力端子１と入力端子２との間に接続され、高
域通過フィルタＨＰＦ１は共通出力端子１と入力端子４
との間に接続され、二つの帯域阻止フィルタＢＥＦ１，
ＢＥＦ２は共通出力端子１と入力端子３との間に縦続接
続される。さらに、共通出力端子１にアンテナを接続
し、入力端子２に帯域ｆ１に対応した送信回路を接続
し、入力端子３に帯域ｆ２に対応した送信回路を接続
し、入力端子４に帯域ｆ３に対応した送信回路を接続す
る。
タ回路１０を分波器に適用する場合についての説明であ
るが、この複合型ＬＣフィルタ回路１０は合波器に適用
することもできる。すなわち、低域通過フィルタＬＰＦ
１は共通出力端子１と入力端子２との間に接続され、高
域通過フィルタＨＰＦ１は共通出力端子１と入力端子４
との間に接続され、二つの帯域阻止フィルタＢＥＦ１，
ＢＥＦ２は共通出力端子１と入力端子３との間に縦続接
続される。さらに、共通出力端子１にアンテナを接続
し、入力端子２に帯域ｆ１に対応した送信回路を接続
し、入力端子３に帯域ｆ２に対応した送信回路を接続
し、入力端子４に帯域ｆ３に対応した送信回路を接続す
る。
【００１８】そして、図１において、一点鎖線ｆ１，ｆ
２，ｆ３で示すように、各送信回路から出力された送信
信号は、それぞれ低域通過フィルタＬＰＦ１、帯域阻止
フィルタＢＥＦ１，ＢＥＦ２および高域通過フィルタＨ
ＰＦ１を通過した後、合波されて一つの信号として共通
出力端子１から出力される。
２，ｆ３で示すように、各送信回路から出力された送信
信号は、それぞれ低域通過フィルタＬＰＦ１、帯域阻止
フィルタＢＥＦ１，ＢＥＦ２および高域通過フィルタＨ
ＰＦ１を通過した後、合波されて一つの信号として共通
出力端子１から出力される。
【００１９】なお、分波または合波する高周波信号の組
み合わせは、ＰＤＣ ８００（Ｐｅｒｓｏｎａｌ Ｄｉ
ｇｉｔａｌ Ｃｅｌｌｕｌａｒ ８００）の高周波信号
と、ＰＤＣ １５００の高周波信号と、Ｗ−ＣＤＭＡの
高周波信号とであってもよい。あるいは、ＧＳＭの高周
波信号と、ＤＣＳの高周波信号と、Ｗ−ＣＤＭＡの高周
波信号との組み合わせであってもよい。
み合わせは、ＰＤＣ ８００（Ｐｅｒｓｏｎａｌ Ｄｉ
ｇｉｔａｌ Ｃｅｌｌｕｌａｒ ８００）の高周波信号
と、ＰＤＣ １５００の高周波信号と、Ｗ−ＣＤＭＡの
高周波信号とであってもよい。あるいは、ＧＳＭの高周
波信号と、ＤＣＳの高周波信号と、Ｗ−ＣＤＭＡの高周
波信号との組み合わせであってもよい。
【００２０】図１の回路構成を有する複合型ＬＣフィル
タ部品１０Ａの一例の分解斜視図を図２に示す。図２に
示すように、複合型ＬＣフィルタ部品１０Ａは、各フィ
ルタを、絶縁体シート１１を積み重ねてなる積層体内に
配置している。絶縁体シート１１は、セラミックの誘電
体粉末や磁性体粉末を結合剤等と一緒に混練したものを
シート状にしたものである。各絶縁体シート１１のシー
ト厚は所定の寸法に設定されている。
タ部品１０Ａの一例の分解斜視図を図２に示す。図２に
示すように、複合型ＬＣフィルタ部品１０Ａは、各フィ
ルタを、絶縁体シート１１を積み重ねてなる積層体内に
配置している。絶縁体シート１１は、セラミックの誘電
体粉末や磁性体粉末を結合剤等と一緒に混練したものを
シート状にしたものである。各絶縁体シート１１のシー
ト厚は所定の寸法に設定されている。
【００２１】絶縁体シート１１の表面に設けたコンデン
サパターン１７は、絶縁体シート１１を挟んでコンデン
サパターン１６，１８に対向し、コンデンサＣ１，Ｃ２
を形成している。引出しパターン１９は、ビアホール３
０を介して渦巻形状のコイル導体パターンからなるイン
ダクタＬ１に電気的に接続している。コンデンサパター
ン２８は、コンデンサパターン２６，２７，２９にそれ
ぞれ対向してコンデンサＣ５，Ｃ６，Ｃ７を形成してい
る。コンデンサパターン２９は、ビアホール３０を介し
て渦巻形状のコイル導体パターンからなるインダクタＬ
４に電気的に接続している。
サパターン１７は、絶縁体シート１１を挟んでコンデン
サパターン１６，１８に対向し、コンデンサＣ１，Ｃ２
を形成している。引出しパターン１９は、ビアホール３
０を介して渦巻形状のコイル導体パターンからなるイン
ダクタＬ１に電気的に接続している。コンデンサパター
ン２８は、コンデンサパターン２６，２７，２９にそれ
ぞれ対向してコンデンサＣ５，Ｃ６，Ｃ７を形成してい
る。コンデンサパターン２９は、ビアホール３０を介し
て渦巻形状のコイル導体パターンからなるインダクタＬ
４に電気的に接続している。
【００２２】同様に、絶縁体シート１１の表面にそれぞ
れ設けたコンデンサパターン２０，２１は、コンデンサ
パターン２２，２３に対向してコンデンサＣ３，Ｃ４を
形成している。引出しパターン２４，２５は、それぞれ
ビアホール３０を介して渦巻形状のコイル導体パターン
からなるインダクタＬ２，Ｌ３に電気的に接続してい
る。コンデンサパターン２２と２３の中間接続点は、ビ
アホール３０を介してインダクタＬ２とＬ３の中間接続
点に電気的に接続している。これらコンデンサパターン
やコイル導体パターンは、スパッタリング法、蒸着法、
印刷法、フォトリソグラフィ等の方法により形成され、
Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ等の材料からなる。
れ設けたコンデンサパターン２０，２１は、コンデンサ
パターン２２，２３に対向してコンデンサＣ３，Ｃ４を
形成している。引出しパターン２４，２５は、それぞれ
ビアホール３０を介して渦巻形状のコイル導体パターン
からなるインダクタＬ２，Ｌ３に電気的に接続してい
る。コンデンサパターン２２と２３の中間接続点は、ビ
アホール３０を介してインダクタＬ２とＬ３の中間接続
点に電気的に接続している。これらコンデンサパターン
やコイル導体パターンは、スパッタリング法、蒸着法、
印刷法、フォトリソグラフィ等の方法により形成され、
Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ等の材料からなる。
【００２３】各シート１１は積み重ねられ、一体的に焼
成されることにより、図３に示すように積層体４０とさ
れる。積層体４０の手前側の側面には共通入力端子１が
形成され、奥側の側面には出力端子３及びグランド端子
Ｇが形成されている。積層体４０の左の端面には出力端
子２が形成され、右の端面には出力端子４が形成されて
いる。端子１〜４，Ｇはスパッタリング法、蒸着法、塗
布法等の方法によって形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐ
ｄ，Ｃｕ，Ｃｕ合金等の材料からなる。
成されることにより、図３に示すように積層体４０とさ
れる。積層体４０の手前側の側面には共通入力端子１が
形成され、奥側の側面には出力端子３及びグランド端子
Ｇが形成されている。積層体４０の左の端面には出力端
子２が形成され、右の端面には出力端子４が形成されて
いる。端子１〜４，Ｇはスパッタリング法、蒸着法、塗
布法等の方法によって形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐ
ｄ，Ｃｕ，Ｃｕ合金等の材料からなる。
【００２４】共通入力端子１は、コンデンサパターン１
８，２６、コンデンサパターン２０及び引出しパターン
１９，２４に電気的に接続されている。出力端子２は、
コンデンサパターン１７及びインダクタＬ１のコイル導
体パターンに電気的に接続されている。出力端子３は、
コンデンサパターン２１及び引出しパターン２５に電気
的に接続されている。出力端子４は、コンデンサパター
ン２７に電気的に接続されている。グランド端子Ｇはコ
ンデンサパターン１６及びインダクタＬ４のコイル導体
パターンに電気的に接続されている。こうして、積層体
４０に、図１の回路を形成することにより、低背かつ小
型のＬＣフィルタ部品１０Ａを得ることができる。
８，２６、コンデンサパターン２０及び引出しパターン
１９，２４に電気的に接続されている。出力端子２は、
コンデンサパターン１７及びインダクタＬ１のコイル導
体パターンに電気的に接続されている。出力端子３は、
コンデンサパターン２１及び引出しパターン２５に電気
的に接続されている。出力端子４は、コンデンサパター
ン２７に電気的に接続されている。グランド端子Ｇはコ
ンデンサパターン１６及びインダクタＬ４のコイル導体
パターンに電気的に接続されている。こうして、積層体
４０に、図１の回路を形成することにより、低背かつ小
型のＬＣフィルタ部品１０Ａを得ることができる。
【００２５】［第２実施形態、図４］本発明に係る複合
型ＬＣフィルタ回路の第２実施形態を示す電気回路図と
ブロック図を、それぞれ図４の（Ａ）及び（Ｂ）に示
す。この複合型ＬＣフィルタ回路５０は、三つの異なる
周波数の信号を分波する回路として使用したり、あるい
は、三つの異なる周波数の信号を合波する回路として使
用したりできる。図４に示すように、複合型ＬＣフィル
タ回路５０は、低域通過フィルタＬＰＦ１と、帯域通過
フィルタ（バンドパスフィルタ）ＢＰＦと、高域通過フ
ィルタＨＰＦ１とで構成されている。低域通過フィルタ
ＬＰＦ１は、共通入出力端子１と入出力端子２との間に
接続され、その通過帯域はｆ１に設定されている。高域
通過フィルタＨＰＦ１は、共通入出力端子１と入出力端
子４との間に接続され、その通過帯域はｆ３（＞ｆ１）
に設定されている。帯域通過フィルタＢＰＦは、共通入
出力端子１と入出力端子３との間に接続され、その通過
帯域はｆ２（ｆ１＜ｆ２＜ｆ３）に設定されている。
型ＬＣフィルタ回路の第２実施形態を示す電気回路図と
ブロック図を、それぞれ図４の（Ａ）及び（Ｂ）に示
す。この複合型ＬＣフィルタ回路５０は、三つの異なる
周波数の信号を分波する回路として使用したり、あるい
は、三つの異なる周波数の信号を合波する回路として使
用したりできる。図４に示すように、複合型ＬＣフィル
タ回路５０は、低域通過フィルタＬＰＦ１と、帯域通過
フィルタ（バンドパスフィルタ）ＢＰＦと、高域通過フ
ィルタＨＰＦ１とで構成されている。低域通過フィルタ
ＬＰＦ１は、共通入出力端子１と入出力端子２との間に
接続され、その通過帯域はｆ１に設定されている。高域
通過フィルタＨＰＦ１は、共通入出力端子１と入出力端
子４との間に接続され、その通過帯域はｆ３（＞ｆ１）
に設定されている。帯域通過フィルタＢＰＦは、共通入
出力端子１と入出力端子３との間に接続され、その通過
帯域はｆ２（ｆ１＜ｆ２＜ｆ３）に設定されている。
【００２６】低域通過フィルタＬＰＦ１は、帯域通過フ
ィルタＢＰＦの通過帯域ｆ２及び高域通過フィルタＨＰ
Ｆ１の通過帯域ｆ３内において、インピーダンスが殆ど
無限大になるように設計されている。また、高域通過フ
ィルタＨＰＦ１は、低域通過フィルタＬＰＦ１の通過帯
域ｆ１及び帯域通過フィルタＢＰＦの通過帯域ｆ２内に
おいて、インピーダンスが殆ど無限大になるように設計
されている。
ィルタＢＰＦの通過帯域ｆ２及び高域通過フィルタＨＰ
Ｆ１の通過帯域ｆ３内において、インピーダンスが殆ど
無限大になるように設計されている。また、高域通過フ
ィルタＨＰＦ１は、低域通過フィルタＬＰＦ１の通過帯
域ｆ１及び帯域通過フィルタＢＰＦの通過帯域ｆ２内に
おいて、インピーダンスが殆ど無限大になるように設計
されている。
【００２７】さらに、帯域通過フィルタＢＰＦは、イン
ダクタＬ５とコンデンサＣ９の並列共振回路と、インダ
クタＬ６とコンデンサＣ１０の並列共振回路と、三つの
結合コンデンサＣ８，Ｃ１１，Ｃ１２からなる。そし
て、インダクタＬ５とコンデンサＣ９の並列共振周波
数、および、インダクタＬ６とコンデンサＣ１０の並列
共振周波数を、帯域通過フィルタＢＰＦの通過帯域ｆ２
内に入るように設計するとともに、コンデンサＣ１０を
付加することによる極を低域通過フィルタＬＰＦ１の通
過帯域ｆ１、および、高域通過フィルタＨＰＦ１の通過
帯域ｆ３内に入るように設計する。従って、帯域通過フ
ィルタＢＰＦは、それぞれ帯域ｆ１，ｆ３内に減衰極が
位置し、帯域ｆ１，ｆ３内においてフィルタＢＰＦのイ
ンピーダンスは殆ど無限大になっている。
ダクタＬ５とコンデンサＣ９の並列共振回路と、インダ
クタＬ６とコンデンサＣ１０の並列共振回路と、三つの
結合コンデンサＣ８，Ｃ１１，Ｃ１２からなる。そし
て、インダクタＬ５とコンデンサＣ９の並列共振周波
数、および、インダクタＬ６とコンデンサＣ１０の並列
共振周波数を、帯域通過フィルタＢＰＦの通過帯域ｆ２
内に入るように設計するとともに、コンデンサＣ１０を
付加することによる極を低域通過フィルタＬＰＦ１の通
過帯域ｆ１、および、高域通過フィルタＨＰＦ１の通過
帯域ｆ３内に入るように設計する。従って、帯域通過フ
ィルタＢＰＦは、それぞれ帯域ｆ１，ｆ３内に減衰極が
位置し、帯域ｆ１，ｆ３内においてフィルタＢＰＦのイ
ンピーダンスは殆ど無限大になっている。
【００２８】つまり、低域通過フィルタＬＰＦ１の通過
帯域ｆ１は、帯域通過フィルタＢＰＦと高域通過フィル
タＨＰＦ１のインピーダンスが無限大になる周波数領域
である。帯域通過フィルタＢＰＦの通過帯域ｆ２は、低
域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ１の
インピーダンスが無限大になる周波数領域である。高域
通過フィルタＨＰＦ１の通過帯域ｆ３は、低域通過フィ
ルタＬＰＦ１と帯域通過フィルタＢＰＦのインピーダン
スが無限大になる周波数領域である。この結果、信号の
漏れが少なく、各フィルタの挿入損失を小さくできる。
帯域ｆ１は、帯域通過フィルタＢＰＦと高域通過フィル
タＨＰＦ１のインピーダンスが無限大になる周波数領域
である。帯域通過フィルタＢＰＦの通過帯域ｆ２は、低
域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ１の
インピーダンスが無限大になる周波数領域である。高域
通過フィルタＨＰＦ１の通過帯域ｆ３は、低域通過フィ
ルタＬＰＦ１と帯域通過フィルタＢＰＦのインピーダン
スが無限大になる周波数領域である。この結果、信号の
漏れが少なく、各フィルタの挿入損失を小さくできる。
【００２９】［第３実施形態、図５］本発明に係る複合
型ＬＣフィルタ回路の第３実施形態を示す電気回路図と
ブロック図を、それぞれ図５の（Ａ）及び（Ｂ）に示
す。この複合型ＬＣフィルタ回路６０は、三つの異なる
周波数の信号を分波する回路として使用したり、あるい
は、三つの異なる周波数の信号を合波する回路として使
用したりできる。図５に示すように、複合型ＬＣフィル
タ回路６０は、二つの低域通過フィルタＬＰＦ１，ＬＰ
Ｆ２と、二つの高域通過フィルタＨＰＦ１，ＨＰＦ２と
で構成されている。共通入出力端子１と入出力端子２と
の間には、低域通過フィルタＬＰＦ１とＬＰＦ２が縦続
接続され、端子１と端子２の間の通過帯域はｆ１に設定
されている。共通入出力端子１と入出力端子４との間に
は、高域通過フィルタＨＰＦ１が接続され、端子１と端
子４の間の通過帯域はｆ３（＞ｆ１）に設定されてい
る。共通入出力端子１と入出力端子３との間には、低域
通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ２が縦
続接続され、端子１と端子３の間の通過帯域はｆ２（ｆ
１＜ｆ２＜ｆ３）に設定されている。
型ＬＣフィルタ回路の第３実施形態を示す電気回路図と
ブロック図を、それぞれ図５の（Ａ）及び（Ｂ）に示
す。この複合型ＬＣフィルタ回路６０は、三つの異なる
周波数の信号を分波する回路として使用したり、あるい
は、三つの異なる周波数の信号を合波する回路として使
用したりできる。図５に示すように、複合型ＬＣフィル
タ回路６０は、二つの低域通過フィルタＬＰＦ１，ＬＰ
Ｆ２と、二つの高域通過フィルタＨＰＦ１，ＨＰＦ２と
で構成されている。共通入出力端子１と入出力端子２と
の間には、低域通過フィルタＬＰＦ１とＬＰＦ２が縦続
接続され、端子１と端子２の間の通過帯域はｆ１に設定
されている。共通入出力端子１と入出力端子４との間に
は、高域通過フィルタＨＰＦ１が接続され、端子１と端
子４の間の通過帯域はｆ３（＞ｆ１）に設定されてい
る。共通入出力端子１と入出力端子３との間には、低域
通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ２が縦
続接続され、端子１と端子３の間の通過帯域はｆ２（ｆ
１＜ｆ２＜ｆ３）に設定されている。
【００３０】低域通過フィルタＬＰＦ１は、帯域ｆ１と
ｆ２の周波数を通過させるとともに、帯域ｆ３の周波数
内においてインピーダンスが無限大になるように設計さ
れている。低域通過フィルタＬＰＦ２は、帯域ｆ１の周
波数を通過させるとともに、帯域ｆ２の周波数内におい
てインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ１は、帯域ｆ３の周波数を
通過させるとともに、帯域ｆ１及びｆ２の周波数内にお
いてインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ２は、帯域ｆ２の周波数を
通過させるとともに、帯域ｆ１の周波数内においてイン
ピーダンスが無限大になるように設計されている。
ｆ２の周波数を通過させるとともに、帯域ｆ３の周波数
内においてインピーダンスが無限大になるように設計さ
れている。低域通過フィルタＬＰＦ２は、帯域ｆ１の周
波数を通過させるとともに、帯域ｆ２の周波数内におい
てインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ１は、帯域ｆ３の周波数を
通過させるとともに、帯域ｆ１及びｆ２の周波数内にお
いてインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ２は、帯域ｆ２の周波数を
通過させるとともに、帯域ｆ１の周波数内においてイン
ピーダンスが無限大になるように設計されている。
【００３１】つまり、端子１と端子２の間の通過帯域ｆ
１は、高域通過フィルタＨＰＦ１，ＨＰＦ２のインピー
ダンスが無限大になる周波数領域である。端子１と端子
３の間の通過帯域ｆ２は、低域通過フィルタＬＰＦ２と
高域通過フィルタＨＰＦ１のインピーダンスが無限大に
なる周波数領域である。端子１と端子４の間の通過帯域
ｆ３は、低域通過フィルタＬＰＦ１のインピーダンスが
無限大になる周波数領域である。この結果、信号の漏れ
が少なく、各フィルタの挿入損失を小さくできる。
１は、高域通過フィルタＨＰＦ１，ＨＰＦ２のインピー
ダンスが無限大になる周波数領域である。端子１と端子
３の間の通過帯域ｆ２は、低域通過フィルタＬＰＦ２と
高域通過フィルタＨＰＦ１のインピーダンスが無限大に
なる周波数領域である。端子１と端子４の間の通過帯域
ｆ３は、低域通過フィルタＬＰＦ１のインピーダンスが
無限大になる周波数領域である。この結果、信号の漏れ
が少なく、各フィルタの挿入損失を小さくできる。
【００３２】［第４実施形態、図６］本発明に係る複合
型ＬＣフィルタ回路の第４実施形態を示す電気回路図と
ブロック図を、それぞれ図６の（Ａ）及び（Ｂ）に示
す。この複合型ＬＣフィルタ回路７０は、三つの異なる
周波数の信号を分波する回路として使用したり、あるい
は、三つの異なる周波数の信号を合波する回路として使
用したりできる。図６に示すように、複合型ＬＣフィル
タ回路７０は、二つの低域通過フィルタＬＰＦ１，ＬＰ
Ｆ２と、二つの高域通過フィルタＨＰＦ１，ＨＰＦ２と
で構成されている。共通入出力端子１と入出力端子２と
の間には、低域通過フィルタＬＰＦ１が接続され、端子
１と端子２の間の通過帯域はｆ１に設定されている。共
通入出力端子１と入出力端子４との間には、高域通過フ
ィルタＨＰＦ１，ＨＰＦ２が縦続接続され、端子１と端
子４の間の通過帯域はｆ３（＞ｆ１）に設定されてい
る。共通入出力端子１と入出力端子３との間には、高域
通過フィルタＨＰＦ１と低域通過フィルタＬＰＦ２が縦
続接続され、端子１と端子３の間の通過帯域はｆ２（ｆ
１＜ｆ２＜ｆ３）に設定されている。
型ＬＣフィルタ回路の第４実施形態を示す電気回路図と
ブロック図を、それぞれ図６の（Ａ）及び（Ｂ）に示
す。この複合型ＬＣフィルタ回路７０は、三つの異なる
周波数の信号を分波する回路として使用したり、あるい
は、三つの異なる周波数の信号を合波する回路として使
用したりできる。図６に示すように、複合型ＬＣフィル
タ回路７０は、二つの低域通過フィルタＬＰＦ１，ＬＰ
Ｆ２と、二つの高域通過フィルタＨＰＦ１，ＨＰＦ２と
で構成されている。共通入出力端子１と入出力端子２と
の間には、低域通過フィルタＬＰＦ１が接続され、端子
１と端子２の間の通過帯域はｆ１に設定されている。共
通入出力端子１と入出力端子４との間には、高域通過フ
ィルタＨＰＦ１，ＨＰＦ２が縦続接続され、端子１と端
子４の間の通過帯域はｆ３（＞ｆ１）に設定されてい
る。共通入出力端子１と入出力端子３との間には、高域
通過フィルタＨＰＦ１と低域通過フィルタＬＰＦ２が縦
続接続され、端子１と端子３の間の通過帯域はｆ２（ｆ
１＜ｆ２＜ｆ３）に設定されている。
【００３３】低域通過フィルタＬＰＦ１は、帯域ｆ１の
周波数を通過させるとともに、帯域ｆ２及びｆ３の周波
数内においてインピーダンスが無限大になるように設計
されている。低域通過フィルタＬＰＦ２は、帯域ｆ２の
周波数を通過させるとともに、帯域ｆ３の周波数内にお
いてインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ１は、帯域ｆ２及びｆ３の
周波数を通過させるとともに、帯域ｆ１の周波数内にお
いてインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ２は、帯域ｆ３の周波数を
通過させるとともに、帯域ｆ２の周波数内においてイン
ピーダンスが無限大になるように設計されている。
周波数を通過させるとともに、帯域ｆ２及びｆ３の周波
数内においてインピーダンスが無限大になるように設計
されている。低域通過フィルタＬＰＦ２は、帯域ｆ２の
周波数を通過させるとともに、帯域ｆ３の周波数内にお
いてインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ１は、帯域ｆ２及びｆ３の
周波数を通過させるとともに、帯域ｆ１の周波数内にお
いてインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ２は、帯域ｆ３の周波数を
通過させるとともに、帯域ｆ２の周波数内においてイン
ピーダンスが無限大になるように設計されている。
【００３４】つまり、端子１と端子２の間の通過帯域ｆ
１は、高域通過フィルタＨＰＦ１のインピーダンスが無
限大になる周波数領域である。端子１と端子３の間の通
過帯域ｆ２は、低域通過フィルタＬＰＦ１と高域通過フ
ィルタＨＰＦ２のインピーダンスが無限大になる周波数
領域である。端子１と端子４の間の通過帯域ｆ３は、低
域通過フィルタＬＰＦ１，ＬＰＦ２のインピーダンスが
無限大になる周波数領域である。この結果、信号の漏れ
が少なく、各フィルタの挿入損失を小さくできる。
１は、高域通過フィルタＨＰＦ１のインピーダンスが無
限大になる周波数領域である。端子１と端子３の間の通
過帯域ｆ２は、低域通過フィルタＬＰＦ１と高域通過フ
ィルタＨＰＦ２のインピーダンスが無限大になる周波数
領域である。端子１と端子４の間の通過帯域ｆ３は、低
域通過フィルタＬＰＦ１，ＬＰＦ２のインピーダンスが
無限大になる周波数領域である。この結果、信号の漏れ
が少なく、各フィルタの挿入損失を小さくできる。
【００３５】［第５実施形態、図７］第５実施形態は、
周波数の異なる４種類の高周波信号（例えばＡＭＰＳ、
ＰＣＳ、ＧＰＳ及びＢｌｕｅ−ｆｏｏｔｈの高周波信
号）を分波したり、あるいは合波したりできる複合型Ｌ
Ｃフィルタ回路について説明する。第５実施形態の複合
型ＬＣフィルタ回路を示す電気回路図とブロック図を、
それぞれ図７の（Ａ）及び（Ｂ）に示す。
周波数の異なる４種類の高周波信号（例えばＡＭＰＳ、
ＰＣＳ、ＧＰＳ及びＢｌｕｅ−ｆｏｏｔｈの高周波信
号）を分波したり、あるいは合波したりできる複合型Ｌ
Ｃフィルタ回路について説明する。第５実施形態の複合
型ＬＣフィルタ回路を示す電気回路図とブロック図を、
それぞれ図７の（Ａ）及び（Ｂ）に示す。
【００３６】図７に示すように、複合型ＬＣフィルタ回
路８０は、三つの低域通過フィルタＬＰＦ１〜ＬＰＦ３
と、三つの高域通過フィルタＨＰＦ１〜ＨＰＦ３とで構
成されている。共通入出力端子１と入出力端子２との間
には、低域通過フィルタＬＰＦ１とＬＰＦ２が縦続接続
され、端子１と端子２の間の通過帯域はｆ１に設定され
ている。共通入出力端子１と入出力端子３との間には、
低域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ２
が縦続接続され、端子１と端子３の間の通過帯域はｆ２
に設定されている。共通入出力端子１と入出力端子４と
の間には、高域通過フィルタＨＰＦ１と低域通過フィル
タＬＰＦ３が縦続接続され、端子１と端子４の間の通過
帯域はｆ３に設定されている。共通入出力端子１と入出
力端子５との間には、高域通過フィルタＨＰＦ１，ＨＰ
Ｆ３が縦続接続され、端子１と端子５の間の通過帯域は
ｆ４に設定されている。通過帯域ｆ１〜ｆ４の間には、
ｆ１＜ｆ２＜ｆ３＜ｆ４の関係がある。
路８０は、三つの低域通過フィルタＬＰＦ１〜ＬＰＦ３
と、三つの高域通過フィルタＨＰＦ１〜ＨＰＦ３とで構
成されている。共通入出力端子１と入出力端子２との間
には、低域通過フィルタＬＰＦ１とＬＰＦ２が縦続接続
され、端子１と端子２の間の通過帯域はｆ１に設定され
ている。共通入出力端子１と入出力端子３との間には、
低域通過フィルタＬＰＦ１と高域通過フィルタＨＰＦ２
が縦続接続され、端子１と端子３の間の通過帯域はｆ２
に設定されている。共通入出力端子１と入出力端子４と
の間には、高域通過フィルタＨＰＦ１と低域通過フィル
タＬＰＦ３が縦続接続され、端子１と端子４の間の通過
帯域はｆ３に設定されている。共通入出力端子１と入出
力端子５との間には、高域通過フィルタＨＰＦ１，ＨＰ
Ｆ３が縦続接続され、端子１と端子５の間の通過帯域は
ｆ４に設定されている。通過帯域ｆ１〜ｆ４の間には、
ｆ１＜ｆ２＜ｆ３＜ｆ４の関係がある。
【００３７】低域通過フィルタＬＰＦ１は、帯域ｆ１と
ｆ２の周波数を通過させるとともに、帯域ｆ３及びｆ４
の周波数内においてインピーダンスが無限大になるよう
に設計されている。低域通過フィルタＬＰＦ２は、帯域
ｆ１の周波数を通過させるとともに、帯域ｆ２の周波数
内においてインピーダンスが無限大になるように設計さ
れている。低域通過フィルタＬＰＦ３は、帯域ｆ３の周
波数を通過させるとともに、帯域ｆ４の周波数内におい
てインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ１は、帯域ｆ３及びｆ４の
周波数を通過させるとともに、帯域ｆ１及びｆ２の周波
数内においてインピーダンスが無限大になるように設計
されている。高域通過フィルタＨＰＦ２は、帯域ｆ２の
周波数を通過させるとともに、帯域ｆ１の周波数内にお
いてインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ３は、帯域ｆ４の周波数を
通過させるとともに、帯域ｆ３の周波数内においてイン
ピーダンスが無限大になるように設計されている。
ｆ２の周波数を通過させるとともに、帯域ｆ３及びｆ４
の周波数内においてインピーダンスが無限大になるよう
に設計されている。低域通過フィルタＬＰＦ２は、帯域
ｆ１の周波数を通過させるとともに、帯域ｆ２の周波数
内においてインピーダンスが無限大になるように設計さ
れている。低域通過フィルタＬＰＦ３は、帯域ｆ３の周
波数を通過させるとともに、帯域ｆ４の周波数内におい
てインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ１は、帯域ｆ３及びｆ４の
周波数を通過させるとともに、帯域ｆ１及びｆ２の周波
数内においてインピーダンスが無限大になるように設計
されている。高域通過フィルタＨＰＦ２は、帯域ｆ２の
周波数を通過させるとともに、帯域ｆ１の周波数内にお
いてインピーダンスが無限大になるように設計されてい
る。高域通過フィルタＨＰＦ３は、帯域ｆ４の周波数を
通過させるとともに、帯域ｆ３の周波数内においてイン
ピーダンスが無限大になるように設計されている。
【００３８】つまり、端子１と端子２の間の通過帯域ｆ
１は、高域通過フィルタＨＰＦ１，ＨＰＦ２のインピー
ダンスが無限大になる周波数領域である。端子１と端子
３の間の通過帯域ｆ２は、低域通過フィルタＬＰＦ２と
高域通過フィルタＨＰＦ１のインピーダンスが無限大に
なる周波数領域である。端子１と端子４の間の通過帯域
ｆ３は、低域通過フィルタＬＰＦ１と高域通過フィルタ
ＨＰＦ３のインピーダンスが無限大になる周波数領域で
ある。端子１と端子５の間の通過帯域ｆ４は、低域通過
フィルタＬＰＦ１，ＬＰＦ３のインピーダンスが無限大
になる周波数領域である。この結果、信号の漏れが少な
く、各フィルタの挿入損失を小さくできる。
１は、高域通過フィルタＨＰＦ１，ＨＰＦ２のインピー
ダンスが無限大になる周波数領域である。端子１と端子
３の間の通過帯域ｆ２は、低域通過フィルタＬＰＦ２と
高域通過フィルタＨＰＦ１のインピーダンスが無限大に
なる周波数領域である。端子１と端子４の間の通過帯域
ｆ３は、低域通過フィルタＬＰＦ１と高域通過フィルタ
ＨＰＦ３のインピーダンスが無限大になる周波数領域で
ある。端子１と端子５の間の通過帯域ｆ４は、低域通過
フィルタＬＰＦ１，ＬＰＦ３のインピーダンスが無限大
になる周波数領域である。この結果、信号の漏れが少な
く、各フィルタの挿入損失を小さくできる。
【００３９】［他の実施形態］なお、本発明に係る複合
型ＬＣフィルタ回路及び複合型ＬＣフィルタ部品は前記
実施形態に限定するものではなく、その要旨の範囲内で
種々に変更することができる。例えば、インダクタパタ
ーンの形状は任意であり、渦巻状の他に、蛇行形状や直
線形状等であってもよい。
型ＬＣフィルタ回路及び複合型ＬＣフィルタ部品は前記
実施形態に限定するものではなく、その要旨の範囲内で
種々に変更することができる。例えば、インダクタパタ
ーンの形状は任意であり、渦巻状の他に、蛇行形状や直
線形状等であってもよい。
【００４０】また、前記実施形態は、三つあるいは四つ
の異なる周波数の信号を分波したり、あるいは、三つあ
るいは四つの異なる周波数の信号を合波したりするもの
であるが、これに限定されるものではなく、五つ以上の
異なる周波数の信号を分波あるいは合波するものに適用
してもよい。
の異なる周波数の信号を分波したり、あるいは、三つあ
るいは四つの異なる周波数の信号を合波したりするもの
であるが、これに限定されるものではなく、五つ以上の
異なる周波数の信号を分波あるいは合波するものに適用
してもよい。
【００４１】また、前記実施形態は個産品の場合を例に
して説明したが、量産時の場合には複数個分の複合型Ｌ
Ｃフィルタ部品を備えたマザー基板を製作し、所望のサ
イズに切り出して製品とする。さらに、前記実施形態
は、導体が形成された絶縁体シートを積み重ね後、一体
的に焼成するものであるが、必ずしもこれに限定されな
い。シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によって複合型ＬＣフィルタ部
品を製作してもよい。印刷等の手段によりペースト状の
絶縁体材料を塗布して絶縁体層を形成した後、その絶縁
体層の表面にペースト状の導電体材料を塗布して任意の
導体を形成する。次に、ペースト状の絶縁体材料を前記
導体の上から塗布する。こうして順に重ね塗りすること
によって積層構造を有する複合型ＬＣフィルタ部品が得
られる。
して説明したが、量産時の場合には複数個分の複合型Ｌ
Ｃフィルタ部品を備えたマザー基板を製作し、所望のサ
イズに切り出して製品とする。さらに、前記実施形態
は、導体が形成された絶縁体シートを積み重ね後、一体
的に焼成するものであるが、必ずしもこれに限定されな
い。シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によって複合型ＬＣフィルタ部
品を製作してもよい。印刷等の手段によりペースト状の
絶縁体材料を塗布して絶縁体層を形成した後、その絶縁
体層の表面にペースト状の導電体材料を塗布して任意の
導体を形成する。次に、ペースト状の絶縁体材料を前記
導体の上から塗布する。こうして順に重ね塗りすること
によって積層構造を有する複合型ＬＣフィルタ部品が得
られる。
【００４２】また、コンデンサやインダクタは、前記実
施形態では積層体内に内蔵しているが、その一部をチッ
プ部品に換えて、積層体の表面に実装したり、あるいは
外付けしたりしてもよい。
施形態では積層体内に内蔵しているが、その一部をチッ
プ部品に換えて、積層体の表面に実装したり、あるいは
外付けしたりしてもよい。
【００４３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、帯域通過フィルタだけでなく、低域通過フィ
ルタや高域通過フィルタ等の各種のフィルタを採用する
ことができ、携帯電話等の移動体通信機器を設計する際
の自由度が大きくなる。さらに、構成素子数を抑えるこ
とができ、挿入損失を小さくできる。
によれば、帯域通過フィルタだけでなく、低域通過フィ
ルタや高域通過フィルタ等の各種のフィルタを採用する
ことができ、携帯電話等の移動体通信機器を設計する際
の自由度が大きくなる。さらに、構成素子数を抑えるこ
とができ、挿入損失を小さくできる。
【図１】本発明に係る複合型ＬＣフィルタ回路の第１実
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
【図２】図２の回路を有する複合型ＬＣフィルタ部品の
分解斜視図。
分解斜視図。
【図３】図２に示した複合型ＬＣフィルタ部品の外観斜
視図。
視図。
【図４】本発明に係る複合型ＬＣフィルタ回路の第２実
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
【図５】本発明に係る複合型ＬＣフィルタ回路の第３実
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
【図６】本発明に係る複合型ＬＣフィルタ回路の第４実
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
【図７】本発明に係る複合型ＬＣフィルタ回路の第５実
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
施形態を示すもので、（Ａ）は電気回路図、（Ｂ）はブ
ロック図。
１０，５０，６０，７０，８０…複合型ＬＣフィルタ回
路 １０Ａ…複合型ＬＣフィルタ部品 １１…絶縁体シート ４０…積層体 ＬＰＦ１〜ＬＰＦ３…低域通過フィルタ ＨＰＦ１〜ＨＰＦ３…高域通過フィルタ ＢＥＦ１，ＢＥＦ２…帯域阻止フィルタ ＢＰＦ…帯域通過フィルタ
路 １０Ａ…複合型ＬＣフィルタ部品 １１…絶縁体シート ４０…積層体 ＬＰＦ１〜ＬＰＦ３…低域通過フィルタ ＨＰＦ１〜ＨＰＦ３…高域通過フィルタ ＢＥＦ１，ＢＥＦ２…帯域阻止フィルタ ＢＰＦ…帯域通過フィルタ
Claims (7)
- 【請求項１】 少なくとも三つの異なる周波数の信号を
分波する複合型ＬＣフィルタ回路において、 少なくとも低域通過フィルタと高域通過フィルタにて構
成された分波回路を備えていることを特徴とする複合型
ＬＣフィルタ回路。 - 【請求項２】 前記分波回路が、低域通過フィルタと高
域通過フィルタと帯域通過フィルタにて構成されている
ことを特徴とする請求項１に記載の複合型ＬＣフィルタ
回路。 - 【請求項３】 前記分波回路が、低域通過フィルタと高
域通過フィルタと帯域阻止フィルタにて構成されている
ことを特徴とする請求項１に記載の複合型ＬＣフィルタ
回路。 - 【請求項４】 少なくとも三つの異なる周波数の信号を
合波する複合型ＬＣフィルタ回路において、 少なくとも低域通過フィルタと高域通過フィルタにて構
成された合波回路を備えていることを特徴とする複合型
ＬＣフィルタ回路。 - 【請求項５】 前記合波回路が、低域通過フィルタと高
域通過フィルタと帯域通過フィルタにて構成されている
ことを特徴とする請求項４に記載の複合型ＬＣフィルタ
回路。 - 【請求項６】 前記合波回路が、低域通過フィルタと高
域通過フィルタと帯域阻止フィルタにて構成されている
ことを特徴とする請求項４に記載の複合型ＬＣフィルタ
回路。 - 【請求項７】 請求項１〜請求項６のいずれかに記載の
複合型ＬＣフィルタ回路を、複数の絶縁体層を積み重ね
て構成した積層体に設けたことを特徴とする複合型ＬＣ
フィルタ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183913A JP4442056B2 (ja) | 2001-06-18 | 2001-06-18 | 複合型ｌｃフィルタ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183913A JP4442056B2 (ja) | 2001-06-18 | 2001-06-18 | 複合型ｌｃフィルタ部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008385A true JP2003008385A (ja) | 2003-01-10 |
| JP4442056B2 JP4442056B2 (ja) | 2010-03-31 |
Family
ID=19023775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001183913A Expired - Lifetime JP4442056B2 (ja) | 2001-06-18 | 2001-06-18 | 複合型ｌｃフィルタ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4442056B2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184773A (ja) * | 2003-11-26 | 2005-07-07 | Kyocera Corp | 複合型分波回路、並びにそれを用いたチップ部品、高周波モジュール及び無線通信機器 |
| JP2005253045A (ja) * | 2004-02-03 | 2005-09-15 | Ntt Docomo Inc | 多周波帯用べき級数型プリディストータ |
| WO2006074291A1 (en) * | 2005-01-04 | 2006-07-13 | Tdk Corporation | Multiplexers employing bandpass-filter architectures |
| WO2006117102A1 (de) * | 2005-04-29 | 2006-11-09 | Epcos Ag | Elektrisches multiband-bauelement |
| JPWO2005048448A1 (ja) * | 2003-11-13 | 2007-05-31 | 日本電気株式会社 | 高周波増幅器 |
| JP2007525857A (ja) * | 2003-04-16 | 2007-09-06 | キョウセラ ワイヤレス コープ． | 周波数選択性の装置、およびそれの無線マルチバンド装置における通信信号の受信／送信方法 |
| JP2007266897A (ja) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | 分波器 |
| CN100384093C (zh) * | 2003-02-14 | 2008-04-23 | Tdk株式会社 | 前端模块 |
| JP2008278059A (ja) * | 2007-04-26 | 2008-11-13 | Antenna Giken Kk | 多周波共用送受信装置 |
| WO2008145659A1 (de) * | 2007-05-29 | 2008-12-04 | Epcos Ag | Multiband-filter |
| US7546091B2 (en) | 2004-03-16 | 2009-06-09 | Hitachi Metals, Ltd. | High-frequency circuit and high-frequency device |
| RU2396703C1 (ru) * | 2009-04-01 | 2010-08-10 | Федеральное государственное унитарное предприятие Омский научно-исследовательский институт приборостроения | Режекторный фильтр |
| JP2011259066A (ja) * | 2010-06-07 | 2011-12-22 | Murata Mfg Co Ltd | 高周波モジュール |
| WO2012153800A1 (ja) * | 2011-05-12 | 2012-11-15 | 株式会社村田製作所 | 高周波スイッチモジュール及び無線通信装置 |
| US8582547B2 (en) | 2006-12-19 | 2013-11-12 | Hitachi Metals, Ltd. | High frequency circuit, high frequency component and communication device |
| WO2014024761A1 (ja) * | 2012-08-10 | 2014-02-13 | 株式会社村田製作所 | 分岐回路および分岐ケーブル |
| JP2018170755A (ja) * | 2016-08-05 | 2018-11-01 | 株式会社村田製作所 | 高周波回路及び通信装置 |
| CN109155617A (zh) * | 2016-05-20 | 2019-01-04 | 高通股份有限公司 | 双侧电路 |
| CN109510604A (zh) * | 2018-11-13 | 2019-03-22 | 上海艾为电子技术股份有限公司 | 一种应用于射频前端的滤波器电路 |
| US10658720B2 (en) | 2017-07-03 | 2020-05-19 | Tdk Corporation | Multilayer electronic component |
| US11081767B2 (en) | 2019-03-18 | 2021-08-03 | Tdk Corporation | Multilayered filter device |
-
2001
- 2001-06-18 JP JP2001183913A patent/JP4442056B2/ja not_active Expired - Lifetime
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100384093C (zh) * | 2003-02-14 | 2008-04-23 | Tdk株式会社 | 前端模块 |
| US7420438B2 (en) | 2003-02-14 | 2008-09-02 | Tdk Corporation | Front end module |
| JP2007525857A (ja) * | 2003-04-16 | 2007-09-06 | キョウセラ ワイヤレス コープ． | 周波数選択性の装置、およびそれの無線マルチバンド装置における通信信号の受信／送信方法 |
| JP4867346B2 (ja) * | 2003-11-13 | 2012-02-01 | 日本電気株式会社 | 高周波増幅器 |
| JPWO2005048448A1 (ja) * | 2003-11-13 | 2007-05-31 | 日本電気株式会社 | 高周波増幅器 |
| JP2005184773A (ja) * | 2003-11-26 | 2005-07-07 | Kyocera Corp | 複合型分波回路、並びにそれを用いたチップ部品、高周波モジュール及び無線通信機器 |
| JP2005253045A (ja) * | 2004-02-03 | 2005-09-15 | Ntt Docomo Inc | 多周波帯用べき級数型プリディストータ |
| US7546091B2 (en) | 2004-03-16 | 2009-06-09 | Hitachi Metals, Ltd. | High-frequency circuit and high-frequency device |
| WO2006074291A1 (en) * | 2005-01-04 | 2006-07-13 | Tdk Corporation | Multiplexers employing bandpass-filter architectures |
| US7606184B2 (en) | 2005-01-04 | 2009-10-20 | Tdk Corporation | Multiplexers employing bandpass-filter architectures |
| WO2006117102A1 (de) * | 2005-04-29 | 2006-11-09 | Epcos Ag | Elektrisches multiband-bauelement |
| JP2007266897A (ja) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | 分波器 |
| US8582547B2 (en) | 2006-12-19 | 2013-11-12 | Hitachi Metals, Ltd. | High frequency circuit, high frequency component and communication device |
| JP2008278059A (ja) * | 2007-04-26 | 2008-11-13 | Antenna Giken Kk | 多周波共用送受信装置 |
| US8384496B2 (en) | 2007-05-29 | 2013-02-26 | Epcos Ag | Multiband filter |
| WO2008145659A1 (de) * | 2007-05-29 | 2008-12-04 | Epcos Ag | Multiband-filter |
| RU2396703C1 (ru) * | 2009-04-01 | 2010-08-10 | Федеральное государственное унитарное предприятие Омский научно-исследовательский институт приборостроения | Режекторный фильтр |
| US9007145B2 (en) | 2010-06-07 | 2015-04-14 | Murata Manufacturing Co., Ltd. | High-frequency signal balancing multiplexer |
| JP2011259066A (ja) * | 2010-06-07 | 2011-12-22 | Murata Mfg Co Ltd | 高周波モジュール |
| TWI484753B (zh) * | 2010-06-07 | 2015-05-11 | Murata Manufacturing Co | High frequency module |
| WO2012153800A1 (ja) * | 2011-05-12 | 2012-11-15 | 株式会社村田製作所 | 高周波スイッチモジュール及び無線通信装置 |
| JP5672375B2 (ja) * | 2011-05-12 | 2015-02-18 | 株式会社村田製作所 | 高周波スイッチモジュール及び無線通信装置 |
| WO2014024761A1 (ja) * | 2012-08-10 | 2014-02-13 | 株式会社村田製作所 | 分岐回路および分岐ケーブル |
| CN104521150A (zh) * | 2012-08-10 | 2015-04-15 | 株式会社村田制作所 | 分支电路及分支电缆 |
| JP5618034B2 (ja) * | 2012-08-10 | 2014-11-05 | 株式会社村田製作所 | 分岐ケーブル |
| CN104521150B (zh) * | 2012-08-10 | 2016-08-17 | 株式会社村田制作所 | 分支电路及分支电缆 |
| CN105978523A (zh) * | 2012-08-10 | 2016-09-28 | 株式会社村田制作所 | 分支电路及分支电缆 |
| US9467184B2 (en) | 2012-08-10 | 2016-10-11 | Murata Manufacturing Co., Ltd. | Branch circuit and branch cable |
| CN109155617A (zh) * | 2016-05-20 | 2019-01-04 | 高通股份有限公司 | 双侧电路 |
| JP2019522915A (ja) * | 2016-05-20 | 2019-08-15 | クアルコム，インコーポレイテッド | 両面回路 |
| CN109155617B (zh) * | 2016-05-20 | 2022-04-22 | 高通股份有限公司 | 双侧电路 |
| JP2018170755A (ja) * | 2016-08-05 | 2018-11-01 | 株式会社村田製作所 | 高周波回路及び通信装置 |
| US10658720B2 (en) | 2017-07-03 | 2020-05-19 | Tdk Corporation | Multilayer electronic component |
| CN109510604A (zh) * | 2018-11-13 | 2019-03-22 | 上海艾为电子技术股份有限公司 | 一种应用于射频前端的滤波器电路 |
| CN109510604B (zh) * | 2018-11-13 | 2023-10-13 | 上海艾为电子技术股份有限公司 | 一种应用于射频前端的滤波器电路 |
| US11081767B2 (en) | 2019-03-18 | 2021-08-03 | Tdk Corporation | Multilayered filter device |
| US11522259B2 (en) | 2019-03-18 | 2022-12-06 | Tdk Corporation | Multilayered filter device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4442056B2 (ja) | 2010-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4442056B2 (ja) | 複合型ｌｃフィルタ部品 | |
| WO2002052724A1 (en) | Multiplexer | |
| JP2004194240A (ja) | ３分波・合波器 | |
| JP2010141859A (ja) | ダイプレクサ及びマルチプレクサ | |
| US6521976B2 (en) | Multilayer LC composite component | |
| KR20030014646A (ko) | Ｌｃ 필터 회로, 적층형 ｌｃ 복합부품, 멀티플렉서 및무선 통신 장치 | |
| JP2008113432A (ja) | 積層型帯域通過フィルター | |
| JP2002280862A (ja) | 複合型ｌｃフィルタ回路及び複合型ｌｃフィルタ部品 | |
| JP2008271187A (ja) | 分波回路 | |
| JP2006128881A (ja) | ダイプレクサ | |
| JP2003060465A (ja) | ローパスフィルタ回路および積層型ローパスフィルタ | |
| JP2002217036A (ja) | 高周波複合回路及び高周波複合部品 | |
| JP7551317B2 (ja) | フィルタおよびマルチプレクサ | |
| JP2023094017A (ja) | フィルタ、マルチプレクサおよび通信用モジュール | |
| JP4842245B2 (ja) | トリプレクサ回路 | |
| JPH1098348A (ja) | 積層型分波器 | |
| US8400236B2 (en) | Electronic component | |
| JP2002344276A (ja) | 高周波電力分配・合成回路および高周波電力分配・合成部品 | |
| JP5549820B2 (ja) | トリプレクサ | |
| JP2002280864A (ja) | 電力２分配回路及び電力２分配部品 | |
| JPH09294042A (ja) | 積層型分波器 | |
| JP5285951B2 (ja) | バンドパスフィルタ及び積層型バンドパスフィルタ。 | |
| JP2000082932A (ja) | 積層型分波器 | |
| JP2003124771A (ja) | デュアルバンド携帯電話端末機用分波器。 | |
| JP4678570B2 (ja) | 分波器及びこれを用いた高周波複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4442056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |