JP2002538598A - Ｓｏｉ基板上のマイクロ電子部品用の静電放電保護デバイス - Google Patents
Ｓｏｉ基板上のマイクロ電子部品用の静電放電保護デバイスInfo
- Publication number
- JP2002538598A JP2002538598A JP2000596603A JP2000596603A JP2002538598A JP 2002538598 A JP2002538598 A JP 2002538598A JP 2000596603 A JP2000596603 A JP 2000596603A JP 2000596603 A JP2000596603 A JP 2000596603A JP 2002538598 A JP2002538598 A JP 2002538598A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- conductivity type
- diode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 49
- 238000004377 microelectronic Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000001465 metallisation Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 31
- 239000002344 surface layer Substances 0.000 description 8
- 239000007943 implant Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000036039 immunity Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/021—Manufacture or treatment of breakdown diodes
- H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
本発明は、静電放電に対して電子部品を保護するデバイスにおいて、基板の半導体層中に形成され、該半導体層が絶縁層を被覆しており、場合によって発生する静電放電を偏向させるべく前記部品の保護すべき接続端子に接続されているデバイスであって、直接分極されるように前記接続端子に接続されたツェナーダイオードを少なくとも１つ含んで成ることを特徴とするデバイスに関する。
Description
【０００１】
本発明は、例えばＳＯＩ基板といった、絶縁層上に形成された半導体層を含む
基板上に形成される電子部品のための静電放電保護用デバイスに関する。
基板上に形成される電子部品のための静電放電保護用デバイスに関する。
【０００２】
静電放電（ＥＳＤ）に対する保護は、電子システムの信頼性において重要な側
面の１つである。いくつかの情報源によると、静電放電に起因する損失は、８〜
３３％の間で変動する製品についての平均的損失に対応していた。これらの障害
に対する保護は、集積回路の製造及び機能環境、複数の集積回路を組立てたカー
ドについての保護といったあらゆるレベルで行なわれる。保護の一部分は、回路
自体によって確保されている。
面の１つである。いくつかの情報源によると、静電放電に起因する損失は、８〜
３３％の間で変動する製品についての平均的損失に対応していた。これらの障害
に対する保護は、集積回路の製造及び機能環境、複数の集積回路を組立てたカー
ドについての保護といったあらゆるレベルで行なわれる。保護の一部分は、回路
自体によって確保されている。
【０００３】 電子システム内で利用される異なる集積回路は、それらの入出力及び電源端子
を介してその環境に接続されており、従って、場合によって静電放電ＥＳＤが流
出しうるのはこれらの異なる端子を介してである。このとき、回路上での保護の
一般的原理は、回路の周辺部の各入出力端子レベルで、これらの端子とその電源
の間に保護構造を置くことにある。これらの保護構造は、逆ダイオード、ブロッ
クされたＭＯＳトランジスタ又はサイリスタであることが最も多い。これらのデ
バイスは、回路の機能を混乱させてはならず、回路内の情報ベクトルを構成する
最小限の入出力電流を回路の電源に向かって直接迂回させるような形で正常機能
時に開放したスイッチとして挙動しなければならない。反対に、放電の際には、
これらのデバイスは、静電放電が回路の中心部を劣化させるのを回避するため閉
鎖したスイッチとして挙動しなくてはならない。放電の場合には、保護が真に理
想的なスイッチとして機能する、すなわち直列抵抗ゼロで機能する場合、静電放
電はエネルギー損失なく従って劣化なく回路内を流れることになる。劣化を受け
ることなく保護デバイスが耐え得る静電放電電圧のことを固有耐性と呼ぶ。
を介してその環境に接続されており、従って、場合によって静電放電ＥＳＤが流
出しうるのはこれらの異なる端子を介してである。このとき、回路上での保護の
一般的原理は、回路の周辺部の各入出力端子レベルで、これらの端子とその電源
の間に保護構造を置くことにある。これらの保護構造は、逆ダイオード、ブロッ
クされたＭＯＳトランジスタ又はサイリスタであることが最も多い。これらのデ
バイスは、回路の機能を混乱させてはならず、回路内の情報ベクトルを構成する
最小限の入出力電流を回路の電源に向かって直接迂回させるような形で正常機能
時に開放したスイッチとして挙動しなければならない。反対に、放電の際には、
これらのデバイスは、静電放電が回路の中心部を劣化させるのを回避するため閉
鎖したスイッチとして挙動しなくてはならない。放電の場合には、保護が真に理
想的なスイッチとして機能する、すなわち直列抵抗ゼロで機能する場合、静電放
電はエネルギー損失なく従って劣化なく回路内を流れることになる。劣化を受け
ることなく保護デバイスが耐え得る静電放電電圧のことを固有耐性と呼ぶ。
【０００４】 スイッチの類は、我々が近づこうとしている理想的ケースを構成するものであ
る。実際には、保護は、引外しモードでのその電気特性維持電圧及びその直列抵
抗によって特徴づけされる。従って、保護を最適にすることは、その維持電圧が
回路の作動電圧よりも高いものでありながら最小限でありかつ最小限の直列抵抗
をもつ最小の外形寸法の構造を見い出すことに通じている。保護構造が占有する
表面を削減することとその抵抗を低減させることは一般に矛盾しており、これら
２つのファクタ間での妥協点に到達する必要がある。
る。実際には、保護は、引外しモードでのその電気特性維持電圧及びその直列抵
抗によって特徴づけされる。従って、保護を最適にすることは、その維持電圧が
回路の作動電圧よりも高いものでありながら最小限でありかつ最小限の直列抵抗
をもつ最小の外形寸法の構造を見い出すことに通じている。保護構造が占有する
表面を削減することとその抵抗を低減させることは一般に矛盾しており、これら
２つのファクタ間での妥協点に到達する必要がある。
【０００５】 現在では、増々低減される電圧下（３Ｖ未満、さらには２Ｖ未満）で機能する
集積回路を製造することが可能である。最大許容電圧も同様に低減されており、
保護構造の直列抵抗の最適化ならびに最適な維持電圧の獲得が、最も重要な問題
となっている。
集積回路を製造することが可能である。最大許容電圧も同様に低減されており、
保護構造の直列抵抗の最適化ならびに最適な維持電圧の獲得が、最も重要な問題
となっている。
【０００６】 低電圧回路における保護というこの状況下で、直接分極された複数のダイオー
ドを利用する保護構造が出現してきた。維持電圧は、ざっと見積ってダイオード
の折点電圧（約０.７Ｖ）に直列ダイオード数を乗じたものによって定義づけさ
れる。
ドを利用する保護構造が出現してきた。維持電圧は、ざっと見積ってダイオード
の折点電圧（約０.７Ｖ）に直列ダイオード数を乗じたものによって定義づけさ
れる。
【０００７】 直列ダイオードによるこのタイプの保護の利用は、一般にダーリントン効果と
呼ばれる寄生効果のため従来のシリコン基板上では問題を提起する。かかる基板
上では、各々の保護ダイオードは、基板のものとはドーピングの型が逆であるケ
ーソン（区画）内で製造され、各々ケーソンは相互に絶縁分離されており、これ
らのダイオードは直列に接続される。基板はバルク基板であることから、各々の
保護ダイオードに対して、寄生バイポーラトランジスタが接続されている。保護
ダイオードの漏洩電流は、次の保護ダイオードに接続されたトランジスタのベー
ス電流に対応し、漏洩電流は、それに応じて増幅された状態となる。文書ＷＯ９
７／３５３７３は、絶縁及び保護機能の相関関係を解除することによるこの問題
に対する解決法を提案している。静電放電の排出機能を確保するため、ダーリン
トン効果が利用される。第１のダイオードのサイズは、放電のうちの最大の部分
を受けるのがこのダイオードであることから、最大限にされる。このとき、絶縁
機能は、最後の保護ダイオードと直列に接続されたＭＯＳトランジスタが果たす
ことになる。
呼ばれる寄生効果のため従来のシリコン基板上では問題を提起する。かかる基板
上では、各々の保護ダイオードは、基板のものとはドーピングの型が逆であるケ
ーソン（区画）内で製造され、各々ケーソンは相互に絶縁分離されており、これ
らのダイオードは直列に接続される。基板はバルク基板であることから、各々の
保護ダイオードに対して、寄生バイポーラトランジスタが接続されている。保護
ダイオードの漏洩電流は、次の保護ダイオードに接続されたトランジスタのベー
ス電流に対応し、漏洩電流は、それに応じて増幅された状態となる。文書ＷＯ９
７／３５３７３は、絶縁及び保護機能の相関関係を解除することによるこの問題
に対する解決法を提案している。静電放電の排出機能を確保するため、ダーリン
トン効果が利用される。第１のダイオードのサイズは、放電のうちの最大の部分
を受けるのがこのダイオードであることから、最大限にされる。このとき、絶縁
機能は、最後の保護ダイオードと直列に接続されたＭＯＳトランジスタが果たす
ことになる。
【０００８】 ダーリントン効果は、寄生バイポーラトランジスタが削除されていることから
ＳＯＩ（絶縁体上のシリコン）基板上で製造されたマイクロ電子回路内では発生
しない。従ってこれらの基板上では、直列ダイオードによる保護を適用すること
ができる。
ＳＯＩ（絶縁体上のシリコン）基板上で製造されたマイクロ電子回路内では発生
しない。従ってこれらの基板上では、直列ダイオードによる保護を適用すること
ができる。
【０００９】 ＥＯＳ／ＥＳＤシンポジウム議事録、１９９７，Santa Clara, California,
２１０〜２２０ページに掲載されたS. VOLDMAN et al., の「動的閾値ボディ及
びゲート結合ＳＯＩ ＥＳＤ保護回路網」という論文は、ＳＯＩ基板上に作られ
たダイオード式保護デバイスを開示している。保護ダイオードは、このときＭＯ
Ｓトランジスタから製造される。ＳＯＩ基板上に製造されたこのようなトランジ
スタについては、バルクのシリコン基板について見られることとは異なり埋込ま
れた絶縁層が熱の排出を妨げることから、ゲートの下にある領域が問題を提起す
る。この論文は、ダイオードが一方ではドレイン、基板及びゲートと他方ではソ
ースの間で作られているような保護を強調している。しかしながら、利用可能な
最もコンパクトなダイオードは、ソース・ドレインのイオン注入とは異なる型の
ＮＭＯＳトランジスタで構成されている。或る種の製造技術は埋込まれた酸化膜
上に薄い厚みのシリコンを必要とすることから、形成されたダイオードはこのと
き高い抵抗を有する。静電放電に際しては、生成された熱を容易に排出すること
ができないことから、保護ダイオードのゲート下にある領域が溶融する可能性が
ある。
２１０〜２２０ページに掲載されたS. VOLDMAN et al., の「動的閾値ボディ及
びゲート結合ＳＯＩ ＥＳＤ保護回路網」という論文は、ＳＯＩ基板上に作られ
たダイオード式保護デバイスを開示している。保護ダイオードは、このときＭＯ
Ｓトランジスタから製造される。ＳＯＩ基板上に製造されたこのようなトランジ
スタについては、バルクのシリコン基板について見られることとは異なり埋込ま
れた絶縁層が熱の排出を妨げることから、ゲートの下にある領域が問題を提起す
る。この論文は、ダイオードが一方ではドレイン、基板及びゲートと他方ではソ
ースの間で作られているような保護を強調している。しかしながら、利用可能な
最もコンパクトなダイオードは、ソース・ドレインのイオン注入とは異なる型の
ＮＭＯＳトランジスタで構成されている。或る種の製造技術は埋込まれた酸化膜
上に薄い厚みのシリコンを必要とすることから、形成されたダイオードはこのと
き高い抵抗を有する。静電放電に際しては、生成された熱を容易に排出すること
ができないことから、保護ダイオードのゲート下にある領域が溶融する可能性が
ある。
【００１０】
本発明は、ＳＯＩ型の基板上に作られたマイクロ電子回路の保護の問題に対し
解決法をもたらす。これは、低い消費量の集積回路技術というきわめて特定の状
況に適用される。本発明の一般的原理は、反面きわめて不良な逆転耐性性能を有
し、そのままの状態では、それが発生させる漏洩のため回路内で利用され得ない
デバイスを利用することにある。このデバイスは、ツェナー型のダイオードであ
る。この語は、低い電子なだれ電圧をもつダイオードを意味する。その不良な逆
転耐性は、本発明の場合、ダイオードがつねに直接分極されることになるため、
不利なものでないということが判明している。
解決法をもたらす。これは、低い消費量の集積回路技術というきわめて特定の状
況に適用される。本発明の一般的原理は、反面きわめて不良な逆転耐性性能を有
し、そのままの状態では、それが発生させる漏洩のため回路内で利用され得ない
デバイスを利用することにある。このデバイスは、ツェナー型のダイオードであ
る。この語は、低い電子なだれ電圧をもつダイオードを意味する。その不良な逆
転耐性は、本発明の場合、ダイオードがつねに直接分極されることになるため、
不利なものでないということが判明している。
【００１１】 本発明に従って利用されるツェナーダイオードは、反対でかつ高くドーピング
された２つの領域の接合によって構成されたダイオードである。そのためこのダ
イオードは、直接特性及び逆転特性が劣化し、通常このタイプのダイオードに専
用の利用分野では利用できなくなっている。実際、逆転分極された場合にその阻
止面が消失するのに対し、一定の与えられた電圧でのその導電性レベルは増大し
ている。低い分極電圧での漏洩も同じく、従来のダイオードに比べてさらに高い
ものである。
された２つの領域の接合によって構成されたダイオードである。そのためこのダ
イオードは、直接特性及び逆転特性が劣化し、通常このタイプのダイオードに専
用の利用分野では利用できなくなっている。実際、逆転分極された場合にその阻
止面が消失するのに対し、一定の与えられた電圧でのその導電性レベルは増大し
ている。低い分極電圧での漏洩も同じく、従来のダイオードに比べてさらに高い
ものである。
【００１２】 ツェナーダイオードの利点は、静電放電下でのその固有電圧耐性が高いという
点にある。このことは薄くなった基板の場合に言えることである（図７参照）。
なお、これらのツェナーダイオードは、より低い直列抵抗と３倍の利得を呈する
。これら２つのパラメータは、保護を最適化するために不可欠なものである。
点にある。このことは薄くなった基板の場合に言えることである（図７参照）。
なお、これらのツェナーダイオードは、より低い直列抵抗と３倍の利得を呈する
。これら２つのパラメータは、保護を最適化するために不可欠なものである。
【００１３】
従って、本発明の目的は、静電放電に対して電子部品を保護するデバイスにお
いて、基板の半導体層の中に作製され、該半導体層が絶縁層を被覆しており、場
合によって発生する静電放電を誘導するべく前記部品の保護すべき接続端子に接
続されているデバイスであって、直接分極されるよう前記接続端子に接続された
少なくとも１つのツェナーダイオードを含んで成ることを特徴とするデバイスに
ある。
いて、基板の半導体層の中に作製され、該半導体層が絶縁層を被覆しており、場
合によって発生する静電放電を誘導するべく前記部品の保護すべき接続端子に接
続されているデバイスであって、直接分極されるよう前記接続端子に接続された
少なくとも１つのツェナーダイオードを含んで成ることを特徴とするデバイスに
ある。
【００１４】 一般に、このデバイスは直列に接続されかつ直接分極されうるように前記接続
端子に接続された複数のツェナーダイオードを含んで成る。ツェナーダイオード
は、直列接続を形成するように隣接して配置でき、２つの隣接するダイオード間
の電気的接続はメタライゼーションか又はシリサイドによって得られる。
端子に接続された複数のツェナーダイオードを含んで成る。ツェナーダイオード
は、直列接続を形成するように隣接して配置でき、２つの隣接するダイオード間
の電気的接続はメタライゼーションか又はシリサイドによって得られる。
【００１５】 望ましくは、各ツェナーダイオードは、逆導電型に強くドープされた２つの領
域を有し、これら２つの領域は、前述の導電型のうちのいずれか１つに中位でド
ープされた１つの領域によって分離されている。好ましくは、基板の半導体層が
シリコン層である場合、強くドープされた２つの領域はおよそ１０20原子／cm3
のドーピングレベルをもち、中位にドープされた領域はおよそ１０18原子／cm3
のドーピングレベルを有する。この基板はＳＯＩ基板でありうる。
域を有し、これら２つの領域は、前述の導電型のうちのいずれか１つに中位でド
ープされた１つの領域によって分離されている。好ましくは、基板の半導体層が
シリコン層である場合、強くドープされた２つの領域はおよそ１０20原子／cm3
のドーピングレベルをもち、中位にドープされた領域はおよそ１０18原子／cm3
のドーピングレベルを有する。この基板はＳＯＩ基板でありうる。
【００１６】 絶縁層上に載り熱の排出が不良である半導体表面層（例えばＳＯＩ基板）上に
作られた保護ダイオードの熱排出の問題を克服するため、より大きな容積を利用
できるようにし、かくして熱の分散を可能にするべく、ゲートの存在を回避する
ためトランジスタから出発せずにこのダイオードを実現することが提案される。
実際、場合によってシリコンの薄状化が行なわれるのは、ゲートのレベルにおい
てである。
作られた保護ダイオードの熱排出の問題を克服するため、より大きな容積を利用
できるようにし、かくして熱の分散を可能にするべく、ゲートの存在を回避する
ためトランジスタから出発せずにこのダイオードを実現することが提案される。
実際、場合によってシリコンの薄状化が行なわれるのは、ゲートのレベルにおい
てである。
【００１７】 本発明は同様に、静電放電から電子部品を保護するデバイスの製造方法におい
て、該保護デバイスが基板の半導体層内に作製された少なくとも１つのツェナー
ダイオードを有し、該半導体層が１つの絶縁層を被覆している方法であって、 − 前記半導体層中でダイオードの領域又は活性領域を構成する工程と、 − 第１の導電型とこれとは逆導電型である第２の導電型の間で選ばれた１つ
の導電型に中位にドープされた第１の領域を得るため、前記活性領域の第１の領
域をイオン注入する工程と、 − 前記第１の導電型に強くドープされ、第１の領域の残りの部分によって活
性領域の未記入部分から分離されている第２の領域を得るため、前記第１の領域
をイオン注入する工程と、 − 前記第２の導電型に強くドープされた第３の領域を得るため活性領域の未
注入部分をイオン注入する工程と、 を含んで成る方法をも目的としている。
て、該保護デバイスが基板の半導体層内に作製された少なくとも１つのツェナー
ダイオードを有し、該半導体層が１つの絶縁層を被覆している方法であって、 − 前記半導体層中でダイオードの領域又は活性領域を構成する工程と、 − 第１の導電型とこれとは逆導電型である第２の導電型の間で選ばれた１つ
の導電型に中位にドープされた第１の領域を得るため、前記活性領域の第１の領
域をイオン注入する工程と、 − 前記第１の導電型に強くドープされ、第１の領域の残りの部分によって活
性領域の未記入部分から分離されている第２の領域を得るため、前記第１の領域
をイオン注入する工程と、 − 前記第２の導電型に強くドープされた第３の領域を得るため活性領域の未
注入部分をイオン注入する工程と、 を含んで成る方法をも目的としている。
【００１８】 本発明のさらにもう１つの目的は、静電放電から電子部品を保護するデバイス
の製造方法において、該保護デバイスが基板の半導体層内に作製された少なくと
も１つのツェナーダイオードを有し、該半導体層が１つの絶縁層を被覆している
方法であって、 − 前記半導体層中でダイオードの領域又は活性領域を構成する工程と、 − 第１の導電型とこれとは逆導電型である第２の導電型の間で選ばれた１つ
の導電型に中位にドープされた第１の領域を得るため、活性領域の中央部分にあ
る第１の領域をイオン注入する工程と、 − 薄いゲート酸化膜の形成後、第１の領域上に導電性材料でゲートを形成する
工程と、 − 第１の導電型に強くドープされた第２の領域を得るため、第１の領域に隣
接した活性領域の第２の領域をイオン注入する工程と、 − 第２の導電型に強くドープされた第３の領域を得るため、第２の領域と分
離させる第１の領域に隣接した活性領域の第３の領域をイオン注入する工程と、
を含んで成る方法をも目的としている。
の製造方法において、該保護デバイスが基板の半導体層内に作製された少なくと
も１つのツェナーダイオードを有し、該半導体層が１つの絶縁層を被覆している
方法であって、 − 前記半導体層中でダイオードの領域又は活性領域を構成する工程と、 − 第１の導電型とこれとは逆導電型である第２の導電型の間で選ばれた１つ
の導電型に中位にドープされた第１の領域を得るため、活性領域の中央部分にあ
る第１の領域をイオン注入する工程と、 − 薄いゲート酸化膜の形成後、第１の領域上に導電性材料でゲートを形成する
工程と、 − 第１の導電型に強くドープされた第２の領域を得るため、第１の領域に隣
接した活性領域の第２の領域をイオン注入する工程と、 − 第２の導電型に強くドープされた第３の領域を得るため、第２の領域と分
離させる第１の領域に隣接した活性領域の第３の領域をイオン注入する工程と、
を含んで成る方法をも目的としている。
【００１９】 図面を伴って制限的な意味のない一例として与えられた以下の記述を読むこと
によって、本発明をより良く理解でき、又その他の利点及び特長が明らかになる
であろう。
によって、本発明をより良く理解でき、又その他の利点及び特長が明らかになる
であろう。
【００２０】
図１は、本発明による保護デバイスの中で利用可能なツェナーダイオードの構
成を概略的に示す。このツェナーダイオードは、およそ１０20原子／cm3のドー
ピングレベルを達成できるようにするソース及びドレインの導電型の強レベルで
の２つのイオン注入を用いて単結晶シリコンから形成される。これら２つの相対
する型つまり領域１についてはＮ++，領域２についてはＰ++のイオン注入は、お
よそ１０18原子／cm3の領域３内のＮ又はＰ型の中間レベルのイオン注入によっ
て分離されている。このダイオードは、その設計及びその低い抵抗のため特異な
ものである。このツェナーダイオードは、用いられる技術に応じて異なるように
形成され得る。
成を概略的に示す。このツェナーダイオードは、およそ１０20原子／cm3のドー
ピングレベルを達成できるようにするソース及びドレインの導電型の強レベルで
の２つのイオン注入を用いて単結晶シリコンから形成される。これら２つの相対
する型つまり領域１についてはＮ++，領域２についてはＰ++のイオン注入は、お
よそ１０18原子／cm3の領域３内のＮ又はＰ型の中間レベルのイオン注入によっ
て分離されている。このダイオードは、その設計及びその低い抵抗のため特異な
ものである。このツェナーダイオードは、用いられる技術に応じて異なるように
形成され得る。
【００２１】 従来のダイオードがＭＯＳトランジスタ形態に基づいてＳＯＩ型の基板の非常
に薄い層上で実施される場合、保護ダイオードの低い固有耐性は、一部には局所
化された薄状化に起因する最も薄いシリコンの厚みによって説明がつく。なお、
スペーサの下にあるさらにドーピング度の低い領域は、特にＰＭＯＳトランジス
タに対応するイオン注入について、ダイオードの強い直列抵抗を誘発する可能性
がある。
に薄い層上で実施される場合、保護ダイオードの低い固有耐性は、一部には局所
化された薄状化に起因する最も薄いシリコンの厚みによって説明がつく。なお、
スペーサの下にあるさらにドーピング度の低い領域は、特にＰＭＯＳトランジス
タに対応するイオン注入について、ダイオードの強い直列抵抗を誘発する可能性
がある。
【００２２】 これらの欠点を補正するため、本発明による保護デバイスの各ツェナーダイオ
ードを以下の要領で実施することが提案される。すなわち、ポリシリコン製のゲ
ートのマスキングレベルは利用しない。ＮＭＯＳトランジスタのスペーサのため
に利用される注入レベル（ドーピング度の低いＮ型ドレインつまりＬＤＤＮ）は
、Ｎ型ドレイン及びソース（ＤＳＮ）レベルから切り離される。通常ＤＳＮレベ
ルと相補的であるＰ型ドレインソースレベル（ＤＳＰ）は２つのレベルＤＳＮ及
びＬＤＤＮと相補的なものとなる。
ードを以下の要領で実施することが提案される。すなわち、ポリシリコン製のゲ
ートのマスキングレベルは利用しない。ＮＭＯＳトランジスタのスペーサのため
に利用される注入レベル（ドーピング度の低いＮ型ドレインつまりＬＤＤＮ）は
、Ｎ型ドレイン及びソース（ＤＳＮ）レベルから切り離される。通常ＤＳＮレベ
ルと相補的であるＰ型ドレインソースレベル（ＤＳＰ）は２つのレベルＤＳＮ及
びＬＤＤＮと相補的なものとなる。
【００２３】 図２は、１つの基板の非常に薄い層上のツェナーダイオード注入を描く図であ
る。このダイオードを形成するため、ＳＯＩ基板のシリコン表面層の中にシリコ
ン活性領域５を構成する。ＬＤＤＮ型注入層６とＮ++型注入層７を形成する。Ｄ
ＳＰレベルはＤＳＮ及びＬＤＤＮと相補的である。
る。このダイオードを形成するため、ＳＯＩ基板のシリコン表面層の中にシリコ
ン活性領域５を構成する。ＬＤＤＮ型注入層６とＮ++型注入層７を形成する。Ｄ
ＳＰレベルはＤＳＮ及びＬＤＤＮと相補的である。
【００２４】 下表は、類似の技術に従って同じ特徴で実施された既知の技術のダイオードと
ツェナーダイオードについて、ＥＳＤ耐性及び電気抵抗に関する電気的結果を提
示している。
ツェナーダイオードについて、ＥＳＤ耐性及び電気抵抗に関する電気的結果を提
示している。
【００２５】
【表１】
【００２６】 マイクロメートルあたりのボルト単位で表わされた固有耐性は、ＨＢＭ（「Hu
man Body Model」の略）と呼ばれる規格化された静電放電保護試験において用い
られる値である。この試験は、皮膚抵抗が５００〜５００００Ωの間で変動する
ものとして、一人の人間を１００ｐＦの容量のコンデンサと同一視することによ
って定義づけされたものである。この規格は、１００ｐＦのコンデンサ、１５０
０Ωの抵抗そして暗示的に７.５μＨのインダクタンスと直列に接続されたデバ
イスを基準としている。１つのデバイスは、予め２０００Ｖの充電を受けたコン
デンサの放電によって劣化を受けていない場合（この放電は１５００Ωの抵抗及
び７.５μＨのインダクタンスを横断して発生する）、２０００Ｖ（ＨＢＭ）に
耐えると言われている。その後電圧耐性は、保護デバイスの幅単位で規格化され
る。
man Body Model」の略）と呼ばれる規格化された静電放電保護試験において用い
られる値である。この試験は、皮膚抵抗が５００〜５００００Ωの間で変動する
ものとして、一人の人間を１００ｐＦの容量のコンデンサと同一視することによ
って定義づけされたものである。この規格は、１００ｐＦのコンデンサ、１５０
０Ωの抵抗そして暗示的に７.５μＨのインダクタンスと直列に接続されたデバ
イスを基準としている。１つのデバイスは、予め２０００Ｖの充電を受けたコン
デンサの放電によって劣化を受けていない場合（この放電は１５００Ωの抵抗及
び７.５μＨのインダクタンスを横断して発生する）、２０００Ｖ（ＨＢＭ）に
耐えると言われている。その後電圧耐性は、保護デバイスの幅単位で規格化され
る。
【００２７】 このタイプのテスタの場合、１５００Ωというその直列抵抗の強い値のため、
Ｕボルトの過渡的電圧は、実際には、約Ｕ／１５００アンペアの最大電流、５〜
１０ｎＳの上昇時間及び１５０ｎＳの時定数をもつ指数減少を伴う過渡電流に対
応する。この過渡電流は、ジュール効果により、幾分かの発熱を導く。μｍあた
りのボルト単位で報告されたＥＳＤ耐性は、それを超えるとデバイス内で散逸し
たエネルギーが破壊的な熱バーストを導くような閾値に対応する。熱バースト閾
値は、超えてはならない臨界温度に結びつけることができるものである。過渡的
ＥＳＤの間の材料中における発熱は、強い過渡電流に付随するジュール効果によ
る散逸に対応する。同じ電流密度で、発熱は、酸化物の埋込み層の存在のため基
板の後ろから容易に熱が排出され得ないことから、ＳＯＩ基板の場合の方がバル
ク基板の場合よりも大きい。固有耐性の増加には、表面シリコン層の厚みの増大
が関与している。
Ｕボルトの過渡的電圧は、実際には、約Ｕ／１５００アンペアの最大電流、５〜
１０ｎＳの上昇時間及び１５０ｎＳの時定数をもつ指数減少を伴う過渡電流に対
応する。この過渡電流は、ジュール効果により、幾分かの発熱を導く。μｍあた
りのボルト単位で報告されたＥＳＤ耐性は、それを超えるとデバイス内で散逸し
たエネルギーが破壊的な熱バーストを導くような閾値に対応する。熱バースト閾
値は、超えてはならない臨界温度に結びつけることができるものである。過渡的
ＥＳＤの間の材料中における発熱は、強い過渡電流に付随するジュール効果によ
る散逸に対応する。同じ電流密度で、発熱は、酸化物の埋込み層の存在のため基
板の後ろから容易に熱が排出され得ないことから、ＳＯＩ基板の場合の方がバル
ク基板の場合よりも大きい。固有耐性の増加には、表面シリコン層の厚みの増大
が関与している。
【００２８】 上述の表では、従来のダイオードに比べた本発明によるダイオードの固有耐性
及び電気抵抗の増大は明白である。
及び電気抵抗の増大は明白である。
【００２９】 もう１つのタイプの技術、すなわちシリコン表面薄層技術については、従来の
ＭＯＳトランジスタから作られた従来のダイオードの実施のために局所的薄状化
は利用されない。スペーサの下の対抗の問題を克服するためには、本発明の枠内
では、全ての活性領域上でツェナーダイオードの中間領域について利用されたも
のと同じ規模のドーピングを伴う少なくとも１回の特別のＮ型イオン注入が利用
される。数１０18原子／cm3のドーピングを導くこのイオン注入は、従来のダイ
オードのために行なわれた閾値調整用イオン注入に代わって実施される。
ＭＯＳトランジスタから作られた従来のダイオードの実施のために局所的薄状化
は利用されない。スペーサの下の対抗の問題を克服するためには、本発明の枠内
では、全ての活性領域上でツェナーダイオードの中間領域について利用されたも
のと同じ規模のドーピングを伴う少なくとも１回の特別のＮ型イオン注入が利用
される。数１０18原子／cm3のドーピングを導くこのイオン注入は、従来のダイ
オードのために行なわれた閾値調整用イオン注入に代わって実施される。
【００３０】 このとき本発明によるツェナーダイオードを得るために利用されるイオン注入
は、図３に表わされている。このダイオードを形成するため、ＳＯＩ基板のシリ
コン表面層の中に、シリコン活性領域１０を構成する。Ｎ++型注入レベル１１，
Ｐ++型注入レベル１２，Ｎ型注入レベル１３及びポリシリコンゲート１４が形成
される。
は、図３に表わされている。このダイオードを形成するため、ＳＯＩ基板のシリ
コン表面層の中に、シリコン活性領域１０を構成する。Ｎ++型注入レベル１１，
Ｐ++型注入レベル１２，Ｎ型注入レベル１３及びポリシリコンゲート１４が形成
される。
【００３１】 本発明によるツェナーダイオード付き保護デバイスを、従来のダイオードを伴
う保護デバイスのスキーマに従って利用することはできない。本発明による保護
デバイスのツェナーダイオードは、直接分極される。
う保護デバイスのスキーマに従って利用することはできない。本発明による保護
デバイスのツェナーダイオードは、直接分極される。
【００３２】 一例を挙げると、図４は、本発明による４つの保護デバイスによって静電放電
から保護された電子回路を表わしている。アース接続端子２１，直流電圧電源用
接続端子２２，回路の入口接続端子２３及び回路の出口接続端子２４は、直列接
続され直接分極された４つのツェナーダイオードで形成されている。デバイスの
ダイオード数は、過度に大きい漏洩を誘発することなく電源電圧に耐えるような
形で、充分なものでなくてはならない。
から保護された電子回路を表わしている。アース接続端子２１，直流電圧電源用
接続端子２２，回路の入口接続端子２３及び回路の出口接続端子２４は、直列接
続され直接分極された４つのツェナーダイオードで形成されている。デバイスの
ダイオード数は、過度に大きい漏洩を誘発することなく電源電圧に耐えるような
形で、充分なものでなくてはならない。
【００３３】 本発明による保護デバイスは、有利には、静電放電の正負符号の如何に関わら
ず、保護の効率を増大させるような形で回路の複数の場所で逆転分極された従来
のダイオードを付加することによって補完され得る。かくして、参照番号２６及
び２７は、本発明によるいくつかの保護デバイスを相補う形で接続された従来の
ダイオードを表わしている。
ず、保護の効率を増大させるような形で回路の複数の場所で逆転分極された従来
のダイオードを付加することによって補完され得る。かくして、参照番号２６及
び２７は、本発明によるいくつかの保護デバイスを相補う形で接続された従来の
ダイオードを表わしている。
【００３４】 保護デバイスのダイオードは直列接続されなくてはならないことから、可能な
かぎりコンパクトな集積を可能にするような形で設計するのが妥当である。その
ためには、同じ活性領域上に４つのダイオードが形成される。ダイオードがＤＳ
Ｎレベルから区別されたＬＤＤＮレベルを用いて形成される場合（図２を参照の
こと）、これらのダイオードは、メタライゼーション（レベル）によって互いに
連結され得る。これは図５に例示されている。ここでは、４つのダイオード３１
，３２，３３及び３４は、例えばツェナーダイオード３３についてはＤＳＰ注入
３３１，例えばツェナーダイオード３３についてはＤＳＰ注入３３１，ＤＳＮ注
入３３２及びＬＤＤＮ注入３３３といったその異なるイオン注入領域をもつよう
に表わされている。メタライゼーション３５は、ダイオードを互いにそして外方
に向かって連結する。参照番号３６はダイオードとメタライゼーションの間の電
気的接点を表わす。
かぎりコンパクトな集積を可能にするような形で設計するのが妥当である。その
ためには、同じ活性領域上に４つのダイオードが形成される。ダイオードがＤＳ
Ｎレベルから区別されたＬＤＤＮレベルを用いて形成される場合（図２を参照の
こと）、これらのダイオードは、メタライゼーション（レベル）によって互いに
連結され得る。これは図５に例示されている。ここでは、４つのダイオード３１
，３２，３３及び３４は、例えばツェナーダイオード３３についてはＤＳＰ注入
３３１，例えばツェナーダイオード３３についてはＤＳＰ注入３３１，ＤＳＮ注
入３３２及びＬＤＤＮ注入３３３といったその異なるイオン注入領域をもつよう
に表わされている。メタライゼーション３５は、ダイオードを互いにそして外方
に向かって連結する。参照番号３６はダイオードとメタライゼーションの間の電
気的接点を表わす。
【００３５】 ダイオードが、ゲート前に用いられたＬＤＤＮ型レベルを用いて形成される場
合、図６に例示されているように１つのシリサイド（レベル）によって複数のダ
イオードを連結することができる。このとき、さらに集積度の高いデバイスが得
られる。４つのダイオードは、４１，４２，４３及び４４という参照番号が付さ
れている。各ダイオード、例えばダイオード４３は、ＤＳＰ注入４３１，ＤＳＮ
注入４３２及びポリシリコンゲート４３３を含んで成る。参照番号４６は、４つ
のツェナーダイオードを伴う保護デバイスの入口及び出口の電気接点を表わす。
合、図６に例示されているように１つのシリサイド（レベル）によって複数のダ
イオードを連結することができる。このとき、さらに集積度の高いデバイスが得
られる。４つのダイオードは、４１，４２，４３及び４４という参照番号が付さ
れている。各ダイオード、例えばダイオード４３は、ＤＳＰ注入４３１，ＤＳＮ
注入４３２及びポリシリコンゲート４３３を含んで成る。参照番号４６は、４つ
のツェナーダイオードを伴う保護デバイスの入口及び出口の電気接点を表わす。
【００３６】 従来のダイオードを形成するためには、一般にＭＯＳトランジスタが形成され
る。図７は、シリコン製バルク部分５０，酸化シリコン層５１及びシリコン表面
層５２で形成されたＳＯＩ基板上に形成されたこのようなトランジスタを横断面
図で示す。表面層５２内に作り出された局所的薄状化領域が認められる。この局
所的薄状化領域は、ゲート酸化膜５３，ポリシリコンゲート及びスペーサ５５を
支持している。従来のダイオードはこの概念に従って実施されており、ゲート酸
化膜５３と酸化膜５１の間のシリコンの体積が過度に制限されていることは明ら
かである。この体積内で発生した熱は、シリコンバルク基板上に形成された素子
とは異なり、容易に排出され得ない。
る。図７は、シリコン製バルク部分５０，酸化シリコン層５１及びシリコン表面
層５２で形成されたＳＯＩ基板上に形成されたこのようなトランジスタを横断面
図で示す。表面層５２内に作り出された局所的薄状化領域が認められる。この局
所的薄状化領域は、ゲート酸化膜５３，ポリシリコンゲート及びスペーサ５５を
支持している。従来のダイオードはこの概念に従って実施されており、ゲート酸
化膜５３と酸化膜５１の間のシリコンの体積が過度に制限されていることは明ら
かである。この体積内で発生した熱は、シリコンバルク基板上に形成された素子
とは異なり、容易に排出され得ない。
【００３７】 本発明に従うと、ポリシリコンゲートにつながるた局所的薄状化を避けながら
ツェナーダイオードを形成することができる。ダイオードは、図２が表わしてい
る通り、唯一のＬＤＤレベルで形成される。これは、別の面からみて逆転耐性の
性能が非常に悪く、そのままの状態ではそれが発生させる漏洩のため回路内で使
用できないようなデバイスが利用されることから、標準的方法の１つの独創的な
変形形態である。
ツェナーダイオードを形成することができる。ダイオードは、図２が表わしてい
る通り、唯一のＬＤＤレベルで形成される。これは、別の面からみて逆転耐性の
性能が非常に悪く、そのままの状態ではそれが発生させる漏洩のため回路内で使
用できないようなデバイスが利用されることから、標準的方法の１つの独創的な
変形形態である。
【００３８】 図８〜１１は、ＳＯＩ基板に基づく本発明によるＤＰＰのためのツェナーダイ
オードの実施形態を例示している。図８は、シリコン製バルク部分６０，酸化シ
リコン層６１及びシリコン表面層６２から成るＳＯＩ基板を横断面図で示してい
る。図９が示しているように、表面層６２の一部分の上に、Ｎ+ドープされた領
域６３を得るためのＬＤＤＮ型のイオン注入が実施される。その後、図１０が示
すように、すでにＮ+ドープされた領域６３の一部分の上にＮドレインソース型
注入（ＤＳＮ注入）が実施される。Ｎ++ドープされた領域６４が得られる。この
とき、図１１が示すように、ツェナーダイオードを補完するような形で領域６５
内にＰドレインソース型注入（ＤＳＰ注入）が実施される。
オードの実施形態を例示している。図８は、シリコン製バルク部分６０，酸化シ
リコン層６１及びシリコン表面層６２から成るＳＯＩ基板を横断面図で示してい
る。図９が示しているように、表面層６２の一部分の上に、Ｎ+ドープされた領
域６３を得るためのＬＤＤＮ型のイオン注入が実施される。その後、図１０が示
すように、すでにＮ+ドープされた領域６３の一部分の上にＮドレインソース型
注入（ＤＳＮ注入）が実施される。Ｎ++ドープされた領域６４が得られる。この
とき、図１１が示すように、ツェナーダイオードを補完するような形で領域６５
内にＰドレインソース型注入（ＤＳＰ注入）が実施される。
【００３９】 一般に、本発明によるデバイスのツェナーダイオードを構成する異なる領域は
、１０13原子／cm3以上のドーピングを有することになる。
、１０13原子／cm3以上のドーピングを有することになる。
【００４０】 このツェナーダイオード設計は、当然補足的レチクルを必要とするものの、Ｌ
ＤＤＮレベルはＤＳＮから切り離されており、より複雑な製造方法となるような
ものでないことから、廉価なものである。保護機能は最適化されている。すなわ
ち、固有耐性は増強され、静電放電中に保護ダイオードの端子において発生する
電圧降下は最小限におさえられる。このことは、上記の表が示している。すなわ
ち、固有耐性の６０％増強及び、最も重要なパラメータであることが判明してい
る電気抵抗の２００％の増加である。
ＤＤＮレベルはＤＳＮから切り離されており、より複雑な製造方法となるような
ものでないことから、廉価なものである。保護機能は最適化されている。すなわ
ち、固有耐性は増強され、静電放電中に保護ダイオードの端子において発生する
電圧降下は最小限におさえられる。このことは、上記の表が示している。すなわ
ち、固有耐性の６０％増強及び、最も重要なパラメータであることが判明してい
る電気抵抗の２００％の増加である。
【００４１】 本発明によれば、１つの妥協がなされている。ＬＤＤ側のドーピングが高くな
ればなるほど、電子なだれ電圧は弱くなり、直接的引外し電圧も低くなる。従っ
て、静電放電の波を良好に排出することが可能となる。
ればなるほど、電子なだれ電圧は弱くなり、直接的引外し電圧も低くなる。従っ
て、静電放電の波を良好に排出することが可能となる。
【００４２】 ドーピングの増大のため、絶縁機能は減少する。従来通りでないこれらの特性
をもつこのようなダイオードは、大きな漏洩電流を生成する構造の原因となるが
、それらを直列に配置した場合、絶縁機能は補償され、かかるダイオードは、電
荷を排出するのにきわめて効率の良いものとなる。
をもつこのようなダイオードは、大きな漏洩電流を生成する構造の原因となるが
、それらを直列に配置した場合、絶縁機能は補償され、かかるダイオードは、電
荷を排出するのにきわめて効率の良いものとなる。
【００４３】 本発明は、以下のような利点をもたらす： すなわち、電源電圧が１Ｖに達す
るまで減少した時、直列接続された２つの漸減されたダイオードを利用すること
によって低抵抗で優れた保護を得ることができる。本発明の発明者は、非常に悪
い品質のこの部品を利用することによって、１つの予断を乗り越えたのである。
るまで減少した時、直列接続された２つの漸減されたダイオードを利用すること
によって低抵抗で優れた保護を得ることができる。本発明の発明者は、非常に悪
い品質のこの部品を利用することによって、１つの予断を乗り越えたのである。
【図１】 本発明による保護デバイス内で利用可能なツェナーダイオードの構成を、概略
的に示している。
的に示している。
【図２】 本発明による保護デバイス内で利用可能な、基板の非常に薄い層の上のツェナ
ーダイオードのイオン注入を描写する図である。
ーダイオードのイオン注入を描写する図である。
【図３】 本発明による保護デバイス内で利用可能な、基板の薄い層の上のツェナーダイ
オードのイオン注入を描写する図である。
オードのイオン注入を描写する図である。
【図４】 本発明による保護デバイスによって保護された電子回路を表わす。
【図５】 本発明による保護デバイスのための、基板の非常に薄い層上に直列に接続され
た４つのツェナーダイオードのアセンブリのイオン注入を表わしている。
た４つのツェナーダイオードのアセンブリのイオン注入を表わしている。
【図６】 本発明による保護デバイスのための、基板の薄層上に直列に接続された４つの
ツェナーダイオードのアセンブリのイオン注入を表わしている。
ツェナーダイオードのアセンブリのイオン注入を表わしている。
【図７】 既知の技術によるＭＯＳトランジスタの横断面図である。
【図８】 本発明による保護デバイスのためのツェナーダイオードの異なる製造工程との
間のＳＯＩ基板の横断面図である。
間のＳＯＩ基板の横断面図である。
【図９】 本発明による保護デバイスのためのツェナーダイオードの異なる製造工程との
間のＳＯＩ基板の横断面図である。
間のＳＯＩ基板の横断面図である。
【図１０】 本発明による保護デバイスのためのツェナーダイオードの異なる製造工程との
間のＳＯＩ基板の横断面図である。
間のＳＯＩ基板の横断面図である。
【図１１】 本発明による保護デバイスのためのツェナーダイオードの異なる製造工程との
間のＳＯＩ基板の横断面図である。
間のＳＯＩ基板の横断面図である。
１，２，３ 領域 ５，１０ 活性領域 ６，１３ 第１の領域 ７，１２ 第２の領域 １１ 第３の領域 １４ ゲート ２１〜２４ 接続端子 ２５ 保護デバイス ３１〜３４，４１〜４４ ツェナーダイオード ３５ メタライゼーション ６１ 絶縁層 ６２ 半導体層
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１月１８日（２００１．１．１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
Claims (10)
- 【請求項１】 基板の半導体層（６２）内に形成され、該半導体層（６２
）が絶縁層（６１）を被覆しており、場合によって発生する静電放電を偏向させ
るべく電子部品の保護すべき接続端子（２１〜２４）に接続され、電子部品を静
電放電から保護するデバイス（２５）において、 直接分極されるように前記接続端子に接続された少なくとも１つのツェナーダ
イオードを含むことを特徴とするデバイス。 - 【請求項２】 直列に接続されかつ直接分極されうるように前記接続端子
に接続された複数のツェナーダイオードを含むことを特徴とする請求項１に記載
のデバイス。 - 【請求項３】 各々のツェナーダイオードが、逆導電型に強くドープされ
た２つの領域（１，２）を有し、これら２つの領域は、前述の導電型のうちのい
ずれかに、中位でドープされた１つの領域（３）で分離されていることを特徴と
する請求項１〜２のいずれかに記載のデバイス。 - 【請求項４】 基板の半導体層がシリコン層であり、強くドープされた２
つの領域がおよそ１０20原子／cm3のドーピングレベルをもち、前記中位にドー
プされた領域がおよそ１０18原子／cm3のドーピングレベルを有することを特徴
とする請求項３に記載のデバイス。 - 【請求項５】 前記基板がＳＯＩ基板であることを特徴とする請求項１〜
４のいずれか１項に記載のデバイス。 - 【請求項６】 前記ツェナーダイオード（３１〜３４）が、直列接続を形
成するため隣接した形で配置されており、２つの隣接するダイオード間の電気的
接続は、メタライゼーション（３５）によって得られることを特徴とする請求項
２に記載のデバイス。 - 【請求項７】 前記ツェナーダイオード（４１〜４４）が直列接続を形成
するため隣接した形で配置されており、２つの隣接するダイオード間の電気的接
続がシリサイドによって得られることを特徴とする請求項２に記載のデバイス。 - 【請求項８】 静電放電から電子部品を保護するデバイスの製造方法にお
いて、該保護デバイスが基板の半導体層内に形成された少なくとも１つのツェナ
ーダイオードを有し、該半導体層が１つの絶縁層を被覆している方法であって、 − 前記半導体層中にダイオード領域又は活性領域（５）を規定する工程と、 − 第１の導電型とこれとは逆導電型である第２の導電型の間で選ばれた１つ
の導電型に中位にドープされた第１の領域（６）を得るため、前記活性領域（５
）に第１の領域（６）をイオン注入する工程と； − 前記第１の導電型に強くドープされ、第１の領域の残りの部分によって活
性領域（５）の未注入部分から分離されている第２の領域（７）を得るため、前
記第１の領域（６）をイオン注入する工程、 − 前記第２の導電型に強くドープされた第３の領域を得るため活性領域の未
注入部分をイオン注入する工程と、 を含む方法。 - 【請求項９】 静電放電から電子部品を保護するデバイスの製造方法にお
いて、該保護デバイスが基板の半導体層内に形成された少なくとも１つのツェナ
ーダイオードを有し、該半導体層が１つの絶縁層を被覆している方法であって、 − 前記半導体層中でダイオードの領域又は活性領域（１０）を構成する工程
と、 − 第１の導電型とこれとは逆導電型である第２の導電型の間で選ばれた１つ
の導電型に中位にドープされた第１の領域（１３）を得るため、活性領域（１０
）の中央部分にある第１の領域（１３）をイオン注入する工程と、 − 薄いゲート酸化膜の形成後、第１の領域（１３）上に導電性材料でゲート（
１４）を形成する工程と、 − 第１の導電型に強くドープされた第２の領域を得るため、第１の領域（１
３）に隣接した活性領域（１０）の第２の領域（１２）をイオン注入する工程と
、 − 第２の導電型に強くドープされた第３の領域を得るため、第２の領域（１
２）と分離させる第１の領域（１３）に隣接した活性領域（１０）の第３の領域
（１１）をイオン注入する工程と、 を含む方法。 - 【請求項１０】 第１の領域（１３）が、その上に形成されたゲート（１
４）よりも大きいことを特徴とする請求項９に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9901032A FR2789226B1 (fr) | 1999-01-29 | 1999-01-29 | Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi |
| FR99/01032 | 1999-01-29 | ||
| PCT/FR2000/000198 WO2000045439A1 (fr) | 1999-01-29 | 2000-01-28 | Dispositif de protection contre les decharges electrostatiques pour composants microelectroniques sur substrat du type soi |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002538598A true JP2002538598A (ja) | 2002-11-12 |
| JP4799735B2 JP4799735B2 (ja) | 2011-10-26 |
Family
ID=9541385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000596603A Expired - Fee Related JP4799735B2 (ja) | 1999-01-29 | 2000-01-28 | Ｓｏｉ基板上のマイクロ電子部品用の静電放電保護デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6969891B1 (ja) |
| EP (1) | EP1147559A1 (ja) |
| JP (1) | JP4799735B2 (ja) |
| FR (1) | FR2789226B1 (ja) |
| WO (1) | WO2000045439A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738035A (ja) * | 1993-07-22 | 1995-02-07 | Toppan Printing Co Ltd | 樹脂封止電子回路装置の製造方法 |
| US7154151B2 (en) | 2004-06-03 | 2006-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2011093472A1 (ja) * | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
| JP2015103605A (ja) * | 2013-11-22 | 2015-06-04 | 株式会社メガチップス | Ｅｓｄ保護回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4282581B2 (ja) * | 2004-09-29 | 2009-06-24 | 株式会社東芝 | 静電保護回路 |
| DE102006023429B4 (de) * | 2006-05-18 | 2011-03-10 | Infineon Technologies Ag | ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis |
| JP2008053693A (ja) * | 2006-07-28 | 2008-03-06 | Sanyo Electric Co Ltd | 半導体モジュール、携帯機器、および半導体モジュールの製造方法 |
| US8048753B2 (en) | 2009-06-12 | 2011-11-01 | Globalfoundries Inc. | Charging protection device |
| US20120127617A1 (en) * | 2010-11-24 | 2012-05-24 | Achim Werner | Electrostatic Discharge Circuit |
| US9093564B2 (en) | 2013-03-20 | 2015-07-28 | International Business Machines Corporation | Integrated passive devices for FinFET technologies |
| US10552564B1 (en) * | 2018-06-19 | 2020-02-04 | Cadence Design Systems, Inc. | Determining worst potential failure instances using full chip ESD analysis |
| DE102020208054A1 (de) * | 2020-06-29 | 2021-12-30 | Siemens Aktiengesellschaft | Elektronikmodul |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750304A (ja) * | 1994-04-15 | 1995-02-21 | Nippondenso Co Ltd | 半導体装置 |
| JPH09270492A (ja) * | 1996-03-29 | 1997-10-14 | Mitsubishi Electric Corp | 入力／出力保護回路 |
| JPH10512718A (ja) * | 1995-01-20 | 1998-12-02 | ペラグリン セミコンダクター コーポレイション | シリコン・オン・インシュレータ型集積回路のｅｓｄ保護を与える方法及び構造体 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3728591A (en) * | 1971-09-03 | 1973-04-17 | Rca Corp | Gate protective device for insulated gate field-effect transistors |
| JPS57153463A (en) * | 1981-02-27 | 1982-09-22 | Westinghouse Electric Corp | Overvoltage protecting device |
| JP2649359B2 (ja) * | 1986-10-08 | 1997-09-03 | 日本電装株式会社 | 半導体装置の製造方法 |
| JPH02185069A (ja) * | 1988-12-02 | 1990-07-19 | Motorola Inc | 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス |
| US4982371A (en) * | 1989-05-15 | 1991-01-01 | Dallas Semiconductor Corporation | Compact electronic module having a RAM device |
| US6330977B1 (en) * | 1989-05-15 | 2001-12-18 | Dallas Semiconductor Corporation | Electronic labeling systems and methods and electronic card systems and methods |
| US5210846B1 (en) * | 1989-05-15 | 1999-06-29 | Dallas Semiconductor | One-wire bus architecture |
| US5619066A (en) * | 1990-05-15 | 1997-04-08 | Dallas Semiconductor Corporation | Memory for an electronic token |
| JP3522788B2 (ja) * | 1992-10-29 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
| US5536958A (en) * | 1995-05-02 | 1996-07-16 | Motorola, Inc. | Semiconductor device having high voltage protection capability |
| JPH0945912A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置およびその製造方法 |
| US5708288A (en) * | 1995-11-02 | 1998-01-13 | Motorola, Inc. | Thin film silicon on insulator semiconductor integrated circuit with electrostatic damage protection and method |
| US5719737A (en) | 1996-03-21 | 1998-02-17 | Intel Corporation | Voltage-tolerant electrostatic discharge protection device for integrated circuit power supplies |
| US6157530A (en) * | 1999-01-04 | 2000-12-05 | International Business Machines Corporation | Method and apparatus for providing ESD protection |
| TW446192U (en) * | 2000-05-04 | 2001-07-11 | United Microelectronics Corp | Electrostatic discharge protection circuit |
-
1999
- 1999-01-29 FR FR9901032A patent/FR2789226B1/fr not_active Expired - Fee Related
-
2000
- 2000-01-28 WO PCT/FR2000/000198 patent/WO2000045439A1/fr not_active Ceased
- 2000-01-28 EP EP00901665A patent/EP1147559A1/fr not_active Withdrawn
- 2000-01-28 JP JP2000596603A patent/JP4799735B2/ja not_active Expired - Fee Related
- 2000-01-28 US US09/889,558 patent/US6969891B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750304A (ja) * | 1994-04-15 | 1995-02-21 | Nippondenso Co Ltd | 半導体装置 |
| JPH10512718A (ja) * | 1995-01-20 | 1998-12-02 | ペラグリン セミコンダクター コーポレイション | シリコン・オン・インシュレータ型集積回路のｅｓｄ保護を与える方法及び構造体 |
| JPH09270492A (ja) * | 1996-03-29 | 1997-10-14 | Mitsubishi Electric Corp | 入力／出力保護回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738035A (ja) * | 1993-07-22 | 1995-02-07 | Toppan Printing Co Ltd | 樹脂封止電子回路装置の製造方法 |
| US7154151B2 (en) | 2004-06-03 | 2006-12-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2011093472A1 (ja) * | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
| JPWO2011093472A1 (ja) * | 2010-01-29 | 2013-06-06 | 富士電機株式会社 | 半導体装置 |
| US9142463B2 (en) | 2010-01-29 | 2015-09-22 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2015103605A (ja) * | 2013-11-22 | 2015-06-04 | 株式会社メガチップス | Ｅｓｄ保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4799735B2 (ja) | 2011-10-26 |
| FR2789226B1 (fr) | 2002-06-14 |
| WO2000045439A1 (fr) | 2000-08-03 |
| US6969891B1 (en) | 2005-11-29 |
| FR2789226A1 (fr) | 2000-08-04 |
| EP1147559A1 (fr) | 2001-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8102001B2 (en) | Initial-on SCR device for on-chip ESD protection | |
| US8686510B2 (en) | ESD protection element and ESD protection device for use in an electrical circuit | |
| KR100436475B1 (ko) | 반도체 칩과 반도체 다이오드 제조 방법 | |
| US5465189A (en) | Low voltage triggering semiconductor controlled rectifiers | |
| US7285458B2 (en) | Method for forming an ESD protection circuit | |
| US6690066B1 (en) | Minimization and linearization of ESD parasitic capacitance in integrated circuits | |
| JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
| US6804095B2 (en) | Drain-extended MOS ESD protection structure | |
| US7196887B2 (en) | PMOS electrostatic discharge (ESD) protection device | |
| US6624487B1 (en) | Drain-extended MOS ESD protection structure | |
| US5264723A (en) | Integrated circuit with MOS capacitor for improved ESD protection | |
| US20030042498A1 (en) | Method of forming a substrate-triggered SCR device in CMOS technology | |
| JP3573674B2 (ja) | 半導体集積回路の入出力保護装置とその保護方法 | |
| JPH10504424A (ja) | 静電放電保護回路 | |
| US20030117206A1 (en) | High-frequency semiconductor device | |
| US20040114287A1 (en) | ESD protection with uniform substrate bias | |
| JP4421073B2 (ja) | 半導体デバイスの保護回路および方法 | |
| US6933567B2 (en) | Substrate pump ESD protection for silicon-on-insulator technologies | |
| TW200536097A (en) | Electrostatic discharge protection circuit | |
| JP4799735B2 (ja) | Ｓｏｉ基板上のマイクロ電子部品用の静電放電保護デバイス | |
| US6826026B2 (en) | Output buffer and I/O protection circuit for CMOS technology | |
| US20010041393A1 (en) | Process of forming a thick oxide field effect transistor | |
| US6466423B1 (en) | Electrostatic discharge protection device for mixed voltage application | |
| CN101326638A (zh) | 用于静电放电保护的防护墙结构 | |
| US7450357B2 (en) | Electrostatic discharge protection circuit and semiconductor structure for electrostatic discharge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100301 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100308 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100401 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100408 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100506 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110523 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |