JP2002110888A - Island exposed type semiconductor device - Google Patents
Island exposed type semiconductor deviceInfo
- Publication number
- JP2002110888A JP2002110888A JP2000294217A JP2000294217A JP2002110888A JP 2002110888 A JP2002110888 A JP 2002110888A JP 2000294217 A JP2000294217 A JP 2000294217A JP 2000294217 A JP2000294217 A JP 2000294217A JP 2002110888 A JP2002110888 A JP 2002110888A
- Authority
- JP
- Japan
- Prior art keywords
- island
- semiconductor element
- semiconductor device
- package body
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W90/756—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 少なくとも、表面に半導体素子１を搭載した
金属板製のアイランド２と、前記アイランド２の裏面が
露出するように前記半導体素子１を密封した合成樹脂製
のパッケージ体５とから成る半導体装置において、前記
アイランド２とパッケージ体５との間に剥離が発生する
ことを低減する。
【解決手段】 前記アイランド２における表面のうち前
記半導体素子１より外側の部分に、段付き部６を設ける
か、或いは、凹所６ａ，６ａ′を設ける。
PROBLEM TO BE SOLVED: To provide at least an island 2 made of a metal plate on which a semiconductor element 1 is mounted on a surface, and a package made of a synthetic resin in which the semiconductor element 1 is sealed so that the back surface of the island 2 is exposed. In the semiconductor device including the semiconductor device 5, the occurrence of peeling between the island 2 and the package body 5 is reduced. SOLUTION: A stepped portion 6 is provided or a recess 6a, 6a 'is provided in a portion of the surface of the island 2 outside the semiconductor element 1.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体素子の部分
を合成樹脂にてパッケージして成るパッケージ型半導体
装置のうち、前記半導体素子を搭載した金属板製のアイ
ランドを、前記パッケージ体の下面に露出することによ
って放熱効果を高めて成る半導体装置に関するものであ
る。The present invention relates to a package type semiconductor device in which a semiconductor element portion is packaged with a synthetic resin, wherein an island made of a metal plate on which the semiconductor element is mounted is provided on the lower surface of the package body. The present invention relates to a semiconductor device having a heat radiation effect enhanced by being exposed.
【０００２】[0002]
【従来の技術】一般に、この種のアイランド露出型半導
体装置は、従来から良く知られ、且つ、図１に示すよう
に、半導体素子１を搭載した金属板製のアイランド２
と、前記半導体素子１に対して金属線３によるワイヤボ
ンディング等にて電気的に接続した複数本の金属板製の
リード端子４とから成り、前記半導体素子１の部分を、
熱硬化性合成樹脂によるパッケージ体５にて、前記アイ
ランド２の下面が当該パッケージ体５の下面に露出し、
且つ、各リード端子が当該パッケージ体５から突出する
ように密封するという構成にしている。2. Description of the Related Art In general, this type of island-exposed type semiconductor device is well known in the art, and as shown in FIG.
And a plurality of lead terminals 4 made of a metal plate electrically connected to the semiconductor element 1 by wire bonding with a metal wire 3 or the like.
In the package 5 made of a thermosetting synthetic resin, the lower surface of the island 2 is exposed on the lower surface of the package 5,
In addition, the configuration is such that each lead terminal is sealed so as to protrude from the package body 5.
【０００３】[0003]
【発明が解決しようとする課題】しかし、この従来にお
けるアイランド露出型半導体装置は、金属製のアイラン
ドと、これに包み込むように密着する合成樹脂製とパッ
ケージ体との間には、その間における熱膨張差等のため
の剥離が発生し易く、この剥離の箇所から水分等が前記
半導体素子に向かって侵入するおそれが大きいという問
題があった。However, in the conventional island-exposed type semiconductor device, the thermal expansion between the metal island and the package made of synthetic resin which is tightly wrapped around the metal island is provided between them. Separation due to a difference or the like is apt to occur, and there is a problem that moisture or the like is likely to enter the semiconductor element from a location of the separation.
【０００４】本発明は、この問題を解消することを技術
的課題とするものである。An object of the present invention is to solve this problem.
【０００５】[0005]
【課題を解決するための手段】この技術的課題を達成す
るため請求項１は、「少なくとも、表面に半導体素子を
搭載した金属板製のアイランドと、前記アイランドの裏
面が露出するように前記半導体素子を密封した合成樹脂
製のパッケージ体とから成る半導体装置において、前記
アイランドにおける表面のうち前記半導体素子より外側
の部分に、一段低くした段付き部を設けるか、或いは、
凹所を設ける。」という構成にした。In order to attain this technical object, a first aspect of the present invention is to provide a semiconductor device having at least a metal plate island having a semiconductor element mounted on a front surface thereof and the semiconductor substrate having a back surface of the island exposed. In a semiconductor device comprising a package made of a synthetic resin in which an element is sealed, a stepped portion which is one step lower is provided on a portion of the surface of the island outside the semiconductor element, or
Provide a recess. ].
【０００６】また、請求項２は、「少なくとも、表面に
半導体素子を搭載した金属板製のアイランドと、前記ア
イランドの裏面が露出するように前記半導体素子を密封
した合成樹脂製のパッケージ体とから成る半導体装置に
おいて、前記アイランドのうち前記半導体素子より外側
の部分に、表面から裏面への貫通孔を穿設する。」とい
う構成にした。A second aspect of the present invention relates to at least a metal plate island on which a semiconductor element is mounted on a front surface and a synthetic resin package in which the semiconductor element is sealed so that the back surface of the island is exposed. In the semiconductor device, a through hole from the front surface to the back surface is formed in a portion of the island outside the semiconductor element. "
【０００７】更にまた、請求項３は、「少なくとも、表
面に半導体素子を搭載した金属板製のアイランドと、前
記アイランドの裏面が露出するように前記半導体素子を
密封した合成樹脂製のパッケージ体とから成る半導体装
置において、前記アイランドのうち前記半導体素子より
外側の部分に、前記パッケージ体の内部への突出片を設
ける。」という構成にした。[0007] Further, a third aspect of the present invention relates to a semiconductor device having at least a metal plate island having a semiconductor element mounted on a front surface thereof, and a synthetic resin package in which the semiconductor element is sealed so that the back surface of the island is exposed. In the semiconductor device comprising: a portion protruding into the package body is provided in a portion of the island outside the semiconductor element. "
【０００８】[0008]
【発明の作用・効果】このように、アイランドにおける
表面のうち前記半導体素子より外側の部分に、一段低く
した段付き部を設けるか、或いは、凹所を設けることに
より、アイランドとパッケージ体との密着面積が増大す
るから、アイランドのパッケージ体との密着強度をアッ
プできる。As described above, by providing a stepped portion or a recess in the surface of the island outside the semiconductor element on the surface of the island, the island and the package can be connected to each other. Since the adhesion area increases, the adhesion strength between the island and the package can be increased.
【０００９】また、前記アイランドのうち前記半導体素
子より外側の部分に、表面から裏面への貫通孔を穿設す
ることにより、この貫通孔に充填される合成樹脂にてア
イランドとパッケージ体とを連結できるから、アイラン
ドとパッケージ体との密着強度をアップできる。Further, a through hole is formed in a portion of the island outside the semiconductor element from the front surface to the back surface, so that the island and the package body are connected by the synthetic resin filling the through hole. Therefore, the adhesion strength between the island and the package can be increased.
【００１０】更にまた、前記アイランドのうち前記半導
体素子より外側の部分に、前記パンケージ体の内部への
突出片を設けることにより、この突出片がパッケージ体
内に埋設され、この突出片を介してアイランドとパッケ
ージ体とを連結できるから、アイランドとパッケージ体
との密着強度をアップできる。Further, a protruding piece is provided on a portion of the island outside the semiconductor element, so that the protruding piece is buried in the package body, and the island is inserted through the protruding piece. And the package body can be connected, so that the adhesion strength between the island and the package body can be increased.
【００１１】従って、本発明によると、アイランドとパ
ッケージ体との間に剥離が発生することを、大型化を招
来することなく、確実に低減できる効果を有する。Therefore, according to the present invention, the occurrence of peeling between the island and the package body can be surely reduced without increasing the size.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施の形態を示
す。Embodiments of the present invention will be described below.
【００１３】図２及び図３は、第１の実施の形態を示
す。FIG. 2 and FIG. 3 show a first embodiment.
【００１４】この第１の実施の形態は、上面２ａに半導
体素子１を搭載した金属板製のアイランド２と、前記半
導体素子１に対して金属線３によるワイヤボンディング
等にて電気的に接続した複数本の金属板製のリード端子
４と、前記半導体素子１の部分を前記アイランド２の下
面が露出し且つ前記各リード端子が突出するように密封
した合成樹脂製のパッケージ体５とから成る半導体装置
において、前記アイランド２における上面２ａのうち前
記半導体素子１より外側の部分に、当該部分における板
厚さＴ１をアイランド２における本来の板厚さＴ０より
も薄くするように一段低くした段付き部６を設ける。In the first embodiment, an island 2 made of a metal plate having a semiconductor element 1 mounted on an upper surface 2a is electrically connected to the semiconductor element 1 by wire bonding with a metal wire 3 or the like. A semiconductor comprising a plurality of lead terminals 4 made of a metal plate, and a package body 5 made of a synthetic resin in which a portion of the semiconductor element 1 is sealed so that the lower surface of the island 2 is exposed and the respective lead terminals project. In the device, a stepped portion is formed on a portion of the upper surface 2a of the island 2 outside the semiconductor element 1 by lowering the plate thickness T1 at the portion by one step so as to be smaller than the original plate thickness T0 of the island 2. 6 is provided.
【００１５】なお、符号７は、前記アイランド２に対す
る吊りリードを示す。Reference numeral 7 denotes a suspension lead for the island 2.
【００１６】このように、アイランド２における上面２
ａの半導体素子１より外側の部分に一段低くした段付き
部６を設けると、パッケージ体５をモールド成形したと
き合成樹脂が前記段付き部６まで密着することにより、
アイランド２とパッケージ体５との密着面積が、このよ
うに段付き部６を設けない場合よりも増大し、アイラン
ド２のパッケージ体５との密着強度がアップするから、
この間に剥離が発生することを確実に低減できる。As described above, the upper surface 2 of the island 2
When the stepped portion 6 is provided one step lower than the semiconductor element 1 in FIG. 4A, the synthetic resin adheres to the stepped portion 6 when the package body 5 is molded,
Since the contact area between the island 2 and the package body 5 is larger than in the case where the stepped portion 6 is not provided, the adhesion strength between the island 2 and the package body 5 is increased.
The occurrence of peeling during this time can be reliably reduced.
【００１７】この第１の実施の形態においては、図４及
び図５に示す変形例のように、前記アイランド２におけ
る上面２ａのうち、半導体素子１より外側の部分に一段
低くした段付き部６を設けることに加えて、前記半導体
素子１を搭載する部分も一段低くした構成にしても良い
のである。In the first embodiment, as in the modification shown in FIG. 4 and FIG. 5, the stepped portion 6 which is one step lower than the semiconductor element 1 in the upper surface 2a of the island 2 is provided. In addition to the above, a portion on which the semiconductor element 1 is mounted may be made one step lower.
【００１８】このように、アイランド２における上面２
ａのうち半導体素子１より外側の部分に一段低くした段
付き部６を設けることを、図示したように、前記アイラ
ンド２の全周囲にわたって設けて、この段付き部６で前
記半導体素子１の周囲を囲うように構成することによ
り、剥離防止の機能をより向上できるとともに、剥離が
発生しても、半導体素子１への水分等の侵入を、前記段
付き部６の部分で確実に阻止することができる利点があ
る。As described above, the upper surface 2 of the island 2
As shown in the drawing, the stepped portion 6 is provided over the entire periphery of the island 2 by providing the stepped portion 6 one step lower in a portion outside the semiconductor element 1 of the semiconductor element 1. , The function of preventing peeling can be further improved, and even if peeling occurs, intrusion of moisture or the like into the semiconductor element 1 can be reliably prevented by the stepped portion 6. There are advantages that can be.
【００１９】なお、前記のように、アイランド２の上面
２ａを部分的に一段低くした段付き部６を設けることの
加工は、金属板からアイランド２と各リード端子４をホ
ォトリソ法によるエッチング法にて形成するときにおい
て、同時にホォトリソ法によるハーフエッチング（板の
厚さの一部をエッチングにて除去して薄くすること）に
て行うか、或いは、金属板からアイランド２と各リード
端子４をホォトリソ法又はプレス打ち抜きにて形成した
あとにおける別のホォトリソ法によるハーフエッチング
にて行うようにすれば良い。As described above, the process of providing the stepped portion 6 in which the upper surface 2a of the island 2 is partially lowered one step is performed by etching the island 2 and each lead terminal 4 from a metal plate by a photolithography method. At the same time, half etching by photolithography (removing part of the plate thickness by etching to make it thinner) is performed, or island 2 and each lead terminal 4 are made from a metal plate by photolithography. It may be performed by half etching using another photolithography method after forming by a method or press punching.
【００２０】前記第１の実施の形態における別の変形例
としては、前記アイランド２の上面２ａに、凹所を設け
るようにしても良い。As another modification of the first embodiment, a recess may be provided on the upper surface 2a of the island 2.
【００２１】すなわち、図６及び図７に示すように、ア
イランド２の上面２ａに、複数個のディンプル状の凹所
６ａを設けたり、或いは、図８及び図９に示すように、
溝状の凹所６ａ′を設けたりする。That is, as shown in FIGS. 6 and 7, a plurality of dimple-shaped recesses 6a are provided on the upper surface 2a of the island 2, or as shown in FIGS.
For example, a groove-shaped recess 6a 'is provided.
【００２２】このように凹所６ａ，６ａ′を設けること
で、パッケージ体５をモールド成形したとき合成樹脂が
前記凹所６ａ，６ａ′内に充填して密着することによ
り、前記の場合と同様に、アイランド２とパッケージ体
５との密着面積が、この凹所６ａ，６ａ′を設けない場
合よりも増大し、アイランド２のパッケージ体５との密
着強度がアップするから、この間に剥離が発生すること
を確実に低減できる。By providing the recesses 6a and 6a 'as described above, when the package body 5 is molded, the synthetic resin fills and closely adheres to the recesses 6a and 6a'. In addition, the contact area between the island 2 and the package body 5 is larger than when the recesses 6a and 6a 'are not provided, and the adhesion strength between the island 2 and the package body 5 is increased. Can be reliably reduced.
【００２３】特に、前記溝状の凹所６ａ′を設ける場合
において、この溝状の凹所６ａ′を、図示のように、半
導体素子１の周囲を囲うように設けて、リングに構成す
ることにより、剥離防止の機能をより向上できるととも
に、剥離が発生しても、半導体素子１への水分等の侵入
を、前記リング溝状の凹所６ａ′の部分で確実に阻止す
ることができる利点がある。In particular, when the groove-shaped recess 6a 'is provided, the groove-shaped recess 6a' is provided so as to surround the periphery of the semiconductor element 1 as shown in FIG. Thereby, the function of preventing peeling can be further improved, and even if peeling occurs, intrusion of moisture or the like into the semiconductor element 1 can be reliably prevented at the ring groove-shaped recess 6a '. There is.
【００２４】なお、これら各凹所６ａ，６ａ′は、前記
第１の実施の形態において述べた段付き部６と同様に、
ホォトリソ法によるハーフエッチングにて形成すること
かできるこというまでもない。The recesses 6a and 6a 'are formed in the same manner as the stepped portion 6 described in the first embodiment.
Needless to say, it can be formed by half etching by the photolithography method.
【００２５】次に、図１０及び図１１は、第２の実施の
形態を示す。Next, FIGS. 10 and 11 show a second embodiment.
【００２６】この第２の実施の形態は、前記した構成の
半導体装置において、そのアイランド２のうち前記半導
体素子１よりも外側の部分に、その表裏両面を連通する
貫通孔６ｂを、例えば、ホォトリソ法によるエッチング
又はプレス打ち抜きにて穿設したものである。According to the second embodiment, in the semiconductor device having the above-described configuration, a through hole 6b communicating between the front and back surfaces of the island 2 in a portion outside the semiconductor element 1 is formed, for example, in a photolithographic device. It is formed by etching or press punching.
【００２７】このように、アイランド２のうち前記半導
体素子１よりも外側の部分に貫通孔６ｂを穿設すること
で、パッケージ体５をモールド成形するとき合成樹脂が
前記貫通孔６ｂ内に充填し、この貫通孔６ｂ内に充填さ
れる合成樹脂にてアイランド２とパッケージ体５とを連
結できるから、この間に剥離が発生することを確実に低
減できる。As described above, by forming the through-hole 6b in a portion of the island 2 outside the semiconductor element 1, the synthetic resin fills the through-hole 6b when the package body 5 is molded. Since the island 2 and the package body 5 can be connected with the synthetic resin filled in the through-hole 6b, the occurrence of peeling during this period can be reliably reduced.
【００２８】この場合においても、前記貫通孔６ｂを、
図示したように、半導体素子１の全周囲に沿って適宜ピ
ッチの間隔で複数個穿設することにより、剥離防止の機
能をより向上できる。Also in this case, the through hole 6b is
As shown in the drawing, a plurality of holes are formed at appropriate intervals along the entire periphery of the semiconductor element 1, whereby the function of preventing peeling can be further improved.
【００２９】そして、図１２及び図１３は、第３の実施
の形態を示す。FIGS. 12 and 13 show a third embodiment.
【００３０】この第３の実施の形態は、前記した構成の
半導体装置において、そのアイランド２のうち前記半導
体素子１よりも外側の部分に、前記パッケージ体５の内
部への突出片６ｃを設けたものである。According to the third embodiment, in the semiconductor device having the above-described structure, a protruding piece 6c is provided at the portion of the island 2 outside the semiconductor element 1 to the inside of the package body 5. Things.
【００３１】このように、アイランド２のうち前記半導
体素子１よりも外側の部分にパッケージ体５の内部への
突出片６ｃを設けることで、パッケージ体５をモールド
成形するときパッケージ体５内に前記突出片６ｃが埋設
される状態になって、この突出片６ｃにてアイランド２
とパッケージ体５とを連結できるから、この間に剥離が
発生することを確実に低減できる。As described above, by providing the protruding piece 6c to the inside of the package body 5 at the portion of the island 2 outside the semiconductor element 1, the package body 5 is molded inside the package body 5 when the package body 5 is molded. The projecting piece 6c is buried, and the projecting piece 6c
And the package body 5 can be connected, so that the occurrence of peeling during this time can be reliably reduced.
【００３２】この場合においても、前記突出片６ｃを、
図示のように、アイランド２における四隅に設ける等、
半導体素子１の全周囲に沿って適宜ピッチの間隔で複数
個穿設することにより、剥離防止の機能をより向上でき
る。なお、このように、突出片６ｃを複数個にする場合
には、その一部を、吊りリード７にて兼用することがで
きる。Also in this case, the projecting piece 6c is
As shown in FIG.
By forming a plurality of holes at appropriate intervals along the entire periphery of the semiconductor element 1, the function of preventing peeling can be further improved. When a plurality of protruding pieces 6c are used as described above, a part thereof can be shared by the suspension leads 7.
【図１】従来における半導体装置を示す縦断正面図であ
る。FIG. 1 is a vertical sectional front view showing a conventional semiconductor device.
【図２】本発明における第１の実施の形態による半導体
装置を示す縦断正面図である。FIG. 2 is a vertical sectional front view showing the semiconductor device according to the first embodiment of the present invention.
【図３】前記第１の実施の形態におけるアイランドを示
す斜視図である。FIG. 3 is a perspective view showing an island in the first embodiment.
【図４】本発明における第１の実施の形態の変形例によ
る半導体装置を示す縦断正面図である。FIG. 4 is a longitudinal sectional front view showing a semiconductor device according to a modification of the first embodiment of the present invention.
【図５】前記変形例におけるアイランドを示す斜視図で
ある。FIG. 5 is a perspective view showing an island in the modification.
【図６】本発明における第１の実施の形態の別の変形例
による半導体装置を示す縦断正面図である。FIG. 6 is a longitudinal sectional front view showing a semiconductor device according to another modification of the first embodiment of the present invention.
【図７】前記別の変形例におけるアイランドを示す斜視
図である。FIG. 7 is a perspective view showing an island in another modification.
【図８】本発明における第１の実施の形態の更に別の変
形例による半導体装置を示す縦断正面図である。FIG. 8 is a vertical sectional front view showing a semiconductor device according to still another modification of the first embodiment of the present invention.
【図９】前記更に別の変形例におけるアイランドを示す
斜視図である。FIG. 9 is a perspective view showing an island according to the still another modification.
【図１０】本発明における第２の実施の形態による半導
体装置を示す縦断正面図である。FIG. 10 is a vertical sectional front view showing a semiconductor device according to a second embodiment of the present invention.
【図１１】前記第２の実施の形態におけるアイランドを
示す斜視図である。FIG. 11 is a perspective view showing an island according to the second embodiment.
【図１２】本発明における第３の実施の形態による半導
体装置を示す縦断正面図である。FIG. 12 is a longitudinal sectional front view showing a semiconductor device according to a third embodiment of the present invention.
【図１３】前記第３の実施の形態におけるアイランドを
示す斜視図である。FIG. 13 is a perspective view showing an island according to the third embodiment.
１ 半導体素子 ２ アイランド ３ 金属線 ４ リード端子 ５ パッケージ体 ６ 段付き部 ６ａ，６ａ′ 凹所 ６ｂ 貫通孔 ６ｃ 突出片 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Island 3 Metal wire 4 Lead terminal 5 Package body 6 Stepped part 6a, 6a 'Depression 6b Through hole 6c Projection piece
Claims (3)
金属板製のアイランドと、前記アイランドの裏面が露出
するように前記半導体素子を密封した合成樹脂製のパッ
ケージ体とから成る半導体装置において、 前記アイランドにおける表面のうち前記半導体素子より
外側の部分に、一段低くした段付き部を設けるか、或い
は、凹所を設けたことを特徴とするアイランド露出型半
導体装置。1. A semiconductor device comprising at least a metal plate island having a semiconductor element mounted on a front surface thereof, and a synthetic resin package in which the semiconductor element is sealed so that the back surface of the island is exposed. An island-exposed type semiconductor device, wherein a stepped portion which is one step lower or a recess is provided in a portion of the surface of the island outside the semiconductor element.
金属板製のアイランドと、前記アイランドの裏面が露出
するように前記半導体素子を密封した合成樹脂製のパッ
ケージ体とから成る半導体装置において、 前記アイランドのうち前記半導体素子より外側の部分
に、表面から裏面への貫通孔を穿設したことを特徴とす
るアイランド露出型半導体装置。2. A semiconductor device comprising at least a metal plate island having a semiconductor element mounted on a front surface thereof, and a synthetic resin package in which the semiconductor element is sealed so that the back surface of the island is exposed. An island-exposed type semiconductor device, wherein a through hole from the front surface to the back surface is formed in a portion of the island outside the semiconductor element.
金属板製のアイランドと、前記アイランドの裏面が露出
するように前記半導体素子を密封した合成樹脂製のパッ
ケージ体とから成る半導体装置において、 前記アイランドのうち前記半導体素子より外側の部分
に、前記パッケージ体の内部への突出片を設けたことを
特徴とするアイランド露出型半導体装置。3. A semiconductor device comprising at least a metal plate island having a semiconductor element mounted on a front surface thereof, and a synthetic resin package in which the semiconductor element is sealed so that the back surface of the island is exposed. An island-exposed type semiconductor device, wherein a protruding piece to the inside of the package is provided in a portion of the island outside the semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294217A JP2002110888A (en) | 2000-09-27 | 2000-09-27 | Island exposed type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294217A JP2002110888A (en) | 2000-09-27 | 2000-09-27 | Island exposed type semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010105081A Division JP2010192930A (en) | 2010-04-30 | 2010-04-30 | Island exposing type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110888A true JP2002110888A (en) | 2002-04-12 |
Family
ID=18776866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294217A Pending JP2002110888A (en) | 2000-09-27 | 2000-09-27 | Island exposed type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110888A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071898A (en) * | 2002-08-07 | 2004-03-04 | Sanyo Electric Co Ltd | Circuit device and method of manufacturing the same |
| JP2007165442A (en) * | 2005-12-12 | 2007-06-28 | Mitsubishi Electric Corp | Mold package |
| JP2011114190A (en) * | 2009-11-27 | 2011-06-09 | Shindengen Electric Mfg Co Ltd | Semiconductor package |
| JP2011119729A (en) * | 2009-12-01 | 2011-06-16 | Lg Innotek Co Ltd | Light-emitting element |
| US8741695B2 (en) | 2012-01-16 | 2014-06-03 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| JP2014203861A (en) * | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | Semiconductor device and semiconductor module |
| JP2014207430A (en) * | 2013-03-21 | 2014-10-30 | ローム株式会社 | Semiconductor device |
| JP2018056165A (en) * | 2016-09-26 | 2018-04-05 | 株式会社ジェイデバイス | Semiconductor device and manufacturing method of semiconductor device |
| CN109148405A (en) * | 2018-09-14 | 2019-01-04 | 合肥矽迈微电子科技有限公司 | Carrier and the chip-packaging structure for using the carrier |
| CN119208283A (en) * | 2024-11-22 | 2024-12-27 | 广东气派科技有限公司 | A high reliability lead frame structure and manufacturing method thereof |
-
2000
- 2000-09-27 JP JP2000294217A patent/JP2002110888A/en active Pending
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071898A (en) * | 2002-08-07 | 2004-03-04 | Sanyo Electric Co Ltd | Circuit device and method of manufacturing the same |
| US8569871B2 (en) | 2005-12-12 | 2013-10-29 | Mitsubishi Electric Corporation | Semiconductor device having a molded package |
| JP2007165442A (en) * | 2005-12-12 | 2007-06-28 | Mitsubishi Electric Corp | Mold package |
| JP2011114190A (en) * | 2009-11-27 | 2011-06-09 | Shindengen Electric Mfg Co Ltd | Semiconductor package |
| US9711702B2 (en) | 2009-12-01 | 2017-07-18 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| US9978921B2 (en) | 2009-12-01 | 2018-05-22 | LG Innotek, Co. Ltd. | Light emitting device and method of manufacturing the same |
| US10749092B2 (en) | 2009-12-01 | 2020-08-18 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| US8772816B2 (en) | 2009-12-01 | 2014-07-08 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| US10446730B2 (en) | 2009-12-01 | 2019-10-15 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| US10388840B1 (en) | 2009-12-01 | 2019-08-20 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| US9035348B2 (en) | 2009-12-01 | 2015-05-19 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| US9136453B2 (en) | 2009-12-01 | 2015-09-15 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| US9461223B2 (en) | 2009-12-01 | 2016-10-04 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| US10230036B2 (en) | 2009-12-01 | 2019-03-12 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| JP2011119729A (en) * | 2009-12-01 | 2011-06-16 | Lg Innotek Co Ltd | Light-emitting element |
| US9831409B2 (en) | 2009-12-01 | 2017-11-28 | Lg Innotek Co., Ltd. | Light emitting device and method of manufacturing the same |
| CN102122696A (en) * | 2009-12-01 | 2011-07-13 | Lg伊诺特有限公司 | Light emitting device and method of manufacturing the same |
| US8741695B2 (en) | 2012-01-16 | 2014-06-03 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| US10083900B2 (en) | 2013-03-21 | 2018-09-25 | Rohm Co., Ltd. | Semiconductor device |
| JP2014207430A (en) * | 2013-03-21 | 2014-10-30 | ローム株式会社 | Semiconductor device |
| US10431529B2 (en) | 2013-03-21 | 2019-10-01 | Rohm Co., Ltd. | Semiconductor device |
| US10825758B2 (en) | 2013-03-21 | 2020-11-03 | Rohm Co., Ltd. | Semiconductor device |
| US9613888B2 (en) | 2013-04-02 | 2017-04-04 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor module |
| JP2014203861A (en) * | 2013-04-02 | 2014-10-27 | 三菱電機株式会社 | Semiconductor device and semiconductor module |
| JP2018056165A (en) * | 2016-09-26 | 2018-04-05 | 株式会社ジェイデバイス | Semiconductor device and manufacturing method of semiconductor device |
| JP2021170679A (en) * | 2016-09-26 | 2021-10-28 | 株式会社アムコー・テクノロジー・ジャパン | Semiconductor device |
| JP2025036733A (en) * | 2016-09-26 | 2025-03-14 | 株式会社アムコー・テクノロジー・ジャパン | Semiconductor device and its manufacturing method |
| CN109148405A (en) * | 2018-09-14 | 2019-01-04 | 合肥矽迈微电子科技有限公司 | Carrier and the chip-packaging structure for using the carrier |
| CN119208283A (en) * | 2024-11-22 | 2024-12-27 | 广东气派科技有限公司 | A high reliability lead frame structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942794A (en) | Plastic encapsulated semiconductor device and method of manufacturing the same | |
| US20010014486A1 (en) | Method Of Making A Plastic Pakage For An Optical Integrated Circuit Device | |
| JP2002076228A (en) | Resin-sealed semiconductor device | |
| JP2002222906A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP4390317B2 (en) | Resin-sealed semiconductor package | |
| JPH1145958A (en) | Surface mount component and method of manufacturing the same | |
| JPH11150216A (en) | Resin-sealed semiconductor component and method of manufacturing the same | |
| KR100717632B1 (en) | Semiconductor device and process of producing same | |
| JP2002110888A (en) | Island exposed type semiconductor device | |
| JP4416140B2 (en) | Resin-sealed semiconductor device | |
| JP3137323B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11557547B2 (en) | Leadframe for semiconductor devices, corresponding semiconductor product and method | |
| JP3129169B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06338583A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| JP2010192930A (en) | Island exposing type semiconductor device | |
| JP2010010568A (en) | Circuit device | |
| JP3699271B2 (en) | Semiconductor package and manufacturing method thereof | |
| JPH088388A (en) | Lead frame and semiconductor device constructed using the same | |
| JP2003007933A (en) | Resin-sealed semiconductor device | |
| JP2001267484A (en) | Semiconductor device and method of manufacturing the same | |
| KR100819794B1 (en) | Lead frame and semiconductor package manufacturing method using the same | |
| KR0133386Y1 (en) | Semiconductor package | |
| JP2019110278A (en) | Semiconductor device | |
| KR0152941B1 (en) | Semiconductor package | |
| JPH09181223A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100217 |