JP2019110278A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2019110278A JP2019110278A JP2017244297A JP2017244297A JP2019110278A JP 2019110278 A JP2019110278 A JP 2019110278A JP 2017244297 A JP2017244297 A JP 2017244297A JP 2017244297 A JP2017244297 A JP 2017244297A JP 2019110278 A JP2019110278 A JP 2019110278A
- Authority
- JP
- Japan
- Prior art keywords
- island
- mold resin
- metal film
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】アイランドとモールド樹脂との境界部分からの腐食媒体の内部侵入が抑制されたハーフモールド構造の半導体装置を実現する。【解決手段】アイランド１１を有するリードフレーム１と、アイランド１１の表面１１ａ上に搭載される半導体チップ３と、ワイヤ４と、これらを覆うモールド樹脂５と、金属膜６とを備える半導体装置において、アイランド１１のうちモールド樹脂５から露出する面である裏面１１ｂの少なくとも一部が金属膜６に覆われると共に、裏面１１ｂに対する法線方向から見たときのアイランド１１とモールド樹脂５との境界部分を金属膜６が覆う構造とする。これにより、アイランド１１とモールド樹脂５との界面のうち境界部分における剥離が抑制されると共に、金属膜６により境界部分が覆われることで、外部の腐食媒体が当該境界部分から内部に侵入することが防止できる構造となる。【選択図】図１PROBLEM TO BE SOLVED: To realize a semiconductor device having a half-mold structure in which internal intrusion of a corrosive medium from a boundary portion between an island and a mold resin is suppressed. SOLUTION: In a semiconductor device including a lead frame 1 having an island 11, a semiconductor chip 3 mounted on a surface 11a of the island 11, a wire 4, a mold resin 5 covering the wire 4, and a metal film 6. At least a part of the back surface 11b, which is the surface of the island 11 exposed from the mold resin 5, is covered with the metal film 6, and the boundary portion between the island 11 and the mold resin 5 when viewed from the normal direction with respect to the back surface 11b is formed. The structure is covered by the metal film 6. As a result, peeling at the boundary portion of the interface between the island 11 and the mold resin 5 is suppressed, and the boundary portion is covered with the metal film 6, so that an external corrosive medium invades the inside from the boundary portion. It becomes a structure that can prevent. [Selection diagram] Fig. 1
Description
本発明は、アイランドのうち半導体チップが搭載された面の反対面がモールド樹脂から露出した半導体装置に関する。 The present invention relates to a semiconductor device in which the surface opposite to the surface on which a semiconductor chip is mounted among islands is exposed from a mold resin.
従来、アイランドとリードとを有するリードフレームと、アイランドの一面上に搭載された半導体チップと、ワイヤと、これらを覆うモールド樹脂とを備え、アイランドのうち一面の反対側の他面がモールド樹脂から露出した構造の半導体装置が知られている。 Conventionally, a lead frame having an island and a lead, a semiconductor chip mounted on one surface of the island, a wire, and a mold resin covering these are provided, and the other surface of the island opposite to the one surface is made of mold resin A semiconductor device having an exposed structure is known.
この種の半導体装置は、金属によりなるアイランドとエポキシ樹脂などによりなるモールド樹脂との線膨張係数の差に起因して、アイランドとモールド樹脂との界面の剥離が生じることがある。アイランドとモールド樹脂との界面における剥離がアイランドの他面側で生じると、その剥離がアイランドのうちモールド樹脂に覆われた封止部に向かって伸展し、外部のガスや水分等の腐食媒体が封止部に侵入する経路が発生してしまう。この場合、アイランドのうちモールド樹脂で封止された封止部で腐食が生じるなどの不具合が起きるため、問題となる。 In this type of semiconductor device, peeling of the interface between the island and the mold resin may occur due to the difference in the coefficient of linear expansion between the island made of metal and the mold resin made of epoxy resin or the like. When exfoliation at the interface between the island and the mold resin occurs on the other surface of the island, the exfoliation extends toward the sealing portion covered with the mold resin in the island, and the corrosive medium such as an external gas or moisture is A path that intrudes into the sealing portion is generated. In this case, problems such as corrosion occur in the sealing portion sealed with the mold resin in the island, which causes a problem.
このような問題を解決するために、モールド樹脂が入り込む微細な凹部が多数形成された部分、すなわち粗化部を表面に備えたアイランドとし、アンカー効果によりアイランドとモールド樹脂との密着性を高めた構造とすることが提案されている。しかし、この構造では、モールド樹脂を形成する際に、モールド樹脂形成用の金型とアイランドのうちモールド樹脂から露出させる他面との間に隙間が生じ、この隙間にモールド樹脂の材料が流れ込み、不要な樹脂バリが生じてしまう。 In order to solve such a problem, a portion where a large number of fine recesses into which the mold resin is formed is formed, that is, an island having a roughened portion on the surface, and the adhesion between the island and the mold resin is enhanced by the anchor effect. It has been proposed to be structured. However, in this structure, when the mold resin is formed, a gap is generated between the mold for forming the mold resin and the other surface of the island exposed from the mold resin, and the material of the mold resin flows into the gap, Unnecessary resin burrs will occur.
そこで、アイランドとモールド樹脂との剥離を抑制しつつ、不要な樹脂バリを発生させない構造として、例えば、特許文献１に記載の半導体装置が挙げられる。この半導体装置は、アイランドの表面を平坦な面とし、半導体チップとアイランドとの間に表面に粗化部が形成されたヒートシンクを介在させ、ヒートシンクとモールド樹脂との密着を高めた構造とされている。これより、アイランドとモールド樹脂との界面で剥離が生じても、ヒートシンクとモールド樹脂との界面でその剥離の伸展が抑制されるため、それよりも先への腐食媒体の侵入を防ぐことができる構造となる。また、アイランドの表面が平坦な面であるため、不要な樹脂バリが形成されることが抑制される構造となる。
Then, the semiconductor device of
しかしながら、特許文献１に記載の半導体装置は、別途ヒートシンクが必要となり、部品数が増えることによる大型化やコストの増加が問題となる上、アイランドとモールド樹脂との界面における剥離発生およびこれに伴う腐食媒体の侵入が抑制できない構造である。
However, the semiconductor device described in
ところで、この種の半導体装置を高周波で駆動する用途に適用する場合には、その高周波特性を高めるため、ワイヤの長さを短くして損失を抑制できる構造とすることが検討されている。例えば、リードのうちモールド樹脂で覆われたインナーリードをアイランドに可能な限り近づけ、その近づけた部分にワイヤボンディングすることにより、ワイヤの長さを短くすることなどが挙げられる。しかし、この場合、リードのうちワイヤが接続された部分がアイランドに近づいてしまうため、アイランドとモールド樹脂との界面における剥離の影響が懸念される。 By the way, when this type of semiconductor device is applied to an application to drive at a high frequency, in order to enhance the high frequency characteristics, it has been studied to shorten the length of the wire and to have a structure capable of suppressing the loss. For example, the length of the wire may be shortened by bringing the inner lead covered with the molding resin as close as possible to the island among the leads and wire bonding it to the brought close part. However, in this case, the portion of the lead to which the wire is connected approaches the island, which may cause the influence of peeling at the interface between the island and the mold resin.
本発明は、上記の点に鑑みてなされたものであり、アイランドとモールド樹脂との界面での剥離が生じたとしても、腐食媒体がモールド樹脂に封止された内部に侵入することを抑制できる半導体装置を提供することを目的とする。また、本発明は、腐食媒体がモールド樹脂に封止された内部に侵入することを抑制しつつも、従来よりもワイヤの長さが短く、高周波特性の低下が抑制される半導体装置を提供することを目的とする。 The present invention has been made in view of the above-described points, and can suppress entry of a corrosive medium into the inside sealed by the mold resin even if peeling at the interface between the island and the mold resin occurs. An object of the present invention is to provide a semiconductor device. Further, the present invention provides a semiconductor device in which the length of the wire is shorter than that of the conventional one and the deterioration of high frequency characteristics is suppressed while suppressing the corrosion medium from intruding into the inside sealed by the mold resin. The purpose is
上記目的を達成するため、請求項１に記載の半導体装置は、アイランド（１１）とリード（１２）とを有してなるリードフレーム（１）と、アイランドの表面（１１ａ）上に搭載された半導体チップ（３）と、リードと半導体チップとを電気的に接続するワイヤ（４）と、リードフレームの一部、半導体チップおよびワイヤを覆うモールド樹脂（５）と、アイランドのうちモールド樹脂から露出する面である裏面（１１ｂ）の少なくとも一部を覆う金属膜（６）と、を備える。このような構成において、金属膜は、裏面に対する法線方向から見たときのアイランドとモールド樹脂との境界部分を覆っている。
In order to achieve the above object, the semiconductor device according to
これにより、アイランドとモールド樹脂との境界部分が第１金属膜に覆われた構造となり、仮に、アイランドとモールド樹脂との界面で剥離が生じたとしても、腐食媒体の侵入経路の入り口となる開口部分が第１金属膜に塞がれる構造となる。そのため、アイランドとモールド樹脂との界面で剥離が生じても腐食媒体の侵入による腐食が抑制された半導体装置となる。また、第１金属膜がアイランドとモールド樹脂との境界部分を跨ぐ配置とされているため、第１金属膜自体がアイランドとモールド樹脂とを繋ぐ役割も果たし、アイランドとモールド樹脂との界面での剥離を抑制する効果も期待される。 Thereby, the boundary portion between the island and the mold resin is covered with the first metal film, and even if peeling occurs at the interface between the island and the mold resin, an opening serving as the entrance of the penetration path of the corrosive medium. A portion is blocked by the first metal film. Therefore, even if peeling occurs at the interface between the island and the mold resin, the semiconductor device can be prevented from being corroded by the entry of the corrosive medium. In addition, since the first metal film is disposed across the boundary portion between the island and the mold resin, the first metal film itself also plays a role of connecting the island and the mold resin, and at the interface between the island and the mold resin. The effect of suppressing peeling is also expected.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。 In addition, the code | symbol in the parenthesis of each said means shows an example of the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, an embodiment of the present invention will be described based on the drawings. In the following embodiments, parts that are the same as or equivalent to each other will be described with the same reference numerals.
（第１実施形態）
第１実施形態の半導体装置について、図１〜図３を参照して述べる。本実施形態の半導体装置は、例えば、自動車などの車両に搭載される部品を駆動制御するための半導体装置として適用される。
First Embodiment
The semiconductor device of the first embodiment will be described with reference to FIGS. 1 to 3. The semiconductor device of the present embodiment is applied, for example, as a semiconductor device for driving and controlling components mounted on a vehicle such as an automobile.
図３では、構成を分かり易くするために、後述する第１金属膜６で覆われたアイランド１１の外郭を破線で示している。
In FIG. 3, in order to make the configuration easy to understand, the outline of the
本実施形態の半導体装置は、図１に示すように、アイランド１１とリード１２とを有してなるリードフレーム１と、ダイボンド材２と、半導体チップ３と、ワイヤ４と、モールド樹脂５と、第１金属膜６と、第２金属膜７とを備える。
As shown in FIG. 1, the semiconductor device according to the present embodiment includes a
本実施形態の半導体装置は、図１に示すように、アイランド１１のうち半導体チップ３が搭載された表面１１ａの反対側の裏面１１ｂがモールド樹脂５から露出した、いわゆるハーフモールド構造とされている。本実施形態の半導体装置は、図１もしくは図３に示すように、リード１２が裏面１１ｂ側でモールド樹脂５から露出し、リード１２が裏面１１ｂに対する法線方向（以下「裏面法線方向」という）から見てアイランド１１を四方から囲むように配置されている。つまり、本実施形態の半導体装置は、ＱＦＮ（Quad Flat Non lead packageの略）のパッケージ構造とされている。
The semiconductor device of this embodiment has a so-called half mold structure in which the
リードフレーム１は、例えばＣｕやＦｅなどの金属材料によりなり、図１に示すように、アイランド１１と、リード１２とを有してなる。リードフレーム１は、例えば、１枚の金属板をプレス打ち抜きなどでアイランド１１およびリード１２となる領域を成形することで形成される。
The
アイランド１１は、例えば、図１に示すように、表裏の関係にある表面１１ａと裏面１１ｂとを有する四角形板状とされる。アイランド１１は、モールド樹脂５による封止前までは、図示しないタイバー等によりリード１２と連結されているが、モールド樹脂５による封止後においては、リードカット等により分離される。アイランド１１は、図１に示すように、裏面１１ｂが第１金属膜６に覆われている。
For example, as shown in FIG. 1, the
リード１２は、本実施形態では、図１に示すように、一部がモールド樹脂５から露出し、残部がモールド樹脂５に覆われている。リード１２のうちモールド樹脂５から露出する部分であって、アイランド１１の裏面１１ｂ側の露出面１２ａおよび表面１１ａ側の面は、図１に示すように、第２金属膜７に覆われている。リード１２は、複数設けられるが、その本数については適宜変更される。
In the present embodiment, as shown in FIG. 1, a part of the
ダイボンド材２は、アイランド１１と半導体チップ３とを熱的に接続するものであり、例えば、はんだやＡｇペースト、導電性接着剤等よりなる。
The
半導体チップ３は、通常の半導体プロセスにより形成されたシリコン半導体等よりなり、例えばICチップ、MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistorの略）やIGBT（Insulated Gate Bipolar Transistorの略）等のパワー素子等である。
The
ワイヤ４は、図１に示すように、半導体チップ３に形成された図示しない電極パッドとアイランド１１もしくはリード１２とを電気的に接続するものであり、例えば、Ａｌ（アルミニウム）、Ａｕ（金）、Ｃｕ（銅）等よりなる。ワイヤ４は、例えば、通常のワイヤボンディングにより複数本設けられ、その本数については適宜変更される。
The
モールド樹脂５は、本実施形態では、図１に示すように、アイランド１１のうち裏面１１ｂと異なる部分、リード１２の一部、ダイボンド材２、半導体チップ３およびワイヤ４を覆う封止部材であり、例えばエポキシ樹脂などの樹脂材料により構成される。モールド樹脂５は、例えば、コンプレッション成形やトランスファー成形などにより形成される。モールド樹脂５は、図３に示すように、アイランド１１の裏面１１ｂ側の一面５ａのうち裏面法線方向から見たときのアイランド１１と隣接する部分、すなわち境界部分が第１金属膜６に覆われている。
In the present embodiment, as shown in FIG. 1, the
第１金属膜６は、例えば、Ｓｎ（錫）などの金属材料により構成され、図２に示すように、アイランド１１の裏面１１ｂ上およびモールド樹脂５の一面５ａのうち一部の上に配置されている。第１金属膜６は、例えば、電解メッキ法などにより形成される。第１金属膜６は、図２に示すように、アイランド１１とモールド樹脂５との界面のうち外部に接する部分（以下「第１境界部分」という）を覆っている。言い換えると、第１金属膜６は、裏面法線方向から見て、アイランド１１とモールド樹脂５との第１境界部分を跨ぐ配置とされている。このような構造とされることで得られる効果については、後述する。
The
第２金属膜７は、例えば、第１金属膜６と同様にＳｎなどの金属材料により構成され、電解メッキ法などにより形成される。第２金属膜７は、図１に示すように、リード１２のうち裏面１１ｂ側においてモールド樹脂５から露出する露出面１２ａ、および表面１１ａ側においてモールド樹脂５から露出する部分を覆っている。第２金属膜７は、図３に示すように、複数のリード１２の露出面１２ａを個々に覆うと共に、第１金属膜６から電気的に独立している。
The
以上が、本実施形態の半導体装置の基本的な構成である。 The above is the basic configuration of the semiconductor device of this embodiment.
次に、半導体装置の製造方法の一例について説明するが、第１金属膜６および第２金属膜７を形成する点以外の点については、公知の半導体装置の製造プロセスを採用できるため、上記の点以外の工程については簡単に説明する。
Next, an example of a method of manufacturing a semiconductor device will be described. However, for the points other than the formation of the
Ｃｕなどによりなる１枚の金属板をプレス打ち抜き加工をし、アイランド１１およびリード１２となる領域を形成し、アイランド１１とリード１２とを有するリードフレーム１を作製する。
A single metal plate made of Cu or the like is press-punched to form areas serving as the
次いで、任意の製造方法により製造された半導体チップ３を用意し、例えばＡｇペーストによりなるダイボンド材２を介してアイランド１１の表面１１ａ上に半導体チップ３を搭載する。そして、ワイヤボンディングにより半導体チップ３とアイランド１１およびリード１２とをＡｌなどによりなるワイヤ４を介して電気的に接続する。
Next, the
続けて、図示しない上型と下型とによりなる金型を用意し、半導体チップ３が搭載され、かつワイヤボンディングがされたリードフレーム１を下型にセットし、上型と下型とを型合わせする。そして、モールド樹脂５となるエポキシ樹脂などの樹脂材料を金型に流し込み、当該樹脂材料を加熱硬化させる。
Subsequently, a die consisting of an upper die and a lower die not shown is prepared, the
モールド樹脂５を形成後、金型からワークを取出する。その後、このワークのうちアイランド１１の裏面１１ｂ側の面にＣｕなどによりなるシード層を無電界メッキ法もしくはスパッタリングなどにより成膜する。そして、例えば、ポジ型のレジスト材料を含む溶液をシード層上に塗布して乾燥し、これを覆うレジスト膜を形成する。
After forming the
その後、フォトリソグラフィーエッチング法により、モールド樹脂５の一面５ａのうち裏面法線方向から見てアイランド１１と隣接する部分、およびアイランド１１の裏面１１ｂ並びにリード１２の露出面１２ａをレジスト膜から露出させる。そして、電解メッキ法によりシード層が露出した部分に例えばＳｎによりなる第１金属膜６および第２金属膜７を形成する。なお、この際、リード１２のうち表面１１ａ側の面、かつモールド樹脂５から露出した部分にも電界が印加されるため、当該部分にも第２金属膜７が形成される。電解メッキ後にレジスト膜をレジスト材料の剥離液などを用いて除去し、露出したシード層をウェットエッチングなどにより除去する。
Thereafter, a portion of the one
最後に、プレス打ち抜きによりリードフレーム１のうち不要な部分、例えば図示しないタイバーなどを切断除去することで、本実施形態の半導体装置を製造することができる。なお、上記の製造方法は、あくまで一例であり、これに限られず、任意の半導体装置の製造工程が採用されてもよい。
Finally, the semiconductor device of this embodiment can be manufactured by cutting and removing unnecessary portions of the
次に、第１金属膜６による効果について説明する。
Next, the effect of the
第１金属膜６は、図３に示すように、裏面法線方向から見てアイランド１１とモールド樹脂５との第１境界部分、すなわち外部に繋がる部分を跨ぎつつ、これを覆っているため、第１境界部分における剥離の発生を抑制する役割を果たす。また、第１金属膜６は、外部に繋がる第１境界部分を覆っているため、仮にアイランド１１とモールド樹脂５との界面のうち半導体チップ３近傍で剥離が生じ、この剥離が第１境界部分まで伸展したとしても、外部の腐食媒体の内部侵入を防止する役割を果たす。
The
なお、従来、はんだの濡れ性を向上させるためにアイランドおよびリードのモールド樹脂からの露出面にＳｎなどのメッキ層を形成することがあり、この露出面を利用して電解メッキをし、アイランドおよびリードの露出部分上にメッキ層を形成していた。しかし、この構造では、アイランドとモールド樹脂との境界部分が剥き出しとなるため、外部の腐食媒体がこの境界部分から内部へ侵入することを抑制できなかった。 Conventionally, in order to improve the wettability of the solder, a plated layer such as Sn may be formed on the exposed surfaces of the islands and leads from the mold resin, and electrolytic plating is performed using this exposed surface. A plated layer was formed on the exposed portion of the lead. However, in this structure, since the boundary between the island and the mold resin is exposed, it is not possible to suppress the external corrosion medium from invading from the boundary.
しかし、本実施形態では、第１金属膜６および第２金属膜７をＳｎなどのはんだの接触角が小さい材料で構成した場合には、はんだの濡れ性を向上させ、回路基板などへの半導体装置の実装性を向上させる効果と腐食抑制効果との両立も期待される。
However, in the present embodiment, when the
本実施形態によれば、アイランド１１とモールド樹脂５との界面のうち外部に繋がる第１境界部分が第１金属膜６に覆われて塞がれる構造であるため、第１境界部分を起点とする該界面の剥離やこれに伴う腐食媒体の内部侵入を防ぐことができる半導体装置となる。
According to the present embodiment, since the first boundary portion connected to the outside of the interface between the
（第２実施形態）
第２実施形態の半導体装置について、図４を参照して述べる。図４は、図１中の一点鎖線で示す領域に相当する部分の拡大断面図である。
Second Embodiment
The semiconductor device of the second embodiment will be described with reference to FIG. FIG. 4 is an enlarged cross-sectional view of a portion corresponding to a region indicated by an alternate long and short dash line in FIG.
本実施形態の半導体装置は、図４に示すように、モールド樹脂５の一面５ａに凹部５１が形成され、第１金属膜６の一部が凹部５１を充填している点において上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
In the semiconductor device of the present embodiment, as shown in FIG. 4, the
モールド樹脂５は、図４に示すように、一面５ａにその反対側に凹んだ凹部５１が形成されている。
As shown in FIG. 4, in the
凹部５１は、例えば、図４に示すように２列に並ぶように配置され、レーザ加工やドリル加工などにより形成される。凹部５１は、図４に示すように、第１金属膜６の一部によって充填されることにより、モールド樹脂５と剥離することを抑制するアンカーを第１金属膜６に設けるための穴もしくは溝である。
The
凹部５１は、上記のようにアンカーとして作用する程度の深さや幅とされていればよく、深さや幅などが適宜変更されてもよい。また、凹部５１は、その数、形状や配置などが適宜変更されてもよい。例えば、凹部５１は、円柱状の溝形状とされ、裏面法線方向から見てアイランド１１を断続的に取り囲むように配置されてもよいし、四角形枠体状とされ、裏面法線方向から見てアイランド１１を連続的に取り囲むように配置されてもよい。
The
第１金属膜６は、本実施形態では、図４に示すように、その一部が凹部５１を充填している。第１金属膜６は、凹部５１を充填する部分、すなわちアンカー部がモールド樹脂５との剥離を抑制する役割を果たし、例えば電解メッキ法により形成される。具体的には、凹部５１内にもシード層を形成し、裏面１１ｂ上や一面５ａの一部上と同時に電解メッキ法によりＳｎをめっきすることで、裏面１１ｂや一面５ａの一部を覆いつつ、凹部５１を充填する第１金属膜６を形成することができる。
In the present embodiment, as shown in FIG. 4, the
本実施形態によれば、モールド樹脂５に形成された凹部５１が第１金属膜６の一部で充填され、この充填部分がアンカーとして機能するため、上記第１実施形態よりも第１金属膜６が第１境界部分を強固に塞ぐ構造となる。そのため、上記第１実施形態の効果がより高められる半導体装置となる。
According to the present embodiment, the
（第３実施形態）
第３実施形態の半導体装置について、図５を参照して述べる。図５は、図１中の一点鎖線で示す領域に相当する部分の拡大断面図である。
Third Embodiment
The semiconductor device of the third embodiment will be described with reference to FIG. FIG. 5 is an enlarged cross-sectional view of a portion corresponding to a region indicated by an alternate long and short dash line in FIG.
本実施形態の半導体装置は、図５に示すように、モールド樹脂５の一面５ａに、アイランド１１のうち表面１１ａと裏面１１ｂとを繋ぐ側面１１ｃを壁面の一部とする溝部５２が形成されている。また、本実施形態の半導体装置は、図５に示すように、溝部５２のうち少なくとも開口部を含む領域が第１金属膜６の一部により充填されている。本実施形態は、上記した点が上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
In the semiconductor device of the present embodiment, as shown in FIG. 5, a
モールド樹脂５は、図５に示すように、一面５ａにアイランド１１の側面１１ｃのうち少なくとも裏面１１ｂ側がモールド樹脂５から露出する溝部５２が形成されている。
As shown in FIG. 5, in the
溝部５２は、図５に示すように、少なくとも開口部を含む部分が第１金属膜６に充填されている。溝部５２は、裏面法線方向から見てアイランド１１とモールド樹脂５との間に連続的もしくは断続的に配置され、例えばレーザ加工などにより形成される。具体的には、溝部５２は、例えば、裏面法線方向から見て、アイランド１１の外郭の一辺のみに沿って形成されていてもよいし、任意の辺に沿って形成されてもよいし、当該外郭のすべてに沿って形成されてもよい。このように溝部５２は、裏面法線方向から見て、アイランド１１の外郭に沿った任意の位置に形成される。
As shown in FIG. 5, in the
溝部５２は、アイランド１１の側面１１ｃを壁面の一部とする溝であるが、図５に示すように、側面１１ｃの一部のみが壁面の一部とされてもよいし、側面１１ｃのすべてが壁面の一部とされてもよい。溝部５２は、図５に示すように、第１金属膜６のうちその一部を充填する部分が第１金属膜６とモールド樹脂５との剥離を抑制するアンカーとして機能すればよく、その幅、深さ、数や形状については適宜変更されてもよい。また、溝部５２は、図５に示すように、開口部を含む領域だけでなく、そのすべてが第１金属膜６で充填されてもよい。
Although the
なお、上記では、モールド樹脂５の一部にレーザ加工などにより溝部５２を形成する例について説明したが、モールド樹脂５を形成する際もしくはその形成後に側面１１ｃとモールド樹脂５とが剥離した場合、この剥離による隙間を溝部５２として用いてもよい。
Although the example in which the
第１金属膜６は、本実施形態では、図５に示すように、溝部５２のうち少なくとも開口部を含む部分を充填しており、この充填部分が第１金属膜６とモールド樹脂５との剥離を抑制するアンカーとしての役割を果たす。第１金属膜６は、例えば、溝部５２内にもシード層を形成し、裏面１１ｂ上や一面５ａの一部上と同時に電解メッキ法によりＳｎをめっきすることで、裏面１１ｂや一面５ａの一部を覆いつつ、溝部５２の少なくとも一部を充填する形状とされる。
In the present embodiment, as shown in FIG. 5, the
本実施形態によれば、裏面法線方向から見てアイランド１１とモールド樹脂５との間に配置された溝部５２のうち開口部を含む部分が第１金属膜６の一部で充填され、この充填部分がアンカーとして機能する構造となる。そのため、上記第１実施形態よりも第１金属膜６が第１境界部分を強固に塞ぐ構造となり、上記第１実施形態の効果がより高められる構造の半導体装置となる。
According to the present embodiment, in the
（第４実施形態）
第４実施形態の半導体装置について、図６を参照して述べる。図６では、リード１２とモールド樹脂５との境界部分のうちアイランド１１側の近傍を示している。
Fourth Embodiment
The semiconductor device of the fourth embodiment will be described with reference to FIG. FIG. 6 shows the vicinity of the
本実施形態の半導体装置は、図６に示すように、第２金属膜７がモールド樹脂５の一面５ａのうちリード１２に隣接する部分をも覆っている。言い換えると、第２金属膜７は、裏面法線方向から見たときのリード１２とモールド樹脂５との境界部分（以下「第２境界部分」という）を跨ぎつつ、該境界部分を覆っている。このような第２金属膜７は、例えば、上記第１実施形態で説明したのと同様に、モールド樹脂５の一面５ａのうちリード１２に隣接する部分にシード層を設け、電解メッキをすることにより形成される。
In the semiconductor device of the present embodiment, as shown in FIG. 6, the
なお、第２金属膜７は、本実施形態では、少なくとも第２境界部分を覆っていればよく、露出面１２ａのすべてを覆っていてもよいし、露出面１２ａの一部を覆っていてもよい。
In the present embodiment, the
本実施形態によれば、第２金属膜７がモールド樹脂５の一面５ａにおけるリード１２とモールド樹脂５との境界部分を覆う構造とされることで、該境界部分を起点とする両部材の剥離が抑制される。また、第２金属膜７によりこの境界部分が塞がれることで、外部の腐食媒体がリード１２とモールド樹脂５との界面に侵入することが防止され、アイランド１１だけでなく、リード１２の内部腐食が抑制される半導体装置となる。
According to the present embodiment, the
（第５実施形態）
第５実施形態の半導体装置について、図７を参照して述べる。図７では、図１に示した上記第１実施形態の半導体装置の断面に相当する断面を示している。
Fifth Embodiment
The semiconductor device of the fifth embodiment will be described with reference to FIG. FIG. 7 shows a cross section corresponding to the cross section of the semiconductor device of the first embodiment shown in FIG.
本実施形態の半導体装置は、図７に示すように、アイランド１１の表面１１ａに裏面１１ｂ側に凹んだ収容部１１１が形成され、この収容部１１１内に収まるように半導体チップ３がダイボンド材２を介して搭載されている。本実施形態の半導体装置は、図７に示すように、リード１２にはアイランド１１側に突き出す突出部１２１が形成されると共に、突出部１２１にワイヤ４が接続されている。本実施形態の半導体装置は、これらの点で上記第１実施形態と相違する。本実施形態では、これらの相違点について主に説明する。
In the semiconductor device of the present embodiment, as shown in FIG. 7, an
アイランド１１は、図７に示すように、半導体チップ３を収容できる大きさの凹部である収容部１１１が形成され、収容部１１１に半導体チップ３が搭載されている。
As shown in FIG. 7, the
収容部１１１は、表面１１ａに対する法線方向から見て半導体チップ３の外郭よりも大きい外郭とされ、図７に示すように、その側面と半導体チップ３との間に隙間ができる寸法とされている。収容部１１１は、例えばドライエッチングなどにより形成される。
The
リード１２は、図７に示すように、アイランド１１側に突き出す突出部１２１を備え、この突出部１２１にワイヤ４が接続されている。
As shown in FIG. 7, the
突出部１２１は、半導体チップ３とリード１２とを電気的に接続するワイヤ４の長さを短くし、半導体チップ３の高周波特性の低下を抑制するために形成されている。突出部１２１は、例えば、モールド樹脂５の形成前に、リード１２のうち露出面１２ａとなる部分側に部分的にドライエッチングを行うことで形成される。つまり、突出部１２１は、図７に示すように、リード１２のうちアイランド１１側の一部がハーフエッチングにより薄くされた後にモールド樹脂５が形成された結果、露出面１２ａの反対側の他面１２ｂ側に配置され、そのすべてがモールド樹脂５に覆われている。
The
本実施形態の半導体装置による効果を、従来の半導体装置について示した図８を参照して説明する。以下の説明において、上記各実施形態の構成要素に相当するものについては、便宜的に同一の符号を用いる。 The effects of the semiconductor device of the present embodiment will be described with reference to FIG. 8 showing a conventional semiconductor device. In the following description, the same reference numerals will be used for convenience as those corresponding to the constituent elements of the above-described embodiments.
従来、この種の半導体装置は、高周波特性の低下を抑制するため、リード１２と半導体チップ３とを接続するワイヤ４の長さを短くすることが検討されている。また、半導体チップ３とモールド樹脂５との界面で線膨張係数差に起因する剥離が生じた場合に、この剥離が外部まで伸展することを抑制する溝をアイランド１１に形成することが提案されている。これらの要求を両立するために提案されている従来の半導体装置としては、例えば、図８に示す構造が挙げられる。
Heretofore, in this type of semiconductor device, it has been studied to shorten the length of the
従来の半導体装置は、図８に示すように、リードフレーム１と、ダイボンド材２と、半導体チップ３と、ワイヤ４と、モールド樹脂５とを備え、ＱＦＮのパッケージ構造とされている。従来の半導体装置は、アイランド１１の表面１１ａのうち半導体チップ３が搭載される部分と外郭との間に、剥離防止溝８が形成されると共に、リード１２がアイランド１１側に突き出す突出部１２１を備えている。
As shown in FIG. 8, the conventional semiconductor device includes a
このような構成とされることで、半導体チップ３近傍から外部に向かうアイランド１１とモールド樹脂５との界面の剥離の伸展が抑制されると共に、リード１２に設けられた突出部１２１にワイヤ４を接続することでワイヤ４の長さが短くなる。
With such a configuration, extension of peeling of the interface between the
しかしながら、上記の構造は、アイランド１１に剥離防止溝８を形成するための領域を確保しておく必要があり、アイランド１１の小型化に限界がある。また、半導体チップ３の厚みを薄くして、リード１２のワイヤ接続部分と半導体チップ３のワイヤ接続部分との高低差を小さくし、ワイヤ４の長さを短くすることも検討されている。しかし、この場合、薄くされた半導体チップ３が反り易くなってしまい、半導体チップ３が応力に弱い構造となる。
However, in the above-described structure, it is necessary to secure a region for forming the peeling
これに対して、本実施形態の半導体装置は、アイランド１１に半導体チップ３の平面サイズよりも大きい凹部である収容部１１１を設け、この中に半導体チップ３を設けられた構造である。そのため、従来の半導体装置におけるアイランド１１での剥離防止溝８と半導体チップ３の搭載部分との間の領域（以下「余白領域」という）が不要になる。
On the other hand, the semiconductor device of the present embodiment has a structure in which the
具体的には、半導体チップ３と収容部１１１の側面との間の空間にモールド樹脂５が入り込んで、これがアンカーとして作用し、剥離の伸展を抑制する役割を果たす。つまり、収容部１１１のうち半導体チップ３を収容した後に残る空間が剥離の伸展を防止する溝としても作用するため、アイランド１１は、余白領域が不要となり、その分だけ小型化される。これにより、リード１２の突出部１２１をアイランド１１側に伸ばせば、半導体チップ３とリード１２との間隔が短くされ、従来よりもワイヤ４の長さが短い構造の半導体装置となる。
Specifically, the
また、収容部１１１に半導体チップ３を収容するため、リード１２のワイヤ接続部分と半導体チップ３のワイヤ接続部分との高低差が小さく、その分だけワイヤ４の長さが短い構造の半導体装置となる。なお、ワイヤ４をより短くする観点から、図７に示すように、半導体チップ３のうちワイヤ４が接続される上面３ａとリード１２の突出部１２１のうちワイヤ４が接続される他面１２ｂとが同一平面上に配置された構造とされることが好ましい。
Further, since the
本実施形態によれば、上記第１実施形態で得られる効果に加えて、ワイヤ４の長さが従来よりも短く、高周波特性の低下が抑制された半導体装置となる。
According to the present embodiment, in addition to the effects obtained in the first embodiment, the length of the
なお、本実施形態の半導体装置は、突出部１２１がすべてモールド樹脂５に覆われ、第１金属膜６および第２金属膜７の裏面法線方向から見たときの平面寸法が従来の半導体装置でのアイランド１１およびリード１２の平面寸法と同じとされてもよい。これは、ワイヤ４の長さが従来よりも短くし、半導体チップ３の高周波特性を高めつつも、従来の半導体装置が搭載される基板等の規格を変更する必要がなくなり、汎用性の高い構造となるためである。小型化が目的の場合には、アイランド１１を小型化した分だけリード１２をアイランド１１に近づけた構造とされ、半導体装置全体が小型化されてもよい。
In the semiconductor device of the present embodiment, all the projecting
（第５実施形態の変形例）
第５実施形態の変形例について、図９を参照して述べる。
(Modification of the fifth embodiment)
A modification of the fifth embodiment will be described with reference to FIG.
本変形例の半導体装置は、図９に示すように、リード１２の突出部１２１のうちワイヤ４が接続される部分の直下にモールド樹脂５の一面５ａ側に延設され、モールド樹脂５から露出する支柱部１２２が形成されている。本変形例は、上記の点が上記第５実施形態からの変更点である。本変形例では、この変更点について主に説明する。
As shown in FIG. 9, the semiconductor device of the present modification is extended immediately below the portion of the protruding
突出部１２１は、リード１２のうち突出部１２１と異なる残部よりもその板厚が薄く、ワイヤボンディングによる押圧で撓みやすいため、ワイヤ４との接続が安定しにくい部分である。特に、リードフレーム１の厚みが薄いほど、ドライエッチングにおけるエッチング量の制御が難しく、突出部１２１におけるワイヤ４の接続が安定しにくい。
The protruding
そこで、突出部１２１におけるワイヤボンディングを安定させるため、本変形例では、図９に示すように、突出部１２１のうちワイヤ４が接続される部分の直下には、支柱部１２２が設けられている。支柱部１２２は、ワイヤ４をワイヤボンディングにより接続する際に突出部１２１が撓むことを抑制し、ワイヤ４の接続を安定化させる役割を果たす。支柱部１２２は、例えば、突出部１２１をドライエッチングなどで形成する際に、マスクなどを用いてエッチングせずに残すことで設けられる。また、ドライエッチングにおける突出部１２１でのエッチング量がばらついたとしても、ワイヤ４を接続する部分の直下に支柱部１２２を残すことで、エッチング量のバラツキによる影響を受けにくい突出部１２１となる。
Therefore, in order to stabilize the wire bonding in the projecting
本変形例によれば、上記第５実施形態で得られる効果に加えて、突出部１２１でのワイヤ４の接続がより安定する構造の半導体装置となる。
According to the present modification, in addition to the effects obtained in the fifth embodiment, the semiconductor device has a structure in which the connection of the
（他の実施形態）
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
Note that the semiconductor device shown in each of the above-described embodiments is an example of the semiconductor device of the present invention, and is not limited to the above-described embodiments, and is within the scope of the claims. It is possible to change as appropriate.
（１）例えば、上記各実施形態では、リード１２の露出面１２ａが第２金属膜７に覆われた例について説明した。しかし、裏面法線方向から見て、アイランド１１とモールド樹脂５との境界部分を覆う第１金属膜６が形成されていればよく、第２金属膜７が形成されていなくてもよいし、アイランド１１の裏面１１ｂのすべてが第１金属膜６に覆われていなくてもよい。
(1) For example, in each of the above embodiments, an example in which the exposed
（２）上記各実施形態の半導体装置は、互いに自由に組み合わせた構造とされてもよい。例えば、第２実施形態の半導体装置と第３実施形態の半導体装置とを組み合わせた構造とされてもよく、第２実施形態の半導体装置と第４実施形態の半導体装置とを組みわせた構造とされてもよいし、他の組み合わせの構造とされてもよい。 (2) The semiconductor devices of the above-described embodiments may be configured to be freely combined with each other. For example, the semiconductor device of the second embodiment and the semiconductor device of the third embodiment may be combined, and the structure of the semiconductor device of the second embodiment and the semiconductor device of the fourth embodiment may be combined. Or other combinations of structures.
（３）上記各実施形態では、ＱＦＮのパッケージ構造とされた例について説明した。しかし、これに限られず、ＱＦＰ（Quad Flat Packageの略）やＳＯＰ（Small Outline Packageの略）のパッケージ構造とされてもよく、いわゆるハーフモールド構造の他のパッケージ構造とされてもよい。 (3) In the above embodiments, an example in which the QFN package structure is used is described. However, the present invention is not limited to this, and may be a package structure of QFP (abbreviation of Quad Flat Package) or SOP (abbreviation of Small Outline Package), or may be another package structure of a so-called half mold structure.
（４）上記各実施形態では、アイランド１１が断面視にて矩形形状とされた例について説明したが、アイランド１１は、断面視にて台形状、すなわち側面１１ｃがテーパ面とされた形状であってもよいし、他の形状とされてもよい。
(4) In each of the above-described embodiments, although the example in which the
１ リードフレーム
１１ アイランド
１２ リード
１２１ 突出部
１２２ 支柱部
３ 半導体チップ
４ ワイヤ
５ モールド樹脂
６ 第１金属膜
７ 第２金属膜
DESCRIPTION OF
Claims (4)
前記アイランドの表面（１１ａ）上に搭載された半導体チップ（３）と、
前記リードと前記半導体チップとを電気的に接続するワイヤ（４）と、
前記リードフレームの一部、前記半導体チップおよび前記ワイヤを覆うモールド樹脂（５）と、
前記アイランドのうち前記モールド樹脂から露出する面である裏面（１１ｂ）の少なくとも一部を覆う金属膜（６）と、を備え、
前記金属膜は、前記裏面に対する法線方向から見たときの前記アイランドと前記モールド樹脂との境界部分を覆っている半導体装置。 A lead frame (1) comprising islands (11) and leads (12);
A semiconductor chip (3) mounted on the surface (11a) of the island;
A wire (4) electrically connecting the lead and the semiconductor chip;
A mold resin (5) covering a part of the lead frame, the semiconductor chip and the wire;
And a metal film (6) covering at least a part of the back surface (11b) which is a surface exposed from the mold resin among the islands.
The semiconductor device covers the boundary portion between the island and the mold resin when the metal film is viewed in a direction normal to the back surface.
前記凹部内には、前記金属膜の一部が充填されている請求項１に記載の半導体装置。 In the mold resin, a recess (51) recessed from the one surface is formed in the one surface (5a) on the back surface side,
The semiconductor device according to claim 1, wherein a part of the metal film is filled in the recess.
前記モールド樹脂には、前記裏面側の一面（５ａ）に前記側面を壁面の一部とする溝部（５２）が形成されており、
前記溝部のうち少なくとも該溝部の開口部を含む領域内には、前記金属膜の一部が充填されている請求項１または２に記載の半導体装置。 Of the islands, a surface connecting the front surface and the back surface is a side surface (11c),
In the mold resin, a groove (52) is formed on one surface (5a) on the back surface side, the side surface being a part of a wall surface,
The semiconductor device according to claim 1, wherein a part of the metal film is filled in a region of the groove including at least an opening of the groove.
前記金属膜を第１金属膜とし、前記境界部分を第１境界部分として、
前記第２金属膜は、前記法線方向から見たときの前記リードと前記モールド樹脂との境界部分である第２境界部分を覆っている請求項１ないし３のいずれか１つに記載の半導体装置。 It further comprises a second metal film (7) covering at least a part of the exposed surface (12a) exposed from the mold resin on the surface on the back surface side of the leads.
The metal film is a first metal film, and the boundary portion is a first boundary portion.
The semiconductor according to any one of claims 1 to 3, wherein the second metal film covers a second boundary portion which is a boundary portion between the lead and the mold resin when viewed from the normal direction. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017244297A JP2019110278A (en) | 2017-12-20 | 2017-12-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017244297A JP2019110278A (en) | 2017-12-20 | 2017-12-20 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019110278A true JP2019110278A (en) | 2019-07-04 |
Family
ID=67180177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017244297A Pending JP2019110278A (en) | 2017-12-20 | 2017-12-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019110278A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112021001354T5 (en) | 2020-04-17 | 2022-12-29 | Rohm Co., Ltd. | METHOD OF MANUFACTURE OF SCATTERING COVER, SCATTERING COVER AND SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH SUCH |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023126A (en) * | 2001-07-10 | 2003-01-24 | Mitsumi Electric Co Ltd | Semiconductor device |
| US20060079027A1 (en) * | 2002-05-16 | 2006-04-13 | Renesas Technology Corporation | Semiconductor device and its manufacturing method |
| JP2006147852A (en) * | 2004-11-19 | 2006-06-08 | Denso Corp | Semiconductor device, method for manufacturing the same, and apparatus for manufacturing the semiconductor device |
| JP2009295713A (en) * | 2008-06-04 | 2009-12-17 | Denso Corp | Mounting structure of molded package |
| JP2013258334A (en) * | 2012-06-13 | 2013-12-26 | Denso Corp | Semiconductor device and manufacturing method of the same |
| JP2017028200A (en) * | 2015-07-27 | 2017-02-02 | 新光電気工業株式会社 | Semiconductor device and manufacturing method therefor |
-
2017
- 2017-12-20 JP JP2017244297A patent/JP2019110278A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023126A (en) * | 2001-07-10 | 2003-01-24 | Mitsumi Electric Co Ltd | Semiconductor device |
| US20060079027A1 (en) * | 2002-05-16 | 2006-04-13 | Renesas Technology Corporation | Semiconductor device and its manufacturing method |
| JP2006147852A (en) * | 2004-11-19 | 2006-06-08 | Denso Corp | Semiconductor device, method for manufacturing the same, and apparatus for manufacturing the semiconductor device |
| JP2009295713A (en) * | 2008-06-04 | 2009-12-17 | Denso Corp | Mounting structure of molded package |
| JP2013258334A (en) * | 2012-06-13 | 2013-12-26 | Denso Corp | Semiconductor device and manufacturing method of the same |
| JP2017028200A (en) * | 2015-07-27 | 2017-02-02 | 新光電気工業株式会社 | Semiconductor device and manufacturing method therefor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112021001354T5 (en) | 2020-04-17 | 2022-12-29 | Rohm Co., Ltd. | METHOD OF MANUFACTURE OF SCATTERING COVER, SCATTERING COVER AND SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH SUCH |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12354932B2 (en) | SMDs integration on QFN by 3D stacked solution | |
| US8410585B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| JP4173751B2 (en) | Semiconductor device | |
| JP5802695B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR101297645B1 (en) | Semiconductor die package and method for making the same | |
| CN100490140C (en) | Double gauge lead frame | |
| JP5959386B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| US7972906B2 (en) | Semiconductor die package including exposed connections | |
| US20050139982A1 (en) | Method of manufacturing a semiconductor device | |
| JP4804497B2 (en) | Semiconductor device | |
| JP2009140962A (en) | Semiconductor device and manufacturing method thereof | |
| US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
| JP2008135688A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP7144157B2 (en) | Semiconductor device and its manufacturing method | |
| JP2006100636A (en) | Manufacturing method of semiconductor device | |
| CN1767186B (en) | Lead frame and its semiconductor package | |
| JP2010021251A (en) | Semiconductor device and its manufacturing method | |
| US20090098686A1 (en) | Method of forming premolded lead frame | |
| JP2004247613A (en) | Semiconductor device and method of manufacturing the same | |
| JP2019110278A (en) | Semiconductor device | |
| JP4845090B2 (en) | Circuit device manufacturing method | |
| JP2019160876A (en) | Mould package and manufacturing method thereof | |
| JP2008258649A (en) | Semiconductor device | |
| JP6869602B2 (en) | Semiconductor device | |
| JP2006279088A (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220329 |