JP2002031884A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2002031884A JP2002031884A JP2000215093A JP2000215093A JP2002031884A JP 2002031884 A JP2002031884 A JP 2002031884A JP 2000215093 A JP2000215093 A JP 2000215093A JP 2000215093 A JP2000215093 A JP 2000215093A JP 2002031884 A JP2002031884 A JP 2002031884A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- integrated circuit
- manufacturing
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
-
- H10P76/00—
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
-
- H10P50/73—
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 高密度に配置されるパターンを充分なプロセ
ス裕度で転写する。 【解決手段】 半導体集積回路を構成する高密度に配置
されたパターンを、位相シフタＳを配置することができ
るように第１のマスクパターンおよび第２のマスクパタ
ーン２８Ｂに分割し、それを多重露光することで半導体
基板上に所定のパターンを転写するようにした。第２の
マスクパターン２８Ｂは、主光透過パターン２６ｃ１
と、その周囲に配置された複数の補助光透過パターン２
６ｃ２と、主光透過パターン２６ｃ１に配置された位相
シフタＳとを有している。補助光透過パターン２６ｃ２
は、その中心から主光透過パターン２６ｃ１の中心まで
の距離がほぼ等しくなるように配置した。
ス裕度で転写する。 【解決手段】 半導体集積回路を構成する高密度に配置
されたパターンを、位相シフタＳを配置することができ
るように第１のマスクパターンおよび第２のマスクパタ
ーン２８Ｂに分割し、それを多重露光することで半導体
基板上に所定のパターンを転写するようにした。第２の
マスクパターン２８Ｂは、主光透過パターン２６ｃ１
と、その周囲に配置された複数の補助光透過パターン２
６ｃ２と、主光透過パターン２６ｃ１に配置された位相
シフタＳとを有している。補助光透過パターン２６ｃ２
は、その中心から主光透過パターン２６ｃ１の中心まで
の距離がほぼ等しくなるように配置した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、半導体集積回路装置の製造
工程における露光技術に適用して有効な技術に関するも
のである。
置の製造技術に関し、特に、半導体集積回路装置の製造
工程における露光技術に適用して有効な技術に関するも
のである。
【０００２】
【従来の技術】大規模半導体集積回路等のような固体素
子における極微細パターンの形成には、主に光リソグラ
フィ法の一つである縮小投影露光法が用いられている。
この方法は、フォトマスクあるいはレチクル（以下、マ
スクと言う）に形成されたマスクパターンを結像光学系
を用いて基板上に縮小転写する方法である。
子における極微細パターンの形成には、主に光リソグラ
フィ法の一つである縮小投影露光法が用いられている。
この方法は、フォトマスクあるいはレチクル（以下、マ
スクと言う）に形成されたマスクパターンを結像光学系
を用いて基板上に縮小転写する方法である。
【０００３】縮小投影露光法における解像度の向上は、
結像光学系の高開口数（ＮＡ）化、露光光の短波長化に
より推進されている。しかし、それ以上に固体素子の最
小加工寸法の微細化要求があるため、変形照明露光法、
位相シフトマスク露光法といった、いわゆる超解像露光
法の開発、適用が進められている。
結像光学系の高開口数（ＮＡ）化、露光光の短波長化に
より推進されている。しかし、それ以上に固体素子の最
小加工寸法の微細化要求があるため、変形照明露光法、
位相シフトマスク露光法といった、いわゆる超解像露光
法の開発、適用が進められている。
【０００４】位相シフトマスク露光法には、例えばレベ
ンソン型位相シフトマスク、ハーフトーン型位相シフト
マスクおよび補助パターン配置型位相シフトマスク等が
ある。レベンソン型位相シフトマスクは、マスク上にお
ける互いに隣接した開口部（光透過領域）間を透過した
露光光間に１８０度の位相差を生じさせるマスクであ
り、パターンの配置ピッチが微細な領域において解像度
を大幅に向上させる効果がある。例えばＫｒＦエキシマ
レーザ光を露光光に用いる縮小投影露光法において、通
常のマスクを用いた場合には充分な解像度を得ることの
難しい最小加工ピッチ以下の寸法領域においても、レベ
ンソン型位相シフトマスクを用いることにより、解像特
性を大きく改善することができる。また、ハーフトーン
型位相シフトマスクは、マスク基板上に遮光膜の代わり
にハーフトーン膜を形成したマスクである。ハーフトー
ン膜は、露光光を数％透過し、かつハーフトーン膜を透
過した露光光とハーフトーン膜が除去された開口部を透
過した露光光との間に１８０度の位相差を生じさせる機
能を有している。
ンソン型位相シフトマスク、ハーフトーン型位相シフト
マスクおよび補助パターン配置型位相シフトマスク等が
ある。レベンソン型位相シフトマスクは、マスク上にお
ける互いに隣接した開口部（光透過領域）間を透過した
露光光間に１８０度の位相差を生じさせるマスクであ
り、パターンの配置ピッチが微細な領域において解像度
を大幅に向上させる効果がある。例えばＫｒＦエキシマ
レーザ光を露光光に用いる縮小投影露光法において、通
常のマスクを用いた場合には充分な解像度を得ることの
難しい最小加工ピッチ以下の寸法領域においても、レベ
ンソン型位相シフトマスクを用いることにより、解像特
性を大きく改善することができる。また、ハーフトーン
型位相シフトマスクは、マスク基板上に遮光膜の代わり
にハーフトーン膜を形成したマスクである。ハーフトー
ン膜は、露光光を数％透過し、かつハーフトーン膜を透
過した露光光とハーフトーン膜が除去された開口部を透
過した露光光との間に１８０度の位相差を生じさせる機
能を有している。
【０００５】また、補助パターン配置型位相シフトマス
クは、主開口部の周辺に、半導体ウエハ上には解像しな
い程度の大きさで、かつ主開口部を透過した露光光との
間に１８０度の位相差を生じさせる補助パターンを配置
したマスクであり、マスクパターンが密集して配置され
ていないような場合に用いることができる。例えば孤立
ホールパターン転写用のマスクパターンにおいて、半導
体ウエハ上に転写される主開口部の上下、左右の平面位
置に半導体ウエハ上に転写されない寸法で、かつ主開口
部を透過した露光光に対して１８０度の位相差を生じさ
せる補助パターンを配置する構造がある。これにより、
主開口部の光強度プロファイルを改善して、解像特性を
向上させることができる。この方法については、例えば
特開平５−１９４４６号公報に記載があり、密集パター
ン端部等での解像性を向上させるべく、密集パターンの
端部、孤立パターンの周囲に補助パターンを配置する技
術が開示されている。また、例えば特開平６−１２３９
６３号公報には、隣接パターン間に補助パターンを配置
する際に、隣接する補助パターンの各々を透過した光が
干渉し合わないように、各々の補助パターンを斜めに配
置するか、または、補助パターンを主開口に対して１つ
配置する技術が開示されている。また、例えば特開平６
−２８９５９１号公報には、主開口の配置自由度を向上
させるべく、補助パターンを主開口に対して対称的にず
らして配置する技術が開示されている。また、例えば特
開平８−２９７３５９号公報には、マスクパターンのレ
イアウトを容易にすべく、主開口と補助パターンとを１
単位セルとして、マスクパターンをレイアウトする技術
が開示されている。また、例えば特開平１１−８４６２
５号公報には、転写パターン形状補正と解像度の向上と
を図るべく、主開口と補助パターン、密集主開口でのシ
フタの千鳥配置、メモリマット端に補助パターンを配置
する構造が開示されている。
クは、主開口部の周辺に、半導体ウエハ上には解像しな
い程度の大きさで、かつ主開口部を透過した露光光との
間に１８０度の位相差を生じさせる補助パターンを配置
したマスクであり、マスクパターンが密集して配置され
ていないような場合に用いることができる。例えば孤立
ホールパターン転写用のマスクパターンにおいて、半導
体ウエハ上に転写される主開口部の上下、左右の平面位
置に半導体ウエハ上に転写されない寸法で、かつ主開口
部を透過した露光光に対して１８０度の位相差を生じさ
せる補助パターンを配置する構造がある。これにより、
主開口部の光強度プロファイルを改善して、解像特性を
向上させることができる。この方法については、例えば
特開平５−１９４４６号公報に記載があり、密集パター
ン端部等での解像性を向上させるべく、密集パターンの
端部、孤立パターンの周囲に補助パターンを配置する技
術が開示されている。また、例えば特開平６−１２３９
６３号公報には、隣接パターン間に補助パターンを配置
する際に、隣接する補助パターンの各々を透過した光が
干渉し合わないように、各々の補助パターンを斜めに配
置するか、または、補助パターンを主開口に対して１つ
配置する技術が開示されている。また、例えば特開平６
−２８９５９１号公報には、主開口の配置自由度を向上
させるべく、補助パターンを主開口に対して対称的にず
らして配置する技術が開示されている。また、例えば特
開平８−２９７３５９号公報には、マスクパターンのレ
イアウトを容易にすべく、主開口と補助パターンとを１
単位セルとして、マスクパターンをレイアウトする技術
が開示されている。また、例えば特開平１１−８４６２
５号公報には、転写パターン形状補正と解像度の向上と
を図るべく、主開口と補助パターン、密集主開口でのシ
フタの千鳥配置、メモリマット端に補助パターンを配置
する構造が開示されている。
【０００６】
【発明が解決しようとする課題】ところで、上記光リソ
グラフィ技術においては、以下の課題があることを本発
明者は見出した。
グラフィ技術においては、以下の課題があることを本発
明者は見出した。
【０００７】すなわち、上記したようにレベンソン型位
相シフトマスク技術は、密集した極微細パターンの解像
性を向上させるには有効であるが、互いに隣接する主開
口部の各々を透過した光の位相差を１８０度とするよう
に位相シフタを配置せねばならないため、マスクパター
ンの配置によっては位相シフタを適切に配置できない場
合が生じるという課題がある。
相シフトマスク技術は、密集した極微細パターンの解像
性を向上させるには有効であるが、互いに隣接する主開
口部の各々を透過した光の位相差を１８０度とするよう
に位相シフタを配置せねばならないため、マスクパター
ンの配置によっては位相シフタを適切に配置できない場
合が生じるという課題がある。
【０００８】また、補助パターン配置型位相シフトマス
ク技術において、主開口部の上下左右あるいは４５度斜
め方向に補助シフタパターンを配置する場合、隣接する
補助パターンを透過した各々の光が干渉し合ってしまう
ので、その補助パターンを適切に配置できない場合が生
じるという課題がある。
ク技術において、主開口部の上下左右あるいは４５度斜
め方向に補助シフタパターンを配置する場合、隣接する
補助パターンを透過した各々の光が干渉し合ってしまう
ので、その補助パターンを適切に配置できない場合が生
じるという課題がある。
【０００９】すなわち、微細パターンが高密度化される
につれて、ただ単純に位相シフタや補助パターンを配置
することが困難となる。このため、パターンの転写に際
して充分なプロセス裕度を確保することができず、パタ
ーンの形状不良や寸法精度の劣化等のような転写特性不
良を招いたり、パターンの微細・高集積を阻害したりす
るという問題がある。
につれて、ただ単純に位相シフタや補助パターンを配置
することが困難となる。このため、パターンの転写に際
して充分なプロセス裕度を確保することができず、パタ
ーンの形状不良や寸法精度の劣化等のような転写特性不
良を招いたり、パターンの微細・高集積を阻害したりす
るという問題がある。
【００１０】本発明の目的は、高密度に配置される半導
体集積回路パターンを充分なプロセス裕度で転写するこ
とのできる技術を提供することにある。
体集積回路パターンを充分なプロセス裕度で転写するこ
とのできる技術を提供することにある。
【００１１】また、本発明の目的は、半導体集積回路パ
ターンの転写特性を向上させることのできる技術を提供
することにある。
ターンの転写特性を向上させることのできる技術を提供
することにある。
【００１２】また、本発明の目的は、半導体集積回路パ
ターンの微細・高集積を推進することのできる技術を提
供することにある。
ターンの微細・高集積を推進することのできる技術を提
供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１５】すなわち、本発明は、密集されたパターン
を、位相シフタを配置することが可能な複数のマスクパ
ターンに分割し、それを多重露光することにより、半導
体基板上に所定のパターンを転写するものである。
を、位相シフタを配置することが可能な複数のマスクパ
ターンに分割し、それを多重露光することにより、半導
体基板上に所定のパターンを転写するものである。
【００１６】また、本発明は、半導体基板上にポジ型の
フォトレジスト膜を堆積する工程、前記ポジ型のフォト
レジスト膜に第１のマスクパターンを露光する第１露光
工程、前記ポジ型のフォトレジスト膜に前記第１のマス
クパターンに重なるように第２のマスクパターンを露光
する第２露光工程、前記第１，第２露光工程後、前記ポ
ジ型レジスト膜に対して現像処理を施すことにより、前
記半導体基板上にポジ型のフォトレジスト膜からなるフ
ォトレジストパターンを形成する工程、前記フォトレジ
ストパターンをマスクとして、前記半導体基板に対して
エッチング処理を施すことにより、前記半導体基板に所
定のパターンを転写する工程を有し、前記第１のマスク
パターンは、ラインパターンを転写するパターンを有
し、前記第２のマスクパターンは、前記ラインパターン
を分断する複数の主光透過パターン、その周囲において
前記主光透過パターンからの距離が略等距離となるよう
に配置され前記ポジ型のフォトレジスト膜には転写され
ない寸法に形成された複数の補助光透過パターン、前記
主光透過パターンと補助光透過パターンとのいずれか一
方に配置され透過光に位相差を生じさせる位相シフタを
有するものである。
フォトレジスト膜を堆積する工程、前記ポジ型のフォト
レジスト膜に第１のマスクパターンを露光する第１露光
工程、前記ポジ型のフォトレジスト膜に前記第１のマス
クパターンに重なるように第２のマスクパターンを露光
する第２露光工程、前記第１，第２露光工程後、前記ポ
ジ型レジスト膜に対して現像処理を施すことにより、前
記半導体基板上にポジ型のフォトレジスト膜からなるフ
ォトレジストパターンを形成する工程、前記フォトレジ
ストパターンをマスクとして、前記半導体基板に対して
エッチング処理を施すことにより、前記半導体基板に所
定のパターンを転写する工程を有し、前記第１のマスク
パターンは、ラインパターンを転写するパターンを有
し、前記第２のマスクパターンは、前記ラインパターン
を分断する複数の主光透過パターン、その周囲において
前記主光透過パターンからの距離が略等距離となるよう
に配置され前記ポジ型のフォトレジスト膜には転写され
ない寸法に形成された複数の補助光透過パターン、前記
主光透過パターンと補助光透過パターンとのいずれか一
方に配置され透過光に位相差を生じさせる位相シフタを
有するものである。
【００１７】また、本発明は、半導体基板上にポジ型の
フォトレジスト膜を堆積する工程、前記ポジ型のフォト
レジスト膜に第１のマスクパターンを露光する第１露光
工程、前記ポジ型のフォトレジスト膜に前記第１のマス
クパターンに重なるように第２のマスクパターンを露光
する第２露光工程、前記第１，第２露光工程後、前記ポ
ジ型レジスト膜に対して現像処理を施すことにより、前
記半導体基板上にポジ型のフォトレジスト膜からなるフ
ォトレジストパターンを形成する工程、前記フォトレジ
ストパターンをマスクとして、前記半導体基板に対して
エッチング処理を施すことにより、前記半導体基板の絶
縁膜にホールパターンを転写する工程を有し、前記第１
のマスクパターンは、前記ホールパターンの第１のホー
ルパターンを転写するパターンを有し、前記第２のマス
クパターンは、前記ホールパターンの第２のホールパタ
ーンを転写する複数の主光透過パターン、その周囲にお
いて前記主光透過パターンからの距離が略等距離となる
ように配置され前記ポジ型のフォトレジスト膜には転写
されない寸法に形成された複数の補助光透過パターン、
前記主光透過パターンと補助光透過パターンとのいずれ
か一方に配置され透過光に位相差を生じさせる位相シフ
タを有するものである。
フォトレジスト膜を堆積する工程、前記ポジ型のフォト
レジスト膜に第１のマスクパターンを露光する第１露光
工程、前記ポジ型のフォトレジスト膜に前記第１のマス
クパターンに重なるように第２のマスクパターンを露光
する第２露光工程、前記第１，第２露光工程後、前記ポ
ジ型レジスト膜に対して現像処理を施すことにより、前
記半導体基板上にポジ型のフォトレジスト膜からなるフ
ォトレジストパターンを形成する工程、前記フォトレジ
ストパターンをマスクとして、前記半導体基板に対して
エッチング処理を施すことにより、前記半導体基板の絶
縁膜にホールパターンを転写する工程を有し、前記第１
のマスクパターンは、前記ホールパターンの第１のホー
ルパターンを転写するパターンを有し、前記第２のマス
クパターンは、前記ホールパターンの第２のホールパタ
ーンを転写する複数の主光透過パターン、その周囲にお
いて前記主光透過パターンからの距離が略等距離となる
ように配置され前記ポジ型のフォトレジスト膜には転写
されない寸法に形成された複数の補助光透過パターン、
前記主光透過パターンと補助光透過パターンとのいずれ
か一方に配置され透過光に位相差を生じさせる位相シフ
タを有するものである。
【００１８】
【発明の実施の形態】１．紫外光：半導体分野では４０
０nm前後から短波長で５０nm以下程度までの電磁波を言
うが、３００nmより長波長を近紫外域、それ以下の短波
長領域を遠紫外域と呼び、２００nm以下を特に真空紫外
域と言う。光源としては水銀アークランプ等のi線（波
長：３６５nm）、KrFエキシマレーザ（波長：２４８n
m）、ArF（波長：１９３ｎｍ）及びF2（波長：１５７ｎ
ｍ）エキシマレーザ等がある。
０nm前後から短波長で５０nm以下程度までの電磁波を言
うが、３００nmより長波長を近紫外域、それ以下の短波
長領域を遠紫外域と呼び、２００nm以下を特に真空紫外
域と言う。光源としては水銀アークランプ等のi線（波
長：３６５nm）、KrFエキシマレーザ（波長：２４８n
m）、ArF（波長：１９３ｎｍ）及びF2（波長：１５７ｎ
ｍ）エキシマレーザ等がある。
【００１９】２．スキャンニング露光：細いスリット状
の露光帯を、半導体ウエハとフォトマスク（又はレチク
ル、本願でフォトマスクと言うときはレチクルも含む広
い概念を示す）に対して、スリットの長手方向と直交す
る方向に（斜めに移動させてもよい）相対的に連続移動
（走査）させることによって、フォトマスク上の回路パ
ターンを半導体ウエハ上の所望の部分に転写する露光方
法。
の露光帯を、半導体ウエハとフォトマスク（又はレチク
ル、本願でフォトマスクと言うときはレチクルも含む広
い概念を示す）に対して、スリットの長手方向と直交す
る方向に（斜めに移動させてもよい）相対的に連続移動
（走査）させることによって、フォトマスク上の回路パ
ターンを半導体ウエハ上の所望の部分に転写する露光方
法。
【００２０】３．ステップアンドスキャン露光：上記ス
キャンニング露光とステッピング露光を組み合わせてウ
エハ上の露光すべき部分の全体を露光する方法であり、
上記スキャンニング露光の下位概念に当たる。
キャンニング露光とステッピング露光を組み合わせてウ
エハ上の露光すべき部分の全体を露光する方法であり、
上記スキャンニング露光の下位概念に当たる。
【００２１】４．フォトマスク（光学マスク）：基板上
に光を遮光するパターンや光の位相を変化させるパター
ンを形成したもの。基板上とは、基板上面、基板上面に
近接した内部領域または上空領域を含む（上面に近接し
た別の基板上に配置しても良い）。通常のフォトマスク
（バイナリマスク）とは、基板上に光を遮光するパター
ンと光を透過するパターンとでマスクパターンを形成し
た一般的なフォトマスクのことを言う。以下、フォトマ
スクを単にマスクという。
に光を遮光するパターンや光の位相を変化させるパター
ンを形成したもの。基板上とは、基板上面、基板上面に
近接した内部領域または上空領域を含む（上面に近接し
た別の基板上に配置しても良い）。通常のフォトマスク
（バイナリマスク）とは、基板上に光を遮光するパター
ンと光を透過するパターンとでマスクパターンを形成し
た一般的なフォトマスクのことを言う。以下、フォトマ
スクを単にマスクという。
【００２２】５．基板溝シフタ：石英等の透明マスク基
板自体の表面に凹部を形成した位相シフタ。基板自体の
表面とは、基板の表面に基板と材質が類似した膜を形成
したものを含むものとする。
板自体の表面に凹部を形成した位相シフタ。基板自体の
表面とは、基板の表面に基板と材質が類似した膜を形成
したものを含むものとする。
【００２３】６．基板上薄膜溝シフタ：基板上の遮光膜
下に、シフタとして作用する目的に適合した厚さのシフ
タ膜を形成して、下地基板とのエッチング速度差等を利
用する等して形成した溝型シフタ。
下に、シフタとして作用する目的に適合した厚さのシフ
タ膜を形成して、下地基板とのエッチング速度差等を利
用する等して形成した溝型シフタ。
【００２４】７．溝シフタ：上記基板溝シフタ及び基板
上薄膜溝シフタ等を含む上位概念で、遮光膜より下層の
透明膜、透明基板等に凹部を形成したシフタ一般を言
う。これに対して、遮蔽膜上にシフタ膜を配置する方式
をシフタ膜上置き方式又は上置きシフタという。
上薄膜溝シフタ等を含む上位概念で、遮光膜より下層の
透明膜、透明基板等に凹部を形成したシフタ一般を言
う。これに対して、遮蔽膜上にシフタ膜を配置する方式
をシフタ膜上置き方式又は上置きシフタという。
【００２５】８．微細庇型溝シフタ：溝シフタの周辺
（幅の狭い断面方向）で遮光膜が石英基板等の凹部側壁
上端から凹部の内側へオーバハング状（又は庇状に）
に、突き出た部分の長さPが単色露光光の波長λを基準
とした場合に、４０％（P／λ＝４０％を「庇長さ」と
言う）以下である場合を言う。
（幅の狭い断面方向）で遮光膜が石英基板等の凹部側壁
上端から凹部の内側へオーバハング状（又は庇状に）
に、突き出た部分の長さPが単色露光光の波長λを基準
とした場合に、４０％（P／λ＝４０％を「庇長さ」と
言う）以下である場合を言う。
【００２６】９．シフタの深さ：シフタ部の基板掘り込
み深さは露光波長に依存し、位相を１８０度反転させる
深さＺは、Ｚ＝λ／（２（ｎ−１））で表される。ただ
し、ｎは所定の露光波長の露光光に対する基板の屈折
率、λは露光波長である。
み深さは露光波長に依存し、位相を１８０度反転させる
深さＺは、Ｚ＝λ／（２（ｎ−１））で表される。ただ
し、ｎは所定の露光波長の露光光に対する基板の屈折
率、λは露光波長である。
【００２７】１０．位相シフタ（位相シフトマスクパタ
ーン）：少なくとも一つの位相シフタを有するマスク開
口パターンを含むマスク上の回路パターン。例えば、ス
テッピング露光の単一ショット領域（ワンステップで露
光する範囲）又はスキャンニング露光での単一のスキャ
ンニングで露光する領域に対応するマスク上の回路パタ
ーン群で、例えば半導体ウエハ上の単位チップ領域又は
その整数倍に相当するマスク基板上のマスクパターン
（回路パターン）等を言う。
ーン）：少なくとも一つの位相シフタを有するマスク開
口パターンを含むマスク上の回路パターン。例えば、ス
テッピング露光の単一ショット領域（ワンステップで露
光する範囲）又はスキャンニング露光での単一のスキャ
ンニングで露光する領域に対応するマスク上の回路パタ
ーン群で、例えば半導体ウエハ上の単位チップ領域又は
その整数倍に相当するマスク基板上のマスクパターン
（回路パターン）等を言う。
【００２８】１１．補助光透過パターン（補助マスクパ
ターン）：一般に半導体ウエハ上に投影されたとき、そ
の開口パターンに対応する独立した像を形成しないマス
ク上の開口パターンを言う。
ターン）：一般に半導体ウエハ上に投影されたとき、そ
の開口パターンに対応する独立した像を形成しないマス
ク上の開口パターンを言う。
【００２９】１２．レベンソン型位相シフトマスク：空
間周波数変調型位相シフトマスクとも呼ばれ、一般に遮
光膜に遮光領域で隔てられ、相互に近接して複数の開口
を設け、その位相を交互に反転した開口群から成る位相
シフトマスク。大まかに分類すると、ラインアンドスペ
ースパターンと交互反転ホールパターン（コンタクトホ
ール用レベンソンパターンとも言う）等がある。
間周波数変調型位相シフトマスクとも呼ばれ、一般に遮
光膜に遮光領域で隔てられ、相互に近接して複数の開口
を設け、その位相を交互に反転した開口群から成る位相
シフトマスク。大まかに分類すると、ラインアンドスペ
ースパターンと交互反転ホールパターン（コンタクトホ
ール用レベンソンパターンとも言う）等がある。
【００３０】１３．補助パターン配置型位相シフトマス
ク：大まかに分類すると、孤立したラインパターンとホ
ールパターン用に分類され、前者の代表は実開口パター
ンとその両側に設けられた補助シフタパターン（この位
相反転パターンも等価である）であり、後者の代表はア
ウトリガタイプのホールパターン（中央の実開口とその
周辺に設けられた複数の補助開口からなる）である。し
かし、上記レベンソン型位相シフトマスクのマスクパタ
ーンの端部又は周辺には補助開口や補助シフタが設けら
れるので、実際のパターンでは両方式が混合する場合が
多い。
ク：大まかに分類すると、孤立したラインパターンとホ
ールパターン用に分類され、前者の代表は実開口パター
ンとその両側に設けられた補助シフタパターン（この位
相反転パターンも等価である）であり、後者の代表はア
ウトリガタイプのホールパターン（中央の実開口とその
周辺に設けられた複数の補助開口からなる）である。し
かし、上記レベンソン型位相シフトマスクのマスクパタ
ーンの端部又は周辺には補助開口や補助シフタが設けら
れるので、実際のパターンでは両方式が混合する場合が
多い。
【００３１】１４．位相シフトマスク：本願で単に位相
シフトマスクと言うときは、これらを総称して言うもの
とする。
シフトマスクと言うときは、これらを総称して言うもの
とする。
【００３２】１５．半導体ウエハ（以下、単にウエハと
いう）または半導体基板とは、半導体集積回路の製造に
用いるシリコン単結晶基板、ＳＯＩ基板（一般にほぼ平
面円形状）、サファイア基板、ガラス基板、その他の絶
縁、反絶縁または半導体基板等並びにそれらの複合的基
板を言う。また、本願において半導体集積回路装置とい
うときは、シリコンウエハやサファイア基板等の半導体
または絶縁体基板上に作られるものの他、特に、そうで
ない旨明示された場合を除き、ＴＦＴ（Tin-Film-Trans
istor）およびＳＴＮ（Super-Twisted-Nematic）液晶等
のようなガラス等の他の絶縁基板上に作られるもの等も
含むものとする。
いう）または半導体基板とは、半導体集積回路の製造に
用いるシリコン単結晶基板、ＳＯＩ基板（一般にほぼ平
面円形状）、サファイア基板、ガラス基板、その他の絶
縁、反絶縁または半導体基板等並びにそれらの複合的基
板を言う。また、本願において半導体集積回路装置とい
うときは、シリコンウエハやサファイア基板等の半導体
または絶縁体基板上に作られるものの他、特に、そうで
ない旨明示された場合を除き、ＴＦＴ（Tin-Film-Trans
istor）およびＳＴＮ（Super-Twisted-Nematic）液晶等
のようなガラス等の他の絶縁基板上に作られるもの等も
含むものとする。
【００３３】１６．遮光領域、遮光パターン、遮光膜ま
たは遮光と言うときは、その領域に照射される露光光の
うち、４０％未満を透過させる光学特性を有することを
示す。一般に数％から３０％未満のものが使われる。一
方、「光透過領域」、「光透過パターン」、「透明領
域」、「透明膜」または「透明」言うときは、その領域
に照射される露光光のうち、６０％以上を透過させる光
学特性を有することを示す。一般に９０％以上のものが
使用される。
たは遮光と言うときは、その領域に照射される露光光の
うち、４０％未満を透過させる光学特性を有することを
示す。一般に数％から３０％未満のものが使われる。一
方、「光透過領域」、「光透過パターン」、「透明領
域」、「透明膜」または「透明」言うときは、その領域
に照射される露光光のうち、６０％以上を透過させる光
学特性を有することを示す。一般に９０％以上のものが
使用される。
【００３４】１７．フォトレジストパターンは、感光性
の有機膜をフォトリソグラフィの手法により、パターニ
ングした膜パターンを言う。なお、このパターンには当
該部分に関して全く開口のない単なるレジスト膜を含
む。
の有機膜をフォトリソグラフィの手法により、パターニ
ングした膜パターンを言う。なお、このパターンには当
該部分に関して全く開口のない単なるレジスト膜を含
む。
【００３５】１８．通常照明とは、非変形照明のこと
で、光強度分布が比較的均一な照明を言う。
で、光強度分布が比較的均一な照明を言う。
【００３６】１９．変形照明とは、中央部の照度を下げ
た照明であって、斜方照明、輪帯照明、４重極照明、５
重極照明等の多重極照明またはそれと等価な瞳フィルタ
による超解像技術を含む。
た照明であって、斜方照明、輪帯照明、４重極照明、５
重極照明等の多重極照明またはそれと等価な瞳フィルタ
による超解像技術を含む。
【００３７】２０．解像度：パターン寸法は投影レンズ
の開口数ＮＡ（Numerical Aperture）と露光波長λで規
格化して表現できる。本実施の形態においては、露光波
長２４８ｎｍのＫｒＦエキシマレーザ光を、投影レンズ
のＮＡは０．６８を主に用いた。したがって、異なる波
長や異なるレンズＮＡを用いる場合は、解像度Ｒは、Ｒ
＝Ｋ１・λ／ＮＡ（Ｋ１はプロセスに依存して決まるあ
る定数）で表されるので換算して用いれば良い。ただ
し、焦点深度ＤもＤ＝Ｋ２・λ／（ＮＡ）2（Ｋ２はプ
ロセスに依存して決まるある定数）で表されるので、焦
点深度も異なる。
の開口数ＮＡ（Numerical Aperture）と露光波長λで規
格化して表現できる。本実施の形態においては、露光波
長２４８ｎｍのＫｒＦエキシマレーザ光を、投影レンズ
のＮＡは０．６８を主に用いた。したがって、異なる波
長や異なるレンズＮＡを用いる場合は、解像度Ｒは、Ｒ
＝Ｋ１・λ／ＮＡ（Ｋ１はプロセスに依存して決まるあ
る定数）で表されるので換算して用いれば良い。ただ
し、焦点深度ＤもＤ＝Ｋ２・λ／（ＮＡ）2（Ｋ２はプ
ロセスに依存して決まるある定数）で表されるので、焦
点深度も異なる。
【００３８】２１．転写パターン：マスクによってウエ
ハ上に転写されたパターンであって、具体的には上記フ
ォトレジストパターンおよびフォトレジストパターンを
マスクとして実際に形成されたウエハ上のパターンを言
う。
ハ上に転写されたパターンであって、具体的には上記フ
ォトレジストパターンおよびフォトレジストパターンを
マスクとして実際に形成されたウエハ上のパターンを言
う。
【００３９】２２．ホールパターン：ウエハ上で露光波
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。
【００４０】２３．ラインパターン：所定の方向に延在
する帯状のパターンをいう。
する帯状のパターンをいう。
【００４１】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
【００４２】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００４３】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
【００４４】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００４５】また、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
【００４６】また、本実施の形態の説明に用いる図面に
おいてマスクまたはそのデータを模式的に示す平面図で
あっても、図面を見易くするために、遮光パターンおよ
び位相シフタにハッチングを付す。
おいてマスクまたはそのデータを模式的に示す平面図で
あっても、図面を見易くするために、遮光パターンおよ
び位相シフタにハッチングを付す。
【００４７】（実施の形態１）本実施の形態において
は、例えば最小設計寸法が１３０ｎｍ程度の１Ｇ（ギ
ガ）ビットＤＲＡＭ（Dynamic Random Access Memory）
級の大規模集積回路素子の製造工程に本発明を適用した
場合を一例として説明する。
は、例えば最小設計寸法が１３０ｎｍ程度の１Ｇ（ギ
ガ）ビットＤＲＡＭ（Dynamic Random Access Memory）
級の大規模集積回路素子の製造工程に本発明を適用した
場合を一例として説明する。
【００４８】まず、そのＤＲＡＭの製造方法の一例を説
明する。なお、ここでは、ＤＲＡＭの製造工程中の主と
して構造について説明し、その構造を形成するのための
露光技術（上記マスクの構造を含む）については後述す
る。また、ここで用いる平面図において、左右水平方向
をＸ方向とし、これに対して垂直な上下垂直方向をＹ方
向として説明する。また、そのＸ方向に延びる仮想上な
軸をＸ軸、Ｙ方向に延びる仮想上な軸をＹ軸という。ま
た、メモリセルパターンは、１交点メモリセルタイプ
（あるいはオープンビットライン型）のパターンレイア
ウトを例示する。
明する。なお、ここでは、ＤＲＡＭの製造工程中の主と
して構造について説明し、その構造を形成するのための
露光技術（上記マスクの構造を含む）については後述す
る。また、ここで用いる平面図において、左右水平方向
をＸ方向とし、これに対して垂直な上下垂直方向をＹ方
向として説明する。また、そのＸ方向に延びる仮想上な
軸をＸ軸、Ｙ方向に延びる仮想上な軸をＹ軸という。ま
た、メモリセルパターンは、１交点メモリセルタイプ
（あるいはオープンビットライン型）のパターンレイア
ウトを例示する。
【００４９】図１は、そのＤＲＡＭの製造工程中におけ
るメモリアレイの要部平面図を示している。また、図２
〜図４は、それぞれ図１のＡ−Ａ線、Ｂ−Ｂ線およびＣ
−Ｃ線の断面図を示している。ウエハ１Ｗを構成する半
導体基板（以下、単に基板という）１は、例えばｐ型の
単結晶シリコンからなる。基板１の主面の分離領域に
は、例えば溝型の分離部（トレンチアイソレーション）
２が形成されている。この分離部２は、基板１に掘られ
た溝内に絶縁膜が埋め込まれることで形成されている。
また、基板１には、その分離部２によって複数の活性領
域Ｌが形成されている。各々の活性領域Ｌは、図１に示
すように、その周囲が分離部２に取り囲まれることで、
図１の左右上下（水平垂直：ＸＹ）方向に対して斜めの
方向に細長く延びる平面島状のパターンに形成されてい
る。各々の活性領域Ｌには、例えば２個のメモリセル選
択用ＭＩＳ・ＦＥＴが、各々のソース、ドレインの一方
を共有する状態で形成される。
るメモリアレイの要部平面図を示している。また、図２
〜図４は、それぞれ図１のＡ−Ａ線、Ｂ−Ｂ線およびＣ
−Ｃ線の断面図を示している。ウエハ１Ｗを構成する半
導体基板（以下、単に基板という）１は、例えばｐ型の
単結晶シリコンからなる。基板１の主面の分離領域に
は、例えば溝型の分離部（トレンチアイソレーション）
２が形成されている。この分離部２は、基板１に掘られ
た溝内に絶縁膜が埋め込まれることで形成されている。
また、基板１には、その分離部２によって複数の活性領
域Ｌが形成されている。各々の活性領域Ｌは、図１に示
すように、その周囲が分離部２に取り囲まれることで、
図１の左右上下（水平垂直：ＸＹ）方向に対して斜めの
方向に細長く延びる平面島状のパターンに形成されてい
る。各々の活性領域Ｌには、例えば２個のメモリセル選
択用ＭＩＳ・ＦＥＴが、各々のソース、ドレインの一方
を共有する状態で形成される。
【００５０】活性領域ＬのＹ方向における配置ピッチ
（ピッチ：対象とするパターンの中心から中心までの距
離）Ｄｙ1は、例えば４２０ｎｍ程度（ウエハ上換算）
である。また、活性領域ＬのＸ方向における配置ピッチ
Ｄｘ1は、例えば５２０ｎｍ程度（ウエハ上換算）であ
る。活性領域Ｌが、Ｙ方向の１行毎にＸ方向にずれる寸
法Ｄｘ２は、例えば２６０ｎｍ程度（ウエハ上換算）で
ある。また、活性領域Ｌの短方向（幅方向：長手方向に
垂直な方向）における配置ピッチＤ1は、例えば２５０
ｎｍ程度（ウエハ上換算）である。さらに、活性領域Ｌ
の長手方向における配置間隔（間隔：対象とするパター
ンの対向する端から端までの距離）Ｄ2は、例えば１６
０〜１８０ｎｍ程度（ウエハ上換算）である。
（ピッチ：対象とするパターンの中心から中心までの距
離）Ｄｙ1は、例えば４２０ｎｍ程度（ウエハ上換算）
である。また、活性領域ＬのＸ方向における配置ピッチ
Ｄｘ1は、例えば５２０ｎｍ程度（ウエハ上換算）であ
る。活性領域Ｌが、Ｙ方向の１行毎にＸ方向にずれる寸
法Ｄｘ２は、例えば２６０ｎｍ程度（ウエハ上換算）で
ある。また、活性領域Ｌの短方向（幅方向：長手方向に
垂直な方向）における配置ピッチＤ1は、例えば２５０
ｎｍ程度（ウエハ上換算）である。さらに、活性領域Ｌ
の長手方向における配置間隔（間隔：対象とするパター
ンの対向する端から端までの距離）Ｄ2は、例えば１６
０〜１８０ｎｍ程度（ウエハ上換算）である。
【００５１】上記溝型の分離部２の形成方法は、例えば
次の通りである。まず、基板１の主面上に活性領域形成
用のフォトレジストパターンを形成する。このフォトレ
ジストパターンは、上記活性領域Ｌの形成領域を覆い、
それ以外の領域が露出されるようにパターン形成されて
いる。このフォトレジストパターンについては後ほど詳
細に説明する。続いて、そのフォトレジストパターンを
エッチングマスクとして、基板１に対してエッチング処
理を施すことにより、フォトレジストパターンから露出
する基板１部分をエッチング除去する。これにより、基
板１に、例えば深さ３００〜４００ｎｍ程度の溝（転写
パターン）を形成する。その後、その溝の内部を含む基
板１上に、例えば酸化シリコン膜からなる絶縁膜２ａを
ＣＶＤ(Chemical Vapor Deposition)法で６００ｎｍ程
度の厚さで堆積する。この絶縁膜２ａは、例えば酸素
（またはオゾン）とテトラエトキシシラン（ＴＥＯＳ：
Tetraethoxysilane）とをソースガスに用いたプラズマ
ＣＶＤ法で堆積した後、１０００℃程度のドライ酸化を
行って膜を緻密化（デンシファイ）することで形成され
ている。その後、その絶縁膜２ａを化学機械研磨(Chemi
cal Mechanical Polishing;ＣＭＰ)法で研磨（ポリッシ
ュバック）する。このとき、溝の内部の絶縁膜２ａの表
面を活性領域Ｌの表面とほぼ同じ高さになるように平坦
化する。このようにして溝型の分離部２を形成する。
次の通りである。まず、基板１の主面上に活性領域形成
用のフォトレジストパターンを形成する。このフォトレ
ジストパターンは、上記活性領域Ｌの形成領域を覆い、
それ以外の領域が露出されるようにパターン形成されて
いる。このフォトレジストパターンについては後ほど詳
細に説明する。続いて、そのフォトレジストパターンを
エッチングマスクとして、基板１に対してエッチング処
理を施すことにより、フォトレジストパターンから露出
する基板１部分をエッチング除去する。これにより、基
板１に、例えば深さ３００〜４００ｎｍ程度の溝（転写
パターン）を形成する。その後、その溝の内部を含む基
板１上に、例えば酸化シリコン膜からなる絶縁膜２ａを
ＣＶＤ(Chemical Vapor Deposition)法で６００ｎｍ程
度の厚さで堆積する。この絶縁膜２ａは、例えば酸素
（またはオゾン）とテトラエトキシシラン（ＴＥＯＳ：
Tetraethoxysilane）とをソースガスに用いたプラズマ
ＣＶＤ法で堆積した後、１０００℃程度のドライ酸化を
行って膜を緻密化（デンシファイ）することで形成され
ている。その後、その絶縁膜２ａを化学機械研磨(Chemi
cal Mechanical Polishing;ＣＭＰ)法で研磨（ポリッシ
ュバック）する。このとき、溝の内部の絶縁膜２ａの表
面を活性領域Ｌの表面とほぼ同じ高さになるように平坦
化する。このようにして溝型の分離部２を形成する。
【００５２】その後、基板１にホウ素（Ｂ）をイオン打
ち込みすることによってｐ型ウエル３を形成し、続いて
ｐ型ウエル３の表面をフッ酸（ＨＦ）系の洗浄液で洗浄
した後、基板１を熱酸化することによってｐ型ウエル３
の活性領域Ｌの表面に酸化シリコン系の清浄なゲート絶
縁膜４を形成する。ゲート絶縁膜４の厚さは、例えば二
酸化シリコン換算膜厚で６ｎｍ程度である。なお、ゲー
ト絶縁膜４は、酸化シリコン系の絶縁膜よりも誘電率が
高い窒化シリコン系絶縁膜、金属酸化物系絶縁膜（酸化
タンタル膜、酸化チタン膜など）であっても良い。これ
らの絶縁膜は、基板１上にＣＶＤ法やスパッタリング法
で成膜することによって形成する。
ち込みすることによってｐ型ウエル３を形成し、続いて
ｐ型ウエル３の表面をフッ酸（ＨＦ）系の洗浄液で洗浄
した後、基板１を熱酸化することによってｐ型ウエル３
の活性領域Ｌの表面に酸化シリコン系の清浄なゲート絶
縁膜４を形成する。ゲート絶縁膜４の厚さは、例えば二
酸化シリコン換算膜厚で６ｎｍ程度である。なお、ゲー
ト絶縁膜４は、酸化シリコン系の絶縁膜よりも誘電率が
高い窒化シリコン系絶縁膜、金属酸化物系絶縁膜（酸化
タンタル膜、酸化チタン膜など）であっても良い。これ
らの絶縁膜は、基板１上にＣＶＤ法やスパッタリング法
で成膜することによって形成する。
【００５３】続く工程を図５〜図７に示す。図５は、上
記ＤＲＡＭの製造工程中における図１と同一箇所の要部
平面図を示し、図６および図７は、それぞれ図５のＡ−
Ａ線およびＢ−Ｂ線の断面図を示している。この工程に
おいては、基板１の主面上に複数本のワード線ＷＬ（ゲ
ート電極５）を形成する。すなわち、基板１の主面上
に、例えばリン（Ｐ）などをドープしたｎ型多結晶シリ
コン膜（膜厚７０ｎｍ程度）、窒化タングステン（Ｗ
Ｎ）または窒化チタン（ＴｉＮ）からなるバリアメタル
膜（膜厚５ｎｍ〜１０ｎｍ程度）、タングステン（Ｗ）
膜（膜厚１００ｎｍ程度）およびキャップ絶縁膜６（膜
厚１５０ｎｍ程度）を順次堆積した後、ワード線形成用
のフォトレジストパターンをマスクにしてこれらの膜を
ドライエッチングすることにより、ワード線ＷＬ（ゲー
ト電極５）を形成する。多結晶シリコン膜およびキャッ
プ絶縁膜６はＣＶＤ法で堆積し、バリアメタル膜および
Ｗ膜はスパッタリング法で堆積する。キャップ絶縁膜６
は、例えば窒化シリコン膜からなる。
記ＤＲＡＭの製造工程中における図１と同一箇所の要部
平面図を示し、図６および図７は、それぞれ図５のＡ−
Ａ線およびＢ−Ｂ線の断面図を示している。この工程に
おいては、基板１の主面上に複数本のワード線ＷＬ（ゲ
ート電極５）を形成する。すなわち、基板１の主面上
に、例えばリン（Ｐ）などをドープしたｎ型多結晶シリ
コン膜（膜厚７０ｎｍ程度）、窒化タングステン（Ｗ
Ｎ）または窒化チタン（ＴｉＮ）からなるバリアメタル
膜（膜厚５ｎｍ〜１０ｎｍ程度）、タングステン（Ｗ）
膜（膜厚１００ｎｍ程度）およびキャップ絶縁膜６（膜
厚１５０ｎｍ程度）を順次堆積した後、ワード線形成用
のフォトレジストパターンをマスクにしてこれらの膜を
ドライエッチングすることにより、ワード線ＷＬ（ゲー
ト電極５）を形成する。多結晶シリコン膜およびキャッ
プ絶縁膜６はＣＶＤ法で堆積し、バリアメタル膜および
Ｗ膜はスパッタリング法で堆積する。キャップ絶縁膜６
は、例えば窒化シリコン膜からなる。
【００５４】このワード線ＷＬは、図５に示すように、
図５のＹ方向に沿って延びる平面帯状のパターンで形成
され、図５のＸ方向に沿って所定の間隔をおいて互いに
平行となるように複数本配置されている。このワード線
ＷＬと、上記活性領域Ｌとは、互いに斜めに交差するよ
うに配置されている。ワード線ＷＬにおいて活性領域Ｌ
と平面的に重なる部分が、メモリセル選択用ＭＩＳ・Ｆ
ＥＴのゲート電極５となる。上記したように各活性領域
Ｌには２個のメモリセル選択用ＭＩＳ・ＦＥＴが配置さ
れるので、各活性領域Ｌには２本のワード線ＷＬが平面
的に重なるようになっている。また、この構造のＤＲＡ
Ｍにおいて、上記活性領域Ｌの長手方向の配置間隔Ｄ2
は、１本のワード線ＷＬが配置される分の寸法しかな
い。
図５のＹ方向に沿って延びる平面帯状のパターンで形成
され、図５のＸ方向に沿って所定の間隔をおいて互いに
平行となるように複数本配置されている。このワード線
ＷＬと、上記活性領域Ｌとは、互いに斜めに交差するよ
うに配置されている。ワード線ＷＬにおいて活性領域Ｌ
と平面的に重なる部分が、メモリセル選択用ＭＩＳ・Ｆ
ＥＴのゲート電極５となる。上記したように各活性領域
Ｌには２個のメモリセル選択用ＭＩＳ・ＦＥＴが配置さ
れるので、各活性領域Ｌには２本のワード線ＷＬが平面
的に重なるようになっている。また、この構造のＤＲＡ
Ｍにおいて、上記活性領域Ｌの長手方向の配置間隔Ｄ2
は、１本のワード線ＷＬが配置される分の寸法しかな
い。
【００５５】続く工程を図８〜図１０に示す。図８〜図
１０は、それぞれこの工程における上記図１のＡ−Ａ
線、Ｂ−Ｂ線およびＣ−Ｃ線に相当する部分の断面図を
示している。この工程においては、ｐ型ウエル３にヒ素
（Ａｓ）またはリン（Ｐ）をイオン打ち込みしてゲート
電極５の両側のｐ型ウエル３にｎ型半導体領域７（ソー
ス、ドレイン）を形成する。ここまでの工程により、メ
モリセル選択用ＭＩＳ・ＦＥＴＱｓが略完成する。続い
て、基板１上に窒化シリコン等からなる絶縁膜８をＣＶ
Ｄ法等によって５０ｎｍ程度の厚さで堆積する。なお、
絶縁膜８は、隣接ワード線ＷＬ間を埋め込んでしまうこ
となく、ワード線ＷＬの表面に薄く被着されている。
１０は、それぞれこの工程における上記図１のＡ−Ａ
線、Ｂ−Ｂ線およびＣ−Ｃ線に相当する部分の断面図を
示している。この工程においては、ｐ型ウエル３にヒ素
（Ａｓ）またはリン（Ｐ）をイオン打ち込みしてゲート
電極５の両側のｐ型ウエル３にｎ型半導体領域７（ソー
ス、ドレイン）を形成する。ここまでの工程により、メ
モリセル選択用ＭＩＳ・ＦＥＴＱｓが略完成する。続い
て、基板１上に窒化シリコン等からなる絶縁膜８をＣＶ
Ｄ法等によって５０ｎｍ程度の厚さで堆積する。なお、
絶縁膜８は、隣接ワード線ＷＬ間を埋め込んでしまうこ
となく、ワード線ＷＬの表面に薄く被着されている。
【００５６】続く工程を図１１〜図１４に示す。図１１
は、この工程における図１と同一箇所の要部平面図を示
し、図１２〜図１４は、それぞれ図１１のＡ−Ａ線、Ｂ
−Ｂ線およびＣ−Ｃ線の断面図を示している。この工程
においては、基板１上に絶縁膜９を堆積した後、その絶
縁膜９に、底面からｎ型半導体領域７が露出するような
平面略円形状のコンタクトホール（第１のホールパター
ン）１０ａおよびコンタクトホール（第２のホールパタ
ーン）１０ｂを形成する。すなわち、まず、基板１上
に、酸化シリコン等からなる絶縁膜９をＣＶＤ法等によ
って６００ｎｍ程度の厚さで堆積した後、その絶縁膜９
の表面を化学機械研磨法等で平坦化する。続いて、絶縁
膜９上に、コンタクトホール形成用のフォトレジストパ
ターンを形成する。このフォトレジストパターンは、コ
ンタクトホール形成領域が露出され、それ以外が覆われ
るようなパターンとなっている。このフォトレジストパ
ターンについては後ほど詳細に説明する。その後、その
フォトレジストパターンをエッチングマスクとして、ド
ライエッチング処理を施すことにより、そのフォトレジ
ストパターンから露出する絶縁膜９，８部分をエッチン
グ除去する。これにより、底面からメモリセル選択用Ｍ
ＩＳ・ＦＥＴＱｓのｎ型半導体領域７（ソース、ドレイ
ン）が露出するようなコンタクトホール１０ａ，１０ｂ
を形成する。このエッチング処理に際して、酸化シリコ
ン等からなる絶縁膜９のエッチングは、窒化シリコン膜
に対する選択比が大きい条件で行い、窒化シリコン等か
らなる絶縁膜８のエッチングは、シリコンや酸化シリコ
ン膜に対するエッチング選択比が大きい条件で行う。こ
れにより、コンタクトホール１０ａ、１０ｂを、ゲート
電極５（ワード線ＷＬ）に対して自己整合（セルフアラ
イン）に形成することができる。
は、この工程における図１と同一箇所の要部平面図を示
し、図１２〜図１４は、それぞれ図１１のＡ−Ａ線、Ｂ
−Ｂ線およびＣ−Ｃ線の断面図を示している。この工程
においては、基板１上に絶縁膜９を堆積した後、その絶
縁膜９に、底面からｎ型半導体領域７が露出するような
平面略円形状のコンタクトホール（第１のホールパター
ン）１０ａおよびコンタクトホール（第２のホールパタ
ーン）１０ｂを形成する。すなわち、まず、基板１上
に、酸化シリコン等からなる絶縁膜９をＣＶＤ法等によ
って６００ｎｍ程度の厚さで堆積した後、その絶縁膜９
の表面を化学機械研磨法等で平坦化する。続いて、絶縁
膜９上に、コンタクトホール形成用のフォトレジストパ
ターンを形成する。このフォトレジストパターンは、コ
ンタクトホール形成領域が露出され、それ以外が覆われ
るようなパターンとなっている。このフォトレジストパ
ターンについては後ほど詳細に説明する。その後、その
フォトレジストパターンをエッチングマスクとして、ド
ライエッチング処理を施すことにより、そのフォトレジ
ストパターンから露出する絶縁膜９，８部分をエッチン
グ除去する。これにより、底面からメモリセル選択用Ｍ
ＩＳ・ＦＥＴＱｓのｎ型半導体領域７（ソース、ドレイ
ン）が露出するようなコンタクトホール１０ａ，１０ｂ
を形成する。このエッチング処理に際して、酸化シリコ
ン等からなる絶縁膜９のエッチングは、窒化シリコン膜
に対する選択比が大きい条件で行い、窒化シリコン等か
らなる絶縁膜８のエッチングは、シリコンや酸化シリコ
ン膜に対するエッチング選択比が大きい条件で行う。こ
れにより、コンタクトホール１０ａ、１０ｂを、ゲート
電極５（ワード線ＷＬ）に対して自己整合（セルフアラ
イン）に形成することができる。
【００５７】コンタクトホール１０ａ，１０ｂのうち、
活性領域Ｌの中央に配置されるコンタクトホール１０ａ
は、ｎ型半導体領域７とデータ線とを電気的に接続する
ためのホールパターン（転写パターン）である。また、
活性領域Ｌの両端側に配置されるコンタクトホール１０
ｂは、ｎ型半導体領域７と情報蓄積用容量素子の下部電
極（蓄積電極）とを電気的に接続するためのホールパタ
ーン（転写パターン）である。
活性領域Ｌの中央に配置されるコンタクトホール１０ａ
は、ｎ型半導体領域７とデータ線とを電気的に接続する
ためのホールパターン（転写パターン）である。また、
活性領域Ｌの両端側に配置されるコンタクトホール１０
ｂは、ｎ型半導体領域７と情報蓄積用容量素子の下部電
極（蓄積電極）とを電気的に接続するためのホールパタ
ーン（転写パターン）である。
【００５８】コンタクトホール１０ａ，１０ｂは、例え
ば蜂の巣状に密集して配置されている。コンタクトホー
ル１０ａ，１０ｂのＹ方向の配置ピッチＤｙ2は、例え
ば２８０ｎｍ程度（ウエハ上換算）である。また、コン
タクトホール１０ａ，１０ｂが、Ｘ方向の１列毎にＹ方
向にずれる寸法Ｄｙ３は、例えば１４０ｎｍ程度（ウエ
ハ上換算）である。コンタクトホール１０ａ，１０ｂの
Ｘ方向の配置ピッチＤｘ3は、例えば２６０ｎｍ程度
（ウエハ上換算）である。
ば蜂の巣状に密集して配置されている。コンタクトホー
ル１０ａ，１０ｂのＹ方向の配置ピッチＤｙ2は、例え
ば２８０ｎｍ程度（ウエハ上換算）である。また、コン
タクトホール１０ａ，１０ｂが、Ｘ方向の１列毎にＹ方
向にずれる寸法Ｄｙ３は、例えば１４０ｎｍ程度（ウエ
ハ上換算）である。コンタクトホール１０ａ，１０ｂの
Ｘ方向の配置ピッチＤｘ3は、例えば２６０ｎｍ程度
（ウエハ上換算）である。
【００５９】また、コンタクトホール１０ａ，１０ａの
Ｙ方向の配置ピッチＤｙ４は、例えば４２０ｎｍ程度
（ウエハ上換算）である。コンタクトホール１０ａ，１
０ａのＸ方向の配置ピッチＤｘ４は、例えば５２０ｎｍ
程度（ウエハ上換算）である。
Ｙ方向の配置ピッチＤｙ４は、例えば４２０ｎｍ程度
（ウエハ上換算）である。コンタクトホール１０ａ，１
０ａのＸ方向の配置ピッチＤｘ４は、例えば５２０ｎｍ
程度（ウエハ上換算）である。
【００６０】また、コンタクトホール１０ｂ，１０ｂの
Ｙ方向の配置ピッチＤｙ5は、例えば２８０ｎｍ程度
（ウエハ上換算）である。コンタクトホール１０ｂ，１
０ｂのＹ方向の配置ピッチＤｙ6は、例えば４２０ｎｍ
程度（ウエハ上換算）である。さらに、コンタクトホー
ル１０ｂ，１０ｂのＸ方向の配置ピッチＤｘ5は、例え
ば５２０ｎｍ（ウエハ上換算）程度である。
Ｙ方向の配置ピッチＤｙ5は、例えば２８０ｎｍ程度
（ウエハ上換算）である。コンタクトホール１０ｂ，１
０ｂのＹ方向の配置ピッチＤｙ6は、例えば４２０ｎｍ
程度（ウエハ上換算）である。さらに、コンタクトホー
ル１０ｂ，１０ｂのＸ方向の配置ピッチＤｘ5は、例え
ば５２０ｎｍ（ウエハ上換算）程度である。
【００６１】続く工程を図１５および図１６に示す。図
１５および図１６は、この工程における上記図１のＡ−
Ａ線およびＢ−Ｂ線に相当する部分の断面図を示してい
る。この工程においては、図１５および図１６に示すよ
うに、コンタクトホール１０ａ，１０ｂの内部にプラグ
１１ａ，１１ｂを形成する。プラグ１１ａ，１１ｂを形
成するには、絶縁膜９上にリン（Ｐ）をドープしたｎ型
多結晶シリコン膜をＣＶＤ法で堆積することによってコ
ンタクトホール１０ａ，１０ｂの内部にこのｎ型多結晶
シリコン膜を埋め込んだ後、コンタクトホール１０ａ，
１０ｂの外部のｎ型多結晶シリコン膜を化学機械研磨法
またはエッチバック法で除去する。
１５および図１６は、この工程における上記図１のＡ−
Ａ線およびＢ−Ｂ線に相当する部分の断面図を示してい
る。この工程においては、図１５および図１６に示すよ
うに、コンタクトホール１０ａ，１０ｂの内部にプラグ
１１ａ，１１ｂを形成する。プラグ１１ａ，１１ｂを形
成するには、絶縁膜９上にリン（Ｐ）をドープしたｎ型
多結晶シリコン膜をＣＶＤ法で堆積することによってコ
ンタクトホール１０ａ，１０ｂの内部にこのｎ型多結晶
シリコン膜を埋め込んだ後、コンタクトホール１０ａ，
１０ｂの外部のｎ型多結晶シリコン膜を化学機械研磨法
またはエッチバック法で除去する。
【００６２】続く工程を図１７〜図２０に示す。図１７
は、この工程における上記図１と同一箇所の要部平面図
を示し、図１８〜図２０は、それぞれ図１７のＡ−Ａ
線、Ｂ−Ｂ線およびＣ−Ｃ線の断面図を示している。こ
の工程においては、基板１上に絶縁膜１２を堆積した
後、その絶縁膜１２に、底面からプラグ１１ａの一部が
露出するような平面略円形状のスルーホール１３を形成
する。すなわち、まず、基板１上（絶縁膜９およびプラ
グ１１ａ，１１ｂの上面上）に、例えば酸化シリコン等
からなる絶縁膜１２をＣＶＤ法等によって５０ｎｍ程度
の厚さで堆積した後、その絶縁膜１２上に、データ線用
のスルーホールを形成するためのフォトレジストパター
ンを形成する。このフォトレジストパターンは、データ
線とプラグ１１ａとを接続するためのスルーホール形成
領域が露出され、それ以外が覆われるようなパターンと
なっている。続いて、図１７、図１９および図２０に示
すように、そのフォトレジストパターンをエッチングマ
スクとして、そこから露出する絶縁膜１２部分をエッチ
ング除去することにより、スルーホール１３を形成す
る。スルーホール１３の平面配置ピッチは、上記したコ
ンタクトホール１０ａ，１０ｂの平面配置ピッチよりも
比較的広い。このため、このスルーホール１３を形成す
るためのフォトレジストパターンは、ハーフトーン型位
相シフトマスクで、照明光の干渉性を高くしたコヒーレ
ンシ（σ）＝０．３の露光条件（あるいは位相シフト法
における通常の露光条件）で形成することができる。
は、この工程における上記図１と同一箇所の要部平面図
を示し、図１８〜図２０は、それぞれ図１７のＡ−Ａ
線、Ｂ−Ｂ線およびＣ−Ｃ線の断面図を示している。こ
の工程においては、基板１上に絶縁膜１２を堆積した
後、その絶縁膜１２に、底面からプラグ１１ａの一部が
露出するような平面略円形状のスルーホール１３を形成
する。すなわち、まず、基板１上（絶縁膜９およびプラ
グ１１ａ，１１ｂの上面上）に、例えば酸化シリコン等
からなる絶縁膜１２をＣＶＤ法等によって５０ｎｍ程度
の厚さで堆積した後、その絶縁膜１２上に、データ線用
のスルーホールを形成するためのフォトレジストパター
ンを形成する。このフォトレジストパターンは、データ
線とプラグ１１ａとを接続するためのスルーホール形成
領域が露出され、それ以外が覆われるようなパターンと
なっている。続いて、図１７、図１９および図２０に示
すように、そのフォトレジストパターンをエッチングマ
スクとして、そこから露出する絶縁膜１２部分をエッチ
ング除去することにより、スルーホール１３を形成す
る。スルーホール１３の平面配置ピッチは、上記したコ
ンタクトホール１０ａ，１０ｂの平面配置ピッチよりも
比較的広い。このため、このスルーホール１３を形成す
るためのフォトレジストパターンは、ハーフトーン型位
相シフトマスクで、照明光の干渉性を高くしたコヒーレ
ンシ（σ）＝０．３の露光条件（あるいは位相シフト法
における通常の露光条件）で形成することができる。
【００６３】続く工程を図２１〜図２４に示す。図２１
は、この工程における上記図１と同一箇所の要部平面図
を示し、図２２〜図２４は、それぞれ図２１のＡ−Ａ
線、Ｂ−Ｂ線およびＣ−Ｃ線の断面図を示している。こ
の工程においては、上記スルーホール１３内にプラグ１
４を形成した後、これに接続されるデータ線ＤＬを形成
する。まず、プラグ１４を形成するには、絶縁膜１２上
に、例えばスパッタリング法でチタン（Ｔｉ）膜と窒化
チタン（ＴｉＮ）膜との積層膜からなるバリアメタル膜
を堆積し、続いてバリアメタル膜上にＣＶＤ法等でタン
グステン（Ｗ）膜を堆積することによってスルーホール
１３の内部にこれらの膜を埋め込んだ後、スルーホール
１３の外部のこれらの膜を化学機械研磨法で除去する。
続いて、データ線ＤＬを形成するには、例えば絶縁膜１
２上にスパッタリング法で窒化チタン（ＴｉＮ）膜（膜
厚１０ｎｍ程度）を堆積し、続いて窒化チタン（Ｔｉ
Ｎ）膜上にＣＶＤ法等でタングステン（Ｗ）膜（膜厚５
０ｎｍ程度）を堆積した後、フォトレジストパターンを
マスクにしてこれらの膜をドライエッチングする。
は、この工程における上記図１と同一箇所の要部平面図
を示し、図２２〜図２４は、それぞれ図２１のＡ−Ａ
線、Ｂ−Ｂ線およびＣ−Ｃ線の断面図を示している。こ
の工程においては、上記スルーホール１３内にプラグ１
４を形成した後、これに接続されるデータ線ＤＬを形成
する。まず、プラグ１４を形成するには、絶縁膜１２上
に、例えばスパッタリング法でチタン（Ｔｉ）膜と窒化
チタン（ＴｉＮ）膜との積層膜からなるバリアメタル膜
を堆積し、続いてバリアメタル膜上にＣＶＤ法等でタン
グステン（Ｗ）膜を堆積することによってスルーホール
１３の内部にこれらの膜を埋め込んだ後、スルーホール
１３の外部のこれらの膜を化学機械研磨法で除去する。
続いて、データ線ＤＬを形成するには、例えば絶縁膜１
２上にスパッタリング法で窒化チタン（ＴｉＮ）膜（膜
厚１０ｎｍ程度）を堆積し、続いて窒化チタン（Ｔｉ
Ｎ）膜上にＣＶＤ法等でタングステン（Ｗ）膜（膜厚５
０ｎｍ程度）を堆積した後、フォトレジストパターンを
マスクにしてこれらの膜をドライエッチングする。
【００６４】続く工程を図２５〜図２８に示す。図２５
は、この工程における上記図１と同一箇所の要部平面図
を示し、図２６〜図２８は、それぞれ図２５のＡ−Ａ
線、Ｂ−Ｂ線およびＣ−Ｃ線の断面図を示している。こ
の工程においては、基板１上に絶縁膜１５および絶縁膜
１６を堆積した後、その絶縁膜１５，１６および絶縁膜
１２に、底面からプラグ１１ｂの一部が露出するような
平面略円形状のスルーホール１７を形成する。
は、この工程における上記図１と同一箇所の要部平面図
を示し、図２６〜図２８は、それぞれ図２５のＡ−Ａ
線、Ｂ−Ｂ線およびＣ−Ｃ線の断面図を示している。こ
の工程においては、基板１上に絶縁膜１５および絶縁膜
１６を堆積した後、その絶縁膜１５，１６および絶縁膜
１２に、底面からプラグ１１ｂの一部が露出するような
平面略円形状のスルーホール１７を形成する。
【００６５】すなわち、まず、基板１上（絶縁膜１２の
上面およびデータ線ＤＬの表面上）に、例えば酸化シリ
コン等からなる絶縁膜１５をＣＶＤ法等によって３００
ｎｍ程度の厚さで堆積し、続いて化学機械研磨法でその
表面を平坦化する。続いて、その絶縁膜１５上に、例え
ば窒化シリコンからなる絶縁膜１６をＣＶＤ法等によっ
て５０ｎｍ程度の厚さで堆積した後、その上に、例えば
多結晶シリコン膜をＣＶＤ法等によって堆積する。その
後、その多結晶シリコン膜上に、情報蓄積用容量素子用
のスルーホールを形成するためのフォトレジストパター
ンを形成した後、それをエッチングマスクとして多結晶
シリコン膜においてスルーホール形成領域に孔を開口す
ることにより、ハードマスク１８を形成する。このフォ
トレジストパターンは、情報蓄積用容量素子の下部電極
と、プラグ１１ｂとを接続するためのスルーホール形成
領域が露出され、それ以外が覆われるようなパターンと
なっている。この場合のスルーホールの平面配置ピッチ
は、上記したコンタクトホール１０ａ，１０ｂの平面配
置ピッチよりも比較的広いので、そのフォトレジストパ
ターンは、レベンソン型位相シフトマスクを用いて、位
相シフト法における通常の露光条件で形成することがで
きる。ハードマスク１８を形成した後、基板１上に、さ
らに多結晶シリコン膜をＣＶＤ法等によって堆積し、こ
れを異方性のドライエッチング法等によってエッチバッ
クすることにより、ハードマスク１８の孔の内側面にサ
イドウォール１８ａを形成する。その後、図２５、図２
６および図２８に示すように、そのハードマスク１８お
よびサイドウォール１８ａをエッチングマスクとして、
そこから露出する絶縁膜１６，１５，１２部分をエッチ
ング除去することにより、スルーホール１７を形成す
る。
上面およびデータ線ＤＬの表面上）に、例えば酸化シリ
コン等からなる絶縁膜１５をＣＶＤ法等によって３００
ｎｍ程度の厚さで堆積し、続いて化学機械研磨法でその
表面を平坦化する。続いて、その絶縁膜１５上に、例え
ば窒化シリコンからなる絶縁膜１６をＣＶＤ法等によっ
て５０ｎｍ程度の厚さで堆積した後、その上に、例えば
多結晶シリコン膜をＣＶＤ法等によって堆積する。その
後、その多結晶シリコン膜上に、情報蓄積用容量素子用
のスルーホールを形成するためのフォトレジストパター
ンを形成した後、それをエッチングマスクとして多結晶
シリコン膜においてスルーホール形成領域に孔を開口す
ることにより、ハードマスク１８を形成する。このフォ
トレジストパターンは、情報蓄積用容量素子の下部電極
と、プラグ１１ｂとを接続するためのスルーホール形成
領域が露出され、それ以外が覆われるようなパターンと
なっている。この場合のスルーホールの平面配置ピッチ
は、上記したコンタクトホール１０ａ，１０ｂの平面配
置ピッチよりも比較的広いので、そのフォトレジストパ
ターンは、レベンソン型位相シフトマスクを用いて、位
相シフト法における通常の露光条件で形成することがで
きる。ハードマスク１８を形成した後、基板１上に、さ
らに多結晶シリコン膜をＣＶＤ法等によって堆積し、こ
れを異方性のドライエッチング法等によってエッチバッ
クすることにより、ハードマスク１８の孔の内側面にサ
イドウォール１８ａを形成する。その後、図２５、図２
６および図２８に示すように、そのハードマスク１８お
よびサイドウォール１８ａをエッチングマスクとして、
そこから露出する絶縁膜１６，１５，１２部分をエッチ
ング除去することにより、スルーホール１７を形成す
る。
【００６６】スルーホール１７は、その径がその下部の
コンタクトホール１０ｂの径よりも小さくなるように形
成する。また、スルーホール１７は、その中心がその下
部のコンタクトホール１０ｂの中心よりもデータ線ＤＬ
から離れる方向にオフセットする。このように、スルー
ホール１７の径をその下部のコンタクトホール１０ｂの
径よりも小さくし、かつその中心をデータ線ＤＬから離
れる方向にオフセットすることにより、メモリセルサイ
ズを縮小した場合においても自己整合コンタクト(Self
Align Contact；ＳＡＣ)技術を用いることなく、スルー
ホール１７（の内部に埋め込まれるプラグ）とデータ線
ＤＬとのショートを防止することができる。また、スル
ーホール１７の径をその下部のコンタクトホール１０ｂ
の径よりも小さくすることにより、それらの中心をずら
しても両者のコンタクト面積を十分に確保することがで
きる。
コンタクトホール１０ｂの径よりも小さくなるように形
成する。また、スルーホール１７は、その中心がその下
部のコンタクトホール１０ｂの中心よりもデータ線ＤＬ
から離れる方向にオフセットする。このように、スルー
ホール１７の径をその下部のコンタクトホール１０ｂの
径よりも小さくし、かつその中心をデータ線ＤＬから離
れる方向にオフセットすることにより、メモリセルサイ
ズを縮小した場合においても自己整合コンタクト(Self
Align Contact；ＳＡＣ)技術を用いることなく、スルー
ホール１７（の内部に埋め込まれるプラグ）とデータ線
ＤＬとのショートを防止することができる。また、スル
ーホール１７の径をその下部のコンタクトホール１０ｂ
の径よりも小さくすることにより、それらの中心をずら
しても両者のコンタクト面積を十分に確保することがで
きる。
【００６７】続く工程を図２９〜図３１に示す。図２９
〜図３１は、この工程における上記図１のＡ−Ａ線、Ｂ
−Ｂ線およびＣ−Ｃ線に相当する部分の断面図を示して
いる。この工程においては、ハードマスク１８およびサ
イドウォール１８ａをドライエッチングで除去した後ス
ルーホール１７の内部にプラグ１９を形成し、さらにプ
ラグ１９の表面にバリアメタル膜２０を形成する。プラ
グ１９およびバリアメタル膜２０を形成するには、まず
絶縁膜１６の上部に、リン（Ｐ）をドープしたｎ型多結
晶シリコン膜をＣＶＤ法で堆積することによってスルー
ホール１７の内部にｎ型多結晶シリコン膜を埋め込んだ
後、スルーホール１７の外部のｎ型多結晶シリコン膜を
化学機械研磨法（またはエッチバック）で除去する。ま
たこのとき、スルーホール１７の内部のｎ型多結晶シリ
コン膜をオーバー研磨（オーバーエッチング）し、プラ
グ１９の表面を絶縁膜１６の表面よりも下方に後退させ
ることによって、プラグ１９の上部にバリアメタル膜２
０を埋め込むスペースを確保する。次に、絶縁膜１６の
上部にスパッタリング法でＴｉＮ膜を堆積することによ
って、プラグ１９の上部のスルーホール１７内にＴｉＮ
膜を埋め込んだ後、スルーホール１７の外部のＴｉＮ膜
を化学機械研磨法（またはエッチバック）で除去する。
この種のバリアメタル材料としては、ＴｉＮの他、ルテ
ニウム（Ｒｕ）シリサイドやチタン（Ｔｉ）−アルミニ
ウム（Ａｌ）−シリコン（Ｓｉ）合金などを用いること
もできる。
〜図３１は、この工程における上記図１のＡ−Ａ線、Ｂ
−Ｂ線およびＣ−Ｃ線に相当する部分の断面図を示して
いる。この工程においては、ハードマスク１８およびサ
イドウォール１８ａをドライエッチングで除去した後ス
ルーホール１７の内部にプラグ１９を形成し、さらにプ
ラグ１９の表面にバリアメタル膜２０を形成する。プラ
グ１９およびバリアメタル膜２０を形成するには、まず
絶縁膜１６の上部に、リン（Ｐ）をドープしたｎ型多結
晶シリコン膜をＣＶＤ法で堆積することによってスルー
ホール１７の内部にｎ型多結晶シリコン膜を埋め込んだ
後、スルーホール１７の外部のｎ型多結晶シリコン膜を
化学機械研磨法（またはエッチバック）で除去する。ま
たこのとき、スルーホール１７の内部のｎ型多結晶シリ
コン膜をオーバー研磨（オーバーエッチング）し、プラ
グ１９の表面を絶縁膜１６の表面よりも下方に後退させ
ることによって、プラグ１９の上部にバリアメタル膜２
０を埋め込むスペースを確保する。次に、絶縁膜１６の
上部にスパッタリング法でＴｉＮ膜を堆積することによ
って、プラグ１９の上部のスルーホール１７内にＴｉＮ
膜を埋め込んだ後、スルーホール１７の外部のＴｉＮ膜
を化学機械研磨法（またはエッチバック）で除去する。
この種のバリアメタル材料としては、ＴｉＮの他、ルテ
ニウム（Ｒｕ）シリサイドやチタン（Ｔｉ）−アルミニ
ウム（Ａｌ）−シリコン（Ｓｉ）合金などを用いること
もできる。
【００６８】続く工程を図３２および図３３に示す。図
３２および図３３は、この工程における上記図１のＡ−
Ａ線およびＣ−Ｃ線に相当する部分の断面図を示してい
る。この工程においては、絶縁膜１６およびバリアメタ
ル膜２０上に、例えば酸化シリコン等からなる絶縁膜２
１をＣＶＤ法等によって堆積した後、その上に、反射防
止膜およびフォトレジスト膜をスピン塗布し、これをキ
ャパシタ孔形成用のフォトレジストパターン２２に形成
する。
３２および図３３は、この工程における上記図１のＡ−
Ａ線およびＣ−Ｃ線に相当する部分の断面図を示してい
る。この工程においては、絶縁膜１６およびバリアメタ
ル膜２０上に、例えば酸化シリコン等からなる絶縁膜２
１をＣＶＤ法等によって堆積した後、その上に、反射防
止膜およびフォトレジスト膜をスピン塗布し、これをキ
ャパシタ孔形成用のフォトレジストパターン２２に形成
する。
【００６９】ＤＲＡＭのメモリセルを構成する情報蓄積
用容量素子の下部電極は、次の工程でこの絶縁膜２１に
形成する孔（凹部）の内部に形成される。従って、絶縁
膜２１の膜厚がこの下部電極の高さとなるので、下部電
極の表面積を大きくして蓄積電荷量を増やすためには、
絶縁膜２１を厚い膜厚（０．８μｍ程度）で堆積する必
要がある。絶縁膜２１は、例えば酸素とテトラエトキシ
シラン（ＴＥＯＳ）とをソースガスに用いたプラズマＣ
ＶＤ法で堆積し、その後、必要に応じてその表面を化学
機械研磨法で平坦化する。
用容量素子の下部電極は、次の工程でこの絶縁膜２１に
形成する孔（凹部）の内部に形成される。従って、絶縁
膜２１の膜厚がこの下部電極の高さとなるので、下部電
極の表面積を大きくして蓄積電荷量を増やすためには、
絶縁膜２１を厚い膜厚（０．８μｍ程度）で堆積する必
要がある。絶縁膜２１は、例えば酸素とテトラエトキシ
シラン（ＴＥＯＳ）とをソースガスに用いたプラズマＣ
ＶＤ法で堆積し、その後、必要に応じてその表面を化学
機械研磨法で平坦化する。
【００７０】また、フォトレジストパターン２２は、反
射防止膜とその上のフォトレジスト膜とで構成されてい
る。このフォトレジスト膜は、厚い膜厚の絶縁膜２１を
エッチングするので、エッチング過程での膜減りを考慮
し、その膜厚を４８０ｎｍ程度とする。下層の反射防止
膜はフォトレジスト膜を露光現像によってパターニング
した後、そのフォトレジストパターンをエッチングマス
クとしてドライエッチング処理が施されることで、既に
パターニングされている。絶縁膜２１の膜厚が０．８μ
ｍ程度の場合は、フォトレジストパターン２２をエッチ
ングマスクとしたエッチングが可能であるが、絶縁膜２
１が上記した値よりも厚い場合は、エッチングマスクと
してタングステン等からなるハードマスクの転写が必要
である。
射防止膜とその上のフォトレジスト膜とで構成されてい
る。このフォトレジスト膜は、厚い膜厚の絶縁膜２１を
エッチングするので、エッチング過程での膜減りを考慮
し、その膜厚を４８０ｎｍ程度とする。下層の反射防止
膜はフォトレジスト膜を露光現像によってパターニング
した後、そのフォトレジストパターンをエッチングマス
クとしてドライエッチング処理が施されることで、既に
パターニングされている。絶縁膜２１の膜厚が０．８μ
ｍ程度の場合は、フォトレジストパターン２２をエッチ
ングマスクとしたエッチングが可能であるが、絶縁膜２
１が上記した値よりも厚い場合は、エッチングマスクと
してタングステン等からなるハードマスクの転写が必要
である。
【００７１】続く工程を図３４〜図３６に示す。図３４
は、この工程における上記図１と同一箇所の要部平面図
を示し、図３５および図３６は、それぞれ図３４のＡ−
Ａ線およびＣ−Ｃ線の断面図を示している。この工程に
おいては、フォトレジストパターン２２をマスクにして
その下層の絶縁膜２１をドライエッチングすることによ
り、その底面にスルーホール１７内のバリアメタル膜２
０の表面が露出する深い孔（凹部）２３を形成する。孔
２３は、ワード線ＷＬの延在方向に長辺を有し、かつデ
ータ線ＤＬの延在方向に短辺を有する矩形の平面パター
ンで構成され、長辺方向の径は、例えば２２０ｎｍ程
度、短辺方向の径は、例えば１３０ｎｍである。また、
長辺方向の隣接する孔２３との間隔および短辺方向の隣
接する孔２３との間隔は、それぞれ、例えば１３０ｎｍ
である。
は、この工程における上記図１と同一箇所の要部平面図
を示し、図３５および図３６は、それぞれ図３４のＡ−
Ａ線およびＣ−Ｃ線の断面図を示している。この工程に
おいては、フォトレジストパターン２２をマスクにして
その下層の絶縁膜２１をドライエッチングすることによ
り、その底面にスルーホール１７内のバリアメタル膜２
０の表面が露出する深い孔（凹部）２３を形成する。孔
２３は、ワード線ＷＬの延在方向に長辺を有し、かつデ
ータ線ＤＬの延在方向に短辺を有する矩形の平面パター
ンで構成され、長辺方向の径は、例えば２２０ｎｍ程
度、短辺方向の径は、例えば１３０ｎｍである。また、
長辺方向の隣接する孔２３との間隔および短辺方向の隣
接する孔２３との間隔は、それぞれ、例えば１３０ｎｍ
である。
【００７２】図３７は、孔２３内に、情報蓄積用容量素
子２４を形成した際の断面図を示している。情報蓄積用
容量素子２４は、下部電極２４ａと、その表面に形成さ
れた容量絶縁膜２４ｂと、プレート電極２４ｃとを有し
ている。下部電極２４ａは、例えばドープトポリシリコ
ン膜からなり、プラグ１９，１０ｂを通じてメモリセル
選択ＭＩＳＱｓの一方のｎ型半導体領域７と電気的に接
続されている。容量絶縁膜２４ｂは、例えば窒化シリコ
ン膜、窒化シリコン膜と酸化シリコン膜との積層膜ある
いは酸化タンタル（ＴａＯ5）等からなる。プレート電
極２４ｃは、キャパシタ孔２３を埋め込むドープトポリ
シリコン膜と、その上に堆積されたタングステン等のよ
うな金属膜とを有している。プレート電極２４ｃにおい
てキャパシタ孔２３内における部分を埋め込み性の良好
なドープトポリシリコン膜とすることにより、アスペク
ト比の高いキャパシタ孔２３を良好に埋め込むことが可
能となっている。
子２４を形成した際の断面図を示している。情報蓄積用
容量素子２４は、下部電極２４ａと、その表面に形成さ
れた容量絶縁膜２４ｂと、プレート電極２４ｃとを有し
ている。下部電極２４ａは、例えばドープトポリシリコ
ン膜からなり、プラグ１９，１０ｂを通じてメモリセル
選択ＭＩＳＱｓの一方のｎ型半導体領域７と電気的に接
続されている。容量絶縁膜２４ｂは、例えば窒化シリコ
ン膜、窒化シリコン膜と酸化シリコン膜との積層膜ある
いは酸化タンタル（ＴａＯ5）等からなる。プレート電
極２４ｃは、キャパシタ孔２３を埋め込むドープトポリ
シリコン膜と、その上に堆積されたタングステン等のよ
うな金属膜とを有している。プレート電極２４ｃにおい
てキャパシタ孔２３内における部分を埋め込み性の良好
なドープトポリシリコン膜とすることにより、アスペク
ト比の高いキャパシタ孔２３を良好に埋め込むことが可
能となっている。
【００７３】容量絶縁膜２４ｂは、上記した材料の他
に、例えば上記ＢＳＴ膜、ＢａＴｉＯ 3（チタン酸バリ
ウム）、ＰｂＴｉＯ3（チタン酸鉛）、ＰＺＴ（ＰｂＺ
ｒXＴｉ1-XＯ3）、ＰＬＴ（ＰｂＬａXＴｉ1-XＯ3）、Ｐ
ＬＺＴなどのペロブスカイト型金属酸化物からなる高
（強）誘電体で構成することもできる。その場合、下部
電極２４ａは、ルテニウム等を用いることが好ましい。
また、プレート電極２４ｃは、容量絶縁膜２４ｂ上に、
ルテニウム、窒化チタンおよびタングステン膜を堆積す
ることで構成すると良い。プレート電極２４ｃのタング
ステン膜は、プレート電極２４ｃと上層配線とのコンタ
クト抵抗を低減する機能を有し、窒化チタン膜は、容量
絶縁膜２４ｂからタングステン膜へのガス（酸素や水
素）の拡散による抵抗増大を防ぐ機能を有している。
に、例えば上記ＢＳＴ膜、ＢａＴｉＯ 3（チタン酸バリ
ウム）、ＰｂＴｉＯ3（チタン酸鉛）、ＰＺＴ（ＰｂＺ
ｒXＴｉ1-XＯ3）、ＰＬＴ（ＰｂＬａXＴｉ1-XＯ3）、Ｐ
ＬＺＴなどのペロブスカイト型金属酸化物からなる高
（強）誘電体で構成することもできる。その場合、下部
電極２４ａは、ルテニウム等を用いることが好ましい。
また、プレート電極２４ｃは、容量絶縁膜２４ｂ上に、
ルテニウム、窒化チタンおよびタングステン膜を堆積す
ることで構成すると良い。プレート電極２４ｃのタング
ステン膜は、プレート電極２４ｃと上層配線とのコンタ
クト抵抗を低減する機能を有し、窒化チタン膜は、容量
絶縁膜２４ｂからタングステン膜へのガス（酸素や水
素）の拡散による抵抗増大を防ぐ機能を有している。
【００７４】ここまでの工程により、情報蓄積用容量素
子２４が完成し、メモリセル選択用ＭＩＳ・ＦＥＴＱｓ
とこれに直列に接続された情報蓄積容量素子２４とで構
成されるＤＲＡＭのメモリセルが略完成する。その後、
情報蓄積用容量素子２４の上部に層間絶縁膜を挟んで２
層程度の配線を形成し、最上層の配線の上部にパッシベ
ーション膜を形成するがこれらの図示は省略する。
子２４が完成し、メモリセル選択用ＭＩＳ・ＦＥＴＱｓ
とこれに直列に接続された情報蓄積容量素子２４とで構
成されるＤＲＡＭのメモリセルが略完成する。その後、
情報蓄積用容量素子２４の上部に層間絶縁膜を挟んで２
層程度の配線を形成し、最上層の配線の上部にパッシベ
ーション膜を形成するがこれらの図示は省略する。
【００７５】次に、本実施の形態において、上記ＤＲＡ
Ｍの製造工程で用いた露光技術について説明する。
Ｍの製造工程で用いた露光技術について説明する。
【００７６】まず、本実施の形態の多重露光処理で用い
た露光装置の一例を図３８に示す。露光装置２５は、例
えば縮小比４：１の走査型縮小投影露光装置（以下、ス
キャナとも言う）である。露光装置２５の露光条件は、
例えば次の通りである。すなわち、露光光には、例えば
ＫｒＦエキシマレーザ光（露光波長λ＝２４８ｎｍ）を
用い、光学レンズの開口数ＮＡ＝０．６８、より高い位
相シフトの効果を得るために露光光の干渉性を高めた照
明条件であるコヒーレンシ（σ：sigma）値＝０．３の
条件とした。ただし、露光光は、上記したものに限定さ
れるものではなく種々変更可能であり、例えば波長が１
９３ｎｍのＡｒＦエキシマレーザや波長が１５７ｎｍの
Ｆ2レーザを用いても良い。
た露光装置の一例を図３８に示す。露光装置２５は、例
えば縮小比４：１の走査型縮小投影露光装置（以下、ス
キャナとも言う）である。露光装置２５の露光条件は、
例えば次の通りである。すなわち、露光光には、例えば
ＫｒＦエキシマレーザ光（露光波長λ＝２４８ｎｍ）を
用い、光学レンズの開口数ＮＡ＝０．６８、より高い位
相シフトの効果を得るために露光光の干渉性を高めた照
明条件であるコヒーレンシ（σ：sigma）値＝０．３の
条件とした。ただし、露光光は、上記したものに限定さ
れるものではなく種々変更可能であり、例えば波長が１
９３ｎｍのＡｒＦエキシマレーザや波長が１５７ｎｍの
Ｆ2レーザを用いても良い。
【００７７】露光光源２５ａから発する光は、フライア
イレンズ２５ｂ、アパーチャ２５ｃ、コンデンサレンズ
２５ｄ１、２５ｄ２及びミラー２５ｅを介してマスク２
６を照明する。光学条件のうち、コヒーレンシはアパー
チャ２５ｃの開口部の大きさを変化させることにより調
整した。マスク２６上には異物付着によるパタン転写不
良等を防止するためのペリクル２７が設けられている。
マスク２６上に描かれたマスクパターンは、投影レンズ
２５ｆを介して試料基板であるウエハ１Ｗ（基板１）上
に投影される。なお、マスク２６は、マスク位置制御手
段２５ｇで制御されたマスクステージ２５ｈ上に載置さ
れ、その中心と投影レンズ２５ｆの光軸とは正確に位置
合わせがなされている。
イレンズ２５ｂ、アパーチャ２５ｃ、コンデンサレンズ
２５ｄ１、２５ｄ２及びミラー２５ｅを介してマスク２
６を照明する。光学条件のうち、コヒーレンシはアパー
チャ２５ｃの開口部の大きさを変化させることにより調
整した。マスク２６上には異物付着によるパタン転写不
良等を防止するためのペリクル２７が設けられている。
マスク２６上に描かれたマスクパターンは、投影レンズ
２５ｆを介して試料基板であるウエハ１Ｗ（基板１）上
に投影される。なお、マスク２６は、マスク位置制御手
段２５ｇで制御されたマスクステージ２５ｈ上に載置さ
れ、その中心と投影レンズ２５ｆの光軸とは正確に位置
合わせがなされている。
【００７８】ウエハ１Ｗは、ウエハステージ２５ｉ上に
真空吸着されている。ウエハステージ２５ｉは、投影レ
ンズ２５ｆの光軸方向、すなわちＺ方向に移動可能なＺ
ステージ２５ｊ上に載置され、さらにＸＹステージ２５
ｋ上に搭載されている。Ｚステージ２５ｊ及びＸＹステ
ージ２５ｋは、主制御系２５ｍからの制御命令に応じて
それぞれの駆動手段２５ｎ１，２５ｎ２によって駆動さ
れるので、所望の露光位置に移動可能である。その位置
はＺステージ２５ｊに固定されたミラー２５ｐの位置と
して、レーザ測長機２５ｑで正確にモニタされている。
また、ウエハ１Ｗ（基板１）の表面位置は、通常の露光
装置が有する焦点位置検出手段で計測される。計測結果
に応じてＺステージ２５ｊを駆動させることにより、ウ
エハ１Ｗの表面は常に投影レンズ２５ｆの結像面と一致
させることができる。
真空吸着されている。ウエハステージ２５ｉは、投影レ
ンズ２５ｆの光軸方向、すなわちＺ方向に移動可能なＺ
ステージ２５ｊ上に載置され、さらにＸＹステージ２５
ｋ上に搭載されている。Ｚステージ２５ｊ及びＸＹステ
ージ２５ｋは、主制御系２５ｍからの制御命令に応じて
それぞれの駆動手段２５ｎ１，２５ｎ２によって駆動さ
れるので、所望の露光位置に移動可能である。その位置
はＺステージ２５ｊに固定されたミラー２５ｐの位置と
して、レーザ測長機２５ｑで正確にモニタされている。
また、ウエハ１Ｗ（基板１）の表面位置は、通常の露光
装置が有する焦点位置検出手段で計測される。計測結果
に応じてＺステージ２５ｊを駆動させることにより、ウ
エハ１Ｗの表面は常に投影レンズ２５ｆの結像面と一致
させることができる。
【００７９】ウエハ１Ｗ上に形成された回路パターンに
対してマスク２６上の回路パターンを重ね合わせ露光す
る場合、ウエハ１Ｗ上に形成されたマークパターンの位
置をアライメント検出光学系２５ｒを用いて検出し、そ
の検出結果からウエハを位置決めして重ね合わせ転写す
る。主制御系２５ｍはネットワーク装置２５ｓと電気的
に接続されており、露光装置２５の状態の遠隔監視等が
可能となっている。
対してマスク２６上の回路パターンを重ね合わせ露光す
る場合、ウエハ１Ｗ上に形成されたマークパターンの位
置をアライメント検出光学系２５ｒを用いて検出し、そ
の検出結果からウエハを位置決めして重ね合わせ転写す
る。主制御系２５ｍはネットワーク装置２５ｓと電気的
に接続されており、露光装置２５の状態の遠隔監視等が
可能となっている。
【００８０】図３９は、上記露光装置１の露光動作を模
式的に示した図である。マスク２６と、ウエハ１Ｗとは
鏡面対称関係になるので、露光処理に際して、マスク２
６の走査（スキャン）方向と、ウエハ１Ｗの走査（スキ
ャン）方向とは逆向きになる。マスクステージ２５ｈ上
に載置されたマスク２６と、ウエハステージ２５ｉ上に
載置されたウエハ１Ｗは、所定の駆動比率で正確に同期
してスキャン駆動される。スキャナの縮小比は４：１、
が主流なので、ウエハ１Ｗの駆動距離＝１に対してマス
ク２６の駆動距離＝４となる。露光光ＥＰがスリットＳ
Ｌを介することで形成されたスリット状の露光領域が、
マスク２６のスキャン動作により、マスク２６上をスキ
ャンすることにより、マスク２６上のマスクパターンを
ウエハ１Ｗの主面上に露光、転写するようになっている
（上記スキャンニング露光）。
式的に示した図である。マスク２６と、ウエハ１Ｗとは
鏡面対称関係になるので、露光処理に際して、マスク２
６の走査（スキャン）方向と、ウエハ１Ｗの走査（スキ
ャン）方向とは逆向きになる。マスクステージ２５ｈ上
に載置されたマスク２６と、ウエハステージ２５ｉ上に
載置されたウエハ１Ｗは、所定の駆動比率で正確に同期
してスキャン駆動される。スキャナの縮小比は４：１、
が主流なので、ウエハ１Ｗの駆動距離＝１に対してマス
ク２６の駆動距離＝４となる。露光光ＥＰがスリットＳ
Ｌを介することで形成されたスリット状の露光領域が、
マスク２６のスキャン動作により、マスク２６上をスキ
ャンすることにより、マスク２６上のマスクパターンを
ウエハ１Ｗの主面上に露光、転写するようになっている
（上記スキャンニング露光）。
【００８１】ところで、マスクパターンを結像光学系を
介して基板上に転写する場合、光学系の誤差である収差
の影響により転写パターンの形状劣化や転写位置シフト
（ずれ）等の影響が生じる。結像光学系の収差は露光フ
ィールド内に分布して存在している。この収差量は、Ze
rnike（ゼルニケ）収差関数で表すことができ、各収差
成分の大きさは各項の係数に対応している。収差のう
ち、例えば３次のコマ収差、５次の収差であるTrefoil
（トレホイル）収差は、転写パターンの形状劣化や位置
ずれを生じさせることが分かっている。
介して基板上に転写する場合、光学系の誤差である収差
の影響により転写パターンの形状劣化や転写位置シフト
（ずれ）等の影響が生じる。結像光学系の収差は露光フ
ィールド内に分布して存在している。この収差量は、Ze
rnike（ゼルニケ）収差関数で表すことができ、各収差
成分の大きさは各項の係数に対応している。収差のう
ち、例えば３次のコマ収差、５次の収差であるTrefoil
（トレホイル）収差は、転写パターンの形状劣化や位置
ずれを生じさせることが分かっている。
【００８２】上記スキャナの場合、例えば上記スリット
状の露光領域の幅（短）方向に走査してパターンを転写
する場合、レンズ収差は基本的にスリット状の露光領域
の長手方向にのみ分布することになる。したがって、マ
スク２６上に、上記スリット状の露光領域の幅方向（す
なわち、スキャン方向）に沿って複数のパターンを配置
しておき、これを多重露光する場合、基板上の同じ位置
に転写されるパターン間で、各パターンが影響を受ける
レンズ収差量は同一になる。すなわち、転写パターンが
同じであれば、上記スキャン方向に対して収差起因の転
写パターン位置ずれは同じになる。したがって、上記形
状劣化や位置ずれ等を低減または無くすことができる。
状の露光領域の幅（短）方向に走査してパターンを転写
する場合、レンズ収差は基本的にスリット状の露光領域
の長手方向にのみ分布することになる。したがって、マ
スク２６上に、上記スリット状の露光領域の幅方向（す
なわち、スキャン方向）に沿って複数のパターンを配置
しておき、これを多重露光する場合、基板上の同じ位置
に転写されるパターン間で、各パターンが影響を受ける
レンズ収差量は同一になる。すなわち、転写パターンが
同じであれば、上記スキャン方向に対して収差起因の転
写パターン位置ずれは同じになる。したがって、上記形
状劣化や位置ずれ等を低減または無くすことができる。
【００８３】転写パターンの転写位置シフト量は、収差
量だけではなくパターン配置にも依存して変化する。例
えば配置ピッチに依存して転写位置シフト量が変化する
が、スキャナでは上記スリット状の露光領域の長手方向
に対して一次元的なシフト量分布となる。このため、マ
スクパターン位置補正は一次元的に行えば良いので、ス
テッパの場合よりも補正が簡便になる。
量だけではなくパターン配置にも依存して変化する。例
えば配置ピッチに依存して転写位置シフト量が変化する
が、スキャナでは上記スリット状の露光領域の長手方向
に対して一次元的なシフト量分布となる。このため、マ
スクパターン位置補正は一次元的に行えば良いので、ス
テッパの場合よりも補正が簡便になる。
【００８４】また、スキャナの場合、最大露光フィール
ドサイズがステッパの２２ｍｍ角に比較して、例えば２
５×３３ｍｍと大きくなり、より大きな半導体チップを
１枚のマスク２６上にのせられるという利点がある。こ
れにより、１枚のマスク２６上に搭載可能な２重露光用
の最大チップサイズを逐次移動型縮小投影露光装置（以
下、ステッパ）の２２ｍｍ×１１ｍｍよりも大きく、例
えば２５ｍｍ×１６．５ｍｍまで拡大することができ
る。
ドサイズがステッパの２２ｍｍ角に比較して、例えば２
５×３３ｍｍと大きくなり、より大きな半導体チップを
１枚のマスク２６上にのせられるという利点がある。こ
れにより、１枚のマスク２６上に搭載可能な２重露光用
の最大チップサイズを逐次移動型縮小投影露光装置（以
下、ステッパ）の２２ｍｍ×１１ｍｍよりも大きく、例
えば２５ｍｍ×１６．５ｍｍまで拡大することができ
る。
【００８５】なお、図３８および図３９においては、露
光装置の機能を説明するために必要な部分のみを示した
が、その他の通常の露光装置（スキャナやステッパ）に
必要な部分は通常の範囲で同様である。また、本発明の
技術思想は、ステッパを用いた露光技術に適用すること
もできる。ステッパの場合、例えば２２×２２ｍｍ角の
露光チップを一度に露光して基板上にマスクパターンを
転写する。ただし、収差は、この露光チップ内で分布し
て存在しているので、ステッパを用いた場合、露光チッ
プ内の位置に依存して転写パターン形状が変化したり、
転写パターン位置が収差が無い場合の理想位置に対して
ずれた位置に転写される。例えば同一マスク上に２種類
のマスクパターンを配置し、これを重ね合わせて多重露
光する場合を考える。基板上に多重露光される各パター
ンに対して収差量が異なるため、基板上に転写した際の
転写パターン位置シフト量も異なってくる。このため、
各パターン間での転写位置シフト量が異なり、この位置
シフトの影響による２種類のパターン間の相対的な重ね
合わせずれが生じてしまう恐れがある。
光装置の機能を説明するために必要な部分のみを示した
が、その他の通常の露光装置（スキャナやステッパ）に
必要な部分は通常の範囲で同様である。また、本発明の
技術思想は、ステッパを用いた露光技術に適用すること
もできる。ステッパの場合、例えば２２×２２ｍｍ角の
露光チップを一度に露光して基板上にマスクパターンを
転写する。ただし、収差は、この露光チップ内で分布し
て存在しているので、ステッパを用いた場合、露光チッ
プ内の位置に依存して転写パターン形状が変化したり、
転写パターン位置が収差が無い場合の理想位置に対して
ずれた位置に転写される。例えば同一マスク上に２種類
のマスクパターンを配置し、これを重ね合わせて多重露
光する場合を考える。基板上に多重露光される各パター
ンに対して収差量が異なるため、基板上に転写した際の
転写パターン位置シフト量も異なってくる。このため、
各パターン間での転写位置シフト量が異なり、この位置
シフトの影響による２種類のパターン間の相対的な重ね
合わせずれが生じてしまう恐れがある。
【００８６】ステッパの場合、収差量が露光チップ内で
二次元的に分布しているため、上記転写パターン位置シ
フトを補正するためのマスク上での転写パターン位置補
正が複雑になってくる。また、同一マスク基板上に２シ
ョット分のマスクパターンを配置するため、露光可能チ
ップサイズの制限、基板１枚当たりの露光ショット数の
増加に伴うスループットの低下も懸念される。また、マ
スクを２枚にした場合、基板上に多重転写されるパター
ンが影響を受ける収差の量は同等となるが、前述のよう
にマスクを入れ替えて同一基板上に多重露光するため、
スループットの低下が懸念される。以上のことを考慮す
ると、スキャナを用いることにより、２重露光処理をよ
り簡便、かつ高精度に行うことができる。
二次元的に分布しているため、上記転写パターン位置シ
フトを補正するためのマスク上での転写パターン位置補
正が複雑になってくる。また、同一マスク基板上に２シ
ョット分のマスクパターンを配置するため、露光可能チ
ップサイズの制限、基板１枚当たりの露光ショット数の
増加に伴うスループットの低下も懸念される。また、マ
スクを２枚にした場合、基板上に多重転写されるパター
ンが影響を受ける収差の量は同等となるが、前述のよう
にマスクを入れ替えて同一基板上に多重露光するため、
スループットの低下が懸念される。以上のことを考慮す
ると、スキャナを用いることにより、２重露光処理をよ
り簡便、かつ高精度に行うことができる。
【００８７】次に、本実施の形態において用いたマスク
について説明する。
について説明する。
【００８８】まず、上記図１等に示した活性領域Ｌ（溝
型の分離部２）を形成する際に用いたフォトレジストパ
ターンを形成するための露光技術について説明する。
型の分離部２）を形成する際に用いたフォトレジストパ
ターンを形成するための露光技術について説明する。
【００８９】図４０（ａ）は、上記図１等に示した活性
領域Ｌを形成するためのフォトレジストパターンＲLの
要部平面図を示し、（ｂ）は（ａ）のＡ−Ａ線の断面図
を示している。図４０（ａ）は平面図であるが、図面を
見易くするために、フォトレジストパターンＲLにハッ
チングを付す。
領域Ｌを形成するためのフォトレジストパターンＲLの
要部平面図を示し、（ｂ）は（ａ）のＡ−Ａ線の断面図
を示している。図４０（ａ）は平面図であるが、図面を
見易くするために、フォトレジストパターンＲLにハッ
チングを付す。
【００９０】このフォトレジストパターンＲLにおいて
は、上記したように活性領域Ｌの長手方向の隣接間隔Ｄ
２を、例えば１６０〜１８０ｎｍ程度と極めて近接した
ものにすることが要求されている（上記したようにワー
ド線ＷＬが１本分配置できる程度の間隔）。すなわち、
要求されるパターンの配置ピッチが微細である。このた
め、通常のマスクを用いた露光処理では、光強度のスロ
ープがなだらかになり現像後のフォトレジストパターン
の後退量が大きくなる、パターンの長手方向に対して充
分な光強度が得られ難い等の理由から、上記のような微
細な配置ピッチを持たせた状態でパターンを形成するこ
とが非常に困難である。そのため、このフォトレジスト
パターンＲLを転写するためのマスクとしては、レベン
ソン型位相シフトマスクを用いることが必要であった。
は、上記したように活性領域Ｌの長手方向の隣接間隔Ｄ
２を、例えば１６０〜１８０ｎｍ程度と極めて近接した
ものにすることが要求されている（上記したようにワー
ド線ＷＬが１本分配置できる程度の間隔）。すなわち、
要求されるパターンの配置ピッチが微細である。このた
め、通常のマスクを用いた露光処理では、光強度のスロ
ープがなだらかになり現像後のフォトレジストパターン
の後退量が大きくなる、パターンの長手方向に対して充
分な光強度が得られ難い等の理由から、上記のような微
細な配置ピッチを持たせた状態でパターンを形成するこ
とが非常に困難である。そのため、このフォトレジスト
パターンＲLを転写するためのマスクとしては、レベン
ソン型位相シフトマスクを用いることが必要であった。
【００９１】ここで、通常のレベンソン型位相シフトマ
スク技術で行われているように、フォトレジストパター
ンＲLを、レベンソン型位相シフトマスクを用いてネガ
型のフォトレジスト膜に転写しようとした場合を考え
る。上記したように、レベンソン型位相シフトマスクで
は、隣接する光透過領域を透過した各々の光の位相差を
１８０度とすることが必要であるが、フォトレジストパ
ターンＲLのレイアウトでは、これを転写するための光
透過領域が３パターン以上がそれぞれ位相シフタ配置が
必要な距離で近接して配置されているため、その近接す
る全ての光透過領域間で透過光の位相差が１８０度にな
るように位相シフタを配置することができない。すなわ
ち、その近接する光透過領域の中で少なくとも一対は各
々の透過光が同位相となってしまう場合が必ず生じる。
スク技術で行われているように、フォトレジストパター
ンＲLを、レベンソン型位相シフトマスクを用いてネガ
型のフォトレジスト膜に転写しようとした場合を考え
る。上記したように、レベンソン型位相シフトマスクで
は、隣接する光透過領域を透過した各々の光の位相差を
１８０度とすることが必要であるが、フォトレジストパ
ターンＲLのレイアウトでは、これを転写するための光
透過領域が３パターン以上がそれぞれ位相シフタ配置が
必要な距離で近接して配置されているため、その近接す
る全ての光透過領域間で透過光の位相差が１８０度にな
るように位相シフタを配置することができない。すなわ
ち、その近接する光透過領域の中で少なくとも一対は各
々の透過光が同位相となってしまう場合が必ず生じる。
【００９２】そこで、本実施の形態においては、図１に
示した活性領域Ｌのパターンを形成するためのフォトレ
ジストパターンＲLを形成する際に、フォトレジスト膜
としてポジ型のフォトレジスト膜を用い、かつ、複数の
マスクパターンをウエハ１Ｗ（基板１）上のポジ型のフ
ォトレジスト膜の同一箇所に重ねて露光する多重露光法
を採用した。活性領域Ｌの分離にあたっては、斜め方向
に延びる帯状パターンと、その所定部分を分断するホー
ルパターンとに分離した。
示した活性領域Ｌのパターンを形成するためのフォトレ
ジストパターンＲLを形成する際に、フォトレジスト膜
としてポジ型のフォトレジスト膜を用い、かつ、複数の
マスクパターンをウエハ１Ｗ（基板１）上のポジ型のフ
ォトレジスト膜の同一箇所に重ねて露光する多重露光法
を採用した。活性領域Ｌの分離にあたっては、斜め方向
に延びる帯状パターンと、その所定部分を分断するホー
ルパターンとに分離した。
【００９３】図４１は、上記活性領域形成用のフォトレ
ジストパターンを形成するためのマスク２６の第１のマ
スクパターン２８Ａを示しており、（ａ）はその要部平
面図、（ｂ）は（ａ）のＡ−Ａ線の断面図、（ｃ）は
（ｂ）の位相シフタ部分の拡大断面図を示している。
ジストパターンを形成するためのマスク２６の第１のマ
スクパターン２８Ａを示しており、（ａ）はその要部平
面図、（ｂ）は（ａ）のＡ−Ａ線の断面図、（ｃ）は
（ｂ）の位相シフタ部分の拡大断面図を示している。
【００９４】図４１のマスク２６を構成するマスク基板
２６ａは、例えば透明な合成石英ガラスからなり、その
主面上には、図４０（ａ）に示すようなマスクパターン
２８Ａが形成されている。このマスクパターン２８Ａ
は、ＸＹ方向に対して斜め方向に延びるライン／スペー
スパターンを露光するためのパターンであり、ＸＹ方向
に対して斜め（例えばＸ軸方向に対して約２８°傾斜）
方向に帯状に延びる遮光パターン２６ｂと、光透過パタ
ーン２６ｃとを有している。この遮光パターン２６ｂと
光透過パターン２６ｃとは、そのパターン幅（短）方向
に沿って交互に配置されている。そのうち、遮光パター
ン２６ｂを挟んで互いに隣接する光透過パターン２６
ｃ，２６ｃの一方に位相シフタＳが配置されている。こ
れにより、その互いに隣接する光透過パターン２６ｃ，
２６ｃを透過した各々の光に１８０度の位相差が生じる
ようになっている。すなわち、その各々の光が互いに１
８０度反転するようになっている。なお、寸法Ｄｘ10
は、例えば５２０ｎｍ程度（ウエハ上換算）である。ま
た、寸法Ｄｙ10は、例えば２８０ｎｍ程度（ウエハ上換
算）である。
２６ａは、例えば透明な合成石英ガラスからなり、その
主面上には、図４０（ａ）に示すようなマスクパターン
２８Ａが形成されている。このマスクパターン２８Ａ
は、ＸＹ方向に対して斜め方向に延びるライン／スペー
スパターンを露光するためのパターンであり、ＸＹ方向
に対して斜め（例えばＸ軸方向に対して約２８°傾斜）
方向に帯状に延びる遮光パターン２６ｂと、光透過パタ
ーン２６ｃとを有している。この遮光パターン２６ｂと
光透過パターン２６ｃとは、そのパターン幅（短）方向
に沿って交互に配置されている。そのうち、遮光パター
ン２６ｂを挟んで互いに隣接する光透過パターン２６
ｃ，２６ｃの一方に位相シフタＳが配置されている。こ
れにより、その互いに隣接する光透過パターン２６ｃ，
２６ｃを透過した各々の光に１８０度の位相差が生じる
ようになっている。すなわち、その各々の光が互いに１
８０度反転するようになっている。なお、寸法Ｄｘ10
は、例えば５２０ｎｍ程度（ウエハ上換算）である。ま
た、寸法Ｄｙ10は、例えば２８０ｎｍ程度（ウエハ上換
算）である。
【００９５】マスクパターン２８Ａを構成する遮光パタ
ーン２６ｂは、例えばクロム、酸化クロムまたはそれら
の積層膜等のような遮光膜によって形成されている。ま
た、光透過パターン２６ｃは、上記遮光膜が除去されて
形成されている。位相シフタＳは、図４１（ｂ），
（ｃ）に示すように、例えば溝シフタとなっている。す
なわち、位相シフタＳは、マスク基板２６ａに所定深さ
（上記Ｚの式）の溝が掘られることで形成されている。
上記の例では、例えば露光波長２４８ｎｍのＫｒＦを用
いているので、位相シフタＳの溝の深さＺは、例えば２
４５ｎｍ程度である。
ーン２６ｂは、例えばクロム、酸化クロムまたはそれら
の積層膜等のような遮光膜によって形成されている。ま
た、光透過パターン２６ｃは、上記遮光膜が除去されて
形成されている。位相シフタＳは、図４１（ｂ），
（ｃ）に示すように、例えば溝シフタとなっている。す
なわち、位相シフタＳは、マスク基板２６ａに所定深さ
（上記Ｚの式）の溝が掘られることで形成されている。
上記の例では、例えば露光波長２４８ｎｍのＫｒＦを用
いているので、位相シフタＳの溝の深さＺは、例えば２
４５ｎｍ程度である。
【００９６】また、ここでは、この溝シフタが上記微細
庇型溝シフタの場合を例示している。すなわち、位相シ
フタＳの溝の周辺（幅の狭い断面方向）においてマスク
基板２６ａが溝幅方向にオーバハングされており、その
結果、位相シフタＳに面した遮光パターン２６ｂの端部
が庇状に突き出た構造となっている。その遮光パターン
２６ｂの突き出た部分の庇長さＰの最適値は、パターン
ピッチや光学条件等に依存するが縮小比４：１のスキャ
ナ用マスクで０．１５μｍ程度である。このような庇構
造とすることにより、光の導波管効果を抑制することが
でき、透過光の光強度が位相シフタＳの側壁からの影響
により減衰するのを抑制できる。したがって、多重露光
処理に際して、このマスク２６を用いることにより、ウ
エハ１Ｗ上に転写されるパターンの寸法精度を向上させ
ることが可能となる。
庇型溝シフタの場合を例示している。すなわち、位相シ
フタＳの溝の周辺（幅の狭い断面方向）においてマスク
基板２６ａが溝幅方向にオーバハングされており、その
結果、位相シフタＳに面した遮光パターン２６ｂの端部
が庇状に突き出た構造となっている。その遮光パターン
２６ｂの突き出た部分の庇長さＰの最適値は、パターン
ピッチや光学条件等に依存するが縮小比４：１のスキャ
ナ用マスクで０．１５μｍ程度である。このような庇構
造とすることにより、光の導波管効果を抑制することが
でき、透過光の光強度が位相シフタＳの側壁からの影響
により減衰するのを抑制できる。したがって、多重露光
処理に際して、このマスク２６を用いることにより、ウ
エハ１Ｗ上に転写されるパターンの寸法精度を向上させ
ることが可能となる。
【００９７】ところで、図４１に示したマスクパターン
２８Ａは、Ｘ軸方向に対して約２８度傾いたライン／ス
ペースパターンである。このため、このパターンを可変
矩形ビームのベクタースキャン方式の電子線露光装置で
描画する場合には、斜めパターンを多数の矩形で分割、
近似して斜めパターンを描画することになる。すなわ
ち、図４１に示したマスクパターンレイアウトは、電子
線描画データでは、図４２に模式的に示すように微小な
階段状のパターンとなる。このため、マスクパターン描
画時の電子線ショット数が増加し、描画時間が増加して
しまうという問題がある。そこで、このような斜めパタ
ーンを転写するマスクパターンのレイアウトでは、マス
クパターン描画時の露光ショット数が少なくなるよう
に、マスクパターンをレイアウトすることが好ましい。
図４３は、ウエハプロセスで充分な解像特性が得られる
範囲内の大きさの階段状パターンとしたマスクパターン
レイアウトの一例である。ここでは、光透過パターン２
６ｃを、例えば６５ｎｍ（＝Ｄｘ11）×１３５ｎｍ（Ｄ
ｙ11）の複数の微細な矩形パターンに分割し、その矩形
パターンを、例えばＹ方向に３５ｎｍ（＝Ｄｙ12）ずつ
ずらしながらＸ方向に沿って並べて配置した。このとき
の矩形パターン寸法はマスク上では４倍の２６０ｎｍ×
５４０ｎｍとなるが、この大きさは電子線露光装置で描
画する際に１ショットで描画可能な大きさである。Ｙ方
向に対するずらし量Ｄｙ12＝３５ｎｍは、ピッチＤｙ10
＝２８０ｎｍの１／８、Ｘ方向の矩形の大きさ６５ｎｍ
は、ピッチＤx12＝２６０ｎｍの１／４の値とした。Ｘ
方向の刻みが、Ｙ方向よりも大きいのは、斜めパターン
の角度がＸ方向から約２８度傾いたためである。なお、
ラスタスキャン型電子線（ＥＢ）描画装置を用いる場合
は、描画方式が異なるため、パターンレイアウトは、斜
め方向のパターンでも良い。また、セルプジックシタン
方式のＥＢ描画装置では、斜めパターンの一部分を１つ
のセル図形として、これをつなぎ合わせて描画する方法
等を用いることもできる。さらに、矩形パターン以外に
斜めパターン（例えば三角形パターン）も転写可能な開
口部を有するアパーチャを用いて描画することも可能で
ある。
２８Ａは、Ｘ軸方向に対して約２８度傾いたライン／ス
ペースパターンである。このため、このパターンを可変
矩形ビームのベクタースキャン方式の電子線露光装置で
描画する場合には、斜めパターンを多数の矩形で分割、
近似して斜めパターンを描画することになる。すなわ
ち、図４１に示したマスクパターンレイアウトは、電子
線描画データでは、図４２に模式的に示すように微小な
階段状のパターンとなる。このため、マスクパターン描
画時の電子線ショット数が増加し、描画時間が増加して
しまうという問題がある。そこで、このような斜めパタ
ーンを転写するマスクパターンのレイアウトでは、マス
クパターン描画時の露光ショット数が少なくなるよう
に、マスクパターンをレイアウトすることが好ましい。
図４３は、ウエハプロセスで充分な解像特性が得られる
範囲内の大きさの階段状パターンとしたマスクパターン
レイアウトの一例である。ここでは、光透過パターン２
６ｃを、例えば６５ｎｍ（＝Ｄｘ11）×１３５ｎｍ（Ｄ
ｙ11）の複数の微細な矩形パターンに分割し、その矩形
パターンを、例えばＹ方向に３５ｎｍ（＝Ｄｙ12）ずつ
ずらしながらＸ方向に沿って並べて配置した。このとき
の矩形パターン寸法はマスク上では４倍の２６０ｎｍ×
５４０ｎｍとなるが、この大きさは電子線露光装置で描
画する際に１ショットで描画可能な大きさである。Ｙ方
向に対するずらし量Ｄｙ12＝３５ｎｍは、ピッチＤｙ10
＝２８０ｎｍの１／８、Ｘ方向の矩形の大きさ６５ｎｍ
は、ピッチＤx12＝２６０ｎｍの１／４の値とした。Ｘ
方向の刻みが、Ｙ方向よりも大きいのは、斜めパターン
の角度がＸ方向から約２８度傾いたためである。なお、
ラスタスキャン型電子線（ＥＢ）描画装置を用いる場合
は、描画方式が異なるため、パターンレイアウトは、斜
め方向のパターンでも良い。また、セルプジックシタン
方式のＥＢ描画装置では、斜めパターンの一部分を１つ
のセル図形として、これをつなぎ合わせて描画する方法
等を用いることもできる。さらに、矩形パターン以外に
斜めパターン（例えば三角形パターン）も転写可能な開
口部を有するアパーチャを用いて描画することも可能で
ある。
【００９８】図４１のマスクパターン２８Ａのみをポジ
型のフォトレジスト膜に露光した場合を図４４に模式的
に示す。露光光が照射された領域を白抜きとし、露光光
が照射されなかった領域にハッチングを付す。フォトレ
ジスト膜Ｒは、ポジ型なので、仮に現像処理をすると
（実際には多重露光後に現像処理を行う）、露光された
領域（白抜きの領域）が除去される。このマスクパター
ン２８Ａのみでは、図４４において斜め方向に延在する
帯状のフォトレジストパターンＲ（すなわち、ラインパ
ターン形成用のフォトレジストパターン）が形成され、
島状のフォトレジストパターンを形成することはできな
い。そこで、その帯状のフォトレジストパターンＲの所
定箇所を部分的に除去することで、島状のフォトレジス
トパターンを形成するための第２のマスクパターンを用
意し、これを重ね露光することが必要となる。
型のフォトレジスト膜に露光した場合を図４４に模式的
に示す。露光光が照射された領域を白抜きとし、露光光
が照射されなかった領域にハッチングを付す。フォトレ
ジスト膜Ｒは、ポジ型なので、仮に現像処理をすると
（実際には多重露光後に現像処理を行う）、露光された
領域（白抜きの領域）が除去される。このマスクパター
ン２８Ａのみでは、図４４において斜め方向に延在する
帯状のフォトレジストパターンＲ（すなわち、ラインパ
ターン形成用のフォトレジストパターン）が形成され、
島状のフォトレジストパターンを形成することはできな
い。そこで、その帯状のフォトレジストパターンＲの所
定箇所を部分的に除去することで、島状のフォトレジス
トパターンを形成するための第２のマスクパターンを用
意し、これを重ね露光することが必要となる。
【００９９】図４５は、その重ね合わせ露光に用いる上
記活性領域形成用のフォトレジストパターンを形成する
ためのマスク２６の第２のマスクパターン２８Ｂ部分を
示しており、（ａ）はその要部平面図、（ｂ）は（ａ）
のＡ−Ａ線の断面図を示している。
記活性領域形成用のフォトレジストパターンを形成する
ためのマスク２６の第２のマスクパターン２８Ｂ部分を
示しており、（ａ）はその要部平面図、（ｂ）は（ａ）
のＡ−Ａ線の断面図を示している。
【０１００】図４５のマスク基板２６ａの主面上に形成
されたマスクパターン２８Ｂは、図４１のマスクパター
ン２８Ａで露光されずに残された図４３の帯状のフォト
レジストパターンＲにおいて活性領域Ｌの長手方向の隣
接間隔に当たる部分を露光することで、島状のフォトレ
ジストパターンを形成するためのパターンである。
されたマスクパターン２８Ｂは、図４１のマスクパター
ン２８Ａで露光されずに残された図４３の帯状のフォト
レジストパターンＲにおいて活性領域Ｌの長手方向の隣
接間隔に当たる部分を露光することで、島状のフォトレ
ジストパターンを形成するためのパターンである。
【０１０１】このマスクパターン２８Ｂは、主光透過パ
ターン２６ｃ１と、その周囲に配置された補助光透過パ
ターン２６ｃ２とを有している。主光透過パターン２６
ｃ１および補助光透過パターン２６ｃ２は、例えば平面
四角形状に形成されている。主光透過パターン２６ｃ１
の平面寸法は、例えば２００×２００ｎｍ程度（ウエハ
上換算）である。また、補助光透過パターン２６ｃ２の
平面寸法は、主光透過パターン２６ｃ１の平面寸法より
も相対的に小さく、フォトレジスト膜に転写されないよ
うな大きさに形成されており、例えば１００×１００ｎ
ｍ程度（ウエハ上換算）である。ここでは、主光透過パ
ターン２６ｃ１に位相シフタＳが配置されている。これ
により、主光透過パターン２６ｃ１と補助光透過パター
ン２６ｃ２とを透過した各々の光に１８０度の位相差が
生じるようになっている。位相シフタＳは、例えば上記
マスクパターン２８Ａと同様に上記微細庇型溝シフタと
なっている。位相シフタＳの溝の深さは、上記マスクパ
ターン２８Ａの位相シフタＳの溝の深さと同じである。
ターン２６ｃ１と、その周囲に配置された補助光透過パ
ターン２６ｃ２とを有している。主光透過パターン２６
ｃ１および補助光透過パターン２６ｃ２は、例えば平面
四角形状に形成されている。主光透過パターン２６ｃ１
の平面寸法は、例えば２００×２００ｎｍ程度（ウエハ
上換算）である。また、補助光透過パターン２６ｃ２の
平面寸法は、主光透過パターン２６ｃ１の平面寸法より
も相対的に小さく、フォトレジスト膜に転写されないよ
うな大きさに形成されており、例えば１００×１００ｎ
ｍ程度（ウエハ上換算）である。ここでは、主光透過パ
ターン２６ｃ１に位相シフタＳが配置されている。これ
により、主光透過パターン２６ｃ１と補助光透過パター
ン２６ｃ２とを透過した各々の光に１８０度の位相差が
生じるようになっている。位相シフタＳは、例えば上記
マスクパターン２８Ａと同様に上記微細庇型溝シフタと
なっている。位相シフタＳの溝の深さは、上記マスクパ
ターン２８Ａの位相シフタＳの溝の深さと同じである。
【０１０２】第２のマスクパターン２８Ｂにおいて、Ｘ
方向（第２方向）に隣接する主光透過パターン２６ｃ
１，２６ｃ１間のピッチＤｘ13は、パターンの最小近接
ピッチであり、その距離は、例えば２×０．３３×（λ
／ＮＡ）〜２×０．４５×（λ／ＮＡ）ｎｍ程度、ウエ
ハ上で１２０〜１６０ｎｍ程度の範囲となっている。こ
こでは、Ｘ方向に隣接する主光透過パターン２６ｃ１の
ピッチＤｘ13は、例えば２６０ｎｍ程度（ウエハ上換
算）。Ｙ方向（第１方向）に隣接する主光透過パターン
２６ｃ１，２６ｃ１の隣接ピッチは、上記Ｘ方向に隣接
する主光透過パターン２６ｃ１，２６ｃ１の隣接ピッチ
よりも長い。ここでは、Ｙ方向に隣接する主光透過パタ
ーン２６ｃ１のピッチＤｙ13は、例えば４２０ｎｍ程度
（ウエハ上換算）である。Ｙ方向に隣接する主光透過パ
ターン２６ｃ１と、補助光透過パターン２６ｃ２とのピ
ッチＤｙ14は、例えば２８０ｎｍ程度（ウエハ上換算）
である。
方向（第２方向）に隣接する主光透過パターン２６ｃ
１，２６ｃ１間のピッチＤｘ13は、パターンの最小近接
ピッチであり、その距離は、例えば２×０．３３×（λ
／ＮＡ）〜２×０．４５×（λ／ＮＡ）ｎｍ程度、ウエ
ハ上で１２０〜１６０ｎｍ程度の範囲となっている。こ
こでは、Ｘ方向に隣接する主光透過パターン２６ｃ１の
ピッチＤｘ13は、例えば２６０ｎｍ程度（ウエハ上換
算）。Ｙ方向（第１方向）に隣接する主光透過パターン
２６ｃ１，２６ｃ１の隣接ピッチは、上記Ｘ方向に隣接
する主光透過パターン２６ｃ１，２６ｃ１の隣接ピッチ
よりも長い。ここでは、Ｙ方向に隣接する主光透過パタ
ーン２６ｃ１のピッチＤｙ13は、例えば４２０ｎｍ程度
（ウエハ上換算）である。Ｙ方向に隣接する主光透過パ
ターン２６ｃ１と、補助光透過パターン２６ｃ２とのピ
ッチＤｙ14は、例えば２８０ｎｍ程度（ウエハ上換算）
である。
【０１０３】ところで、一般的には、マスクパターン２
８Ｂの設計に当たっては、主光透過パターンのみを配置
し、互いに隣接する主光透過パターンの一方に位相シフ
タを配置することが考えられる。しかし、このマスクパ
ターン２８Ｂの場合は、Ｘ方向に隣接する主光透過パタ
ーンのピッチが最小近接距離であり、また、Ｙ方向に関
しても位相シフタ配置が必要となる距離で近接して配置
されていて狭いので、普通に位相シフタを配置すること
ができない。そこで、本実施の形態においては、主光透
過パターンの周囲に補助光透過パターンを配置し、各々
を透過した光を１８０度反転させるようにすることで、
解像度を向上させることが可能となっている。その場合
に、補助光透過パターンも、ただ単純に配置すると不具
合が生じるので工夫がなされている。以下、補助光透過
パターンの配置について説明する。
８Ｂの設計に当たっては、主光透過パターンのみを配置
し、互いに隣接する主光透過パターンの一方に位相シフ
タを配置することが考えられる。しかし、このマスクパ
ターン２８Ｂの場合は、Ｘ方向に隣接する主光透過パタ
ーンのピッチが最小近接距離であり、また、Ｙ方向に関
しても位相シフタ配置が必要となる距離で近接して配置
されていて狭いので、普通に位相シフタを配置すること
ができない。そこで、本実施の形態においては、主光透
過パターンの周囲に補助光透過パターンを配置し、各々
を透過した光を１８０度反転させるようにすることで、
解像度を向上させることが可能となっている。その場合
に、補助光透過パターンも、ただ単純に配置すると不具
合が生じるので工夫がなされている。以下、補助光透過
パターンの配置について説明する。
【０１０４】補助パターンの配置方法としては、図４６
に示すように、Ｘ方向、Ｙ方向のそれぞれの方向に対し
て主光透過パターン２６ｃ１間の中間位置に配置する方
法もある。この場合、Ｘ方向とＹ方向とで主光透過パタ
ーン２６ｃ１と、補助光透過パターン２６ｃ２との距離
が若干異なるため、位相シフト効果もＸ方向とＹ方向と
で異なってくる。このため、ウエハ１Ｗ（基板１）上に
投影される光学像が楕円形状になり、図４０のフォトレ
ジストパターンＲLの長手方向の隣接間部分の上下に位
置するフォトレジストパターンＲL部分が、第２のマス
クパターン２８Ｂの主光透過パターン２６ｃ１を透過し
た光の影響で細る恐れがある。
に示すように、Ｘ方向、Ｙ方向のそれぞれの方向に対し
て主光透過パターン２６ｃ１間の中間位置に配置する方
法もある。この場合、Ｘ方向とＹ方向とで主光透過パタ
ーン２６ｃ１と、補助光透過パターン２６ｃ２との距離
が若干異なるため、位相シフト効果もＸ方向とＹ方向と
で異なってくる。このため、ウエハ１Ｗ（基板１）上に
投影される光学像が楕円形状になり、図４０のフォトレ
ジストパターンＲLの長手方向の隣接間部分の上下に位
置するフォトレジストパターンＲL部分が、第２のマス
クパターン２８Ｂの主光透過パターン２６ｃ１を透過し
た光の影響で細る恐れがある。
【０１０５】また、図４７に示すように、各主光透過パ
ターン２６ｃ１に対してそれぞれ上下左右位置にほぼ等
距離に４個の補助光透過パターン２６ｃ２が配置される
ようにレイアウトする方法もある。この場合、主光透過
パターン２６ｃ１の周辺に補助光透過パターン２６ｃ２
がＹ方向に１４０ｎｍピッチで配置されるレイアウトと
なる。しかし、この場合は、補助光透過パターン２６ｃ
２の平面寸法をウエハ上換算で１００ｎｍ角の矩形パタ
ーンとしたため、補助光透過パターン２６ｃ２間のスペ
ースがウエハ上換算で４０ｎｍと非常に小さくなってし
まう。このため、マスクの製造が非常に困難となってし
まう。
ターン２６ｃ１に対してそれぞれ上下左右位置にほぼ等
距離に４個の補助光透過パターン２６ｃ２が配置される
ようにレイアウトする方法もある。この場合、主光透過
パターン２６ｃ１の周辺に補助光透過パターン２６ｃ２
がＹ方向に１４０ｎｍピッチで配置されるレイアウトと
なる。しかし、この場合は、補助光透過パターン２６ｃ
２の平面寸法をウエハ上換算で１００ｎｍ角の矩形パタ
ーンとしたため、補助光透過パターン２６ｃ２間のスペ
ースがウエハ上換算で４０ｎｍと非常に小さくなってし
まう。このため、マスクの製造が非常に困難となってし
まう。
【０１０６】そこで、図４５に示したように、本実施の
形態のマスクパターン２８Ｂにおいては、各主光透過パ
ターン２６ｃ１の中心からその周辺の各補助光透過パタ
ーン２６ｃ２の中心までの距離がほぼ等しくなるよう
に、補助光透過パターン２６ｃ２を配置している。すな
わち、補助光透過パターン２６ｃ２は、中心が主光透過
パターン２６ｃ１の中心と同一とする六角形の角に、補
助光透過パターン２６ｃ２の中心が位置するように配置
されている。そして、主光透過パターン２６ｃ１の周辺
の補助光透過パターン２６ｃ２は、主光透過パターン２
６ｃ１の中心を通過するＸＹの両軸に対して左右上下対
称に配置されている。
形態のマスクパターン２８Ｂにおいては、各主光透過パ
ターン２６ｃ１の中心からその周辺の各補助光透過パタ
ーン２６ｃ２の中心までの距離がほぼ等しくなるよう
に、補助光透過パターン２６ｃ２を配置している。すな
わち、補助光透過パターン２６ｃ２は、中心が主光透過
パターン２６ｃ１の中心と同一とする六角形の角に、補
助光透過パターン２６ｃ２の中心が位置するように配置
されている。そして、主光透過パターン２６ｃ１の周辺
の補助光透過パターン２６ｃ２は、主光透過パターン２
６ｃ１の中心を通過するＸＹの両軸に対して左右上下対
称に配置されている。
【０１０７】また、別の観点からは、次のように言え
る。すなわち、補助光透過パターン２６ｃ２は、主光透
過パターン２６ｃ１の中心を通過するＹ軸（第１方向の
軸）上には配置されているが、主光透過パターン２６ｃ
１の中心を通過するＸ軸（第２方向の軸）上には配置さ
れず、Ｘ軸から上下Ｙ方向に離間した位置にＸ軸を中心
線として対称になるように配置されている。
る。すなわち、補助光透過パターン２６ｃ２は、主光透
過パターン２６ｃ１の中心を通過するＹ軸（第１方向の
軸）上には配置されているが、主光透過パターン２６ｃ
１の中心を通過するＸ軸（第２方向の軸）上には配置さ
れず、Ｘ軸から上下Ｙ方向に離間した位置にＸ軸を中心
線として対称になるように配置されている。
【０１０８】また、さらに別の観点からは、次のように
言える。すなわち、図４８の二点鎖線に示すように、２
個の補助光透過パターン２６ｃ２を内包するようなユニ
ットセルＵＣを仮定することができる。各ユニットセル
ＵＣ内の２個の補助光透過パターン２６ｃ２は、Ｙ方向
に沿って配置される２個の主光透過パターン２６ｃ１の
中心を通過するＹ軸上に配置されている。また、その２
個の補助光透過パターン２６ｃ２は、Ｘ方向に沿って配
置される２個の主光透過パターン２６ｃ１の中心を通過
するＸ軸には配置されず、そのＸ軸を中心線として対称
となるように配置されている。
言える。すなわち、図４８の二点鎖線に示すように、２
個の補助光透過パターン２６ｃ２を内包するようなユニ
ットセルＵＣを仮定することができる。各ユニットセル
ＵＣ内の２個の補助光透過パターン２６ｃ２は、Ｙ方向
に沿って配置される２個の主光透過パターン２６ｃ１の
中心を通過するＹ軸上に配置されている。また、その２
個の補助光透過パターン２６ｃ２は、Ｘ方向に沿って配
置される２個の主光透過パターン２６ｃ１の中心を通過
するＸ軸には配置されず、そのＸ軸を中心線として対称
となるように配置されている。
【０１０９】このようなマスクパターン２８Ｂのレイア
ウトにおいては、各主光透過パターン２６ｃ１に対する
ウエハ１Ｗ（基板１）上の投影光学像を、ほぼ円形とす
ることができる。また、図１の活性領域Ｌの長手方向の
隣接間の上下位置において、フォトレジストパターンの
変形を小さく抑えることができる。
ウトにおいては、各主光透過パターン２６ｃ１に対する
ウエハ１Ｗ（基板１）上の投影光学像を、ほぼ円形とす
ることができる。また、図１の活性領域Ｌの長手方向の
隣接間の上下位置において、フォトレジストパターンの
変形を小さく抑えることができる。
【０１１０】上記第１のマスクパターン２８Ａのデータ
と、第２のマスクパターン２８Ｂのデータとの重ね合わ
せた状態を図４９に示す。点線は、第１のマスクパター
ン２８Ａを示し、実線は、第２のマスクパターン２８Ｂ
を示している。第１のマスクパターン２８Ａの遮光パタ
ーン２６ｂ上に、第２のマスクパターン２８Ｂの主光透
過パターン２６ｃ１および補助光透過パターン２６ｃ２
が配置される。
と、第２のマスクパターン２８Ｂのデータとの重ね合わ
せた状態を図４９に示す。点線は、第１のマスクパター
ン２８Ａを示し、実線は、第２のマスクパターン２８Ｂ
を示している。第１のマスクパターン２８Ａの遮光パタ
ーン２６ｂ上に、第２のマスクパターン２８Ｂの主光透
過パターン２６ｃ１および補助光透過パターン２６ｃ２
が配置される。
【０１１１】次に、多重露光処理に関する技術について
説明する。
説明する。
【０１１２】まず、本実施の形態において、上記活性領
域転写用のマスクの全体平面図を図５０に示す。ここに
は、１枚のマスク２６の主面（同一面）に、例えば２つ
の転写領域３０Ａ，３０Ｂが配置されている場合が例示
されている。各々の転写領域３０Ａ，３０Ｂは、例えば
平面長方形状に形成されており、各々の長辺が平行にな
るように所定の距離を隔てて配置されている。各転写領
域３０Ａ，３０Ｂは、例えば１個の半導体チップを転写
する領域に相当する。このマスク構造は、半導体チップ
の平面寸法が小さく、１枚のマスク内に２つの半導体チ
ップ転写領域を配置可能な場合に適している。
域転写用のマスクの全体平面図を図５０に示す。ここに
は、１枚のマスク２６の主面（同一面）に、例えば２つ
の転写領域３０Ａ，３０Ｂが配置されている場合が例示
されている。各々の転写領域３０Ａ，３０Ｂは、例えば
平面長方形状に形成されており、各々の長辺が平行にな
るように所定の距離を隔てて配置されている。各転写領
域３０Ａ，３０Ｂは、例えば１個の半導体チップを転写
する領域に相当する。このマスク構造は、半導体チップ
の平面寸法が小さく、１枚のマスク内に２つの半導体チ
ップ転写領域を配置可能な場合に適している。
【０１１３】転写領域３０Ａのメモリセル領域には、図
４１に示した第１のマスクパターン３８Ａが配置され、
転写領域３０Ｂのメモリセル領域には、図４５に示した
第２のマスクパターン３８Ｂが配置されている。上記多
重露光処理に際しては、転写領域３０Ａの第１のマスク
パターン２８Ａと、転写領域３０Ｂの第２のマスクパタ
ーン２８Ｂとが正確に位置決めされてウエハ１Ｗ（基板
１）上のポジ型のフォトレジスト膜に転写される。活性
領域Ｌ（フォトレジストパターンＲL）の長手方向寸法
は、主に第２のマスクパターン２８Ｂの寸法や第２のマ
スクパターン２８Ｂをウエハ１Ｗ上に露光する際の露光
量の調整により最適化することができる。これにより、
所望のフォトレジストパターン寸法を得ることが可能と
なる。
４１に示した第１のマスクパターン３８Ａが配置され、
転写領域３０Ｂのメモリセル領域には、図４５に示した
第２のマスクパターン３８Ｂが配置されている。上記多
重露光処理に際しては、転写領域３０Ａの第１のマスク
パターン２８Ａと、転写領域３０Ｂの第２のマスクパタ
ーン２８Ｂとが正確に位置決めされてウエハ１Ｗ（基板
１）上のポジ型のフォトレジスト膜に転写される。活性
領域Ｌ（フォトレジストパターンＲL）の長手方向寸法
は、主に第２のマスクパターン２８Ｂの寸法や第２のマ
スクパターン２８Ｂをウエハ１Ｗ上に露光する際の露光
量の調整により最適化することができる。これにより、
所望のフォトレジストパターン寸法を得ることが可能と
なる。
【０１１４】なお、メモリセル領域以外のマスクパター
ンは多重露光ではなく通常の露光で転写したので、その
マスクパターンは転写領域３０Ａ内に配置した。また、
メモリセル領域以外のマスクパターンを多重露光で転写
するようにしてもかまわない。また、上記転写領域３０
Ａ，３０Ｂ内には、実質的に集積回路を構成するパター
ンの他、例えば重ね合わせに用いるマークパターン、重
ね合わせ検査に用いるマークパターンまたは電気的特性
を検査する際に用いるマークパターン等のような実質的
に集積回路を構成しないパターンも含まれている。ま
た、転写領域３０Ａ，３０Ｂの外周の遮光領域には、マ
スク基板２６ａの一部が露出されて、マスクアライメン
トマークや計測用マーク等のような他の光透過パターン
２６ｄが形成されている。これら光透過パターン２６ｄ
は、フォトレジスト膜に転写されないような領域か、あ
るいは露光時に露光光が照射されないようにマスキング
ブレードで隠されている。
ンは多重露光ではなく通常の露光で転写したので、その
マスクパターンは転写領域３０Ａ内に配置した。また、
メモリセル領域以外のマスクパターンを多重露光で転写
するようにしてもかまわない。また、上記転写領域３０
Ａ，３０Ｂ内には、実質的に集積回路を構成するパター
ンの他、例えば重ね合わせに用いるマークパターン、重
ね合わせ検査に用いるマークパターンまたは電気的特性
を検査する際に用いるマークパターン等のような実質的
に集積回路を構成しないパターンも含まれている。ま
た、転写領域３０Ａ，３０Ｂの外周の遮光領域には、マ
スク基板２６ａの一部が露出されて、マスクアライメン
トマークや計測用マーク等のような他の光透過パターン
２６ｄが形成されている。これら光透過パターン２６ｄ
は、フォトレジスト膜に転写されないような領域か、あ
るいは露光時に露光光が照射されないようにマスキング
ブレードで隠されている。
【０１１５】次に、多重露光処理の具体例を説明する。
まず、例えば転写領域３０Ａのパターンが露光されない
ようにマスキング（遮光）した状態で、転写領域３０Ｂ
のパターンをウエハ１Ｗ（基板１）主面上のポジ型のフ
ォトレジスト膜に露光した後、連続して今度は転写領域
３０Ｂのパターンが露光されないようにマスキング（遮
光）した状態で、転写領域３０Ａのパターンを、既にウ
エハ１Ｗ上のポジ型のフォトレジスト膜に転写（潜像）
された転写領域３０Ｂのパターンに重ね合わせて多重露
光する方法がある。
まず、例えば転写領域３０Ａのパターンが露光されない
ようにマスキング（遮光）した状態で、転写領域３０Ｂ
のパターンをウエハ１Ｗ（基板１）主面上のポジ型のフ
ォトレジスト膜に露光した後、連続して今度は転写領域
３０Ｂのパターンが露光されないようにマスキング（遮
光）した状態で、転写領域３０Ａのパターンを、既にウ
エハ１Ｗ上のポジ型のフォトレジスト膜に転写（潜像）
された転写領域３０Ｂのパターンに重ね合わせて多重露
光する方法がある。
【０１１６】また、別の方法としては、転写領域３０Ａ
と転写領域３０Ｂとの平面寸法を同一にして、転写領域
３０Ａ，３０Ｂを一括してウエハ１Ｗ上のポジ型のフォ
トレジスト膜に転写した後、マスク２６を各転写領域３
０Ａ，３０ＢのＹ方向寸法（幅）分だけＹ方向に移動し
て露光ショットが半分ずつ重なるようにした状態で露光
することにより多重露光する方法がある。
と転写領域３０Ｂとの平面寸法を同一にして、転写領域
３０Ａ，３０Ｂを一括してウエハ１Ｗ上のポジ型のフォ
トレジスト膜に転写した後、マスク２６を各転写領域３
０Ａ，３０ＢのＹ方向寸法（幅）分だけＹ方向に移動し
て露光ショットが半分ずつ重なるようにした状態で露光
することにより多重露光する方法がある。
【０１１７】前者の方法では、各転写領域３０Ａ，３０
Ｂに対してそれぞれ最適な露光量、光学条件を用いた露
光が可能である。一方、後者の方法は、転写領域３０
Ａ，３０Ｂが共に同一露光量、同一光学条件での露光と
なるため、マスクパターンの最適化が必要であるが、前
者の方法よりもスループットの点で有利である。
Ｂに対してそれぞれ最適な露光量、光学条件を用いた露
光が可能である。一方、後者の方法は、転写領域３０
Ａ，３０Ｂが共に同一露光量、同一光学条件での露光と
なるため、マスクパターンの最適化が必要であるが、前
者の方法よりもスループットの点で有利である。
【０１１８】また、上記の例では１枚のマスク２６に第
１、第２のマスクパターン２８Ａ，２８Ｂを配置した場
合について説明したが、これに限定されるものではな
く、例えば２枚のマスクを用いて多重露光する方法もあ
る。すなわち、第１、第２のマスクパターン２８Ａ，２
８Ｂをそれぞれ別々のマスクに配置し、マスクを交換し
ながら多重露光をする方法である。この場合、マスクを
入れ換えて露光するので、ショットサイズは通常の露光
と同様に露光装置の最大露光フィールドまで大きくとる
ことができる。また、露光条件を各パターン毎に最適な
値に設定することができるので、露光マージンや露光条
件を良好に設定することが可能である。この方法は、半
導体チップの平面寸法が大きく、１枚のマスクに２つの
半導体チップ転写領域を配置できないような場合に特に
適している。
１、第２のマスクパターン２８Ａ，２８Ｂを配置した場
合について説明したが、これに限定されるものではな
く、例えば２枚のマスクを用いて多重露光する方法もあ
る。すなわち、第１、第２のマスクパターン２８Ａ，２
８Ｂをそれぞれ別々のマスクに配置し、マスクを交換し
ながら多重露光をする方法である。この場合、マスクを
入れ換えて露光するので、ショットサイズは通常の露光
と同様に露光装置の最大露光フィールドまで大きくとる
ことができる。また、露光条件を各パターン毎に最適な
値に設定することができるので、露光マージンや露光条
件を良好に設定することが可能である。この方法は、半
導体チップの平面寸法が大きく、１枚のマスクに２つの
半導体チップ転写領域を配置できないような場合に特に
適している。
【０１１９】なお、このような多重露光処理が終了した
後、通常の現像処理および洗浄乾燥処理等のような一連
の処理を施すことにより、図４０に示したフォトレジス
トパターンＲLを形成する。
後、通常の現像処理および洗浄乾燥処理等のような一連
の処理を施すことにより、図４０に示したフォトレジス
トパターンＲLを形成する。
【０１２０】上記の例では、位相シフタＳが溝シフタ
（微細庇型溝シフタ）の場合について説明したが、これ
に限定されるものではない。例えば図５１（ａ）に示す
ように、上記基板上薄膜溝シフタとすることもできる。
この場合、マスク基板２６ａの表面上には、シフタ膜２
６ｅが形成されている。シフタ膜２６ｅは、位相シフタ
として作用する目的に適合した厚さ（＝上記Ｚの式）で
形成されており、例えばマスク基板２６ａと同等または
同程度の光透過率および屈折率のＳＯＧ（Spin On Glas
s）等からなる。位相シフタＳを形成する溝は、遮光パ
ターン２６ｂから露出する所定の光透過パターン２６ｃ
（主光透過パターン２６ｃ１）のシフタ膜２６ｅをマス
ク基板２６ａの表面が露出されるまで除去することで形
成されている。この場合、位相シフタＳ用の溝の形成に
際して、マスク基板２６ａとシフタ膜２６ｅとのエッチ
ング選択比を高くし、シフタ膜２６ｅのエッチング速度
の方がマスク基板２６ａのエッチング速度よりも速くな
るようにする。すなわち、マスク基板２６ａをエッチン
グストッパとして位相シフタＳ用の溝を形成する。これ
により、その溝の深さ（すなわち、シフタ膜２６ｅの厚
さ）および溝底面の平坦性を極めて高い精度で形成でき
る。このため、透過光の位相誤差を大幅に低減または無
くすことができるので、ウエハ１Ｗ（基板１）上に転写
されるフォトレジストパターンの寸法精度を大幅に向上
させることが可能となる。
（微細庇型溝シフタ）の場合について説明したが、これ
に限定されるものではない。例えば図５１（ａ）に示す
ように、上記基板上薄膜溝シフタとすることもできる。
この場合、マスク基板２６ａの表面上には、シフタ膜２
６ｅが形成されている。シフタ膜２６ｅは、位相シフタ
として作用する目的に適合した厚さ（＝上記Ｚの式）で
形成されており、例えばマスク基板２６ａと同等または
同程度の光透過率および屈折率のＳＯＧ（Spin On Glas
s）等からなる。位相シフタＳを形成する溝は、遮光パ
ターン２６ｂから露出する所定の光透過パターン２６ｃ
（主光透過パターン２６ｃ１）のシフタ膜２６ｅをマス
ク基板２６ａの表面が露出されるまで除去することで形
成されている。この場合、位相シフタＳ用の溝の形成に
際して、マスク基板２６ａとシフタ膜２６ｅとのエッチ
ング選択比を高くし、シフタ膜２６ｅのエッチング速度
の方がマスク基板２６ａのエッチング速度よりも速くな
るようにする。すなわち、マスク基板２６ａをエッチン
グストッパとして位相シフタＳ用の溝を形成する。これ
により、その溝の深さ（すなわち、シフタ膜２６ｅの厚
さ）および溝底面の平坦性を極めて高い精度で形成でき
る。このため、透過光の位相誤差を大幅に低減または無
くすことができるので、ウエハ１Ｗ（基板１）上に転写
されるフォトレジストパターンの寸法精度を大幅に向上
させることが可能となる。
【０１２１】また、図５１（ｂ）に示すように、溝に代
えて透明膜２６ｆを位相シフタＳとすることもできる。
この場合、透明膜２６ｆの厚さを、上記位相シフタＳ用
の溝の深さＺの式で表すことができる。
えて透明膜２６ｆを位相シフタＳとすることもできる。
この場合、透明膜２６ｆの厚さを、上記位相シフタＳ用
の溝の深さＺの式で表すことができる。
【０１２２】次に、上記図１１等に示したコンタクトホ
ール１０ａ，１０ｂのパターンを形成する際に用いたフ
ォトレジストパターンを形成するための露光技術につい
て説明する。なお、最小配置ピッチは、例えば２６０ｎ
ｍ程度、最小設計寸法は、例えば１７０ｎｍ程度であ
る。
ール１０ａ，１０ｂのパターンを形成する際に用いたフ
ォトレジストパターンを形成するための露光技術につい
て説明する。なお、最小配置ピッチは、例えば２６０ｎ
ｍ程度、最小設計寸法は、例えば１７０ｎｍ程度であ
る。
【０１２３】図５２（ａ）は、上記図１１等に示したコ
ンタクトホール１０ａ，１０ｂを形成するためのフォト
レジストパターンＲCの要部平面図を示し、（ｂ）は
（ａ）のＡ−Ａ線の断面図を示している。図５２（ａ）
は平面図であるが、図面を見易くするために、フォトレ
ジストパターンＲCにハッチングを付す。
ンタクトホール１０ａ，１０ｂを形成するためのフォト
レジストパターンＲCの要部平面図を示し、（ｂ）は
（ａ）のＡ−Ａ線の断面図を示している。図５２（ａ）
は平面図であるが、図面を見易くするために、フォトレ
ジストパターンＲCにハッチングを付す。
【０１２４】図５２（ａ）に示すように、フォトレジス
トパターンＲCの開口部３１ａ，３１ｂ（コンタクトホ
ール１０ａ，１０ｂが形成される部分）は、平面的に蜂
の巣状に密集して配置されている。配置ピッチＤｘ3
は、例えば２６０ｎｍ程度、配置ピッチＤｙ2は、例え
ば２８０ｎｍであり、１列毎に１４０ｎｍ（＝Ｄｙ２）
ずれたパターン配置となっている。このように密集して
配置されたパターンを転写するには、レベンソン型位相
シフトマスクを用いることが必要である。しかし、図５
２（ａ）のようなパターン配置では、最近接パターン間
の位相差が全て１８０度となるように位相シフタを配置
できない。そこで、マスクパターンを２枚に分割して、
多重露光によりパターンを転写することが必要になって
くる。
トパターンＲCの開口部３１ａ，３１ｂ（コンタクトホ
ール１０ａ，１０ｂが形成される部分）は、平面的に蜂
の巣状に密集して配置されている。配置ピッチＤｘ3
は、例えば２６０ｎｍ程度、配置ピッチＤｙ2は、例え
ば２８０ｎｍであり、１列毎に１４０ｎｍ（＝Ｄｙ２）
ずれたパターン配置となっている。このように密集して
配置されたパターンを転写するには、レベンソン型位相
シフトマスクを用いることが必要である。しかし、図５
２（ａ）のようなパターン配置では、最近接パターン間
の位相差が全て１８０度となるように位相シフタを配置
できない。そこで、マスクパターンを２枚に分割して、
多重露光によりパターンを転写することが必要になって
くる。
【０１２５】そこで、本実施の形態においては、図１１
に示したコンタクトホール１０ａ，１０ｂのパターンを
形成するためのフォトレジストパターンを形成する際に
おいても、フォトレジスト膜としてポジ型のフォトレジ
スト膜を用い、かつ、複数のマスクパターンをウエハ１
Ｗ（基板１）上のポジ型のフォトレジスト膜の同一箇所
に重ねて露光する多重露光法を採用した。
に示したコンタクトホール１０ａ，１０ｂのパターンを
形成するためのフォトレジストパターンを形成する際に
おいても、フォトレジスト膜としてポジ型のフォトレジ
スト膜を用い、かつ、複数のマスクパターンをウエハ１
Ｗ（基板１）上のポジ型のフォトレジスト膜の同一箇所
に重ねて露光する多重露光法を採用した。
【０１２６】コンタクトホール１０ａ，１０ｂの分離に
あたっては、レベンソン型位相シフトマスク技術を使用
可能な寸法およびマスクパターンレイアウトを持つ第１
のパターン群と、第１のパターン群以外のパターンから
なる第２のパターン群とに分離した。具体的には、例え
ば第１のパターン群を情報蓄積用容量素子用のコンタク
トホール１０ｂのパターン群とし、第２のパターン群を
データ線用のコンタクトホール１０ａのパターン群とし
た。
あたっては、レベンソン型位相シフトマスク技術を使用
可能な寸法およびマスクパターンレイアウトを持つ第１
のパターン群と、第１のパターン群以外のパターンから
なる第２のパターン群とに分離した。具体的には、例え
ば第１のパターン群を情報蓄積用容量素子用のコンタク
トホール１０ｂのパターン群とし、第２のパターン群を
データ線用のコンタクトホール１０ａのパターン群とし
た。
【０１２７】図５３は、上記コンタクトホール形成用の
フォトレジストパターンを形成するためのマスク２６の
第１のマスクパターン２８Ｃを示しており、（ａ）はそ
の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図、
（ｃ）は（ｂ）の位相シフタ部分の拡大断面図を示して
いる。
フォトレジストパターンを形成するためのマスク２６の
第１のマスクパターン２８Ｃを示しており、（ａ）はそ
の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図、
（ｃ）は（ｂ）の位相シフタ部分の拡大断面図を示して
いる。
【０１２８】この第１のマスクパターン２８Ｃは、情報
蓄積用容量素子用のコンタクトホール１０ｂのパターン
群を露光するためのパターンであり、例えば平面四角形
状の複数の光透過パターン２６ｃ３を有している。各光
透過パターン２６ｃ３の平面寸法は、例えば２００×２
００ｎｍ程度である。光透過パターン２６ｃ３のうち、
互いに隣接するもののいずれか一方には位相シフタＳが
配置されており、その互いに隣接する光透過パターン２
６ｃ３を透過した各々の光の位相が１８０度反転するよ
うになっている。Ｙ方向に沿って並んで配置され、か
つ、透過光の位相が１８０度互いに反転する２個の光透
過パターン２６ｃ３，２６ｃ３の対は、Ｙ方向に配置ピ
ッチＤｙ21だけずれながらＸ方向に沿って配置されてい
る。
蓄積用容量素子用のコンタクトホール１０ｂのパターン
群を露光するためのパターンであり、例えば平面四角形
状の複数の光透過パターン２６ｃ３を有している。各光
透過パターン２６ｃ３の平面寸法は、例えば２００×２
００ｎｍ程度である。光透過パターン２６ｃ３のうち、
互いに隣接するもののいずれか一方には位相シフタＳが
配置されており、その互いに隣接する光透過パターン２
６ｃ３を透過した各々の光の位相が１８０度反転するよ
うになっている。Ｙ方向に沿って並んで配置され、か
つ、透過光の位相が１８０度互いに反転する２個の光透
過パターン２６ｃ３，２６ｃ３の対は、Ｙ方向に配置ピ
ッチＤｙ21だけずれながらＸ方向に沿って配置されてい
る。
【０１２９】なお、Ｘ方向に隣接する光透過パターン２
６ｃ３の配置ピッチＤｘ20は、例えば２６０ｎｍ程度
（ウエハ上換算）、Ｙ方向に隣接する光透過パターン２
６ｃ3の配置ピッチＤｙ20は、例えば２８０ｎｍ程度
（ウエハ上換算）、Ｙ方向に隣接する光透過パターン２
６ｃ３において透過光がの同位相のものの配置ピッチＤ
y21は、例えば４２０ｎｍ程度（ウエハ上換算）であ
る。また、この場合の遮光パターン２６ｂ、位相シフタ
Ｓの構成は、前記したのと同じなので説明を省略する。
６ｃ３の配置ピッチＤｘ20は、例えば２６０ｎｍ程度
（ウエハ上換算）、Ｙ方向に隣接する光透過パターン２
６ｃ3の配置ピッチＤｙ20は、例えば２８０ｎｍ程度
（ウエハ上換算）、Ｙ方向に隣接する光透過パターン２
６ｃ３において透過光がの同位相のものの配置ピッチＤ
y21は、例えば４２０ｎｍ程度（ウエハ上換算）であ
る。また、この場合の遮光パターン２６ｂ、位相シフタ
Ｓの構成は、前記したのと同じなので説明を省略する。
【０１３０】このような第１のマスクパターン２８Ｃの
みをポジ型のフォトレジスト膜に露光した場合を図５４
に模式的に示す。露光光が照射された領域を白抜きと
し、露光光が照射されなかった領域にハッチングを付
す。フォトレジスト膜は、ポジ型なので、仮に現像処理
をすると（実際には多重露光後に現像処理を行う）、露
光された領域（白抜きの領域）が除去される。上記マス
クパターン２８Ｃのみでは、情報蓄積容量素子用のコン
タクトホール１０ｂ用の開口部３１ｂのみが開口される
フォトレジストパターンＲ（すなわち、第１のホールパ
ターン形成用のフォトレジストパターン）が形成され、
データ線用のコンタクトホール１０ａ用の開口部３１ａ
を開口することができない。そこで、データ線用のコン
タクトホール１０ａを形成するための第２のマスクパタ
ーンを用意し、これを重ね露光することが必要となる。
なお、Ｘ方向に隣接する開口部３１ｂ，３１ｂの配置ピ
ッチＤｘ21は、例えば上記配置ピッチＤｘ20の２倍の５
２０ｎｍ程度（ウエハ上換算）である。
みをポジ型のフォトレジスト膜に露光した場合を図５４
に模式的に示す。露光光が照射された領域を白抜きと
し、露光光が照射されなかった領域にハッチングを付
す。フォトレジスト膜は、ポジ型なので、仮に現像処理
をすると（実際には多重露光後に現像処理を行う）、露
光された領域（白抜きの領域）が除去される。上記マス
クパターン２８Ｃのみでは、情報蓄積容量素子用のコン
タクトホール１０ｂ用の開口部３１ｂのみが開口される
フォトレジストパターンＲ（すなわち、第１のホールパ
ターン形成用のフォトレジストパターン）が形成され、
データ線用のコンタクトホール１０ａ用の開口部３１ａ
を開口することができない。そこで、データ線用のコン
タクトホール１０ａを形成するための第２のマスクパタ
ーンを用意し、これを重ね露光することが必要となる。
なお、Ｘ方向に隣接する開口部３１ｂ，３１ｂの配置ピ
ッチＤｘ21は、例えば上記配置ピッチＤｘ20の２倍の５
２０ｎｍ程度（ウエハ上換算）である。
【０１３１】本実施の形態においては、そのデータ線用
のコンタクトホール１０ａを形成するための第２のマス
クパターンとして、前記図４５に示した第２のマスクパ
ターン２８Ｂと同じものを用いた。
のコンタクトホール１０ａを形成するための第２のマス
クパターンとして、前記図４５に示した第２のマスクパ
ターン２８Ｂと同じものを用いた。
【０１３２】この第２のマスクパターンとして、通常の
マスクを用いた場合は、第２のマスクパターンは、図４
５に示した第２のマスクパターン２８Ｂの主光透過パタ
ーン２６ｃ１のみが配置されたマスクパターンレイアウ
トとなる。その第２のマスクパターンを用いた時のウエ
ハ１Ｗ（基板１）上の投影光学像を図４５に示した第２
のマスクパターン２８Ｂを用いた場合の投影光学像と比
較すると、後者の方が位相シフト効果が得られるため、
形状および寸法精度の高いより良好な光学像が得られ
る。
マスクを用いた場合は、第２のマスクパターンは、図４
５に示した第２のマスクパターン２８Ｂの主光透過パタ
ーン２６ｃ１のみが配置されたマスクパターンレイアウ
トとなる。その第２のマスクパターンを用いた時のウエ
ハ１Ｗ（基板１）上の投影光学像を図４５に示した第２
のマスクパターン２８Ｂを用いた場合の投影光学像と比
較すると、後者の方が位相シフト効果が得られるため、
形状および寸法精度の高いより良好な光学像が得られ
る。
【０１３３】このような第２のマスクパターン２８Ｂの
みをポジ型のフォトレジスト膜に露光した場合を図５５
に模式的に示す。露光光が照射された領域を白抜きと
し、露光光が照射されなかった領域にハッチングを付
す。フォトレジスト膜は、ポジ型なので、仮に現像処理
をすると（実際には多重露光後に現像処理を行う）、露
光された領域（白抜きの領域）が除去される。上記第２
のマスクパターン２８Ｂのみでは、データ線用のコンタ
クトホール１０ａ用の開口部３１ａのみが開口されるフ
ォトレジストパターンＲ（すなわち、第２のホールパタ
ーン形成用のフォトレジストパターン）が形成される。
なお、Ｘ方向に隣接する開口部３１ａ，３１ａの配置ピ
ッチＤｘ22は、例えば上記配置ピッチＤｘ3の２倍の５
２０ｎｍ程度（ウエハ上換算）である。
みをポジ型のフォトレジスト膜に露光した場合を図５５
に模式的に示す。露光光が照射された領域を白抜きと
し、露光光が照射されなかった領域にハッチングを付
す。フォトレジスト膜は、ポジ型なので、仮に現像処理
をすると（実際には多重露光後に現像処理を行う）、露
光された領域（白抜きの領域）が除去される。上記第２
のマスクパターン２８Ｂのみでは、データ線用のコンタ
クトホール１０ａ用の開口部３１ａのみが開口されるフ
ォトレジストパターンＲ（すなわち、第２のホールパタ
ーン形成用のフォトレジストパターン）が形成される。
なお、Ｘ方向に隣接する開口部３１ａ，３１ａの配置ピ
ッチＤｘ22は、例えば上記配置ピッチＤｘ3の２倍の５
２０ｎｍ程度（ウエハ上換算）である。
【０１３４】したがって、前記図５３の第１のマスクパ
ターン２８Ｃと、前記図４５の第２のマスクパターンと
を重ね露光した後、現像、洗浄・乾燥処理等の一連の処
理を施すことにより、図５２に示したフォトレジストパ
ターンＲCを形成することができる。
ターン２８Ｃと、前記図４５の第２のマスクパターンと
を重ね露光した後、現像、洗浄・乾燥処理等の一連の処
理を施すことにより、図５２に示したフォトレジストパ
ターンＲCを形成することができる。
【０１３５】上記第１のマスクパターン２８Ｃのデータ
と、第２のマスクパターン２８Ｂのデータとの重ね合わ
せた状態を図５６に示す。点線は、第１のマスクパター
ン２８Ｃを示し、実線は、第２のマスクパターン２８Ｂ
を示している。第１のマスクパターン２８Ａの光透過パ
ターン２６ｃ３と、第２のマスクパターン２８Ｂの補助
光透過パターン２６ｃ２とが重なって配置されている。
すなわち、第２のマスクパターン２８Ｂの補助光透過パ
ターン２６ｃ２は、第１のマスクパターン２８Ａの光透
過パターン２６ｃ３内に配置されている。
と、第２のマスクパターン２８Ｂのデータとの重ね合わ
せた状態を図５６に示す。点線は、第１のマスクパター
ン２８Ｃを示し、実線は、第２のマスクパターン２８Ｂ
を示している。第１のマスクパターン２８Ａの光透過パ
ターン２６ｃ３と、第２のマスクパターン２８Ｂの補助
光透過パターン２６ｃ２とが重なって配置されている。
すなわち、第２のマスクパターン２８Ｂの補助光透過パ
ターン２６ｃ２は、第１のマスクパターン２８Ａの光透
過パターン２６ｃ３内に配置されている。
【０１３６】そこで、図４５の第２のマスクパターン２
８Ｂのパターンデータを作成する際、例えば次のように
する。まず、コンタクトホール１０ａ，１０ｂの配置の
通りに、光透過パターンを配置したパターンデータを作
成する。このとき、コンタクトホール１０ａ，１０ｂ
は、別層（データ層）でレイアウトする。コンタクトホ
ール１０ｂは、図５３のマスクパターン２８ｃに対応
し、コンタクトホール１０ａは図４７のマスクパターン
２６において光透過パターン２６ｃ１のみに対応する。
すなわち、マスクパターン２８Ｃをある層（データ層）
でレイアウトし、マスクパターン２６ｃ１を別層（デー
タ層）でレイアウトする。そして、その図５３の第１の
マスクパターン２８Ｃのデータを演算処理することによ
り、上記補助光透過パターン２６ｃ２の大きさにした
後、そのデータと、上記コンタクトホール１０ａの配置
の通りに光透過パターンを配置したデータとを合成す
る。このようにすることで、上記第２のマスクパターン
２８Ｂのパターンデータを作成する。
８Ｂのパターンデータを作成する際、例えば次のように
する。まず、コンタクトホール１０ａ，１０ｂの配置の
通りに、光透過パターンを配置したパターンデータを作
成する。このとき、コンタクトホール１０ａ，１０ｂ
は、別層（データ層）でレイアウトする。コンタクトホ
ール１０ｂは、図５３のマスクパターン２８ｃに対応
し、コンタクトホール１０ａは図４７のマスクパターン
２６において光透過パターン２６ｃ１のみに対応する。
すなわち、マスクパターン２８Ｃをある層（データ層）
でレイアウトし、マスクパターン２６ｃ１を別層（デー
タ層）でレイアウトする。そして、その図５３の第１の
マスクパターン２８Ｃのデータを演算処理することによ
り、上記補助光透過パターン２６ｃ２の大きさにした
後、そのデータと、上記コンタクトホール１０ａの配置
の通りに光透過パターンを配置したデータとを合成す
る。このようにすることで、上記第２のマスクパターン
２８Ｂのパターンデータを作成する。
【０１３７】また、コンタクトホール１０ａ，１０ｂ形
成用のフォトレジストパターンを多重露光処理で露光す
る際のマスクパターンデータの分割処理を、上記ユニッ
トセルＵＣ（図４８参照）の観点で説明すると、例えば
次の通りである。すなわち、ユニットセルＵＣの頂点に
位置する光透過パターンのデータと、ユニットセルＵＣ
の内部に配置される光透過パターンのデータとに分けて
いる。ユニットセルＵＣの頂点に位置する光透過パター
ンのデータは、第２のマスクパターン２８Ｂのウエハ上
に転写される光透過パターン２６ｃ１のデータとし、ユ
ニットセルＵＣに内包される光透過パターンのデータ
は、第１のマスクパターン２８Ｃのデータとしている。
成用のフォトレジストパターンを多重露光処理で露光す
る際のマスクパターンデータの分割処理を、上記ユニッ
トセルＵＣ（図４８参照）の観点で説明すると、例えば
次の通りである。すなわち、ユニットセルＵＣの頂点に
位置する光透過パターンのデータと、ユニットセルＵＣ
の内部に配置される光透過パターンのデータとに分けて
いる。ユニットセルＵＣの頂点に位置する光透過パター
ンのデータは、第２のマスクパターン２８Ｂのウエハ上
に転写される光透過パターン２６ｃ１のデータとし、ユ
ニットセルＵＣに内包される光透過パターンのデータ
は、第１のマスクパターン２８Ｃのデータとしている。
【０１３８】このような第１、第２のマスクパターン２
８Ｃ，２８Ｂを用いた多重露光処理において、マスクの
全体構成（図５０参照）や多重露光処理方法について
は、前記したのと同じなので説明を省略する。
８Ｃ，２８Ｂを用いた多重露光処理において、マスクの
全体構成（図５０参照）や多重露光処理方法について
は、前記したのと同じなので説明を省略する。
【０１３９】次に、前記ＤＲＡＭの製造工程において、
上記以外の露光工程で用いたマスクについて説明する。
上記以外の露光工程で用いたマスクについて説明する。
【０１４０】図５７（ａ）は、前記図５等に示したワー
ド線ＷＬ（ゲート電極５）を形成する際に用いたマスク
２６の要部平面図を示し、（ｂ）はそのＡ−Ａ線の断面
図を示している。ここでは、レベンソン型位相シフトマ
スクを用いた。このマスクパターン２８Ｄは、図５７
（ａ）のＹ方向に延びる帯状の遮光パターン２６ｂおよ
び光透過パターン２６ｃ４を有している。そして、互い
に隣接する光透過パターン２６ｃ４，２６ｃ４のいずれ
か一方に位相シフタＳが配置されている。光透過パター
ン２６ｃ４の幅の寸法Ｄｘ30は、例えば１３０ｎｍ程度
（ウエハ上換算）、光透過パターン２６ｃ４および遮光
パターン２６ｂの両方の幅を合わせた寸法Ｄｘ31は、例
えば２６０ｎｍ程度（ウエハ上換算）である。なお、露
光装置および露光条件は、図３８で説明したのと同じで
ある。フォトレジスト膜にはネガ型のレジスト膜を用い
た。
ド線ＷＬ（ゲート電極５）を形成する際に用いたマスク
２６の要部平面図を示し、（ｂ）はそのＡ−Ａ線の断面
図を示している。ここでは、レベンソン型位相シフトマ
スクを用いた。このマスクパターン２８Ｄは、図５７
（ａ）のＹ方向に延びる帯状の遮光パターン２６ｂおよ
び光透過パターン２６ｃ４を有している。そして、互い
に隣接する光透過パターン２６ｃ４，２６ｃ４のいずれ
か一方に位相シフタＳが配置されている。光透過パター
ン２６ｃ４の幅の寸法Ｄｘ30は、例えば１３０ｎｍ程度
（ウエハ上換算）、光透過パターン２６ｃ４および遮光
パターン２６ｂの両方の幅を合わせた寸法Ｄｘ31は、例
えば２６０ｎｍ程度（ウエハ上換算）である。なお、露
光装置および露光条件は、図３８で説明したのと同じで
ある。フォトレジスト膜にはネガ型のレジスト膜を用い
た。
【０１４１】次に、図５８（ａ）は、前記図１７等に示
したデータ線用のスルーホール１３を形成する際に用い
たマスク２６の要部平面図を示し、（ｂ）はそのＡ−Ａ
線の断面図を示している。ここではハーフトーン型の位
相シフトマスクを用いた。このマスクパターン２８Ｅ
は、例えば平面四角形状の複数の光透過パターン２６ｃ
５を有している。光透過パターン２６ｃ５の平面寸法
は、例えば２２０×２２０ｎｍ程度（ウエハ上換算）で
ある。なお、露光装置は、図３８で説明したのと同じで
あり、例えば露光光学条件は、ＮＡ＝０．６８、σ＝
０．３０の条件を用いた。フォトレジスト膜にはポジ型
のレジスト膜を用いた。
したデータ線用のスルーホール１３を形成する際に用い
たマスク２６の要部平面図を示し、（ｂ）はそのＡ−Ａ
線の断面図を示している。ここではハーフトーン型の位
相シフトマスクを用いた。このマスクパターン２８Ｅ
は、例えば平面四角形状の複数の光透過パターン２６ｃ
５を有している。光透過パターン２６ｃ５の平面寸法
は、例えば２２０×２２０ｎｍ程度（ウエハ上換算）で
ある。なお、露光装置は、図３８で説明したのと同じで
あり、例えば露光光学条件は、ＮＡ＝０．６８、σ＝
０．３０の条件を用いた。フォトレジスト膜にはポジ型
のレジスト膜を用いた。
【０１４２】図５９（ａ）は、前記図２１等に示したデ
ータ線ＤＬを形成する際に用いたマスク２６の要部平面
図を示し、（ｂ）はそのＡ−Ａ線の断面図を示してい
る。ここでは、レベンソン型位相シフトマスクを用い
た。このマスクパターン２８Ｆは、図５９（ａ）のＸ方
向に延びる帯状の遮光パターン２６ｂおよび光透過パタ
ーン２６ｃ６を有している。そして、互いに隣接する光
透過パターン２６ｃ６，２６ｃ６のいずれか一方に位相
シフタＳが配置されている。光透過パターン２６ｃ６の
幅の寸法Ｄｙ30は、例えば１７０ｎｍ程度（ウエハ上換
算）、光透過パターン２６ｃ６および遮光パターン２６
ｂの両方の幅を合わせた寸法Ｄｙ31は、例えば４２０ｎ
ｍ程度（ウエハ上換算）である。なお、露光装置および
露光条件は、図３８で説明したのと同じである。フォト
レジスト膜にはネガ型のレジスト膜を用いた。
ータ線ＤＬを形成する際に用いたマスク２６の要部平面
図を示し、（ｂ）はそのＡ−Ａ線の断面図を示してい
る。ここでは、レベンソン型位相シフトマスクを用い
た。このマスクパターン２８Ｆは、図５９（ａ）のＸ方
向に延びる帯状の遮光パターン２６ｂおよび光透過パタ
ーン２６ｃ６を有している。そして、互いに隣接する光
透過パターン２６ｃ６，２６ｃ６のいずれか一方に位相
シフタＳが配置されている。光透過パターン２６ｃ６の
幅の寸法Ｄｙ30は、例えば１７０ｎｍ程度（ウエハ上換
算）、光透過パターン２６ｃ６および遮光パターン２６
ｂの両方の幅を合わせた寸法Ｄｙ31は、例えば４２０ｎ
ｍ程度（ウエハ上換算）である。なお、露光装置および
露光条件は、図３８で説明したのと同じである。フォト
レジスト膜にはネガ型のレジスト膜を用いた。
【０１４３】次に、図６０（ａ）は、前記図２５等に示
した情報蓄積容量素子用のスルーホール１７を形成する
際に用いたマスク２６の要部平面図を示し、（ｂ）はそ
のＡ−Ａ線の断面図を示している。ここではレベンソン
型位相シフトマスクを用いた。このマスクパターン２８
Ｇは、例えば平面四角形状の複数の光透過パターン２６
ｃ７を有している。光透過パターン２６ｃ７の平面寸法
は、例えば２００×２００ｎｍ程度（ウエハ上換算）で
ある。なお、露光装置は、図３８で説明したのと同じで
ああり、例えば露光光学条件は、ＮＡ＝０．６８、σ＝
０．３０の条件を用いた。フォトレジスト膜にはポジ型
のレジスト膜を用いた。
した情報蓄積容量素子用のスルーホール１７を形成する
際に用いたマスク２６の要部平面図を示し、（ｂ）はそ
のＡ−Ａ線の断面図を示している。ここではレベンソン
型位相シフトマスクを用いた。このマスクパターン２８
Ｇは、例えば平面四角形状の複数の光透過パターン２６
ｃ７を有している。光透過パターン２６ｃ７の平面寸法
は、例えば２００×２００ｎｍ程度（ウエハ上換算）で
ある。なお、露光装置は、図３８で説明したのと同じで
ああり、例えば露光光学条件は、ＮＡ＝０．６８、σ＝
０．３０の条件を用いた。フォトレジスト膜にはポジ型
のレジスト膜を用いた。
【０１４４】次に、図３４等に示した孔２３（蓄積容量
パターンを形成する）を形成する際の露光技術について
説明する。この場合は上記多重露光処理を行った。第１
のマスクパターンは、前記図５９で示したのと同じであ
る。ただし、光透過パターン２６ｃ６の幅の寸法が、例
えば１５０ｎｍ程度（ウエハ上換算）である。一方、図
６１は、第２のマスクパターン２８Ｈを示している。図
６１（ａ）は、そのマスクの要部平面図、（ｂ）はその
Ａ−Ａ線の断面図である。この第２のマスクパターン２
８Ｈにおいては、レベンソン型位相シフトマスク技術を
用いた。このマスクパターン２８Ｈは、図６１（ａ）の
Ｙ方向に延びる帯状の遮光パターン２６ｂおよび光透過
パターン２６ｃ８を有している。そして、互いに隣接す
る光透過パターン２６ｃ８，２６ｃ８のいずれか一方に
位相シフタＳが配置されている。光透過パターン２６ｃ
６の幅の寸法Ｄｘ40は、例えば１３０ｎｍ程度（ウエハ
上換算）、光透過パターン２６ｃ８および遮光パターン
２６ｂの両方の幅を合わせた寸法Ｄｙ41は、例えば２６
０ｎｍ程度（ウエハ上換算）である。なお、露光装置
は、図３８で説明したのと同じであり、例えば露光光学
条件は、ＮＡ＝０．６８、σ＝０．３０の条件を用い
た。フォトレジスト膜にはネガ型のレジスト膜を用い
た。
パターンを形成する）を形成する際の露光技術について
説明する。この場合は上記多重露光処理を行った。第１
のマスクパターンは、前記図５９で示したのと同じであ
る。ただし、光透過パターン２６ｃ６の幅の寸法が、例
えば１５０ｎｍ程度（ウエハ上換算）である。一方、図
６１は、第２のマスクパターン２８Ｈを示している。図
６１（ａ）は、そのマスクの要部平面図、（ｂ）はその
Ａ−Ａ線の断面図である。この第２のマスクパターン２
８Ｈにおいては、レベンソン型位相シフトマスク技術を
用いた。このマスクパターン２８Ｈは、図６１（ａ）の
Ｙ方向に延びる帯状の遮光パターン２６ｂおよび光透過
パターン２６ｃ８を有している。そして、互いに隣接す
る光透過パターン２６ｃ８，２６ｃ８のいずれか一方に
位相シフタＳが配置されている。光透過パターン２６ｃ
６の幅の寸法Ｄｘ40は、例えば１３０ｎｍ程度（ウエハ
上換算）、光透過パターン２６ｃ８および遮光パターン
２６ｂの両方の幅を合わせた寸法Ｄｙ41は、例えば２６
０ｎｍ程度（ウエハ上換算）である。なお、露光装置
は、図３８で説明したのと同じであり、例えば露光光学
条件は、ＮＡ＝０．６８、σ＝０．３０の条件を用い
た。フォトレジスト膜にはネガ型のレジスト膜を用い
た。
【０１４５】このような本実施の形態の代表的な効果を
記載すると、次の通りである。 (1)．微細配置された１つの半導体集積回路パターンを
複数のマスクパターンに分割し、その複数のマスクパタ
ーンを露光に際して重ね露光することで、上記１つの半
導体集積回路パターンをウエハ上に転写することによ
り、高密度に配置された半導体集積回路パターンを充分
なプロセス裕度で転写することが可能となる。 (2).上記(1)により、半導体集積回路装置の性能を向上
させることが可能となる。(3).上記(1)により、半導体
集積回路装置の製造歩留まりを向上させることが可能と
なる。 (4).上記(3)により、半導体集積回路装置の製造コスト
を低減させることが可能となる。 (5).微細配置された１つの半導体集積回路パターンを複
数のマスクパターンに分割し、その複数のマスクパター
ンを露光に際して重ね露光することで、上記１つの半導
体集積回路パターンをウエハ上に転写することにより、
位相シフタや補助光透過パターンの配置を容易にするこ
とができるので、マスクパターンの設計および製造を容
易にすることが可能となる。
記載すると、次の通りである。 (1)．微細配置された１つの半導体集積回路パターンを
複数のマスクパターンに分割し、その複数のマスクパタ
ーンを露光に際して重ね露光することで、上記１つの半
導体集積回路パターンをウエハ上に転写することによ
り、高密度に配置された半導体集積回路パターンを充分
なプロセス裕度で転写することが可能となる。 (2).上記(1)により、半導体集積回路装置の性能を向上
させることが可能となる。(3).上記(1)により、半導体
集積回路装置の製造歩留まりを向上させることが可能と
なる。 (4).上記(3)により、半導体集積回路装置の製造コスト
を低減させることが可能となる。 (5).微細配置された１つの半導体集積回路パターンを複
数のマスクパターンに分割し、その複数のマスクパター
ンを露光に際して重ね露光することで、上記１つの半導
体集積回路パターンをウエハ上に転写することにより、
位相シフタや補助光透過パターンの配置を容易にするこ
とができるので、マスクパターンの設計および製造を容
易にすることが可能となる。
【０１４６】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【０１４７】例えば前記実施の形態においては筒状の情
報蓄積容量素子を持つＤＲＡＭの製造方法に本発明を適
用した場合について説明したが、これに限定されるもの
ではなく情報蓄積用容量素子の構造は種々変更可能であ
る。
報蓄積容量素子を持つＤＲＡＭの製造方法に本発明を適
用した場合について説明したが、これに限定されるもの
ではなく情報蓄積用容量素子の構造は種々変更可能であ
る。
【０１４８】また、前記実施の形態の多重露光処理に際
して変形照明等を用いても良い。
して変形照明等を用いても良い。
【０１４９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍに適用した場合について説明したが、それに限定され
るものではなく、例えばＳＲＡＭ（Static Random Acce
ss Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；E
lectric Erasable Programmable Read Only Memory）等
のようなメモリ回路を有する半導体集積回路装置、マイ
クロプロセッサ等のような論理回路を有する半導体集積
回路装置あるいはメモリ回路と論理回路とを同一半導体
基板に設けている混載型の半導体集積回路装置にも適用
できる。
なされた発明をその背景となった利用分野であるＤＲＡ
Ｍに適用した場合について説明したが、それに限定され
るものではなく、例えばＳＲＡＭ（Static Random Acce
ss Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；E
lectric Erasable Programmable Read Only Memory）等
のようなメモリ回路を有する半導体集積回路装置、マイ
クロプロセッサ等のような論理回路を有する半導体集積
回路装置あるいはメモリ回路と論理回路とを同一半導体
基板に設けている混載型の半導体集積回路装置にも適用
できる。
【０１５０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、密集されたパターンを、位相シフ
タを配置することが可能な複数のマスクパターンに分割
し、それを多重露光して半導体基板上に所定のパターン
を転写することにより、高密度に配置される半導体集積
回路パターンを充分なプロセス裕度で転写することが可
能となる。 (2).本発明によれば、密集されたパターンを、位相シフ
タを配置することが可能な複数のマスクパターンに分割
し、それを多重露光して半導体基板上に所定のパターン
を転写することにより、微細・高集積な半導体集積回路
パターンの転写特性を向上させることが可能となる。 (3).本発明によれば、密集されたパターンを、位相シフ
タを配置することが可能な複数のマスクパターンに分割
し、それを多重露光して半導体基板上に所定のパターン
を転写することにより、半導体集積回路パターンの微細
・高集積を推進することが可能となる。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、密集されたパターンを、位相シフ
タを配置することが可能な複数のマスクパターンに分割
し、それを多重露光して半導体基板上に所定のパターン
を転写することにより、高密度に配置される半導体集積
回路パターンを充分なプロセス裕度で転写することが可
能となる。 (2).本発明によれば、密集されたパターンを、位相シフ
タを配置することが可能な複数のマスクパターンに分割
し、それを多重露光して半導体基板上に所定のパターン
を転写することにより、微細・高集積な半導体集積回路
パターンの転写特性を向上させることが可能となる。 (3).本発明によれば、密集されたパターンを、位相シフ
タを配置することが可能な複数のマスクパターンに分割
し、それを多重露光して半導体基板上に所定のパターン
を転写することにより、半導体集積回路パターンの微細
・高集積を推進することが可能となる。
【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程中における要部平面図である。
置の製造工程中における要部平面図である。
【図２】図１のＡ−Ａ線の断面図である。
【図３】図１のＢ−Ｂ線の断面図である。
【図４】図１のＣ−Ｃ線の断面図である。
【図５】図１に続く半導体集積回路装置の製造工程中に
おける要部平面図である。
おける要部平面図である。
【図６】図５のＡ−Ａ線の断面図である。
【図７】図５のＢ−Ｂ線の断面図である。
【図８】図５に続く図１のＡ−Ａ線に相当する部分の半
導体集積回路装置の製造工程中における要部断面図であ
る。
導体集積回路装置の製造工程中における要部断面図であ
る。
【図９】図５に続く図１のＢ−Ｂ線に相当する部分の半
導体集積回路装置の製造工程中における要部断面図であ
る。
導体集積回路装置の製造工程中における要部断面図であ
る。
【図１０】図５に続く図１のＣ−Ｃ線に相当する部分の
半導体集積回路装置の製造工程中における要部断面図で
ある。
半導体集積回路装置の製造工程中における要部断面図で
ある。
【図１１】図８〜図１０に続く半導体集積回路装置の製
造工程中における要部平面図である。
造工程中における要部平面図である。
【図１２】図１１のＡ−Ａ線の断面図である。
【図１３】図１１のＢ−Ｂ線の断面図である。
【図１４】図１１のＣ−Ｃ線の断面図である。
【図１５】図１１に続く図１のＡ−Ａ線に相当する部分
の半導体集積回路装置の製造工程中における要部断面図
である。
の半導体集積回路装置の製造工程中における要部断面図
である。
【図１６】図１１に続く図１のＢ−Ｂ線に相当する部分
の半導体集積回路装置の製造工程中における要部断面図
である。
の半導体集積回路装置の製造工程中における要部断面図
である。
【図１７】図１５および図１６に続く半導体集積回路装
置の製造工程中における要部平面図である。
置の製造工程中における要部平面図である。
【図１８】図１７のＡ−Ａ線の断面図である。
【図１９】図１７のＢ−Ｂ線の断面図である。
【図２０】図１７のＣ−Ｃ線の断面図である。
【図２１】図１７に続く半導体集積回路装置の製造工程
中における要部平面図である。
中における要部平面図である。
【図２２】図２１のＡ−Ａ線の断面図である。
【図２３】図２１のＢ−Ｂ線の断面図である。
【図２４】図２１のＣ−Ｃ線の断面図である。
【図２５】図２１に続く半導体集積回路装置の製造工程
中における要部平面図である。
中における要部平面図である。
【図２６】図２５のＡ−Ａ線の断面図である。
【図２７】図２５のＢ−Ｂ線の断面図である。
【図２８】図２５のＣ−Ｃ線の断面図である。
【図２９】図２５に続く図１のＡ−Ａ線に相当する部分
の半導体集積回路装置の製造工程中における要部断面図
である。
の半導体集積回路装置の製造工程中における要部断面図
である。
【図３０】図２５に続く図１のＢ−Ｂ線に相当する部分
の半導体集積回路装置の製造工程中における要部断面図
である。
の半導体集積回路装置の製造工程中における要部断面図
である。
【図３１】図２５に続く図１のＣ−Ｃ線に相当する部分
の半導体集積回路装置の製造工程中における要部断面図
である。
の半導体集積回路装置の製造工程中における要部断面図
である。
【図３２】図２９〜図３１に続く図１のＡ−Ａ線に相当
する部分の半導体集積回路装置の製造工程中における要
部断面図である。
する部分の半導体集積回路装置の製造工程中における要
部断面図である。
【図３３】図３２と同一工程時の図１のＣ−Ｃ線に相当
する部分の半導体集積回路装置の製造工程中における要
部断面図である。
する部分の半導体集積回路装置の製造工程中における要
部断面図である。
【図３４】図３２および図３３に続く半導体集積回路装
置の製造工程中における要部平面図である。
置の製造工程中における要部平面図である。
【図３５】図３４のＡ−Ａ線の断面図である。
【図３６】図３４のＣ−Ｃ線の断面図である。
【図３７】図３４に続く図１のＡ−Ａ線に相当する部分
の半導体集積回路装置の製造工程中における要部断面図
である。
の半導体集積回路装置の製造工程中における要部断面図
である。
【図３８】本発明の一実施の形態である半導体集積回路
装置の製造工程で用いた露光装置の説明図である。
装置の製造工程で用いた露光装置の説明図である。
【図３９】図３８の露光装置の露光動作を模式的に示し
た説明図である。
た説明図である。
【図４０】（ａ）は図１等に示した活性領域を形成する
ためのフォトレジストパターンの要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。
ためのフォトレジストパターンの要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。
【図４１】（ａ）は図４０に示したフォトレジストパタ
ーンを転写するためのフォトマスクにおける第１のマス
クパターンの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図、（ｃ）は（ｂ）の位相シフタ部分の拡大断面図
である。
ーンを転写するためのフォトマスクにおける第１のマス
クパターンの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図、（ｃ）は（ｂ）の位相シフタ部分の拡大断面図
である。
【図４２】図４１のマスクパターンの電子線描画データ
の平面図である。
の平面図である。
【図４３】ウエハプロセスで充分な解像特性が得られる
範囲内の大きさの階段状パターンとしたマスクパターン
レイアウト例を示す平面図である。
範囲内の大きさの階段状パターンとしたマスクパターン
レイアウト例を示す平面図である。
【図４４】図４１のマスクパターンのみをフォトレジス
ト膜に転写した場合のフォトレジストパターンの要部平
面図である。
ト膜に転写した場合のフォトレジストパターンの要部平
面図である。
【図４５】（ａ）は図４０に示したフォトレジストパタ
ーンを転写するためのフォトマスクにおける第２のマス
クパターンの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。
ーンを転写するためのフォトマスクにおける第２のマス
クパターンの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の
断面図である。
【図４６】（ａ）は本発明者が検討したフォトマスクの
要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。
要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。
【図４７】（ａ）は本発明者が検討したフォトマスクの
要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。
要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面図であ
る。
【図４８】図４５のマスクパターンの説明図である。
【図４９】図４１のマスクパターンと図４５のマスクパ
ターンとを重ねて示した説明図である。
ターンとを重ねて示した説明図である。
【図５０】本実施の形態の半導体集積回路装置の製造工
程で用いたフォトマスクの全体平面図である。
程で用いたフォトマスクの全体平面図である。
【図５１】（ａ）および（ｂ）は位相シフトマスクの変
形例を示すフォトマスクの要部断面図である。
形例を示すフォトマスクの要部断面図である。
【図５２】（ａ）は、図１１等に示したコンタクトホー
ルを形成するためのフォトレジストパターンの要部平面
図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
ルを形成するためのフォトレジストパターンの要部平面
図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図５３】（ａ）は図１１等に示したコンタクトホール
を形成するための第１のマスクパターンを有するフォト
マスクの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面
図である。
を形成するための第１のマスクパターンを有するフォト
マスクの要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断面
図である。
【図５４】図５３の第１のマスクパターンのみをポジ型
のフォトレジスト膜に露光した場合を模式的に示すフォ
トレジストパターンの要部平面図である。
のフォトレジスト膜に露光した場合を模式的に示すフォ
トレジストパターンの要部平面図である。
【図５５】図４５の第２のマスクパターンのみをポジ型
のフォトレジスト膜に露光した場合を模式的に示すフォ
トレジストパターンの要部平面図である。
のフォトレジスト膜に露光した場合を模式的に示すフォ
トレジストパターンの要部平面図である。
【図５６】図５３の第１のマスクパターンのデータと、
図４５の第２のマスクパターンのデータとの重ね合わせ
た状態の説明図である。
図４５の第２のマスクパターンのデータとの重ね合わせ
た状態の説明図である。
【図５７】（ａ）は図５等に示したワード線（ゲート電
極）を形成する際に用いたフォトマスクの要部平面図、
（ｂ）は（ａ）のＡ−Ａ線の断面図である。
極）を形成する際に用いたフォトマスクの要部平面図、
（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【図５８】（ａ）は図１７等に示したデータ線用のスル
ーホールを形成する際に用いたマスク２６の要部平面
図、（ｂ）はそのＡ−Ａ線の断面図である。
ーホールを形成する際に用いたマスク２６の要部平面
図、（ｂ）はそのＡ−Ａ線の断面図である。
【図５９】（ａ）は、前記図２１等に示したデータ線Ｄ
Ｌを形成する際に用いたマスク２６の要部平面図、
（ｂ）はそのＡ−Ａ線の断面図である。
Ｌを形成する際に用いたマスク２６の要部平面図、
（ｂ）はそのＡ−Ａ線の断面図である。
【図６０】（ａ）は、図２５等に示した情報蓄積容量素
子用のスルーホールを形成する際に用いたマスクの要部
平面図、（ｂ）はそのＡ−Ａ線の断面図である。
子用のスルーホールを形成する際に用いたマスクの要部
平面図、（ｂ）はそのＡ−Ａ線の断面図である。
【図６１】（ａ）は、図３４等に示した孔を形成する際
に用いたマスクの要部平面図、（ｂ）はそのＡ−Ａ線の
断面図である。
に用いたマスクの要部平面図、（ｂ）はそのＡ−Ａ線の
断面図である。
１ 半導体基板 １Ｗ 半導体ウエハ ２ 分離部 ２ａ 絶縁膜 ３ ｐ型ウエル ４ ゲート絶縁膜 ５ ゲート電極 ６ キャップ絶縁膜 ７ ｎ型半導体領域 ８ 絶縁膜 ９ 絶縁膜 １０ａ コンタクトホール（第１のホールパターン） １０ｂ コンタクトホール（第２のホールパターン） １１ａ，１１ｂ プラグ（ホール内配線） １２ 絶縁膜 １３ スルーホール １４ プラグ １５ 絶縁膜 １６ 絶縁膜 １７ スルーホール １８ ハードマスク １８ａ サイドウォール １９ プラグ ２０ バリアメタル膜 ２１ 絶縁膜 ２２ フォトレジストパターン ２３ 孔 ２４ 情報蓄積用容量素子 ２４ａ 下部電極 ２４ｂ 容量絶縁膜 ２４ｃ プレート電極 ２５ 露光装置 ２５ａ 露光光源 ２５ｂ フライアイレンズ ２５ｃ アパーチャ ２５ｄ１，２５ｄ２ コンデンサレンズ ２５ｅ ミラー ２５ｆ 投影レンズ ２５ｇ マスク位置制御手段 ２５ｈ マスクステージ ２５ｉ ウエハステージ ２５ｊ Ｚステージ ２５ｋ ＸＹステージ ２５ｍ 主制御系 ２５ｎ１，２５ｎ２ 駆動手段 ２５ｐ ミラー ２５ｑ レーザ測長機 ２５ｒ アライメント検出光学系 ２５ｓ ネットワーク装置 ２６ フォトマスク ２６ａ マスク基板 ２６ｂ 遮光パターン ２６ｃ 光透過パターン ２６ｃ１ 主光透過パターン ２６ｃ２ 補助光透過パターン ２６ｃ３ 光透過パターン ２６ｃ４〜２６ｃ８ 光透過パターン ２６ｄ 光透過パターン ２６ｅ シフタ膜 ２６ｆ 透明膜 ２７ ペリクル ２８Ａ 第１のマスクパターン ２８Ｂ 第２のマスクパターン ２８Ｃ 第１のマスクパターン ２８Ｄ マスクパターン ２８Ｅ マスクパターン ２８Ｇ マスクパターン ２８Ｈ マスクパターン ３０Ａ，３０Ｂ 転写領域 ３１ａ，３１ｂ 開口部 Ｒ フォトレジストパターン ＲL フォトレジストパターン ＲC フォトレジストパターン Ｓ 位相シフタ ＷＬ ワード線 ＤＬ データ線 ＳＬ スリット ＥＰ 露光光 Ｚ 深さ ＵＣ ユニットセル
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/10 ６７１Ｃ (72)発明者 長谷川 昇雄 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 2H095 BA03 BB02 BB03 5F083 AD48 AD49 HA02 JA04 JA06 JA13 JA14 JA15 JA19 JA36 JA38 JA39 JA40 KA01 KA05 MA03 MA06 MA17 MA20 NA01 PR01 PR29 PR39 PR40
Claims (42)
- 【請求項１】 （ａ）半導体基板上にポジ型のフォトレ
ジスト膜を堆積する工程、（ｂ）前記ポジ型のフォトレ
ジスト膜に第１のマスクパターンを露光する工程、
（ｃ）前記ポジ型のフォトレジスト膜に前記第１のマス
クパターンに重なるように第２のマスクパターンを露光
する工程、（ｄ）前記（ｂ），（ｃ）工程後、前記ポジ
型レジスト膜に対して現像処理を施すことにより、前記
半導体基板上にポジ型のフォトレジスト膜からなるフォ
トレジストパターンを形成する工程、（ｅ）前記フォト
レジストパターンをマスクとして、前記半導体基板に対
してエッチング処理を施すことにより、前記半導体基板
に所定のパターンを転写する工程を有し、 前記第１のマスクパターンは、ラインパターンを転写す
るパターンを有し、 前記第２のマスクパターンは、前記ラインパターンを分
断する複数の主光透過パターン、その周囲において前記
主光透過パターンからの距離が略等距離となるように配
置され前記ポジ型のフォトレジスト膜には転写されない
寸法に形成された複数の補助光透過パターン、前記主光
透過パターンと補助光透過パターンとのいずれか一方に
配置され透過光に位相差を生じさせる位相シフタを有す
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、 前記第１のマスクパターンは、ライン状に形成された複
数の遮光パターン、それを挟むように配置された一対の
光透過パターン、前記一対の光透過パターンのいずれか
一方に配置され透過光に位相差を生じさせる位相シフタ
を有することを特徴とする半導体集積回路装置の製造方
法。 - 【請求項３】 請求項１記載の半導体集積回路装置の製
造方法において、 前記主光透過パターンの周囲の補助光透過パターンは、
前記主光透過パターンの中心と中心を同一にする六角形
の角部に配置されることを特徴とする半導体集積回路装
置の製造方法。 - 【請求項４】 請求項１記載の半導体集積回路装置の製
造方法において、 前記主光透過パターンの周囲の補助光透過パターンは、
前記主光透過パターンの中心を通過する第１方向の軸上
に配置され、前記第１方向に対して垂直に交差する第２
方向の軸上に配置されず、その第２方向の軸を中心線と
して対称に配置されることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項５】 請求項１記載の半導体集積回路装置の製
造方法において、 前記主光透過パターンの中心を通過する第１方向の軸上
に沿って隣接する主光透過パターンのピッチは、前記主
光透過パターンの中心を通過する軸であって前記第１方
向に対して垂直に交差する第２方向の軸上に沿って隣接
する主光透過パターンのピッチよりも長いことを特徴と
する半導体集積回路装置の製造方法。 - 【請求項６】 請求項５記載の半導体集積回路装置の製
造方法において、 前記第２方向の軸上に沿って隣接する主光透過パターン
のピッチは、最近接ピッチであり、前記露光処理におけ
る露光光の波長をλ、露光装置の光学レンズの開口数を
ＮＡとすると、前記最近接ピッチは、前記半導体基板上
の寸法換算で０．６６／（λ／ＮＡ）〜０．９／（λ／
ＮＡ）ｎｍの範囲であることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項７】 請求項１記載の半導体集積回路装置の製
造方法において、 前記第１のマスクパターンおよび前記第２のマスクパタ
ーンを同一マスク基板に形成したフォトマスクを用いて
上記露光処理を行うことを特徴とする半導体集積回路装
置の製造方法。 - 【請求項８】 請求項７記載の半導体集積回路装置の製
造方法において、 前記第１のマスクパターンを用いた露光処理と、前記第
２のマスクパターンを用いた露光処理とをスキャンニン
グ露光処理とすることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項９】 請求項１記載の半導体集積回路装置の製
造方法において、 前記第１のマスクパターンを用いた露光処理の条件と、
前記第２のマスクパターンを用いた露光処理の条件とを
同一とすることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項１０】 請求項１記載の半導体集積回路装置の
製造方法において、 前記（ｂ）工程は、前記第１のマスクパターンが形成さ
れた第１のフォトマスクを用いて露光処理を行い、 前記（ｃ）工程は、前記第１のフォトマスクとは異なる
フォトマスクであって前記第２のマスクパターンが形成
された第２のフォトマスクを用いて露光処理を行うこと
を特徴とする半導体集積回路装置の製造方法。 - 【請求項１１】 請求項１０記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンを用いた露光処理と、前記第
２のマスクパターンを用いた露光処理とをスキャンニン
グ露光処理とすることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項１２】 請求項１記載の半導体集積回路装置の
製造方法において、前記所定のパターンがＤＲＡＭの活
性領域のパターンであることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項１３】 請求項１２記載の半導体集積回路装置
の製造方法において、 前記活性領域のパターンの長手方向の隣接間隔は、前記
ＤＲＡＭの１本分のワード線が配置される程度の寸法で
あることを特徴とする半導体集積回路装置の製造方法。 - 【請求項１４】 請求項１２記載の半導体集積回路装置
の製造方法において、 前記活性領域のパターンの長手方向は、前記ＤＲＡＭの
ワード線の長手方向に対して傾斜していることを特徴と
する半導体集積回路装置の製造方法。 - 【請求項１５】 請求項１４記載の半導体集積回路装置
の製造方法において、 前記活性領域のパターンの描画パターンをレイアウトす
る際に、その活性領域のパターンをエネルギービームの
１ショットで転写可能な複数の矩形に分割してレイアウ
トすることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項１６】 （ａ）半導体基板上にポジ型のフォト
レジスト膜を堆積する工程、（ｂ）前記ポジ型のフォト
レジスト膜に第１のマスクパターンを露光する工程、
（ｃ）前記ポジ型のフォトレジスト膜に前記第１のマス
クパターンに重なるように第２のマスクパターンを露光
する工程、（ｄ）前記（ｂ），（ｃ）工程後、前記ポジ
型レジスト膜に対して現像処理を施すことにより、前記
半導体基板上にポジ型のフォトレジスト膜からなるフォ
トレジストパターンを形成する工程、（ｅ）前記フォト
レジストパターンをマスクとして、前記半導体基板に対
してエッチング処理を施すことにより、前記半導体基板
に所定のパターンを転写する工程を有し、 前記第１のマスクパターンは、ラインパターンを転写す
るパターンを有し、 前記第２のマスクパターンは、複数のユニットセルを規
則的に配置してなり、 前記複数のユニットセルの各々は、第１方向の軸上に中
心を配置する２個の主光透過パターン、前記第１方向に
対して垂直に交差する第２方向の軸上に中心を配置する
２個の主光透過パターン、前記第１方向の軸上に配置さ
れ、前記第２方向の軸上に配置されず前記第２方向の軸
を中心線として対称に配置された２個の補助光透過パタ
ーン、前記主光透過パターンおよび補助光透過パターン
のいずれか一方に配置され透過光に位相差を生じさせる
位相シフタを有することを特徴とする半導体集積回路装
置の製造方法。 - 【請求項１７】 請求項１６記載の半導体集積回路装置
の製造方法において、 前記第２のマスクパターンは、ライン状に形成された複
数の遮光パターン、それを挟むように配置された一対の
光透過パターン、前記一対の光透過パターンのいずれか
一方に配置され透過光に位相差を生じさせる位相シフタ
を有することを特徴とする半導体集積回路装置の製造方
法。 - 【請求項１８】 請求項１６記載の半導体集積回路装置
の製造方法において、 前記主光透過パターンの中心を通過する第１方向の軸上
に沿って隣接する主光透過パターンのピッチは、前記主
光透過パターンの中心を通過する軸であって、前記第１
方向に対して垂直に交差する第２方向の軸上に沿って隣
接する主光透過パターンのピッチよりも長いことを特徴
とする半導体集積回路装置の製造方法。 - 【請求項１９】 請求項１８記載の半導体集積回路装置
の製造方法において、 前記第２方向の軸上に沿って隣接する主光透過パターン
のピッチは、最近接ピッチであり、前記露光処理におけ
る露光光の波長をλ、露光装置の光学レンズの開口数を
ＮＡとすると、前記最近接ピッチは、前記半導体基板上
の寸法換算で０．６６／（λ／ＮＡ）〜０．９／（λ／
ＮＡ）ｎｍの範囲であることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項２０】 請求項１６記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンおよび前記第２のマスクパタ
ーンを同一マスク基板に形成したフォトマスクを用いて
上記露光処理を行うことを特徴とする半導体集積回路装
置の製造方法。 - 【請求項２１】 請求項２０記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンを用いた露光処理と、前記第
２のマスクパターンを用いた露光処理とをスキャンニン
グ露光処理とすることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項２２】 請求項１６記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンを用いた露光処理の条件と、
前記第２のマスクパターンを用いた露光処理の条件とを
同一とすることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項２３】 請求項１６記載の半導体集積回路装置
の製造方法において、 前記（ｂ）工程は、前記第１のマスクパターンが形成さ
れた第１のフォトマスクを用いて露光処理を行い、 前記（ｃ）工程は、前記第１のフォトマスクとは異なる
フォトマスクであって前記第２のマスクパターンが形成
された第２のフォトマスクを用いて露光処理を行うこと
を特徴とする半導体集積回路装置の製造方法。 - 【請求項２４】 請求項２３記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンを用いた露光処理と、前記第
２のマスクパターンを用いた露光処理とをスキャンニン
グ露光処理とすることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項２５】 請求項１６記載の半導体集積回路装置
の製造方法において、前記所定のパターンがＤＲＡＭの
活性領域のパターンであることを特徴とする半導体集積
回路装置の製造方法。 - 【請求項２６】 請求項２５記載の半導体集積回路装置
の製造方法において、 前記活性領域のパターンの長手方向の隣接間隔は、前記
ＤＲＡＭの１本分のワード線が配置される程度の寸法で
あることを特徴とする半導体集積回路装置の製造方法。 - 【請求項２７】 請求項２５記載の半導体集積回路装置
の製造方法において、 前記活性領域のパターンの長手方向は、前記ＤＲＡＭの
ワード線の長手方向に対して傾斜していることを特徴と
する半導体集積回路装置の製造方法。 - 【請求項２８】 請求項２７記載の半導体集積回路装置
の製造方法において、 前記活性領域のパターンの描画パターンをレイアウトす
る際に、その活性領域のパターンをエネルギービームの
１ショットで転写可能な複数の矩形に分割してレイアウ
トすることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項２９】 （ａ）半導体基板上にポジ型のフォト
レジスト膜を堆積する工程、 （ｂ）前記ポジ型のフォトレジスト膜に第１のマスクパ
ターンを露光する工程、（ｃ）前記ポジ型のフォトレジ
スト膜に前記第１のマスクパターンに重なるように第２
のマスクパターンを露光する工程、（ｄ）前記（ｂ），
（ｃ）工程後、前記ポジ型レジスト膜に対して現像処理
を施すことにより、前記半導体基板上にポジ型のフォト
レジスト膜からなるフォトレジストパターンを形成する
工程、（ｅ）前記フォトレジストパターンをマスクとし
て、前記半導体基板に対してエッチング処理を施すこと
により、前記半導体基板の絶縁膜にホールパターンを転
写する工程を有し、 前記第１のマスクパターンは、前記ホールパターンの第
１のホールパターンを転写するパターンを有し、 前記第２のマスクパターンは、前記ホールパターンの第
２のホールパターンを転写する複数の主光透過パター
ン、その周囲において前記主光透過パターンからの距離
が略等距離となるように配置され前記ポジ型のフォトレ
ジスト膜には転写されない寸法に形成された複数の補助
光透過パターン、前記主光透過パターンと補助光透過パ
ターンとのいずれか一方に配置され透過光に位相差を生
じさせる位相シフタを有することを特徴とする半導体集
積回路装置の製造方法。 - 【請求項３０】 請求項２９記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンは、前記第１のホールパター
ンを転写する複数の光透過パターン、前記複数の光透過
パターン間に配置された遮光パターン、前記遮光パター
ンを挟んで互いに隣接する前記光透過パターンのいずれ
か一方に配置され透過光に位相差を生じさせる位相シフ
タを有することを特徴とする半導体集積回路装置の製造
方法。 - 【請求項３１】 請求項２９記載の半導体集積回路装置
の製造方法において、 前記第２のマスクパターンにおいて主光透過パターンの
周囲の補助光透過パターンは、前記主光透過パターンの
中心と中心を同一にする六角形の角部に配置されること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項３２】 請求項２９記載の半導体集積回路装置
の製造方法において、 前記第２のマスクパターンにおいて主光透過パターンの
周囲の補助光透過パターンは、前記主光透過パターンの
中心を通過する第１方向の軸上に配置され、前記第１方
向に対して垂直に交差する第２方向の軸上に配置され
ず、その第２方向の軸を中心線として対称に配置される
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項３３】 請求項２９記載の半導体集積回路装置
の製造方法において、 前記主光透過パターンの中心を通過する第１方向の軸上
に沿って隣接する主光透過パターンのピッチは、前記主
光透過パターンの中心を通過する軸であって前記第１方
向に対して垂直に交差する第２方向の軸上に沿って隣接
する主光透過パターンのピッチよりも長いことを特徴と
する半導体集積回路装置の製造方法。 - 【請求項３４】 請求項３３記載の半導体集積回路装置
の製造方法において、 前記第２方向の軸上に沿って隣接する主光透過パターン
のピッチは最近接ピッチであり、前記露光処理における
露光光の波長をλ、露光装置の光学レンズの開口数をＮ
Ａとすると、前記最近接ピッチは、前記半導体基板上の
寸法換算で０．６６／（λ／ＮＡ）〜０．９／（λ／Ｎ
Ａ）ｎｍの範囲であることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項３５】 請求項２９記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンおよび前記第２のマスクパタ
ーンを同一マスク基板に形成したフォトマスクを用いて
上記露光処理を行うことを特徴とする半導体集積回路装
置の製造方法。 - 【請求項３６】 請求項３５記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンを用いた露光処理と、前記第
２のマスクパターンを用いた露光処理とをスキャンニン
グ露光処理とすることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項３７】 請求項２９記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンを用いた露光処理の条件と、
前記第２のマスクパターンを用いた露光処理の条件とを
同一とすることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項３８】 請求項２９記載の半導体集積回路装置
の製造方法において、 前記（ｂ）工程は、前記第１のマスクパターンが形成さ
れた第１のフォトマスクを用いて露光処理を行い、 前記（ｃ）工程は、前記第１のフォトマスクとは異なる
フォトマスクであって前記第２のマスクパターンが形成
された第２のフォトマスクを用いて露光処理を行うこと
を特徴とする半導体集積回路装置の製造方法。 - 【請求項３９】 請求項３８記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンを用いた露光処理と、前記第
２のマスクパターンを用いた露光処理とをスキャンニン
グ露光処理とすることを特徴とする半導体集積回路装置
の製造方法。 - 【請求項４０】 請求項２９記載の半導体集積回路装置
の製造方法において、 前記ホールパターンのうちの第１のホールパターン内に
はＤＲＡＭの情報蓄積容量素子に接続されるホール内配
線が形成され、前記ホールパターンのうちの第２のホー
ルパターン内にはＤＲＡＭのデータ線に接続されるホー
ル内配線が形成されることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項４１】 （ａ）半導体基板上にポジ型のフォト
レジスト膜を堆積する工程、（ｂ）前記ポジ型のフォト
レジスト膜に第１のマスクパターンを露光する工程、
（ｃ）前記ポジ型のフォトレジスト膜に前記第１のマス
クパターンに重なるように第２のマスクパターンを露光
する工程、（ｄ）前記（ｂ），（ｃ）工程後、前記ポジ
型レジスト膜に対して現像処理を施すことにより、前記
半導体基板上にポジ型のフォトレジスト膜からなるフォ
トレジストパターンを形成する工程、（ｅ）前記フォト
レジストパターンをマスクとして、前記半導体基板に対
してエッチング処理を施すことにより、前記半導体基板
の絶縁膜にホールパターンを転写する工程を有し、 前記第１のマスクパターンは、前記ホールパターンの第
１のホールパターンを転写するパターンを有し、 前記第２のマスクパターンは、複数のユニットセルを規
則的に配置してなり、 前記複数のユニットセルの各々は、前記ホールパターン
の第２のホールパターンを転写するパターンであって第
１方向の軸上に中心を配置する２個の主光透過パター
ン、前記ホールパターンの第２のホールパターンを転写
するパターンであって前記第１方向に対して垂直に交差
する第２方向の軸上に中心を配置する２個の主光透過パ
ターン、前記第１方向の軸上に配置され、前記第２方向
の軸上に配置されず前記第２方向の軸を中心線として対
称に配置された２個の補助光透過パターン、前記主光透
過パターンおよび補助光透過パターンのいずれか一方に
配置され透過光に位相差を生じさせる位相シフタを有す
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項４２】 請求項４１記載の半導体集積回路装置
の製造方法において、 前記第１のマスクパターンは、前記第１のホールパター
ンを転写する複数の光透過パターン、前記複数の光透過
パターン間に配置された遮光パターン、前記遮光パター
ンを挟んで互いに隣接する前記光透過パターンのいずれ
か一方に配置され透過光に位相差を生じさせる位相シフ
タを有することを特徴とする半導体集積回路装置の製造
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000215093A JP4145003B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体集積回路装置の製造方法 |
| TW090116489A TW511170B (en) | 2000-07-14 | 2001-07-05 | Manufacturing method of semiconductor integrated circuit device |
| KR1020010042300A KR100726906B1 (ko) | 2000-07-14 | 2001-07-13 | 반도체 집적 회로 장치의 제조 방법 |
| US09/903,580 US6632744B2 (en) | 2000-07-14 | 2001-07-13 | Manufacturing method of semiconductor integrated circuit device |
| US10/623,849 US7001712B2 (en) | 2000-07-14 | 2003-07-22 | Manufacturing method of semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000215093A JP4145003B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002031884A true JP2002031884A (ja) | 2002-01-31 |
| JP4145003B2 JP4145003B2 (ja) | 2008-09-03 |
Family
ID=18710572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000215093A Expired - Fee Related JP4145003B2 (ja) | 2000-07-14 | 2000-07-14 | 半導体集積回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6632744B2 (ja) |
| JP (1) | JP4145003B2 (ja) |
| KR (1) | KR100726906B1 (ja) |
| TW (1) | TW511170B (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004110035A (ja) * | 2002-09-16 | 2004-04-08 | Numerical Technologies Inc | 大きいフィーチャに隣接する狭いスペースをプリントする際にｐｓｍ露光を支援するための第２の露光の使用 |
| KR100446306B1 (ko) * | 2002-08-28 | 2004-09-01 | 삼성전자주식회사 | 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법 |
| JP2004272228A (ja) * | 2003-02-21 | 2004-09-30 | Canon Inc | マスク及びその製造方法、露光装置及び方法、並びに、デバイス製造方法 |
| JP2004363241A (ja) * | 2003-06-03 | 2004-12-24 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法 |
| KR100533145B1 (ko) * | 2002-04-23 | 2005-12-02 | 캐논 가부시끼가이샤 | 마스크패턴 및 그 조명조건의 설정방법 |
| KR100576832B1 (ko) | 2004-11-05 | 2006-05-10 | 삼성전자주식회사 | 비대칭 패턴들을 위한 포토 공정의 수행방법들 및 그를이용한 반도체 장치의 형성방법들 |
| US7046130B2 (en) | 2002-12-03 | 2006-05-16 | Omron Corporation | System for mediating safety drive information, safety drive information mediating apparatus used therein and method for confirming safety drive information |
| KR100604814B1 (ko) * | 2002-11-11 | 2006-07-28 | 삼성전자주식회사 | 위상 에지 위상 반전 마스크 및 그 제조방법 |
| KR100652406B1 (ko) | 2005-04-01 | 2006-12-01 | 삼성전자주식회사 | 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법 |
| JP2007150257A (ja) * | 2005-11-28 | 2007-06-14 | Hynix Semiconductor Inc | 半導体素子のストレージノードコンタクトプラグの形成方法 |
| KR100731334B1 (ko) * | 2005-04-18 | 2007-06-21 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 |
| JP2010156943A (ja) * | 2008-12-26 | 2010-07-15 | Hynix Semiconductor Inc | 背面位相格子マスク及びその製造方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4145003B2 (ja) * | 2000-07-14 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6670646B2 (en) * | 2002-02-11 | 2003-12-30 | Infineon Technologies Ag | Mask and method for patterning a semiconductor wafer |
| TWI335615B (en) * | 2002-12-27 | 2011-01-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask |
| EP1597631B1 (en) * | 2003-02-27 | 2009-07-22 | The University of Hong Kong | Multiple exposure method for circuit performance improvement and maskset |
| KR100577610B1 (ko) * | 2003-07-15 | 2006-05-10 | 삼성전자주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 에스램 장치,에스램 장치 제조 방법. |
| KR100532458B1 (ko) * | 2003-08-16 | 2005-12-01 | 삼성전자주식회사 | 마스크 및 포토리소그래피 친화성을 가지며 전기적 특성이향상된 반도체 메모리 소자 |
| JP2005129688A (ja) * | 2003-10-23 | 2005-05-19 | Hitachi Ltd | 半導体装置の製造方法 |
| DE102005002529B4 (de) * | 2005-01-14 | 2008-12-04 | Qimonda Ag | Verfahren zum Erzeugen eines Abbildungsfehler vermeidenden Maskenlayouts für eine Maske |
| DE102005003183B4 (de) * | 2005-01-19 | 2011-06-16 | Qimonda Ag | Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer |
| US20070244249A1 (en) * | 2006-04-06 | 2007-10-18 | General Electric Company | Two-part translucent silicone rubber-forming composition |
| JP4352068B2 (ja) * | 2006-09-08 | 2009-10-28 | 株式会社東芝 | 露光方法及び半導体装置の製造方法 |
| US7704875B1 (en) | 2007-02-05 | 2010-04-27 | Marvell International Ltd. | High-density contact holes |
| US7947412B2 (en) | 2007-03-29 | 2011-05-24 | Micron Technology, Inc. | Reduced lens heating methods, apparatus, and systems |
| JP2008277318A (ja) * | 2007-04-25 | 2008-11-13 | Elpida Memory Inc | パターン形成方法 |
| US8293546B2 (en) | 2008-06-17 | 2012-10-23 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with sub-geometry removal and method of manufacture thereof |
| KR20100055731A (ko) * | 2008-11-18 | 2010-05-27 | 삼성전자주식회사 | 레티클 및 반도체 소자의 형성 방법 |
| KR101068327B1 (ko) * | 2008-12-19 | 2011-09-28 | 주식회사 하이닉스반도체 | 노광마스크 및 이를 이용한 반도체소자의 형성방법 |
| KR101129026B1 (ko) * | 2009-06-29 | 2012-03-23 | 주식회사 하이닉스반도체 | 라인 형태의 패턴형성을 위한 포토마스크 및 이를 이용한 패턴형성방법 |
| US8575020B2 (en) * | 2011-03-02 | 2013-11-05 | Texas Instruments Incorporated | Pattern-split decomposition strategy for double-patterned lithography process |
| US8372743B2 (en) * | 2011-03-02 | 2013-02-12 | Texas Instruments Incorporated | Hybrid pitch-split pattern-split lithography process |
| US8461038B2 (en) * | 2011-03-02 | 2013-06-11 | Texas Instruments Incorporated | Two-track cross-connects in double-patterned metal layers using a forbidden zone |
| JP2012234057A (ja) * | 2011-05-02 | 2012-11-29 | Elpida Memory Inc | フォトマスクおよび半導体装置 |
| JP5821490B2 (ja) * | 2011-10-04 | 2015-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5656905B2 (ja) * | 2012-04-06 | 2015-01-21 | キヤノン株式会社 | 決定方法、プログラム及び情報処理装置 |
| US9431250B2 (en) | 2014-03-06 | 2016-08-30 | International Business Machines Corporation | Deep well implant using blocking mask |
| KR102280471B1 (ko) | 2015-07-20 | 2021-07-22 | 삼성전자주식회사 | 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법 |
| KR102400320B1 (ko) * | 2016-03-03 | 2022-05-20 | 삼성전자주식회사 | 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법 |
| US10593678B1 (en) * | 2018-08-24 | 2020-03-17 | Micron Technology, Inc. | Methods of forming semiconductor devices using aspect ratio dependent etching effects, and related semiconductor devices |
| CN112366203B (zh) | 2020-10-23 | 2023-01-03 | 福建省晋华集成电路有限公司 | 图案布局以及其形成方法 |
| CN113270436A (zh) * | 2021-05-20 | 2021-08-17 | 上海韦尔半导体股份有限公司 | Cis芯片深阱设计方法与制作工艺方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3179520B2 (ja) | 1991-07-11 | 2001-06-25 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPH06123963A (ja) | 1992-08-31 | 1994-05-06 | Sony Corp | 露光マスク及び露光方法 |
| JP2590680B2 (ja) | 1993-04-06 | 1997-03-12 | 日本電気株式会社 | 補助パターン型位相シフトマスク |
| JPH08297359A (ja) | 1995-02-27 | 1996-11-12 | Hitachi Ltd | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| JPH08289591A (ja) | 1995-04-14 | 1996-11-01 | Toray Eng Co Ltd | 駆動制御ユニット |
| JPH0922512A (ja) * | 1995-07-05 | 1997-01-21 | Sony Corp | 複合型薄膜磁気ヘッド及びその製造方法 |
| US5750441A (en) * | 1996-05-20 | 1998-05-12 | Micron Technology, Inc. | Mask having a tapered profile used during the formation of a semiconductor device |
| US6063656A (en) * | 1997-04-18 | 2000-05-16 | Micron Technology, Inc. | Cell capacitors, memory cells, memory arrays, and method of fabrication |
| JPH1113509A (ja) * | 1997-06-24 | 1999-01-19 | Kubota Corp | 傾斜型エンジン |
| TW365654B (en) * | 1997-07-01 | 1999-08-01 | Matsushita Electronics Corp | Electronic device phase shift mask and method using the same |
| JPH1184625A (ja) | 1997-07-07 | 1999-03-26 | Matsushita Electron Corp | 半導体装置製造用マスクおよび半導体装置の製造方法 |
| JP4145003B2 (ja) * | 2000-07-14 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
-
2000
- 2000-07-14 JP JP2000215093A patent/JP4145003B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-05 TW TW090116489A patent/TW511170B/zh not_active IP Right Cessation
- 2001-07-13 US US09/903,580 patent/US6632744B2/en not_active Expired - Lifetime
- 2001-07-13 KR KR1020010042300A patent/KR100726906B1/ko not_active Expired - Fee Related
-
2003
- 2003-07-22 US US10/623,849 patent/US7001712B2/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533145B1 (ko) * | 2002-04-23 | 2005-12-02 | 캐논 가부시끼가이샤 | 마스크패턴 및 그 조명조건의 설정방법 |
| US7107573B2 (en) | 2002-04-23 | 2006-09-12 | Canon Kabushiki Kaisha | Method for setting mask pattern and illumination condition |
| KR100446306B1 (ko) * | 2002-08-28 | 2004-09-01 | 삼성전자주식회사 | 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법 |
| JP2004110035A (ja) * | 2002-09-16 | 2004-04-08 | Numerical Technologies Inc | 大きいフィーチャに隣接する狭いスペースをプリントする際にｐｓｍ露光を支援するための第２の露光の使用 |
| KR100604814B1 (ko) * | 2002-11-11 | 2006-07-28 | 삼성전자주식회사 | 위상 에지 위상 반전 마스크 및 그 제조방법 |
| US7046130B2 (en) | 2002-12-03 | 2006-05-16 | Omron Corporation | System for mediating safety drive information, safety drive information mediating apparatus used therein and method for confirming safety drive information |
| JP2004272228A (ja) * | 2003-02-21 | 2004-09-30 | Canon Inc | マスク及びその製造方法、露光装置及び方法、並びに、デバイス製造方法 |
| JP2004363241A (ja) * | 2003-06-03 | 2004-12-24 | Advanced Lcd Technologies Development Center Co Ltd | 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法 |
| KR100576832B1 (ko) | 2004-11-05 | 2006-05-10 | 삼성전자주식회사 | 비대칭 패턴들을 위한 포토 공정의 수행방법들 및 그를이용한 반도체 장치의 형성방법들 |
| KR100652406B1 (ko) | 2005-04-01 | 2006-12-01 | 삼성전자주식회사 | 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법 |
| KR100731334B1 (ko) * | 2005-04-18 | 2007-06-21 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 |
| JP2007150257A (ja) * | 2005-11-28 | 2007-06-14 | Hynix Semiconductor Inc | 半導体素子のストレージノードコンタクトプラグの形成方法 |
| JP2010156943A (ja) * | 2008-12-26 | 2010-07-15 | Hynix Semiconductor Inc | 背面位相格子マスク及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020007201A (ko) | 2002-01-26 |
| US20040110095A1 (en) | 2004-06-10 |
| TW511170B (en) | 2002-11-21 |
| JP4145003B2 (ja) | 2008-09-03 |
| KR100726906B1 (ko) | 2007-06-11 |
| US7001712B2 (en) | 2006-02-21 |
| US6632744B2 (en) | 2003-10-14 |
| US20020006734A1 (en) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4145003B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3983960B2 (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| US6686108B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| KR100738289B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| US6333213B2 (en) | Method of forming photomask and method of manufacturing semiconductor device | |
| JP2007035768A (ja) | 合わせずれ検査用マークの形成方法及び半導体装置の製造方法 | |
| JP2000019710A (ja) | 半導体集積回路装置の製造方法 | |
| JP2008172249A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001110719A (ja) | 露光方法 | |
| WO1999008314A1 (en) | Semiconductor integrated circuit device and method of fabrication thereof | |
| JP2001201844A (ja) | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 | |
| JP2001250756A (ja) | 半導体集積回路装置の製造方法 | |
| US20240027890A1 (en) | Reflective mask and method of designing anti-reflection pattern of the same | |
| JP4829742B2 (ja) | 膜のパターニング方法及び露光用マスク | |
| JP2006303541A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001267208A (ja) | 半導体装置の製造方法 | |
| JP2006319369A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000299455A (ja) | 固体撮像装置およびその製造方法 | |
| JP2006319368A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080617 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4145003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140627 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |