[go: up one dir, main page]

JP2002094082A - 光素子及びその製造方法並びに電子機器 - Google Patents

光素子及びその製造方法並びに電子機器

Info

Publication number
JP2002094082A
JP2002094082A JP2001165017A JP2001165017A JP2002094082A JP 2002094082 A JP2002094082 A JP 2002094082A JP 2001165017 A JP2001165017 A JP 2001165017A JP 2001165017 A JP2001165017 A JP 2001165017A JP 2002094082 A JP2002094082 A JP 2002094082A
Authority
JP
Japan
Prior art keywords
optical
manufacturing
semiconductor
conductive layer
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001165017A
Other languages
English (en)
Inventor
Kenji Wada
健嗣 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001165017A priority Critical patent/JP2002094082A/ja
Priority to US09/901,037 priority patent/US6703689B2/en
Priority to CN01122850A priority patent/CN1333570A/zh
Publication of JP2002094082A publication Critical patent/JP2002094082A/ja
Priority to US10/759,266 priority patent/US7074632B2/en
Priority to US11/437,805 priority patent/US7276738B2/en
Priority to US11/896,708 priority patent/US7544973B2/en
Priority to US12/453,301 priority patent/US7879633B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H10W20/023—
    • H10W20/0238—
    • H10W20/20—
    • H10W20/216—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H10W70/682—
    • H10W72/536—
    • H10W72/5363—
    • H10W72/884—
    • H10W90/734—
    • H10W90/754—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/911—Light sensitive array adapted to be scanned by electron beam, e.g. vidicon device

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 装置の小型化を図るとともに両面の電気的導
通を確保することができる光素子及びその製造方法並び
に電子機器を提供することにある。 【解決手段】 光素子の製造方法は、光学部１３と、光
学部１３と電気的に接続された電極２と、を備えた半導
体素子３に貫通穴４を形成することと、貫通穴４の内壁
面を含み、半導体素子３の光学部１３が形成された側の
第１の面Ｂから、この第１の面Ｂに対向する第２の面Ａ
に亘る導電層８を形成することと、を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光素子及びその製
造方法並びに電子機器に関する。
【０００２】
【従来の技術】図１６は従来の光素子パッケージを拡大
して示す断面図である。
【０００３】この従来の光素子パッケージ２００は、積
層セラミックスにリード２０２をろう付けしたセラミッ
ク・パッケージ２０４を含む。光素子２０８は、セラミ
ック・パッケージ２０４のマウント部２０６上で、ダイ
ボンド材２１０により固定される。光素子２０８の電極
２１２と、セラミック・パッケージ２０４の電極２１４
と、はワイヤボンディングによって電気的接続が図られ
ている。また、光素子２０８の上方には、リッド材（光
学ガラス）２１８が配置されている。リッド材２１８
は、セラミック・パッケージ２０４の段部２１６にその
縁部が引っ掛けられた状態で低融点ガラス２２０により
固着され、セラミック・パッケージ２０４の中空部を封
止している。
【０００４】
【発明が解決しようとする課題】このように従来は、セ
ラミック・パッケージ２０４上に光素子２０８を積層
し、互いの電極をワイヤボンディングにより行っている
ため、パッケージング後の光学部の面積に比し、光素子
パッケージ２００の面積が大きくならざるを得ず、高密
度実装化に限界があった。
【０００５】また、セラミック・パッケージ２０４は材
料費が高い上、製造工程が複雑なのでコスト高となって
しまう。
【０００６】本発明の目的は、装置の小型化を図るとと
もに両面の電気的導通を確保することができる光素子及
びその製造方法並びに電子機器を提供することにある。
【０００７】
【課題を解決するための手段】（１）本発明に係る光素
子の製造方法は、光学部と、前記光学部と電気的に接続
された電極と、を備えた半導体素子に貫通穴を形成する
ことと、前記貫通穴の内壁面を含み、前記半導体素子の
前記光学部が形成された側の第１の面から、前記第１の
面に対向する第２の面に亘る導電層を形成することと、
を有する。
【０００８】本発明によれば、半導体素子に貫通穴を形
成し、その貫通穴の内壁面を含み、半導体素子の光学部
が形成された側の第１の面から前記第１の面に対向する
第２の面に亘って導電層を形成する。したがって、外部
との電気的接続は、第２の面側まで延出形成した導電層
を利用して行われる。このため、従来のような外部電極
を形成するためのセラミック・パッケージ等は不要とな
ってコストを下げることが可能となり、さらに実装面積
が大幅に縮小されて高密度実装化が容易となる。
【０００９】（２）この光素子の製造方法において、前
記半導体素子の前記第２の面に、前記導電層と電気的に
接続する外部電極を形成することをさらに有してもよ
い。
【００１０】（３）この光素子の製造方法において、前
記半導体素子の前記第２の面に応力緩和層を形成した
後、前記導電層を前記応力緩和層上に形成してもよい。
【００１１】（４）この光素子の製造方法において、前
記外部電極を、前記第２の面における前記応力緩和層に
対応する位置に形成してもよい。
【００１２】（５）この光素子の製造方法において、前
記半導体素子は、半導体ウエハから切断されてなる半導
体チップであってもよい。
【００１３】（６）この光素子の製造方法において、前
記半導体素子は、半導体ウエハの一部であり、前記半導
体ウエハを、それぞれの前記半導体素子ごとに切断する
ことをさらに有してもよい。
【００１４】半導体素子が半導体ウエハの一部であれ
ば、半導体チップを個片に切断する前の半導体ウエハの
段階で、第１及び第２の面の電気的な導通を図ることが
できる。したがって、製造工程が簡略化される。
【００１５】（７）この光素子の製造方法において、前
記導電層を形成した後に、前記第１の面側に光透過性部
材を設けることをさらに有してもよい。
【００１６】（８）この光素子の製造方法において、前
記光透過性部材は、前記半導体チップと略同形状であっ
てもよい。
【００１７】（９）この光素子の製造方法において、前
記光透過性部材は、前記半導体ウエハと略同形状であっ
てもよい。
【００１８】（１０）この光素子の製造方法において、
前記光透過性部材は、前記半導体ウエハのそれぞれの前
記半導体素子と略同形状であり、前記半導体ウエハのそ
れぞれの前記半導体素子について電気的特性検査を行う
ことによって良品部分の判定を行い、前記光透過性部材
を、前記良品部分と判定されたいずれかの前記半導体素
子に設けてもよい。
【００１９】これによれば、半導体ウエハの各半導体素
子について電気的特性検査を行い、良品部分の判定を行
い、良品部分と判定されたいずれかの半導体素子に光透
過性部材を設ける。したがって、不良品の半導体素子に
光透過性部材が設けられることがないので、光透過性部
材の無駄が無く、歩留まりが向上し、製造コストが抑制
できる。
【００２０】（１１）この光素子の製造方法において、
前記半導体ウエハをそれぞれの前記半導体素子ごとに切
断した後に、前記光透過性部材を設けてもよい。
【００２１】（１２）この光素子の製造方法において、
前記光透過性部材は、光学ガラスであってもよい。
【００２２】（１３）この光素子の製造方法において、
前記第１の面側に、カラーフィルタを設けることをさら
に有してもよい。
【００２３】（１４）この光素子の製造方法において、
前記導電層を形成した後に、前記第１の面側にマイクロ
レンズを設けることをさらに有してもよい。
【００２４】（１５）本発明に係る光素子は、光学部
と、前記光学部と電気的に接続された電極と、を有する
半導体チップからなる光素子であって、前記半導体チッ
プは、貫通穴と、前記貫通穴の内壁面を含み、前記光学
部が形成された側の第１の面から前記第１の面に対向す
る第２の面に亘って形成された導電層と、を有する。
【００２５】本発明によれば、半導体チップは、貫通穴
と、その貫通穴の内壁面を含み、半導体チップの光学部
が形成された側の第１の面から前記第１の面に対向する
第２の面に亘って形成された導電層と、を含む。外部と
の電気的接続は、第２の面側まで延出形成した導電層を
利用して行われる。このため、従来のような外部電極を
形成するためのセラミック・パッケージ等は不要となっ
てコストを下げることが可能となり、さらに実装面積が
大幅に縮小されて高密度実装化が容易となる。
【００２６】（１６）この光素子において、前記半導体
チップの前記第２の面に形成され、前記導電層と電気的
に接続してなる外部電極をさらに有してもよい。
【００２７】（１７）この光素子において、前記半導体
チップの前記第２の面に形成された応力緩和層をさらに
有し、前記導電層は、前記応力緩和層上に形成されても
よい。
【００２８】（１８）この光素子において、前記外部電
極は、前記第２の面における前記応力緩和層に対応する
位置に形成されてもよい。
【００２９】（１９）この光素子において、前記半導体
チップの前記第１の面側に設けられた光透過性部材をさ
らに有してもよい。
【００３０】（２０）この光素子において、前記光透過
性部材は、前記半導体チップと略同形状であってもよ
い。
【００３１】（２１）この光素子において、前記光透過
性部材は、光学ガラスであってもよい。
【００３２】（２２）この光素子において、前記半導体
チップの前記第１の面側に設けられたカラーフィルタを
さらに有してもよい。
【００３３】（２３）この光素子において、前記半導体
チップの前記第１の面側に設けられたマイクロレンズを
さらに有してもよい。
【００３４】（２４）本発明に係る電子機器は、光学部
と、前記光学部と電気的に接続された電極と、を有する
半導体チップからなる光素子を備え、前記半導体チップ
は、貫通穴と、前記貫通穴の内壁面を含み、前記光学部
が形成された側の第１の面から前記第１の面に対向する
第２の面に亘って形成された導電層と、を有する。
【００３５】（２５）この電子機器において、前記光素
子からの信号に基づく画像を表示する表示部をさらに有
してもよい。
【００３６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。次の実施の形態では、光素
子の一例として受光素子を挙げて説明するが、本発明は
これに限定するものではなく、光素子は発光素子であっ
てもよい。光素子は光学部を有する。光素子が受光素子
であるときは、光学部は受光部であり、光素子が発光素
子であるときは、光学部は発光部である。
【００３７】（実施形態１．）図１は本発明の第１実施
形態に係る受光素子を拡大して示す断面図、図２は本実
施形態の受光素子の第１の製造方法の説明図で、ベース
となる半導体ウエハ５とこれに貼り付けられる光学ガラ
ス９（光透過性部材）との関係を示している。なお、図
２では、光透過性部材として光学ガラス９を使用する例
を示すが、光透過性部材の材料は、ガラスの他に例えば
樹脂（プラスチック）などを使用してもよい。
【００３８】図３〜図５は本実施形態の受光素子の第２
の製造方法の工程図で、図３は受光部を有する複数の半
導体素子３が形成された半導体ウエハの状態、図４は各
半導体素子３の電気的特性検査を行って不良部分に“Ｂ
ＡＤ”マーク３ａを付けた状態、図５は良品と判定され
たいずれかの半導体素子３に個片の光学ガラス（以下、
光学ガラスチップ９ｂという）を貼り付けた状態、をそ
れぞれ示している。なお、本実施の形態において、半導
体素子３とは、半導体ウエハ５の一部又は切断後の半導
体チップ６のいずれかを指す。
【００３９】本実施形態に係る受光素子１は、そのパッ
ケージング（導電層などの形成）をウエハレベルで行っ
たものであってもよい。その場合、受光素子１は、図２
又は図５の各半導体素子３ごとに個片に切断して得られ
たものである。あるいは、受光素子１は、既に個辺に切
断された半導体チップの状態で、パッケージング（導電
層などが形成）されてもよい。
【００４０】図１のように、受光素子１は、受光部１３
と、受光部１３と電気的に接続された電極２と、を有す
る半導体チップ６からなる。半導体チップ６は、受光部
１３が形成された第１の面Ｂと、第１の面Ｂに対向する
第２の面Ａを有する。電極２は、第１の面Ｂに形成され
ることが多い。なお、半導体チップ６は、半導体ウエハ
５から切断された半導体素子３（図２，図３参照）であ
る。
【００４１】半導体チップ６は、第１の面Ｂから第２の
面Ａを貫通する貫通穴４を有する。そして、半導体チッ
プ６の貫通穴４の内壁面を含み、第１の面Ｂに形成され
た電極２から第２の面Ａにかけて導電層８が形成されて
いる。言い換えると、導電層８は、一方が電極２に電気
的に接続され、他方が第２の面Ａに至るように形成され
ている。
【００４２】受光素子１は、半導体チップ６の第２の面
Ａにおける貫通穴４の周縁の導電層８上に形成された外
部電極となるハンダボール２４を有してもよい。また、
受光素子１は、半導体チップ６の第１の面Ｂに、透明樹
脂または低融点ガラスからなる接着剤１１などにより貼
り付けられた光学ガラス９ａ又は光学ガラスチップ９ｂ
を有してもよい。
【００４３】電極２には、絶縁膜１０を介して貫通穴４
と連通する穴１２が形成されている。導電層８は、電極
２の少なくとも一部に積層して形成されている。貫通穴
４の内側において、導電層８の下には絶縁膜１０が形成
され、半導体チップ６の内部に形成された回路との電気
的接続を遮断している。そして、導電層８によって、半
導体チップ６の第１の面Ｂと第２の面Ａとの間の電気的
な接続が図られている。
【００４４】光学ガラス９ａ又は光学ガラスチップ９ｂ
は、ここでは全面が受光部１３に貼り付けられている
が、これに限るものでなく、例えばその周辺部が受光部
１３を囲むように貼り付けてもよい。
【００４５】受光素子１がカラーの撮像素子である場合
には、図１に示すように、光学ガラス９ａ（又は光学ガ
ラスチップ９ｂ）にカラーフィルタ１０２が形成されて
もよい。カラーフィルタ１０２は、着色層及び保護膜な
どから構成され、各画素電極（各受光部１３）と１対１
に対応するように形成される。カラーフィルタ１０２
は、例えば、既に周知である染色法、顔料法、電着法又
は印刷法などで形成される。半導体チップ６とは別部材
の光学ガラス９ａ（又は光学ガラスチップ９ｂ）に、カ
ラーフィルタ１０２を形成することで、半導体チップ６
に直接形成するよりも製造工程が簡単になる。
【００４６】半導体チップ６は、受光部１３が形成され
た表面に絶縁膜（層間膜）１６を有する。絶縁膜１６
は、半導体チップの基本的な材料であるシリコンの酸化
膜であることが多い。絶縁膜１６上には電極（パッド）
２が形成され、電極２は図示しない部分で受光部１３と
電気的に接続されている。電極２は、アルミニウム又は
銅などの金属で形成されることが多い。電極２は、半導
体チップ６の面の少なくとも１辺（多くの場合、２辺又
は４辺）に沿って並んでいる。
【００４７】次に、前述した受光素子１の第１の製造方
法について、図２、及び図６（Ａ）〜図８（Ｂ）の工程
図に基づき、図１を参照しながら説明する。
【００４８】（第１の製造方法）まず、半導体チップ６
の作成手順について図６（Ａ）〜図８（Ｂ）に基づき図
１及び図２を参照しながら説明する。なお、以下に示す
例では、ウエハレベルで（半導体ウエハの状態で）導電
層などを形成する。
【００４９】図６（Ａ）に示すように個片の半導体チッ
プ６に切断する前の半導体ウエハ５には、受光部１３が
形成された表面に絶縁膜１６が形成され、絶縁膜１６上
に電極２の下層部２ａが形成されている。そして、下層
部２ａの端部には、絶縁膜２８が下層部２ａ上に積層さ
れ、電極２の上層部２ｂが絶縁膜２８上に至るように形
成されている。また、電極２の中央部をさけて端部を覆
って、パッシベーション膜３０が形成されている。パッ
シベーション膜３０は、例えば、ＳｉＯ2、ＳｉＮ、ポ
リイミド樹脂などで形成することができる。
【００５０】まず、半導体ウエハ５の第１の面Ｂ、つま
り受光部１３と電極２が形成された面に、電極２も覆っ
てレジスト３２を形成する。レジスト３２を形成する方
法としては、スピンコート法、ディッピング法、スプレ
ーコート法等の方法を用いることが可能である。レジス
ト３２は、後述するエッチング工程でエッチングしない
部分を覆うものであり、フォトレジスト、電子線レジス
ト、Ｘ線レジストのいずれであってもよく、ポジ型又は
ネガ型のいずれであってもよい。本実施形態で使用する
レジスト３２は、ポジ型のフォトレジストである。レジ
スト３２は、コーティング後に、他の部材に付着しない
ようにするため、プリベークして溶剤を飛ばす。
【００５１】次いで、図６（Ｂ）に示すようにレジスト
３２をパターニングする。詳しくは、レジスト３２上に
マスクを配置して、エネルギーを照射する。エネルギー
は、レジスト３２の性質によって異なり、光、電子線、
Ｘ線のいずれを使用してもよい。本実施形態ではフォト
レジスト３２を使用し露光する。マスクの形状は、パタ
ーニング形状によって決まり、レジスト３２がポジ型で
あるかネガ型であるかによって反転形状となる。
【００５２】露光後、レジスト３２を現像しポストベー
クする。パターニングされたレジスト３２には、電極２
の中央部を露出させる開口部３４が形成されている。
【００５３】図６（Ｃ）に示すようにレジスト３２の開
口部３４によって露出した電極２の中央部をエッチング
する。エッチングにはドライエッチングを適用すること
が好ましい。ドライエッチングは、反応性イオンエッチ
ング（ＲＩＥ）であってもよい。また、エッチングとし
てウエットエッチングを適用してもよい。こうして、電
極２の中央部（端部を除く部分）に、穴３６を形成す
る。穴３６は、前述の図１で説明した貫通穴４となる位
置に形成される。詳しくは、穴３６は、貫通穴４の開口
端部とほぼ同じか、あるいはそれ以上の大きさで形成さ
れ、貫通穴４と連通する。
【００５４】そして、レジスト３２を剥離した後、図６
（Ｄ）に示すように半導体ウエハ５の電極２が形成され
た側（第１の面Ｂ側）と、その反対側（第２の面Ａ側）
に絶縁膜３８，４０を形成する。絶縁膜３８，４０は、
シリコン酸化膜や窒化膜であってもよく、化学気相堆積
（ＣＶＤ）によって形成することができる。第１の面Ｂ
側の絶縁膜３８は、電極２及びパッシベーション膜３０
を覆う。電極２には穴３６が形成されているので、絶縁
膜３８は、穴３６の内部（内壁面及び露出した絶縁膜１
６）も覆う。
【００５５】次いで、図６（Ｅ）に示すように半導体ウ
エハ５の第１の面Ｂ側と、第２の面Ａ側に、レジスト４
２，４４を形成した後、これらレジスト４２，４４をパ
ターニングして、前述の図１で説明した貫通穴４となる
位置に開口部４６，４８を形成する。開口部４６は、穴
３６と開口部４６との間に絶縁膜３８が存在するよう
に、電極２の穴３６の内側に形成する。したがって、開
口部４６，４８は、絶縁膜３８，４０の一部を露出させ
る。なお、レジスト４２，４４の形成及びそのパターニ
ングの方法は、前述したレジスト３２について説明した
内容が該当する。レジスト４２，４４のうち一方（例え
ばレジスト４２）を（例えば半導体ウエハ５の第１の面
Ｂ側に）形成し、プリベークしてから、他方（例えばレ
ジスト４４）を形成し、これをプリベークしてもよい。
【００５６】図６（Ｆ）に示すように、絶縁膜１６、３
８に、電極２の穴３６の内側に穴５０を形成し、絶縁膜
４０に穴５２を形成する。
【００５７】図６（Ｇ）に示すように、レジスト４２、
４４を剥離する。そして、図７（Ａ）に示すように、半
導体ウエハ５の穴５０、５２にて露出した部分をエッチ
ングする。このエッチングする部分は、受光部１３が形
成されていない部分であり、シリコンで形成されてい
る。このエッチングによって、半導体ウエハ５の表面
に、視覚的に認識しやすい窪み５４、５６を形成する。
窪み５４、５６の形状は、特に限定されず、テーパが付
された形状であってもよいし、表面と垂直な壁面を有し
ていてもよい。エッチングは、ウエットエッチングを適
用することが簡単であるが、ドライエッチングを適用し
てもよい。エッチングの種類によって、窪み５４、５６
の形状が決まる。
【００５８】図７（Ｂ）に示すように、半導体ウエハ５
に、小孔５８（例えば直径約２０μｍ）を形成する。小
孔５８は、前述の図１で説明した貫通穴４よりも小さい
径で、貫通穴４の中心に形成する。小孔５８の形成に
は、レーザ（例えばＹＡＧレーザやＣＯ2レーザ）を使
用することができる。レーザビームは、前述した窪み５
４、５６で位置を認識して照射することができる。レー
ザビームを、半導体ウエハ５の一方の面からのみ照射し
て小孔５８を形成してもよいし、半導体ウエハ５の両面
から（順番にあるいは同時に）レーザビームを照射して
もよい。両面からレーザビームを照射すれば、半導体ウ
エハ５に与える影響が少ない。
【００５９】図７（Ｃ）に示すように、半導体ウエハ５
に貫通穴４を形成する。貫通穴４は、前述した小孔５８
を拡大させて形成する。例えば、ウエットエッチングを
適用して、小孔５８の内壁面をエッチングしてもよい。
エッチング液として、例えば、沸酸と沸化アンモニウム
を混合した水溶液（バッファード沸酸）を用いてもよ
い。
【００６０】貫通穴４は、ここでは軸方向の全ての部分
で開口断面がほぼ同じ径となるように形成しているが、
この貫通穴を、例えば開口端部と、開口端部よりも径の
大きい中間部（例えば約４０〜５０μｍの径）と、を有
する形状に形成してもよい。このように貫通穴の中間部
の径をできるだけ大きくすれば、後述するＣＶＤや無電
解メッキを行いやすくなる。本例のように貫通穴４をス
トレート状に形成すれば、貫通穴４を形成することによ
る半導体ウエハ５の強度の低下を抑えることができる。
なお、貫通穴４は、開口端部と中間部とを接続するテー
パ部を有していてもよい。テーパ部も、小孔５８をウエ
ットエッチングで拡大することで形成される。
【００６１】次に、図７（Ｄ）に示すように、少なくと
も貫通穴４の内壁面に絶縁膜１０を形成する。絶縁膜１
０の形成には、ＣＶＤを適用してもよい。絶縁膜１０
は、貫通穴４の内壁面以外の領域に形成されてもよい。
例えば、絶縁膜３８、４０上に絶縁膜１０が形成されて
もよい。ただし、絶縁膜１０によって、貫通穴４の開口
を塞がないようにする。
【００６２】次に、図７（Ｅ）に示すように、半導体ウ
エハ５の第１の面Ｂ側に、半導体ウエハ５の貫通穴４
の、一方の開口を塞ぐようにレジスト６４を形成した
後、レジスト６４をパターニングして、開口部６８を形
成する。なお、レジスト６４を形成するときに、第２の
面Ａ側にもレジスト６６が形成されてもよい。そして、
レジスト６４、６６をプリベークする。レジスト６４，
６６の形成及びそのパターニングの方法は、前述したレ
ジスト３２について説明した内容を適用することができ
る。開口部６８は、電極２の少なくとも一部の上方に形
成されているが、貫通穴４の上方には、レジスト６４の
一部が残されたままとなっている。例えば、開口部６８
は、電極２の範囲内に収まる形状の外周と、少なくとも
貫通穴４の開口端部を覆う形状の内周と、の間にリング
状に形成されている。なお、ここでいうリング状とは角
リング状であっても丸リング状であってもよい。開口部
６８は、絶縁膜１０の一部を露出させる。
【００６３】次いで、図７（Ｆ）に示すように、パター
ニングされたレジスト６４をマスクとして、絶縁膜１
０、３８をエッチングして、電極２の一部を露出させ
る。ここで露出するの一部は、電気的な接続を図る部分
であるから、大きいことが好ましい。その後、図７
（Ｇ）に示すように、レジスト６４、６６を剥離する。
【００６４】次に、導電層を形成するために、半導体ウ
エハ５の第１の面Ｂ側と第２の面Ａ側にレジストを形成
した後、パターニングし、プリベークする。その後、図
８（Ａ）に示すように、第１の面Ｂの電極２から第２の
面Ａにかけて、かつ貫通穴４の内壁面（ここでは貫通穴
４内の絶縁膜１０表面）をも含む領域に導電層８を形成
する。
【００６５】この導電層８の形成工程を更に詳述する
と、まず半導体ウエハ５の第１の面Ｂ側と第２の面Ａ側
にレジスト（図示しない）を形成する。第１の面Ｂ側の
レジストは、段差の大きい領域に形成されるため、予め
フィルム状をなしたもの（ドライフィルム）であること
が好ましい。
【００６６】次いで、半導体ウエハ５の第１の面Ｂ側と
第２の面Ａ側のレジストをパターニングして、貫通穴４
と連通する開口部（図示しない）と、この開口部に連な
る配線パターン（図示しない）を形成する。第１の面Ｂ
側の開口部は、電極２の一部を露出させる。
【００６７】次に、貫通穴４から電極２の露出部分上に
至るまで、無電解メッキのための触媒（図示しない）を
付与する。ここでは、触媒としてパラジウムを用いる。
触媒の形成方法として、例えば半導体ウエハ５をパラジ
ウムとスズを含む混合溶液に浸し、その後、塩酸などの
酸で処理することによってパラジウムのみを設けてもよ
い。あるいは、半導体ウエハ５を塩化スズ溶液に浸すこ
とによってスズイオン（還元剤）を吸着させ、その後、
塩化パラジウム溶液に半導体ウエハ５を浸して、スズイ
オン（還元剤）によりパラジウムイオンを還元しパラジ
ウム核（触媒）を析出させてもよい。
【００６８】あるいは、触媒を、インクジェット方式に
よって直接的に設けてもよい。インクジェット方式によ
れば、インクジェットプリンタ用に実用化された技術を
応用することで、高速かつインクを無駄なく経済的に設
けることが可能である。インクジェットヘッドは、例え
ばインクジェットプリンタ用に実用化されたもので、圧
電素子を用いたピエゾジェットタイプ、あるいはエネル
ギ発生素子として電気熱変換体を用いたバブルジェット
（登録商標）タイプ等が使用可能であり、吐出面積およ
び吐出パターンは任意に設定することが可能である。こ
れによって、レジストパターニング工程及びレジスト剥
離工程を行うことなく、また全面に金属層を形成する場
合はエッチング工程を行うことなく電気的な接続部を形
成することが可能になる。
【００６９】次いで、半導体ウエハ５の第１の面Ｂ側と
第２の面Ａ側のレジストを剥離する。レジストを剥離す
ることによって、電気的な接続部を形成したい領域のみ
に触媒を設けることができる。レジストの剥離のとき
に、紫外線を照射してもよく、弱アルカリ性の溶液に浸
してレジストを剥離してもよい。これによって容易かつ
確実にレジストを剥離することができる。
【００７０】なお、ここではレジストをパターン化した
後に触媒を設け、その後にレジストを剥離することによ
って、触媒を電気的な接続部の形成領域に露出させてい
るが、これに限るものではない。例えば、触媒を全面に
設けた後に、レジストを電気的な接続部の形成領域を除
いてパターン化して設けることによって、結果的に電気
的な接続部の形成領域に触媒を露出させてもよい。この
場合は、電気的な接続部の形成を終えた後にレジストを
剥離する。
【００７１】次に、触媒が露出する領域に、無電解メッ
キによって前述の導電層８を形成する。なお、触媒は、
貫通穴４の内壁面（ここでは絶縁膜１０の表面）と、半
導体ウエハ５の第１の面Ｂ側及び第２の面Ａ側と、に設
けられている。したがって、導電層８は、半導体ウエハ
５の第１の面Ｂ側と第２の面Ａ側とを貫通穴４を介して
連続的に形成される。また、導電層８は、電極２上に積
層される。
【００７２】導電層８の材料として、Ｎｉ、Ａｕ、Ｎｉ
＋Ａｕ、Ｃｕ、Ｎｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕのいずれ
かを用いることができる。例えば、銅メッキ液を使用
し、触媒であるパラジウムを核として溶液中の銅イオン
を還元し、銅（導電層８）を析出する。なお、導電層８
を形成するための導電材料として、複数の異種の金属
（例えばＮｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕ）を用いてもよ
く、これによって複数層で導電層８を形成してもよい。
【００７３】無電解メッキのために、弱アルカリ性の銅
メッキ溶液を用いてもよい。弱アルカリ性（ｐＨ９付
近）の銅メッキとして例えば、ＰＢ−５７０ＭＵ、ＰＢ
−５７０Ａ、ＰＢ−５７０Ｂ、ＰＢ−５７０Ｃ、ＰＢ−
５７０Ｓを混合してなるＰＢ−５７０（メーカー名：荏
原ユージーライト株式会社）を用いてもよい。これによ
れば、銅メッキ液が弱アルカリ性であるので、例えば電
極２がアルミニウムであってもそれに与える損傷を少な
くすることができる。
【００７４】あるいは、電極２の表面に図示しない導電
層を形成して電極２を保護すれば、強アルカリ性の溶液
の使用も可能となる。導電層８は一層であっても複数層
であってもよい。例えば、導電層８をニッケルと金との
二層で形成してもよい。導電層８をニッケルで形成する
方法として、予め、電極２上にジンケート処理を施して
アルミニウム上の表面を亜鉛に置換し、その後に無電解
ニッケルメッキ液中に浸漬し、亜鉛とニッケルの置換反
応を経てニッケルを堆積してもよい。もしくは、アルミ
ニウムを、アルミニウム上のみに選択的に吸着するパラ
ジウム溶液に浸し、その後無電解ニッケルメッキ液中に
浸し、パラジウムを核としてニッケルの皮膜を析出させ
てもよい。導電層８をニッケルのみで形成してもよい
が、さらに無電解金メッキ液中に浸し、ニッケルの表面
にさらに金の皮膜を形成してもよい。金の皮膜を形成す
ることで導電層８との電気的接続をさらに確実にするこ
とができる。
【００７５】前述した例は全て湿式法（めっき）を用い
た導電層８の形成方法であるが、その他の形成方法とし
て従来行われている乾式法（スパッタなど）を用いた方
法、または乾式法と湿式法を組み合わせた方法を採用し
てもよい。
【００７６】なお、導電層８における第２の面Ａ側の電
気的な接続部となる貫通穴４の周縁部分は、導電層を厚
く（例えば約５μｍ以上）形成することが好ましい。
【００７７】以上の工程により導電層８が形成され、導
電層８の一部が第２の面Ａにおいてハンダボールを形成
するための台座８ａ（図８（Ａ）参照）となる。
【００７８】ハンダボールの形成工程は、図８（Ｂ）に
示すように、台座８ａの上に、外部電極となるハンダボ
ール２４を形成する。ハンダボール２４の形成は、まず
台座８ａの上に、ハンダボールとなるハンダを厚層状に
形成する。このハンダの厚みは、その後のハンダボール
形成時に要求されるボール径に対応したハンダ量で決ま
る。ハンダの層は、電解メッキや印刷等により形成され
る。その後、ウェットバックによって半球以上のボール
状にして、ハンダボール２４とする。ここで、ウェット
バックとは、ハンダ材を外部電極形成位置に形成した後
にリフローさせて略半球状のバンプを形成することをい
う。
【００７９】以上のようにして、図２に示す複数の半導
体素子３を有する半導体ウエハ５が得られる。
【００８０】半導体ウエハ５に光学ガラス９（光透過性
部材）を設けてもよい。例えば、図２に示すように、半
導体ウエハ５の表面すなわち半導体素子３の第１の面Ｂ
に、半導体ウエハ５と略同形状で、半導体ウエハ５のダ
イシングラインＬａと同じパターンのダイシングライン
Ｌｂが形成された光学ガラス９を、互いのダイシングラ
インＬａ，Ｌｂの位置合わせを行ってから透明樹脂また
は低融点ガラスからなる接着剤１１により貼り付ける。
その後、ダイシングラインＬａ，Ｌｂに沿って半導体ウ
エハ５と光学ガラス９を共に切断することで、図１に示
す受光素子１を得る。
【００８１】このように、本実施形態においては、半導
体ウエハ５の各半導体素子３に貫通穴４を形成し、その
貫通穴４の内壁面を含み、半導体素子３の受光部１３が
形成された側の第１の面Ｂからそれに対向する第２の面
Ａに亘って導電層８を形成する。受光素子１の外部との
電気的接続は、第２の面Ａまで延出形成した導電層８を
利用して行うことができる。このため、従来のような外
部電極を形成するためのセラミック・パッケージ等は不
要となるため、コストを下げることが可能となり、さら
に実装面積を大幅に縮小することにより高密度実装化が
容易となる。また、各半導体素子３を個片に切断する前
の半導体ウエハ５の段階で光学ガラス９の貼り付けが行
われるので、製造工程が簡略化され、パーティクル管理
も不要となる。
【００８２】次に、前述した受光素子１の第２の製造方
法について、図３〜図５の工程図に基づき、図１を参照
しながら説明する。なお、導電層８などの作成手順は、
前述の図６〜図８により説明した内容を適用することが
できる。したがって、ここでは半導体素子３を有する半
導体ウエハ５が得られた段階から説明する。
【００８３】（第２の製造方法）まず、図３に示す半導
体ウエハ５の各半導体素子３を、ＬＳＩテスタとウエハ
プローバを用いて電気的特性検査を行い、良否を判定
し、不良と判定されたいずれかの半導体素子３にに、図
４のように“ＢＡＤ”マーク３ａを付ける。“ＢＡＤ”
マーク３ａのマーキングの方法としては、インクまたは
レーザを用いる方法や、ウエハマップ（コンピュータが
良品か不良品かの情報を記憶）を利用する。
【００８４】次いで、良品と判定された半導体素子３の
第１の面Ｂのみに、それぞれ図５に示すように個片の光
学ガラスすなわち光学ガラスチップ９ｂを透明樹脂また
は低融点ガラスからなる接着剤１１により貼り付ける。
その後、ダイシングラインＬａに沿って半導体ウエハ５
を切断することで、図１に示す受光素子１を得る。
【００８５】このように、本製造方法においても、各半
導体素子３を個片に切断する前の半導体ウエハ５の段階
で光学ガラスチップ９ｂの貼り付けが行われるので、製
造工程が簡略化される。
【００８６】また、従来のような外部電極を形成するた
めのセラミック・パッケージ等は不要となるため、コス
トを下げることが可能となり、さらに実装面積を大幅に
縮少することにより高密度実装化が容易となる。
【００８７】また、半導体ウエハ５の良品と判定された
半導体素子３の第１の面Ｂにのみ、光学ガラスチップ９
ｂを貼り付けるようにしているので、不良品の受光チッ
プ形成部３に光学ガラスチップ９ｂが貼り付けられるこ
とがなく、光学ガラスチップ９ｂの無駄が無く、歩留ま
りが向上する。
【００８８】あるいは、半導体ウエハ５をそれぞれの半
導体素子３ごとに切断した後に、光学ガラスチップ９ｂ
を、良品と判定されたいずれかの半導体素子３の第１の
面Ｂに貼り付けてもよい。
【００８９】（実施形態２．）図９は本発明の第２実施
形態に係る受光素子を拡大して示す断面図であり、図
中、前述の第１実施形態の図１と同一部分には同一符号
を付してある。なお、説明にあたっては、前述の図２〜
図７（Ｇ）を参照するものとする。
【００９０】本実施形態に係る受光素子１００も、その
パッケージングをウエハレベルで行ったものであっても
よい。また、受光素子１００は、光学ガラス１０９ａ
（光透過性部材）を貼り付け後の各半導体素子３（図２
参照）を個片に切断して得られたものであってもよく、
あるいは、良品と判定された各半導体素子３に光学ガラ
スチップ１０９ｂを貼り付けた後に、良品のいずれかの
半導体素子３（図５参照）を個片に切断して得られたも
のであってもよい。なお、光学ガラス１０９ａ（又は光
学ガラスチップ１０９ｂ）は、半導体チップ６の受光部
１３を覆うためのカバーガラスであってもよい。
【００９１】受光素子１００は、図９のように受光部１
３が形成された第１の面Ｂに、受光部１３と電気的に接
続された電極２を有する半導体チップ６からなる。半導
体チップ６については、第１実施形態で既に説明した通
りである。
【００９２】受光素子１００は、半導体チップ６の第２
の面Ａに部分的に形成された応力緩和層２０を有する。
そして、導電層８は、貫通穴４の内壁面を含み、電極２
から応力緩和層２０の上にかけて形成されている。受光
素子１００は、導電層８のうち、応力緩和層２０上に形
成された部分にハンダボール２４を有してもよい。すな
わち、導電層８のうち、応力緩和層２０の上に形成され
た部分は、外部電極となるハンダボール２４を設けるた
めの台座２２となる。また、受光素子１００は、第２の
面Ａの保護や防湿性の向上を目的として形成されてハン
ダボール２４を除く部分を覆うソルダレジスト層からな
る保護膜２６と、透明樹脂または低融点ガラスからなる
接着剤１１により半導体チップ６の第１の面Ｂに貼り付
けられた光学ガラス１０９ａ（又は光学ガラスチップ１
０９ｂ）と、を有してもよい。なお、ここでも光学ガラ
ス１０９ａ（又は光学ガラスチップ１０９ｂ）は、全面
が受光部１３に貼り付けられているものを例に挙げてい
るが、これに限るものでなく、例えばその周辺部が受光
部１３を囲むように貼り付けてもよい。それ以外の構成
については、前述の図１で説明した内容を適用すること
ができる。
【００９３】次に、前述した受光素子１００の製造方法
について説明する。本例においても前述のように大別し
て二通りの製造方法がある。一つは、半導体ウエハ５の
表面すなわち半導体素子３を有する側の面に、半導体ウ
エハ５と略同形状で、半導体ウエハ５のダイシングライ
ンＬａと同じパターンのダイシングラインＬｂが形成さ
れた光学ガラス１０９ａを、互いのダイシングラインＬ
ａ，Ｌｂの位置合わせを行ってから透明樹脂または低融
点ガラスからなる接着剤１１により貼り付ける（図２参
照）。その後、ダイシングラインＬａ，Ｌｂに沿って半
導体ウエハ５と光学ガラス１０９ａを共に切断すること
で、図９に示す受光素子１００を得る方法である。また
他の一つは、半導体ウエハ５の各半導体素子３を、ＬＳ
Ｉテスタとウエハプローバを用いて電気的特性検査を行
い、良否を判定し、不良受光チップ形成部に”ＢＡＤ”
マーク３ａを付け、良品と判定された受光チップ形成部
３の第１の面Ｂのみに、それぞれ光学ガラスチップ１０
９ｂを透明樹脂または低融点ガラスからなる接着剤１１
により貼り付ける（図３〜図５参照）。その後、ダイシ
ングラインＬａに沿って半導体ウエハ５を切断すること
で、図９に示す受光素子１００を得る方法である。
【００９４】半導体チップ６は、図６（Ａ）〜図７
（Ｇ）及び図１０（Ａ）〜図１１（Ｃ）の工程を経て作
成されるが、貫通穴４を形成するまでの工程（図６
（Ａ）〜図７（Ｇ））については前述の実施形態１で説
明した内容をそのまま適用することができる。したがっ
て、ここでは貫通穴４形成後の工程（図１０（Ａ）〜図
１１（Ｃ））を中心に説明する。
【００９５】まず、図７（Ｇ）のように各半導体素子３
に貫通穴４が形成され、電極２の一部が露出された半導
体ウエハ５の第２の面Ａに、図１０（Ａ）のように感光
性のポリイミド樹脂を塗布して（例えば「スピンコーテ
ィング法」にて）樹脂層７０を形成する。樹脂層７０
は、１〜１００μｍの範囲、更に好ましくは１０μｍ程
度の厚みで形成されることが好ましい。なお、スピンコ
ーティング法では、無駄になるポリイミド樹脂が多いの
で、ポンプによって帯状にポリイミド樹脂を吐出する装
置を使用してもよい。このような装置として、例えばＦ
ＡＳ社製のＦＡＳ超精密吐出型コーティングシステム
（米国特許第４６９６８８５号参照）などがある。な
お、この樹脂層７０が、前述の図９で説明した応力緩和
層２０としての機能を有する。
【００９６】次いで、図１０（Ｂ）のように樹脂層７０
を露光、現像及び焼成処理によって、後述の再配置配線
の台座となる部分すなわち応力緩和層２０を残し除去す
る。
【００９７】なお、ここでは応力緩和層２０となる樹脂
に感光性ポリイミド樹脂を用いた場合を例に挙げて説明
したが、感光性のない樹脂を用いても良い。例えばシリ
コン変性ポリイミド樹脂、エポキシ樹脂やシリコン変性
エポキシ樹脂等、固化したときのヤング率が低く（１×
１０10Ｐａ以下）、応力緩和の働きを果たせる材質を用
いると良い。非感光性の樹脂を用いた場合には、その後
にフォトレジストを用いてフォト工程を経て所定の形状
を形成させる。
【００９８】次に、導電層を形成するために、半導体ウ
エハ５の第１の面Ｂ側と第２の面Ａ側にレジストを形成
した後、パターニングし、プリベークする。その後、図
１０（Ｃ）に示すように、第１の面Ｂの電極２から第２
の面Ａにかけて、第２の面Ａ側に再配置配線１８及び応
力緩和層２０の表面を覆う台座２２を有し、かつ貫通穴
４の内壁面（ここでは貫通穴４内の絶縁膜１０表面）を
も含む領域に導電層８を形成する。この導電層８のパタ
ーンを除く形成工程の詳細については、前述の実施形態
１の図８（Ａ）及び図８（Ｂ）を用いて説明した内容を
適用することができる。
【００９９】なお、第２の面Ａ側の電気的な接続部とな
る台座２２は、導電層を厚く（例えば約５μｍ以上）形
成することが好ましい。
【０１００】以上の工程により導電層８が形成され、導
電層８の一部が第２の面Ａにおいて再配置配線１８を形
成し、再配置配線１８の末端がポリイミド等の樹脂で形
成された応力緩和層２０の表面を覆い、この部分がハン
ダボールを形成するための台座２２となる。
【０１０１】ハンダボールの形成工程は、まず半導体ウ
エハ５の第２の面Ａ側の全面に図１１（Ａ）に示すよう
に、保護膜２６となる感光性のソルダレジスト層を塗布
により形成する。
【０１０２】そして、露光、現像及び焼成処理を行っ
て、図１１（Ｂ）に示すように、ソルダレジスト層のう
ち、台座２２を覆っている部分の領域を除去する。こう
して、残されたソルダレジスト層は、酸化防止膜とし
て、また最終的に受光素子１００（図９）となったとき
の第２の面Ａの保護や、更には防湿性の向上を目的とし
た保護膜２６となる。
【０１０３】その後、図１１（Ｃ）に示すように、台座
２２の上に、外部電極となるハンダボール２４を形成す
る。ハンダボール２４の形成は、まず台座２２の上に、
ハンダボールとなるハンダを厚層状に形成する。このハ
ンダの厚みは、その後のハンダボール形成時に要求され
るボール径に対応したハンダ量で決まる。ハンダの層
は、電解メッキや印刷等により形成される。その後、ウ
ェットバックによって半球以上のボール状にして、ハン
ダボール２４とする。
【０１０４】以上のようにして、図１又は図３に示すよ
うな複数の半導体素子３を有する半導体ウエハ５が得ら
れる。そして、このようにして形成された半導体ウエハ
５の半導体素子３によれば、これが個片に切断され最終
的に受光素子１００（図９）となったときに、樹脂から
なる応力緩和層２０によって、回路基板（図示せず）と
半導体チップ６との間の熱膨張係数の差による応力が緩
和される。
【０１０５】このように、本実施形態においては、半導
体ウエハ５の各半導体素子３の第２の面Ａ側に部分的に
応力緩和層２０を形成する。そして、導電層８は、電極
２から、貫通穴４の内壁面を含み、応力緩和層２０の上
にかけて形成される。本実施の形態においても、受光素
子１００の外部との電気的接続は、第２の面Ａの応力緩
和層２０上にまで延出形成した導電層８（再配置配線１
８）を利用して行うことができる。そのため、第１実施
形態で説明した効果の他に、樹脂からなる応力緩和層２
０によって、回路基板（図示せず）と半導体チップ６と
の間の熱膨張係数の差による応力が緩和されるという利
点がある。
【０１０６】なお、受光素子の他の製造方法として、予
め個片に切断された受光チップに、個片の光学ガラスを
貼り付けても良い。
【０１０７】図１２は、本実施の形態の変形例に係る受
光素子を示す図である。受光素子３００は、上述の受光
素子１００（図９参照）に、カラーフィルタ１０４と、
マイクロレンズ１０６と、をさらに含むものである。カ
ラーフィルタ１０４及びマイクロレンズ１０６は、第１
の面Ｂ側に形成される。
【０１０８】図１２に示す例では、カラーフィルタ１０
４は、半導体チップ６の受光部１３が形成された面に直
接形成されている。カラーフィルタ１０４は、半導体ウ
エハの状態で各半導体素子に形成してもよい。これによ
れば、半導体ウエハに、一括してカラーフィルタ１０４
を形成することができるので生産効率に優れる。あるい
は、個辺に切断した後の各半導体チップ６に形成しても
よい。また、カラーフィルタ１０４の形成方法は限定さ
れず、例えば、予め形成した透明層を染色する染色法で
形成してもよいし、顔料を分散させたものを塗布する顔
料法で形成してもよい。なお、カラーフィルタ１０４
は、フォトリソグラフィ技術を適用して所定の形状にパ
ターニングしてもよく、印刷法によってパターニングし
てもよい。半導体チップ６上に直接的にカラーフィルタ
１０４を形成すれば、光学ガラス１０９ａ（又は光学ガ
ラスチップ１０９ｂ）に、カラーフィルタを形成せずに
済む。
【０１０９】図１２に示す例では、複数のマイクロレン
ズ（凸レンズ）１０６は、第１の面Ｂ側でアレイ状に配
置されている。マイクロレンズ１０６は、各画素電極
（各受光部１３）と１対１に対応するように配置され
る。これによって、各受光部１３に通過する光を絞るこ
とができる。なお、マイクロレンズ１０６は、ガラスや
樹脂（プラスチック）などで形成される。
【０１１０】図１２に示す例とは別に、カラーフィルタ
１０４は、光学ガラス１０９ａ（又は光学ガラスチップ
１０９ｂ）の表面に形成してもよい（第１の実施形態参
照）。あるいは、光学ガラス１０９ａ（又は光学ガラス
チップ１０９ｂ）と、マイクロレンズ１０６と、の間に
カラーフィルタ１０４を形成してもよい。
【０１１１】また、図１２に示す例において、カラーフ
ィルタ１０４又はマイクロレンズ１０６のいずれか一方
を省略してもよい。例えば、カラーフィルタ１０４を省
略した場合、マイクロレンズ１０６にカラーフィルタの
機能を持たせてもよい。
【０１１２】なお、カラーフィルタ１０４及びマイクロ
レンズ１０６は、既に周知の方法を適用して形成するこ
とができる。
【０１１３】（実施形態３．）図１３〜図１５（Ｂ）
は、本発明の実施の形態に係る受光素子（光素子の一
例）を含む電子機器を示す図である。この電子機器は、
具体的には、各種のイメージセンサ等を含む撮像装置で
あってもよい。
【０１１４】図１３には、撮像部１１００及び表示部１
２００を有するパーソナルコンピュータ１０００が示さ
れている。このパーソナルコンピュータ１０００は、被
写体像を撮像部１１００で捉え、上述の受光素子で光信
号を電気信号に変換した後、その電気信号に基づく画像
を表示部１２００に表示する。これによれば、小型の受
光素子が実装されているので、小型かつ高集積の電子機
器を提供することができる。
【０１１５】その他の電子機器の例として、図１４には
撮像部２１００を備えるデジタルカメラ２０００が示さ
れており、図１５（Ａ）及び図１５（Ｂ）には撮像部３
１００及び表示部３２００を備える携帯電話３０００が
示されている。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態に係る受光素子
を拡大して示す断面図である。
【図２】図２は、本発明の第１実施形態に係る受光素子
の第１の製造方法の説明図である。
【図３】図３は、本発明の第１実施形態に係る受光素子
の第２の製造方法の工程図である。
【図４】図４は、本発明の第１実施形態に係る受光素子
の第２の製造方法の工程図である。
【図５】図５は、本発明の第１実施形態に係る受光素子
の第２の製造方法の工程図である。
【図６】図６（Ａ）〜図６（Ｇ）は、本発明の第１実施
形態に係る受光素子の製造方法の工程図である。
【図７】図７（Ａ）〜図７（Ｇ）は、本発明の第１実施
形態に係る受光素子のベースの製造方法の工程図であ
る。
【図８】図８（Ａ）及び図８（Ｂ）は、本発明の第１実
施形態に係る受光素子の製造方法の工程図である。
【図９】図９は、本発明の第２実施形態に係る受光素子
を拡大して示す断面図である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、本発明の第
２実施形態に係る受光素子の製造方法の工程図である。
【図１１】図１１（Ａ）〜図１１（Ｃ）は、本発明の第
２実施形態に係る受光素子の製造方法の工程図である。
【図１２】図１２は、本発明の第２実施形態の変形例に
係る受光素子を拡大して示す断面図である。
【図１３】図１３は、本発明の実施の形態に係る電子機
器を示す図である。
【図１４】図１４は、本発明の実施の形態に係る電子機
器を示す図である。
【図１５】図１５（Ａ）及び図１５（Ｂ）は、本発明の
実施の形態に係る電子機器を示す図である。
【図１６】図１６は、従来の受光素子パッケージを拡大
して示す断面図である。
【符号の説明】
１，１００，３００ 受光素子 ３ 半導体素子 ３ａ ''ＢＡＤ''マーク ４ 貫通穴 ５ 半導体ウエハ ６ 半導体チップ ８ 導電層 ９，９ａ 光学ガラス ９ｂ 光学ガラスチップ（個片の光学ガラス） １３ 受光部 Ｌａ，Ｌｂ ダイシングライン Ａ 第２の面 Ｂ 第１の面 ２０ 応力緩和層 ２４ ハンダボール（外部電極） １０２，１０４ カラーフィルタ １０６ マイクロレンズ
フロントページの続き Ｆターム(参考） 4M118 AA09 AA10 AB01 CA32 EA01 EA05 GC07 GD07 HA02 HA24 HA29 HA31 5C024 BX01 BX06 BX07 CY47 EX25 GX02 5F033 HH07 HH08 HH11 HH12 HH13 JJ07 JJ11 JJ12 JJ13 KK07 KK11 KK12 KK13 MM30 PP15 PP28 QQ09 QQ11 QQ13 QQ19 QQ37 QQ53 RR04 RR06 RR22 SS11 VV07 XX00 5F088 BA15 BA16 BB03 DA20 EA16 FA09 FA11 HA05 JA09 JA12 JA13 JA20

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 光学部と、前記光学部と電気的に接続さ
    れた電極と、を備えた半導体素子に貫通穴を形成するこ
    とと、 前記貫通穴の内壁面を含み、前記半導体素子の前記光学
    部が形成された側の第１の面から、前記第１の面に対向
    する第２の面に亘る導電層を形成することと、を有する
    光素子の製造方法。
  2. 【請求項２】 請求項１記載の光素子の製造方法におい
    て、 前記半導体素子の前記第２の面に、前記導電層と電気的
    に接続する外部電極を形成することをさらに有する光素
    子の製造方法。
  3. 【請求項３】 請求項１又は請求項２に記載の光素子の
    製造方法において、 前記半導体素子の前記第２の面に応力緩和層を形成した
    後、前記導電層を前記応力緩和層上に形成する光素子の
    製造方法。
  4. 【請求項４】 請求項２を引用する請求項３記載の光素
    子の製造方法において、 前記外部電極を、前記第２の面における前記応力緩和層
    に対応する位置に形成する光素子の製造方法。
  5. 【請求項５】 請求項１から請求項４のいずれかに記載
    の光素子の製造方法において、 前記半導体素子は、半導体ウエハから切断されてなる半
    導体チップである光素子の製造方法。
  6. 【請求項６】 請求項１から請求項４のいずれかに記載
    の光素子の製造方法において、 前記半導体素子は、半導体ウエハの一部であり、 前記半導体ウエハを、それぞれの前記半導体素子ごとに
    切断することをさらに有する光素子の製造方法。
  7. 【請求項７】 請求項１から請求項６のいずれかに記載
    の光素子の製造方法において、 前記導電層を形成した後に、前記第１の面側に光透過性
    部材を設けることをさらに有する光素子の製造方法。
  8. 【請求項８】 請求項５を引用する請求項７記載の光素
    子の製造方法において、 前記光透過性部材は、前記半導体チップと略同形状であ
    る光素子の製造方法。
  9. 【請求項９】 請求項６を引用する請求項７記載の光素
    子の製造方法において、 前記光透過性部材は、前記半導体ウエハと略同形状であ
    る光素子の製造方法。
  10. 【請求項１０】 請求項６を引用する請求項７記載の光
    素子の製造方法において、 前記光透過性部材は、前記半導体ウエハのそれぞれの前
    記半導体素子と略同形状であり、前記半導体ウエハのそ
    れぞれの前記半導体素子について電気的特性検査を行う
    ことによって良品部分の判定を行い、前記光透過性部材
    を、前記良品部分と判定されたいずれかの前記半導体素
    子に設ける光素子の製造方法。
  11. 【請求項１１】 請求項１０記載の光素子の製造方法に
    おいて、 前記半導体ウエハをそれぞれの前記半導体素子ごとに切
    断した後に、前記光透過性部材を設ける光素子の製造方
    法。
  12. 【請求項１２】 請求項７から請求項１１のいずれかに
    記載の光素子の製造方法において、 前記光透過性部材は、光学ガラスである光素子の製造方
    法。
  13. 【請求項１３】 請求項１から請求項１２のいずれかに
    記載の光素子の製造方法において、 前記第１の面側に、カラーフィルタを設けることをさら
    に有する光素子の製造方法。
  14. 【請求項１４】 請求項１から請求項１３のいずれかに
    記載の光素子の製造方法において、 前記導電層を形成した後に、前記第１の面側にマイクロ
    レンズを設けることをさらに有する光素子の製造方法。
  15. 【請求項１５】 光学部と、前記光学部と電気的に接続
    された電極と、を有する半導体チップからなる光素子で
    あって、 前記半導体チップは、貫通穴と、前記貫通穴の内壁面を
    含み、前記光学部が形成された側の第１の面から前記第
    １の面に対向する第２の面に亘って形成された導電層
    と、を有する光素子。
  16. 【請求項１６】 請求項１５記載の光素子において、 前記半導体チップの前記第２の面に形成され、前記導電
    層と電気的に接続してなる外部電極をさらに有する光素
    子。
  17. 【請求項１７】 請求項１５又は請求項１６に記載の光
    素子において、 前記半導体チップの前記第２の面に形成された応力緩和
    層をさらに有し、 前記導電層は、前記応力緩和層上に形成されてなる光素
    子。
  18. 【請求項１８】 請求項１６を引用する請求項１７記載
    の光素子において、 前記外部電極は、前記第２の面における前記応力緩和層
    に対応する位置に形成されてなる光素子。
  19. 【請求項１９】 請求項１５から請求項１８のいずれか
    に記載の光素子において、 前記半導体チップの前記第１の面側に設けられた光透過
    性部材をさらに有する光素子。
  20. 【請求項２０】 請求項１９記載の光素子において、 前記光透過性部材は、前記半導体チップと略同形状であ
    る光素子。
  21. 【請求項２１】 請求項１９又は請求項２０に記載の光
    素子において、 前記光透過性部材は、光学ガラスである光素子。
  22. 【請求項２２】 請求項１５から請求項２１のいずれか
    に記載の光素子において、 前記半導体チップの前記第１の面側に設けられたカラー
    フィルタをさらに有する光素子。
  23. 【請求項２３】 請求項１５から請求項２２のいずれか
    に記載の光素子において、 前記半導体チップの前記第１の面側に設けられたマイク
    ロレンズをさらに有する光素子。
  24. 【請求項２４】 光学部と、前記光学部と電気的に接続
    された電極と、を有する半導体チップからなる光素子を
    備え、 前記半導体チップは、貫通穴と、前記貫通穴の内壁面を
    含み、前記光学部が形成された側の第１の面から前記第
    １の面に対向する第２の面に亘って形成された導電層
    と、を有する電子機器。
  25. 【請求項２５】 請求項２４記載の電子機器において、 前記光素子からの信号に基づく画像を表示する表示部を
    さらに有する電子機器。
JP2001165017A 2000-07-11 2001-05-31 光素子及びその製造方法並びに電子機器 Withdrawn JP2002094082A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001165017A JP2002094082A (ja) 2000-07-11 2001-05-31 光素子及びその製造方法並びに電子機器
US09/901,037 US6703689B2 (en) 2000-07-11 2001-07-10 Miniature optical element for wireless bonding in an electronic instrument
CN01122850A CN1333570A (zh) 2000-07-11 2001-07-11 光元件及其制造方法和电子装置
US10/759,266 US7074632B2 (en) 2000-07-11 2004-01-20 Miniature optical element for wireless bonding in an electronic instrument
US11/437,805 US7276738B2 (en) 2000-07-11 2006-05-22 Miniature optical element for wireless bonding in an electronic instrument
US11/896,708 US7544973B2 (en) 2000-07-11 2007-09-05 Miniature optical element for wireless bonding in an electronic instrument
US12/453,301 US7879633B2 (en) 2000-07-11 2009-05-06 Miniature optical element for wireless bonding in an electronic instrument

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000209352 2000-07-11
JP2000-209352 2000-07-11
JP2001165017A JP2002094082A (ja) 2000-07-11 2001-05-31 光素子及びその製造方法並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007005167A Division JP2007134735A (ja) 2000-07-11 2007-01-12 光素子及びその製造方法並びに電子機器

Publications (1)

Publication Number Publication Date
JP2002094082A true JP2002094082A (ja) 2002-03-29

Family

ID=26595772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001165017A Withdrawn JP2002094082A (ja) 2000-07-11 2001-05-31 光素子及びその製造方法並びに電子機器

Country Status (3)

Country Link
US (5) US6703689B2 (ja)
JP (1) JP2002094082A (ja)
CN (1) CN1333570A (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153260A (ja) * 2002-10-11 2004-05-27 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2005022631A1 (ja) * 2003-08-28 2005-03-10 Fujikura Ltd. 半導体パッケージおよびその製造方法
JP2005533587A (ja) * 2002-07-26 2005-11-10 ディテクション、テクノロジー、オサケ、ユキチュア 画像検出器用半導体構造
JP2006501641A (ja) * 2002-09-03 2006-01-12 アトメル グルノーブル ソシエテ アノニム 光マイクロシステム及びその形成方法
JP2006013454A (ja) * 2004-05-25 2006-01-12 Canon Inc 貫通孔形成方法、半導体装置及びその製造方法
JP2006013447A (ja) * 2004-05-24 2006-01-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006019363A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006073852A (ja) * 2004-09-03 2006-03-16 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2006186288A (ja) * 2004-09-14 2006-07-13 Sony Chem Corp 機能素子実装モジュール及びその製造方法
US7112863B2 (en) 2003-04-16 2006-09-26 Seiko Epson Corporation Optical device, optical module, semiconductor apparatus and its manufacturing method, and electronic apparatus
KR100634419B1 (ko) 2005-09-26 2006-10-16 삼성전자주식회사 이미지 센서 및 그 제조방법
JP2007067016A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007067017A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7221051B2 (en) 2004-01-23 2007-05-22 Sharp Kabushiki Kaisha Semiconductor device, module for optical devices, and manufacturing method of semiconductor device
JP2007520051A (ja) * 2003-09-23 2007-07-19 マイクロン テクノロジー，インコーポレイテッド 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム
JP2007287849A (ja) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd 半導体発光素子
JP2007311533A (ja) * 2006-05-18 2007-11-29 Tdk Corp 光学半導体装置及びその製造方法
JP2008160142A (ja) * 2008-01-23 2008-07-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009016691A (ja) * 2007-07-06 2009-01-22 Toshiba Corp 固体撮像素子、この固体撮像素子を用いたカメラモジュール及び半導体装置の製造方法
JP2009076629A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 半導体装置とその製造方法
JP2009135529A (ja) * 2009-03-13 2009-06-18 Sanyo Electric Co Ltd 半導体装置
US7745931B2 (en) 2003-06-09 2010-06-29 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010199602A (ja) * 2010-04-16 2010-09-09 Sony Corp 固体撮像素子及びその製造方法
US7919875B2 (en) 2003-08-06 2011-04-05 Sanyo Electric Co., Ltd. Semiconductor device with recess portion over pad electrode
JP2011103473A (ja) * 2010-12-17 2011-05-26 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2011166168A (ja) * 2011-05-16 2011-08-25 Shinko Electric Ind Co Ltd 半導体装置
JP4759677B2 (ja) * 2004-06-29 2011-08-31 ラウンド ロック リサーチ リミテッド ライアビリティー カンパニー パッケージ化マイクロ電子イメージャおよびマイクロ電子イメージャをパッケージ化する方法
JP2011187992A (ja) * 2002-10-31 2011-09-22 Samsung Electronics Co Ltd 基板貫通の相互接続部を形成する方法
US8278213B2 (en) 2004-02-17 2012-10-02 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP2014003307A (ja) * 2003-01-08 2014-01-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2014154618A (ja) * 2013-02-06 2014-08-25 Seiko Epson Corp シリコン基板の加工方法、素子付き基板、及び、流路形成基板

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
AU2002356147A1 (en) * 2001-08-24 2003-03-10 Schott Glas Method for producing contacts and printed circuit packages
FR2829292B1 (fr) * 2001-08-31 2004-09-10 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
JP4000507B2 (ja) 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
US20030151132A1 (en) * 2002-02-14 2003-08-14 Crippen Warren Stuart Microelectronic die providing improved heat dissipation, and method of packaging same
US20060246621A1 (en) * 2002-02-14 2006-11-02 Intel Corporation Microelectronic die including thermally conductive structure in a substrate thereof and method of forming same
IL164290A0 (en) * 2002-04-15 2005-12-18 Schott Ag Method for forming housings for electronic components and electronic components that are hermetically encapsulated thereby
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
KR100476558B1 (ko) * 2002-05-27 2005-03-17 삼성전기주식회사 이미지 센서 모듈 및 그 제작 공정
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
EP1376212A1 (fr) * 2002-06-21 2004-01-02 Asulab S.A. Cellule d'affichage, notamment à cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion à électronique de commande
JP4443865B2 (ja) * 2002-06-24 2010-03-31 富士フイルム株式会社 固体撮像装置およびその製造方法
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
EP1686619A3 (en) * 2002-07-29 2007-01-03 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing the same
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004241695A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 光デバイスの製造方法
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
EP1482553A3 (en) * 2003-05-26 2007-03-28 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7098518B1 (en) 2003-08-27 2006-08-29 National Semiconductor Corporation Die-level opto-electronic device and method of making same
CN100470769C (zh) * 2003-08-28 2009-03-18 株式会社藤仓 半导体封装体及其制造方法
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007510291A (ja) * 2003-10-27 2007-04-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ カメラモジュール及びこのようなカメラモジュールの製造方法
US7859586B2 (en) * 2003-12-18 2010-12-28 Panasonic Corporation Solid-state imaging device, its production method, camera with the solid-state imaging device, and light receiving chip
JPWO2005067061A1 (ja) * 2003-12-26 2007-12-20 日本電気株式会社 光素子一体型半導体集積回路及びその製造方法
US7303400B2 (en) * 2004-01-27 2007-12-04 United Microelectronics Corp. Package of a semiconductor device with a flexible wiring substrate and method for the same
US6925781B1 (en) * 2004-02-03 2005-08-09 Playtex Products, Inc. Integrated cutting tool for waste disposal method and apparatus
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7601649B2 (en) * 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
JP4381274B2 (ja) * 2004-10-04 2009-12-09 シャープ株式会社 半導体装置およびその製造方法
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
CN101065844B (zh) * 2005-01-04 2010-12-15 株式会社映煌 固体摄像装置及其制造方法
KR100638720B1 (ko) * 2005-01-28 2006-10-30 삼성전기주식회사 광학 필터의 이물질 불량을 최소화한 카메라 모듈
JP2006228837A (ja) * 2005-02-15 2006-08-31 Sharp Corp 半導体装置及びその製造方法
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
TWI264807B (en) * 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
TWI244186B (en) * 2005-03-02 2005-11-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US7285434B2 (en) * 2005-03-09 2007-10-23 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
JP2006278610A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
GB0518613D0 (en) * 2005-09-13 2005-10-19 Eastman Kodak Co Method of forming conductive tracks
US8154105B2 (en) * 2005-09-22 2012-04-10 International Rectifier Corporation Flip chip semiconductor device and process of its manufacture
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007165696A (ja) * 2005-12-15 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7485528B2 (en) * 2006-07-14 2009-02-03 Micron Technology, Inc. Method of forming memory devices by performing halogen ion implantation and diffusion processes
US7344959B1 (en) * 2006-07-25 2008-03-18 International Business Machines Corporation Metal filled through via structure for providing vertical wafer-to-wafer interconnection
TWI313050B (en) * 2006-10-18 2009-08-01 Advanced Semiconductor Eng Semiconductor chip package manufacturing method and structure thereof
US7767544B2 (en) * 2007-04-12 2010-08-03 Micron Technology Inc. Semiconductor fabrication method and system
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US20080284041A1 (en) * 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP2008305938A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009064839A (ja) * 2007-09-04 2009-03-26 Panasonic Corp 光学デバイス及びその製造方法
US7547630B2 (en) * 2007-09-26 2009-06-16 Texas Instruments Incorporated Method for stacking semiconductor chips
JP2009099591A (ja) * 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
JP5197219B2 (ja) * 2007-11-22 2013-05-15 パナソニック株式会社 半導体装置およびその製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
JP4713602B2 (ja) * 2008-02-21 2011-06-29 パナソニック株式会社 基板モジュールおよびその製造方法ならびに電子機器
TWI389291B (zh) * 2008-05-13 2013-03-11 財團法人工業技術研究院 三維堆疊晶粒封裝結構
TWI420648B (zh) * 2008-05-13 2013-12-21 Ind Tech Res Inst 三維堆疊晶粒封裝結構的製造方法
JP5185019B2 (ja) * 2008-08-25 2013-04-17 パナソニック株式会社 半導体装置及びそれを用いた電子機器
JP2010114390A (ja) * 2008-11-10 2010-05-20 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
KR100990110B1 (ko) * 2009-08-18 2010-10-29 엘지전자 주식회사 태양 전지
US20110042576A1 (en) * 2009-08-20 2011-02-24 Icemos Technology Ltd. Direct wafer-bonded through-hole photodiode
US8564133B2 (en) * 2009-08-20 2013-10-22 Ying-Nan Wen Chip package and method for forming the same
JP2011198853A (ja) * 2010-03-17 2011-10-06 Fujifilm Corp マイクロレンズ非搭載の光電変換膜積層型固体撮像素子及びその製造方法並びに撮像装置
CN102792471A (zh) * 2010-04-01 2012-11-21 松下电器产业株式会社 发光二极管元件及发光二极管装置
CN102986035B (zh) 2010-05-11 2016-05-18 荷兰能源建设基金中心 太阳能电池及其制造方法
NL2004698C2 (en) * 2010-05-11 2011-11-15 Stichting Energie Solar cell and method of manufacturing such a solar cell.
US8362606B2 (en) * 2010-07-29 2013-01-29 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package
CN102157408B (zh) * 2011-01-31 2012-11-21 江阴长电先进封装有限公司 通孔互联型圆片级mosfet封装结构及实现方法
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
US8890191B2 (en) * 2011-06-30 2014-11-18 Chuan-Jin Shiu Chip package and method for forming the same
TWI502692B (zh) * 2011-07-29 2015-10-01 精材科技股份有限公司 晶片封裝體及其形成方法
US8900913B2 (en) * 2011-08-19 2014-12-02 Chuan-Jin Shiu Chip package and method for forming the same
US20130307147A1 (en) * 2012-05-18 2013-11-21 Xintec Inc. Chip package and method for forming the same
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
CN104201115A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
US10304765B2 (en) * 2017-06-08 2019-05-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN110838451A (zh) * 2019-11-15 2020-02-25 华天科技（昆山）电子有限公司 半导体器件及三维封装方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3903427A (en) * 1973-12-28 1975-09-02 Hughes Aircraft Co Solar cell connections
JPS5326689A (en) 1976-08-25 1978-03-11 Hitachi Ltd Semiconductor integrated circuit unit
JPS607868B2 (ja) 1979-07-31 1985-02-27 株式会社日立製作所 課金方式
US4377316A (en) * 1981-02-27 1983-03-22 International Business Machines Corporation High density interconnection means for chip carriers
US4348253A (en) * 1981-11-12 1982-09-07 Rca Corporation Method for fabricating via holes in a semiconductor wafer
JPS58170052A (ja) 1982-03-31 1983-10-06 Sony Corp 固体撮像装置の製法
JPS59222954A (ja) 1983-06-01 1984-12-14 Hitachi Ltd 積層半導体集積回路およびその製法
US4696885A (en) 1983-09-06 1987-09-29 Energy Conversion Devices, Inc. Method of forming a large surface area integrated circuit
JPS61128564A (ja) 1984-11-28 1986-06-16 Fujitsu Ltd 半導体装置
JPS62243370A (ja) 1986-04-15 1987-10-23 Nec Corp 高周波電界効果トランジスタ
JP2578774B2 (ja) 1986-09-02 1997-02-05 日本板硝子株式会社 レンズ付きモジュ−ルの製造方法
JPS63126250A (ja) 1986-11-15 1988-05-30 Mitsubishi Electric Corp 半導体装置、およびその製造方法
JPH0826825B2 (ja) 1987-02-28 1996-03-21 日本電装株式会社 蒸発燃料処理装置
US5162258A (en) * 1988-10-17 1992-11-10 Lemnios Zachary J Three metal personalization of application specific monolithic microwave integrated circuit
US5108562A (en) * 1991-02-06 1992-04-28 International Business Machines Electrolytic method for forming vias and through holes in copper-invar-copper core structures
JP3016910B2 (ja) 1991-07-19 2000-03-06 富士通株式会社 半導体モジュール構造
JPH05251455A (ja) 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
JP2988556B2 (ja) 1992-09-24 1999-12-13 松下電子工業株式会社 マイクロレンズの製造方法および半導体装置の製造方法
DE69408558T2 (de) * 1993-05-28 1998-07-23 Toshiba Ave Kk Verwendung einer anisotropischen leitfähigen Schicht für die Verbindung von Anschlussleitern einer Leiterplatte mit den elektrischen Anschlusskontakten einer photoelektrischen Umwandlungsvorrichtung und Verfahren zur Montage dieser Vorrichtung
JPH09506712A (ja) 1993-12-13 1997-06-30 ハネウエル・インコーポレーテッド 赤外線デバイス用集積シリコン真空マイクロパッケージ
JP2730492B2 (ja) 1994-10-25 1998-03-25 日本電気株式会社 半導体装置
JP3356921B2 (ja) 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
WO2004100260A1 (ja) * 1995-05-19 2004-11-18 Kouta Noda 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
DE19549228A1 (de) 1995-12-21 1997-06-26 Heidenhain Gmbh Dr Johannes Optoelektronisches Sensor-Bauelement
JPH1010374A (ja) 1996-06-25 1998-01-16 Sony Corp 受発光機構素子および光通信素子とその製造方法
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
JPH10125741A (ja) * 1996-10-16 1998-05-15 Oki Electric Ind Co Ltd 集積回路及び集積回路の製造方法及び集積回路の評価方法
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
FR2770339B1 (fr) * 1997-10-27 2003-06-13 Commissariat Energie Atomique Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP3672436B2 (ja) * 1998-05-19 2005-07-20 シャープ株式会社 太陽電池セルの製造方法
WO2000036650A1 (en) 1998-12-16 2000-06-22 Seiko Epson Corporation Semiconductor chip, semiconductor device, circuit board and electronic equipment and production methods for them
JP2000196014A (ja) 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体チップ、及びその半導体チップが搭載された半導体装置
TW442873B (en) * 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
US6171883B1 (en) * 1999-02-18 2001-01-09 Taiwan Semiconductor Manufacturing Company Image array optoelectronic microelectronic fabrication with enhanced optical stability and method for fabrication thereof
US6404061B1 (en) * 1999-02-26 2002-06-11 Rohm Co., Ltd. Semiconductor device and semiconductor chip
JP2000261007A (ja) 1999-03-08 2000-09-22 Canon Inc 半導体装置
FR2805709B1 (fr) * 2000-02-28 2002-05-17 Commissariat Energie Atomique Connexion electrique entre deux faces d'un substrat et procede de realisation
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US20020096760A1 (en) * 2001-01-24 2002-07-25 Gregory Simelgor Side access layer for semiconductor chip or stack thereof
AU2002356147A1 (en) * 2001-08-24 2003-03-10 Schott Glas Method for producing contacts and printed circuit packages
US6784056B2 (en) * 2001-10-26 2004-08-31 Texas Instruments Incorporated Flash memory cell process using a hardmask

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533587A (ja) * 2002-07-26 2005-11-10 ディテクション、テクノロジー、オサケ、ユキチュア 画像検出器用半導体構造
US8159049B2 (en) 2002-07-26 2012-04-17 Detection Technology Oy Semiconductor structure for imaging detectors
JP2006501641A (ja) * 2002-09-03 2006-01-12 アトメル グルノーブル ソシエテ アノニム 光マイクロシステム及びその形成方法
JP2004153260A (ja) * 2002-10-11 2004-05-27 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011187992A (ja) * 2002-10-31 2011-09-22 Samsung Electronics Co Ltd 基板貫通の相互接続部を形成する方法
JP2014003307A (ja) * 2003-01-08 2014-01-09 Semiconductor Energy Lab Co Ltd 表示装置
US7112863B2 (en) 2003-04-16 2006-09-26 Seiko Epson Corporation Optical device, optical module, semiconductor apparatus and its manufacturing method, and electronic apparatus
US8101496B2 (en) 2003-06-09 2012-01-24 Semiconductor Components Industries, Llc Method of manufacturing ball grid array type semiconductor device
US7745931B2 (en) 2003-06-09 2010-06-29 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US7919875B2 (en) 2003-08-06 2011-04-05 Sanyo Electric Co., Ltd. Semiconductor device with recess portion over pad electrode
JP2009194396A (ja) * 2003-08-28 2009-08-27 Fujikura Ltd 半導体パッケージおよびその製造方法
WO2005022631A1 (ja) * 2003-08-28 2005-03-10 Fujikura Ltd. 半導体パッケージおよびその製造方法
KR101180815B1 (ko) * 2003-08-28 2012-09-07 올림푸스 가부시키가이샤 반도체 패키지 및 그 제조 방법
AU2004268299B2 (en) * 2003-08-28 2009-05-21 Olympus Corporation Semiconductor package and manufacturing method thereof
JP2007520051A (ja) * 2003-09-23 2007-07-19 マイクロン テクノロジー，インコーポレイテッド 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム
US7221051B2 (en) 2004-01-23 2007-05-22 Sharp Kabushiki Kaisha Semiconductor device, module for optical devices, and manufacturing method of semiconductor device
US8278213B2 (en) 2004-02-17 2012-10-02 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP2006013447A (ja) * 2004-05-24 2006-01-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006013454A (ja) * 2004-05-25 2006-01-12 Canon Inc 貫通孔形成方法、半導体装置及びその製造方法
JP4759677B2 (ja) * 2004-06-29 2011-08-31 ラウンド ロック リサーチ リミテッド ライアビリティー カンパニー パッケージ化マイクロ電子イメージャおよびマイクロ電子イメージャをパッケージ化する方法
JP2006019363A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006073852A (ja) * 2004-09-03 2006-03-16 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2006186288A (ja) * 2004-09-14 2006-07-13 Sony Chem Corp 機能素子実装モジュール及びその製造方法
US7727819B2 (en) 2004-09-14 2010-06-01 Sony Corporation Process for producing a functional device-mounted module
US7855440B2 (en) 2004-09-14 2010-12-21 Sony Corporation Functional device-mounted module and a process for producing the same
JP2007067016A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007067017A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR101177472B1 (ko) 2005-08-29 2012-08-28 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100634419B1 (ko) 2005-09-26 2006-10-16 삼성전자주식회사 이미지 센서 및 그 제조방법
JP2007287849A (ja) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd 半導体発光素子
JP2007311533A (ja) * 2006-05-18 2007-11-29 Tdk Corp 光学半導体装置及びその製造方法
JP2009016691A (ja) * 2007-07-06 2009-01-22 Toshiba Corp 固体撮像素子、この固体撮像素子を用いたカメラモジュール及び半導体装置の製造方法
JP2009076629A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 半導体装置とその製造方法
JP2008160142A (ja) * 2008-01-23 2008-07-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009135529A (ja) * 2009-03-13 2009-06-18 Sanyo Electric Co Ltd 半導体装置
JP2010199602A (ja) * 2010-04-16 2010-09-09 Sony Corp 固体撮像素子及びその製造方法
JP2011103473A (ja) * 2010-12-17 2011-05-26 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2011166168A (ja) * 2011-05-16 2011-08-25 Shinko Electric Ind Co Ltd 半導体装置
JP2014154618A (ja) * 2013-02-06 2014-08-25 Seiko Epson Corp シリコン基板の加工方法、素子付き基板、及び、流路形成基板

Also Published As

Publication number Publication date
US6703689B2 (en) 2004-03-09
US7544973B2 (en) 2009-06-09
CN1333570A (zh) 2002-01-30
US20020019069A1 (en) 2002-02-14
US20040147051A1 (en) 2004-07-29
US7074632B2 (en) 2006-07-11
US7276738B2 (en) 2007-10-02
US20090221108A1 (en) 2009-09-03
US20080009087A1 (en) 2008-01-10
US7879633B2 (en) 2011-02-01
US20060208331A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
JP2002094082A (ja) 光素子及びその製造方法並びに電子機器
JP4329235B2 (ja) 半導体装置及びその製造方法
US6852621B2 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
TWI387083B (zh) 包含貫穿孔電極與光傳輸基板的半導體封裝
US8174090B2 (en) Packaging structure
JP3879816B2 (ja) 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
CN100377361C (zh) 图像感应器模块与晶圆级封装的结构及其形成方法
US7279782B2 (en) FBGA and COB package structure for image sensor
TWI251314B (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
US6642615B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
KR100841499B1 (ko) 반도체 장치 및 그 제조 방법
WO2005022631A1 (ja) 半導体パッケージおよびその製造方法
CN101814476A (zh) 半导体装置
CN101807592A (zh) 固体摄像装置
TWI442535B (zh) 電子元件封裝體及其製作方法
KR100712159B1 (ko) 반도체 장치 및 그 제조 방법
JP3481899B2 (ja) 半導体装置の製造方法
JP2007134735A (ja) 光素子及びその製造方法並びに電子機器
CN218350539U (zh) 封装件
TW571419B (en) Semiconductor device and manufacturing method thereof
JP3566848B2 (ja) 半導体装置及びその製造方法
JP5226640B2 (ja) 半導体装置および半導体装置の製造方法
JP2005294875A (ja) 半導体装置及びその製造方法
JP3687436B2 (ja) 半導体装置の製造方法
CN100426478C (zh) 应用于系统封装的三维互连内插器及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061115

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070112