JP2000196014A - 半導体チップ、及びその半導体チップが搭載された半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】ボンディングワイヤーを用いることなく、組み
立てられる半導体チップ及びその半導体チップを用いた
半導体装置を提供する。 【解決手段】この半導体チップ１３は、半導体基板１８
に表面から裏面まで貫通するスルーホール２０が形成さ
れ、該スルーホール２０内に充填された低融点金属２８
によって基盤１５のリードパッドに接続されている。半
導体チップ１３には、複数の半導体素子が形成されてお
り、各半導体素子を接続する金属薄膜と、低融点金属と
が電気的に接続されているので、リードパッド２６を介
して、半導体チップ１３の内部回路を外部回路に接続す
ることができる。ボンディングワイヤーを用いないの
で、ＣＣＤ素子に適している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体チップ及び
その半導体チップを搭載した半導体装置の技術分野にか
かり、特に、医療用ＣＣＤ(Charge Coupled Device )等
に特に有効な半導体組立技術に関する。

【０００２】

【従来の技術】例えば、内視鏡等の医療用の撮影装置で
用いられるＣＣＤ等の撮像デバイスには強い小型化の要
求がある。従来のＣＣＤの組立方法は、図７に示すよう
に、基盤となるヘッダー１６４の中央部上に、半導体チ
ップ１６６の半導体素子が形成された面を上方に向け、
その裏面をヘッダー１６４側に向けて配置し、位置決め
した後、接着固定しており、次いで、ヘッダー１６４の
外周部に設けられ、リード１６８に接続されたリードパ
ッド(接続部)１７０と、半導体チップ１６６の外周部に
設けられたボンディングパッド１７２とをボンディング
ワイヤー１７４によって電気的に接続し、製品として完
成させている。

【０００３】しかしながら、このボンディングワイヤー
１７４を接続させるためのリードパッド１７２は、半導
体チップ１６６の外側に配置しなければならず、前述の
ＣＣＤを超小型化し、かつ、ヘッダー１６４上の面積を
小さくするための大きな障害となっている。

【０００４】また、特にＣＣＤ等の撮像デバイスの場合
は、ボンディングワイヤー１７４による光の乱反射もＣ
ＣＤ素子の性能を悪化させてしまう原因の１つとなるた
め、これを排除する技術も求められている。

【０００５】

【発明が解決しようとする課題】本発明は、上記従来技
術の不都合を解決するために創作されたものであり、そ
の目的は、ボンディングワイヤーを用いることなく、半
導体チップをボンディングすることができる半導体装置
を提供することにある。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体チップであって、半
導体基板の所定位置に、該半導体基板の表面から裏面ま
で貫通する複数のスルーホールが形成されていることを
特徴とする。

【０００７】請求項２記載の発明は、請求項１記載の半
導体チップであって、前記スルーホール内周面は絶縁膜
が形成されていることを特徴とする。

【０００８】請求項３記載の発明は、請求項１又は請求
項２のいずれか１項記載の半導体チップであって、前記
スルーホール内には、低融点金属が存することを特徴と
する。

【０００９】請求項４記載の発明は、複数の半導体素子
が形成され、前記半導体素子間が金属薄膜で接続された
請求項１乃至請求項３のいずれか１項記載の半導体チッ
プであって、前記低融点金属と前記金属薄膜とは電気的
に接続されていることを特徴とする。

【００１０】請求項５記載の発明は、請求項４記載の半
導体チップの複数個が積層され、前記低融点金属によっ
て相互に固定されたことを特徴とする。

【００１１】請求項６記載の発明は、基盤を有し、該基
盤上に請求項４又は請求項５のいずれか１項記載の半導
体素子が搭載された半導体装置であって、前記基盤表面
には、金属被膜から成る接続部が形成され、該接続部
に、前記スルーホール内の低融点金属が接続されたこと
を特徴とする。

【００１２】本発明は上記のように構成されており、半
導体基板の所定位置に、表面から裏面まで貫通する複数
のスルーホールが形成されており、このスルーホールを
用いると、半導体チップを基盤上に搭載することができ
る。

【００１３】例えば、スルーホール内に絶縁膜が形成さ
れている場合、スルーホール内を導電性物質で充填して
も導電性物質と半導体基板とは短絡しない。従って、複
数のスルーホール内に導電性物質を充填し、裏面に配置
した基盤と、半導体チップ表面側に形成された金属薄膜
とを、互いに絶縁した状態で電気的に接続させることが
できる。この場合、半導体チップ中で半導体素子が形成
された面を上方に向けることができるので、ＣＣＤに適
している。

【００１４】また、導電性物質に半田等の低融点金属を
用いた場合、半導体チップと基盤とを機械的にも接続さ
せることができる。この場合、複数の半導体チップを積
層させることもできる。

【００１５】

【発明の実施の形態】以下に、添付の図面に示す実施形
態に基づいて、本発明の半導体チップ及び半導体装置を
詳細に説明する。

【００１６】図１の符号１３は、本発明の半導体チップ
の一実施例であり、同図符号１０は、その半導体チップ
１３が基盤１５上に搭載された本発明の半導体装置の一
実施例である。この図１は、本発明を説明するための概
念図であり、ここでは半導体チップ１３は、例えば医療
用ＣＣＤ等の高密度の集積回路である。

【００１７】この半導体装置１０の基盤１０は、絶縁物
から成るヘッダー１４と、該ヘッダー１４複数本のリー
ド２４とを有している。

【００１８】半導体チップ１３の片面には半導体素子が
形成されており、その面が上方に向けられ、裏面がヘッ
ダー１４表面側に向けられた状態で、該ヘッダー１４上
に固定されている。

【００１９】この図１では、半導体チップ１２は、接着
ペースト１６によってヘッダー１４上に貼付されている
が、必ずしも接着ペースト１６は必要ではなく、後記詳
述するように、スルーホール２０内に充填された半田等
の低融点金属２８だけで、固定するようにしてもよい。

【００２０】この半導体チップ１３には、図７に示す従
来の半導体チップのボンディングパッドの形成位置に相
当する外周部の所定位置に、半導体基板１８の表面から
裏面まで貫通する複数のスルーホール２０が形成されて
いる。

【００２１】半導体チップ１３上には、不図示の金属薄
膜から成る内部配線が引き回されており、半導体チップ
１２片面に形成された半導体素子は、その内部配線によ
って相互に接続されている。また、半導体チップ１２の
スルーホール２０上には、ボンディングパッド２２が形
成されており、該ボンディングパッド２２は、内部配線
によって半導体素子が形成する電気回路に接続されてい
る。

【００２２】これに対し、ヘッダー１４の上部には、金
属被膜で構成された複数のリードパッド(接続部)２６
が、互いに絶縁した状態で形成されている。このホンデ
ィングパッド２６は、搭載対象の半導体チップ１３の各
スルーホール２０の位置に対応した位置に形成されてお
り、後述するように、各スルーホール２０内部に充填さ
れた低融点金属２８によって互いに電気的に接続されて
おり、その結果、ヘッダー１４上のリードパッド２６
は、低融点金属２８と、半導体チップ上のリードパッド
２６と、内部配線とを介して、半導体素子が構成する電
気回路と接続されている。

【００２３】以下、本発明の半導体装置１０の構造をよ
り明確に理解するために、図２、図３、図４および図５
を参照しながら、その製造工程および組立工程の手順の
一例について説明する。

【００２４】まず、半導体チップ１３の製造工程では、
従来公知のウェハー製造工程を利用して、半導体基板で
あるシリコン基板１８の上にＣＣＤの素子を形成し、こ
のシリコン基板１８の上全面に層間絶縁膜３０を堆積
し、さらにこの層間絶縁膜３０の上に内部配線となるア
ルミ配線３２を形成した後、ボンディングパッドに相当
する領域の中央部もしくはその近傍にスルーホール２０
を形成する(図１(ａ))。

【００２５】なお、スルーホール２０は、この段階で
は、シリコン基板１８の裏面まで貫通させるのではな
く、例えばシリコン基板１８の厚さが４００μｍである
場合、相対的に１００〜２００μｍまで掘る。このスル
ーホール２０は、例えばレーザーによる機械的な方法
や、ウェットエッチングによる化学的な方法等を用いて
形成することができるが、プラズマによるドライエッチ
ングが、最も精度良くスルーホール２０を形成すること
ができるため好ましい。

【００２６】続いて、全面に表面保護膜３４を堆積し、
その上にエッチングマスク(フォトレジスト)３６を形成
して(図２(ｂ))、フォトリソグラフィー工程により、ま
ず、スルーホール２０上およびスルーホール２０内の表
面保護膜３４を除去し(図２(ｃ))、続いて、同じくフォ
トリソグラフィー工程によって、表面保護膜３４の一部
をエッチング除去することにより、スルーホール２０開
孔部周辺のアルミ配線３２の一部を露出させる(図２
(ｄ))。

【００２７】続いて、例えばシリコンナイトライド膜、
シリコンオキサイド膜等の絶縁膜３８を表面全面に堆積
し、スルーホール２０内にも絶縁膜３８を堆積させた後
(図３(ｅ))、ドライエッチングにより、スルーホール２
０内部に堆積された絶縁膜３８以外の、アルミ配線３２
や表面保護膜３４上に堆積された絶縁膜３８を除去する
(図３(ｆ))。この際、ドライエッチングを異方性エッチ
ングで行うことにより、スルーホール２０内の絶縁膜３
８を残しつつ、これ以外の部分の絶縁膜３８を除去する
ことができる。

【００２８】続いて、ボンディングパッドとなるアルミ
層４０を表面全面に堆積し(図３(ｇ))、これをフォトリ
ソグラフィー工程によってエッチングすることにより、
スルーホール２０の内部を含み、露出させたアルミ配線
３２に接触するまでの範囲にボンディングパッド４２を
形成する(図３(ｈ))。

【００２９】なお、このボンディングパッド４２は、低
融点金属２８とアルミ配線３２とを接続させるものであ
り、電気的な接続を採るためには、アルミ配線３２自体
を用いることも可能である。

【００３０】ボンディングパッド４２は、図示例の場
合、スルーホール２０内壁の一部にだけ残るようにして
いるが、本発明はこれに限定されず、スルーホール２０
の内部全面に残すようにしてもよい。

【００３１】続いて、スルーホール２０および半導体チ
ップ１３の表面保護のために、ウェハーの表面全面をワ
ックス４４でコーティングした後(図４(ｉ))、機械的切
削研磨、化学的エッチング、又は両者を併用し、シリコ
ン基板(ウェハー)１８の裏面をスルーホール２０の底部
に到達するまで研摩して除去する(図４(ｊ))。

【００３２】その後、ＣＶＤ法(Chemical Vapor Deposi
tion：化学気相成長法)により、例えばシリコンナイト
ライド膜やシリコンオキサイド膜等の絶縁膜４６をウェ
ハーの裏面全面に堆積し、溶剤等を用いてウェハー表面
にコーティングしたワックス４４を除去することによ
り、ウェハーの表面から裏面まで貫通するスルーホール
を形成すると、本発明の一例の半導体チップ１２が得ら
れる(図４(ｋ))。

【００３３】以上の各工程を行った後、一旦ウェハー状
態でプロービングテストを行った後、ダイシング工程に
よって個々のチップに分割し、良品だけを選択し、後記
する組立工程を行う。

【００３４】組立工程では、まず、ヘッダー１４上のリ
ードパッド２６の上に形成された低融点金属２８と半導
体チップ１２のスルーホール２０とを位置決めし、半導
体チップ１２をヘッダー１４上に載置する(図５(ａ))。

【００３５】ここで、ヘッダー１４の上部の、半導体チ
ップ１２の各々スルーホール２０の形成位置に対応する
各々の位置には、リード２４に接続されたリードパッド
２６が形成されている。各々のリードパッド２６の上に
は、低温で溶融する低融点金属２８の層が予め形成され
ており、リードパッド２６が存しない部分には、必要に
応じ、接着ペースト(図５(ａ)、(ｂ)では図示しない。)
が配置されている。

【００３６】半導体チップ１２の載置後、比較的低温の
熱処理により、低融点金属２８の層を溶融させる。この
時、低融点金属２８は、半導体チップ１２に形成された
スルーホール２０の裏面側開口部と接触しており、低融
点金属２８の溶融物は、毛細管現象により半導体チップ
１２のスルーホール２０内を上昇する。

【００３７】低融点金属２８の溶融物がスルーホール２
０上部まで達すると、半導体チップ１３表面に形成され
たボンディングパッド４２と接触し、冷却すると、その
間に金属結合が形成され、スルーホール２０内が低融点
金属２８で充填された半導体チップ１３が得られる(図
５(ｂ))。基盤１５と半導体チップ１３とは、低融点金
属２８によって電気的、機械的に強固に接続された半導
体装置１０が得られる。

【００３８】スルーホール２０の内周面及び半導体チッ
プ１３の底面には、絶縁膜３８、４６が形成されている
ので、低融点金属２８は、半導体基板１８とは接触して
おらず、半導体チップ１３の各ボンディングパッド４２
が、低融点金属２８及びリードパッド２６によって、個
別にリード２４に接続されている。

【００３９】以上説明したように、本発明の半導体チッ
プ１２、１３及び半導体装置１０によれば、ボンディン
グワイヤーが不要であり、組立が容易である。また、本
実施例のように、医療用のＣＣＤである場合、ボンディ
ングワイヤーによる光の乱反射がなく、特性を向上させ
ることができる。更にまた、ボンディングワイヤーが不
要なため、ピン数が増加した場合であっても、組立工程
が増加することはない。

【００４０】なお、本発明の半導体装置１０では、ボン
ディングパッド４２を必ずしも半導体チップの外周部に
配置する必要はない。例えば半導体チップ１３の中央部
に集中的に配置したり、半導体チップ１３内の任意の位
置に配置することもできる。従って、半導体チップ１３
のサイズを小型化することができるし、また、ヘッダー
１４も半導体チップ１３と同等のサイズまで小型化する
ことができ、半導体装置１０全体のサイズを極めて小型
化することができる。

【００４１】次に、本発明の半導体装置の他の例につい
て説明する。図６の符号４８は、その半導体装置を示し
ている。この半導体装置４８では、３つの半導体チップ
５１，５２，５４が積層されて１つの半導体チップ５０
を形成しており、その半導体チップ５０が基盤５６上に
位置決めして組み立てられている。

【００４２】半導体装置４８においては、下層の２個の
半導体チップ５１、５２は、図１の半導体チップ１３と
同じ構成を有するもので、図示例の場合、最下層の半導
体チップ５１は、素子形成面の裏面を基盤５６側に向
け、基盤５６上に配置されている。中央の半導体チップ
５２は、素子形成面の裏面を最下層の半導体チップ５１
に向け、その半導体チップ５１上に配置されている。

【００４３】各半導体チップ５１、５２は、その外周付
近の所定の位置に、半導体基板の表面から裏面まで貫通
する複数のスルーホール５８が形成されており、各々の
スルーホール５８の上部にはボンディングパッド６０が
形成されている。

【００４４】これに対し、基盤５６は、図１に示すヘッ
ダー１４に相当するもので、その上部には、半導体チッ
プ５１の各々のスルーホール５８の形成位置に各々対応
する位置に、図５(ａ)、(ｂ)で示したリード２４と同様
のリード、又は半導体チップ５１上に形成された配線膜
と同様の金属配線膜が形成されている。基盤５６の各々
のリード又は金属配線膜は、半導体チップ５１の各々の
ボンディングパッド６０と、半導体チップ５１のスルー
ホール５８の内部に充填されたソルダー６２を介して各
々電気的に接続されている。

【００４５】最上部の半導体チップ５４は、図示例の場
合、例えば従来公知の製造工程によって製造されたもの
で、その外周部の所定の位置に、ボンディングパッドが
形成されている。この半導体チップ５４は、素子形成面
を、中層の半導体チップ５２の側に向けて半導体チップ
５２の上層に積層配置されており、この半導体チップ５
４の各々のボンディングパッドとこれに各々対応する半
導体チップ５２のボンディングパッドとが、図示してい
ないソルダーを介して各々電気的に接続されている。

【００４６】なお、半導体チップ５１，５２は、ＣＣＤ
の場合と異なり、素子形成面の裏面を基盤５６側に向け
て配置する必要はなく、素子形成面を基盤５６側に向け
て配置してもよい。また、半導体チップ５４は、図示例
のように、従来公知の製造方法によって製造されたもの
であれば、素子形成面をリードフレーム側に向けて配置
する必要があるが、本発明を適用するものであれば、ど
ちらの面を向けても配置可能である。

【００４７】以上のように、本発明の半導体装置によれ
ば、ボンディングワイヤーを使用しないため、複数の半
導体チップを積層配置して、図示例のようなハイブリッ
ド型の半導体装置を構成することも可能であり、実装面
積の削減効果がある。

【００４８】なお、以上は、半導体チップの半導体素子
が形成された表面側からエッチングした後、裏面側から
研磨してスルーホールを貫通させたが、本発明のスルー
ホールは、例えば半導体基板の裏面側から、機械的もし
くは化学的に開孔させるようにしてもよい。

【００４９】また、図６に示す例では、例えば半導体置
チップ５１のスルーホール５８の形成位置に対応する位
置に、半導体チップ５２のスルーホール５８が形成され
ているが、これも限定されず、例えば内部配線を引き回
すことによって、半導体チップ５２のスルーホール５８
を必要に応じて自由な位置に配置してもよい。また、半
導体チップ５２の内部配線と基盤５６のリードとを接続
するための専用のスルーホール５８を半導体チップ５１
に開孔してもよい。

【００５０】また、上記例では、３個の半導体チップ５
１、５２、５４を積層させたが、本発明はそれに限定さ
れるものではなく、２個の半導体チップ又は４個以上の
半導体チップを積層し、１個の半導体チップにしてもよ
い。

【００５１】また、上記例では最上層の半導体チップ５
４は、従来技術のものを用いたが、全て本発明の半導体
チップを用いたもよい。

【００５２】

【発明の効果】以上詳細に説明したように、本発明の半
導体装置によれば、ボンディングワイヤーを使用せずに
表面を上方に向けて組み立てられるため、ＣＣＤに適し
ている。また、端子数が増加した場合でも、組立工程は
増加せず、従って、組立不良による歩留まり低下や、コ
スト増を防止することができる。更にまた、ボンディン
グパッドを半導体チップの外周部に配置する必要がな
く、自由な位置に配置できるため、設計の自由度を向上
させることができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の一実施例の概念図であ
る。

【図２】(ａ)〜(ｄ)：本発明の半導体装置の製造工程を
表す一実施例の断面図である。

【図３】(ｅ)〜(ｈ)：本発明の半導体装置の製造工程の
続きを表す一実施例の断面図である。

【図４】(ｉ)〜(ｋ)：本発明の半導体装置の製造工程の
続きを表す一実施例の断面図である。

【図５】(ａ)〜(ｂ)：本発明の半導体装置の組立工程を
表す一実施例の断面図である。

【図６】本発明の半導体装置の応用例の概念図である。

【図７】従来の半導体装置の一例の概念図である。

【符号の説明】

１０，４８……半導体装置 １２，１３，５０，５
１，５２，５４……半導体チップ １４……ヘッダー
１５、５６……基盤 ２０，５８……スルーホー
ル ２６……接続部(リードパッド) ２８……低融
点金属 ３８……絶縁膜 ４２……ボンディングパ
ッド

Claims (6)

【特許請求の範囲】
1. 【請求項１】半導体基板の所定位置に、該半導体基板の
   表面から裏面まで貫通する複数のスルーホールが形成さ
   れていることを特徴とする半導体チップ。
2. 【請求項２】前記スルーホール内周面は絶縁膜が形成さ
   れていることを特徴とする請求項１記載の半導体チッ
   プ。
3. 【請求項３】前記スルーホール内には、低融点金属が存
   することを特徴とする請求項１又は請求項２のいずれか
   １項記載の半導体チップ。
4. 【請求項４】複数の半導体素子が形成され、前記半導体
   素子間が金属薄膜で接続された請求項１乃至請求項３の
   いずれか１項記載の半導体チップであって、 前記低融点金属と前記金属薄膜とは電気的に接続されて
   いることを特徴とする半導体チップ。
5. 【請求項５】請求項４記載の半導体チップの複数個が積
   層され、前記低融点金属によって相互に固定されたこと
   を特徴とする半導体チップ。
6. 【請求項６】基盤を有し、該基盤上に請求項４又は請求
   項５のいずれか１項記載の半導体素子が搭載された半導
   体装置であって、 前記基盤表面には、金属被膜から成る接続部が形成さ
   れ、 該接続部に、前記スルーホール内の低融点金属が接続さ
   れたことを特徴とする半導体装置。