JP4329235B2 - 半導体装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、三次元実装型の半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
近年、複数の半導体装置を積層した、三次元実装型の半導体装置が開発されている。従来、三次元実装型の半導体装置は、半導体ウエハから個々に切断された半導体チップ相互を積層してなるもの、又はチップ形成部を有する半導体ウエハ相互を貼り合わせた後、個片に切断してなるものなどがあった。
【０００３】
【発明が解決しようとする課題】
しかしながら、半導体ウエハから個片に切断された半導体チップ相互を積層する前者の場合、例えばベースとなる半導体チップそれぞれの位置合わせ等が必要で、工程数が増えざるを得ない。
【０００４】
また、半導体チップ形成部を有する半導体ウエハ相互を貼り合わせた後、個片に切断する後者の場合、貼り合わせる半導体ウエハそれぞれに不良半導体チップ形成部が存在し、その位置が特定できていても、半導体ウエハ相互の貼り合わせのため、これら不良半導体チップ形成部の貼り合わせを避けることができず、貼り合わせてから各半導体チップ形成部を個片に切断した後、良品と不良品の選別を行っている。この不良半導体チップ形成部は、貼り合わせる半導体ウエハの一方にのみ存在していても、不良品の発生を招いてしまうため、歩留まりが悪くなるのを避けられない。
【０００５】
本発明の技術的課題は、製造工程の簡略化が図れ、かつ歩留まりを向上させることができるようにすることにある。
【００１４】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、一方の面に電極を有する複数の半導体チップ形成部を備えた半導体ウエハを用意する工程と、前記各半導体チップ形成部の少なくとも前記電極が形成された一方の面に対向する他方の面に、それぞれ部分的に応力緩和層を形成する工程と、前記各半導体チップ形成部に、貫通穴を形成し、前記貫通穴を介して、前記半導体チップ形成部の少なくとも一方の面の前記電極から他方の面の前記応力緩和層の上に延在するように導電層を形成する工程と、前記応力緩和層の上の前記導電層上に、外部電極となるハンダボールを形成する工程と、前記各半導体チップ形成部の電気的特性検査を行い、良品部分または不良品部分の判定を行う工程と、良品部分と判定された各半導体チップ形成部に、少なくとも一つの個片の他の半導体チップを電気的に接続する工程と、を含むことを特徴としている。
【００１５】
前記（１）の発明においては、半導体チップ形成部の少なくとも電極が形成された一方の面の前記電極から、前記一方の面に対向する他方の面に形成された応力緩和層の上に貫通穴を介して延在するように導電層が形成され、さらに前記応力緩和層の上の前記導電層上に、外部電極となるハンダボールが形成された半導体ウエハの、良品と判定された各半導体チップ形成部にのみ個片の他の半導体チップを積層し電気的に接続する。したがって、電気的信頼性が高く、かつ不良品の半導体チップ形成部に個片の他の半導体チップが積層されることがなく、無駄が無く、歩留まりが向上するとともに、各半導体チップ形成部を個片に切断する前の半導体ウエハの段階で個片の他の半導体チップの積層が行われるので、製造工程が簡略化される。さらに、応力緩和層によって、回路基板とベースとの間の熱膨張係数の差による応力が緩和される。
【００１６】
（２）本発明に係る半導体装置の製造方法において、前記（１）の個片の他の半導体チップは、予め電気的特性検査が行われ、良品と判定された半導体チップを使用する。
【００１７】
（３）本発明に係る半導体装置の製造方法は、前記（１）又は（２）の良品部分と判定された各半導体チップ形成部への少なくとも一つの個片の他の半導体チップの電気的接続を、ワイヤボンディングにより行うようにしてもよい。
【００１８】
（４）本発明に係る半導体装置の製造方法において、前記（１）又は（２）の良品部分と判定された各半導体チップ形成部への少なくとも一つの個片の他の半導体チップの電気的接続を、フェイスダウンボンディングにより行うようにしてもよい。
【００１９】
（５）本発明に係る半導体装置の製造方法において、前記（１）又は（２）の良品部分と判定された各半導体チップ形成部への個片の他の半導体チップの電気的接続に際し、２つ以上の個片の他の半導体チップを用意し、少なくとも一つの個片の他の半導体チップの電気的接続は、ワイヤボンディングにより行い、残りの個片の他の半導体チップの電気的接続は、フェイスダウンボンディングにより行うようにしてもよい。
【００２０】
（６）本発明に係る半導体装置の製造方法において、前記（３）〜（５）の各半導体チップ形成部に個片の他の半導体チップを電気的に接続した後、少なくとも、各半導体チップ形成部と個片の他の半導体チップとの接続部を樹脂モールドにより保護する工程を含んでもよい。
【００２１】
（７）本発明に係る半導体装置の製造方法において、前記（１）〜（６）の個片の他の半導体チップが電気的に接続された半導体ウエハを、各半導体チップ形成部ごとに個片に切断する工程を含んでもよい。
【００２７】
（８）本発明に係る半導体装置は、電極と応力緩和層を有する複数の半導体チップ形成部を備えた半導体ウエハであって、前記各半導体チップ形成部において、貫通穴が形成され、前記貫通穴を介して、前記半導体チップ形成部の少なくとも一方の面に形成された前記電極から前記一方の面に対向する他方の面に形成された前記応力緩和層の上に延在してなる導電層を有するとともに、前記応力緩和層の上の前記導電層上に、外部電極となるハンダボールが形成された半導体ウエハと、前記半導体ウエハの各半導体チップ形成部に、少なくとも一つの個片の他の半導体チップが電気的に接続されてなるものである。
【００２８】
（９）本発明に係る半導体装置において、前記（８）の個片の他の半導体チップを、前記導電層を介して前記半導体チップ形成部と電気的に接続するようにしてもよい。
【００２９】
【発明の実施の形態】
実施形態１．
以下、図示実施形態に基づき本発明を説明する。
図１乃至図３は本発明の第１実施形態に係る半導体装置の製造工程を示すベースとなる半導体ウエハの平面図で、図１は複数の半導体チップ形成部を有する状態、図２は各半導体チップ形成部の電気的特性検査を行って不良部分に“ＢＡＤ”マークを付けた状態、図３は良品と判定された各半導体チップ形成部に個片の他の半導体チップを積層し電気的に接続した状態、をそれぞれ示している。図４はこの第１実施形態に係る半導体装置を拡大して示す断面図であり、図３の各半導体チップ形成部を個片に切断して得られたものである。
【００３０】
本実施形態に係る半導体装置１は、三次元実装型のもので、電極２を有し、貫通穴４が形成されて、電気的特性検査により選別された良品半導体チップ形成部３を半導体ウエハ５から切断してなるベース６と、ベース６の一方の面（ここでは非能動面Ａ）に部分的に形成された応力緩和層２０と、前記貫通穴４の内壁面を含み、電極２から応力緩和層２０の上にかけて形成された導電層８と、応力緩和層２０の上の導電層上に形成された外部電極となるハンダボール２４と、ベース６の他方の面（ここでは能動面Ｂ）に積層固定されて電気的に接続された個片の他の半導体チップ９とを有している。
【００３１】
電極２には、絶縁膜１０を介して貫通穴４と連通する穴１２が形成されている。導電層８は、電極２の少なくとも一部に積層して形成され、またその一部が外部との電気的な接続部１４となっている。貫通穴４の内側において、導電層８の下には絶縁膜１０が形成され、ベース６の内部に形成された集積回路との電気的接続を遮断している。そして、導電層８によって、ベース６の非能動面Ａと能動面Ｂとの間の電気的な接続が図られている。
【００３２】
個片の他の半導体チップ９は、当該チップ９の非能動面ａをベース６の能動面Ｂに向けた状態に積層され、ダイボンド剤１１によってベース６の能動面Ｂ側に固定されている。そして、当該チップ９の能動面ｂの電極１３とベース６の能動面Ｂの電極すなわち接続部１４との間がワイヤボンディングにより電気的に接続されていて、ワイヤボンディング部が樹脂モールドによる保護層１５で覆われている。
【００３３】
ベース６は、図示しないトランジスタやメモリ素子などからなる集積回路が形成された表面に絶縁膜（層間膜）１６を有する。絶縁膜１６は、半導体チップの基本的な材料であるシリコンの酸化膜であることが多い。絶縁膜１６上には電極（パッド）２が形成され、電極２は図示しない部分で集積回路と電気的に接続されている。電極２は、アルミニウムで形成されることが多い。電極２は、ベース６の面の少なくとも１片（多くの場合、２辺又は４辺）に沿って並んでいる。また、電極２は、ベース６の面の端部に並んでいる場合と、中央部に並んでいる場合がある。
【００３４】
導電層８の一部は、非能動面Ａにおいて、再配置配線１８を形成し、再配置配線１８の末端がポリイミド等の樹脂で形成された応力緩和層２０の表面を覆っていて、この部分が台座２２を形成している。そして、この台座２２の上に、外部電極となるハンダボール２４が形成され、ハンダボール２４を除く部分がソルダレジスト層２６で覆われている。ソルダレジスト層２６は、酸化防止膜として、また最終的に半導体装置となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となるものである。
【００３５】
次に、前述した半導体装置１を製造する方法について、図１乃至図３、及び図８乃至図１１の工程図に基づき、図４を参照しながら説明する。
【００３６】
まず、ベース６の作成手順について図８乃至図１１に基づき図１乃至図３を参照しながら説明すると、図８（ａ）に示すように個片ベース６に切断する前の半導体ウエハ５には、表面に絶縁膜１６が形成され、絶縁膜１６上に電極２の下層部２ａが形成されている。そして、下層部２ａの端部には、絶縁膜２８が下層部２ａ上に積層され、電極２の上層部２ｂが絶縁膜２８上に至るように形成されている。また、電極２の中央部をさけて端部を覆って、パッシベーション膜３０が形成されている。パッシベーション膜３０は、例えば、ＳｉＯ₂ 、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００３７】
まず、半導体ウエハ５の能動面Ｂ、つまり電極２が形成された面に、電極２も覆ってレジスト３２を形成する。レジスト３２を形成する方法としては、スピンコート法、ディッピング法、スプレーコート法等の方法を用いることが可能である。レジスト３２は、後述するエッチング工程でエッチングしない部分を覆うものであり、フォトレジスト、電子線レジスト、Ｘ線レジストのいずれであってもよく、ポジ型又はネガ型のいずれであってもよい。本実施形態で使用するレジスト３２は、ポジ型のフオトレジストである。レジスト３２は、コーティング後に、他の部材に付着しないようにするため、プリベークして溶剤を飛ばす。
【００３８】
次いで、図８（ｂ）に示すようにレジスト３２をパターニングする。詳しくは、レジスト３２上にマスクを配置して、エネルギを照射する。エネルギは、レジスト３２の性質によって異なり、光、電子線、Ｘ線のいずれかである。本実施形態ではフォトレジスト３２を使用し露光する。マスクの形状は、パターニング形状によって決まり、レジスト３２がポジ型であるかネガ型であるかによって反転形状となる。
【００３９】
露光後、レジスト３２を現像しポストベークする。パターニングされたレジスト３２には、電極２の中央部を露出させる開口部３４が形成されている。
【００４０】
図８（ｃ）に示すようにレジスト３２の開口部３４によって露出した電極２の中央部をエッチングする。エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ）であってもよい。また、エッチングとしてウエットエッチングを適用してもよい。こうして、電極２の中央部（端部を除く部分）に、穴３６を形成する。穴３６は、前述の図１で説明した貫通穴４となる位置に形成される。詳しくは、穴３６は、貫通穴４の開口端部とほぼ同じか、あるいはそれ以上の大きさで形成され、貫通穴４と連通する。
【００４１】
そして、レジスト３２を剥離した後、図８（ｄ）に示すように半導体ウエハ５の電極２が形成された側（能動面Ｂ側）と、その反対側（非能動面Ａ側）に絶縁膜３８，４０を形成する。絶縁膜３８，４０は、シリコン酸化膜や窒化膜であってもよく、化学気相堆積（ＣＶＤ）によって形成することができる。能動面Ｂ側の絶縁膜３８は、電極２及びパッシベーション膜３０を覆う。電極２には穴３６が形成されているので、絶縁膜３８は、穴３６の内部（内壁面及び露出した絶縁膜１６）も覆う。
【００４２】
次いで、図８（ｅ）に示すように半導体ウエハ５の能動面Ｂ側と、非能動面Ａ側に、レジスト４２，４４を形成した後、これらレジスト４２，４４をパターニングして、前述の図１で説明した貫通穴４となる位置に開口部４６，４８を形成する。開口部４６は、穴３６と開口部４６との間に絶縁膜３８が存在するように、電極２の穴３６の内側に形成する。したがって、開口部４６，４８は、絶縁膜３８，４０の一部を露出させる。なお、レジスト４２，４４の形成及びそのパターニングの方法は、前述したレジスト３２について説明した内容が該当する。レジスト４２，４４のうち一方（例えばレジスト４２）を（例えば半導体ウエハ５の能動面Ｂ側に）形成し、プリベークしてから、他方（例えばレジスト４４）を形成し、これをプリベークしてもよい。
【００４３】
図８（ｆ）に示すように、絶縁膜１６、３８に、電極２の穴３６の内側に穴５０を形成し、絶縁膜４０に穴５２を形成する。
【００４４】
図８（ｇ）に示すように、レジスト４２、４４を剥離する。そして、図９（ａ）に示すように、半導体ウエハ５の穴５０、５２にて露出した部分をエッチングする。このエッチングする部分は、集積回路が形成されていない部分であり、シリコンで形成されている。このエッチングによって、半導体ウエハ５の表面に、視覚的に認識しやすい窪み５４、５６を形成する。窪み５４、５６の形状は、特に限定されず、テーパが付された形状であってもよいし、表面と垂直な壁面を有していてもよい。エッチングは、ウエットエッチングを適用することが簡単であるが、ドライエッチングを適用してもよい。エッチングの種類によって、窪み５４、５６の形状が決まる。
【００４５】
図９（ｂ）に示すように、半導体ウエハ５に、小孔５８（例えば直径約２０μｍ）を形成する。小孔５８は、前述の図１で説明した貫通穴４よりも小さい径で、貫通穴４の中心に形成する。小孔５８の形成には、レーザ（例えばＹＡＧレーザやＣＯ₂レーザ）を使用することができる。レーザビームは、前述した窪み５４、５６で位置を認識して照射することができる。レーザビームを、半導体ウエハ５の一方の面からのみ照射して小孔５８を形成してもよいし、半導体ウエハ５の両面から（順番にあるいは同時に）レーザビームを照射してもよい。両面からレーザビームを照射すれば、半導体ウエハ５に与える影響が少ない。
【００４６】
図９（ｃ）に示すように、半導体ウエハ５に貫通穴４を形成する。貫通穴４は、前述した小孔５８を拡大させて形成する。例えば、ウエットエッチングを適用して、小孔５８の内壁面をエッチングしてもよい。エッチング液として、例えば、沸酸と沸化アンモニウムを混合した水溶液（バッファード沸酸）を用いてもよい。
【００４７】
貫通穴４は、ここでは軸方向の全ての部分で開口断面がほぼ同じ径となるように形成しているが、この貫通穴を、例えば開口端部と、開口端部よりも径の大きい中間部（例えば約４０〜５０μｍの径）と、を有する形状に形成してもよい。このように貫通穴の中間部の径をできるだけ大きくすれば、後述するＣＶＤや無電解メッキを行いやすくなる。本例のように貫通穴４をストレート状に形成すれば、貫通穴４を形成することによる半導体ウエハ５の強度の低下を抑えることができる。なお、貫通穴４は、開口端部と中間部とを接続するテーパ部を有していてもよい。テーパ部も、小孔５８をウエットエッチングで拡大することで形成される。
【００４８】
次に、図９（ｄ）に示すように、少なくとも貫通穴４の内壁面に絶縁膜１０を形成する。絶縁膜１０の形成には、ＣＶＤを適用してもよい。絶縁膜１０は、貫通穴４の内壁面以外の領域に形成されてもよい。例えば、絶縁膜３８、４０上に絶縁膜１０が形成されてもよい。ただし、絶縁膜１０によって、貫通穴４の開口を塞がないようにする。
【００４９】
次に、図９（ｅ）に示すように、半導体ウエハ５の能動面Ｂ側に、半導体ウエハ５の貫通穴４の、一方の開口を塞ぐようにレジスト６４を形成した後、レジスト６４をパターニングして、開口部６８を形成する。なお、レジスト６４を形成するときに、非能動面Ａ側にもレジスト６６が形成されてもよい。そして、レジスト６４、６６をプリベークする。レジスト６４，６６の形成及びそのパターニングの方法は、前述したレジスト３２について説明した内容を適用することができる。開口部６８は、電極２の少なくとも一部の上方に形成されているが、貫通穴４の上方には、レジスト６４の一部が残されたままとなっている。例えば、開口部６８は、電極２の範囲内に収まる形状の外周と、少なくとも貫通穴４の開口端部を覆う形状の内周と、の間にリング状に形成されている。なお、ここでいうリング状とは角リング状であっても丸リング状であってもよい。開口部６８は、絶縁膜１０の一部を露出させる。
【００５０】
次いで、図９（ｆ）に示すように、パターニングされたレジスト６４をマスクとして、絶縁膜１０、３８をエッチングして、電極２の一部を露出させる。ここで露出する電極２の一部は、電気的な接続を図る部分であるから、大きいことが好ましい。その後、図９（ｇ）に示すように、レジスト６４、６６を剥離する。
【００５１】
次に、図１０（ａ）に示すように、半導体ウエハ５の非能動面Ａ側に、感光性のポリイミド樹脂を塗布して（例えば「スピンコーティング法」にて）樹脂層７０を形成する。樹脂層７０は、１〜１００μｍの範囲、更に好ましくは１０μｍ程度の厚みで形成されることが好ましい。なお、スピンコーティング法では、無駄になるポリイミド樹脂が多いので、ポンプによって帯状にポリイミド樹脂を吐出する装置を使用してもよい。このような装置として、例えばＦＡＳ社製のＦＡＳ超精密吐出型コーティングシステム（米国特許第４６９６８８５号参照）などがある。なお、この樹脂層７０が、前述の図１で説明した応力緩和層２０としての機能を有する。
【００５２】
図１０（ｂ）に示すように、前記樹脂層７０を、露光、現像及び焼成処理によって、後述の再配置配線の台座となる部分すなわち応力緩和層２０を残し除去する。
【００５３】
なお、ここでは応力緩和層２０となる樹脂に感光性ポリイミド樹脂を用いた場合を例に挙げて説明したが、感光性のない樹脂を用いても良い。例えばシリコン変性ポリイミド樹脂、エポキシ樹脂やシリコン変性エポキシ樹脂等、固化したときのヤング率が低く（１×１０¹⁰Ｐａ以下）、応力緩和の働きを果たせる材質を用いると良い。非感光性の樹脂を用いた場合には、その後にフォトレジストを用いてフォト工程を経て所定の形状を形成させる。
【００５４】
次に、導電層を形成するために、半導体ウエハ５の能動面Ｂ側と非能動面Ａ側にレジストを形成した後、パターニングし、プリベークする。その後、図１０（ｃ）に示すように、能動面Ｂ側に電気的な接続部１４を有するとともに、非能動面Ａ側に再配置配線１８及び応力緩和層２０の表面を覆う台座２２を有し、かつ貫通穴４の内壁面（ここでは貫通穴４内の絶縁膜１０表面）をも含む領域に導電層８を形成する。
【００５５】
この導電層８の形成工程を更に詳述すると、まず半導体ウエハ５の能動面Ｂ側と非能動面Ａ側にレジストを形成する。能動面Ｂ側のレジストは、段差の大きい領域に形成されるため、予めフィルム状をなしたもの（ドライフィルム）であることが好ましい。
【００５６】
次いで、半導体ウエハ５の能動面Ｂ側と非能動面Ａ側のレジストをパターニングして、貫通穴４と連通する開口部と、この開口部に連なる再配置配線パターンを形成する。能動面Ｂ側の開口部は、電気的な接続部１４を形成する領域に形成され、かつ電極２の一部を露出させる。
【００５７】
次に、貫通穴４から電極２の露出部分上に至るまで、無電解メッキのための触媒を付与する。ここでは、触媒としてパラジウムを用いる。触媒の形成方法として、例えば半導体ウエハ５をパラジウムとスズを含む混合溶液に浸し、その後、塩酸などの酸で処理することによってパラジウムのみを設けてもよい。あるいは、半導体ウエハ５を塩化スズ溶液に浸すことによってスズイオン（還元剤）を吸着させ、その後、塩化パラジウム溶液に半導体ウエハ５を浸して、スズイオン（還元剤）によりパラジウムイオンを還元しパラジウム核（触媒）を析出させてもよい。
【００５８】
あるいは、触媒を、インクジェット方式によって直接的に設けてもよい。インクジェット方式によれば、インクジェットプリンタ用に実用化された技術を応用することで、高速かつインクを無駄なく経済的に設けることが可能である。インクジェットヘッドは、例えばインクジェットプリンタ用に実用化されたもので、圧電素子を用いたピエゾジェットタイプ、あるいはエネルギ発生素子として電気熱変換体を用いたバブルジェットタイプ等が使用可能であり、吐出面積および吐出パターンは任意に設定することが可能である。これによって、レジストパターニング工程及びレジスト剥離工程を行うことなく、また全面に金属層を形成する場合はエッチング工程を行うことなく電気的な接続部を形成することが可能になる。
【００５９】
次いで、半導体ウエハ５の能動面Ｂ側と非能動面Ａ側のレジストを剥離する。レジストを剥離することによって、電気的な接続部を形成したい領域のみに触媒を設けることができる。レジストの剥離のときに、紫外線を照射してもよく、弱アルカリ性の溶液に浸してレジストを剥離してもよい。これによって容易かつ確実にレジストを剥離することができる。
【００６０】
なお、ここではレジストをパターン化した後に触媒を設け、その後にレジストを剥離することによって、触媒を電気的な接続部の形成領域に露出させているが、これに限るものではない。例えば、触媒を全面に設けた後に、レジストを電気的な接続部の形成領域を除いてパターン化して設けることによって、結果的に電気的な接続部の形成領域に触媒を露出させてもよい。この場合は、電気的な接続部の形成を終えた後にレジストを剥離する。
【００６１】
次に、触媒が露出する領域に、無電解メッキによって前述の導電層８を形成する。なお、触媒は、貫通穴４の内壁面（図１０（ｂ）の例では絶縁膜１０の表面）と、半導体ウエハ５の能動面Ｂ側及び非能動面Ａ側と、に設けられている。したがって、導電層８は、半導体ウエハ５の能動面Ｂ側と非能動面Ａ側とを貫通穴４を介して連続的に形成される。また、導電層８は、電極２上に積層される。
【００６２】
導電層８の材料として、Ｎｉ、Ａｕ、Ｎｉ＋Ａｕ、Ｃｕ、Ｎｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕのいずれかを用いることができる。例えば、銅メッキ液を使用し、触媒であるパラジウムを核として溶液中の銅イオンを還元し、銅（導電層８）を析出する。なお、導電層８を形成するための導電材料として、複数の異種の金属（例えばＮｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕ）を用いてもよく、これによって複数層で導電層８を形成してもよい。
【００６３】
無電解メッキのために、弱アルカリ性の銅メッキ溶液を用いてもよい。弱アルカリ性（ｐＨ９付近）の銅メッキとして例えば、ＰＢ−５７０ＭＵ、ＰＢ−５７０Ａ、ＰＢ−５７０Ｂ、ＰＢ−５７０Ｃ、ＰＢ−５７０Ｓを混合してなるＰＢ−５７０（メーカー名：荏原ユージーライト株式会社）を用いてもよい。これによれば、銅メッキ液が弱アルカリ性であるので、例えば電極２がアルミニウムであってもそれに与える損傷を少なくすることができる。
【００６４】
あるいは、電極２の表面に図示しない導電層を形成して電極２を保護すれば、強アルカリ性の溶液の使用も可能となる。導電層８は一層であっても複数層であってもよい。例えば、導電層８をニッケルと金との二層で形成してもよい。導電層８をニッケルで形成する方法として、予め、電極２上にジンケート処理を施してアルミニウム上の表面を亜鉛に置換し、その後に無電解二ッケルメッキ液中に浸漬し、亜鉛と二ッケルの置換反応を経てニッケルを堆積してもよい。もしくは、アルミニウムを、アルミニウム上のみに選択的に吸着するパラジウム溶液に浸し、その後無電解二ッケルメッキ液中に浸し、パラジウムを核として二ッケルの皮膜を析出させてもよい。導電層８を二ッケルのみで形成してもよいが、さらに無電解金メッキ液中に浸し、二ッケルの表面にさらに金の皮膜を形成してもよい。金の皮膜を形成することで導電層８との電気的接続をさらに確実にすることができる。
【００６５】
前述した例は全て湿式法（めっき）を用いた導電層８の形成方法であるが、その他の形成方法として従来行われている乾式法（スパッタなど）を用いた方法、または乾式法と湿式法を組み合わせた方法を採用してもよい。
【００６６】
なお、能動面Ｂ側の電気的な接続部１４と、非能動面Ａ側の電気的な接続部となる台座２２とは、導電層を厚く（例えば約５μｍ以上）形成することが好ましい。
【００６７】
以上の工程により導電層８が形成され、導電層８の一部が非能動面Ａにおいて再配置配線１８を形成し、再配置配線１８の末端がポリイミド等の樹脂で形成された応力緩和層２０の表面を覆い、この部分がハンダボールを形成するための台座２２となる。
【００６８】
ハンダボールの形成工程は、まず半導体ウエハ５の非能動面側の全面に図１１（ａ）に示すように、感光性のソルダレジスト層２６を塗布により形成する。
【００６９】
そして、露光、現像及び焼成処理を行って、図１１（ｂ）に示すように、ソルダレジスト層のうち、台座２２を覆っている部分の領域を除去する。こうして、残されたソルダレジスト層２６は、酸化防止膜として、また最終的に半導体装置１（図４）となったときの保護膜としてや、更には防湿性の向上を目的とした保護膜となる。
【００７０】
その後、図１１（ｃ）に示すように、台座２２の上に、外部電極となるハンダボール２４を形成する。ハンダボール２４の形成は、まず台座２２の上に、ハンダボールとなるハンダを厚層状に形成する。このハンダの厚みは、その後のハンダボール形成時に要求されるボール径に対応したハンダ量で決まる。ハンダの層は、電解メッキや印刷等により形成される。その後、ウェットバックによって半球以上のボール状にして、ハンダボール２４とする。ここで、ウェットバックとは、ハンダ材を外部電極形成位置に形成した後にリフローさせて略半球状のバンプを形成することをいう。
【００７１】
以上のようにして、図１に示す複数の半導体チップ形成部３すなわちベース６を有する半導体ウエハ５が得られる。そして、このようにして形成された半導体ウエハ５の半導体チップ形成部３によれば、これが個片に切断され最終的に半導体装置１（図４）となったときに、樹脂からなる応力緩和層２０によって、回路基板（図示せず）とベース６との間の熱膨張係数の差による応力が緩和される。
【００７２】
半導体装置１を製造する手順は、まず図１に示す半導体ウエハ５の各半導体チップ形成部３を、ＬＳＩテスタとウエハプローバを用いて電気的特性検査を行い、良否を判定し、不良半導体チップ形成部に、図２のように“ＢＡＤ”マーク３ａを付ける。“ＢＡＤ”マーク３ａのマーキングの方法としては、インクまたはレーザを用いる方法や、ウエハマップ（コンピュータが良品か不良品かの情報を記憶）を利用する。
【００７３】
次いで、良品と判定された半導体チップ形成部３の能動面Ｂのみに、図３及び図４に示すように個片の他の半導体チップ９を、その非能動面ａを半導体チップ形成部３の能動面Ｂに向けさせた状態で積層し、図４に示すようにダイボンド剤１１によって固定してから、個片の他の半導体チップ９の能動面ｂの電極１３と半導体チップ形成部３の能動面Ｂの接続部１４との間をワイヤボンディングにより電気的に接続する。その後、ワイヤボンディング部の保護のために、樹脂モールドによる保護層１５を形成し、ダイシングラインに沿って半導体ウエハ５をダイシングすることで、図４に示す半導体装置１を得る。
【００７４】
このように、本実施形態においては、半導体ウエハ５の良品と判定された各チップ形成部３すなわちベース６にのみ個片の他の半導体チップ９を積層し、電気的に接続している。したがって、不良品の半導体チップ形成部に個片の他の半導体チップが積層されることがなく、無駄が無くなり、かつ歩留まりも向上する。
【００７５】
また、各半導体チップ形成部３を個片に切断する前の半導体ウエハ５の段階で、図３のように個片の他の半導体チップ９の積層を行うようにしているので、製造工程が簡略化される。
【００７６】
実施形態２．
図５は本発明の第２実施形態に係る半導体装置を拡大して示す断面図で、図３のように個片の他の半導体チップ積層後の各半導体チップ形成部を個片に切断して得られたものであり、図中、前述の第１実施形態の図４と同一部分には同一符号を付してある。なお、説明にあたっては、前述の図１乃至図３を参照するものとする。
【００７７】
本実施形態に係る半導体装置１００も三次元実装型のもので、半導体ウエハ５の良品と判定された半導体チップ形成部３の能動面Ｂのみに、個片の他の半導体チップ９を、その能動面ｂを半導体チップ形成部３の能動面Ｂに向けさせた状態で積層し、個片の他の半導体チップ９の能動面ｂの各電極１３と、半導体ウエハ５の半導体チップ形成部３の能動面Ｂに再配置配線により形成された各接続部１４ａとを、それぞれバンプ１０１によって電気的に接続した後、ダイシングラインに沿って半導体ウエハ５をダイシングすることで得られたものであり、それ以外の構成、及びベース６の作成手順については、前述の図１乃至図４、及び図８乃至図１１で説明した内容を適用することができる。
【００７８】
本実施形態においても、半導体ウエハ５の良品と判定された各半導体チップ形成部３にのみ個片の他の半導体チップ９を積層し電気的に接続している。したがって、不良品の半導体チップ形成部に個片の他の半導体チップが積層されることがなく、無駄が無くなり、かつ歩留まりが向上する。
【００７９】
また、個片の他の半導体チップ９の能動面ｂの各電極１３と、ベース６の各接続部１４ａとを、それぞれバンプ１０１によって電気的に接続するエリアアレイ型ＣＳＰ（Chip Scale/Sie Package）をスタック構造に採用している。したがって、三次元実装の上、電極間ピッチの微細化が容易となり、パッケージの回路の更なる微細化、多ピン化、小型化を可能にすることができる。
【００８０】
また、各半導体チップ形成部３を個片に切断する前の半導体ウエハ５の段階で、図３のように個片の他の半導体チップ９の積層が行われるので、製造工程が簡略化される。
【００８１】
実施形態３．
図６は本発明の第３実施形態に係る半導体装置を拡大して示す断面図で、図３のように個片の他の半導体チップ積層後の各半導体チップ形成部を個片に切断して得られたものであり、図中、前述の第１実施形態の図４および前述の第２実施形態の図５と同一部分には同一符号を付してある。なお、説明にあたっては、前述の図１乃至図３を参照するものとする。
【００８２】
本実施形態に係る半導体装置２００も三次元実装型のものであるが、半導体ウエハ５の半導体チップ形成部３の能動面Ｂ側に、応力緩和層２０と、再配置配線１８ａによる台座２２と、ソルダレジスト層２６からなる保護膜と、ハンダボール２４を形成するとともに、半導体ウエハ５の良品と判定された半導体チップ形成部３の非能動面Ａの面内に複数の個片の他の半導体チップ９ａ，９ｂ，９ｃを積層している点で前述の第１及び第２実施形態のものと異なっている。
【００８３】
これを更に詳述すると、半導体ウエハ５の良品と判定された半導体チップ形成部３の能動面Ｂには、再配置配線により複数の接続部１４ａ，１４ｂが形成されており、図の左側に位置する接続部１４ａ，１４ｂ上には、前述の第２実施形態の図５で説明したと同様の個片の他の半導体チップ９ｃがその能動面ｂを半導体チップ形成部３の非能動面Ａに向けさせた状態で積層され、バンプ１０１によって電気的に接続されている。
【００８４】
また、図の右側に位置する接続部１４ａ，１４ｂ上には、前述の第１実施形態の図４で説明したと同様の個片の他の半導体チップ９ａがその非能動面ａを半導体チップ形成部３の非能動面Ａに向けさせた状態で積層され、ダイボンド剤１１によって固定されている。また個片の他の半導体チップ９ａには、その能動面ｂに両サイドに複数の電極１３ａがそれぞれ形成されているとともに、その能動面ｂ内の内側に複数の電極１３ｂが設けられていて、その両サイドの各電極１３ａと半導体チップ形成部３の非能動面Ａの図の右側に形成されている接続部１４ａ，１４ｂとの間がワイヤボンディングにより電気的に接続されている。
【００８５】
更に、個片の他の半導体チップ９ａの内側に、その複数の電極１３ｂ上に位置させて個片の更に他の半導体チップ９ｂがその能動面ｂを半導体チップ９ａの能動面ｂに向けた状態で積層され、これら半導体チップ９ａ，９ｂがバンプ１０１によって電気的に接続されている。
【００８６】
そして、このように半導体ウエハ５の半導体チップ形成部３の能動面Ｂ上に、複数の個片の他の半導体チップ９ａ，９ｂ，９ｃを積層し、電気的に接続した後、ダイシングラインに沿って半導体ウエハ５をダイシングすることで、半導体装置２００が得られるようになっている。それ以外の構成、及びベース６の作成手順については、前述の図１乃至図５、及び図８乃至図１１で説明した内容を適用することができる。
【００８７】
このように、本実施形態においては、半導体ウエハ５の良品と判定された各チップ形成部３の面内すなわち非能動面Ａの面内に、複数の個片の他の半導体チップ９ａ，９ｃを積層し、更に個片の他の半導体チップ９ａ上に個片の更に他の半導体チップ９ｂを積層し、これらを電気的に接続している。したがって、不良品の半導体チップ形成部に個片の他の半導体チップが積層されることがなく、無駄が無くなり、かつ歩留まりが向上するとともに、更なる高密度実装が可能となる。
【００８８】
また、各半導体チップ形成部３を個片に切断する前の半導体ウエハ５の段階で、図３のように個片の他の半導体チップ９の積層が行われるので、製造工程が簡略化される。
【００８９】
実施形態４．
図７は本発明の第４実施形態に係る半導体装置を拡大して示す断面図で、図３のように個片の他の半導体チップ積層後の各半導体チップ形成部を個片に切断して得られたものであり、図中、前述の第２実施形態の図５と同一部分には同一符号を付してある。なお、説明にあたっては、前述の図１乃至図３を参照するものとする。
【００９０】
本実施形態に係る半導体装置３００も三次元実装型のものであるが、最終的にベース６ａとなる、半導体ウエハ５の良品と判定されたチップ形成部３の能動面Ｂのみに、第２の半導体ウエハの良品個片からなる他の半導体チップ６ｂを、その能動面Ｂを半導体チップ形成部３の能動面Ｂに向けさせた状態で積層し、この個片の他の半導体チップ６ｂの非能動面Ａ上に、更に個片の他の半導体チップ９を、その能動面ｂを半導体チップ６ｂの非能動面Ａに向けさせた状態で積層し、個片の半導体チップ９の能動面ｂの各電極１３と、個片の半導体チップ６ｂの非能動面Ａに再配置配線により形成された各接続部１４とを、それぞれバンプ１０１によって電気的に接続した後、ダイシングラインに沿って半導体ウエハ５をダイシングすることで得られたものである。
【００９１】
第２の半導体ウエハの良品個片からなる他の半導体チップ６ｂは、半導体ウエハ５の半導体チップ形成部３と同様な貫通穴４、及び貫通穴４の内壁面を含む導電層８の一部に形成した電気的な接続部１４を有するが、応力緩和層を有しない構成となっており、半導体ウエハ５の半導体チップ形成部３の能動面Ｂ側の導電層８と個片の他の半導体チップ６ｂの能動面Ｂ側の導電層８とが互いに重ね合わせられ、加圧と加熱を加えることで金属接合されている。なお、ここでは半導体チップ形成部３上に、第２の半導体ウエハの良品個片からなる他の半導体チップ６ｂを１層積層しているが、これに限るものでなく、２層あるいはそれ以上積層してもよく、いずれの場合でも、貫通穴４の内壁面を含む導電層８によって、互いの電気的接続が容易となっている。それ以外の構成、及びベース６と個片の他の半導体チップ６ｂの作成手順については、前述の図１乃至図４、及び図８乃至図１１で説明した内容を適用することができる。
【００９２】
このように、本実施形態においても、半導体ウエハ５の良品と判定された各半導体チップ形成部３にのみ個片の他の半導体チップ６ｂ，９を積層し電気的に接続している。したがって、不良品の半導体チップ形成部に個片の他の半導体チップ６ｂ，９が積層されることがなく、無駄が無くなり、かつ歩留まりが向上するとともに、更なる高密度実装が可能となる。
【００９３】
また、各半導体チップ形成部３を個片に切断する前の半導体ウエハ５の段階で、図３のように個片の他の半導体チップ９の積層が行われるので、製造工程が簡略化される。
【００９４】
なお、前述の第４実施形態では、応力緩和層２０を有する外部電極すなわちハンダボール２４をベース６ａの非能動面Ａに形成し、ベース６ａの能動面Ｂ上に第２の半導体ウエハの良品個片からなる他の半導体チップ６ｂの能動面Ｂを対向させて積層し、この個片の他の半導体チップ６ｂの非能動面Ａ上にさらに個片の他の半導体チップ９を積層するようにしたものを例に挙げて説明したが、これに限るものでなく、次のような各種の形態を採らせることもできる。
【００９５】
▲１▼応力緩和層を有する外部電極すなわちハンダボールをベースの非能動面に形成し、このベースの能動面上に第２の半導体ウエハの良品個片からなる他の半導体チップの非能動面を対向させて積層し、この個片の他の半導体チップの能動面上にさらに個片の他の半導体チップを積層する。
【００９６】
▲２▼応力緩和層を有する外部電極すなわちハンダボールをベースの能動面の電極の少なくとも一部を避けるように形成し、このベースの非能動面上に第２の半導体ウエハの良品個片からなる他の半導体チップの能動面を対向させて積層し、この個片の他の半導体チップの非能動面上にさらに個片の他の半導体チップを積層する。
【００９７】
▲３▼応力緩和層を有する外部電極すなわちハンダボールをベースの能動面の電極の少なくとも一部を避けるように形成し、このベースの非能動面上に第２の半導体ウエハの良品個片からなる他の半導体チップの非能動面を対向させて積層し、この個片の他の半導体チップの能動面上にさらに個片の他の半導体チップを積層する。
【００９８】
また、前述の第４実施形態では、個片の他の半導体チップ９の能動面ｂを第２の半導体ウエハの良品個片からなる他の半導体チップ６ｂ上に積層し、バンプ１０１によって電気的に接続するようにしたものを例に挙げて説明したが、これに限るものでなく、例えば個片の他の半導体チップの非能動面を第２の半導体ウエハの良品個片からなる他の半導体チップ上にダイボンド剤により固定するとともに、この個片の他の半導体チップの能動面の電極と第２の半導体ウエハの良品個片からなる他の半導体チップ側の電極とをワイヤボンディングにより接続し、ワイヤボンディング部を保護する保護層を設けるようにしてもよい。
【００９９】
また、第２の半導体ウエハの良品個片からなる他の半導体チップの面内に、前述の図６のように複数の個片の他の半導体チップを積層してもよく、さらに個片の他の半導体チップを複数層積層してスタック構造としてもよい。
【０１００】
【発明の効果】
以上述べたように、本発明によれば、一方の面に電極を有する複数の半導体チップ形成部を備えた半導体ウエハを用意し、半導体チップ形成部の少なくとも前記電極が形成された一方の面に対向する他方の面に、それぞれ部分的に応力緩和層を形成し、各半導体チップ形成部に、貫通穴を形成し、貫通穴を介して、半導体チップ形成部の少なくとも一方の面の前記電極から他方の面の前記応力緩和層の上に延在するように導電層を形成し、応力緩和層の上の導電層上に、外部電極となるハンダボールを形成し、それぞれの前記半導体チップ形成部について電気的特性検査を行い、良品部分または不良品部分の判定を行い、良品部分と判定された各半導体チップ形成部に、少なくとも一つの個片の他の半導体チップを電気的に接続する。このため、不良品の半導体チップ形成部に個片の他の半導体チップが積層されることがなく、無駄が無くなり、かつ歩留まりが向上した。さらに各半導体チップ形成部を個片に切断する前の半導体ウエハの段階で個片の他の半導体チップを積層するようにしたので、工程が簡略化された。さらにまた、応力緩和層によって、回路基板とベースとの間の熱膨張係数の差による応力を緩和することができた。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る半導体装置の製造工程を示すベースとなる複数の半導体チップ形成部を有する半導体ウエハの平面図である。
【図２】 第１実施形態に係る半導体装置の製造工程を示すベースとなる複数の半導体チップ形成部の電気的特性検査を行って不良部分に“ＢＡＤ”マークを付けた状態の半導体ウエハの平面図である。
【図３】 第１実施形態に係る半導体装置の製造工程を示すベースとなる良品と判定された各半導体チップ形成部に個片の他の半導体チップを積層し電気的に接続した状態の半導体ウエハの平面図である。
【図４】 第１実施形態に係る半導体装置を拡大して示す断面図である。
【図５】 本発明の第２実施形態に係る半導体装置を拡大して示す断面図である。
【図６】 本発明の第３実施形態に係る半導体装置を拡大して示す断面図である。
【図７】 本発明の第４実施形態に係る半導体装置を拡大して示す断面図である。
【図８】 本発明に係る半導体装置のベースの製造方法を示す工程図である。
【図９】 本発明に係る半導体装置のベースの製造方法を示す工程図である。
【図１０】 本発明に係る半導体装置のベースの製造方法を示す工程図である。
【図１１】 本発明に係る半導体装置のベースの製造方法を示す工程図である。
【符号の説明】
１，１００，２００，３００ 半導体装置
２ 電極
３ 半導体チップ形成部
３ａ “ＢＡＤ”マーク
４ 貫通穴
５ 半導体ウエハ
６ｂ，９，９ａ，９ｂ，９ｃ 個片の他の半導体チップ
８ 導電層
１５ 保護層
２０ 応力緩和層
２４ ハンダボール（外部電極）

Claims (9)

1. 一方の面に電極を有する複数の半導体チップ形成部を備えた半導体ウエハを用意する工程と、
   前記各半導体チップ形成部の少なくとも前記電極が形成された一方の面に対向する他方の面に、それぞれ部分的に応力緩和層を形成する工程と、
   前記各半導体チップ形成部に、貫通穴を形成し、前記貫通穴を介して、前記半導体チップ形成部の少なくとも一方の面の前記電極から他方の面の前記応力緩和層の上に延在するように導電層を形成する工程と、
   前記応力緩和層の上の前記導電層上に、外部電極となるハンダボールを形成する工程と、
   前記各半導体チップ形成部の電気的特性検査を行い、良品部分または不良品部分の判定を行う工程と、
   良品部分と判定された各半導体チップ形成部に、少なくとも一つの個片の他の半導体チップを電気的に接続する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記個片の他の半導体チップは、予め電気的特性検査が行われ、良品と判定された半導体チップであることを特徴とする半導体装置の製造方法。
3. 請求項１又は請求項２記載の半導体装置の製造方法において、
   前記良品部分と判定された各半導体チップ形成部に少なくとも一つの前記個片の他の半導体チップを電気的に接続する工程を、ワイヤボンディングにより行うことを特徴とする半導体装置の製造方法。
4. 請求項１又は請求項２記載の半導体装置の製造方法において、
   前記良品部分と判定された各半導体チップ形成部に少なくとも一つの前記個片の他の半導体チップを電気的に接続する工程を、フェイスダウンボンディングにより行うことを特徴とする半導体装置の製造方法。
5. 請求項１又は請求項２記載の半導体装置の製造方法において、
   前記良品部分と判定された各半導体チップ形成部に前記個片の他の半導体チップを電気的に接続する工程において、
   ２つ以上の前記個片の他の半導体チップを用意し、
   少なくとも一つの前記個片の他の半導体チップの電気的接続は、ワイヤボンディングにより行い、
   残りの前記個片の他の半導体チップの電気的接続は、フェイスダウンボンディングにより行うことを特徴とする半導体装置の製造方法。
6. 請求項３乃至請求項５のいずれかに記載の半導体装置の製造方法において、
   前記各半導体チップ形成部に前記個片の他の半導体チップを電気的に接続した後、少なくとも、前記各半導体チップ形成部と前記個片の他の半導体チップとの接続部を樹脂モールドにより保護する工程を含むことを特徴とする半導体装置の製造方法。
7. 請求項１乃至請求項６のいずれかに記載の半導体装置の製造方法において、
   前記個片の他の半導体チップが電気的に接続された前記半導体ウエハを、前記各半導体チップ形成部ごとに個片に切断することを特徴とする半導体装置の製造方法。
8. 電極と応力緩和層を有する複数の半導体チップ形成部を備えた半導体ウエハであって、前記各半導体チップ形成部において、貫通穴が形成され、前記貫通穴を介して、前記半導体チップ形成部の少なくとも一方の面に形成された前記電極から前記一方の面に対向する他方の面に形成された前記応力緩和層の上に延在してなる導電層を有するとともに、前記応力緩和層の上の前記導電層上に、外部電極となるハンダボールが形成された半導体ウエハと、前記半導体ウエハの各半導体チップ形成部に、少なくとも一つの個片の他の半導体チップが電気的に接続されてなることを特徴とする半導体装置。
9. 請求項８記載の半導体装置において、
   前記個片の他の半導体チップが前記導電層を介して、前記半導体チップ形成部と電気的に接続されてなることを特徴とする半導体装置。

Images