JP2001210644A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2001210644A JP2001210644A JP2000016189A JP2000016189A JP2001210644A JP 2001210644 A JP2001210644 A JP 2001210644A JP 2000016189 A JP2000016189 A JP 2000016189A JP 2000016189 A JP2000016189 A JP 2000016189A JP 2001210644 A JP2001210644 A JP 2001210644A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- recess
- forming
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】配線層の表面を均一にリセスエッチング処理す
る。 【解決手段】Ｓｉ基板１１上のシリコン酸化膜１４に溝
１６を形成する工程と、シリコン酸化膜１４の表面に沿
ってＴａＮ膜１７及びＣｕ配線材１８を堆積する工程
と、Ｃｕ配線材１８及びＴａＮ膜１７の表面に対して、
シリコン酸化膜１４が露出するまで平坦化処理を行い、
溝１６内にＴａＮ膜１７及びＣｕダマシン配線１８を埋
め込み形成する工程と、Ｃｕと反応する過酸化水素と、
Ｃｕのイオンと錯体を形成するグリシンと、前記錯体を
溶解する水とを含むエッチング溶液を用いてＣｕダマシ
ン配線１８に対してリセスエッチング処理を行って、Ｃ
ｕダマシン配線１８の表面を後退させて凹部１９を形成
する工程と、Ｃｕダマシン配線１８及びシリコン酸化膜
１４上に凹部１９を埋め込むようにＴａＮ膜２０を形成
する工程と、ＴａＮ膜２０の表面を、シリコン酸化膜１
４の表面が露出するまで平坦化し、凹部２０にＴａＮ膜
２０を形成する工程とを含む。
る。 【解決手段】Ｓｉ基板１１上のシリコン酸化膜１４に溝
１６を形成する工程と、シリコン酸化膜１４の表面に沿
ってＴａＮ膜１７及びＣｕ配線材１８を堆積する工程
と、Ｃｕ配線材１８及びＴａＮ膜１７の表面に対して、
シリコン酸化膜１４が露出するまで平坦化処理を行い、
溝１６内にＴａＮ膜１７及びＣｕダマシン配線１８を埋
め込み形成する工程と、Ｃｕと反応する過酸化水素と、
Ｃｕのイオンと錯体を形成するグリシンと、前記錯体を
溶解する水とを含むエッチング溶液を用いてＣｕダマシ
ン配線１８に対してリセスエッチング処理を行って、Ｃ
ｕダマシン配線１８の表面を後退させて凹部１９を形成
する工程と、Ｃｕダマシン配線１８及びシリコン酸化膜
１４上に凹部１９を埋め込むようにＴａＮ膜２０を形成
する工程と、ＴａＮ膜２０の表面を、シリコン酸化膜１
４の表面が露出するまで平坦化し、凹部２０にＴａＮ膜
２０を形成する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線技術に係
わり、特に配線層の全面をバリアメタルで覆った半導体
装置及びその製造方法に関する。
わり、特に配線層の全面をバリアメタルで覆った半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】ＣｕはＳｉデバイスのライフタイムキラ
ーとなるため、層間絶縁膜中へのＣｕの拡散を抑えるた
めにバリアメタル層を形成することが必須である。それ
に加え、配線層上部のバリア層にはプロセス中に、Ｃｕ
配線表面が酸化されることを防止する機能が要求され
る。
ーとなるため、層間絶縁膜中へのＣｕの拡散を抑えるた
めにバリアメタル層を形成することが必須である。それ
に加え、配線層上部のバリア層にはプロセス中に、Ｃｕ
配線表面が酸化されることを防止する機能が要求され
る。
【０００３】従来、Ｃｕ配線層の上部バリア層として
は、シリコン窒化膜が用いられてきたが、誘電率が高い
ために配線間容量を増大させてしまうという問題があっ
た。
は、シリコン窒化膜が用いられてきたが、誘電率が高い
ために配線間容量を増大させてしまうという問題があっ
た。
【０００４】この問題を解決するために、Ｃｕ配線の上
面に、配線の側面や底面に用いられているバリアメタル
層と同じ、或いは同等のバリアメタル層を形成して配線
の全面を完全に包囲することが提案されている。この構
造の形成方法としては、Ｃｕダマシン配線を形成した
後、Ｃｕ配線の表面を周囲の層間絶縁膜表面より後退さ
せる、いわゆるリセスエッチングを行い、その後にウェ
ハ全面にバリアメタル層材を成膜した後ＣＭＰにより配
線上にのみバリアメタル層を残存させる方法が提案され
ている。
面に、配線の側面や底面に用いられているバリアメタル
層と同じ、或いは同等のバリアメタル層を形成して配線
の全面を完全に包囲することが提案されている。この構
造の形成方法としては、Ｃｕダマシン配線を形成した
後、Ｃｕ配線の表面を周囲の層間絶縁膜表面より後退さ
せる、いわゆるリセスエッチングを行い、その後にウェ
ハ全面にバリアメタル層材を成膜した後ＣＭＰにより配
線上にのみバリアメタル層を残存させる方法が提案され
ている。
【０００５】しかし、Ｃｕ配線のリセスエッチングに酸
等を用いた場合には、バリア層とＣｕ層との界面におい
てエッチングが速く進行することによりＣｕ配線の側壁
部が中心部よりリセス量が大きくなることや、ウェハ内
でリセス量の場所依存性や、パターン依存性等が顕著で
あることが判明した。この結果、その後のバリア層の成
膜工程においてＣｕ配線の側壁部のバリア層のカバレッ
ジが充分得られず、プロセス中にＣｕ配線の酸化、Ｃｕ
の拡散が生じ歩留まりが低下してしまうという問題があ
った。また、ウェハ面内やパターン間で配線抵抗が異な
ること等により所望の性能が得られないという問題があ
った。
等を用いた場合には、バリア層とＣｕ層との界面におい
てエッチングが速く進行することによりＣｕ配線の側壁
部が中心部よりリセス量が大きくなることや、ウェハ内
でリセス量の場所依存性や、パターン依存性等が顕著で
あることが判明した。この結果、その後のバリア層の成
膜工程においてＣｕ配線の側壁部のバリア層のカバレッ
ジが充分得られず、プロセス中にＣｕ配線の酸化、Ｃｕ
の拡散が生じ歩留まりが低下してしまうという問題があ
った。また、ウェハ面内やパターン間で配線抵抗が異な
ること等により所望の性能が得られないという問題があ
った。
【０００６】
【発明が解決しようとする課題】上述したように、Ｃｕ
配線のリセスエッチングに酸等を用いた場合には、Ｃｕ
配線の側壁部が中心部よりリセスエッチング量が大きく
なり、その後のバリア層の成膜工程においてＣｕ配線の
側壁部でのバリア層のカバレッジが充分得られず、プロ
セス中にＣｕ配線の酸化、Ｃｕの拡散が生じ、歩留まり
が低下してしまうという問題があった。また、ウェハ内
でリセス量の場所依存性や、パターン依存性等が顕著で
あり、ウェハ面内やパターン間で配線抵抗が異なること
等により所望の性能が得られないという問題があった。
配線のリセスエッチングに酸等を用いた場合には、Ｃｕ
配線の側壁部が中心部よりリセスエッチング量が大きく
なり、その後のバリア層の成膜工程においてＣｕ配線の
側壁部でのバリア層のカバレッジが充分得られず、プロ
セス中にＣｕ配線の酸化、Ｃｕの拡散が生じ、歩留まり
が低下してしまうという問題があった。また、ウェハ内
でリセス量の場所依存性や、パターン依存性等が顕著で
あり、ウェハ面内やパターン間で配線抵抗が異なること
等により所望の性能が得られないという問題があった。
【０００７】本発明の目的は、配線材に対して表面を均
一にリセスエッチングし、歩留まりの向上を図り得る半
導体装置及び半導体装置の製造方法を提供することにあ
る。
一にリセスエッチングし、歩留まりの向上を図り得る半
導体装置及び半導体装置の製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。
目的を達成するために以下のように構成されている。
【０００９】（１）本発明（請求項１）の半導体装置
は、半導体基板上に形成された溝を有する絶縁層と、こ
の絶縁層の溝の表面に沿って形成された第１のバリアメ
タル層と、前記絶縁層の溝内に形成され、表面が該絶縁
層より低い配線層と、この配線層上に形成された第２の
バリアメタル層とを具備し、前記溝側部における前記Ｃ
ｕ配線と第１のバリアメタル層とのなす角が６０゜以上
であることを特徴とする。
は、半導体基板上に形成された溝を有する絶縁層と、こ
の絶縁層の溝の表面に沿って形成された第１のバリアメ
タル層と、前記絶縁層の溝内に形成され、表面が該絶縁
層より低い配線層と、この配線層上に形成された第２の
バリアメタル層とを具備し、前記溝側部における前記Ｃ
ｕ配線と第１のバリアメタル層とのなす角が６０゜以上
であることを特徴とする。
【００１０】本発明の好ましい実施態様を以下に記す。
前記配線層を構成する主元素は、Ｃｕ、Ａｇ、Ａｕ，Ｐ
ｔの何れかであること。
前記配線層を構成する主元素は、Ｃｕ、Ａｇ、Ａｕ，Ｐ
ｔの何れかであること。
【００１１】（２）本発明（請求項３）の半導体装置の
製造方法は、半導体基板上の絶縁層に溝を形成する工程
と、前記絶縁層の表面に沿って第１のバリアメタル層材
を形成する工程と、前記絶縁層上に、前記溝内を埋め込
むように、配線材を堆積する工程と、前記配線材の表面
に対して平坦化処理を行い、前記溝内に第１のバリアメ
タル層及び配線層を埋め込み形成する工程と、前記配線
層を構成する主元素と反応する酸化剤と、前記配線層を
構成する主元素のイオンと錯体を形成する錯体形成剤
と、前記錯体を溶解する溶媒とを含むエッチング溶液を
用いて該配線層に対してリセスエッチング処理を行っ
て、該配線材の表面を後退させて凹部を形成する工程
と、前記配線材及び絶縁層上に前記凹部を埋め込むよう
に第２のバリアメタル層材を形成する工程と、第２のバ
リアメタル層材の表面を、前記絶縁層の表面が露出する
まで平坦化し、前記凹部に前記第２のバリアメタル層を
形成する工程とを含むことを特徴とする。
製造方法は、半導体基板上の絶縁層に溝を形成する工程
と、前記絶縁層の表面に沿って第１のバリアメタル層材
を形成する工程と、前記絶縁層上に、前記溝内を埋め込
むように、配線材を堆積する工程と、前記配線材の表面
に対して平坦化処理を行い、前記溝内に第１のバリアメ
タル層及び配線層を埋め込み形成する工程と、前記配線
層を構成する主元素と反応する酸化剤と、前記配線層を
構成する主元素のイオンと錯体を形成する錯体形成剤
と、前記錯体を溶解する溶媒とを含むエッチング溶液を
用いて該配線層に対してリセスエッチング処理を行っ
て、該配線材の表面を後退させて凹部を形成する工程
と、前記配線材及び絶縁層上に前記凹部を埋め込むよう
に第２のバリアメタル層材を形成する工程と、第２のバ
リアメタル層材の表面を、前記絶縁層の表面が露出する
まで平坦化し、前記凹部に前記第２のバリアメタル層を
形成する工程とを含むことを特徴とする。
【００１２】本発明の好ましい実施態様を以下に記す。
前記酸化剤が、過酸化水素水、過硫酸アンモニウム、オ
ゾン水の中から１種類以上選ばれていること。前記錯体
形成剤が、アミノ酸，エチレンジアミン，エチレンジア
ミン四酢酸、アミノスルホン酸のなから１種類以上選ば
れていること。前記アミノ酸がグリシンであること。前
記溶媒が水であること。前記リセスエッチング処理は、
前記平坦化処理を行う平坦化装置内で連続して行われる
こと。前記リセスエッチング処理は、前記平坦化処理後
に行われる洗浄工程での処理槽にて行われること。
前記酸化剤が、過酸化水素水、過硫酸アンモニウム、オ
ゾン水の中から１種類以上選ばれていること。前記錯体
形成剤が、アミノ酸，エチレンジアミン，エチレンジア
ミン四酢酸、アミノスルホン酸のなから１種類以上選ば
れていること。前記アミノ酸がグリシンであること。前
記溶媒が水であること。前記リセスエッチング処理は、
前記平坦化処理を行う平坦化装置内で連続して行われる
こと。前記リセスエッチング処理は、前記平坦化処理後
に行われる洗浄工程での処理槽にて行われること。
【００１３】［作用］本発明は、上記構成によって以下
の作用・効果を有する。配線層を構成する湯元素の酸化
剤と、配線層を構成する主元素のイオンと錯体を形成す
る錯体形成剤と、錯体を溶解する溶媒とを含むエッチン
グ溶液を用いて該配線層に対してリセスエッチング処理
を行うことにより、酸化剤と配線層の主構成元素との
反応により該主構成元素がイオン化、イオン化した主
構成元素と錯体形成剤との反応により主構成元素の錯体
が形成、形成された錯体が溶媒により溶解除去、の三
つの工程が同時に進行することによりリセスエッチング
が配線層の表面から均一に進行と共に、ウェハ内でリセ
ス量の場所依存性や、パターン依存性等が無くなる。
の作用・効果を有する。配線層を構成する湯元素の酸化
剤と、配線層を構成する主元素のイオンと錯体を形成す
る錯体形成剤と、錯体を溶解する溶媒とを含むエッチン
グ溶液を用いて該配線層に対してリセスエッチング処理
を行うことにより、酸化剤と配線層の主構成元素との
反応により該主構成元素がイオン化、イオン化した主
構成元素と錯体形成剤との反応により主構成元素の錯体
が形成、形成された錯体が溶媒により溶解除去、の三
つの工程が同時に進行することによりリセスエッチング
が配線層の表面から均一に進行と共に、ウェハ内でリセ
ス量の場所依存性や、パターン依存性等が無くなる。
【００１４】リセスエッチングが配線層の表面から均一
に行われることにより、配線層の側壁部の第２のバリア
メタル層のカバレッジが充分得られ、プロセス中に配線
層の酸化、配線層の拡散が抑制されて歩留まりの低下を
抑制することができる。また、ウェハ内でリセス量の場
所依存性や、パターン依存性等が無いので、ウェハ面内
やパターン間で配線抵抗が異なることがなく、所望の性
能が得られる。
に行われることにより、配線層の側壁部の第２のバリア
メタル層のカバレッジが充分得られ、プロセス中に配線
層の酸化、配線層の拡散が抑制されて歩留まりの低下を
抑制することができる。また、ウェハ内でリセス量の場
所依存性や、パターン依存性等が無いので、ウェハ面内
やパターン間で配線抵抗が異なることがなく、所望の性
能が得られる。
【００１５】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
を参照して説明する。
【００１６】［第１の実施形態］図１は、本発明の第１
の実施形態に係わる半導体装置の製造工程を示す工程断
面図である。
の実施形態に係わる半導体装置の製造工程を示す工程断
面図である。
【００１７】先ず、図１（ａ）に示すように、Ｓｉ基板
１１上に熱酸化膜１２を１００ｎｍ形成した後、ＣＶＤ
法によりシリコン窒化膜１３を３０ｎｍ、ＣＶＤ法によ
りシリコン酸化膜１４を４００ｎｍ堆積する。
１１上に熱酸化膜１２を１００ｎｍ形成した後、ＣＶＤ
法によりシリコン窒化膜１３を３０ｎｍ、ＣＶＤ法によ
りシリコン酸化膜１４を４００ｎｍ堆積する。
【００１８】次いで、図１（ｂ）に示すように、シリコ
ン酸化膜１４上に、リソグラフィ法により開口部を有す
るレジスト膜１５を形成した後、シリコン酸化膜１４を
選択的にエッチングして、溝１６を形成する。溝１６の
パターンは、深さ４００ｎｍ、折り返して長さ３ｍにわ
たって形成されている。
ン酸化膜１４上に、リソグラフィ法により開口部を有す
るレジスト膜１５を形成した後、シリコン酸化膜１４を
選択的にエッチングして、溝１６を形成する。溝１６の
パターンは、深さ４００ｎｍ、折り返して長さ３ｍにわ
たって形成されている。
【００１９】次いで、図１（ｃ）に示すように、レジス
ト膜１５を除去した後、スパッタリング法により膜厚２
０ｎｍのＴａＮ膜（第１のバリアメタル層材）１７、膜
厚２００ｎｍのＣｕ膜を堆積した後、硫酸銅を用いた電
解メッキ法によりさらにＣｕ膜の形成を行って、溝１６
内を埋め込むようにＣｕ配線材１８を堆積する。次い
で、図１（ｄ）に示すように、ＴａＮ膜１７をエッチン
グストッパに用いて、Ｃｕ配線材１８の表面に対してＣ
ＭＰ処理を行う。次いで、図１（ｅ）に示すように、シ
リコン酸化膜１４の表面が露出するまで、Ｃｕ配線材１
８及びＴａＮ膜１７に対してＣＭＰ処理を行って、溝１
６内にＣｕダマシン配線１８及びＴａＮ膜（第１のバリ
アメタル層）１７を埋め込み形成する。
ト膜１５を除去した後、スパッタリング法により膜厚２
０ｎｍのＴａＮ膜（第１のバリアメタル層材）１７、膜
厚２００ｎｍのＣｕ膜を堆積した後、硫酸銅を用いた電
解メッキ法によりさらにＣｕ膜の形成を行って、溝１６
内を埋め込むようにＣｕ配線材１８を堆積する。次い
で、図１（ｄ）に示すように、ＴａＮ膜１７をエッチン
グストッパに用いて、Ｃｕ配線材１８の表面に対してＣ
ＭＰ処理を行う。次いで、図１（ｅ）に示すように、シ
リコン酸化膜１４の表面が露出するまで、Ｃｕ配線材１
８及びＴａＮ膜１７に対してＣＭＰ処理を行って、溝１
６内にＣｕダマシン配線１８及びＴａＮ膜（第１のバリ
アメタル層）１７を埋め込み形成する。
【００２０】次いで、図１（ｆ）に示すように、Ｃｕダ
マシン配線１８のリセスエッチング処理を行い、凹部１
９を形成する。Ｃｕダマシン配線１８に対するリセスエ
ッチング処理は、スピンエッチャ装置によりＳｉ基板１
１を高速回転させながら、溶媒である純水１０００ｃｃ
に対して、酸化剤である過酸化水素が溶媒である水に希
釈された３５％過酸化水素水２０ｃｃ、及び錯体形成剤
であるグリシン１ｇを溶解させたエッチング溶液をＣｕ
ダマシン配線１８側の面に５０秒間供給して行う。リセ
スエッチング処理後、同様にＳｉ基板を高速回転させな
がら純水を５分間供給してリンス処理、乾燥処理を順次
行う。
マシン配線１８のリセスエッチング処理を行い、凹部１
９を形成する。Ｃｕダマシン配線１８に対するリセスエ
ッチング処理は、スピンエッチャ装置によりＳｉ基板１
１を高速回転させながら、溶媒である純水１０００ｃｃ
に対して、酸化剤である過酸化水素が溶媒である水に希
釈された３５％過酸化水素水２０ｃｃ、及び錯体形成剤
であるグリシン１ｇを溶解させたエッチング溶液をＣｕ
ダマシン配線１８側の面に５０秒間供給して行う。リセ
スエッチング処理後、同様にＳｉ基板を高速回転させな
がら純水を５分間供給してリンス処理、乾燥処理を順次
行う。
【００２１】Ｃｕダマシン配線の表面に、グリシン（錯
体形成剤）と過酸化水素水（酸化剤＋溶媒）との混合し
たエッチング液を供給してリセスエッチング処理を行う
ことにより、酸化剤である過酸化水素とＣｕダマシン
配線を構成するＣｕとの反応により配線層の表面がイオ
ン化、イオン化したＣｕダマシン配線表面と錯体形成
剤であるグリシンとの反応によりＣｕの錯体が形成、
形成されたＣｕの錯体が溶媒である水により溶解除去、
の三つの工程が同時に進行することによりエッチングが
Ｃｕダマシン配線の表面から均一に進行する。
体形成剤）と過酸化水素水（酸化剤＋溶媒）との混合し
たエッチング液を供給してリセスエッチング処理を行う
ことにより、酸化剤である過酸化水素とＣｕダマシン
配線を構成するＣｕとの反応により配線層の表面がイオ
ン化、イオン化したＣｕダマシン配線表面と錯体形成
剤であるグリシンとの反応によりＣｕの錯体が形成、
形成されたＣｕの錯体が溶媒である水により溶解除去、
の三つの工程が同時に進行することによりエッチングが
Ｃｕダマシン配線の表面から均一に進行する。
【００２２】次いで、図１（ｇ）に示すように、リセス
エッチング処理によって形成された凹部１９を埋め込む
ように、第２のＴａＮ膜（第２のバリアメタル層材）２
０を堆積する。次いで、図１（ｈ）に示すように、第２
のＴａＮ膜２０に対して、シリコン酸化膜１４が露出す
るまでＣＭＰ処理を行い、凹部１９内に第２のＴａＮ膜
２０（第２のバリアメタル層）を埋め込み形成する。
エッチング処理によって形成された凹部１９を埋め込む
ように、第２のＴａＮ膜（第２のバリアメタル層材）２
０を堆積する。次いで、図１（ｈ）に示すように、第２
のＴａＮ膜２０に対して、シリコン酸化膜１４が露出す
るまでＣＭＰ処理を行い、凹部１９内に第２のＴａＮ膜
２０（第２のバリアメタル層）を埋め込み形成する。
【００２３】以上示した工程によって、全面がバリアメ
タルであるＴａＮ膜に覆われたＣｕダマシン配線を形成
することができる。上述した製造工程を用いて多層配線
を形成することによりリセスエッチングがＣｕダマシン
配線１８の表面から均一に行われることにより、Ｃｕダ
マシン配線１８の側壁部のＴａＮ膜２０のカバレッジが
充分得られ、プロセス中にＣｕダマシン配線１８の酸
化、Ｃｕダマシン配線１８を構成するＣｕの拡散が抑制
されて歩留まりの低下を抑制することができる。また、
ウェハ内でリセス量の場所依存性や、パターン依存性等
が無いので、ウェハ面内やパターン間で配線抵抗が異な
ることがなく、所望の性能が得られる。
タルであるＴａＮ膜に覆われたＣｕダマシン配線を形成
することができる。上述した製造工程を用いて多層配線
を形成することによりリセスエッチングがＣｕダマシン
配線１８の表面から均一に行われることにより、Ｃｕダ
マシン配線１８の側壁部のＴａＮ膜２０のカバレッジが
充分得られ、プロセス中にＣｕダマシン配線１８の酸
化、Ｃｕダマシン配線１８を構成するＣｕの拡散が抑制
されて歩留まりの低下を抑制することができる。また、
ウェハ内でリセス量の場所依存性や、パターン依存性等
が無いので、ウェハ面内やパターン間で配線抵抗が異な
ることがなく、所望の性能が得られる。
【００２４】リセスエッチング処理後の断面の電子顕微
鏡写真を図２に示す。図２に示すように、Ｃｕダマシン
配線１８の側部での落ち込みが無く、均一にリセスエッ
チング処理が行われている。
鏡写真を図２に示す。図２に示すように、Ｃｕダマシン
配線１８の側部での落ち込みが無く、均一にリセスエッ
チング処理が行われている。
【００２５】次に、ウェハ内でのリセス量分布を求め、
その結果を図３に示す。図３において、横軸は、リセス
エッチング処理後に残存した配線の分率を示している。
ウェハ内でのリセス量分布を求めるため、ＣＭＰ処理後
の配線抵抗とリセスエッチング処理後の配線抵抗とをそ
れぞれプローブにより測定し、リセスエッチング処理後
の抵抗上昇が表面から均一に配線がエッチングされてい
るものとして残存配線量を見積もった。
その結果を図３に示す。図３において、横軸は、リセス
エッチング処理後に残存した配線の分率を示している。
ウェハ内でのリセス量分布を求めるため、ＣＭＰ処理後
の配線抵抗とリセスエッチング処理後の配線抵抗とをそ
れぞれプローブにより測定し、リセスエッチング処理後
の抵抗上昇が表面から均一に配線がエッチングされてい
るものとして残存配線量を見積もった。
【００２６】本実施形態で用いた深さ４００ｎｍの配線
に対し、Ｌ／Ｓ＝０．２μｍ／０．２μｍ、０．５μｍ
／０．５μｍ、及び孤立配線の０．２〜１０μｍにおい
ても残存した配線の分率の分布の中心はほぼ０．８５で
あった。この値は、本実施形態で用いている配線深さ４
００ｎｍから換算すると、６０ｎｍのリセスエッチング
量に相当する。
に対し、Ｌ／Ｓ＝０．２μｍ／０．２μｍ、０．５μｍ
／０．５μｍ、及び孤立配線の０．２〜１０μｍにおい
ても残存した配線の分率の分布の中心はほぼ０．８５で
あった。この値は、本実施形態で用いている配線深さ４
００ｎｍから換算すると、６０ｎｍのリセスエッチング
量に相当する。
【００２７】比較例として、酸を用いてＣｕダマシン配
線のリセスエッチング処理を行った結果を図４に示す。
図４に示すように、ウェハ内の分布が大きいことに加え
て、孤立０．２μｍ配線のリセスエッチング量が他のパ
ターンに比べて大きくなっており、パターン依存性が大
きいことが分かる。
線のリセスエッチング処理を行った結果を図４に示す。
図４に示すように、ウェハ内の分布が大きいことに加え
て、孤立０．２μｍ配線のリセスエッチング量が他のパ
ターンに比べて大きくなっており、パターン依存性が大
きいことが分かる。
【００２８】断面形状とその後に形成されるバリア膜に
よるＣｕ配線酸化耐性との関係を調べるため、エッチン
グ溶液を各種変化させてリセスエッチングを行った。断
面ＳＥＭ写真から図５に示すようにリセスエッチングさ
れたＣｕ配線表面と側壁とのなす角θを求めて接触角と
し、断面形状の評価指標とした。これらと同条件で作成
したウェハ上にスパッタリング法により全面にＴａＮ膜
を５０ｎｍ形成した後、ＣＭＰ処理によりＣｕ配線上に
のみＴａＮ膜を残した。
よるＣｕ配線酸化耐性との関係を調べるため、エッチン
グ溶液を各種変化させてリセスエッチングを行った。断
面ＳＥＭ写真から図５に示すようにリセスエッチングさ
れたＣｕ配線表面と側壁とのなす角θを求めて接触角と
し、断面形状の評価指標とした。これらと同条件で作成
したウェハ上にスパッタリング法により全面にＴａＮ膜
を５０ｎｍ形成した後、ＣＭＰ処理によりＣｕ配線上に
のみＴａＮ膜を残した。
【００２９】このウェハをプローブによりＣｕ配線の抵
抗を測定した後、内部が３００℃の大気雰囲気であるオ
ーブン中で１時間放置する加速試験を行った。加速試験
後、再びプローブによりＣｕ配線の抵抗を測定したとこ
ろ、バリア層であるＴａＮ膜が充分な酸化防止耐性を有
している場合には加速試験前後でＣｕダマシン配線の抵
抗に変化はなかった。それに対し、酸化防止耐性が充分
でないためＣｕ配線が酸化してしまった場合には、顕著
な抵抗上昇が観測されていた。
抗を測定した後、内部が３００℃の大気雰囲気であるオ
ーブン中で１時間放置する加速試験を行った。加速試験
後、再びプローブによりＣｕ配線の抵抗を測定したとこ
ろ、バリア層であるＴａＮ膜が充分な酸化防止耐性を有
している場合には加速試験前後でＣｕダマシン配線の抵
抗に変化はなかった。それに対し、酸化防止耐性が充分
でないためＣｕ配線が酸化してしまった場合には、顕著
な抵抗上昇が観測されていた。
【００３０】Ｌ／Ｓ＝０．２μｍ／０．２μｍ、長さ３
ｍのＣｕ配線について加速試験後のＣｕ配線の抵抗が試
験前のＣｕ配線の抵抗より上昇しないチップを合格とし
て、ウェハ内での酸化耐性のイールド（合格確率）を求
めた。更にリセスエッチング処理後のＣｕ配線の形状か
ら接触角を求め、イールドとの関係を調べた関係を図６
に示す。
ｍのＣｕ配線について加速試験後のＣｕ配線の抵抗が試
験前のＣｕ配線の抵抗より上昇しないチップを合格とし
て、ウェハ内での酸化耐性のイールド（合格確率）を求
めた。更にリセスエッチング処理後のＣｕ配線の形状か
ら接触角を求め、イールドとの関係を調べた関係を図６
に示す。
【００３１】接触角が小さい場合、即ちＣｕ配線の中心
部よりＣｕ配線の側壁部が速くエッチングされて断面形
状が食い込むようになった場合にはその後に形成される
ＴａＮ膜の側壁部分でのカバレッジが悪く、分断される
ためＣｕ配線は全て酸化されてイールドは０％である。
接触角が６０゜を越える付近から酸化耐性が向上し、７
０゜以上では充分な酸化耐性をウェハ全面で得ることが
できた。
部よりＣｕ配線の側壁部が速くエッチングされて断面形
状が食い込むようになった場合にはその後に形成される
ＴａＮ膜の側壁部分でのカバレッジが悪く、分断される
ためＣｕ配線は全て酸化されてイールドは０％である。
接触角が６０゜を越える付近から酸化耐性が向上し、７
０゜以上では充分な酸化耐性をウェハ全面で得ることが
できた。
【００３２】また、接触角が８５゜の試料について、Ｃ
ｕ配線パターンが多数形成されたウェハ上に塗布法によ
り絶縁膜を形成した後、４５０℃６０時間のアニール処
理を行った。塗布型絶縁膜を溶解させて塗布型絶縁膜中
のＣｕ濃度を測定したところ、アニール処理の有無で有
意な差は見られなかった。これらの結果から上部バリア
層であるＴａＮ膜がＣｕ拡散防止層として機能している
ことが確認された。
ｕ配線パターンが多数形成されたウェハ上に塗布法によ
り絶縁膜を形成した後、４５０℃６０時間のアニール処
理を行った。塗布型絶縁膜を溶解させて塗布型絶縁膜中
のＣｕ濃度を測定したところ、アニール処理の有無で有
意な差は見られなかった。これらの結果から上部バリア
層であるＴａＮ膜がＣｕ拡散防止層として機能している
ことが確認された。
【００３３】以上説明したように本実施形態によれば、
上述した製造工程を用いて多層配線を形成することによ
りリセスエッチングが配線層の表面から均一に行われる
ことにより、配線層の側壁部の第２のバリアメタル層の
カバレッジが充分得られ、プロセス中に配線層の酸化、
配線層の主構成元素の拡散が抑制されて歩留まりの低下
を抑制することができる。また、ウェハ内でリセス量の
場所依存性や、パターン依存性等が無いので、ウェハ面
内やパターン間で配線抵抗が異なることがなく、所望の
性能が得られる。
上述した製造工程を用いて多層配線を形成することによ
りリセスエッチングが配線層の表面から均一に行われる
ことにより、配線層の側壁部の第２のバリアメタル層の
カバレッジが充分得られ、プロセス中に配線層の酸化、
配線層の主構成元素の拡散が抑制されて歩留まりの低下
を抑制することができる。また、ウェハ内でリセス量の
場所依存性や、パターン依存性等が無いので、ウェハ面
内やパターン間で配線抵抗が異なることがなく、所望の
性能が得られる。
【００３４】酸化剤を入れない場合でも錯体が形成され
る系も存在するが、その場合は酸によるエッチングと同
様、側壁部での進行が速い等の問題が生じる。本発明の
ような均一なエッチング特性を得るためには、上記３つ
の工程が同時に進行することが重要であり、ウェハを回
転させながら薬液を供給する、強制循環させている槽内
にウェハを挿入する等の手段が必須である。
る系も存在するが、その場合は酸によるエッチングと同
様、側壁部での進行が速い等の問題が生じる。本発明の
ような均一なエッチング特性を得るためには、上記３つ
の工程が同時に進行することが重要であり、ウェハを回
転させながら薬液を供給する、強制循環させている槽内
にウェハを挿入する等の手段が必須である。
【００３５】［第２の実施形態］本実施形態において、
第１の実施形態と異なるのは、ＣＭＰ処理後のリセスエ
ッチング処理なので、リセスエッチング処理だけについ
て説明する。
第１の実施形態と異なるのは、ＣＭＰ処理後のリセスエ
ッチング処理なので、リセスエッチング処理だけについ
て説明する。
【００３６】Ｃｕダマシン配線及びＴａＮ膜のＣＭＰ処
理をＣＭＰ装置の研磨パッドにて行った後、第１の実施
形態と同様なエッチング液で満たされたＣＭＰ装置内に
設けられた洗浄槽内でウェハを１５０ｒｐｍで回転させ
ながらリセスエッチング処理と洗浄処理を同時に行っ
て、凹部を形成した。次に、５分間リンスした後、ウェ
ハを乾燥処理した。リセスエッチング量は、５０ｎｍ、
ウェハ面内均一性及び断面形状は良好であり、パターン
によるエッチング量の差異は認められなかった。更に、
第２のバリアメタル層であるＴａＮ膜を形成した後、Ｃ
ＭＰ処理を行って、凹部にＴａＮ膜を埋め込み形成し
た。
理をＣＭＰ装置の研磨パッドにて行った後、第１の実施
形態と同様なエッチング液で満たされたＣＭＰ装置内に
設けられた洗浄槽内でウェハを１５０ｒｐｍで回転させ
ながらリセスエッチング処理と洗浄処理を同時に行っ
て、凹部を形成した。次に、５分間リンスした後、ウェ
ハを乾燥処理した。リセスエッチング量は、５０ｎｍ、
ウェハ面内均一性及び断面形状は良好であり、パターン
によるエッチング量の差異は認められなかった。更に、
第２のバリアメタル層であるＴａＮ膜を形成した後、Ｃ
ＭＰ処理を行って、凹部にＴａＮ膜を埋め込み形成し
た。
【００３７】第１の実施形態と同様な加速試験を行った
後評価を行ったところ、第２のバリア層であるＴａＮ膜
が良好な酸化防止層、Ｃｕ拡散防止層として機能してい
ることが確認していることが確認された。
後評価を行ったところ、第２のバリア層であるＴａＮ膜
が良好な酸化防止層、Ｃｕ拡散防止層として機能してい
ることが確認していることが確認された。
【００３８】このように、ＣＭＰ装置（平坦化装置）内
で、平坦化処理からリセスエッチング処理を連続して行
うことで、プロセス時間の短縮を図ることができる。
で、平坦化処理からリセスエッチング処理を連続して行
うことで、プロセス時間の短縮を図ることができる。
【００３９】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、錯体形成
剤としてアミノ酸であるグリシンを含有する希釈過酸化
水素を用いたが、錯体形成剤として他のアミノ酸や、エ
チレンジアミン、エチレンジアミン四酢酸を希釈過酸化
水素水（酸化剤）に含有させた場合にも、同様に良好な
リセス形状が得られた。また、酸化剤として過硫酸アン
モニウム、オゾン水を用いても良好なリセス形状が得ら
れた。また、配線層を構成する主元素としては、Ｃｕ以
外に、Ａｇ，Ａｕ，Ｐｔを用いることができる。Ｃｕ以
外を用いた場合は、酸化剤、錯体形成剤、溶媒を選ぶ必
要がある。更に、上記元素を主構成元素とする合金にお
いてもエッチング特性に差し支えはない。Ｃｕ合金とし
ては、例えばＣｕ−Ｓｉ合金，Ｃｕ−Ａｌ合金，Ｃｕ−
Ｓｉ−Ａｌ合金，Ｃｕ−Ａｇ合金等を用いることができ
る。また、上記実施形態では、第１及び第２のバリアメ
タル層としてＴａＮ膜を用いたが、第１のバリアメタル
層と第２のバリアメタル層とで異なる材料を用いても良
い。また、配線層と第２のバリアメタル層の密着性を改
善するため、配線層表面に前処理を施すことや、他の元
素を含有する層を形成することも可能である。
るものではない。例えば、上記実施形態では、錯体形成
剤としてアミノ酸であるグリシンを含有する希釈過酸化
水素を用いたが、錯体形成剤として他のアミノ酸や、エ
チレンジアミン、エチレンジアミン四酢酸を希釈過酸化
水素水（酸化剤）に含有させた場合にも、同様に良好な
リセス形状が得られた。また、酸化剤として過硫酸アン
モニウム、オゾン水を用いても良好なリセス形状が得ら
れた。また、配線層を構成する主元素としては、Ｃｕ以
外に、Ａｇ，Ａｕ，Ｐｔを用いることができる。Ｃｕ以
外を用いた場合は、酸化剤、錯体形成剤、溶媒を選ぶ必
要がある。更に、上記元素を主構成元素とする合金にお
いてもエッチング特性に差し支えはない。Ｃｕ合金とし
ては、例えばＣｕ−Ｓｉ合金，Ｃｕ−Ａｌ合金，Ｃｕ−
Ｓｉ−Ａｌ合金，Ｃｕ−Ａｇ合金等を用いることができ
る。また、上記実施形態では、第１及び第２のバリアメ
タル層としてＴａＮ膜を用いたが、第１のバリアメタル
層と第２のバリアメタル層とで異なる材料を用いても良
い。また、配線層と第２のバリアメタル層の密着性を改
善するため、配線層表面に前処理を施すことや、他の元
素を含有する層を形成することも可能である。
【００４０】上記実施形態では、リセスエッチング処理
を行う前に絶縁層上の第１のバリアメタル層材を除去し
たが、リセスエッチング処理後に第１のバリアメタル層
を除去しても良い。例えば、ＴａＮ膜１７上のＣｕ配線
層材１８に対して平坦化処理を行った後（図７
（ａ））、上記リセスエッチング処理を行ってＣｕダマ
シン配線１８の表面を後退させて凹部１９を形成し（図
７（ｂ））、ＴａＮ膜２０を堆積し（図７（ｃ））、そ
の後、ＴａＮ膜２０，ＴａＮ膜１７に対して絶縁層１４
の表面が露出するまで平坦化処理を行う（図７
（ｄ））。
を行う前に絶縁層上の第１のバリアメタル層材を除去し
たが、リセスエッチング処理後に第１のバリアメタル層
を除去しても良い。例えば、ＴａＮ膜１７上のＣｕ配線
層材１８に対して平坦化処理を行った後（図７
（ａ））、上記リセスエッチング処理を行ってＣｕダマ
シン配線１８の表面を後退させて凹部１９を形成し（図
７（ｂ））、ＴａＮ膜２０を堆積し（図７（ｃ））、そ
の後、ＴａＮ膜２０，ＴａＮ膜１７に対して絶縁層１４
の表面が露出するまで平坦化処理を行う（図７
（ｄ））。
【００４１】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
範囲で、種々変形して実施することが可能である。
【００４２】
【発明の効果】以上説明したように本発明によれば、配
線層を構成する主元素の酸化剤と、配線層を構成する主
元素のイオンと錯体を形成する錯体形成剤と、錯体を溶
解する溶媒とを含むエッチング溶液を用いて該配線層に
対してリセスエッチング処理を行うことにより、配線層
の表面に上述したエッチング液を供給してリセスエッチ
ング処理を行うことにより、酸化剤と配線層の主構成
元素との反応により該主構成元素がイオン化、イオン
化した主構成元素と錯体形成剤との反応により主構成元
素の錯体が形成、形成された錯体が溶媒により溶解除
去、の三つの工程が同時に進行することによりリセスエ
ッチングが配線層の表面から均一に進行と共に、ウェハ
内でリセス量の場所依存性や、パターン依存性等が無く
なる。
線層を構成する主元素の酸化剤と、配線層を構成する主
元素のイオンと錯体を形成する錯体形成剤と、錯体を溶
解する溶媒とを含むエッチング溶液を用いて該配線層に
対してリセスエッチング処理を行うことにより、配線層
の表面に上述したエッチング液を供給してリセスエッチ
ング処理を行うことにより、酸化剤と配線層の主構成
元素との反応により該主構成元素がイオン化、イオン
化した主構成元素と錯体形成剤との反応により主構成元
素の錯体が形成、形成された錯体が溶媒により溶解除
去、の三つの工程が同時に進行することによりリセスエ
ッチングが配線層の表面から均一に進行と共に、ウェハ
内でリセス量の場所依存性や、パターン依存性等が無く
なる。
【００４３】リセスエッチングが配線層の表面から均一
に行われることにより、配線層の側壁部の第１のバリア
メタル層のカバレッジが充分得られ、プロセス中に配線
層の酸化、配線層の拡散が抑制されて歩留まりの低下を
抑制することができる。また、ウェハ内でリセス量の場
所依存性や、パターン依存性等が無いので、ウェハ面内
やパターン間で配線抵抗が異なることがなく、所望の性
能が得られる。
に行われることにより、配線層の側壁部の第１のバリア
メタル層のカバレッジが充分得られ、プロセス中に配線
層の酸化、配線層の拡散が抑制されて歩留まりの低下を
抑制することができる。また、ウェハ内でリセス量の場
所依存性や、パターン依存性等が無いので、ウェハ面内
やパターン間で配線抵抗が異なることがなく、所望の性
能が得られる。
【図１】第１の実施形態に係わる半導体装置の製造工程
を示す工程断面図。
を示す工程断面図。
【図２】リセスエッチング処理後の構造を示す電子顕微
鏡写真。
鏡写真。
【図３】本発明に係わるエッチング溶液を用いてリセス
エッチング処理を行った場合のウェハ内でのリセス量分
布を示す図。
エッチング処理を行った場合のウェハ内でのリセス量分
布を示す図。
【図４】酸を用いてＣｕダマシン配線のリセスエッチン
グ処理を行った場合のウェハ内でのリセス量分布を示す
図。
グ処理を行った場合のウェハ内でのリセス量分布を示す
図。
【図５】Ｃｕダマシン配線表面と側壁であるＴａＮ膜と
のなす角θの概略を示す断面図。
のなす角θの概略を示す断面図。
【図６】Ｃｕダマシン配線表面と側壁であるＴａＮ膜と
のなす接触角とイールドとの関係を示す特性図。
のなす接触角とイールドとの関係を示す特性図。
【図７】図１に示す半導体装置の製造工程の変形例を示
す工程断面図。
す工程断面図。
１１…Ｓｉ基板 １２…熱酸化膜 １３…シリコン窒化膜 １４…シリコン酸化膜 １５…レジスト膜 １６…溝 １７…ＴａＮ膜（第１のバリアメタル層材，第１のバリ
アメタル層） １８…Ｃｕ配線材，Ｃｕダマシン配線（配線層材，配線
層） １９…凹部 ２０…ＴａＮ膜（第２のバリアメタル層材，第２のバリ
アメタル層）
アメタル層） １８…Ｃｕ配線材，Ｃｕダマシン配線（配線層材，配線
層） １９…凹部 ２０…ＴａＮ膜（第２のバリアメタル層材，第２のバリ
アメタル層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 尚史 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F033 HH11 HH32 MM01 MM11 MM12 MM13 PP15 PP27 QQ20 QQ31 QQ37 QQ48 XX01 5F043 AA26 BB18 DD16 DD27 DD30 FF01 FF07 GG02 GG10
Claims (9)
- 【請求項１】半導体基板上に形成された溝を有する絶縁
層と、 この絶縁層の溝の表面に沿って形成された第１のバリア
メタル層と、 前記絶縁層の溝内に形成され、表面が該絶縁層より低い
配線層と、 この配線層上に形成された第２のバリアメタル層とを具
備し、 前記溝側部における前記配線層の表面と第１のバリアメ
タル層とのなす角が６０゜以上であることを特徴とする
半導体装置。 - 【請求項２】前記配線層を構成する主元素は、Ｃｕ、Ａ
ｇ、Ａｕ、Ｐｔの何れかであることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】半導体基板上の絶縁層に溝を形成する工程
と、 前記絶縁層の表面に沿って第１のバリアメタル層材を形
成する工程と、 第１のバリアメタル層材上に、前記溝内を埋め込むよう
に、配線材を堆積する工程と、 前記配線材の表面に対して平坦化処理を行い、前記溝内
に第１のバリアメタル層及び配線層を埋め込み形成する
工程と、 前記配線層を構成する主元素と反応する酸化剤と、前記
配線層を構成する主元素のイオンと錯体を形成する錯体
形成剤と、前記錯体を溶解する溶媒とを含むエッチング
溶液を用いて該配線層に対してリセスエッチング処理を
行って、該配線材の表面を後退させて凹部を形成する工
程と、 前記配線材及び絶縁層上に前記凹部を埋め込むように第
２のバリアメタル層材を形成する工程と、 第２のバリアメタル層材の表面を、前記絶縁層の表面が
露出するまで平坦化し、前記凹部に前記第２のバリアメ
タル層を形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項４】前記酸化剤が、過酸化水素水、過硫酸アン
モニウム、オゾン水、の中から１種類以上選ばれている
ことを特徴とする請求項３に記載の半導体装置の製造方
法。 - 【請求項５】前記錯体形成剤が、アミノ酸，エチレンジ
アミン，エチレンジアミン四錯体、アミノスルホン酸の
なから１種類以上選ばれていることを特徴とする請求項
３に記載の半導体装置の製造方法。 - 【請求項６】前記アミノ酸がグリシンであることを特徴
とする請求項５に記載の半導体装置の製造方法。 - 【請求項７】前記溶媒が水であることを特徴とする請求
項３に記載の半導体装置の製造方法。 - 【請求項８】前記リセスエッチング処理は、前記平坦化
処理を行う平坦化装置内で連続して行われることを特徴
とする請求項３に記載の半導体装置の製造方法。 - 【請求項９】前記リセスエッチング処理は、前記平坦化
処理後に行われる洗浄工程での処理槽にて行われること
を特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016189A JP3772059B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置及び半導体装置の製造方法 |
| TW090101288A TW490718B (en) | 2000-01-25 | 2001-01-19 | Semiconductor device and the manufacturing method thereof |
| US09/767,724 US6579785B2 (en) | 2000-01-25 | 2001-01-24 | Method of making multi-level wiring in a semiconductor device |
| KR10-2001-0003717A KR100419272B1 (ko) | 2000-01-25 | 2001-01-26 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US10/424,856 US20030214010A1 (en) | 2000-01-25 | 2003-04-29 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016189A JP3772059B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210644A true JP2001210644A (ja) | 2001-08-03 |
| JP3772059B2 JP3772059B2 (ja) | 2006-05-10 |
Family
ID=18543371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000016189A Expired - Fee Related JP3772059B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3772059B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8565016B2 (en) | 2001-12-20 | 2013-10-22 | Micron Technology, Inc. | System having improved surface planarity for bit material deposition |
| KR20160039546A (ko) * | 2014-10-01 | 2016-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선층 및 그 제작 방법 |
| JP2020088178A (ja) * | 2018-11-26 | 2020-06-04 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| CN113161259A (zh) * | 2020-01-23 | 2021-07-23 | 东京毅力科创株式会社 | 基板处理装置、基板处理方法和化学溶液 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283520A (ja) * | 1996-04-11 | 1997-10-31 | Mitsubishi Electric Corp | 集積回路の多段埋め込み配線構造およびその製造方法 |
| JPH1121546A (ja) * | 1996-12-09 | 1999-01-26 | Cabot Corp | 銅系基板に有用な化学的・機械的研磨用スラリー |
-
2000
- 2000-01-25 JP JP2000016189A patent/JP3772059B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283520A (ja) * | 1996-04-11 | 1997-10-31 | Mitsubishi Electric Corp | 集積回路の多段埋め込み配線構造およびその製造方法 |
| JPH1121546A (ja) * | 1996-12-09 | 1999-01-26 | Cabot Corp | 銅系基板に有用な化学的・機械的研磨用スラリー |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8565016B2 (en) | 2001-12-20 | 2013-10-22 | Micron Technology, Inc. | System having improved surface planarity for bit material deposition |
| US11616085B2 (en) | 2014-10-01 | 2023-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Wiring layer and manufacturing method therefor |
| US11901372B2 (en) | 2014-10-01 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Wiring layer and manufacturing method therefor |
| JP2020061567A (ja) * | 2014-10-01 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10644039B2 (en) | 2014-10-01 | 2020-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Wiring layer and manufacturing method therefor |
| JP2016072633A (ja) * | 2014-10-01 | 2016-05-09 | 株式会社半導体エネルギー研究所 | 配線層およびその作製方法 |
| US12183747B2 (en) | 2014-10-01 | 2024-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Wiring layer and manufacturing method therefor |
| US11211408B2 (en) | 2014-10-01 | 2021-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Wiring layer and manufacturing method therefor |
| KR102481037B1 (ko) * | 2014-10-01 | 2022-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선층 및 그 제작 방법 |
| KR20160039546A (ko) * | 2014-10-01 | 2016-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선층 및 그 제작 방법 |
| JP2020088178A (ja) * | 2018-11-26 | 2020-06-04 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| JP2023090738A (ja) * | 2018-11-26 | 2023-06-29 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| JP7261567B2 (ja) | 2018-11-26 | 2023-04-20 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| JP7544899B2 (ja) | 2018-11-26 | 2024-09-03 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| CN113161259A (zh) * | 2020-01-23 | 2021-07-23 | 东京毅力科创株式会社 | 基板处理装置、基板处理方法和化学溶液 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3772059B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100419272B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US6696358B2 (en) | Viscous protective overlayers for planarization of integrated circuits | |
| KR100711526B1 (ko) | 구리 연결선을 갖는 반도체 장치의 제조방법 | |
| TWI234846B (en) | Method of forming multi layer conductive line in semiconductor device | |
| JP3586605B2 (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
| US6743719B1 (en) | Method for forming a conductive copper structure | |
| US20040121583A1 (en) | Method for forming capping barrier layer over copper feature | |
| US7544606B2 (en) | Method to implement stress free polishing | |
| JP2002033323A (ja) | 銅相互接続部を有する半導体デバイスの製造方法 | |
| US20090096103A1 (en) | Semiconductor device and method for forming barrier metal layer thereof | |
| US9412654B1 (en) | Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step | |
| JP2002289559A (ja) | 集積回路の製造方法 | |
| US6821882B2 (en) | Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer | |
| US6320263B1 (en) | Semiconductor metalization barrier and manufacturing method therefor | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| JP2001210644A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2006112202A1 (ja) | 半導体装置及びその製造方法 | |
| US20070023868A1 (en) | Method of forming copper metal line and semiconductor device including the same | |
| US7413976B2 (en) | Uniform passivation method for conductive features | |
| JP2001085434A (ja) | 半導体基板のめっき方法 | |
| JP4202016B2 (ja) | 電気めっき浴を準備する方法および関連した銅めっきプロセス | |
| JP2003179058A (ja) | 半導体装置の製造方法 | |
| US20040140291A1 (en) | Copper etch | |
| KR100421913B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2001345324A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |