JP2001085434A - 半導体基板のめっき方法 - Google Patents

Abstract

(57)【要約】 【課題】無電解めっき反応に対して不活性であるバリア
層の少なくとも一部に気相成長法によりシード層を形成
することにより、無電解めっきにより均一なシード層を
形成する。 【解決手段】半導体基板１に形成した誘電体層２表面に
凹部を形成する工程と、前記凹部を形成した誘電体層の
表面に該表面を覆う第１導電層５を形成する工程と、前
記第１導電層表面の少なくとも一部を含む前記第１導電
層表面に気相成長法により第２導電層６を形成する工程
と、前記第１導電層表面および第２導電層表面に無電解
めっきによりめっき金属層６を形成する工程とからなる
半導体基板のめっき方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板のめっき
方法にかかり、特にＬＳＩ等の半導体基板に用いられる
微細な配線の形成に適しためっき方法に関する。

【０００２】

【従来の技術】従来、半導体基板上の配線を構成する金
属膜の形成には、アルミニウムのスパッタ法あるいはタ
ングステンのＣＶＤ法が採用されている。しかし、ＬＳ
Ｉの高集積化に伴い配線の微細化が進展すると、アルミ
ニウムあるいはタングステン等の配線材料では、その抵
抗率が高いため信号伝達の遅延が問題となる。また、こ
れらの配線材料はマイグレーション耐性が低く信頼性に
問題がある。これに対して、銅は低抵抗であり、また高
マイグレーション耐性を備えるため、前記半導体基板の
配線を構成する金属膜として期待されている。

【０００３】前記配線材料として銅を用いる場合には、
アルミニウムを用いる場合に採用するドライエッチング
法を用いることは困難である。このためダマシン法、す
なわち、予め半導体基板上に絶縁層を形成しておき、次
いで配線層に相当する箇所の前記絶縁層に凹部を形成
し、次いで該凹部に銅を充填する方法が採用される。

【０００４】前記凹部に銅を充填する方法には、前記凹
部に選択的に銅を充填する方法、および前記凹部を含む
基板全面をメタライズし、次いで化学機械研磨（ＣＭ
Ｐ）を行い、前記凹状に加工した部分のみに選択的に銅
を残す方法があり、通常は後者が採用される。また、前
記メタライズ法には、スパッタ法、あるいは化学的気相
成長法（ＣＶＤ）等のドライメタライズ法、および無電
解めっきあるいは電気めっき等のウエットメタライズ法
がある。

【０００５】ウエットメタライズ法は、微細な凹部に対
する埋め込み性に優れるため、ウエットメタライズ法と
化学機械研磨を組み合わせたプロセスが近年、注目され
ている。

【０００６】例えば、特開平８−８３７９６号公報に
は、銀、銅、金、ニッケル、コバルト、パラジウム等の
配線材料を無電解めっきにより配線用の溝に埋め込む方
法が示されている。これらの配線材料のうちアルミニウ
ムより低抵抗の材料は銀、銅、金である。配線の形成に
際しては、まずコリメータスパッタによりパラジウムの
シード層を形成し、該シード層上に前記配線材料を無電
解めっきにより形成する。

【０００７】また、特開平６−２９２４６号公報には、
絶縁層に形成した凹部に無電解めっき反応の触媒となる
物質（パラジウム）を付与し、無電解めっきにより前記
凹部に金属を充填することが示されている。

【０００８】また、特開平７−３２１１１１号公報に
は、微細な凹部を形成した酸化ケイ素膜（誘電体膜）
に、酸化亜鉛層をスプレーパイロリシス（加熱した基板
上に霧化した酸化亜鉛水溶液を吹き付けて酸化亜鉛層を
得る。）により形成し、次いで酸化亜鉛層を溶解させな
がらパラジウム等を置換めっきし、その後前記パラジウ
ムをシード層として電気めっきあるいは無電解めっきを
行い、銅、金等の配線層を形成する方法が示されてい
る。

【０００９】また、特開平７−２８３２１９号公報に
は、凹部を形成した絶縁層表面にチタン、窒化チタン、
およびタンタルをスパッタ法により順次形成し、次いで
これらの層の上に銅の電気めっきを施して配線を形成す
ることが示されている。

【００１０】また、“Electroless Copper metallizat
ion of titanium nitride”，J．C．Patterson et a
l．，Applied Surface Science，91，124（1995）に
は、パラジウムの置換めっき法を用いてシード層の形成
を行うことが示されている。

【００１１】

【発明が解決しようとする課題】前述のように、ウエッ
トメタライズ法により溝または穴等からなる凹部を埋め
込む方法は種々知られているが、それぞれ問題点を有し
ている。

【００１２】例えば、特開平８−８３７９６号公報に示
す形成方法では、コリメータスパッタでパラジウムのシ
ード層を形成する工程がネックになり、配線の微細化を
十分に達成することができない。

【００１３】また、特開平６−２９２４６号公報に示す
形成方法では、絶縁層に形成した凹部に充填する金属と
して、配線層の低抵抗化を目的として無電解銅めっきで
形成した銅を使用すると、前記パラジウムと銅が反応し
て配線層を形成する銅の抵抗が増大するおそれがある。
また、パラジウムは数十ｎｍの大きさに島状に析出する
ため配線層を形成する銅膜の凹凸が大きくなる。このた
め、微細な配線を形成する際に要求される埋め込み性が
低下する。

【００１４】また、特開平７−３２１１１１号公報に示
す方法では、前述したように、パラジウムを用いること
により埋め込み性が低下し、また、亜鉛の混入による素
子特性が劣化する。

【００１５】また、特開平７−２８３２１９号公報に示
す方法では、電気めっきにより均一な析出を行うために
は、均一な電界が印加されることが必要である。しか
し、前記絶縁層表面にスパッタ法により順次形成した層
の電気抵抗は大きく、このため前記凹部の底部付近には
電界が印加され難くなる。特に凹部が微細で深くなる
（高アスペクト比）ほど、前記凹部に銅は充填され難く
なり、埋め込み性は低下する。

【００１６】また、“Electroless Copper metallizat
ion of titanium nitride”，J．C．Patterson et a
l．，Applied Surface Science，91，124（1995）に
示す方法では、パラジウムをシード層として用いるた
め、前述したように微細な配線を形成する際に要求され
る埋め込み性が低下する。また、配線の抵抗が大きくな
るおそれがある。

【００１７】ところで、抵抗率が高く、したがって信号
伝達速度の遅延が生じやすいアルミニウム配線に代えて
低抵抗金属を前記凹部に埋め込んで配線を形成する場
合、代替可能な金属材料は、銅、銀、金などである。こ
れらの金属は隣接する絶縁層あるいは半導体層中に拡散
すると素子特性を悪化させるため、これらの金属をバリ
ア層で包囲してその拡散を防止する必要がある。前記バ
リア層として機能する導電体としては窒化チタン、窒化
タングステン、窒化タンタル等の窒化金属、およびタン
タル、タングステン等の高融点金属とその合金が挙げら
れる。

【００１８】前記窒化金属および高融点金属とその合金
からなるバリア層は無電解めっきに対して不活性である
ため、前記バリア層上に直接無電解めっきを施すことは
できない。また、前記バリア層は電気抵抗が大きいた
め、該バリア層上に直接電気めっきをすることは困難で
ある。

【００１９】さらに、前記ウエットメタライズ法により
形成したシード層は密着性の悪いものが多く、前記凹部
の充填後に行う化学機械研磨（ＣＭＰ）の際に充填した
配線層とともに剥離する可能性がある。

【００２０】一方、銅あるいはパラジウム等のシード層
を、スパッタ法等のドライメタライズ法で形成すると密
着性が向上する。しかし前記シード層を微細な凹部の底
部あるいは側壁へ均一に形成することは困難であり、微
細な配線層を形成することの妨げになっている。

【００２１】本発明は前記問題点に鑑みてなされたもの
で、ドライメタライズ法で形成したシード層の前記凹部
でのカバレジ性に関わらず、カバレジ性が良好で、化学
機械研磨工程に耐えうる密着性のよいシード層を前記凹
部に形成する方法を提供する。

【００２２】

【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を採用した。

【００２３】半導体基板に形成した誘電体層表面に凹部
を形成する工程と、前記凹部を形成した誘電体層の表面
に該表面を覆う第１導電層を形成する工程と、前記第１
導電層表面の少なくとも一部を含む前記第１導電層表面
に気相成長法により第２導電層を形成する工程と、前記
第１導電層表面および第２導電層表面に無電解めっきに
よりめっき析出金属層を形成する工程とからなる半導体
基板のめっき方法。

【００２４】また、半導体基板に形成した誘電体層表面
に凹部を形成する工程と、前記凹部を形成した誘電体層
の表面に該表面を覆う第１導電層を形成する工程と、前
記第１導電層表面の少なくとも一部を含む前記第１導電
層表面に気相成長法により第２導電層を形成する工程
と、前記第１導電層表面の酸化膜を除去する工程と、前
記第１導電層表面および第２導電層表面に無電解めっき
によりめっき析出金属層を形成する工程とからなる半導
体基板のめっき方法。

【００２５】

【発明の実施の形態】前述したように、低抵抗金属を溝
または穴等からる凹部に埋め込んで配線を形成する場
合、使用可能な金属材料は、銅、銀、金などである。こ
れらの金属材料は隣接する絶縁層あるいは半導体層中に
拡散すると素子特性を悪化させるため、前記金属をバリ
ア層で包囲してその拡散を防止する。前記バリア層とし
て機能する導電体としては窒化チタン、窒化タングステ
ン、窒化タンタル等の窒化金属、およびタンタル、タン
グステン等の高融点金属とその合金が挙げられる。

【００２６】前記窒化金属および高融点金属とその合金
からなるバリア層は、該バリア層上に直接無電解めっき
を施すことはできないため、前記バリア層上に無電解め
っきによりシード層を形成する。前記バリア層およびシ
ード層を形成する材料の組み合わせは種々あるが、ここ
ではバリア層形成材料として窒化チタン、シード層形成
材料として銅を用いた場合について説明する。

【００２７】まず、シリコン基板上に誘電体層を形成
し、該誘電体層に例えば溝を形成した後、導電体である
窒化チタンのバリア層を第１の導電層として形成する。
バリア層の形成にはスパッタ法あるいはＣＶＤ法を用い
ることができる。前記溝内への析出の均一性を考慮する
と、ＣＶＤ法が有利であるが、バリア層はシード層とは
異なり、前記誘電体層表面および溝内で均一であること
は必要でなくバリア層としての機能を発現できる厚みが
確保できればよい。したがって、スパッタ法を用いるこ
ともできる。

【００２８】次に、前記バリア層表面にシード層を第２
の導電層として形成する。シード層は前記誘電体表面お
よび溝内で均一な膜厚を有することが望ましい。

【００２９】ところで、無電解銅めっきは、複雑な形状
であっても均一に成膜できる方法である。無電解銅めっ
きの反応式は次式で表される。

【００３０】 Cu²⁺（L）＋2HCHO＋4 OH^- → Cu＋2HCOO^- ＋2H₂O+H2＋L …（化1） ここで、Lは銅と錯体を形成する錯形成剤で、エチレン
ジアミン四酢酸（以下ＥＤＴＡと称する）が用いられる
場合が多い。

【００３１】この無電解銅めっきの反応は銅やパラジウ
ム等の金属上で選択的に進行する。これは前記金属がホ
ルムアルデヒドの酸化反応に対し触媒活性を示すためで
ある。ホルムアルアヒドは、酸化される際電子を放出
し、その電子を銅イオンが受け取り金属銅に還元され析
出する。

【００３２】ところが、通常は前記バリヤ層を形成する
窒化チタンは無電解銅めっき反応に対し不活性であるた
め窒化チタン表面に銅は析出しない。

【００３３】しかし、窒化チタン表面の一部にスパッタ
法によりシード層として銅を析出させた後、無電解銅め
っき液中に浸漬すると、銅のシード層の存在しない窒化
チタン表面にも直接無電解銅めっきが析出することを本
件発明者らは見いだした。

【００３４】スパッタ法により析出させる銅のシード層
は、少なくとも表面にあればよく、必ずしも溝あるいは
穴の底部や側壁にある必要はない。即ち、少なくとも一
部分に銅が析出していれば、この銅を第１シード層とし
て、次の無電解めっき工程で、第２のシード層としての
銅を基板全面に均一に析出させることができる。

【００３５】このように、スパッタ法により窒化チタン
の表面の少なくとも一部にシード層として銅を析出した
後、無電解銅めっき液中に浸漬することにより、前記ス
パッタ法によるシード層が形成されなかった窒化チタン
表面を含む基板全面に直接無電解銅めっきを均一に施す
ことが可能である。

【００３６】また、前記バリア層である窒化チタンの表
面にスパッタ法により第１シード層としての銅を析出さ
せる工程の後、さらに、前記バリア層表面の銅シード層
の存在しない部分の酸化膜を処理液で除去することによ
り、前記無電解銅めっきの密着性が向上する。

【００３７】なお、前記窒化チタンからなるバリア層表
面の酸化膜の除去する処理液により、窒化チタン自身も
エッチングされるため、エッチング速度が速い場合には
前記バリア層を厚く形成して、エッチング時間を厳密に
制御することが必要である。

【００３８】前記処理液に、ＥＤＴＡ０．００１〜１ｍ
ｏｌ／ｌ，過酸化水素０〜１ｍｏｌ／ｌを含む水溶液を
用いると、エッチング時間の制御が容易になり、バリア
層の厚さが１０ｎｍ以上であれば、バリア性を確保した
まま、均一に密着性の良いシード層が形成可能である。

【００３９】以上のように、バリア層表面に第１シード
層としてスパッタ法により銅を析出した後、無電解めっ
き液中に浸漬することで、凹部の内部を含むバリア層の
全面に無電解めっきによる第２のシード層を形成するこ
とが可能になる。

【００４０】この無電解めっきにより形成したシード層
は、表面部および溝内部においてもその膜厚分布は±５
％程度以内であり、膜厚の均一性は非常に良好である。

【００４１】また、前記第１シード層はスパッタにより
形成するため、膜の密着性は良好である。

【００４２】なお、前記半導体基板における第２のシー
ド層の形成には、前述した無電解銅めっきの他に、無電
解ニッケルめっき、無電解金めっき、無電解コバルトめ
っき等を利用できる。また、前記第１シード層を形成す
る気相成長法としてはスパッタ法の他に、蒸着法やＣＶ
Ｄ法を利用することができる。

【００４３】

【実施例】本発明を実施するに当たり以下の半導体基板
および処理液を用いた。

【００４４】「半導体基板」シリコン基板上にＳｉＯ₂
の誘電体層を１μｍ形成し、該誘電体層に定法のドライ
エッチングにより直径０．２５μｍ、深さ１μｍのビア
ホールを形成し、ビアホールを含む前記誘電層上に第一
の導電体層としてスパッタ法により窒化チタンを１００
ｎｍ堆積させた。

【００４５】 「無電解銅めっき液」 硫酸銅 ０．０４ｍｏｌ／ｌ エチレンジアミン四酢酸二ナトリウム ０．１ｍｏｌ／ｌ ホルムアルデヒド ０．０３ｍｏｌ／ｌ ２、２’−ビピリジル ０．０００２ｍｏｌ／ｌ ポリエチレングリコール（平均分子量６００） ０．０３ｍｏｌ／ｌ 水酸化ナトリウム ＰＨ＝１２．８に調整 液温 ７０℃ 「電気銅めっき液」 硫酸銅 ０．３ｍｏｌ／ｌ 硫酸 １．９ｍｏｌ／ｌ 液温 ２５℃ 以下、本発明の実施例に係る半導体基板のめっき方法を
説明する。

【００４６】実施例１ 図１は、本発明の第１の実施例にかかる基板のめっき方
法を示す図である。図において、１はシリコン基板、２
はシリコン基板上に形成した誘電体層であり、ＳｉＯ₂
からなる。３は誘電体層２に形成したビアホール、４は
バリア層であり、窒化チタンからなる。５はスパッタ法
により形成した第１シード層であり銅からなる。６は第
２シード層を形成する無電解めっき析出金属層であり、
銅からなる。７は電気めっきによりビアホールに埋め込
んだ電気めっき析出金属層である。

【００４７】まず、図１（ａ）に示すように、シリコン
基板１上にＳｉＯ₂の誘電体層２を膜厚１μｍに形成
し、該誘電体層２にドライエッチングにより直径０．２
５μｍ、深さ１μｍのビアホール３を形成し、ビアホー
ルを含む誘電体層上に第一の導電体層としてスパッタ法
により窒化チタンのバリア層４を１００ｎｍ堆積させた
半導体基板を用意した。

【００４８】次に、図１（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅の第１シード層５を堆積させた。該シード層は、銅
スパッタ用長距離スパッタ装置 Ｃｅｒａｕｓ ＺＸ−
１０００（日本真空技術社）を用い、２００〜４００ｎ
ｍ／ｍｉｎの速度で成膜を行った。

【００４９】このとき、ビアホール３の側壁は銅で完全
には覆われておらず、窒化チタンが露出している部分も
存在していた。前述のように窒化チタンは、通常その表
面に無電解めっきによって直接めっき金属を形成するこ
とはできない。

【００５０】次に、図１（ｃ）に示すように、前記基板
１を無電解銅めっき液中に約５分間浸漬し、無電解銅め
っきにより窒化チタンのバリア層４および銅のシード層
５の全表面に約３０ｎｍの銅の無電解めっき析出金属層
６を形成した。

【００５１】無電解銅めっき液によって、窒化チタンの
バリヤ層４は溶解しないため、窒化チタンのバリア層４
の厚さが１０ｎｍ以上あれば、バリア性は確保できる。

【００５２】ここで、図２は、半導体基板の断面模式図
であり、カバレジ性の評価に用いる膜厚の上側測定位置
ａおよび下側測定位置ｂを示す。なお、図において図１
に示される部分と同一部分については同一符号を付して
その説明を省略する。

【００５３】カバレジ性は、図２に示すようにビアホー
ル３の側壁の測定位置ａおよびｂにおける膜厚Ａ、Ｂを
測定し、Ｂ／Ａの値で評価を行った。Ｂ／Ａを百分率で
表すと９７％となり、第１シード層５および第２シード
層である無電解めっき析出金属層６からなる均一な銅の
シード層の形成が確認された。

【００５４】このシード層の１０×１０ｍｍの範囲を、
ビアホールが各分割片毎に含まれるように１ｍｍ角の大
きさに１００分割し、すなわち、１００穴のビアホール
を含む１０ｍｍ×１０ｍｍの範囲を抽出し、この範囲上
にＳｃｏｔｃｈテープ（商品名）を張り付け、さらに剥
がしたときに前記シード層が剥がれたマス目の割合（密
着性）を調べると、３３％となった。これは化学機械研
磨の際の研磨圧力を２００ｇ／ｃｍ²以下にすれば、化
学機械研磨の途中で剥離が発生しない密着性をもつこと
に相当する。

【００５５】以上のことから、図１に示す本実施例のめ
っき方法を用いることで、穴の内部に均一なシード層を
形成することが可能であり、かつそのシード層が化学機
械研磨に耐える密着性を確保できるという本実施例の効
果が確認できた。

【００５６】次に、銅の無電解めっき析出金属層６を形
成したシリコン基板１を無電解銅めっき液より取り出
し、純水にて水洗した。

【００５７】次に、図１（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施し、電気めっき析出金属層７をビアホー
ル３に埋め込んだ。

【００５８】次に、図１（ｅ）に示すように、電気めっ
き析出金属層７を分離するため、化学機械研磨を行っ
た。化学機械研磨には、ＩＰＥＣ社製４７２型化学機械
研磨装置で、過酸化水素を１〜２％含むアルミナ分散砥
粒とパッド（ロデール社製ＩＣ−１０００）を用いた。
研磨圧力を１９０ｇ／ｃｍ²として、バリア層に達する
研磨を行った結果、各界面とも剥離は発生せず、化学機
械研磨により、シード層５、無電解めっき析出金属６お
よび電気めっき析出金属層７からなる配線導体の分離が
できた。

【００５９】このようにして形成した基板をＦＩＢ（ｆ
ｏｃｕｓｅｄ ｉｏｎ ｂｅａｍ）により加工し、１０
０穴のビアホールの断面を走査型電子顕微鏡（以後ＳＥ
Ｍと称す）により観察した結果、ボイドは認められず、
ビアホールが銅で完全に充填されていることが分かっ
た。

【００６０】以上のことから図１に示すような本実施例
のめっき方法を用いることで、穴の内部に均一なシード
層を密着性よく形成できるという本実施例の効果が確認
できた。また、無電解めっき後、電気めっきを行うこと
により微細穴への充填が行えるという本実施例の効果が
確認できた。

【００６１】比較例１ 比較のため、本発明の特徴である気相成長法による第二
の導電体層（第１シード層）の形成を行わない場合の例
を示す。

【００６２】実施例１と同様にＳｉＯ₂の誘電体層にビ
アホールを加工し、ビアホールを含む誘電体層上に第一
の導電体層としてスパッタ法により窒化チタンのバリア
層を１００ｎｍ堆積した。

【００６３】その後、実施例１ではスパッタ法により第
二の導電体層として銅のシード層５を形成したが、ここ
では第二の導電体層を形成することなく、直接、半導体
基板を無電解めっき液中に浸漬した。

【００６４】その結果、窒化チタンのバリア層上に銅は
析出せず、銅のシード層を形成することができなかっ
た。銅のシード層が存在しないため、次工程での電気銅
めっきによっても銅は均一に析出しない。

【００６５】次に、半導体基板をＦＩＢにより加工し、
１００穴のビアホールの断面をＳＥＭにより観察した結
果、全てのビアホールでボイドが観察され、ビアホール
内部が銅で充填されていないことが分かる。

【００６６】以上のことから、本発明によらない場合に
は、銅のシード層は形成されず、ビアホール内部に銅が
充填されないことが分かった。

【００６７】比較例２ 比較のため、第二の導電体層形成にパラジウム置換めっ
きを用いた場合の例を示す。

【００６８】実施例１と同様にＳｉＯ₂の誘電体層にビ
アホールを加工し、ビアホールを含む誘電体層上に第一
の導電体層としてスパッタ法により窒化チタンのバリア
層を１００ｎｍ堆積させた。

【００６９】その後、半導体基板をパラジウム置換めっ
き液に６０秒間浸漬した。パラジウム置換めっき液とし
ては塩化パラジウム０．２ｇ／ｌ、塩酸１ｍｌ／ｌ、酢
酸５００ｍｌ／ｌ、フッ酸５ｍｌ／ｌを含む水溶液を用
いた。パラジウム置換めっき液により、パラジウムが平
均５０ｎｍの大きさで島状に析出した。

【００７０】その後、基板を無電解めっき液に５分間浸
漬した。無電解めっきにより窒化チタンおよびパラジウ
ム上には約３０ｎｍの銅の無電解めっき析出金属層が形
成された。

【００７１】実施例１と同様にシード層のカバレジを計
算すると、５５〜２１１％となり、均一なシード層形成
は行えなかった。

【００７２】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、３３％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【００７３】次に、電気銅めっきによりビアホールを埋
め込んだ後、半導体基板をＦＩＢにより加工し、１００
穴のビアホールの断面をＳＥＭにより観察した結果、１
００穴中９４穴にボイドが認められた。

【００７４】このように、パラジウム置換めっきを用い
ると表面の凹凸が大きくなるため、次工程での電気銅め
っきによって、ビアホール内部を銅で完全に充填するこ
とはできなかった。

【００７５】また、置換めっき反応に伴い窒化チタンが
溶出し、ＳｉＯ₂中に銅が拡散するため、バリア性を確
保するためには、窒化チタンのバリア層の厚さは５０ｎ
ｍ以上必要であった。

【００７６】以上より、本発明よらない場合には、均一
なシード層は形成されず、ビアホールの充填も行えない
ことが分かった。

【００７７】実施例２ 図１を用いて本発明の第２の実施例にかかる基板のめっ
き方法を説明する。なお、以後の説明において、実施例
１と重複する部分については煩雑にならない範囲で説明
を省略する。

【００７８】本実施例は、実施例１における無電解銅め
っきの代わりに無電解ニッケルめっきを用いた。それ以
外は全て実施例１と同様な方法で実施した。無電解ニッ
ケルめっき液は、硫酸ニッケル０．１５ｍｏｌ／ｌ、ク
エン酸ナトリウム０．３ｍｏｌ／ｌ、ジメチルアミンボ
ラン０．０３ｍｏｌ／ｌ、乳酸０．１ｍｏｌ／ｌを含む
水溶液をアンモニア水でｐＨ＝５．０に調整したものを
用い、液温は５０℃とした。まず、図１（ａ）に示すよ
うに、実施例１と同様にシリコン基板１上にＳｉＯ₂の
誘電体層２を形成し、そこにビアホール３を加工し、そ
の上に窒化チタンのバリア層４を堆積させた半導体基板
を用意した。

【００７９】次に、図１（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅のシード層５を堆積させた。このとき、穴の側壁は
銅で完全には覆われておらず、窒化チタンが露出してい
る部分も存在していた。

【００８０】次に、図１（ｃ）に示すように、前記基板
を無電解ニッケルめっき液中に約５分間浸漬し、無電解
ニッケルめっきにより窒化チタンのバリア層４および銅
のシード層５の全表面に約３０ｎｍのニッケルの無電解
めっき析出金属層６を形成した。

【００８１】実施例１と同様にシード層のカバレジを計
算すると、９６％となり、均一なシード層の形成が確認
された。

【００８２】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、３１％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【００８３】以上のことから、図１に示すように本実施
例のめっき方法を用いることで、穴の内部に均一なシー
ド層の形成が可能であるという本実施例の効果が確認で
きた。

【００８４】次いで、電気めっきによりビアホールを埋
め込んだ後、基板をＦＩＢにより加工し、１００穴のビ
アホールの断面をＳＥＭにより観察した結果、ボイドは
認められず、ビアホールが銅で完全に充填されているこ
とが分かった。

【００８５】したがって、本実施例のめっき方法を用い
ることで、穴の内部に均一なシード層を密着性よく形成
できるという本実施例の効果が確認でき、さらに無電解
めっき後、電気めっきにより微細穴への充填が行えると
いう本実施例の効果が確認できた。

【００８６】実施例３ 図１を用いて本発明の第３の実施例にかかる基板のめっ
き方法を説明する。気相成長法によるシード層５の形成
方法がスパッタ法の代わりにＣＶＤ法を用いた以外は、
全て実施例１と同様な方法で実施した。ＣＶＤ法の原料
ガスとして、銅ヘキサフロロアセチルアセトネートトリ
メチルビニルシランを用い、２００℃で成膜を行った。

【００８７】まず、図１（ａ）に示すように、シリコン
基板１上にＳｉＯ₂の誘電体層２を膜厚１μｍに形成
し、そこに定法のドライエッチングにより直径０．２５
μｍ、深さ１μｍのビアホール３を加工し、その上に第
一の導電体層としてスパッタ法により窒化チタンのバリ
ア層４を１００ｎｍ堆積させた半導体基板を用意した。

【００８８】次に、図１（ｂ）に示すように窒化チタン
のバリア層４上に第二の導電体層としてＣＶＤ法により
銅のシード層５を堆積させた。このとき、穴の側壁は銅
で完全には覆われておらず、窒化チタンのバリア層４が
露出している部分も存在していた。

【００８９】次に、図１（ｃ）に示すように、前記基板
１を無電解銅めっき液中に約５分間浸漬し、無電解銅め
っきにより窒化チタンのバリア層４および銅のシード層
５の全表面に約３０ｎｍの銅の無電解めっき析出金属層
６を形成した。

【００９０】実施例１と同様にシード層のカバレジを計
算すると、９７％となり、均一なシード層の形成が確認
された。

【００９１】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、３５％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【００９２】以上のことから、図１に示すように本実施
例のめっき方法を用いることで、穴の内部に均一なシー
ド層の形成が可能であるという本実施例の効果が確認で
きた。

【００９３】次いで、電気めっきによりビアホールを埋
め込んだ後、基板をＦＩＢにより加工し、１００穴のビ
アホールの断面をＳＥＭにより観察した結果、ボイドは
認められず、ビアホールが銅で完全に充填されているこ
とが分かった。

【００９４】したがって、本実施例のめっき方法を用い
ることで、穴の内部に均一なシード層を密着性よく形成
できるという本実施例の効果が確認でき、さらに無電解
めっき後、電気めっきにより微細穴への充填が行えると
いう本実施例の効果が確認できた。

【００９５】実施例４ 図１を用いて本発明の第４の実施例にかかる基板のめっ
き方法を説明する。バリア層が窒化チタン４の代わりに
タンタルを用いた以外は、全て実施例１と同様な方法で
実施した。

【００９６】まず、図１（ａ）に示すように、シリコン
基板１上にＳｉＯ₂の誘電体層２を膜厚１μｍに形成
し、そこに定法のドライエッチングにより直径０．２５
μｍ、深さ１μｍのビアホール３を加工し、その上に第
一の導電体層としてスパッタ法によりタンタルのバリア
層４を１００ｎｍ堆積させた半導体基板を用意した。

【００９７】次に、図１（ｂ）に示すようにタンタルの
バリア層４上へ第二の導電体層としてスパッタ法により
銅のシード層５を堆積させた。このとき、穴の側壁は銅
で完全には覆われておらず、タンタルが露出している部
分も存在していた。

【００９８】次に、図１（ｃ）に示すように、前記基板
１を無電解銅めっき液中に約５分間浸漬し、無電解銅め
っきにより窒化チタンのバリア層４および銅のシード層
５の全表面に約３０ｎｍの銅の無電解めっき析出金属層
６を形成した。

【００９９】実施例１と同様にシード層のカバレジを計
算すると、９５％となり、均一なシード層の形成が確認
された。

【０１００】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、３０％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【０１０１】以上のことから、図１に示すような本実施
例のめっき方法を用いることで、穴の内部に均一なシー
ド層の形成が可能であるという本実施例の効果が確認で
きた。

【０１０２】次いで、電気めっきによりビアホールを埋
め込んだ後、基板をＦＩＢにより加工し、１００穴のビ
アホ−ルの断面をＳＥＭにより観察した結果、ボイドは
認められず、ビアホールが銅で完全に充填されているこ
とが分かった。

【０１０３】したがって、本実施例のめっき方法を用い
ることで、穴の内部に均一なシード層を密着性よく形成
できるという本実施例の効果が確認でき、さらに無電解
めっき後、電気めっきにより微細穴への充填が行えると
いう本実施例の効果が確認できた。

【０１０４】実施例５ 図１を用いて本発明の第５の実施例にかかる基板のめっ
き方法を説明する。バリア層が窒化チタンの代わりに窒
化タンタルを用いた以外は、全て実施例１と同様な方法
で実施した。

【０１０５】まず、図１（ａ）に示すように、シリコン
基板１上にＳｉＯ₂の誘電体層２を膜厚１μｍに形成
し、そこに定法のドライエッチングにより直径０．２５
μｍ、深さ１μｍのビアホール３を加工し、その上に第
一の導電体層としてスパッタ法により窒化タンタルのバ
リア層４を１００ｎｍ堆積させた半導体基板を用意し
た。

【０１０６】次に、図１（ｂ）に示すように窒化タンタ
ルのバリア層４上へ第二の導電体層としてスパッタ法に
より銅のシード層５を堆積させた。このとき、穴の側壁
は銅で完全には覆われておらず、窒化チタンが露出して
いる部分も存在していた。

【０１０７】次に、図１（ｃ）に示すように、前記基板
１を無電解銅めっき液中に約５分間浸漬し、無電解銅め
っきにより窒化チタンのバリア層４および銅のシード層
５の全表面に約３０ｎｍの銅の無電解めっき析出金属層
６を形成した。

【０１０８】実施例１と同様にシード層のカバレジを計
算すると、９７％となり、均一なシード層の形成が確認
された。

【０１０９】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、３１％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【０１１０】以上のことから、図１に示すように本実施
例のめっき方法を用いることで、穴の内部に均一なシー
ド層の形成が可能であるという本実施例の効果が確認で
きた。

【０１１１】次いで、電気めっきによりビアホールを埋
め込んだ後、基板をＦＩＢにより加工し、１００穴のビ
アホールの断面をＳＥＭにより観察した結果、ボイドは
認められず、ビアホールが銅で完全に充填されているこ
とが分かった。

【０１１２】したがって、本実施例のめっき方法を用い
ることで、穴の内部に均一なシード層を密着性よく形成
できるという本実施例の効果が確認でき、さらに無電解
めっき後、電気めっきにより微細穴への充填が行えると
いう本実施例の効果が確認できた。

【０１１３】実施例６ 図１を用いて本発明の第６の実施例にかかる基板のめっ
き方法を説明する。バリア層が窒化チタンの代わりにタ
ングステンを用いた以外は、全て実施例１と同様な方法
で実施した。

【０１１４】まず、図１（ａ）に示すように、シリコン
基板１上にＳｉＯ₂の誘電体層２を膜厚１μｍに形成
し、そこに定法のドライエッチングにより直径０．２５
μｍ、深さ１μｍのビアホール３を加工し、その上に第
一の導電体層としてスパッタ法によりタングステンのバ
リア層４を１００ｎｍ堆積させた半導体基板を用意し
た。

【０１１５】次に、図１（ｂ）に示すようにタングステ
ンのバリア層４上へ第二の導電体層としてスパッタ法に
より銅のシード層５を堆積させた。このとき、穴の側壁
は銅で完全には覆われておらず、タングステンが露出し
ている部分も存在していた。

【０１１６】次に、図１（ｃ）に示すように、前記基板
１を無電解銅めっき液中に約５分間浸漬し、無電解銅め
っきにより窒化チタンのバリア層４および銅のシード層
５の全表面に約３０ｎｍの銅の無電解めっき析出金属層
６を形成した。

【０１１７】実施例１と同様にシード層のカバレジを計
算すると、９６％となり、均一なシード層の形成が確認
された。

【０１１８】また、実施例１と同様にＳｃｏｔｅｈテー
プによる剥離の割合を調べると、３４％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【０１１９】以上のことから、図１に示すように本実施
例のめっき方法を用いることで、穴の内部に均一なシー
ド層の形成が可能であるという本実施例の効果が確認で
きた。

【０１２０】次いで、電気めっきによりビアホールを埋
め込んだ後、基板をＦＩＢにより加工し、１００穴のビ
アホールの断面をＳＥＭにより観察した結果、ボイドは
認められず、ビアホールが銅で完全に充填されているこ
とが分かった。

【０１２１】したがって、本実施例のめっき方法を用い
ることで、穴の内部に均一なシード層を密着性よく形成
できるという本実施例の効果が確認でき、さらに無電解
めっき後、電気めっきにより微細穴への充填が行えると
いう本実施例の効果が確認できた。

【０１２２】実施例７ 図１を用いて本発明の第７の実施例にかかる基板のめっ
き方法を説明する。バリア層が窒化チタンのバリア層４
の代わりに窒化タングステンを用いた以外は、全て実施
例１と同様な方法で実施した。

【０１２３】まず、図１（ａ）に示すように、シリコン
基板１上にＳｉＯ₂の誘電体層２を膜厚１μｍに形成
し、そこに定法のドライエッチングにより直径０．２５
μｍ、深さ１μｍのビアホール３を加工し、その上に第
一の導電体層としてスパッタ法により窒化タングステン
のバリア層４を１００ｎｍ堆積させた半導体基板を用意
した。

【０１２４】次に、図１（ｂ）に示すように窒化タング
ステン上へ第二の導電体層としてスパッタ法により銅の
シード層５を堆積させた。このとき、穴の側壁は銅で完
全には覆われておらず、窒化タングステンが露出してい
る部分も存在していた。

【０１２５】次に、図１（ｃ）に示すように、前記基板
１を無電解銅めっき液中に約５分間浸漬し、無電解銅め
っきにより窒化チタンのバリア層４および銅のシード層
５の全表面に約３０ｎｍの銅の無電解めっき析出金属層
６を形成した。

【０１２６】実施例１と同様にシード層のカバレジを計
算すると、９５％となり、均一なシード層の形成が確認
された。

【０１２７】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、３４％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【０１２８】以上のことから、図１に示すように本実施
例のめっき方法を用いることで、穴の内部に均一なード
層の形成が可能であるという本実施例の効果が確認でき
た。

【０１２９】次いで、電気めっきによりビアホールを埋
め込んだ後、基板をＦＩＢにより加工し、１００穴のビ
アホールの断面をＳＥＭにより観察した結果、ボイドは
認められず、ビアホールが銅で完全に充填されているこ
とが分かった。

【０１３０】したがって、本実施例のめっき方法を用い
ることで、穴の内部に均一なシード層を密着性よく形成
できるという本実施例の効果が確認でき、さらに無電解
めっき後、電気めっきにより微細穴への充填が行えると
いう本実施例の効果が確認できた。

【０１３１】実施例８ 図１を用いて本発明の第８の実施例にかかる基板のめっ
き方法を説明する。バリア層が窒化チタンのバリア層４
の代わりにチタンタングステン合金を用いた以外は、全
て実施例１と同様な方法で実施した。

【０１３２】まず、図１（ａ）に示すように、シリコン
基板１上にＳｉＯ₂の誘電体層２を膜厚１μｍに形成
し、そこに定法のドライエッチングにより直径０．２５
μｍ、深さ１μｍのビアホール３を加工し、その上に第
一の導電体層としてスパッタ法によりチタンタングステ
ンのバリア層４を１００ｎｍ堆積させた半導体基板を用
意した。

【０１３３】次に、図１（ｂ）に示すようにチタンタン
グステン合金のバリア層４上へ第二の導電体層としてス
パッタ法により銅のシード層５を堆積させた。このと
き、穴の側壁は銅で完全には覆われておらず、チタンタ
ングステンが露出している部分も存在していた。

【０１３４】次に、図１（ｃ）に示すように、前記基板
１を無電解銅めっき液中に約５分間浸漬し、無電解銅め
っきにより窒化チタンのバリア層４および銅のシード層
５の全表面に約３０ｎｍの銅の無電解めっき析出金属層
６を形成した。

【０１３５】実施例１と同様にシード層のカバレジを計
算すると、９５％となり、均一なシード層の形成が確認
された。

【０１３６】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、３３％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【０１３７】以上のことから、図１に示すように本実施
例のめっき方法を用いることで、穴の内部に均一なシー
ド層の形成が可能であるという本実施例の効果が確認で
きた。

【０１３８】次いで、電気めっきによりビアホールを埋
め込んだ後、基板をＦＩＢにより加工し、１００穴のビ
アホールの断面をＳＥＭにより観察した結果、ボイドは
認められず、ビアホールが銅で完全に充填されているこ
とが分かった。

【０１３９】したがって、本実施例のめっき方法を用い
ることで、穴の内部に均一なシード層を密着性よく形成
できるという本実施例の効果が確認でき、さらに無電解
めっき後、電気めっきにより微細穴への充填が行えると
いう本実施例の効果が確認できた。

【０１４０】実施例９ 図３を用いて本発明の第９の実施例にかかる基板のめっ
き方法を説明する。なお、図において図１に示される部
分と同一部分については同一符号を付してその説明を省
略する。

【０１４１】まず、図３（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにビアホール３を加工し、その上に窒化チタ
ンのバリア層４を堆積させた半導体基板を用意した。

【０１４２】次に、図３（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅のシード層５を堆積させた。

【０１４３】このとき、ビアホール３の側壁は銅で完全
には覆われておらず、窒化チタンが露出している部分も
存在する。

【０１４４】次に、図３（ｃ）に示すように、前記基板
１を無電解銅めっき液中に約６０分間浸漬させ、厚み約
１μｍまでめっきして無電解銅めっき層６を形成した。
実施例１と同様に、Ｓｃｏｔｃｈテープによる剥離の割
合を調べると、３３％となり、化学機械研磨に耐える密
着性を持つことが分かった。

【０１４５】次に、図３（ｄ）に示すように、無電解め
っき析出金属層６を分離して配線層を形成するため化学
機械研磨を行った。図は化学機械研磨により無電解めっ
き析出金属層６を分離した後の断面図である。

【０１４６】次に、前記基板をＦＩＢにより加工し、１
００穴のビアホールの断面をＳＥＭにより観察した結
果、ボイドは認められず、図３（ｄ）に示すように、ビ
アホール３は全て、銅で完全に充填されていることが分
かった。

【０１４７】したがって、本実施例のめっき方法を用い
ることで、無電解めっきにより微細穴への充填が行える
という本実施例の効果が確認できた。

【０１４８】実施例１０ 図１を用いて本発明の第１０の実施例にかかる基板のめ
っき方法を説明する。

【０１４９】まず、図１（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにビアホール３を加工し、その上に窒化チタ
ンのバリア層４を堆積させた半導体基板を用意した。

【０１５０】次に、図１（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅のシード層５を堆積させた。このとき、穴の側壁は
銅で完全には覆われておらず、窒化チタンが露出してい
る部分も存在していた。

【０１５１】次に、前記基板をＥＤＴＡｌ．５ｍｏｌ／
ｌ、過酸化水素１．２ｍｏｌ／ｌを含む水溶液中に５秒
間浸漬し、表面処理を施した。

【０１５２】次に、図３（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約１分間浸漬した。無電解銅
めっきにより窒化チタンのバリア層４およびシード層５
の全表面に約３０ｎｍの無電解めっき析出金属層６が形
成された。

【０１５３】実施例１と同様にシード層のカバレジを計
算すると、１００％となり、均一なシード層の形成が確
認された。

【０１５４】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、２０％となり、ＥＤＴ
Ａｌ．５ｍｏｌ／ｌ、過酸化水素１．２ｍｏｌ／ｌを含
む処理液で酸化膜を除去することにより、密着性が向上
することが分かった。

【０１５５】以上のことから、図１に示すように本実施
例のめっき方法を用いて、前記処理液により酸化膜の除
去を行うことで、より密着性に優れた均一なシード層の
形成が可能であるという本実施例の効果が確認できた。

【０１５６】なお、前記処理液により酸化膜を除去する
過程は、窒化チタンのエッチングを伴うので、表面処理
後にバリア性を確保するためには、処理前の窒化チタン
の厚さは３０ｎｍ以上必要である。

【０１５７】次に、無電解めっき析出金属層６が形成さ
れた基板を無電解銅めっき液より取り出し、純水にて水
洗した。

【０１５８】次に、図１（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施した。図は、電気めっきにより電気めっ
き析出金属層７をビアホール３に埋め込んだ後の断面図
である。

【０１５９】次に、図１（ｅ）に示すように、電気めっ
き析出金属層７を分離するため、化学機械研磨を行っ
た。図は、化学機械研磨により導体７を分離した後の断
面図である。

【０１６０】このようにして形成した基板をＦＩＢによ
り加工し、１００穴のビアホールの断面をＳＥＭにより
観察した結果、ボイドは認められず、ビアホールが銅で
完全に充填されていることが分かった。

【０１６１】以上のことから、本実施例のめっき方法を
用いることで、穴の内部に密着性がより優れた均一なシ
ード層を密着性よく形成できるという本実施例の効果が
確認でき、さらに無電解めっき後、電気めっきにより微
細穴への充填が行えるという本実施例の効果が確認でき
た。

【０１６２】実施例１１ 図４を用いて本発明の第１１の実施例にかかる基板のめ
っき方法を説明する。なお、図において図１に示される
部分と同一部分については同一符号を付してその説明を
省略する。図において、８は誘電体層２に形成した配線
形成用の溝である。なお、図において図１に示される部
分と同一部分については同一符号を付してその説明を省
略する。

【０１６３】まず、図４（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにシリコン基板１に至るビアホール３、およ
び配線形成用の溝８を形成し、ビアホールおよび溝を含
む前記誘電体層上に窒化チタンのバリア層４を堆積させ
た半導体基板を用意した。

【０１６４】次に、図４（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅のシード層５を堆積させた。このとき、穴および溝
の側壁は銅で完全には覆われておらず、窒化チタンが露
出している部分も存在していた。

【０１６５】この基板をＥＤＴＡｌ．５ｍｏｌ／ｌ、過
酸化水素１．２ｍｏｌ／ｌを含む水溶液中に５秒間浸漬
し、表面処理を施した。

【０１６６】次に、図４（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約１分間浸漬した。無電解銅
めっきにより窒化チタンのバリア層４表面には、図に示
すように、基板の上面の全面に約３０ｎｍの無電解めっ
き析出金属層６が形成された。

【０１６７】実施例１と同様にシード層のカバレジを計
算すると、１００％となり、均一なシード層の形成が確
認された。

【０１６８】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、１８％となり、ＥＤＴ
Ａｌ．５ｍｏｌ／ｌ、過酸化水素１．２ｍｏｌ／ｌを含
む処理液で酸化膜を除去することにより、密着性が向上
することが分かった。

【０１６９】以上のことから、図１に示すように本実施
例のめっき方法を用いて、前記処理液により酸化膜の除
去を行うことで、より密着性に優れた均一なシード層の
形成が可能であるという本実施例の効果が確認できた。

【０１７０】なお、前記処理液により酸化膜を除去する
過程は、窒化チタンのエッチングを伴うので、表面処理
後にバリア性を確保するためには、処理前の窒化チタン
の厚さは３０ｎｍ以上必要である。

【０１７１】次に、無電解めっき析出金属層６が形成さ
れた基板を無電解銅めっき液中より取り出し、純水にて
水洗した。

【０１７２】次に、図４（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施した。図は、電気めっきにより電気めっ
き析出金属層７をビアホール３および溝８に埋め込んだ
後の断面図である。

【０１７３】次に、図４（ｅ）に示すように、電気めっ
き析出金属層７を分離するため、化学機械研磨を行っ
た。図は化学機械研磨により電気めっき析出金属層７を
分離した後の断面図である。

【０１７４】このようにして形成した基板をＦＩＢによ
り加工し、１００本の溝および１００穴のビアホールの
断面をＳＥＭにより観察した結果、ボイドは認められ
ず、溝およびビアホールは銅で完全に充填されているこ
とが分かった。

【０１７５】以上のことから、本実施例のめっき方法を
用いることで、溝および穴の内部に密着性がより優れた
均一なシード層を形成できるという本実施例の効果が確
認でき、さらに無電解めっき後、電気めっきにより溝お
よび穴への充填が行えるという本実施例の効果が確認で
きた。

【０１７６】実施例１２ 図５を用いて本発明の第１２の実施例にかかる基板のめ
っき方法を説明する。なお、図において図４に示される
部分と同一部分については同一符号を付してその説明を
省略する。

【０１７７】まず、図５（ａ）に示すように、シリコン
基板１上にＳｉＯ₂の誘電体層２を形成し、そこにシリ
コン基板１に至るビアホール３、および配線形成用の溝
８を加工し、ビアホールおよび溝を含む前記誘電体層の
上面に窒化チタンのバリア層４を堆積させた半導体基板
を用意した。

【０１７８】次に、図５（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅のシード層５を堆積させた。このとき、穴および溝
の側壁は銅で完全には覆われておらず、窒化チタンが露
出している部分も存在していた。

【０１７９】この基板をＥＤＴＡ２ｍｏｌ／ｌ、過酸化
水素２ｍｏｌ／ｌを含む水溶液中に６５℃の条件で１秒
間浸漬し、表面処理を施した。

【０１８０】次に、図５（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約３０分間浸漬させ、厚み約
１μｍまでめっきして無電解めっき析出金属層６を形成
した。

【０１８１】なお、前記処理液により酸化膜を除去する
過程は、窒化チタンのエッチングを伴うので、表面処理
後にバリア性を確保するためには、処理前の窒化チタン
の厚さは３０ｎｍ以上必要である。

【０１８２】実施例１と同様にＳｃｏｔｃｈテープによ
る剥離の割合を調べると、１９％となり、化学機械研磨
に耐える密着性を持つことが分かった。

【０１８３】次に、図５（ｄ）に示すように、無電解め
っき析出金属層６を分離するため、化学機械研磨を行っ
た。図は、化学機械研磨により無電解めっき析出金属６
を分離した後の断面図である。

【０１８４】前記基板をＦＩＢにより加工し、１００本
の溝および１００穴のビアホールの断面をＳＥＭにより
観察した結果、ボイドは認められず、図５（ｃ）に示す
ように、ビアホール３および溝８は全て、銅で完全に充
填されていることが分かった。

【０１８５】以上のように、本実施例のめっき方法を用
いて、前記処理液により酸化膜の除去を行うことで、密
着性のより優れた膜が形成可能であり、無電解めっきに
よる銅の微小溝、穴への充填が容易に行えるという本実
施例の効果が確認できた。

【０１８６】実施例１３ 図１を用いて本発明の第１３の実施例にかかる基板のめ
っき方法を説明する。

【０１８７】まず、図１（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにビアホール３を加工し、その上にタンタル
のバリア層４を堆積させた半導体基板を用意した。

【０１８８】次に、図１（ｂ）に示すように、バリア層
４上に第二の導電体層としてスパッタ法により銅のシー
ド層５を堆積させた。このとき、穴の側壁は銅で完全に
は覆われておらず、タンタルが露出している部分も存在
していた。

【０１８９】次に、前記基板をフッ酸５ｍｏｌ／ｌを含
む水溶液に１０秒間浸漬し、表面処理を施した。

【０１９０】次に、図１（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約１分間浸漬した。無電解銅
めっきによりタンタルのバリア層４およびシード層５の
全表面に約３０ｎｍの無電解めっき析出金属層６が形成
された。

【０１９１】実施例１と同様にシード層のカバレジを計
算すると、１００％となり、均一なシード層の形成が確
認された。

【０１９２】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、１７％となり、化学機
械研磨に耐える密着性を持つことが分かった。

【０１９３】以上のことから、図１に示すように本実施
例のめっき方法を用いて、フツ酸５ｍｏｌ／ｌを含む処
理液により酸化膜の除去を行うことで、より密着性に優
れた均一なシード層の形成が可能であるという本実施例
の効果が確認できた。

【０１９４】なお、このフッ酸５ｍｏｌ／ｌを含む処理
液により酸化膜を除去する過程は、タンタルのエッチン
グを伴うので、表面処理後にバリア性を確保するために
は、処理前のタンタルの厚さは３０ｎｍ以上必要であ
る。

【０１９５】次に、無電解めっき析出金属層６が形成さ
れた基板を無電解銅めっき液より取り出し、純水にて水
洗した。

【０１９６】次に、図１（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施した。図は、電気めっきにより電気めっ
き析出金属層７をビアホール３に埋め込んだ後の断面図
である。

【０１９７】次いで、図１（ｅ）に示すように、電気め
っき析出金属層７を分離するため、化学機械研磨を行っ
た。図は、化学機械研磨により電気めっき析出金属層７
を分離した後の断面図である。

【０１９８】このようにして形成した基板をＦＩＢによ
り加工し、１００穴のビアホールの断面をＳＥＭにより
観察した結果、ボイドは認められず、ビアホールが銅で
完全に充填されていることが分かった。

【０１９９】本実施例では、表面処理後そのまま無電解
めっきを行うため、無電解めっき夜中にフッ酸が蓄積さ
れるが、８インチウエハを約５００枚めっきした場合で
も問題は発生しなかった。

【０２００】以上のことから、本実施例のめっき方法を
用いることで、穴の内部に密着性がより優れた均一なシ
ード層を形成でさるという本実施例の効果が確認でき、
さらに無電解めっき後、電気めっきにより微細穴への充
填が行えるという本実施例の効果が確認できた。

【０２０１】実施例１４ 図１を用いて本発明の第１４の実施例にかかる基板のめ
っき方法を説明する。

【０２０２】まず、図１（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにビアホール３を加工し、その上に窒化チタ
ンのバリア層４を堆積させた半導体基板を用意した。

【０２０３】次に、実施例１と同様に図１（ｂ）に示す
ように窒化チタンのバリア層４上に第二の導電体層とし
てスパッタ法により銅のシード層５を堆積させた。この
とき、穴の側壁は銅で完全には覆われておらず、窒化チ
タンが露出している部分も存在していた。

【０２０４】この基板をＥＤＴＡ０．１ｍｏｌ／ｌ、過
酸化水素０．０８ｍｏｌ／ｌを含む水溶液中に６６℃の
条件で２分間浸漬し、表面処理を施した。

【０２０５】次に、図１（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約１分間浸漬した。無電解銅
めっきにより窒化チタンのバリア層４およびシード層５
全表面に、約３０ｎｍの銅の無電解めっき析出金属層６
が形成された。

【０２０６】実施例１と同様にシード層のカバレジを計
算すると、１００％となり、均一なシード層の形成が確
認された。

【０２０７】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、８％となり、前記処理
液で酸化膜を除去することにより、密着性がさらに向上
することが分かった。

【０２０８】本実施例のように、前記処理液で表面処理
を行うことで、処理時間の制御が容易になり、窒化チタ
ンの膜厚は１０ｎｍ以上あれば、表面処理を行ってもバ
リア性を確保できることが分かった。

【０２０９】次に、無電解めっき析出金属層６が形成さ
れた基板を無電解銅めっき液より取り出し、純水にて水
洗した。

【０２１０】次に、図１（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施した。図は、電気めっきにより銅の電気
めっき析出金属層７をビアホール３に埋め込んだ後の断
面図である。

【０２１１】次いで、図１（ｅ）に示すように電気めっ
き析出金属層７を分離するため、化学機械研磨を行っ
た。図は、化学機械研磨により電気めっき析出金属層７
を分離した後の断面図である。

【０２１２】このようにして形成した基板をＦＩＢによ
り加工し、１００穴のビアホールの断面をＳＥＭにより
観察した結果、ボイドは認められず、ビアホールが銅で
完全に充填されていることが分かった。

【０２１３】以上のことから、本実施例のめっき方法を
用いることで、穴の内部に密着性がさらに優れた均一な
シード層を形成できるという本実施例の効果が確認で
き、さらに無電解めっき後、電気めっきにより微細穴へ
の充填が行えるという本実施例の効果が確認できた。

【０２１４】実施例１５ 図１を用いて本発明の第１５の実施例にかかる基板のめ
っき方法を説明する。本実施例においては、酸化膜を除
去する表面処理をＥＤＴＡ０．００１ｍｏｌ／ｌを含
み、過酸化水素を含まない処理液で３０分間行った以外
は、全て実施例１４と同様な方法で実施した。

【０２１５】まず、図１（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにビアホール３を加工し、その上に窒化チタ
ンのバリア層４を堆積させた半導体基板を用意した。

【０２１６】次に、実施例１と同様に図１（ｂ）に示す
ように窒化チタンのバリア層４上に第二の導電体層とし
てスパッタ法により銅のシード層５を堆積させた。この
とき、穴の側壁は銅で完全には覆われておらず、窒化チ
タンが露出している部分も存在していた。

【０２１７】次に、この基板をＥＤＴＡ０．００１ｍｏ
ｌ／ｌ、過酸化水素を含まない水溶液中に６６℃の条件
で２分間浸漬し、表面処理を施した。

【０２１８】次に、図１（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約１分間浸漬した。無電解銅
めっきにより窒化チタンのバリア層４およびシード層５
の全表面には、約３０ｎｍの銅の無電解めっき析出金属
層６が形成された。

【０２１９】実施例１と同様にシード層のカバレジを計
算すると、１００％となり、均一なシード層の形成が確
認された。

【０２２０】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、１８％となり、前記処
理液で酸化膜を除去することにより、密着性がさらに向
上することが分かった。

【０２２１】次に、無電解めっき析出金属層６が形成さ
れた基板を無電解銅めっき液より取り出し、純水にて水
洗した。

【０２２２】次に、図１（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施した。図は、電気めっきにより銅の電気
めっき析出金属層７をビアホール３に埋め込んだ後の断
面図である。

【０２２３】次いで、図１（ｅ）に示すように電気めっ
き析出金属層７を分離するため、化学機械研磨を行っ
た。図は、化学機械研磨により電気めっき析出金属層７
を分離した後の断面図である。

【０２２４】このようにして形成した基板をＦＩＢによ
り加工し、１００穴のビアホールの断面をＳＥＭにより
観察した結果、ボイドは認められず、ビアホールが銅で
完全に充填されていることが分かった。

【０２２５】本実施例のように、前記処理液で表面処理
を行うことで、処理時間の制御が容易になり、窒化チタ
ンの膜厚は１０ｎｍ以上あれば、表面処理を行っもバリ
ア性を確保できることが分かった。

【０２２６】以上のことから、図１に示すように本実施
例のめっき方法を用いて、前記処理液により酸化膜の除
去を行うことで、処理時間の制御が容易になり、より一
層密着性に優れた均一なシード層の形成が可能であると
いう本実施例の効果が確認できた。

【０２２７】実施例１６ 図１を用いて本発明の第１６の実施例にかかる基板のめ
っき方法を説明する。本実施例においては、酸化膜を除
去する表面処理をＥＤＴＡ１ｍｏｌ／ｌを含み、過酸化
水素を含まない水溶液で１０分間行った以外は、全て実
施例１４と同様な方法で実施した。

【０２２８】まず、図１（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにビアホール３を加工し、その上に窒化チタ
ンのバリア層４を堆積させた半導体基板を用意した。

【０２２９】次に、図１（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅のシード層５を堆積させた。このとき、穴の側壁は
銅で完全には覆われておらず、窒化チタンが露出してい
る部分も存在していた。

【０２３０】この基板をＥＤＴＡ１ｍｏｌ／ｌ、過酸化
水素を含まない水溶液中に６６℃の条件で２分間浸漬
し、表面処理を施した。

【０２３１】次に、図１（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約１分間浸漬した。無電解銅
めっきにより窒化チタンのバリア層４およびシード層５
の全表面には、約３０ｎｍの銅の無電解めっき析出金属
層６が形成された。

【０２３２】実施例１と同様にシード層のカバレジを計
算すると、１００％となり、均一なシード層の形成が確
認された。

【０２３３】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、１６％となり、前記処
理液で酸化膜を除去することにより、密着性がさらに向
上することが分かった。

【０２３４】次に、無電解めっき析出金属層６が形成さ
れた基板を無電解銅めっき液より取り出し、純水にて水
洗した。

【０２３５】次に、図１（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施した。図は、電気めっきにより銅の電気
めっき析出金属層７をビアホール３に埋め込んだ後の断
面図である。

【０２３６】次いで、図１（ｅ）に示すように電気めっ
き析出金属層７を分離するため、化学機械研磨を行っ
た。図は、化学機械研磨により電気めっき析出金属層７
を分離した後の断面図である。

【０２３７】このようにして形成した基板をＦＩＢによ
り加工し、１００穴のビアホールの断面をＳＥＭにより
観察した結果、ボイドは認められず、ビアホールが銅で
完全に充填されていることが分かった。

【０２３８】本実施例のように、前記処理液で表面処理
を行うことで、処理時間の制御が容易になり、窒化チタ
ンの膜厚は１０ｎｍ以上あれば、表面処理を行ってもバ
リア性を確保できることが分かった。

【０２３９】以上のことから、図１に示すように本実施
例のめっき方法を用いて、前記処理液により酸化膜の除
去を行うことで、処理時間の制御が容易になり、より一
層密着性に優れた均一なシード層の形成が可能であると
いう本実施例の効果が確認できた。

【０２４０】実施例１７ 図１を用いて本発明の第１７の実施例にかかる基板のめ
っき方法を説明する。本実施例においては、酸化膜を除
去する表面処理をＥＤＴＡ０．００１ｍｏｌ／ｌ、過酸
化水素１ｍｏｌ／ｌを含む処理液で２分間行った以外
は、全て実施例１４と同様な方法で実施した。

【０２４１】まず、図１（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにビアホール３を加工し、その上に窒化チタ
ンのバリア層４を堆積させた半導体基板を用意した。

【０２４２】次に、図１（ｂ）に示すように窒化チタン
４上へ第二の導電体層としてスパッタ法により銅のシー
ド層５を堆積させた。このとき、穴の側壁は銅で完全に
は覆われておらず、窒化チタンが露出している部分も存
在していた。

【０２４３】この基板をＥＤＴＡ０．００１ｍｏｌ／
ｌ、過酸化水素１ｍｏｌ／ｌを含む水溶液中に６６℃の
条件で２分間没漬し、表面処理を施した。

【０２４４】次に、図１（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約１分間浸漬した。無電解銅
めっきにより窒化チタンのバリア層４およびシード層５
全表面に、約３０ｎｍの銅の無電解めっき析出金属層６
が形成された。

【０２４５】また、実施例１と同様にシード層のカバレ
ジを計算すると、１００％となり、均一なシード層の形
成が確認された。

【０２４６】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、１３％となり、前記処
理液で酸化膜を除去することにより、密着性がさらに向
上することが分かった。

【０２４７】次に、無電解めっき析出金属層６が形成さ
れた基板を無電解銅めっき液より取り出し、純水にて水
洗した。

【０２４８】次に、図１（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施した。図は、電気めっきにより銅の電気
めっき析出金属層７をビアホール３に埋め込んだ後の断
面図である。

【０２４９】次いで、図１（ｅ）に示すように電気めっ
き析出金属層７を分離するため、化学機械研磨を行っ
た。図は、化学機械研磨により電気めっき析出金属層７
を分離した後の断面図である。

【０２５０】このようにして形成した基板をＦＩＢによ
り加工し、１００穴のビアホールの断面をＳＥＭにより
観察した結果、ボイドは認められず、ビアホールが銅で
完全に充填されていることが分かった。

【０２５１】本実施例のように、前記処理液で表面処理
を行うことで、処理時間の制御が容易になり、窒化チタ
ンの膜厚は１０ｎｍ以上あれば、表面処理を行ってもバ
リア性を確保できることが分かった。

【０２５２】以上のことから、図１に示すように本実施
例のめっき方法を用いて、前記処理液により酸化膜の除
去を行うことで、処理時間の制御が容易になり、より一
層密着性に優れた均一なシード層の形成が可能であると
いう本実施例の効果が確認できた。

【０２５３】実施例１８ 図１を用いて本発明の第１７の実施例にかかる基板のめ
っき方法を説明する。本実施例においては、酸化膜を除
去する表面処理をＥＤＴＡ ｌｍｏｌ／ｌ、過酸化水素
１ｍｏｌ／ｌを含む水溶液で１分間行った以外は、全て
実施例１４と同様な方法で実施した。

【０２５４】まず、図１（ａ）に示すように、実施例１
と同様にシリコン基板１上にＳｉＯ₂の誘電体層２を形
成し、そこにビアホール３を加工し、その上に窒化チタ
ンのバリア層４を堆積させた半導体基板を用意した。

【０２５５】次に、図１（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅のシード層５を堆積させた。このとき、穴の側壁は
銅で完全には覆われておらず、窒化チタンが露出してい
る部分も存在していた。

【０２５６】この基板をＥＤＴＡ１ｍｏｌ／ｌ、過酸化
水素１ｍｏｌ／ｌを含む水溶液中に６６℃の条件で１分
間浸漬し、表面処理を施した。

【０２５７】次に、図１（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約１分間浸漬した。無電解銅
めっきにより窒化チタンのバリア層４およびシード層５
全表面に、約３０ｎｍの銅の無電解めっき析出金属層６
が形成された。

【０２５８】また、実施例１と同様にシード層のカバレ
ジを計算すると、１００％となり、均一なシード層の形
成が確認された。

【０２５９】また、実施例１と同様にＳｃｏｔｃｈテー
プによる剥離の割合を調べると、１３％となり、前記処
理液で酸化膜を除去することにより、密着性がさらに向
上することが分かった。

【０２６０】次に、無電解めっき析出金属層６が形成さ
れた基板を無電解銅めっき液より取り出し、純水にて水
洗した。

【０２６１】次に、図１（ｄ）に示すように、１０％希
硫酸水溶液にて２分間処理し、電気銅めっき液に浸漬し
電気めっきを施した。図は、電気めっきにより銅の電気
めっき析出金属層７をビアホール３に埋め込んだ後の断
面図である。

【０２６２】次いで、図１（ｅ）に示すように電気めっ
き析出金属層７を分離するため、化学機械研磨を行っ
た。図は、化学機械研磨により電気めっき析出金属層７
を分離した後の断面図である。

【０２６３】このようにして形成した基板をＦＩＢによ
り加工し、１００穴のビアホールの断面をＳＥＭにより
観察した結果、ボイドは認められず、ビアホールが銅で
完全に充填されていることが分かった。

【０２６４】本実施例のように、前記処理液で表面処理
を行うことで、処理時間の制御が容易になり、窒化チタ
ンの膜厚は１０ｎｍ以上あれば、表面処理を行ってもバ
リア性を確保できることが分かった。

【０２６５】以上のことから、図１に示すように本実施
例のめっき方法を用いて、前記処理液により酸化膜の除
去を行うことで、処理時間の制御が容易になり、より一
層密着性に優れた均一なシード層の形成が可能であると
いう本実施例の効果が確認できた。

【０２６６】実施例１９ 図３を用いて本発明の第１７の実施例にかかる基板のめ
っき方法を説明する。まず、図３（ａ）に示すように、
実施例１と同様、シリコン基板１上にＳｉＯ₂の誘電体
層２を形成し、そこにビアホール３を加工し、その上に
窒化チタンのバリア層４を堆積させた半導体基板を用意
した。

【０２６７】次に、図３（ｂ）に示すように窒化チタン
のバリア層４上へ第二の導電体層としてスパッタ法によ
り銅のシード層５を堆積させた。このとき、穴の側壁は
銅で完全には覆われておらず、窒化チタンが露出してい
る部分も存在していた。

【０２６８】この基板をＥＤＴＡ ０．２ｍｏｌ／ｌ、
過酸化水素０．０５ｍｏｌ／ｌを含む水溶液中に６５℃
の条件で５分間浸漬し、表面処理を施した。

【０２６９】次に、図３（ｃ）に示すように、水洗をせ
ず、無電解銅めっき液中に約３０分間浸漬させ、厚み約
１μｍの無電解めっき析出金属層６を形成した。

【０２７０】実施例１と同様にＳｃｏｔｃｈテープによ
る剥離の割合を調べると、１０％となり、化学機械研磨
に耐える密着性を持つことが分かった。

【０２７１】また、前記処理液で表面処理を行うこと
で、処理時間の制御が容易になり、窒化チタンの膜厚は
１０ｎｍ以上あれば、表面処理を行ってもバリア性を確
保できることが分かった。

【０２７２】次に、この基板をＦＩＢにより加工し、１
００穴のビアホールの断面をＳＥＭにより観察した結
果、ボイドは認められず、図３（ｃ）に示すように、ビ
アホール３は全て、銅で完全に充填されていることが分
かった。

【０２７３】次に、図３（ｄ）に示すように、無電解め
っき析出金属６を分離するため、化学機械研磨を行っ
た。図４（ｄ）は、化学機械研磨により無電解めっき析
出金属６を分離した後の断面図である。

【０２７４】以上のように、本実施例のめっき方法を用
いて、ＥＤＴＡ ０．２ｍｏｌ／ｌ、過酸化水素０．０
５ｍｏｌ／ｌを含む処理液により酸化時の除去を行うこ
とで、処理時間の制御が容易になり、密着性がより一層
優れた膜が形成可能であり、無電解めっきによる銅の微
小溝、穴への充填が容易に行えるという本実施例の効果
が確認できた。

【０２７５】図６は前記実施例の評価結果を比較例と対
比して示す図である。図に示すように、実施例１ないし
９においてはバリア層の厚みを１０ｎｍ以上に設定する
ことにより、良好な密着性、カバレジ性、および埋め込
み性を得ることができる。また、実施例１０ないし１３
においては、１ないし１０秒間の水溶液処理、すなわち
バリア層表面の酸化膜除去処理、およびバリア層の厚み
を３０ｎｍ以上に設定することにより、良好な密着性、
カバレジ性、および埋め込み性を得ることができる。ま
た実施例１４ないし１９においては、６０ないし１８０
０秒間の処理液浸漬、およびバリア層の厚みを１０ｎｍ
以上に設定することにより、良好な密着性、カバレジ
性、および埋め込み性を得ることができる。

【０２７６】

【発明の効果】以上説明したように本発明によれば、無
電解めっき反応に対して不活性であるバリア層の少なく
とも一部に気相成長法によりシード層を形成するので、
無電解めっきにより均一なシード層を形成することがで
きる。

【０２７７】また、前記バリア層表面を処理液で処理す
るので前記無電解銅めっきの密着性が向上する。

【図面の簡単な説明】

【図１】本発明の第１の実施例にかかる半導体基板のめ
っき方法を示す図である。

【図２】カバレジ性の評価に用いる膜厚の測定位置を示
す半導体基板の断面模式図である。

【図３】本発明の第９の実施例にかかる半導体基板のめ
っき方法を示す図である。

【図４】本発明の第１１の実施例にかかる半導体基板の
めっき方法を示す図である。

【図５】本発明の第１２の実施例にかかる半導体基板の
めっき方法を示す図である。

【図６】本発明の実施例の評価結果を比較例と対比して
示す図である。

【符号の説明】

１ シリコン基板 ２ 誘電体層 ３ ビアホール ４ バリア層 ５ シード層 ６ 無電解めっき析出金属層 ７ 電気めっき析出金属層 ８ 配線形成用の溝

フロントページの続き (72)発明者 赤星 晴夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 4K022 AA01 AA02 AA37 BA01 BA03 BA08 CA03 CA15 CA23 CA28 DA01 4M104 AA01 BB17 BB18 BB30 BB32 BB33 CC01 DD08 DD16 DD37 DD45 DD52 DD53 FF17 FF18 FF22 HH08 HH13 5F033 JJ07 JJ19 JJ21 JJ22 JJ32 JJ33 JJ34 KK01 MM01 MM02 MM08 MM12 MM13 NN06 NN07 PP11 PP15 PP27 PP28 PP33 QQ09 QQ11 QQ37 QQ48 RR04 WW04 XX02 XX12

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板に形成した誘電体層表面に凹
   部を形成する工程と、 前記凹部を形成した誘電体層の表面に該表面を覆う第１
   導電層を形成する工程と、 前記第１導電層表面の少なくとも一部を含む前記第１導
   電層表面に気相成長法により第２導電層を形成する工程
   と、 前記第１導電層表面および第２導電層表面に無電解めっ
   きによりめっき析出金属層を形成する工程とを有するこ
   とを特徴とする半導体基板のめっき方法。
2. 【請求項２】 半導体基板に形成した誘電体層表面に凹
   部を形成する工程と、 前記凹部を形成した誘電体層の表面に該表面を覆う第１
   導電層を形成する工程と、 前記第１導電層表面の少なくとも一部を含む前記第１導
   電層表面に気相成長法により第２導電層を形成する工程
   と、 前記第１導電層表面の酸化膜を除去する工程と、 前記第１導電層表面および第２導電層表面に無電解めっ
   きによりめっき析出金属層を形成する工程とを有するこ
   とを特徴とする半導体基板のめっき方法。
3. 【請求項３】 請求項２の記載において、 前記無電解めっきは無電解銅めっきであり、前記第１導
   電層表面の酸化膜を除去する工程に用いる処理液は、少
   なくともエチレンジアミン四酢酸０．００１ないし１ｍ
   ｏｌ／ｌ、過酸化水素１ｍｏｌ／ｌ以下を含む水溶液で
   あることを特徴とする半導体基板のめっき方法。
4. 【請求項４】 請求項１ないし請求項３の何れか１の記
   載において、前記第１導電層は窒化チタン、窒化タング
   ステン、窒化タンタル、タンタル、タングステン、タン
   タル合金およびタングステン合金から選ばれた１の金属
   であること特徴とする半導体基板のめっき方法。