JP2001190061A - インバータのスイッチイング素子ドライブ回路 - Google Patents

Abstract

(57)【要約】 【課題】 インバータに備えた主スイッチング素子を急
峻にオフすることが可能なインバータのスイッチング素
子ドライブ回路を提供する。 【解決手段】 ドライブ回路１１は、主スイッチング素
子としてのＩＧＢＴ１〜ＩＧＢＴ４をオフ駆動するとき
に、保持用コンデンサＣ１１〜Ｃ１４に、ＩＧＢＴ１〜
ＩＧＢＴ４のゲートに対するオンバイアス電圧と逆向き
の強制放電電圧を印加し、保持用コンデンサＣ１１〜Ｃ
１４に充電されていたオンバイアス電圧に係る電荷を、
強制的に放電するから、ＩＧＢＴ１〜ＩＧＢＴ４を急峻
にオフすることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧駆動型の半導
体スイッチング素子で構成されたインバータの主スイッ
チイング素子群を駆動するためのドライブ回路に関す
る。

【０００２】

【従来の技術】一般に、高電圧出力のインバータでは、
主スイッチ群を駆動するためのドライブ回路にパルスト
ランスを備え、その一次側に制御中枢を配して保護する
と共に、主スイッチ群を構成する例えばＩＧＢＴのゲー
ト・エミッタ間に、ゲート電圧保持用のコンデンサを備
え、このコンデンサをドライブ回路にて充放電して、主
スイッチ群を駆動する構成となっている。そして、従来
のドライブ回路では、主スイッチ群をオンするには、制
御用電源に連なるスイッチ回路をオンオフ動作させて、
主スイッチへのオンバイアス電圧をコンデンサにてホー
ルドし、主スイッチ群をオフするには、コンデンサに連
なる短絡回路を駆動して、主スイッチへのオンバイアス
電圧を除去していた。

【０００３】

【発明が解決しようとする課題】ところが、従来の高電
圧仕様のインバータのドライブ回路では、上記したよう
に、主スイッチ群をオフ駆動するときに、ゲート電圧保
持用のコンデンサの両端子間を、単に短絡するだけの構
成を採っていたので、上記コンデンサに充電された電荷
によって生じた電位差のみにて放電が行われ、放電完了
までに時間を要し、主スイッチ群を、急峻にオフさせる
ことができなかった。

【０００４】このため、従来のドライブ回路では、２組
の主スイッチ群を交互に高周期でオンとオフとに切り替
えることができず、インバータから交番して矩形電圧波
を出力したとき、矩形波の向きが変わる間に出力０Ｖと
なる休止時間を短くすることが困難であり、放電灯など
を安定して点灯させることはできなかった。

【０００５】本発明は、上記事情に鑑みてなされたもの
で、インバータに備えた主スイッチング素子を急峻にオ
フすることが可能なインバータのスイッチング素子ドラ
イブ回路の提供を目的とする。

【０００６】

【課題を解決するための手段及び作用・効果】上記目的
を達成するため、請求項１の発明に係るインバータのス
イッチイング素子ドライブ回路は、電圧駆動型の半導体
スイッチング素子で構成されたインバータの主スイッチ
ング素子群を駆動するためのドライブ回路であって、一
次側コイルに交互に逆向きの制御パルスが印加され、二
次側コイルの二次電圧を、主スイッチング素子のゲート
電圧を保持する保持用コンデンサに与えるものにおい
て、二次側コイルは、各主スイッチング素子ごとに設け
た一対の二次コイルよりなりかつそれら二次コイルが保
持用コンデンサに並列接続され、一方の二次コイルと保
持用コンデンサとの間に、チャージ用スイッチを設ける
と共に、他方の二次コイルと保持用コンデンサとの間
に、放電用スイッチを設け、チャージ用スイッチは、常
にはオフしており、一次側コイルへの一方向の制御パル
スに伴う二次側のパルス電圧にてオンして、そのパルス
電圧に基づき、保持用コンデンサの両端子間に、各主ス
イッチング素子へのオンバイアス電圧が生じた後にオフ
し、放電用スイッチは、常にはオフしており、一次側コ
イルへの逆方向の制御パルスに伴う二次側のパルス電圧
にてオンし、そのパルス電圧に基づき、オンバイアス電
圧とは逆向きの強制放電電圧を保持用コンデンサに印加
して、オンバイアス電圧を除去するところに特徴を有す
る。

【０００７】本発明によれば、チャージ用スイッチは、
一次側コイルに一方向の制御パルスが印加されるとオン
し、その二次側のパルス電圧にて保持用コンデンサの両
端子間に、主スイッチング素子へのオンバイアス電圧が
生じたところでオフする。これにより、主スイッチング
素子はオン状態に保持される。

【０００８】また、一次側コイルに制御パルスが印加さ
れない間は、チャージ用及び放電用の両スイッチは、共
にオフし、保持用コンデンサが両二次コイルから切り離
されて、主スイッチング素子はオン状態に保持される。

【０００９】さらに、放電用スイッチは、一次側コイル
に逆方向の制御パルスが印加されるとオンし、二次側の
パルス電圧にて、オンバイアス電圧と逆向きの強制放電
電圧が、保持用コンデンサに印加される。これにより、
コンデンサの両端子間には、オンバイアス電圧と強制放
電電圧とを加えた大きな電圧が生じて、急峻に保持用コ
ンデンサに充電されていたオンバイアス電圧に係る電荷
が放電され、オンバイアス電圧が除去される。

【００１０】このように、本発明によれば、主スイッチ
ング素子をオフ駆動するときに、保持用コンデンサに、
主スイッチング素子へのオンバイアス電圧とは逆向きの
強制放電電圧を印加することで、保持用コンデンサに充
電されていたオンバイアス電圧に係る電荷を強制的に放
電し、インバータに備えた主スイッチング素子を急峻に
オフすることが可能となる。

【００１１】また、具体的に本発明に係るスイッチイン
グ素子ドライブ回路は、チャージ用スイッチは、一次側
コイルへの一方向の制御パルスに伴う二次側のパルス電
圧にて共にオンする第１ダイオード及び第１ＦＥＴで構
成して、第１ＦＥＴを、パルス電圧がないときにオフさ
せる第１逆バイアス用電源を備え、放電用スイッチは、
一次側コイルへの逆方向の制御パルスに伴う二次側のパ
ルス電圧にて共にオンする第２ダイオード及び第２ＦＥ
Ｔで構成して、第２ＦＥＴを、パルス電圧がないときに
させる第２逆バイアス用電源を備えた構成とすることが
できる（請求項２の発明）。

【００１２】

【発明の実施の形態】＜第１実施形態＞以下、本発明の
第１実施形態を図１〜図５に基づいて説明する。図１に
は、本実施形態のインバータ回路の全体構成が示されて
おり、Ｈブリッジ回路に配された４つの各主スイッチン
グ素子は、電圧駆動型の半導体スイッチング素子として
の例えばＩＧＢＴ１〜４で構成され、これらＩＧＢＴ群
が、本発明を適用したスイッチイング素子ドライブ回路
１１（以下、単に「ドライブ回路１１」という）にて、
駆動される。

【００１３】ドライブ回路１１は、全体が図２に示され
ており、同じタイミングでオンオフされる一方のペアの
ＩＧＢＴ１，４と、他方のペアのＩＧＢＴ２，３とに対
応して、一対のパルストランスＰＴ１，ＰＴ２を備え、
各パルストランスＰＴ１，ＰＴ２の一次側には、一次コ
イルＬ１１，Ｌ１２を駆動するための駆動回路ＤＲ１，
ＤＲ２が設けられている。

【００１４】図２において上側に示した駆動回路ＤＲ１
は、４組のダイオードＤ１〜Ｄ４及びスイッチＳ１〜Ｓ
４でＨブリッジ回路を構成してなり、これらスイッチＳ
１〜Ｓ４が、パルス論理回路ＰＬＣ１から制御信号を受
けてオンオフし、制御用直流電源Ｅ１の電圧を、一方の
パルストランスＰＴ１の一次コイルＬ１１に交互に逆向
きの制御パルスとして印加する。また、同図の下側に示
した駆動回路ＤＲ２も、上側の回路ＤＲ１と同じ構造を
なし、上側の駆動回路ＤＲ１とは異なるタイミングで、
各ダイオードＤ５〜Ｄ８及びスイッチＳ５〜Ｓ８を動作
させて、制御用直流電源Ｅ１の電圧を、他方のパルスト
ランスＰＴ２の一次コイルＬ１１に交互に逆向きの制御
パルスとして印加する（図３参照）。

【００１５】さて、各パルストランスＰＴ１，ＰＴ２の
二次側には、各ＩＧＢＴごとに一対の二次コイルＬ２
１，Ｌ２２が設けられ、これら二次コイルＬ２１，Ｌ２
２が、各ＩＧＢＴのゲート電圧を保持する各保持用コン
デンサＣ１１〜Ｃ１４に並列接続されている。ここで、
保持用コンデンサＣ１１〜Ｃ１４は、ＩＧＢＴのゲート
・エミッタ間に寄生のコンデンサを利用してもよいし、
ＩＧＢＴのゲート端子とエミッタ端子との間に接続した
外付けのコンデンサで構成してもよい。また、両二次コ
イルＬ２１，Ｌ２２は、例えば、同じ巻数に巻回され
て、同じ二次電圧を得るようになっている。さらに、両
二次コイルＬ２１，Ｌ２２の共通接続点と、電圧保持用
コンデンサＣ１１〜Ｃ１４との間には、限流抵抗Ｒ１１
〜Ｒ１４が設けられている。

【００１６】図２において上側に示したＩＧＢＴ１と一
対の二次コイルＬ２１，Ｌ２２とを接続する回路は、図
３に抜き出して示されている。図３において上側の二次
コイルＬ２１（以下、適宜、「第１コイルＬ２１」とい
う）と保持用コンデンサＣ１１との間には、ダイオード
Ｄ１１が、そのカソードを保持用コンデンサＣ１１側に
配して接続され、第１コイルＬ２１の一端側（・印側）
を正とした電圧Ｅ１１が発生したときに、オンするよう
にしてある。また、ダイオードＤ１１と第１コイルＬ２
１との間には、ＰチャンネルのＭＯＳ型ＦＥＴ１１（以
下、「Ｑ１１」という）が、ドレインをダイオードＤ１
１側、ソースを第１コイルＬ２１の一端側（・印側）、
ゲートを第１コイルＬ２１の他端側に配して接続されて
いる。さらに、Ｑ１１と、第１コイルＬ２１との間に
は、Ｑ１１をオフするための逆バイアス電圧を、Ｑ１１
のゲート・ソース間に印加する逆バイアス電源Ｅ５１が
設けられている。

【００１７】一方、同図において下側に示した二次コイ
ルＬ２２（以下、適宜、「第２コイルＬ２２」という）
と保持用コンデンサＣ１１との間には、ダイオードＤ１
２が、そのアノードを保持用コンデンサＣ１１側に配し
て接続され、第２コイルＬ２２の他端側（・印と反対
側）を正とした電圧Ｅ１３が発生したときに、オンする
ようにしてある。また、ダイオードＤ１２と第２コイル
Ｌ２２との間には、ＮチャンネルのＭＯＳＭ型ＦＥＴ１
２（以下、「Ｑ１２」という）が、ドレインをダイオー
ドＤ１２側、ソースを第２コイルＬ２２の一端側（・印
側）、ゲート端子を第２コイルＬ２２の他端側に配して
接続されている。さらに、Ｑ１２と、第２コイルＬ２２
との間には、Ｑ１２をオフするための逆バイアス電圧
を、Ｑ１２のゲート・ソース間に印加する逆バイアス電
源Ｅ５２が設けられている。

【００１８】図２において、上から２番目に示したＩＧ
ＢＴ４と各一対の二次コイルＬ２１，Ｌ２２とを接続す
る回路は、上記したＩＧＢＴ１と二次コイルＬ２１，Ｌ
２２とを接続する回路と同じ構造をなし、同じ符号を付
したダイオード（Ｄ１１，Ｄ１２）、ＦＥＴ（Ｑ１１，
Ｑ１２）が、同じタイミングでオンオフ動作する。

【００１９】また、図２において、下側のパルストラン
スＰＴ２に対応したＩＧＢＴ３，ＩＧＢＴ２と各一対の
二次コイルＬ２１，Ｌ２２とを接続する回路も、上側の
パルストランスＰＴ１に対応した上記ＩＧＢＴ１，ＩＧ
ＢＴ４と各一対の二次コイルＬ２１，Ｌ２２とを接続す
る回路と同じ構成をなし、一対のダイオードＤ１５，１
６と、一対のＦＥＴ（Ｑ１５，Ｑ１６）と、一対の逆バ
イアス電源Ｅ７１，Ｅ７２とを備える。そして、下側の
パルストランスＰＴ２が、上側のトランスＰＴ１と異な
るタイミングで動作して、これにより発生した二次電圧
に基づき、各回路の各ダイオードＤ１５，Ｄ１６と、各
ＦＥＴ（Ｑ１５，Ｑ１６）がオンオフ動作する。

【００２０】なお、上記逆バイアス電源Ｅ５１，Ｅ５
２，Ｅ７１，Ｅ７２の電圧は、各二次コイルＬ２１．Ｌ
２２に誘導された二次電圧より、小さく設定されてい
る。また、逆バイアス電源Ｅ５１，Ｅ５２は、例えば、
図４（Ａ）に示すように、直列接続した複数のダイオー
ドＤ９０とコンデンサＣ９１とを並列接続して構成する
か、又は、図４（Ｂ）に示すように、ゼナーダイオード
ＺＤ９２とコンデンサＣ９３とを並列接続して構成する
ことができる。

【００２１】次に、上記構成からなる本実施形態の動作
を説明する。本実施形態のドライブ回路１１は、駆動回
路ＤＲ１，ＤＲ２にて、各パルストランスＰＴ１，ＰＴ
２の一次側コイルＬ１１，Ｌ１２に、交互に逆向きの制
御パルスを印加することで、各ＩＧＢＴをオンオフ駆動
する。これを、図３に示したＩＧＢＴ１について、以
下、図５のタイムチャートを参照しつつ詳細に説明をす
る。

【００２２】ＩＧＢＴ１に対応した一方のパルストラン
スＰＴ１に備えた駆動回路ＤＲ１では、各スイッチＳ１
〜Ｓ４（以下、単に、「Ｓ１〜Ｓ４」という）は、パル
ス論理回路ＰＬＣ１から制御信号を受け、Ｓ１とＳ３
は、常にはオンし、Ｓ２とＳ４は、常にはオフした状態
となっている。そして、短い時間ＴonだけＳ１をオフし
かつＳ２をオンする動作と、やはり短い時間ＴonだけＳ
３をオフしかつＳ４をオンする動作とが、間隔を開けて
交互に繰り返される、

【００２３】ここで、上記Ｔon時間（図５参照）は、以
下の式で求めて設定されている。 Ｔon時間＝（４×Ａｅ×Ｎ１×Ｂ）／Ｖ１ Ｖ１：制御用直流電源Ｅ１の電圧 Ａｅ：パルストランスの鉄心の有効断面積 Ｎ１：パルストランスの一次側の巻数 Ｂ ：パルストランスの鉄心が飽和しないために許容さ
れる磁束密度

【００２４】Ｓ１及びＳ３がオンし、Ｓ２及びＳ４がオ
フした状態では、二次側の第１及び第２のコイルＬ２
１，Ｌ２２には、誘導起電力は生じず、各コイルＬ２
１，Ｌ２２と保持用コンデンサＣ１１との間に設けたＱ
１１，Ｑ１２は、それぞれ逆バイアス電源Ｅ５１，Ｅ５
２から逆バイアス電圧を受けてオフしている。

【００２５】そして、Ｓ３がオフしかつＳ４がオンした
状態に切り替わり、その状態に保持されると、保持され
た時間Ｔonの間だけ、制御用電源Ｅ１の電圧がパルスト
ランスＰＴ１の一次コイルＬ１１に印加され、二次側の
第１及び第２のコイルＬ２１，Ｌ２２の一端側（・印
側）を正とした電圧Ｅ１１，Ｅ１２が発生する。

【００２６】すると、第１コイルＬ２１に生じた電圧Ｅ
１１により、Ｑ１１，ダイオードＤ１１が順バイアスと
なってオンし、限流抵抗Ｒ１１及び保持用コンデンサＣ
１１の直列回路の間にＥ５３が発生する。また、第２コ
イルＬ２２に生じた電圧Ｅ１２は、Ｑ１２をオフさせる
ためのバイアス電圧として働くから、Ｑ１２はオフ状態
のままとなる。

【００２７】上記Ｅ５３は、限流抵抗Ｒ１１を通して保
持用コンデンサＣ１１を充電する。そして、保持用コン
デンサＣ１１に充電された電荷に係る電圧ＥＧ１は、Ｉ
ＧＢＴ１のゲートに対してオンバイアス電圧となって、
ＩＧＢＴ１がオンする。

【００２８】次いで、Ｓ４がオフしかつＳ３がオンの状
態に戻ると、パルストランスＰＴ１の一次コイルＬ１１
は、Ｓ１及びＳ３によって短絡モードに入り、２次側の
両コイルＬ２１，Ｌ２２の電圧Ｅ１１，Ｅ１２は全て０
Ｖとなる。これにより、Ｑ１１，Ｑ１２が、逆バイアス
電源Ｅ５１，Ｅ５２から逆バイアス電圧を受けて、共に
オフした状態に戻り、両二次コイルＬ２１，Ｌ２２が、
保持用コンデンサＣ１１から切り離される。従って、保
持用コンデンサＣ１１に充電された電荷は、そのまま保
持され続け、保持用コンデンサＣ１１の両端子間の電圧
ＥＧ１をオンバイアス電圧として、ＩＧＢＴ１はオン状
態のまま保持される。

【００２９】さて、上記状態からＳ１がオフしかつＳ２
がオンした状態に切り替わって、その状態に時間Ｔonだ
け保持されると、その間、制御用電源Ｅ１の電圧がパル
ストランスＰＴ１の一次コイルＬ１１に前記動作と逆向
きに印加される。これにより、二次側の両第１及び第２
の両コイルＬ２１，Ｌ２２の他端側（・印の反対側）を
正とした電圧Ｅ１１，Ｅ１２が発生する。

【００３０】すると、今度は、第１コイルＬ２１に生じ
た電圧Ｅ１１は、Ｑ１１をオフさせるバイアス電圧とな
るから、Ｑ１１はオフ状態のままとなる。一方、第２コ
イルＬ２２に生じた電圧Ｅ１２は、Ｑ１２をオンするバ
イアス電圧となってＱ１２がオンし、これに伴い、ダイ
オードＤ１１が順バイアスとなってオンして、限流抵抗
Ｒ１１及び保持用コンデンサＣ１１の直列回路の間に上
記した場合と逆向きの電圧Ｅ５３が発生する。

【００３１】すると、この電圧Ｅ５３に基づいて、保持
用コンデンサＣ１１の両端子間に印加された電圧が、本
発明に係る強制放電電圧となり、この強制放電電圧とコ
ンデンサに充電された電荷によるオンバイアス電圧とを
加えた大きな電圧により、保持用コンデンサＣ１１に充
電されていたオンバイアス電圧に係る電荷が放電され
る。これにより、オンバイアス電圧が急峻に除去され、
さらに、保持用コンデンサＣ１１を負の電位に充電す
る。その結果としてＥＧ１は、ＩＧＢＴ１のゲートに対
して逆バイアス状態となり、ＩＧＢＴ１がオフする。

【００３２】次いで、Ｓ２がオフしかつＳ１がオンの元
の状態に戻ると、再び、パルストランスＰＴ１の一次コ
イルＬ１１は、Ｓ１及びＳ３によって短絡モードに入
り、前記した２次側の電圧Ｅ１１，Ｅ１２は全て０Ｖと
なる。これにより、Ｑ１１，Ｑ１２は、共に逆バイアス
電源Ｅ５１，Ｅ５２から逆バイアス電圧を受けて、オフ
した状態に戻り、両二次コイルＬ２１，Ｌ２２が、保持
用コンデンサＣ１１から切り離される。従って、保持用
コンデンサＣ１１は、ＩＧＢＴ１のゲートに対する逆バ
イアス電圧に充電されたまま保持され、ＩＧＢＴ１はオ
フ状態のまま保持される。

【００３３】以上、説明したＩＢＧＴ１を駆動させるた
めの動作と同様にして、ドライブ回路１１は、ＩＧＢＴ
４を上記のＩＧＢＴ１と同じタイミングでオンオフ駆動
し、さらに、ＩＧＢＴ３とＩＧＢＴ２とを前記ＩＧＢＴ
１に対して１８０度の位相差のタイミングでオンオフ駆
動する。

【００３４】このように、本実施形態のドライブ回路１
１によれば、主スイッチング素子であるＩＧＢＴ１〜４
をオフ駆動するときに、保持用コンデンサＣ１１〜Ｃ１
４に、ＩＧＢＴ１〜４のゲートに対するオンバイアス電
圧と逆向きの強制放電電圧を印加することで、保持用コ
ンデンサＣ１１〜Ｃ１４に充電されていたオンバイアス
電圧に係る電荷を、強制的に放電するから、ＩＧＢＴ１
〜４を急峻にオフすることができる。従って、このドラ
イブ回路１１によれば、ＩＧＢＴ１，４と、ＩＧＢＴ
３，２とを交互に切り替える際に、一方側のＩＧＢＴが
完全にオフするまでの待ち時間を短く設定することがで
き、もって、インバータから出力した交番矩形電圧波の
休止時間Ｔｓ（図５参照）を短くすることが可能とな
り、高負荷の放電灯であっても安定して点灯させること
ができる。

【００３５】＜第２実施形態＞本実施形態のインバータ
は、図６に示されており、前記第１実施形態のドライブ
回路１１と同じ構成のドライブ回路４０を対にして備
え、各ドライブ回路４０，４０には、前記第１実施形態
と同様に、４つのＩＧＢＴ１〜ＩＧＢＴ４が接続されて
いる。そして、各ドライブ回路４０に対にして設けた各
パルストランス（図示せず）に対応した一対ずつのＩＧ
ＢＴ１，４（又は、ＩＧＢＴ２，３）を直列接続して、
これら直列接続した両ＩＧＢＴからなる主スイッチング
素子ＳＷ１〜ＳＷ４をＨブリッジ状に接続し、インバー
タの主回路を構成してある。本実施形態によれば、ドラ
イブ回路４０，４０を同期運転して、より高電圧のイン
バータを駆動することができる。

【００３６】＜他の実施形態＞本発明は、前記実施形態
に限定されるものではなく、例えば、以下に説明するよ
うな実施形態も本発明の技術的範囲に含まれ、さらに、
下記以外にも要旨を逸脱しない範囲内で種々変更して実
施することができる。

【００３７】（１）前記第１実施形態では、主スイッチ
ング素子がＩＧＢＴで構成されていたが、電圧制御型の
半導体スイッチング素子であれば、例えば、ＭＯＳ型Ｆ
ＥＴ、接合型ＦＥＴ等であってもよい。

【００３８】（２）前記第１実施形態のドライブ回路１
１は、インバータから交番する矩形電圧波を出力するよ
うに、主スイッチング素子（ＩＧＢＴ）を駆動していた
が、インバータの出力をＰＷＭ制御してもよいし、可変
周波数制御してもよい。また、これらの場合も、各主ス
イッチング素子が急峻に駆動されるから、インバータの
出力を正確に制御することができる。

【図面の簡単な説明】

【図１】 第１実施形態のインバータ全体の構成を示す
回路図

【図２】 そのドライブ回路の回路図

【図３】 そのドライブ回路の一部を抜粋した回路図

【図４】 逆バイアス電源の構成を示す回路図

【図５】 ドライブ回路の動作を示すタイムチャート

【図６】 第２実施形態のインバータ全体の構成を示す
回路図

【符号の説明】

１１…スイッチイング素子ドライブ回路 １３…コンデンサ ４０…ドライブ回路 Ｃ１１…保持用コンデンサ Ｄ１１，Ｄ１５…ダイオード（第１ダイオード） Ｄ１２，Ｄ１６…ダイオード（第２ダイオード） Ｅ１…制御用直流電源 Ｅ１…制御用電源電圧 Ｅ５１，Ｅ７１…逆バイアス電源（第１逆バイアス電
源） Ｅ５２，Ｅ７２…逆バイアス電源（第２逆バイアス電
源） Ｑ１１，Ｑ１５…ＦＥＴ（第１ＦＥＴ） Ｑ１２，Ｑ１６…ＦＥＴ（第２ＦＥＴ） ＩＧＢＴ１〜ＩＧＢＴ４（主スイッチング素子） Ｌ１１，Ｌ１２…一次側コイル Ｌ２１…第１コイル（一方の二次コイル） Ｌ２２…第２コイル（他方の二次コイル） ＰＴ１，ＰＴ２…パルストランス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電圧駆動型の半導体スイッチング素子で
   構成されたインバータの主スイッチング素子群を駆動す
   るためのドライブ回路であって、一次側コイルに交互に
   逆向きの制御パルスが印加され、二次側コイルの二次電
   圧を、前記主スイッチング素子のゲート電圧を保持する
   保持用コンデンサに与えるものにおいて、 前記二次側コイルは、前記各主スイッチング素子ごとに
   設けた一対の二次コイルよりなりかつそれら二次コイル
   が前記保持用コンデンサに並列接続され、 前記一方の二次コイルと前記保持用コンデンサとの間
   に、チャージ用スイッチを設けると共に、前記他方の二
   次コイルと前記保持用コンデンサとの間に、放電用スイ
   ッチを設け、 前記チャージ用スイッチは、常にはオフしており、前記
   一次側コイルへの一方向の制御パルスに伴う二次側のパ
   ルス電圧にてオンして、そのパルス電圧に基づき、前記
   保持用コンデンサの両端子間に、前記各主スイッチング
   素子へのオンバイアス電圧が生じた後にオフし、 前記放電用スイッチは、常にはオフしており、前記一次
   側コイルへの逆方向の制御パルスに伴う二次側のパルス
   電圧にてオンし、そのパルス電圧に基づき、前記オンバ
   イアス電圧とは逆向きの強制放電電圧を前記保持用コン
   デンサに印加して、前記オンバイアス電圧を除去するこ
   とを特徴とするインバータのスイッチイング素子ドライ
   ブ回路。
2. 【請求項２】 前記チャージ用スイッチは、前記一次側
   コイルへの一方向の制御パルスに伴う二次側のパルス電
   圧にて共にオンする第１ダイオード及び第１ＦＥＴで構
   成して、前記第１ＦＥＴを、前記パルス電圧がないとき
   にオフさせる第１逆バイアス用電源を備え、 前記放電用スイッチは、前記一次側コイルへの逆方向の
   制御パルスに伴う二次側のパルス電圧にて共にオンする
   第２ダイオード及び第２ＦＥＴで構成して、前記第２Ｆ
   ＥＴを、前記パルス電圧がないときにさせる第２逆バイ
   アス用電源を備えたことを特徴とする請求項１記載のイ
   ンバータのスイッチイング素子ドライブ回路。