JP3838331B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3838331B2 JP3838331B2 JP2000619028A JP2000619028A JP3838331B2 JP 3838331 B2 JP3838331 B2 JP 3838331B2 JP 2000619028 A JP2000619028 A JP 2000619028A JP 2000619028 A JP2000619028 A JP 2000619028A JP 3838331 B2 JP3838331 B2 JP 3838331B2
- Authority
- JP
- Japan
- Prior art keywords
- flexible substrate
- semiconductor device
- wiring pattern
- manufacturing
- flexible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W70/68—
-
- H10W90/401—
-
- H10W90/701—
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W72/5522—
-
- H10W72/90—
-
- H10W90/724—
Landscapes
- Wire Bonding (AREA)
Description
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
[背景技術]
半導体装置のパッケージの一形態として知られているT−BGA(Tape Ball Grid Array)や、Fan−Out型又はFan−In/Out型CSPでは、パッケージサイズがチップサイズよりもわずかに大きくなっている。この形態の半導体装置では、フレキシブル基板が使用され、フレキシブル基板の半導体チップからはみ出した部分にもハンダボールが設けられている。そして、ハンダボールの平坦性(Coplanarity)を確保するためにスティフナを貼り付けることが多かった。
しかしながら、スティフナは、剛性や加工性などを考慮してステンレス鋼が採用されていて高価であるのみならず、必要なときだけに別部材で調達しなければならないものであった。
[発明の開示]
本発明は、この問題点を解決するものであり、その目的は、高価なスティフナを省略でき、実装組立工程で使用される部材を活用して平坦性を確保できる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
(1)本発明に係る半導体装置は、複数の電極が形成された半導体チップと、
配線パターンが形成され、前記半導体チップが搭載された第1のフレキシブル基板と、
前記配線パターンを介して前記電極に電気的に接続された複数の外部端子と、
前記半導体チップを避けて前記第1のフレキシブル基板に貼り付けられた第2のフレキシブル基板と、
を含む。
本発明によれば、第1のフレキシブル基板が半導体チップよりも大きいので、半導体チップから一部がはみ出すようになっており、この部分に第2のフレキシブル基板が貼り付けられる。これにより、第1のフレキシブル基板が補強され、外部端子の平坦性が確保される。また、補強のために使用される部材もフレキシブル基板であるから、高価なスティフナを用意しなくてもよい。
(2)この半導体装置において、
前記第1及び第2のフレキシブル基板は、同一材料からなり、かつ、厚みがほぼ等しくてもよい。
これによれば、一種類の部材を利用できるのでコストを下げることができる。
(3)この半導体装置において、
前記配線パターンは、前記第2のフレキシブル基板と対向するように配置され、
前記第1のフレキシブル基板には、複数の貫通孔が形成されており、前記貫通孔を介して前記配線パターンと接続するように前記外部端子が設けられ、前記外部端子は前記第1のフレキシブル基板における前記配線パターンが形成された面とは反対側の面から突出していてもよい。
これによれば、第1及び第2のフレキシブル基板の間に配線パターンが位置するので、配線パターンの両面が覆われて保護される。
(4)この半導体装置において、
前記第1及び第2のフレキシブル基板の間に形成され、前記配線パターンと同一材料からなり、かつ、厚みがほぼ等しく、前記配線パターンと電気的に絶縁された導電箔をさらに有してもよい。
これによれば、第1及び第2のフレキシブル基板の間に、同じ材料であって同じ厚みの一対の導電部材が設けられるので、厚さ方向において対称構造となる。
(5)この半導体装置において、
前記第1のフレキシブル基板と前記配線パターンとの接着手段と、前記第2のフレキシブル基板と前記導電箔との接着手段とは同じであってもよい。
これによれば、接着手段も考慮に入れて、厚さ方向において対称構造となっている。
(6)この半導体装置において、
前記導電箔は、前記配線パターンの対称形状をなしていてもよい。
これによれば、厚さ方向のみならず、平面的にも対称構造となっている。
(7)この半導体装置において、
前記配線パターンにおける前記第1のフレキシブル基板とは反対側の面には、第1の絶縁膜が形成され、
前記導電箔における前記第2のフレキシブル基板とは反対側の面には、第2の絶縁膜が形成されていてもよい。
これによれば、第1及び第2の絶縁膜によって、配線パターンと導電箔との電気的な絶縁が図られる。
(8)この半導体装置において、
前記半導体チップの電極は、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記配線パターンに電気的に接続されており、
前記異方性導電材料によって、前記第1及び第2のフレキシブル基板が接着されていてもよい。
これによれば、半導体チップの電極と配線パターンとを電気的に接続する部材が、第1及び第2のフレキシブル基板の接着の部材にもなるので、部材数を減らしてコストを下げることができる。
(9)この半導体装置において、
前記第1及び第2のフレキシブル基板は、樹脂によって接着され、
前記樹脂は、前記第1のフレキシブル基板における前記配線パターンが形成された面上に設けられて、前記配線パターンにおける前記第2のフレキシブル基板を向く面及び側端面に密着していてもよい。
これによれば、第1及び第2のフレキシブル基板を接着する樹脂が、配線パターンに密着する。これにより、配線パターンの表面に、水分の溜まる隙間がなくなり、耐湿性が向上する。
(10)本発明に係る回路基板には、上記半導体装置が実装されている。
(11)本発明に係る電子機器は、上記半導体装置を有する。
(12)本発明に係る半導体装置の製造方法は、複数の電極を有する半導体チップと、配線パターンが形成された第1のフレキシブル基板と、第2のフレキシブル基板と、を用意する工程と、
前記第1のフレキシブル基板に前記半導体チップを搭載する工程と、
前記第1のフレキシブル基板における前記半導体チップの搭載領域を除く部分に、第2のフレキシブル基板を貼り付ける工程と、
前記配線パターンを介して、前記電極と電気的に接続される外部端子を設ける工程と、
を含む。
本発明によれば、第1のフレキシブル基板が半導体チップよりも大きいので、半導体チップから一部がはみ出すようになっており、この部分に第2のフレキシブル基板が貼り付けられる。これにより、第1のフレキシブル基板が補強され、外部端子の平坦性が確保される。また、補強のために使用される部材もフレキシブル基板であるから、高価なスティフナを用意しなくてもよい。
(13)この半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程を行った後に、前記第1及び第2のフレキシブル基板を打ち抜く工程を含んでもよい。
これによれば、第1及び第2のフレキシブル基板を打ち抜いて、半導体装置の最終形状にすることができる。
(14)この半導体装置の製造方法において、
前記第1及び第2のフレキシブル基板はテープ状をなし、
前記第1のフレキシブル基板には、前記配線パターンが繰り返して形成されており、
前記第2のフレキシブル基板には、前記半導体チップを避けるための穴が繰り返して形成されていてもよい。
これによれば、複数の半導体装置を連続的に製造することができる。
(15)この半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程を行った後に、前記第2のフレキシブル基板を避けて前記第1のフレキシブル基板を打ち抜く工程を含んでもよい。
これによれば、第1のフレキシブル基板を打ち抜くだけなので、第1及び第2のフレキシブル基板を打ち抜く場合よりも、工程が簡単であって、外形打ち抜き金型を安価にまた長寿命にすることができる。
(16)この半導体装置の製造方法において、
前記第1のフレキシブル基板はテープ状をなし、
前記第2のフレキシブル基板は、前記第1のフレキシブル基板の打ち抜かれる領域よりも小さい形状をなし、
前記第1のフレキシブル基板には、前記配線パターンが繰り返して形成されており、
前記第2のフレキシブル基板には、前記半導体チップを避けるための穴が形成されていてもよい。
これによれば、第1のフレキシブル基板がテープ状をなしているので、複数の半導体装置を連続的に製造することができる。
(17)この半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程を行った後に、前記半導体チップを搭載する工程を行ってもよい。
(18)この半導体装置の製造方法において、
前記半導体チップを搭載する工程を行った後に、前記第2のフレキシブル基板を貼り付ける工程を行ってもよい。
(19)この半導体装置の製造方法において、
前記半導体チップを搭載する工程は、前記第1のフレキシブル基板に、前記半導体チップの搭載領域を超えて、接着剤に導電粒子が分散されてなる異方性導電材料を設ける工程と、前記異方性導電材料を介して前記電極と前記配線パターンとを電気的に接続する工程と、を含み、
前記第2のフレキシブル基板を貼り付ける工程では、前記異方性導電材料によって、前記第2のフレキシブル基板を前記第1のフレキシブル基板に貼り付けてもよい。
これによれば、半導体チップの電極と配線パターンとを電気的に接続する材料を使って、第1及び第2のフレキシブル基板を接着するので、接着のための材料を塗る工程を減らすことができる。
(20)この半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程は、前記第1及び第2のフレキシブル基板の少なくとも一方に樹脂を塗布する工程と、前記第1及び第2のフレキシブル基板を前記樹脂を介して密着させて前記樹脂を前記配線パターンにおける前記第2のフレキシブル基板を向く面及び側端面に密着させる工程と、を含んでもよい。
これによれば、第1及び第2のフレキシブル基板を樹脂によって接着させ、樹脂を配線パターンに密着させる。これにより、配線パターンの表面に、水分の溜まる隙間がなくなり、耐湿性を向上させることができる。
(21)この半導体装置の製造方法において、
前記第1及び第2のフレキシブル基板の一方には、位置決め用の穴が形成されており、他方には位置決め用のマークが形成されており、前記穴と前記マークとを位置合わせして、前記第1及び第2のフレキシブル基板の位置合わせを行ってもよい。
これによれば、第1及び第2のフレキシブル基板を正確な位置に設けることができる。
(22)この半導体装置の製造方法において、
前記第2のフレキシブル基板として、前記第1のフレキシブル基板と同じ材料であって同じ厚みで形成されたものを使用してもよい。
これによれば、一種類の部材を利用できるのでコストを下げることができる。
(23)この半導体装置の製造方法において、
前記第2のフレキシブル基板として、前記配線パターンと同じ材料であって同じ厚みからなる導電箔が形成されたものを使用し、
前記導電箔と前記配線パターンとを対向させて、かつ、電気的に絶縁させて、前記第2のフレキシブル基板を前記第1のフレキシブル基板に貼り付けてもよい。
これによれば、配線パターンの形成された第1のフレキシブル基板と、導電箔の形成された第2のフレキシブル基板とを貼り付ける。第1及び第2のフレキシブル基板の間に、同じ材料であって同じ厚みの一対の導電部材が設けられるので、厚さ方向において対称構造となる。
(24)この半導体装置の製造方法において、
前記導電箔は、前記配線パターンの対称形状をなしてもよい。
これによれば、厚さ方向のみならず、平面的にも対称構造となっている。
(25)この半導体装置の製造方法において、
前記第1のフレキシブル基板として、前記配線パターンに第1の絶縁膜が形成されたものを使用し、
前記第2のフレキシブル基板として、前記導電箔に第2の絶縁膜が形成されたものを使用してもよい。
これによれば、第1及び第2の絶縁膜によって、配線パターンと導電箔との電気的な絶縁を図る。
[発明を実施するための最良の形態]
以下、本発明の実施の形態を、図面を参照して説明する。本発明に係る半導体装置のパッケージ形態は、T−BGA(Tape Ball Grid Array)を含むBGA(Ball Grid Array)、T−CSP(Tape Chip Size/Scale Package)を含むCSP(Chip Size/Scale Package)、TAB接合技術を利用して更にパッケージ化したTCP(Tape Carrier Package)などのいずれが適用されてもよい。本発明に係る半導体装置の製造方法で、配線パターンと半導体チップの電極との接合方法として、TAB(Tape Automated Bonding)、フリップチップボンディング、COF(Chip On Film)などのフェースダウンボンディング、異方性導電材料を使用したボンディング、もしくはワイヤーボンディングを使用したCOB(Chip On Board)などが挙げられる。
図1は、本発明を適用した実施の形態に係る半導体装置を示す図である。この半導体装置は、半導体チップ10と、第1のフレキシブル基板20と、第2のフレキシブル基板30と、複数の外部端子38と、を含む。
半導体チップ10は、その平面形状が矩形(正方形又は長方形)である場合には、少なくとも一辺(多くの場合、対向する二辺又は四辺)に沿って、半導体チップ10の一方の面(能動面)に複数の電極12が形成されている。あるいは、半導体チップ10の一方の面の中央に複数の電極12を一列に並べてもよい。図1に示す電極12は、アルミニウムなどのパッドと、ハンダボール、金ワイヤーボール、金メッキなどからなるバンプと、を含む。パッドとバンプとの間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。あるいは、バンプを無くしてパッドだけで電極12を構成してもよい。
第1のフレキシブル基板20は、有機系の材料から形成されることが多く、耐熱性に優れるスーパーエンプラフィルム、ポリイミドフィルムなどが適している。第1のフレキシブル基板20は、半導体チップ10の電極12が形成された面よりも大きければ、全体形状は特に限定されない。第1のフレキシブル基板20の厚みは、その材質により決まることが多いが、これも限定されない。
第1のフレキシブル基板20には、配線パターン22が形成されている。配線パターン22は、第1のフレキシブル基板20の一方の面に形成される。第1のフレキシブル基板20の一方の面の配線パターン22の他に、他方の面にも配線パターンを形成してもよい。配線パターン22は、スパッタリング等により第1のフレキシブル基板20に銅などの導電性の膜を被着し、これをエッチングして形成することができる。あるいは、第1のフレキシブル基板20となるポリイミド樹脂などの熱可塑性樹脂を、銅箔などの導電箔に貼り付けた後、導電箔をエッチングして第1のフレキシブル基板20及び配線パターン22を形成することもできる。これらの場合には、第1のフレキシブル基板20に配線パターン22が直接形成され、接着剤が介在しない2層基板となる。あるいは、第1のフレキシブル基板20と配線パターン22との間に接着剤が介在する3層基板を使用してもよい。あるいは、基板に絶縁樹脂と配線パターンを積層して構成されるビルドアップ多層構造の基板や、複数の基板が積層された多層基板を使用してもよい。
配線パターン22は、半導体チップ10の複数の電極12と、複数の外部端子38とを接続するためのものである。配線パターン22は、電極12が接合されるランド部24と、外部端子38が設けられるランド部26と、を含んでもよい。第1のフレキシブル基板20には、複数の貫通孔28が形成されている。貫通孔28上に、外部端子38を設けるためのランド部26が位置する。図1に示す例では、貫通孔28は、半導体チップ10の搭載領域の内側及び外側に形成され、貫通孔28に対応する位置に外部端子38が設けられている。したがって、図1に示す半導体装置は、Fan−In/Out型である。あるいは、貫通孔28を、半導体チップ10の搭載領域の外側のみに形成し、貫通孔28に対応する位置に外部端子38を設けて、Fan−Out型の半導体装置を構成してもよい。あるいは、貫通孔28を、半導体チップ10の搭載領域の内側のみに形成し、貫通孔28に対応する位置に外部端子38を設けて、Fan−In型の半導体装置を構成してもよい。
配線パターン22の表面には、第1の絶縁膜21が設けられていてもよい。詳しくは、配線パターン22における第1のフレキシブル基板20との密着面を除く面に、第1の絶縁膜21が設けられている。第1の絶縁膜21として、ソルダレジストなどの樹脂を使用することができる。第1の絶縁膜21は、第1のフレキシブル基板20の配線パターン22が形成された面に、配線パターン22における電気的な接続をとる部分を除いて形成してもよい。
第1のフレキシブル基板20と配線パターン22とで構成される配線基板は、TAB技術で使用されるテープキャリアから打ち抜かれたものであってもよく、FPC(Flexible Printed Circuit)であってもよい。一般的なテープキャリアでは、デバイスホールが形成され、デバイスホールにインナーリードが突出しているが、デバイスホールの無いテープ状のフレキシブル基板を第1のフレキシブル基板20としてもよい。
半導体チップ10は、第1のフレキシブル基板20に搭載されている。半導体チップ10の電極12と、配線パターン22とが電気的に接続されている。実装の形態は、フェースアップボンディングであってもフェースダウンボンディングであってもよい。フェースアップボンディングでは、半導体チップ10の電極12と配線パターン22は、ワイヤーボンディングもしくはTABボンディングで接続され、その後半導体チップ10の実装部は樹脂で覆われることが多い。フェースダウンボンディングでは、導電樹脂ペーストによるもの、Au−Au、Au−Sn、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの形態があり、そのいずれの形態を用いてもよい。図1に示す半導体装置は、異方性導電材料14を使用して半導体チップ10がフェースダウンボンディングされたものである。
異方性導電材料14は、接着剤(バインダ)に導電粒子(導電フィラー)が分散されたもので、分散剤が添加される場合もある。異方性導電材料14の接着剤として、熱硬化性の接着剤が使用されることが多い。異方性導電材料14は、少なくとも配線パターン22における半導体チップ10とのボンディング部上に設けられる。あるいは、第1のフレキシブル基板20の第1領域12の全体を覆うように異方性導電材料14を設けてもよい。異方性導電材料14は、電極12と配線パターン22との間で押しつぶされて、導電粒子によって両者間での電気的導通を図るようになっている。
外部端子38は第1のフレキシブル基板20に設けられている。ハンダボールを外部端子38としてもよい。あるいは、配線パターン22の一部を貫通孔28の内部で屈曲させて外部端子38を形成してもよい。図1に示す例では、第1のフレキシブル基板20の一方の面に配線パターン22が形成されており、貫通孔28を通して外部端子38が配線パターン22上に設けられている。そして、第1のフレキシブル基板20の他方の面から外部端子38が突出する。図1に示す例では、外部端子38が、半導体チップ10の搭載領域の内側及び外側に設けられているので、この半導体装置は、Fan−In/Out型である。あるいは、外部端子38を、半導体チップ10の搭載領域の外側のみに設けて、Fan−Out型の半導体装置を構成してもよい。あるいは、外部端子38を、半導体チップ10の搭載領域の内側のみに形成して、Fan−In型の半導体装置を構成してもよい。
第2のフレキシブル基板30は、半導体チップ10を避けて第1のフレキシブル基板20に貼り付けられている。例えば、第1のフレキシブル基板20の中央部に半導体チップ10が搭載されている場合は、第1のフレキシブル基板20の端部(中央部以外の部分)に第2のフレキシブル基板30が貼り付けられる。第2のフレキシブル基板30は、第1のフレキシブル基板20における配線パターン22が形成された面に貼り付けられている。この面に半導体チップ10が搭載されている場合は、第2のフレキシブル基板30には、半導体チップ10を挿通できる穴34が形成されていてもよい。
また、第2のフレキシブル基板30は、半導体チップ10に対応してくぼむように凸形に形成された状態のものを使用してもよく、この場合は、半導体チップ10を避ける穴は不要となるので、抜き金型が簡素化される。
第2のフレキシブル基板30は、第1のフレキシブル基板20と同じ材料で形成してもよく、また、第1のフレキシブル基板20と同じ厚みで形成してもよい。あるいは、第2のフレキシブル基板30は第1のフレキシブル基板20とほぼ同一の熱膨張係数を有する材料を用いて形成しても良い。図1に示す第2のフレキシブル基板30には、導電箔32が形成されている。導電箔32は、配線パターン22と同じ材料で形成されてもよく、同じ厚みであってもよい。また、導電箔32は、配線パターン22と対称形状をなしていることが好ましい。配線パターン22との同一形状が対称形状となることが多い。さらに、第2のフレキシブル基板30と導電箔32との接着手段は、第1のフレキシブル基板20と配線パターン22との接着手段と同じであることが好ましい。例えば、同一の接着剤を使用するか、あるいは接着剤を使用せずに第1又は第2のフレキシブル基板20、30との密着力で配線パターン22又は導電箔32が接着されていることが好ましい。導電箔32には第2の絶縁膜31が形成されていることが好ましい。第2の絶縁膜31は、第1の絶縁膜21と同じ材料であってもよく、同じ厚みであってもよい。
第2のフレキシブル基板30は、導電箔32が形成された面を配線パターン22に向けて第1のフレキシブル基板20に貼り付けられている。第1及び第2のフレキシブル基板20、30が同一の材料で同一の厚みであり、配線パターン22と導電箔32とが同一材料で同一の厚みであり、第1のフレキシブル基板20と配線パターン22との接着手段が、第2のフレキシブル基板30と導電箔32との接着手段と同じであれば、第1及び第2のフレキシブル基板20、30間の構造が、厚み方向において対称構造となる。その結果、第1のフレキシブル基板20と配線パターン22との熱膨張係数の差と、第2のフレキシブル基板30と導電箔32との熱膨張係数の差と、が等しくなって反りを抑えることができる。また、第1及び第2のフレキシブル基板20、30として、同一の配線基板(例えばTABテープ)を使用すれば、部品を共用化してコストを削減することができる。
第1及び第2のフレキシブル基板20、30は、図1の例では、異方性導電材料14によって接着されている。この場合には、異方性導電材料14は、半導体チップ10の電極12が形成された面をはみ出して設けられる。あるいは、第1及び第2のフレキシブル基板20、30は、異方性導電材料14以外の樹脂、例えば接着剤によって貼り付けられていてもよい。いずれの場合であっても、第1及び第2のフレキシブル基板20、30を貼り付けるときには両者が押圧されるので、配線パターン22の表面及び側端面に異方性導電材料14又は樹脂が密着する。その結果、配線パターン22の表面に隙間が形成されず耐湿性が向上する。これは、特に、配線パターン22上に第1の絶縁膜21が形成されていないときに効果的である。
本実施の形態によれば、第1のフレキシブル基板20が半導体チップ10よりも大きいので、半導体チップ10から一部がはみ出すようになっており、この部分に第2のフレキシブル基板30が貼り付けられる。これにより、第1のフレキシブル基板20が補強され、外部端子38の平坦性が確保される。また、補強のために使用される部材もフレキシブル基板であるから、高価なステンレスや銅合金のスティフナを用意しなくてもよい。
本実施の形態に係る半導体装置は、上記のように形成されており、以下、この半導体装置の製造方法について説明する。
まず、半導体チップ10と、図2に示す第1及び第2のフレキシブル基板40、42と、を用意する。図2に示す第1のフレキシブル基板40は、最終形状の複数の第1のフレキシブル基板20(図1参照)が一体化してテープ状をなすものであって、配線パターン22が繰り返して形成されている。図2に示す第2のフレキシブル基板42は、最終形状の複数の第2のフレキシブル基板30(図1参照)が一体化してテープ状をなすものであって、半導体チップ10を避ける穴34が繰り返して形成されている。もしくは、半導体チップ10を避けるように予め凸部が繰り返して形成されている。あるいは、最終形状の第1及び第2のフレキシブル基板20、30を用意してもよい。または、最終形状の第1及び第2のフレキシブル基板20、30よりも大きい個片の第1及び第2のフレキシブル基板を用意してもよい。あるいは、テープ状の第1のフレキシブル基板40と、最終形状の第2のフレキシブル基板30と、を用意してもよい。あるいは、テープ状の第1のフレキシブル基板40と、最終形状よりも大きい第2のフレキシブル基板と、を用意してもよい。
第1及び第2のフレキシブル基板40(20)、42(30)の一方には位置決め用の穴44が形成され、他方には位置決め用のマーク46が形成されていることが好ましい。穴44とマーク46との位置合わせを行うことで、第1及び第2のフレキシブル基板40(20)、42(30)の位置合わせを行うことができる。
テープ状の第1又は第2のフレキシブル基板40、42や、最終形状よりも大きい第1又は第2のフレキシブル基板を使用するときには、これらを打ち抜く工程が含まれる。
例えば、テープ状又は最終形状よりも大きい第2のフレキシブル基板42を、テープ状又は最終形状よりも大きい第1のフレキシブル基板40に貼り付ける工程を行った後に、第1及び第2のフレキシブル基板40、42を打ち抜く工程を含んでもよい。
あるいは、最終形状の第2のフレキシブル基板30(図1参照)を、テープ状又は最終形状よりも大きい第1のフレキシブル基板40に貼り付ける工程を行った後に、第2のフレキシブル基板30を避けて第1のフレキシブル基板40を打ち抜く工程を行ってもよい。
続いて、第1のフレキシブル基板40(20)に半導体チップ10を搭載する工程と、第1のフレキシブル基板40(20)に第2のフレキシブル基板42(30)を貼り付ける工程と、外部端子38を設ける工程と、を行う。これらの工程の順序は問わないが、例えば次の順序で行う。
(第1の例)
半導体チップ10を搭載する工程を行った後に、第2のフレキシブル基板42(30)を貼り付ける工程を行う。例えば、第1のフレキシブル基板40(20)上に、半導体チップ10の搭載領域を超えて異方性導電材料14を設け、半導体チップ10を搭載する。そして、半導体チップ10の電極12と配線パターン22とを電気的に接続する。その後、異方性導電材料14によって、第2のフレキシブル基板42(30)を第1のフレキシブル基板40(20)に貼り付ける。この工程によって、図1に示す半導体装置を製造することができる。あるいは、接着剤などの樹脂によって第2のフレキシブル基板42(30)を第1のフレキシブル基板40(20)に貼り付けてもよい。
(第2の例)
図3は、第2のフレキシブル基板を貼り付ける工程を行った後に、半導体チップを搭載する工程を行って製造された半導体装置を示す図である。同図において、半導体チップ10、第1のフレキシブル基板20及び外部端子38の構成は、上述した通りである。第2のフレキシブル基板30も、それ自体の構成は上述した通りのものであるが、導電箔32及び第2の絶縁膜31が形成されていない点で、図2に示す半導体装置は、図1に示す半導体装置と異なる。また、上述したように、最終形状の第1及び第2のフレキシブル基板20、30の代わりに、テープ状又は最終形状よりも大きい第1及び第2のフレキシブル基板40、42を使用してもよい。以下の説明は図2に基づいて行う。
製造方法では、まず、第1のフレキシブル基板20に第2のフレキシブル基板30を貼り付ける。詳しくは、半導体チップ10の搭載領域を穴34によって避けて、第2のフレキシブル基板30を第1のフレキシブル基板20に貼り付ける。この場合、第1のフレキシブル基板20と配線パターン22とが接着剤にて貼り付けられており、同一の接着剤を配線パターン22上に設けて第2のフレキシブル基板30を貼り付けることが好ましい。こうすることで、厚み方向で対称構造となる。
続いて、第1のフレキシブル基板20における配線パターン22が形成された面に異方性導電材料14を設ける。異方性導電材料14は、第2のフレキシブル基板30上に至るように設けてもよい。そして、半導体チップ10を第1のフレキシブル基板20に搭載し、電極12と配線パターン22とを電気的に接続する。以上の工程で、図3に示す半導体装置を得ることができる。
外部端子38を設ける工程は、第1のフレキシブル基板40(20)に半導体チップ10を搭載する工程と、第1のフレキシブル基板40(20)に第2のフレキシブル基板42(30)を貼り付ける工程と、が行われた後に行うことが多い。外部端子38を設ける工程は、ハンダボールを搭載したり、ハンダペーストを設けて、リフロー工程でハンダを溶融させる工程を含んでもよい。
上記実施の形態では、半導体チップ10を異方性導電材料14を使用してボンディングする例を説明したが、本発明はこれに限定されない。実装方法は、フェースアップボンディング、フェースダウンボンディング又はTABボンディングのいずれであってもよい。フェースアップボンディングでは、半導体チップ10の電極12と配線パターン22は、ワイヤーボンディングで接続され、その後半導体チップ10の実装部は樹脂で覆われることが多い。フェースダウンで実装される場合は、導電樹脂ペーストによるもの、Au−Au、Au−Sn、ハンダなどによる金属接合によるもの、絶縁樹脂の収縮力によるものなどの方法があり、そのいずれの方法を用いてもよい。
本実施の形態で述べた本発明に係る半導体装置は、次のような形態であってもよい。
(1)本発明に係る半導体装置の他の形態は、
第1のフレキシブル基板における配線パターンが形成された面に半導体チップが搭載され、半導体チップの電極と配線パターンとがワイヤで接続されたものである。
これは、ワイヤボンディング型の半導体装置であって、例えばCPSの一形態である場合もある。その製造方法は、半導体チップの電極と配線パターンとをワイヤで接続する工程を含む。
(2)本発明に係る半導体装置の他の形態は、
半導体チップと第1のフレキシブル基板とが間隔をあけて位置し、
第1のフレキシブル基板に、配線パターンに接続されているとともに第1のフレキシブル基板の端部から突出するリードが設けられ、
リードが、屈曲して半導体チップの電極に接続されたものである。
この半導体装置もCSPの一形態である場合もある。なお、第1のフレキシブル基板と半導体チップとの間には、隙間をあけて、樹脂を充填してもよい。
その製造方法は、半導体チップの電極とリードと接続する工程と、を含む。なお、リードの接続には、シングルポイントボンディングを適用してもよい。
(3)本発明に係る半導体装置の他の形態は、
第1のフレキシブル基板にはデバイスホールが形成され、
配線パターンは、第1のフレキシブル基板からデバイスホール内に突出(オーバーハング)するインナーリードをさらに含み、半導体チップの電極とインナーリードとが接続されたものである。
この半導体装置は、T−BGA(Tape−Ball Grid Array)の一形態である場合もある。その製造方法は、半導体チップの電極とインナーリードと接続する工程と、を含む。この製造方法には、TAB技術を適用することができる。
図4には、本発明を適用した半導体装置1100を実装した回路基板1000が示されている。回路基板には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置の外部端子とを機械的に接続することでそれらの電気的導通を図る。
そして、本発明を適用した半導体装置を備える電子機器又は上記回路基板を備える電子機器として、図5には、ノート型パーソナルコンピュータ1200が示されている。
なお、上記本発明の構成要件「半導体チップ」を「電子素子」(能動素子が受動素子かを問わない)に置き換えて、半導体装置と同様に電子部品を構成することができる。このような電子素子から製造される電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
【図面の簡単な説明】
図1は、本発明を適用した実施の形態に係る半導体装置を示す図である。
図2は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明する図である。
図3は、本発明を適用した他の実施の形態に係る半導体装置を示す図である。
図4は、本発明の実施の形態に係る回路基板を示す図である。
図5は、本発明に係る半導体装置を備える電子機器を示す図である。
Claims (26)
- 複数の電極が形成された半導体チップと、
配線パターンが形成され、前記半導体チップが搭載された第1のフレキシブル基板と、
前記配線パターンを介して前記電極に電気的に接続された複数の外部端子と、
前記半導体チップを避けて前記第1のフレキシブル基板に貼り付けられた第2のフレキシブル基板と、
を含む半導体装置。 - 請求項1記載の半導体装置において、
前記第1及び第2のフレキシブル基板は、同一材料からなり、かつ厚みがほぼ等しい半導体装置。 - 請求項1記載の半導体装置において、
前記配線パターンは、前記第2のフレキシブル基板と対向するように配置され、
前記第1のフレキシブル基板には、複数の貫通孔が形成されており、前記貫通孔を介して前記配線パターンと接続するように前記外部端子が設けられ、前記外部端子は前記第1のフレキシブル基板における前記配線パターンが形成された面とは反対側の面から突出してなる半導体装置。 - 請求項3記載の半導体装置において、
前記第1及び第2のフレキシブル基板の間に形成され、前記配線パターンと同一材料からなり、かつ、厚みがほぼ等しく、前記配線パターンと電気的に絶縁された導電箔をさらに有する半導体装置。 - 請求項4記載の半導体装置において、
前記第1のフレキシブル基板と前記配線パターンとの接着手段と、前記第2のフレキシブル基板と前記導電箔との接着手段とは同じである半導体装置。 - 請求項4記載の半導体装置において、
前記導電箔は、前記配線パターンの対称形状をなす半導体装置。 - 請求項4記載の半導体装置において、
前記配線パターンにおける前記第1のフレキシブル基板とは反対側の面には、第1の絶縁膜が形成され、
前記導電箔における前記第2のフレキシブル基板とは反対側の面には、第2の絶縁膜が形成されている半導体装置。 - 請求項3記載の半導体装置において、
前記半導体チップの電極は、接着剤に導電粒子が分散されてなる異方性導電材料を介して前記配線パターンに電気的に接続されており、
前記異方性導電材料によって、前記第1及び第2のフレキシブル基板が接着されている半導体装置。 - 請求項3記載の半導体装置において、
前記第1及び第2のフレキシブル基板は、樹脂によって接着され、
前記樹脂は、前記第1のフレキシブル基板における前記配線パターンが形成された面上に設けられて、前記配線パターンにおける前記第2のフレキシブル基板を向く面及び側端面に密着している半導体装置。 - 請求項1から請求項9のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項9のいずれかに記載の半導体装置を有する電子機器。
- 複数の電極を有する半導体チップと、配線パターンが形成された第1のフレキシブル基板と、第2のフレキシブル基板と、を用意する工程と、
前記第1のフレキシブル基板に前記半導体チップを搭載する工程と、
前記第1のフレキシブル基板における前記半導体チップの搭載領域を除く部分に、第2のフレキシブル基板を貼り付ける工程と、
前記配線パターンを介して、前記電極と電気的に接続される外部端子を設ける工程と、
を含む半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程を行った後に、前記第1及び第2のフレキシブル基板を打ち抜く工程を含む半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法において、
前記第1及び第2のフレキシブル基板はテープ状をなし、
前記第1のフレキシブル基板には、前記配線パターンが繰り返して形成されており、
前記第2のフレキシブル基板には、前記半導体チップを避けるための穴が繰り返して形成されている半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程を行った後に、前記第2のフレキシブル基板を避けて前記第1のフレキシブル基板を打ち抜く工程を含む半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、
前記第1のフレキシブル基板はテープ状をなし、
前記第2のフレキシブル基板は、前記第1のフレキシブル基板の打ち抜かれる領域よりも小さい形状をなし、
前記第1のフレキシブル基板には、前記配線パターンが繰り返して形成されており、
前記第2のフレキシブル基板には、前記半導体チップを避けるための穴が形成されている半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程を行った後に、前記半導体チップを搭載する工程を行う半導体装置の製造方法。 - 請求項12記載の半導体装置の製造方法において、
前記半導体チップを搭載する工程を行った後に、前記第2のフレキシブル基板を貼り付ける工程を行う半導体装置の製造方法。 - 請求項18記載の半導体装置の製造方法において、
前記半導体チップを搭載する工程は、前記第1のフレキシブル基板に、前記半導体チップの搭載領域を超えて、接着剤に導電粒子が分散されてなる異方性導電材料を設ける工程と、前記異方性導電材料を介して前記電極と前記配線パターンとを電気的に接続する工程と、を含み、
前記第2のフレキシブル基板を貼り付ける工程では、前記異方性導電材料によって、前記第2のフレキシブル基板を前記第1のフレキシブル基板に貼り付ける半導体装置の製造方法。 - 請求項17記載の半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程は、前記第1及び第2のフレキシブル基板の少なくとも一方に樹脂を塗布する工程と、前記第1及び第2のフレキシブル基板を前記樹脂を介して密着させて前記樹脂を前記配線パターンにおける前記第2のフレキシブル基板を向く面及び側端面に密着させる工程と、を含む半導体装置の製造方法。 - 請求項18記載の半導体装置の製造方法において、
前記第2のフレキシブル基板を貼り付ける工程は、前記第1及び第2のフレキシブル基板の少なくとも一方に樹脂を塗布する工程と、前記第1及び第2のフレキシブル基板を前記樹脂を介して密着させて前記樹脂を前記配線パターンにおける前記第2のフレキシブル基板を向く面及び側端面に密着させる工程と、を含む半導体装置の製造方法。 - 請求項12から請求項21のいずれかに記載の半導体装置の製造方法において、
前記第1及び第2のフレキシブル基板の一方には、位置決め用の穴が形成されており、他方には位置決め用のマークが形成されており、前記穴と前記マークとを位置合わせして、前記第1及び第2のフレキシブル基板の位置合わせを行う半導体装置の製造方法。 - 請求項12から請求項21のいずれかに記載の半導体装置の製造方法において、
前記第2のフレキシブル基板として、前記第1のフレキシブル基板と同じ材料であって同じ厚みで形成されたものを使用する半導体装置の製造方法。 - 請求項12から請求項21のいずれかに記載の半導体装置の製造方法において、
前記第2のフレキシブル基板として、前記配線パターンと同じ材料であって同じ厚みからなる導電箔が形成されたものを使用し、
前記導電箔と前記配線パターンとを対向させて、かつ、電気的に絶縁させて、前記第2のフレキシブル基板を前記第1のフレキシブル基板に貼り付ける半導体装置の製造方法。 - 請求項24記載の半導体装置の製造方法において、
前記導電箔は、前記配線パターンの対称形状をなす半導体装置の製造方法。 - 請求項24記載の半導体装置の製造方法において、
前記第1のフレキシブル基板として、前記配線パターンに第1の絶縁膜が形成されたものを使用し、
前記第2のフレキシブル基板として、前記導電箔に第2の絶縁膜が形成されたものを使用する半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13342699 | 1999-05-14 | ||
| JP11-133426 | 1999-05-14 | ||
| PCT/JP2000/003051 WO2000070677A1 (en) | 1999-05-14 | 2000-05-12 | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2000070677A1 JPWO2000070677A1 (ja) | 2002-12-17 |
| JP3838331B2 true JP3838331B2 (ja) | 2006-10-25 |
Family
ID=15104505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000619028A Expired - Fee Related JP3838331B2 (ja) | 1999-05-14 | 2000-05-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6734535B1 (ja) |
| JP (1) | JP3838331B2 (ja) |
| TW (1) | TW483074B (ja) |
| WO (1) | WO2000070677A1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP3915630B2 (ja) * | 2002-08-26 | 2007-05-16 | 日立電線株式会社 | Tabテープ及びその製造方法並びにそれを用いた半導体装置 |
| JP4357817B2 (ja) * | 2002-09-12 | 2009-11-04 | パナソニック株式会社 | 回路部品内蔵モジュール |
| US7105931B2 (en) * | 2003-01-07 | 2006-09-12 | Abbas Ismail Attarwala | Electronic package and method |
| US20050194665A1 (en) * | 2003-01-21 | 2005-09-08 | Huang Chien P. | Semiconductor package free of substrate and fabrication method thereof |
| US7400040B2 (en) * | 2003-06-10 | 2008-07-15 | Intel Corporation | Thermal interface apparatus, systems, and methods |
| TW200507131A (en) * | 2003-07-02 | 2005-02-16 | North Corp | Multi-layer circuit board for electronic device |
| US7575955B2 (en) * | 2004-01-06 | 2009-08-18 | Ismat Corporation | Method for making electronic packages |
| JP4599891B2 (ja) * | 2004-05-28 | 2010-12-15 | 凸版印刷株式会社 | 半導体装置用基板並びに半導体装置 |
| JP4638768B2 (ja) * | 2005-05-20 | 2011-02-23 | 三井金属鉱業株式会社 | キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法 |
| JP4615388B2 (ja) * | 2005-07-25 | 2011-01-19 | Okiセミコンダクタ株式会社 | 半導体パッケージ及びその製造方法 |
| US7649254B2 (en) * | 2006-05-01 | 2010-01-19 | Flextronics Ap, Llc | Conductive stiffener for a flexible substrate |
| US20080099910A1 (en) * | 2006-08-31 | 2008-05-01 | Ati Technologies Inc. | Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip |
| JP5168863B2 (ja) * | 2006-09-20 | 2013-03-27 | 日本電気株式会社 | プリント配線板製造方法 |
| KR100956688B1 (ko) * | 2008-05-13 | 2010-05-10 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| DE102008052244A1 (de) * | 2008-10-18 | 2010-04-22 | Carl Freudenberg Kg | Flexible Leiterplatte |
| JP2010153831A (ja) * | 2008-11-25 | 2010-07-08 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置、及び半導体素子 |
| DE102009006757B3 (de) * | 2009-01-30 | 2010-08-19 | Continental Automotive Gmbh | Lötstopplack-Beschichtung für starrbiegsame Leiterplatten |
| US20120188721A1 (en) * | 2011-01-21 | 2012-07-26 | Nxp B.V. | Non-metal stiffener ring for fcbga |
| DE102012107668A1 (de) * | 2012-08-21 | 2014-03-20 | Epcos Ag | Bauelementanordnung |
| US9084382B2 (en) * | 2012-10-18 | 2015-07-14 | Infineon Technologies Austria Ag | Method of embedding an electronic component into an aperture of a substrate |
| US9484327B2 (en) * | 2013-03-15 | 2016-11-01 | Qualcomm Incorporated | Package-on-package structure with reduced height |
| EP2881987A1 (en) * | 2013-12-06 | 2015-06-10 | Ka Wa Cheung | System and method for manufacturing a fabricated carrier |
| US10170403B2 (en) * | 2014-12-17 | 2019-01-01 | Kinsus Interconnect Technology Corp. | Ameliorated compound carrier board structure of flip-chip chip-scale package |
| US10121766B2 (en) | 2016-06-30 | 2018-11-06 | Micron Technology, Inc. | Package-on-package semiconductor device assemblies including one or more windows and related methods and packages |
| KR102008342B1 (ko) * | 2017-07-18 | 2019-08-07 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 및 패키지 기판 |
| US10804188B2 (en) * | 2018-09-07 | 2020-10-13 | Intel Corporation | Electronic device including a lateral trace |
| CN112038322B (zh) * | 2020-08-20 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 薄膜覆晶封装结构以及薄膜覆晶封装方法 |
| TWI755349B (zh) * | 2021-10-06 | 2022-02-11 | 友達光電股份有限公司 | 封裝結構 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04287952A (ja) | 1991-02-18 | 1992-10-13 | Mitsubishi Electric Corp | 複合絶縁基板およびそれを用いた半導体装置 |
| JPH051230U (ja) | 1991-06-21 | 1993-01-08 | セイコーエプソン株式会社 | 補強板付きtab |
| US5255430A (en) * | 1992-10-08 | 1993-10-26 | Atmel Corporation | Method of assembling a module for a smart card |
| JPH06295935A (ja) | 1993-04-07 | 1994-10-21 | Hitachi Ltd | 半導体パッケージ |
| TW272311B (ja) * | 1994-01-12 | 1996-03-11 | At & T Corp | |
| TW373308B (en) * | 1995-02-24 | 1999-11-01 | Agere Systems Inc | Thin packaging of multi-chip modules with enhanced thermal/power management |
| JPH0936275A (ja) | 1995-07-21 | 1997-02-07 | Toshiba Corp | 表面実装型半導体装置の製造方法 |
| CN1094717C (zh) * | 1995-11-16 | 2002-11-20 | 松下电器产业株式会社 | 印刷电路板的安装体 |
| JPH1197576A (ja) | 1997-09-22 | 1999-04-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US6140707A (en) * | 1998-05-07 | 2000-10-31 | 3M Innovative Properties Co. | Laminated integrated circuit package |
-
2000
- 2000-05-12 WO PCT/JP2000/003051 patent/WO2000070677A1/ja not_active Ceased
- 2000-05-12 TW TW089109307A patent/TW483074B/zh not_active IP Right Cessation
- 2000-05-12 US US09/720,860 patent/US6734535B1/en not_active Expired - Fee Related
- 2000-05-12 JP JP2000619028A patent/JP3838331B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW483074B (en) | 2002-04-11 |
| WO2000070677A1 (en) | 2000-11-23 |
| US6734535B1 (en) | 2004-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPWO2000070677A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| EP1041633B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6246114B1 (en) | Semiconductor device and resin film | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006060128A (ja) | 半導体装置 | |
| WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPWO2000059033A1 (ja) | 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2005116881A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |