JP2001015679A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001015679A JP2001015679A JP11187658A JP18765899A JP2001015679A JP 2001015679 A JP2001015679 A JP 2001015679A JP 11187658 A JP11187658 A JP 11187658A JP 18765899 A JP18765899 A JP 18765899A JP 2001015679 A JP2001015679 A JP 2001015679A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bumps
- semiconductor
- substrate
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W70/68—
-
- H10W74/117—
-
- H10W90/00—
-
- H10P72/7422—
-
- H10W70/60—
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/01331—
-
- H10W72/07236—
-
- H10W72/073—
-
- H10W72/075—
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W72/552—
-
- H10W72/5522—
-
- H10W72/877—
-
- H10W72/884—
-
- H10W72/922—
-
- H10W72/923—
-
- H10W72/9415—
-
- H10W72/942—
-
- H10W74/00—
-
- H10W74/15—
-
- H10W90/288—
-
- H10W90/291—
-
- H10W90/722—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 歩留まりの低下を抑えつつ，高密度実装化を
図ることの可能な半導体装置及びその製造方法を提供す
る。 【解決手段】 半導体装置１００は，表面に複数のバン
プ３が形成された第１の半導体装置１１０と，表面にバ
ンプと電気的に接続される複数の端子２が形成され，第
１の半導体装置の表面のバンプが形成されていない領域
に搭載される第２の半導体装置１２０とを含み，第１の
半導体装置の表面からの第２の半導体装置の高さはバン
プの高さ以下であることを特徴とする。そして，第２の
半導体装置は，第２の半導体装置の端子が形成されてい
ない面が第１の半導体装置の表面と接着剤１１５により
接合されることにより第１の半導体装置に搭載されるこ
とを特徴とする。
図ることの可能な半導体装置及びその製造方法を提供す
る。 【解決手段】 半導体装置１００は，表面に複数のバン
プ３が形成された第１の半導体装置１１０と，表面にバ
ンプと電気的に接続される複数の端子２が形成され，第
１の半導体装置の表面のバンプが形成されていない領域
に搭載される第２の半導体装置１２０とを含み，第１の
半導体装置の表面からの第２の半導体装置の高さはバン
プの高さ以下であることを特徴とする。そして，第２の
半導体装置は，第２の半導体装置の端子が形成されてい
ない面が第１の半導体装置の表面と接着剤１１５により
接合されることにより第１の半導体装置に搭載されるこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置及びそ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】近年における携帯型電子機器の急速な普
及には目覚ましいものがある。これに伴って携帯型電子
機器に搭載される樹脂封止型半導体装置も薄型・小型・
軽量のものが要求されるようになっている。かかる要求
に応える高密度化の半導体装置としてチップサイズパッ
ケージと称されるものがある。このチップサイズパッケ
ージの構成の一例を，図１２を参照しながら説明する。
及には目覚ましいものがある。これに伴って携帯型電子
機器に搭載される樹脂封止型半導体装置も薄型・小型・
軽量のものが要求されるようになっている。かかる要求
に応える高密度化の半導体装置としてチップサイズパッ
ケージと称されるものがある。このチップサイズパッケ
ージの構成の一例を，図１２を参照しながら説明する。
【０００３】半導体装置８２０は，図１２に示したよう
に，４００μｍ程度の厚みを有する半導体素子１ｂ上に
電極パッド６が形成され，電極パッド６に電気的に接続
するＣｕ等による配線２が形成されている。半導体素子
１ｂの表面及び配線２は，厚み１００μｍ程度の封止樹
脂５によって封止されている。封止樹脂５の表面に露出
した配線２の上面にははんだ等によるバンプ３が形成さ
れている。図中符号４は，電極パッド６と配線２とを電
気的に接続するＣｕ等による再配線である。
に，４００μｍ程度の厚みを有する半導体素子１ｂ上に
電極パッド６が形成され，電極パッド６に電気的に接続
するＣｕ等による配線２が形成されている。半導体素子
１ｂの表面及び配線２は，厚み１００μｍ程度の封止樹
脂５によって封止されている。封止樹脂５の表面に露出
した配線２の上面にははんだ等によるバンプ３が形成さ
れている。図中符号４は，電極パッド６と配線２とを電
気的に接続するＣｕ等による再配線である。
【０００４】この図１２に示した半導体装置８２０の製
造方法を，図１３を参照しながら説明する。まず，図１
３（Ａ）に示したように，半導体素子１ｂ上にＣｕ等に
よる配線２が形成される。なお，図１３（Ａ）では，上
記電極パッド６及び再配線４は図示していない。そし
て，図１３（Ｂ）に示したように，配線２を完全に覆う
厚みで半導体素子１ｂの表面全体を封止樹脂５により封
止する。次いで，図１３（Ｃ）に示したように，表面全
体を研削して配線２を表面に露出させた後，図１３
（Ｄ）に示したように，はんだ等によるバンプ３を形成
する。さらに，半導体素子１ｂを個々の半導体装置に切
断し分割することによって，半導体装置８２０が製造さ
れる。
造方法を，図１３を参照しながら説明する。まず，図１
３（Ａ）に示したように，半導体素子１ｂ上にＣｕ等に
よる配線２が形成される。なお，図１３（Ａ）では，上
記電極パッド６及び再配線４は図示していない。そし
て，図１３（Ｂ）に示したように，配線２を完全に覆う
厚みで半導体素子１ｂの表面全体を封止樹脂５により封
止する。次いで，図１３（Ｃ）に示したように，表面全
体を研削して配線２を表面に露出させた後，図１３
（Ｄ）に示したように，はんだ等によるバンプ３を形成
する。さらに，半導体素子１ｂを個々の半導体装置に切
断し分割することによって，半導体装置８２０が製造さ
れる。
【０００５】
【発明が解決しようとする課題】ところで，例えばメモ
リプロセスとロジックプロセスのように，半導体素子製
造のプロセス条件が異なる場合には，これらの異なる複
数の機能を一の半導体素子上に形成することは難しい。
かかる場合には，各機能の半導体装置を個別に製造して
おき，それらをプリント基板上に実装することが行われ
る。
リプロセスとロジックプロセスのように，半導体素子製
造のプロセス条件が異なる場合には，これらの異なる複
数の機能を一の半導体素子上に形成することは難しい。
かかる場合には，各機能の半導体装置を個別に製造して
おき，それらをプリント基板上に実装することが行われ
る。
【０００６】例えば，２つの半導体装置をプリント基板
１３に実装する場合について説明する。ここで第１の半
導体装置８１０は，半導体素子８１１及び金線８１５が
設けられたエポキシ基板８１６の片面を封止樹脂８０５
により封止し，裏面にはんだ等のバンプ８０３がエリア
状に形成されたＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａ
ｙ）構造と称される半導体装置であり，第２の半導体装
置は上述の半導体装置８２０であり，それぞれ個別に製
造されたものである。これら個別に製造された２つの半
導体装置８１０，８２０の実装を，図１４に示したよう
に，プリント基板１３の同一平面上で行うと，高密度基
板実装を図ることが難しいという問題があった。
１３に実装する場合について説明する。ここで第１の半
導体装置８１０は，半導体素子８１１及び金線８１５が
設けられたエポキシ基板８１６の片面を封止樹脂８０５
により封止し，裏面にはんだ等のバンプ８０３がエリア
状に形成されたＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａ
ｙ）構造と称される半導体装置であり，第２の半導体装
置は上述の半導体装置８２０であり，それぞれ個別に製
造されたものである。これら個別に製造された２つの半
導体装置８１０，８２０の実装を，図１４に示したよう
に，プリント基板１３の同一平面上で行うと，高密度基
板実装を図ることが難しいという問題があった。
【０００７】また，上記問題点を解決するために，図１
５に示したように，半導体素子１ａ，１ｂを積み重ね，
金属細線１５ａ，１５ｂを配線１４に接続した後に樹脂
封止する構成がある。かかる構成によれば，基板実装面
積を増加させることなく高密度実装を図ることができ
る。しかしながら，半導体装置全体の歩留まりの点にお
いては，以下の問題点があった。すなわち，通常，半導
体素子はウェハの状態で簡易的な特性チェックがされる
が，最終テスト（出荷テスト）は，組立後の半導体装置
としてのみ実施がされる。したがって，最終テストの済
んでいない２つの半導体素子を搭載して半導体装置を製
造すると，半導体装置全体としての歩留まりは２つの半
導体素子の歩留まりの積となる。このため高密度実装化
に反比例して歩留まりの低下が生じ，コストアップにつ
ながるという問題点があった。
５に示したように，半導体素子１ａ，１ｂを積み重ね，
金属細線１５ａ，１５ｂを配線１４に接続した後に樹脂
封止する構成がある。かかる構成によれば，基板実装面
積を増加させることなく高密度実装を図ることができ
る。しかしながら，半導体装置全体の歩留まりの点にお
いては，以下の問題点があった。すなわち，通常，半導
体素子はウェハの状態で簡易的な特性チェックがされる
が，最終テスト（出荷テスト）は，組立後の半導体装置
としてのみ実施がされる。したがって，最終テストの済
んでいない２つの半導体素子を搭載して半導体装置を製
造すると，半導体装置全体としての歩留まりは２つの半
導体素子の歩留まりの積となる。このため高密度実装化
に反比例して歩留まりの低下が生じ，コストアップにつ
ながるという問題点があった。
【０００８】本発明は，従来の半導体装置が有する上記
問題点に鑑みてなされたものであり，本発明の目的は，
歩留まりの低下を抑えつつ，高密度実装化を図ることの
可能な，新規かつ改良された半導体装置及びその製造方
法を提供することである。
問題点に鑑みてなされたものであり，本発明の目的は，
歩留まりの低下を抑えつつ，高密度実装化を図ることの
可能な，新規かつ改良された半導体装置及びその製造方
法を提供することである。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め，本発明の第１の観点によれば，半導体装置におい
て，表面に複数のバンプが形成された第１の半導体装置
と，表面にバンプと電気的に接続される複数の端子が形
成され，第１の半導体装置の表面のバンプが形成されて
いない領域に搭載される第２の半導体装置とを含み，第
１の半導体装置の表面からの第２の半導体装置の高さは
バンプの高さ以下であることを特徴とする半導体装置が
提供される。
め，本発明の第１の観点によれば，半導体装置におい
て，表面に複数のバンプが形成された第１の半導体装置
と，表面にバンプと電気的に接続される複数の端子が形
成され，第１の半導体装置の表面のバンプが形成されて
いない領域に搭載される第２の半導体装置とを含み，第
１の半導体装置の表面からの第２の半導体装置の高さは
バンプの高さ以下であることを特徴とする半導体装置が
提供される。
【００１０】第２の半導体装置の第１の半導体装置への
搭載の第１の例としては，請求項２に記載のように，第
２の半導体装置は，第２の半導体装置の端子が形成され
ていない面が第１の半導体装置の表面と接着剤により接
合されることにより第１の半導体装置に搭載される。
搭載の第１の例としては，請求項２に記載のように，第
２の半導体装置は，第２の半導体装置の端子が形成され
ていない面が第１の半導体装置の表面と接着剤により接
合されることにより第１の半導体装置に搭載される。
【００１１】かかる構成によれば，第１の半導体装置及
び第２の半導体装置がそれぞれ最終テスト済みであるた
め，歩留まりの低下を抑えつつ，高密度実装化を図るこ
とが可能である。
び第２の半導体装置がそれぞれ最終テスト済みであるた
め，歩留まりの低下を抑えつつ，高密度実装化を図るこ
とが可能である。
【００１２】また，請求項３に記載のように，第１の半
導体装置のバンプが形成されていない所定の領域には凹
部が形成され，第２の半導体装置は該凹部に搭載される
ようにしてもよい。この凹部の一例は，第２の半導体装
置の大きさに合わせて浅く平滑に削った座繰り部であ
る。かかる構成によれば，第２の半導体装置を搭載する
領域に厚み方向の広い空間を取ることができるので，第
２の半導体装置が多少厚みのあるものであっても搭載す
ることができる。また，素子間の接続の信頼性を向上さ
せるためのはんだのバンプ等を形成することも可能であ
る。
導体装置のバンプが形成されていない所定の領域には凹
部が形成され，第２の半導体装置は該凹部に搭載される
ようにしてもよい。この凹部の一例は，第２の半導体装
置の大きさに合わせて浅く平滑に削った座繰り部であ
る。かかる構成によれば，第２の半導体装置を搭載する
領域に厚み方向の広い空間を取ることができるので，第
２の半導体装置が多少厚みのあるものであっても搭載す
ることができる。また，素子間の接続の信頼性を向上さ
せるためのはんだのバンプ等を形成することも可能であ
る。
【００１３】さらに好ましくは，請求項４に記載のよう
に，接着剤は，所定温度以上で接着性を失うように構成
することができる。かかる構成によれば，半導体装置を
プリント基板に実装する際に，第１の半導体装置と第２
の半導体装置とを分離して，個別に位置合わせすること
ができる。かかるセルフアライメント効果により，正確
な位置に実装することが可能である。
に，接着剤は，所定温度以上で接着性を失うように構成
することができる。かかる構成によれば，半導体装置を
プリント基板に実装する際に，第１の半導体装置と第２
の半導体装置とを分離して，個別に位置合わせすること
ができる。かかるセルフアライメント効果により，正確
な位置に実装することが可能である。
【００１４】また，第２の半導体装置の第１の半導体装
置への搭載の第２の例としては，請求項５に記載のよう
に，第２の半導体装置は，第２の半導体装置の端子が第
１の半導体装置の表面とはんだにより接合されることに
より第１の半導体装置に搭載される。
置への搭載の第２の例としては，請求項５に記載のよう
に，第２の半導体装置は，第２の半導体装置の端子が第
１の半導体装置の表面とはんだにより接合されることに
より第１の半導体装置に搭載される。
【００１５】かかる構成によれば，第１の半導体装置及
び第２の半導体装置がそれぞれ最終テスト済みであるた
め，歩留まりの低下を抑えつつ，高密度実装化を図るこ
とが可能である。さらに，第２の半導体装置の端子が形
成された面側を第１の半導体装置と接合したので，装置
全体の端子が増えず，後工程のプリント基板への実装が
容易になる。
び第２の半導体装置がそれぞれ最終テスト済みであるた
め，歩留まりの低下を抑えつつ，高密度実装化を図るこ
とが可能である。さらに，第２の半導体装置の端子が形
成された面側を第１の半導体装置と接合したので，装置
全体の端子が増えず，後工程のプリント基板への実装が
容易になる。
【００１６】また，請求項６に記載のように，第２の半
導体装置の端子が形成されていない面には，熱伝導性の
高い接着部材が貼着されるようにしてもよい。かかる構
成によれば，第２の半導体装置の放熱性を向上させるこ
とが可能である。
導体装置の端子が形成されていない面には，熱伝導性の
高い接着部材が貼着されるようにしてもよい。かかる構
成によれば，第２の半導体装置の放熱性を向上させるこ
とが可能である。
【００１７】さらに好ましくは，はんだは，請求項７に
記載のように，バンプの温度耐性より優れた高融点はん
だを用いることができる。かかる構成によれば，半導体
装置のプリント基板への実装時にリフロー等の熱処理を
行っても，第２の半導体装置は第１の半導体装置に高融
点はんだで接合されているため安定したプリント基板へ
の実装が可能である。
記載のように，バンプの温度耐性より優れた高融点はん
だを用いることができる。かかる構成によれば，半導体
装置のプリント基板への実装時にリフロー等の熱処理を
行っても，第２の半導体装置は第１の半導体装置に高融
点はんだで接合されているため安定したプリント基板へ
の実装が可能である。
【００１８】また，第２の半導体装置の第１の半導体装
置への搭載の第３の例としては，請求項８に記載のよう
に，第２の半導体装置は，第２の半導体装置の裏面が第
１の半導体装置の表面と封止樹脂により接合されること
により第１の半導体装置に搭載される。
置への搭載の第３の例としては，請求項８に記載のよう
に，第２の半導体装置は，第２の半導体装置の裏面が第
１の半導体装置の表面と封止樹脂により接合されること
により第１の半導体装置に搭載される。
【００１９】かかる構成によれば，第２の半導体装置の
裏面が第１の半導体装置の表面と封止樹脂により接合さ
れているので，接着剤やはんだ等の別の固着材が不要で
ある。このため，工程の簡略化，コスト低減が可能であ
る。
裏面が第１の半導体装置の表面と封止樹脂により接合さ
れているので，接着剤やはんだ等の別の固着材が不要で
ある。このため，工程の簡略化，コスト低減が可能であ
る。
【００２０】また，上記課題を解決するため，本発明の
第２の観点によれば，請求項９に記載のように，表面に
複数のバンプが形成された第１の半導体装置と，表面に
バンプと電気的に接続される複数の端子が形成され，第
１の半導体装置の表面のバンプが形成されていない領域
に搭載される第２の半導体装置とを含む半導体装置の製
造方法が提供される。そしてこの半導体装置の製造方法
は，基板表面に複数のバンプを形成する工程と，第２の
半導体装置をマウントテープ上に複数並べる工程と，マ
ウントテープ上に並べられた複数の第２の半導体装置を
基板上に搭載する工程と，基板を個々の半導体装置に分
割する工程とを含むことを特徴とする。
第２の観点によれば，請求項９に記載のように，表面に
複数のバンプが形成された第１の半導体装置と，表面に
バンプと電気的に接続される複数の端子が形成され，第
１の半導体装置の表面のバンプが形成されていない領域
に搭載される第２の半導体装置とを含む半導体装置の製
造方法が提供される。そしてこの半導体装置の製造方法
は，基板表面に複数のバンプを形成する工程と，第２の
半導体装置をマウントテープ上に複数並べる工程と，マ
ウントテープ上に並べられた複数の第２の半導体装置を
基板上に搭載する工程と，基板を個々の半導体装置に分
割する工程とを含むことを特徴とする。
【００２１】かかる製造方法によれば，第１の半導体装
置の表面のバンプがない領域に容易に第２の半導体装置
を搭載することができるので，上述のすぐれた効果を奏
する半導体装置を容易に製造することが可能である。
置の表面のバンプがない領域に容易に第２の半導体装置
を搭載することができるので，上述のすぐれた効果を奏
する半導体装置を容易に製造することが可能である。
【００２２】なお，第２の半導体装置をマウントテープ
上に複数並べる工程は，請求項１０に記載のように，基
板上に複数の端子を形成する工程と，複数の端子を樹脂
封止する工程と，樹脂表面から溝を形成し，素子基板の
所定深さまで到達させる工程と，基板の樹脂形成面に研
削テープを貼付する工程と，基板の裏面を溝の底部に達
するまで研削する工程と，研削した面にマウントテープ
を貼付する工程と，研削テープを除去する工程とを含む
ようにすると容易に実現できる。
上に複数並べる工程は，請求項１０に記載のように，基
板上に複数の端子を形成する工程と，複数の端子を樹脂
封止する工程と，樹脂表面から溝を形成し，素子基板の
所定深さまで到達させる工程と，基板の樹脂形成面に研
削テープを貼付する工程と，基板の裏面を溝の底部に達
するまで研削する工程と，研削した面にマウントテープ
を貼付する工程と，研削テープを除去する工程とを含む
ようにすると容易に実現できる。
【００２３】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる半導体装置及びその製造方法の好適な実
施の形態について詳細に説明する。なお，本明細書及び
図面において，実質的に同一の機能構成を有する構成要
素については，同一の符号を付することにより重複説明
を省略する。
本発明にかかる半導体装置及びその製造方法の好適な実
施の形態について詳細に説明する。なお，本明細書及び
図面において，実質的に同一の機能構成を有する構成要
素については，同一の符号を付することにより重複説明
を省略する。
【００２４】（第１の実施の形態）本実施の形態にかか
る半導体装置１００を，図１を参照しながら説明する。
半導体装置１００は，図１（Ａ）に示したように，表面
にはんだ等のバンプ３が例えば格子状に形成された第１
の半導体装置１１０と，複数の端子２を有し，第１の半
導体装置１１０の表面のバンプ３が形成されていない領
域に搭載される第２の半導体装置１２０とを含んでい
る。第１の半導体装置１１０のバンプ３と第２の半導体
装置１２０の端子２とは，後工程で半導体装置１００が
プリント基板１３に実装される際に，プリント基板１３
上の配線により，電気的に接続される。
る半導体装置１００を，図１を参照しながら説明する。
半導体装置１００は，図１（Ａ）に示したように，表面
にはんだ等のバンプ３が例えば格子状に形成された第１
の半導体装置１１０と，複数の端子２を有し，第１の半
導体装置１１０の表面のバンプ３が形成されていない領
域に搭載される第２の半導体装置１２０とを含んでい
る。第１の半導体装置１１０のバンプ３と第２の半導体
装置１２０の端子２とは，後工程で半導体装置１００が
プリント基板１３に実装される際に，プリント基板１３
上の配線により，電気的に接続される。
【００２５】第１の半導体装置１１０及び第２の半導体
装置１２０の製造方法について，図２及び図３を参照し
ながら説明する。
装置１２０の製造方法について，図２及び図３を参照し
ながら説明する。
【００２６】（第１の半導体装置１１０）まず，図２を
参照しながら，第１の半導体装置１１０について説明す
る。まず，図２（Ａ）に示したように，エポキシ基板１
６の表面に半導体素子１ａ及び配線１４を設ける。そし
て，図２（Ｂ）に示したように，半導体素子１ａ上の電
極と配線１４とを金属細線１５ａにより接続する。その
後，図２（Ｃ）に示したように，これらエポキシ基板１
６上の各構成部材を覆うように封止樹脂５で封止する。
さらに，図２（Ｄ）に示したように，エポキシ基板１６
の裏面にバンプ３を形成する。このエポキシ基板１６に
はスルーホール１７が形成されており，配線４は裏面の
バンプ３と電気的に導通している。
参照しながら，第１の半導体装置１１０について説明す
る。まず，図２（Ａ）に示したように，エポキシ基板１
６の表面に半導体素子１ａ及び配線１４を設ける。そし
て，図２（Ｂ）に示したように，半導体素子１ａ上の電
極と配線１４とを金属細線１５ａにより接続する。その
後，図２（Ｃ）に示したように，これらエポキシ基板１
６上の各構成部材を覆うように封止樹脂５で封止する。
さらに，図２（Ｄ）に示したように，エポキシ基板１６
の裏面にバンプ３を形成する。このエポキシ基板１６に
はスルーホール１７が形成されており，配線４は裏面の
バンプ３と電気的に導通している。
【００２７】バンプ３の高さは，後工程で第１の半導体
装置１１０に搭載する第２の半導体装置１２０の高さと
実質的に同じか，わずかに高い寸法となっている。ま
た，バンプ３は，後工程で半導体装置１００がプリント
基板１３に実装される際の熱処理により溶融する。
装置１１０に搭載する第２の半導体装置１２０の高さと
実質的に同じか，わずかに高い寸法となっている。ま
た，バンプ３は，後工程で半導体装置１００がプリント
基板１３に実装される際の熱処理により溶融する。
【００２８】（第２の半導体装置１２０）次いで，図３
を参照しながら，第２の半導体装置１２０の製造方法に
ついて説明する。まず，図３（Ａ）に示したように，半
導体素子１ｂ上に電気メッキ等により，高さ約５０μｍ
のＣｕの配線２を形成する。次いで，図３（Ｂ）に示し
たように，配線２を完全に覆う厚みで半導体素子１ｂの
表面全体を封止樹脂５により封止する。樹脂封止方法は
トランスファーモールド法，ポッティング法，印刷法等
が用いられる。次いで，図３（Ｃ）に示したように，表
面全体を研削して配線２を表面に露出させる。
を参照しながら，第２の半導体装置１２０の製造方法に
ついて説明する。まず，図３（Ａ）に示したように，半
導体素子１ｂ上に電気メッキ等により，高さ約５０μｍ
のＣｕの配線２を形成する。次いで，図３（Ｂ）に示し
たように，配線２を完全に覆う厚みで半導体素子１ｂの
表面全体を封止樹脂５により封止する。樹脂封止方法は
トランスファーモールド法，ポッティング法，印刷法等
が用いられる。次いで，図３（Ｃ）に示したように，表
面全体を研削して配線２を表面に露出させる。
【００２９】次いで，図３（Ｄ）に示したように，後工
程で切断し分割する部分に所定の深さで溝９を形成す
る。溝９の深さは最終的に個々の半導体装置とした場合
の半導体素子１ｂの厚みに基づいて決定する。半導体素
子１ｂの厚みを１００μｍとする場合，溝は約２０μｍ
深く形成し約１２０μｍとする。そして，樹脂部５の厚
みも加えて合計で１７０μｍの深さとなる。
程で切断し分割する部分に所定の深さで溝９を形成す
る。溝９の深さは最終的に個々の半導体装置とした場合
の半導体素子１ｂの厚みに基づいて決定する。半導体素
子１ｂの厚みを１００μｍとする場合，溝は約２０μｍ
深く形成し約１２０μｍとする。そして，樹脂部５の厚
みも加えて合計で１７０μｍの深さとなる。
【００３０】次いで，裏面研削工程を行う。まず，図３
（Ｅ）に示したように，溝９が形成された半導体素子１
ｂの樹脂形成面に研削テープ２０を貼付する。この研削
テープ２０は紫外線を照射することによって，粘着力が
落ち，簡単に剥がせるものである。次いで，研削テープ
２０を貼付した面を研削ステージ（図示しない）に吸着
により固定する。裏面の研削は，図３（Ｆ）に示したよ
うに，上述の溝９の底部に達するまで行う。こうして研
削テープ１２上に個々に分割された半導体装置（第２の
半導体装置１２０）が並ぶ状態となる。
（Ｅ）に示したように，溝９が形成された半導体素子１
ｂの樹脂形成面に研削テープ２０を貼付する。この研削
テープ２０は紫外線を照射することによって，粘着力が
落ち，簡単に剥がせるものである。次いで，研削テープ
２０を貼付した面を研削ステージ（図示しない）に吸着
により固定する。裏面の研削は，図３（Ｆ）に示したよ
うに，上述の溝９の底部に達するまで行う。こうして研
削テープ１２上に個々に分割された半導体装置（第２の
半導体装置１２０）が並ぶ状態となる。
【００３１】次いで，図３（Ｇ）に示したように，研削
した面にマウントテープ２１が貼付される。そして，研
削テープ２０は紫外線が照射されて除去される。この第
２の半導体装置１２０がマウントテープ２１に並べられ
た状態で，第１の半導体装置１１０へと搭載される。
した面にマウントテープ２１が貼付される。そして，研
削テープ２０は紫外線が照射されて除去される。この第
２の半導体装置１２０がマウントテープ２１に並べられ
た状態で，第１の半導体装置１１０へと搭載される。
【００３２】第２の半導体装置１２０の第１の半導体装
置１２０への搭載は，第１の半導体装置１１０のバンプ
３が形成されていない領域に第２の半導体装置１２０を
接着剤１１５を用いて搭載する。この接着剤１１５は，
第１の半導体装置１１０に供給しておくこともできる
が，マウントテープ２１に接着剤１１５を設けることも
可能である。以上の工程により，第１の実施の形態にか
かる半導体装置１００が製造される。半導体装置１００
は，後工程により，図１（Ｂ）に示したように，プリン
ト基板１３に実装される。このとき，第２の半導体装置
１２０の端子２は，プリント基板１３にはんだ１８によ
り電気的に接続される。ここで，はんだ１８は，あらか
じめプリント基板１３に塗布されているはんだペースト
であり，このはんだペーストは，バンプ３及び端子２に
対応してそれぞれ形成されている。
置１２０への搭載は，第１の半導体装置１１０のバンプ
３が形成されていない領域に第２の半導体装置１２０を
接着剤１１５を用いて搭載する。この接着剤１１５は，
第１の半導体装置１１０に供給しておくこともできる
が，マウントテープ２１に接着剤１１５を設けることも
可能である。以上の工程により，第１の実施の形態にか
かる半導体装置１００が製造される。半導体装置１００
は，後工程により，図１（Ｂ）に示したように，プリン
ト基板１３に実装される。このとき，第２の半導体装置
１２０の端子２は，プリント基板１３にはんだ１８によ
り電気的に接続される。ここで，はんだ１８は，あらか
じめプリント基板１３に塗布されているはんだペースト
であり，このはんだペーストは，バンプ３及び端子２に
対応してそれぞれ形成されている。
【００３３】以上のように半導体装置１００によれば，
第２の半導体装置１２０は，第１の半導体装置１１０の
表面のバンプ３が形成されていない領域に搭載される。
そして，第１の半導体装置１１０及び第２の半導体装置
１２０がそれぞれ最終テスト済みであるため，歩留まり
の低下を抑えつつ，高密度実装化を図ることが可能であ
る。
第２の半導体装置１２０は，第１の半導体装置１１０の
表面のバンプ３が形成されていない領域に搭載される。
そして，第１の半導体装置１１０及び第２の半導体装置
１２０がそれぞれ最終テスト済みであるため，歩留まり
の低下を抑えつつ，高密度実装化を図ることが可能であ
る。
【００３４】なお，本実施の形態においては，第１の半
導体装置１１０にＢＧＡ構造の半導体装置を採用した場
合の一例につき説明したが，本発明はこれに限定されな
い。例えば図４（Ａ）に示したように，第１の半導体装
置として，第２の半導体装置１２０と同様のチップサイ
ズパッケージの第１の半導体装置１１０’を採用し，半
導体装置１００’を構成することも可能である。この第
１の半導体装置１１０’は，図４（Ｂ）に示したよう
に，上記第１の半導体装置１１０と同様，第２の半導体
装置１２０を搭載する領域には，電極２及びバンプ３が
形成されていない。なお，以下の実施の形態においても
同様である。
導体装置１１０にＢＧＡ構造の半導体装置を採用した場
合の一例につき説明したが，本発明はこれに限定されな
い。例えば図４（Ａ）に示したように，第１の半導体装
置として，第２の半導体装置１２０と同様のチップサイ
ズパッケージの第１の半導体装置１１０’を採用し，半
導体装置１００’を構成することも可能である。この第
１の半導体装置１１０’は，図４（Ｂ）に示したよう
に，上記第１の半導体装置１１０と同様，第２の半導体
装置１２０を搭載する領域には，電極２及びバンプ３が
形成されていない。なお，以下の実施の形態においても
同様である。
【００３５】（第２の実施の形態）本実施の形態にかか
る半導体装置２００は，上記半導体装置１００を改良し
たものであり，第２の半導体装置２２０の端子が形成さ
れていない面が第１の半導体装置２１０の表面と接着剤
２１２により接合されることにより，第１の半導体装置
２１０に搭載される点で上記半導体装置１００と共通す
る。以下に，半導体装置２００の改良点につき，図５を
参照しながら説明する。なお，略同一の構成要素につい
ては同一符号を付すことで詳細な説明を省略する。
る半導体装置２００は，上記半導体装置１００を改良し
たものであり，第２の半導体装置２２０の端子が形成さ
れていない面が第１の半導体装置２１０の表面と接着剤
２１２により接合されることにより，第１の半導体装置
２１０に搭載される点で上記半導体装置１００と共通す
る。以下に，半導体装置２００の改良点につき，図５を
参照しながら説明する。なお，略同一の構成要素につい
ては同一符号を付すことで詳細な説明を省略する。
【００３６】半導体装置２００においては，第１の半導
体装置２１０のバンプ３が形成されていない所定の領域
に，第２の半導体装置２２０の大きさに合わせて浅く平
滑に削った凹部（座繰り部）２１５が形成されている。
そして，第２の半導体装置２２０はこの座繰り部２１５
に搭載される。
体装置２１０のバンプ３が形成されていない所定の領域
に，第２の半導体装置２２０の大きさに合わせて浅く平
滑に削った凹部（座繰り部）２１５が形成されている。
そして，第２の半導体装置２２０はこの座繰り部２１５
に搭載される。
【００３７】半導体装置２００は，後工程により，図５
（Ｂ）に示したように，プリント基板１３に実装され
る。このとき，座繰り部２１５を形成したことにより第
２の半導体装置２２０とプリント基板１３との間に広い
空間をとることができるので，図５（Ｂ）に示したよう
に，素子間の接続の信頼性を向上させるためのはんだ等
のバンプ３ｂを形成することができる。
（Ｂ）に示したように，プリント基板１３に実装され
る。このとき，座繰り部２１５を形成したことにより第
２の半導体装置２２０とプリント基板１３との間に広い
空間をとることができるので，図５（Ｂ）に示したよう
に，素子間の接続の信頼性を向上させるためのはんだ等
のバンプ３ｂを形成することができる。
【００３８】以上のように，半導体装置２００によれ
ば，第２の半導体装置２２０を搭載する領域に厚み方向
の広い空間を取ることができるので，第２の半導体装置
２２０が多少厚みのあるものであっても搭載することが
できる。また，この空間にはんだ等のバンプ３ｂを形成
することにより，素子間の接続の信頼性を向上させるこ
とが可能である。
ば，第２の半導体装置２２０を搭載する領域に厚み方向
の広い空間を取ることができるので，第２の半導体装置
２２０が多少厚みのあるものであっても搭載することが
できる。また，この空間にはんだ等のバンプ３ｂを形成
することにより，素子間の接続の信頼性を向上させるこ
とが可能である。
【００３９】（第３の実施の形態）本実施の形態にかか
る半導体装置３００は，上記半導体装置１００を改良し
たものであり，第２の半導体装置３２０の端子が形成さ
れていない面が第１の半導体装置３１０の表面と接着剤
により接合されることにより，第１の半導体装置３１０
に搭載される点で上記半導体装置１００と共通する。以
下に，半導体装置３００の改良点につき，図６を参照し
ながら説明する。なお，略同一の構成要素については同
一符号を付すことで詳細な説明を省略する。
る半導体装置３００は，上記半導体装置１００を改良し
たものであり，第２の半導体装置３２０の端子が形成さ
れていない面が第１の半導体装置３１０の表面と接着剤
により接合されることにより，第１の半導体装置３１０
に搭載される点で上記半導体装置１００と共通する。以
下に，半導体装置３００の改良点につき，図６を参照し
ながら説明する。なお，略同一の構成要素については同
一符号を付すことで詳細な説明を省略する。
【００４０】半導体装置３００は，図６（Ａ）に示した
ように，第２の半導体装置３２０の裏面と，第１の半導
体装置３１０とを接合する接着剤に，所定の温度以上で
接着性を失う低分子接着剤３１５を用いたことを特徴と
している。ここで所定の温度とは，半導体装置３００を
プリント基板１３に実装する際のリフロー等の熱処理時
の温度であり，例えば２００℃以上で接着性を失う低分
子接着剤を用いることができる。
ように，第２の半導体装置３２０の裏面と，第１の半導
体装置３１０とを接合する接着剤に，所定の温度以上で
接着性を失う低分子接着剤３１５を用いたことを特徴と
している。ここで所定の温度とは，半導体装置３００を
プリント基板１３に実装する際のリフロー等の熱処理時
の温度であり，例えば２００℃以上で接着性を失う低分
子接着剤を用いることができる。
【００４１】半導体装置３００は，後工程により，図６
（Ｂ）に示したように，プリント基板１３に実装され
る。このとき，低分子接着剤３１５は接着力を失い，第
１の半導体装置３１０と第２の半導体装置３２０とは分
離される。
（Ｂ）に示したように，プリント基板１３に実装され
る。このとき，低分子接着剤３１５は接着力を失い，第
１の半導体装置３１０と第２の半導体装置３２０とは分
離される。
【００４２】以上のように半導体装置３００によれば，
半導体装置３００をプリント基板１３に実装する際に，
第１の半導体装置３１０と第２の半導体装置３２０とを
分離して，個別に位置合わせすることができる。かかる
セルフアライメント効果により，正確な位置に実装する
ことが可能である。
半導体装置３００をプリント基板１３に実装する際に，
第１の半導体装置３１０と第２の半導体装置３２０とを
分離して，個別に位置合わせすることができる。かかる
セルフアライメント効果により，正確な位置に実装する
ことが可能である。
【００４３】（第４の実施の形態）本実施の形態にかか
る半導体装置４００を，図７を参照しながら説明する。
なお，第１の実施の形態にかかる半導体装置１００と略
同一の構成要素については同一符号を付すことで詳細な
説明を省略する。
る半導体装置４００を，図７を参照しながら説明する。
なお，第１の実施の形態にかかる半導体装置１００と略
同一の構成要素については同一符号を付すことで詳細な
説明を省略する。
【００４４】上記半導体装置１００では，第２の半導体
装置１２０の端子が形成されていない面が第１の半導体
装置１１０の表面と接着剤１１５により接合されること
により，第１の半導体装置１１０に搭載されていた。本
実施の形態にかかる半導体装置４００では，図７（Ａ）
に示したように，第２の半導体装置４２０の端子２が第
１の半導体装置４１０の表面とはんだ４１５により接合
されることにより，第１の半導体装置４１０に搭載され
ることを特徴としている。
装置１２０の端子が形成されていない面が第１の半導体
装置１１０の表面と接着剤１１５により接合されること
により，第１の半導体装置１１０に搭載されていた。本
実施の形態にかかる半導体装置４００では，図７（Ａ）
に示したように，第２の半導体装置４２０の端子２が第
１の半導体装置４１０の表面とはんだ４１５により接合
されることにより，第１の半導体装置４１０に搭載され
ることを特徴としている。
【００４５】第１の半導体装置４１０のバンプ３が形成
されたエポキシ基板１６の裏面には，バンプ３と第２の
半導体装置４２０の端子２とを電気的に導通させるため
の配線パターンが形成されている。上記構成によれば，
エポキシ基板１６の裏面で第１の半導体装置４１０と第
２の半導体装置４２０とは電気的に接続される。
されたエポキシ基板１６の裏面には，バンプ３と第２の
半導体装置４２０の端子２とを電気的に導通させるため
の配線パターンが形成されている。上記構成によれば，
エポキシ基板１６の裏面で第１の半導体装置４１０と第
２の半導体装置４２０とは電気的に接続される。
【００４６】以上のように半導体装置４００によれば，
図７（Ｂ）に示したように，後工程でプリント基板１３
に実装する際に，装置全体の端子が増えていないため，
容易に実装することが可能である。
図７（Ｂ）に示したように，後工程でプリント基板１３
に実装する際に，装置全体の端子が増えていないため，
容易に実装することが可能である。
【００４７】なお，本実施の形態においては，第１の半
導体装置４１０にＢＧＡ構造の半導体装置を採用した場
合の一例につき説明したが，本発明はこれに限定されな
い。例えば図８（Ａ）に示したように，第１の半導体装
置として，第２の半導体装置４２０と同様のチップサイ
ズパッケージの第１の半導体装置４１０’を採用し，半
導体装置４００’を構成することも可能である。この第
１の半導体装置４１０’は，図８（Ｂ）に示したよう
に，上記第１の半導体装置４１０と同様，第２の半導体
装置４２０を搭載する領域には，バンプ３が形成されて
おらず，端子２が露出している。そして，この第１の半
導体装置４１０’の端子２と，第２の半導体装置４２０
の端子２とが，はんだ４１５により電気的に接続され
る。なお，以下の実施の形態においても同様である。
導体装置４１０にＢＧＡ構造の半導体装置を採用した場
合の一例につき説明したが，本発明はこれに限定されな
い。例えば図８（Ａ）に示したように，第１の半導体装
置として，第２の半導体装置４２０と同様のチップサイ
ズパッケージの第１の半導体装置４１０’を採用し，半
導体装置４００’を構成することも可能である。この第
１の半導体装置４１０’は，図８（Ｂ）に示したよう
に，上記第１の半導体装置４１０と同様，第２の半導体
装置４２０を搭載する領域には，バンプ３が形成されて
おらず，端子２が露出している。そして，この第１の半
導体装置４１０’の端子２と，第２の半導体装置４２０
の端子２とが，はんだ４１５により電気的に接続され
る。なお，以下の実施の形態においても同様である。
【００４８】（第５の実施の形態）本実施の形態にかか
る半導体装置５００は，上記半導体装置４００を改良し
たものであり，第２の半導体装置５２０の端子が第１の
半導体装置５１０の表面とはんだ５１４により接合され
ることにより，第１の半導体装置５１０に搭載される点
で上記半導体装置４００と共通する。以下に，半導体装
置５００の改良点につき，図９を参照しながら説明す
る。なお，略同一の構成要素については同一符号を付す
ことで詳細な説明を省略する。
る半導体装置５００は，上記半導体装置４００を改良し
たものであり，第２の半導体装置５２０の端子が第１の
半導体装置５１０の表面とはんだ５１４により接合され
ることにより，第１の半導体装置５１０に搭載される点
で上記半導体装置４００と共通する。以下に，半導体装
置５００の改良点につき，図９を参照しながら説明す
る。なお，略同一の構成要素については同一符号を付す
ことで詳細な説明を省略する。
【００４９】半導体装置５００は，図９（Ａ）に示した
ように，第２の半導体装置５１０の裏面に，熱伝導性の
高い接着部材５１７が貼付されることを特徴としてい
る。この接着部材５１７は，図示した例では，所定厚み
のシート状をしている。
ように，第２の半導体装置５１０の裏面に，熱伝導性の
高い接着部材５１７が貼付されることを特徴としてい
る。この接着部材５１７は，図示した例では，所定厚み
のシート状をしている。
【００５０】半導体装置５００は，後工程により，図９
（Ｂ）に示したように，プリント基板１３に実装され
る。このとき，第２の半導体装置５２０は，接着部材５
１７の接着力によりプリント基板１３に安定して固定さ
れる。
（Ｂ）に示したように，プリント基板１３に実装され
る。このとき，第２の半導体装置５２０は，接着部材５
１７の接着力によりプリント基板１３に安定して固定さ
れる。
【００５１】以上のように半導体装置５００によれば，
第２の半導体装置５２０は，熱伝導性の高い接着部材６
１７を介してプリント基板１３に接続されているため，
第２の半導体装置５２０の放熱性を向上させることが可
能である。
第２の半導体装置５２０は，熱伝導性の高い接着部材６
１７を介してプリント基板１３に接続されているため，
第２の半導体装置５２０の放熱性を向上させることが可
能である。
【００５２】（第６の実施の形態）本実施の形態にかか
る半導体装置６００は，上記半導体装置４００を改良し
たものであり，第２の半導体装置６２０の端子が第１の
半導体装置６１０の表面とはんだにより接合されること
により，第１の半導体装置６１０に搭載される点で上記
半導体装置４００と共通する。以下に，半導体装置６０
０の改良点につき，図１０を参照しながら説明する。な
お，略同一の構成要素については同一符号を付すことで
詳細な説明を省略する。
る半導体装置６００は，上記半導体装置４００を改良し
たものであり，第２の半導体装置６２０の端子が第１の
半導体装置６１０の表面とはんだにより接合されること
により，第１の半導体装置６１０に搭載される点で上記
半導体装置４００と共通する。以下に，半導体装置６０
０の改良点につき，図１０を参照しながら説明する。な
お，略同一の構成要素については同一符号を付すことで
詳細な説明を省略する。
【００５３】半導体装置６００は，第２の半導体装置６
２０の端子面と，第１の半導体装置６１０とを接合する
はんだに，高融点はんだ６１５を用いたことを特徴とし
ている。ここで高融点とは，後工程で半導体装置６００
をプリント基板１３に実装する際の温度より高い融点で
あり，例えば２００℃以上の融点を持つ高融点はんだ６
１５を用いることができる。
２０の端子面と，第１の半導体装置６１０とを接合する
はんだに，高融点はんだ６１５を用いたことを特徴とし
ている。ここで高融点とは，後工程で半導体装置６００
をプリント基板１３に実装する際の温度より高い融点で
あり，例えば２００℃以上の融点を持つ高融点はんだ６
１５を用いることができる。
【００５４】以上説明したように半導体装置６００によ
れば，プリント基板１３への実装時のリフロー等の熱処
理を行っても，第２の半導体装置６２０は，第１の半導
体装置６１０に高融点はんだで接合されているため，安
定した基板実装が可能である。
れば，プリント基板１３への実装時のリフロー等の熱処
理を行っても，第２の半導体装置６２０は，第１の半導
体装置６１０に高融点はんだで接合されているため，安
定した基板実装が可能である。
【００５５】（第７の実施の形態）本実施の形態にかか
る半導体装置７００を，図１１を参照しながら説明す
る。なお，第１の実施の形態にかかる半導体装置１００
と略同一の構成要素については同一符号を付すことで詳
細な説明を省略する。
る半導体装置７００を，図１１を参照しながら説明す
る。なお，第１の実施の形態にかかる半導体装置１００
と略同一の構成要素については同一符号を付すことで詳
細な説明を省略する。
【００５６】上記半導体装置１００では，第２の半導体
装置１２０は，その裏面が第１の半導体装置１１０の表
面と接着剤１１５により接合されることにより，第１の
半導体装置１１０に搭載されていた。本実施の形態にか
かる半導体装置７００では，図１１に示したように，第
２の半導体装置７２０は，その裏面が第１の半導体装置
７１０の表面と封止樹脂７１５により接合されることに
より，第１の半導体装置７１０に搭載されることを特徴
としている。
装置１２０は，その裏面が第１の半導体装置１１０の表
面と接着剤１１５により接合されることにより，第１の
半導体装置１１０に搭載されていた。本実施の形態にか
かる半導体装置７００では，図１１に示したように，第
２の半導体装置７２０は，その裏面が第１の半導体装置
７１０の表面と封止樹脂７１５により接合されることに
より，第１の半導体装置７１０に搭載されることを特徴
としている。
【００５７】第１の半導体装置７１０は，所定のパター
ン加工が施され，必要に応じて放熱板７０２が設けられ
たエポキシ基板１６に，半導体素子１ａを接着剤により
固着する。そして，半導体素子１ａ上の電極と，エポキ
シ基板１６とを金属細線１５ａで接続する。エポキシ基
板１６はその表面で電気的に導通され，第１の半導体装
置７１０の裏面に形成されたバンプ３と電気的に接続さ
れている。
ン加工が施され，必要に応じて放熱板７０２が設けられ
たエポキシ基板１６に，半導体素子１ａを接着剤により
固着する。そして，半導体素子１ａ上の電極と，エポキ
シ基板１６とを金属細線１５ａで接続する。エポキシ基
板１６はその表面で電気的に導通され，第１の半導体装
置７１０の裏面に形成されたバンプ３と電気的に接続さ
れている。
【００５８】第２の半導体装置７２０は，上記第１の半
導体装置７１０の封止樹脂７１５の直後の封止樹脂７１
５が凝固しないうちに，この封止樹脂７１５に接するよ
うに載置される。封止樹脂７１５が凝固すると，第１の
半導体装置７１０と第２の半導体装置７２０とは，一体
となって固着される。
導体装置７１０の封止樹脂７１５の直後の封止樹脂７１
５が凝固しないうちに，この封止樹脂７１５に接するよ
うに載置される。封止樹脂７１５が凝固すると，第１の
半導体装置７１０と第２の半導体装置７２０とは，一体
となって固着される。
【００５９】以上のように半導体装置７００によれば，
第２の半導体装置は，第１の半導体装置の樹脂封止部に
直接接着されており，接着剤などの別の固着材は不要で
あるため，工程の簡略化，コスト低減が可能である。
第２の半導体装置は，第１の半導体装置の樹脂封止部に
直接接着されており，接着剤などの別の固着材は不要で
あるため，工程の簡略化，コスト低減が可能である。
【００６０】以上，添付図面を参照しながら本発明にか
かる半導体装置及びその製造方法の好適な実施形態につ
いて説明したが，本発明はかかる例に限定されない。当
業者であれば，特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり，それらについても当然に本発明
の技術的範囲に属するものと了解される。
かる半導体装置及びその製造方法の好適な実施形態につ
いて説明したが，本発明はかかる例に限定されない。当
業者であれば，特許請求の範囲に記載された技術的思想
の範疇内において各種の変更例または修正例に想到し得
ることは明らかであり，それらについても当然に本発明
の技術的範囲に属するものと了解される。
【００６１】
【発明の効果】以上説明したように，本発明によれば，
歩留まりの低下を抑えつつ，高密度実装化を図ることが
可能である。
歩留まりの低下を抑えつつ，高密度実装化を図ることが
可能である。
【００６２】また特に，請求項３に記載の発明によれ
ば，多少厚みのある半導体装置であっても搭載すること
ができ，さらに，素子間の接続の信頼性を向上させるこ
とが可能である。
ば，多少厚みのある半導体装置であっても搭載すること
ができ，さらに，素子間の接続の信頼性を向上させるこ
とが可能である。
【００６３】さらに，請求項４に記載の発明によれば，
後工程のプリント基板への実装の際に，正確な位置に実
装することが可能である。
後工程のプリント基板への実装の際に，正確な位置に実
装することが可能である。
【００６４】さらに，請求項５に記載の発明によれば，
後工程のプリント基板への実装が容易になる。
後工程のプリント基板への実装が容易になる。
【００６５】さらに，請求項６に記載の発明によれば，
半導体装置の放熱性を向上させることができる。
半導体装置の放熱性を向上させることができる。
【００６６】さらに，請求項７に記載の発明によれば，
安定したプリント基板への実装が可能である。
安定したプリント基板への実装が可能である。
【図１】第１の実施の形態にかかる半導体装置の説明図
である。
である。
【図２】第１の半導体装置の製造方法の説明図である。
【図３】第２の半導体装置の製造方法の説明図である。
【図４】第１の実施の形態にかかる半導体装置の応用例
の説明図である。
の説明図である。
【図５】第２の実施の形態にかかる半導体装置の説明図
である。
である。
【図６】第３の実施の形態にかかる半導体装置の説明図
である。
である。
【図７】第４の実施の形態にかかる半導体装置の説明図
である。
である。
【図８】第４の実施の形態にかかる半導体装置の応用例
の説明図である。
の説明図である。
【図９】第５の実施の形態にかかる半導体装置の説明図
である。
である。
【図１０】第６の実施の形態にかかる半導体装置の説明
図である。
図である。
【図１１】第７の実施の形態にかかる半導体装置の説明
図である。
図である。
【図１２】従来の半導体装置の説明図である。
【図１３】従来の半導体装置の製造方法の説明図であ
る。
る。
【図１４】従来の半導体装置の問題点の説明図である。
【図１５】従来の半導体装置の問題点の説明図である。
１ａ，１ｂ半導体素子 ２ 配線 ３，３ｂ バンプ ５ａ，５ｂ 封止樹脂 １３ プリント基板 １４ 配線 １５ 金属配線 １６ エポキシ基板 １７ スルーホール １００，２００，・・・，７００，１００’，４００’
半導体装置 １１０，２１０，・・・，７１０，１１０’，４１０’
第１の半導体装置 １２０，２２０，・・・，７２０ 第２の半導体装置 １１５ 接着剤 ２１５ 座繰り部 ３１５ 低分子接着剤 ４１５ はんだ ５１５ 熱伝導性接着部材 ６１５ 高融点はんだ ７１５ 封止樹脂
半導体装置 １１０，２１０，・・・，７１０，１１０’，４１０’
第１の半導体装置 １２０，２２０，・・・，７２０ 第２の半導体装置 １１５ 接着剤 ２１５ 座繰り部 ３１５ 低分子接着剤 ４１５ はんだ ５１５ 熱伝導性接着部材 ６１５ 高融点はんだ ７１５ 封止樹脂
Claims (10)
- 【請求項１】 半導体装置において：表面に複数のバン
プが形成された第１の半導体装置と；表面に前記バンプ
と電気的に接続される複数の端子が形成され，前記第１
の半導体装置の表面の前記バンプが形成されていない領
域に搭載される第２の半導体装置と；を含み，前記第１
の半導体装置の表面からの前記第２の半導体装置の高さ
は前記バンプの高さ以下であることを特徴とする，半導
体装置。 - 【請求項２】 前記第２の半導体装置は，前記第２の半
導体装置の前記端子が形成されていない面が前記第１の
半導体装置の表面と接着剤により接合されることにより
前記第１の半導体装置に搭載されることを特徴とする，
請求項１に記載の半導体装置。 - 【請求項３】 前記第１の半導体装置の前記バンプが形
成されていない所定の領域には凹部が形成され，前記第
２の半導体装置は該凹部に搭載されることを特徴とす
る，請求項２に記載の半導体装置。 - 【請求項４】 前記接着剤は，所定の温度以上で接着性
を失うことを特徴とする，請求項２に記載の半導体装
置。 - 【請求項５】 前記第２の半導体装置は，前記第２の半
導体装置の端子が前記第１の半導体装置の表面とはんだ
により接合されることにより前記第１の半導体装置に搭
載されることを特徴とする，請求項１に記載の半導体装
置。 - 【請求項６】 前記第２の半導体装置の前記端子が形成
されていない面には，熱伝導性の高い接着部材が貼着さ
れることを特徴とする，請求項５に記載の半導体装置。 - 【請求項７】 前記はんだは，前記バンプの温度耐性よ
り優れた高融点はんだを用いたことを特徴とする，請求
項５に記載の半導体装置。 - 【請求項８】 前記第２の半導体装置は，前記第２の半
導体装置の前記端子が形成されていない面が前記第１の
半導体装置の表面と封止樹脂により接合されることによ
り前記第１の半導体装置に搭載されることを特徴とす
る，請求項１に記載の半導体装置。 - 【請求項９】 表面に複数のバンプが形成された第１の
半導体装置と，表面に前記バンプと電気的に接続される
複数の端子が形成され，前記第１の半導体装置の表面の
前記バンプが形成されていない領域に搭載される第２の
半導体装置とを含む半導体装置の製造方法において：基
板表面に複数の前記バンプを形成する工程と；前記第２
の半導体装置をマウントテープ上に複数並べる工程と；
前記マウントテープ上に並べられた複数の前記第２の半
導体装置を前記基板上に搭載する工程と；前記基板を個
々の半導体装置に分割する工程と；を含むことを特徴と
する，半導体装置の製造方法。 - 【請求項１０】 前記第２の半導体装置をマウントテー
プ上に複数並べる工程は，基板上に複数の前記端子を形
成する工程と；前記複数の前記端子を樹脂封止する工程
と；前記樹脂表面から溝を形成し，前記素子基板の所定
深さまで到達させる工程と；前記基板の樹脂形成面に研
削テープを貼付する工程と；前記基板の裏面を前記溝の
底部に達するまで研削する工程と；前記工程で研削した
面に前記マウントテープを貼付する工程と；前記研削テ
ープを除去する工程と；を含むことを特徴とする，請求
項９に記載の半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18765899A JP3526788B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
| US09/460,984 US6201266B1 (en) | 1999-07-01 | 1999-12-15 | Semiconductor device and method for manufacturing the same |
| US09/757,663 US6673651B2 (en) | 1999-07-01 | 2001-01-11 | Method of manufacturing semiconductor device including semiconductor elements mounted on base plate |
| US10/657,139 US7723832B2 (en) | 1999-07-01 | 2003-09-09 | Semiconductor device including semiconductor elements mounted on base plate |
| US11/077,145 US7592690B2 (en) | 1999-07-01 | 2005-03-11 | Semiconductor device including semiconductor elements mounted on base plate |
| US11/077,152 US7427810B2 (en) | 1999-07-01 | 2005-03-11 | Semiconductor device including semiconductor element mounted on another semiconductor element |
| US12/759,919 US8008129B2 (en) | 1999-07-01 | 2010-04-14 | Method of making semiconductor device packaged by sealing resin member |
| US13/205,581 US8486728B2 (en) | 1999-07-01 | 2011-08-08 | Semiconductor device including semiconductor elements mounted on base plate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18765899A JP3526788B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003369832A Division JP4123131B2 (ja) | 2003-10-30 | 2003-10-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015679A true JP2001015679A (ja) | 2001-01-19 |
| JP3526788B2 JP3526788B2 (ja) | 2004-05-17 |
Family
ID=16209936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18765899A Expired - Fee Related JP3526788B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (7) | US6201266B1 (ja) |
| JP (1) | JP3526788B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031768A (ja) * | 2001-07-19 | 2003-01-31 | Nec Corp | 半導体装置およびその製造方法 |
| US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
Families Citing this family (87)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000008685A1 (en) * | 1998-08-03 | 2000-02-17 | Shinko Electric Industries Co., Ltd. | Wiring substrate, method of manufacture thereof, and semiconductor device |
| JP3526788B2 (ja) * | 1999-07-01 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP3423930B2 (ja) * | 1999-12-27 | 2003-07-07 | 富士通株式会社 | バンプ形成方法、電子部品、および半田ペースト |
| JP3784597B2 (ja) * | 1999-12-27 | 2006-06-14 | 沖電気工業株式会社 | 封止樹脂及び樹脂封止型半導体装置 |
| US6437990B1 (en) * | 2000-03-20 | 2002-08-20 | Agere Systems Guardian Corp. | Multi-chip ball grid array IC packages |
| JP3420748B2 (ja) * | 2000-12-14 | 2003-06-30 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| USRE44438E1 (en) | 2001-02-27 | 2013-08-13 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
| US8143108B2 (en) * | 2004-10-07 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate |
| US20020121707A1 (en) * | 2001-02-27 | 2002-09-05 | Chippac, Inc. | Super-thin high speed flip chip package |
| JP4105409B2 (ja) * | 2001-06-22 | 2008-06-25 | 株式会社ルネサステクノロジ | マルチチップモジュールの製造方法 |
| US6790710B2 (en) * | 2002-01-31 | 2004-09-14 | Asat Limited | Method of manufacturing an integrated circuit package |
| US7310458B2 (en) | 2001-10-26 | 2007-12-18 | Staktek Group L.P. | Stacked module systems and methods |
| US7656678B2 (en) * | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US6956284B2 (en) | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7371609B2 (en) * | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
| US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
| US20030234443A1 (en) | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
| US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| US20040195666A1 (en) * | 2001-10-26 | 2004-10-07 | Julian Partridge | Stacked module systems and methods |
| US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US20030178719A1 (en) * | 2002-03-22 | 2003-09-25 | Combs Edward G. | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package |
| US6952047B2 (en) * | 2002-07-01 | 2005-10-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
| JP3529050B2 (ja) * | 2002-07-12 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6737742B2 (en) | 2002-09-11 | 2004-05-18 | International Business Machines Corporation | Stacked package for integrated circuits |
| US6972481B2 (en) * | 2002-09-17 | 2005-12-06 | Chippac, Inc. | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
| US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US7064426B2 (en) * | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
| US7205647B2 (en) * | 2002-09-17 | 2007-04-17 | Chippac, Inc. | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
| US7053476B2 (en) * | 2002-09-17 | 2006-05-30 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
| US6906416B2 (en) * | 2002-10-08 | 2005-06-14 | Chippac, Inc. | Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package |
| US7034387B2 (en) * | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
| US20050161814A1 (en) * | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
| US7388294B2 (en) * | 2003-01-27 | 2008-06-17 | Micron Technology, Inc. | Semiconductor components having stacked dice |
| US20050002167A1 (en) * | 2003-07-02 | 2005-01-06 | John Hsuan | Microelectronic package |
| US7542304B2 (en) | 2003-09-15 | 2009-06-02 | Entorian Technologies, Lp | Memory expansion and integrated circuit stacking system and method |
| JP3844079B2 (ja) * | 2003-10-27 | 2006-11-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US8970049B2 (en) * | 2003-12-17 | 2015-03-03 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
| JP4353845B2 (ja) * | 2004-03-31 | 2009-10-28 | 富士通株式会社 | 半導体装置の製造方法 |
| US20050269692A1 (en) * | 2004-05-24 | 2005-12-08 | Chippac, Inc | Stacked semiconductor package having adhesive/spacer structure and insulation |
| US20050258527A1 (en) * | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Adhesive/spacer island structure for multiple die package |
| US8552551B2 (en) * | 2004-05-24 | 2013-10-08 | Chippac, Inc. | Adhesive/spacer island structure for stacking over wire bonded die |
| US7008820B2 (en) | 2004-06-10 | 2006-03-07 | St Assembly Test Services Ltd. | Chip scale package with open substrate |
| US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
| US20060043558A1 (en) * | 2004-09-01 | 2006-03-02 | Staktek Group L.P. | Stacked integrated circuit cascade signaling system and method |
| JP2006196709A (ja) * | 2005-01-13 | 2006-07-27 | Sharp Corp | 半導体装置およびその製造方法 |
| WO2006118720A2 (en) * | 2005-03-31 | 2006-11-09 | Stats Chippac Ltd. | Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides |
| US7364945B2 (en) * | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
| TWI423401B (zh) * | 2005-03-31 | 2014-01-11 | 史達特司奇帕克有限公司 | 在上側及下側具有暴露基底表面之半導體推疊封裝組件 |
| US7429786B2 (en) * | 2005-04-29 | 2008-09-30 | Stats Chippac Ltd. | Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides |
| US7354800B2 (en) | 2005-04-29 | 2008-04-08 | Stats Chippac Ltd. | Method of fabricating a stacked integrated circuit package system |
| US7582960B2 (en) * | 2005-05-05 | 2009-09-01 | Stats Chippac Ltd. | Multiple chip package module including die stacked over encapsulated package |
| US7033861B1 (en) * | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| US7394148B2 (en) * | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
| US7576995B2 (en) * | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
| US7768125B2 (en) * | 2006-01-04 | 2010-08-03 | Stats Chippac Ltd. | Multi-chip package system |
| US7456088B2 (en) * | 2006-01-04 | 2008-11-25 | Stats Chippac Ltd. | Integrated circuit package system including stacked die |
| US7508069B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Managed memory component |
| US7304382B2 (en) | 2006-01-11 | 2007-12-04 | Staktek Group L.P. | Managed memory component |
| US7605454B2 (en) | 2006-01-11 | 2009-10-20 | Entorian Technologies, Lp | Memory card and method for devising |
| US7508058B2 (en) * | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
| US20070158821A1 (en) * | 2006-01-11 | 2007-07-12 | Leland Szewerenko | Managed memory component |
| US7608920B2 (en) * | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| US20070164416A1 (en) * | 2006-01-17 | 2007-07-19 | James Douglas Wehrly | Managed memory component |
| US7750482B2 (en) | 2006-02-09 | 2010-07-06 | Stats Chippac Ltd. | Integrated circuit package system including zero fillet resin |
| US8704349B2 (en) | 2006-02-14 | 2014-04-22 | Stats Chippac Ltd. | Integrated circuit package system with exposed interconnects |
| US20070262429A1 (en) * | 2006-05-15 | 2007-11-15 | Staktek Group, L.P. | Perimeter stacking system and method |
| US7802342B2 (en) * | 2006-07-25 | 2010-09-28 | The Acker-Cowan Group, L.L.C. | Acoustic ceiling removal |
| US7468553B2 (en) * | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
| US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| KR100817091B1 (ko) * | 2007-03-02 | 2008-03-26 | 삼성전자주식회사 | 적층형 반도체 패키지 및 그 제조방법 |
| KR100891805B1 (ko) * | 2007-05-25 | 2009-04-07 | 주식회사 네패스 | 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법 |
| GB0711676D0 (en) * | 2007-06-16 | 2007-07-25 | Rf Module And Optical Design L | Improvements relating to semiconductor packages |
| US7812435B2 (en) * | 2007-08-31 | 2010-10-12 | Stats Chippac Ltd. | Integrated circuit package-in-package system with side-by-side and offset stacking |
| US7872340B2 (en) * | 2007-08-31 | 2011-01-18 | Stats Chippac Ltd. | Integrated circuit package system employing an offset stacked configuration |
| US9782660B2 (en) | 2007-11-30 | 2017-10-10 | Nike, Inc. | Athletic training system and method |
| DE102008009510B3 (de) * | 2008-02-15 | 2009-07-16 | Danfoss Silicon Power Gmbh | Verfahren zum Niedertemperatur-Drucksintern |
| US8067828B2 (en) * | 2008-03-11 | 2011-11-29 | Stats Chippac Ltd. | System for solder ball inner stacking module connection |
| US20110241125A1 (en) * | 2010-03-31 | 2011-10-06 | Semtech Corporation | Power Semiconductor Device with Low Parasitic Metal and Package Resistance |
| US20120085575A1 (en) * | 2010-10-08 | 2012-04-12 | Nobuhiro Yamamoto | Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus |
| TWI553809B (zh) * | 2014-06-24 | 2016-10-11 | 思鷺科技股份有限公司 | 封裝基板結構 |
| US9607959B2 (en) * | 2014-08-27 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging device having plural microstructures disposed proximate to die mounting region |
| JP6865828B2 (ja) * | 2017-07-12 | 2021-04-28 | 東京エレクトロン株式会社 | 搬送装置、基板処理システム、搬送方法、および基板処理方法 |
| USD893441S1 (en) * | 2019-06-28 | 2020-08-18 | Applied Materials, Inc. | Base plate for a processing chamber substrate support |
| US11887878B2 (en) | 2019-06-28 | 2024-01-30 | Applied Materials, Inc. | Detachable biasable electrostatic chuck for high temperature applications |
| USD947914S1 (en) * | 2020-11-23 | 2022-04-05 | Applied Materials, Inc. | Base plate for a processing chamber substrate support |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731166A (en) | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Semiconductor device |
| JPS59117146A (ja) | 1982-12-24 | 1984-07-06 | Hitachi Ltd | 半導体集積回路 |
| JP2734672B2 (ja) | 1989-08-25 | 1998-04-02 | 旭硝子株式会社 | １，１―ジフルオロエタンの製造法 |
| US5200362A (en) | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| JPH0438064A (ja) | 1990-06-04 | 1992-02-07 | Nec Corp | ファクシミリ装置 |
| JPH05335411A (ja) | 1992-06-02 | 1993-12-17 | Toshiba Corp | ペレットの製造方法 |
| US5467252A (en) * | 1993-10-18 | 1995-11-14 | Motorola, Inc. | Method for plating using nested plating buses and semiconductor device having the same |
| JPH07221262A (ja) | 1994-02-07 | 1995-08-18 | Hitachi Ltd | 半導体モジュール |
| JP3288840B2 (ja) | 1994-02-28 | 2002-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2595909B2 (ja) * | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
| TW318321B (ja) | 1995-07-14 | 1997-10-21 | Matsushita Electric Industrial Co Ltd | |
| JP3264147B2 (ja) * | 1995-07-18 | 2002-03-11 | 日立電線株式会社 | 半導体装置、半導体装置用インターポーザ及びその製造方法 |
| SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
| US5847455A (en) * | 1995-11-07 | 1998-12-08 | Vlsi Technology, Inc. | Molded leadframe ball grid array |
| US6404049B1 (en) * | 1995-11-28 | 2002-06-11 | Hitachi, Ltd. | Semiconductor device, manufacturing method thereof and mounting board |
| JP3466354B2 (ja) | 1995-12-25 | 2003-11-10 | 新光電気工業株式会社 | 半導体装置 |
| US5668408A (en) * | 1996-04-12 | 1997-09-16 | Hewlett-Packard Company | Pin grid array solution for microwave multi-chip modules |
| JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
| JPH1012810A (ja) | 1996-06-26 | 1998-01-16 | Hitachi Ltd | 半導体装置 |
| JPH1093013A (ja) | 1996-09-17 | 1998-04-10 | Seiko Epson Corp | 半導体装置 |
| JPH1098072A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US5866949A (en) * | 1996-12-02 | 1999-02-02 | Minnesota Mining And Manufacturing Company | Chip scale ball grid array for integrated circuit packaging |
| US5867678A (en) * | 1996-12-16 | 1999-02-02 | International Business Machines Corporation | Method and system for searching and retrieving specific types of objects contained within a compound document |
| US6515370B2 (en) * | 1997-03-10 | 2003-02-04 | Seiko Epson Corporation | Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board |
| JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
| JPH10294423A (ja) * | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
| US5880590A (en) * | 1997-05-07 | 1999-03-09 | International Business Machines Corporation | Apparatus and method for burn-in and testing of devices with solder bumps or preforms |
| JP3526731B2 (ja) * | 1997-10-08 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| US5861678A (en) * | 1997-12-23 | 1999-01-19 | Micron Technology, Inc. | Method and system for attaching semiconductor dice to substrates |
| JP3481444B2 (ja) * | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US6326696B1 (en) * | 1998-02-04 | 2001-12-04 | International Business Machines Corporation | Electronic package with interconnected chips |
| JP3173459B2 (ja) * | 1998-04-21 | 2001-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3055619B2 (ja) * | 1998-04-30 | 2000-06-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3648053B2 (ja) | 1998-04-30 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置 |
| US6081037A (en) * | 1998-06-22 | 2000-06-27 | Motorola, Inc. | Semiconductor component having a semiconductor chip mounted to a chip mount |
| JP2000036552A (ja) * | 1998-07-17 | 2000-02-02 | Fujitsu Ltd | 半導体装置、及び半導体装置で用いる封止材中の金属分の分取方法 |
| US6063646A (en) * | 1998-10-06 | 2000-05-16 | Japan Rec Co., Ltd. | Method for production of semiconductor package |
| US6201302B1 (en) * | 1998-12-31 | 2001-03-13 | Sampo Semiconductor Corporation | Semiconductor package having multi-dies |
| JP3423245B2 (ja) * | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
| JP2000340736A (ja) | 1999-05-26 | 2000-12-08 | Sony Corp | 半導体装置及びその実装構造、並びにこれらの製造方法 |
| US6221693B1 (en) * | 1999-06-14 | 2001-04-24 | Thin Film Module, Inc. | High density flip chip BGA |
| JP3526788B2 (ja) * | 1999-07-01 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| TW417839U (en) * | 1999-07-30 | 2001-01-01 | Shen Ming Tung | Stacked memory module structure and multi-layered stacked memory module structure using the same |
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US6462421B1 (en) * | 2000-04-10 | 2002-10-08 | Advanced Semicondcutor Engineering, Inc. | Multichip module |
-
1999
- 1999-07-01 JP JP18765899A patent/JP3526788B2/ja not_active Expired - Fee Related
- 1999-12-15 US US09/460,984 patent/US6201266B1/en not_active Expired - Fee Related
-
2001
- 2001-01-11 US US09/757,663 patent/US6673651B2/en not_active Expired - Lifetime
-
2003
- 2003-09-09 US US10/657,139 patent/US7723832B2/en not_active Expired - Fee Related
-
2005
- 2005-03-11 US US11/077,145 patent/US7592690B2/en not_active Expired - Fee Related
- 2005-03-11 US US11/077,152 patent/US7427810B2/en not_active Expired - Fee Related
-
2010
- 2010-04-14 US US12/759,919 patent/US8008129B2/en not_active Expired - Fee Related
-
2011
- 2011-08-08 US US13/205,581 patent/US8486728B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031768A (ja) * | 2001-07-19 | 2003-01-31 | Nec Corp | 半導体装置およびその製造方法 |
| US8748229B2 (en) | 2008-06-11 | 2014-06-10 | Fujitsu Semiconductor Limited | Manufacturing method including deformation of supporting board to accommodate semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7723832B2 (en) | 2010-05-25 |
| US20110287585A1 (en) | 2011-11-24 |
| US8008129B2 (en) | 2011-08-30 |
| US6673651B2 (en) | 2004-01-06 |
| US20050156298A1 (en) | 2005-07-21 |
| US7427810B2 (en) | 2008-09-23 |
| US20100197079A1 (en) | 2010-08-05 |
| US8486728B2 (en) | 2013-07-16 |
| US7592690B2 (en) | 2009-09-22 |
| US20050167834A1 (en) | 2005-08-04 |
| US6201266B1 (en) | 2001-03-13 |
| JP3526788B2 (ja) | 2004-05-17 |
| US20040046256A1 (en) | 2004-03-11 |
| US20010005600A1 (en) | 2001-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP3420153B2 (ja) | 半導体装置及びその製造方法 | |
| US7863723B2 (en) | Adhesive on wire stacked semiconductor package | |
| US6642610B2 (en) | Wire bonding method and semiconductor package manufactured using the same | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
| KR101469770B1 (ko) | 전력 소자 패키지 및 그 제조 방법 | |
| US20020135080A1 (en) | Semiconductor device and method for fabricating same | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| JP4766050B2 (ja) | 電子回路装置の製造方法 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| TWI283048B (en) | New package system for discrete devices | |
| JP4881369B2 (ja) | 半導体装置の製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP4123131B2 (ja) | 半導体装置 | |
| JP5352639B2 (ja) | 半導体装置の製造方法 | |
| JP2006013555A (ja) | 半導体装置 | |
| JP5271402B2 (ja) | 半導体装置の製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2002237559A (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 | |
| JP2006013554A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030930 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |