[go: up one dir, main page]

DE102005050127B3 - Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips - Google Patents

Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips Download PDF

Info

Publication number
DE102005050127B3
DE102005050127B3 DE102005050127A DE102005050127A DE102005050127B3 DE 102005050127 B3 DE102005050127 B3 DE 102005050127B3 DE 102005050127 A DE102005050127 A DE 102005050127A DE 102005050127 A DE102005050127 A DE 102005050127A DE 102005050127 B3 DE102005050127 B3 DE 102005050127B3
Authority
DE
Germany
Prior art keywords
joining material
semiconductor chips
semiconductor
applying
backs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005050127A
Other languages
English (en)
Inventor
Michael Bauer
Peter Strobel
Jens Pohl
Christian Stuempfl
Ludwig Heitzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005050127A priority Critical patent/DE102005050127B3/de
Priority to US11/582,551 priority patent/US7592236B2/en
Application granted granted Critical
Publication of DE102005050127B3 publication Critical patent/DE102005050127B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P72/0442—
    • H10P72/0448—
    • H10W72/013—
    • H10W74/117—
    • H10W90/00—
    • H10W72/07331—
    • H10W72/5363—
    • H10W72/884—
    • H10W74/00—
    • H10W90/231—
    • H10W90/291—
    • H10W90/732—
    • H10W90/754—

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Aufbringen einer Struktur (1) aus Fügematerial (2) auf die Rückseiten (3) von Halbleiterchips (4) in der Halbleiterbauteilfertigung. Dazu wird das Fügematerial (2) mit einem Fügematerialstrahlgerät (10) strukturiert und fein dosiert auf die Rückseiten (3) der Halbleiterchips (4) eines in Halbleiterchips (4) getrennten Halbleiterwafers (15) aufgebracht. Schließlich wird eine Struktur aus einem zweiten Fügematerial (12) auf das erste Fügematerial (2) unter Freilassen von Bereichen, die Kontaktflächen (11) auf der Oberseite (9) der Halbleiterchips (4) gegenüberliegen, aufgebracht, wobei das zweite Fügematerial (12) zu Abstandshaltern (13) und/oder als Ausgleichsschicht zum Ausgleich von Verwölbungen eines Halbleiterchips strukturiert wird.
DE102005050127A 2005-10-18 2005-10-18 Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips Expired - Fee Related DE102005050127B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005050127A DE102005050127B3 (de) 2005-10-18 2005-10-18 Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
US11/582,551 US7592236B2 (en) 2005-10-18 2006-10-18 Method for applying a structure of joining material to the back surfaces of semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005050127A DE102005050127B3 (de) 2005-10-18 2005-10-18 Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips

Publications (1)

Publication Number Publication Date
DE102005050127B3 true DE102005050127B3 (de) 2007-05-16

Family

ID=37948656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005050127A Expired - Fee Related DE102005050127B3 (de) 2005-10-18 2005-10-18 Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips

Country Status (2)

Country Link
US (1) US7592236B2 (de)
DE (1) DE102005050127B3 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5993845B2 (ja) 2010-06-08 2016-09-14 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆
KR101997293B1 (ko) 2011-02-01 2019-07-05 헨켈 아이피 앤드 홀딩 게엠베하 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
CN103415917A (zh) 2011-02-01 2013-11-27 汉高公司 施加有底部填料膜的预切割的晶片
US9070741B2 (en) * 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece
DE102016109165B4 (de) * 2016-05-18 2023-10-12 Infineon Technologies Ag Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037631A1 (en) * 2000-09-22 2002-03-28 Kabushiki Kaisha Shinkawa Method for manufacturing semiconductor devices
US20030022465A1 (en) * 2001-07-27 2003-01-30 Wachtler Kurt P. Method of separating semiconductor dies from a wafer
US20030038355A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
GB2404280A (en) * 2003-07-03 2005-01-26 Xsil Technology Ltd Wafer singulation and die bonding
DE102004009742A1 (de) * 2004-02-25 2005-09-29 Infineon Technologies Ag Rückseitenbeschichteter, dünner Halbleiterchip und Verfahren zu seiner Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579748B1 (en) * 1999-05-18 2003-06-17 Sanyu Rec Co., Ltd. Fabrication method of an electronic component
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Industrial Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
US7296727B2 (en) * 2001-06-27 2007-11-20 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting electronic components
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7169644B2 (en) * 2004-08-19 2007-01-30 Ferrari R Keith Method of making multifunction electrode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037631A1 (en) * 2000-09-22 2002-03-28 Kabushiki Kaisha Shinkawa Method for manufacturing semiconductor devices
US20030022465A1 (en) * 2001-07-27 2003-01-30 Wachtler Kurt P. Method of separating semiconductor dies from a wafer
US20030038355A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
GB2404280A (en) * 2003-07-03 2005-01-26 Xsil Technology Ltd Wafer singulation and die bonding
DE102004009742A1 (de) * 2004-02-25 2005-09-29 Infineon Technologies Ag Rückseitenbeschichteter, dünner Halbleiterchip und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
US7592236B2 (en) 2009-09-22
US20070087532A1 (en) 2007-04-19

Similar Documents

Publication Publication Date Title
CN102729346B (zh) 折断装置
TW200721419A (en) Semiconductor IC-embedded substrate and method for manufacturing same
DE50101386D1 (de) Vernetzende Basisschicht für Fixiereinlagen nach dem Doppelpunkt- und Pastenverfahren
DE102005050127B3 (de) Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
TW200602763A (en) Liquid crystal display device and method for producing the same
CN205483844U (zh) 涂层界面结合强度测试件
EP1083603A3 (de) Leistungshalbleiter-Modul
US7598119B2 (en) System and method for inhibiting and containing resin bleed-out from adhesive materials used in assembly of semiconductor devices
TW200741214A (en) Method of bonding probes and method of manufacturing a probe card using the same
WO2010043201A3 (de) Verfahren zur herstellung einer waferbasierten, rückseitenkontaktierten hetero-solarzelle und mit dem verfahren hergestellte hetero-solarzelle
ATE163800T1 (de) Verfahren und vorrichtung zum stapeln von substraten, die durch bonden miteinander zu verbinden sind
AT517646A5 (de) Substratverbund, Verfahren und Vorrichtung zum Bonden von Substraten
WO2006112815A3 (en) Nanocontact printing
WO2006017258A3 (en) Thin film photovoltaic assembly method
ATE393195T1 (de) Verfahren zum verbinden zweier freier oberflächen eines ersten beziehungsweise zweiten substrats
DE102005024431A1 (de) Trägerplatte mit Klebstofffolie und Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung der Trägerplatte mit Klebstofffolie
EP1328015A3 (de) Verfahren zum Flip-Chip-Bonden
DE60002328D1 (de) Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au
DE50004322D1 (de) Vorrichtung und verfahren zum aufbringen von klebermaterial auf flächige bauteile sowie dessen verwendung
DE102004033645A1 (de) Herstellungswerkzeug für eine Waferebene-Packung und Verfahren zum Anordnen von Chips
DE2111502A1 (de) Verfahren zum Bestuecken von Bauplatten mit vorzugsweise elektrischen Bauteilen
EP1111671A3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
AT517747A5 (de) Verfahren zum Heften von Chips mit Kontaktelement auf ein mit einer Funktionsschicht mit Öffnungen für die Chipkontaktelementen versehenes Substrat
DE102025100247A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10304777A1 (de) Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee