[go: up one dir, main page]

JP2012069747A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012069747A
JP2012069747A JP2010213390A JP2010213390A JP2012069747A JP 2012069747 A JP2012069747 A JP 2012069747A JP 2010213390 A JP2010213390 A JP 2010213390A JP 2010213390 A JP2010213390 A JP 2010213390A JP 2012069747 A JP2012069747 A JP 2012069747A
Authority
JP
Japan
Prior art keywords
blade
semiconductor device
protective film
dicing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010213390A
Other languages
English (en)
Inventor
Yasusuke Komutsu
泰輔 小六
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teramikros Inc
Original Assignee
Teramikros Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teramikros Inc filed Critical Teramikros Inc
Priority to JP2010213390A priority Critical patent/JP2012069747A/ja
Priority to US13/232,180 priority patent/US20120074565A1/en
Priority to CN2011102796337A priority patent/CN102420195A/zh
Publication of JP2012069747A publication Critical patent/JP2012069747A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/137
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • H10P54/00
    • H10P72/7402
    • H10P72/742
    • H10W70/60
    • H10W70/656
    • H10W70/66
    • H10W72/019
    • H10W72/0198
    • H10W72/242
    • H10W72/252
    • H10W72/29
    • H10W72/9223
    • H10W72/923
    • H10W72/9415
    • H10W72/942
    • H10W72/952

Landscapes

  • Dicing (AREA)

Abstract

【課題】シリコン基板の下面に樹脂からなる裏面保護膜が設けられた半導体装置の製造に際し、シリコン切削用のブレードの寿命が長くなるようにする。
【解決手段】ウエハ21の下面に形成された樹脂からなる裏面保護膜3のダイシングストリート22の幅方向中央部に対応する部分に、レーザーにより開口部23を形成する。次に、樹脂切削用のブレード27を用いて、ダイシングストリート22およびその両側の樹脂からなる封止膜13およびウエハ21の上面側を切削して溝28を形成する。次に、シリコン切削用のブレードを用いて、ダイシングストリート22に対応する部分におけるウエハ21および裏面保護膜3を切削する。この場合、シリコン切削用のブレードによる裏面保護膜3の切削は開口部23の分だけ減少し、ブレードの目詰まりのリスクを低減し、ウエハの切削面のチッピング発生を抑えることができるとともに、ブレードの寿命を長くすることができる。
【選択図】図11

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、CSP(Chip Size Package)と呼ばれるものが知られている(例えば、特許文献1参照)。この半導体装置は半導体基板を備えている。半導体基板上に設けられた絶縁膜の上面には配線が設けられている。配線のランド上面には柱状の外部接続用電極が設けられている。配線を含む絶縁膜の上面において外部接続用電極の周囲には樹脂からなる封止膜が設けられている。外部接続用電極の上面には半田バンプが設けられている。半導体基板の下面には樹脂からなる裏面保護膜が設けられている。
特開2006−229112号公報
上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板(以下、半導体ウエハという)上に絶縁膜、配線、外部接続用電極および封止膜を形成している。次に、半導体ウエハの下面を研削し、半導体ウエハの厚さを薄くしている。次に、半導体ウエハの下面に裏面保護膜を形成している。次に、外部接続用電極の上面に半田バンプを形成している。次に、封止膜、半導体ウエハおよび裏面保護膜をダイシングストリートに沿って切断し、半導体装置を複数個得ている。
ところで、特許文献1に記載はないが、ダイシングに用いられるブレードは、砥粒(例えば、ダイヤモンドの粒)を含む結合剤を成形して円盤状とした砥石からなり、加工条件により、砥粒の集中度を選択する必要がある。すなわち、砥粒の集中度の違いにより、切削時にブレードの各砥粒にかかる負荷が変化し、自生発刃(切削に伴う結合剤の摩耗に応じて新しい砥粒が出てくること)の起こりやすさなどが変化し、切削対象によっては切削対象に余計な力が加わり、切削対象の切削面にチッピング(欠け)が発生しやすくなる。
したがって、1種類のブレードで樹脂からなる封止膜、半導体ウエハおよび樹脂からなる裏面保護膜を切断するのは好ましくない。そこで、樹脂からなる封止膜および半導体ウエハの上面側を樹脂切削用のブレードで切削し、半導体ウエハの残りおよび樹脂からなる裏面保護膜を砥粒の集中度が樹脂切削用のブレードよりも低い半導体切削用のブレードで切削することにより、半導体ウエハの切削面のチッピング(欠け)を抑制することが考えられる。
しかしながら、半導体切削用のブレードで樹脂からなる裏面保護膜を切削して行くと、当該ブレードに樹脂による目詰まりが徐々に進行し、この樹脂による目詰まりが進行した状態のブレードで半導体ウエハを切削すると、半導体ウエハの切削面にチッピング(欠け)が発生してしまう。これを回避するには、ブレードの切削能力を安定させるために行う、プリカットと呼ばれる、プリカット基板(被加工物のダミー)を用いた試し切りが必要となる。しかし、当該ブレードのプリカットを頻繁に行うと、当該ブレードの寿命が短くなってしまうという問題がある。
そこで、この発明は、半導体ウエハの切削面に発生するチッピング(欠け)を抑制すると共に、半導体切削用のブレードの樹脂による目詰まりの進行を遅らせ、プリカットを行なう頻度を減少させることで、半導体切削用のブレードの寿命を長くすることを目的とする。あるいは半導体切削用のブレードを用いることなく、半導体ウエハを切断することができる半導体装置の製造方法およびそれにより得られた半導体装置を提供することを目的とする。
請求項1に記載の発明に係る半導体装置は、半導体基板と、該半導体基板の一方の面側に設けられた封止膜と、前記半導体基板の他方の面側の少なくとも外縁部以外に設けられた裏面保護膜と、を具備することを特徴とするものである。
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体基板の一方の面に絶縁膜が設けられ、該絶縁膜上に配線が設けられ、該配線のランド上に外部接続用電極が設けられ、該外部接続用電極の周囲には前記封止膜が設けられていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記封止膜の側面は前記外縁部の垂直面と面一であることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記外部接続用電極上に半田バンプが設けられていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一方の面側に封止膜を形成するとともに、他方の面側に裏面保護膜を形成し、ダイシングストリートに対応する部分の前記裏面保護膜に開口部を形成し、前記ダイシングストリートに対応する部分の少なくとも前記封止膜に第1のブレードで溝を形成し、前記ダイシングストリートに対応する部分の少なくとも前記半導体ウエハを第2のブレードでダイシングすることを特徴とするものである。
請求項6に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記半導体ウエハの一方の面側には、配線と、前記配線のランド上に設けられた外部接続用電極と、が設けられていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記ダイシングストリートに対応する部分の前記裏面保護膜を第2のブレードでダイシングすることを特徴とするものである。
請求項8に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一方の面側に封止膜を形成するとともに、他方の面側に裏面保護膜を形成し、ダイシングストリートに対応する部分の前記裏面保護膜に開口部を形成し、前記ダイシングストリートに対応する部分の少なくとも前記封止膜に第1のブレードで溝を形成し、前記ダイシングストリートに対応する部分の少なくとも前記半導体ウエハをステルスダイシングにより分離することを特徴とするものである。
請求項9に記載の発明に係る半導体装置の製造方法は、請求項8に記載の発明において、前記半導体ウエハの一方の面側には、配線と、前記配線のランド上に設けられた外部接続用電極と、が設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置の製造方法は、請求項8に記載の発明において、前記ステルスダイシングは、前記裏面保護膜の下面をダイシングテープの上面に貼り付け、レーザービームを照射するレーザー加工により、前記溝の幅方向中央部に対応する部分における前記半導体ウエハの内部にステルスダイシング層を形成し、前記ダイシングテープを周囲方向に引っ張って拡張することにより、前記半導体ウエハを前記ステルスダイシング層の部分で割断して個々の半導体基板に分離することであることを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、請求項5または8に記載の発明において、前記裏面保護膜への前記開口部の形成は、レーザービームを照射するレーザー加工により行うことを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項5または8に記載の発明において、前記裏面保護膜の形成は、樹脂シートを前記半導体ウエハの下面に貼り付けることにより行うことを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項5または8に記載の発明において、前記半導体ウエハを個々の半導体基板に分離する前に、前記裏面保護膜の下面をダイシングテープの上面に貼り付けることを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項5または8に記載の発明において、前記第1のブレードは樹脂切削用のブレードであり、前記第2のブレードは半導体切削用のブレードであることを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項7または9に記載の発明において、前記裏面保護膜に前記開口部を形成した後に、前記外部接続用電極上に半田バンプを形成することを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項7または9に記載の発明において、前記半導体ウエハの下面に前記裏面保護膜を形成した後に、前記外部接続用電極上に半田バンプを形成することを特徴とするものである。
この発明によれば、半導体ウエハおよび裏面保護膜を半導体切削用のブレードで切削するとき、当該ブレードによる裏面保護膜に対する切削は裏面保護膜に予め形成された開口部の分だけ減少し、これによりブレードの目詰まりのリスクを低減し、半導体ウエハの切削面のチッピング発生を抑えることができる。また、ブレードのプリカット頻度を低くすることができるので、半導体切削用のブレードの寿命を長くすることができる。
また、この発明によれば、ダイシングストリートに対応する部分における裏面保護膜に開口部を形成し、ステルスダイシングにより半導体ウエハを個々の半導体基板に分離しているので、半導体ウエハの切削面のチッピング発生を大幅に抑えることができる。
この発明の第1実施形態としての半導体装置の平面図。 図1のII−II線にほぼ沿う部分の断面図。 図1および図2に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 この発明の第2実施形態としての半導体装置の断面図。 図13に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図14に続く工程の断面図。 図15に続く工程の断面図。 図16に続く工程の断面図。 図17に続く工程の断面図。 図18に続く工程の断面図。 図19に続く工程の断面図。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の平面図を示し、図2は図1のII−II線にほぼ沿う部分の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の周辺部上部には断面ほぼ方形状の外縁部2が設けられている。シリコン基板1の下面全体にはエポキシ系樹脂、ポリイミド樹脂などの樹脂からなる裏面保護膜3が設けられている。
シリコン基板1の上面には、図示していないが、所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサなどの素子が形成されている。シリコン基板1の上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属などからなる複数の接続パッド4が設けられている。
シリコン基板1の周辺部および接続パッド4の中央部を除くシリコン基板1の上面には酸化シリコン、窒化シリコンなどからなるパッシベーション膜(絶縁膜)5が設けられ、接続パッド4の中央部はパッシベーション膜5に設けられた開口部6を介して露出されている。パッシベーション膜5の上面にはポリイミド系樹脂などからなる保護膜(絶縁膜)7が設けられている。パッシベーション膜5の開口部6に対応する部分における保護膜7には開口部8が設けられている。
保護膜7の上面には複数の配線9が設けられている。配線9は、保護膜7の上面に設けられた銅などからなる下地金属層10と、下地金属層10の上面に設けられた銅からなる上部金属層11との2層構造となっている。配線9の一端部9aは、パッシベーション膜5および保護膜7の開口部6、8を介して接続パッド4に接続されており、他端部はランド9bとなっており、その間は引き回し線部9cとなっている。配線9のランド9bの上面には銅からなる柱状の外部接続用電極12が設けられている。
シリコン基板1の外縁部2を除く周辺部上面および配線9を含む保護膜7の上面において外部接続用電極12の周囲にはシリカフィラーを含むエポキシ系樹脂、ポリイミド樹脂などの樹脂からなる封止膜13が設けられている。この場合、封止膜13の側面は外縁部2の垂直面と面一となっている。ここで、外部接続用電極12は、その上面が封止膜13の上面と面一乃至封止膜13の上面よりも数μm低くなるように設けられている。外部接続用電極12の上面には半田バンプ14が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図3に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上に接続パッド4、パッシベーション膜5、保護膜7、下地金属層10と上部金属層11とからなる2層構造の配線9、外部接続用電極12および封止膜13が形成され、半導体ウエハ21の下面側が研削されて半導体ウエハ21の厚さが薄くなったものを準備する。
この場合、封止膜13はシリカフィラーを含むエポキシ系樹脂、ポリイミド樹脂などの樹脂によって形成されている。なお、図3において、符号22で示す領域はダイシングストリートである。そして、ダイシングストリート22およびその両側におけるパッシベーション膜5および保護膜7は除去され、この除去された部分には封止膜13が形成されている。
次に、図3に示すものの上下を反転し、図4に示すように、半導体ウエハ21の底面(封止膜13などが形成された面とは反対側の面)を上に向ける。次に、図5に示すように、半導体ウエハ21の上面(底面)にエポキシ系樹脂、ポリイミド樹脂などの樹脂からなる裏面保護膜3を形成する。裏面保護膜3の形成方法は、樹脂シートを貼り付ける方法であってもよく、また印刷法、スピンコート法などであってもよい。樹脂シートを貼り付ける方法の場合には、半導体ウエハ21が多少反っていても、半導体ウエハ21の上面全体に一定の厚さ(例えば、20〜40μm)の樹脂シートを良好に貼り付けることができる。
次に、図6に示すように、ダイシングストリート22の中央部に対応する部分における裏面保護膜3に、レーザービームを照射するレーザー加工により、開口部23を格子状に形成する。この場合、後述するシリコン切削用の第2のブレード29の幅が例えば30μmであれば、開口部(W1)23の幅はそれよりもやや小さくて例えば25μmとする。しかし、後述する第2の溝(W3)30の幅と同じ30μmだとなお良い。次に、図6に示すものの上下を反転し、図7に示すように、封止膜13などが形成された面側を上に向ける。
次に、図8に示すように、外部接続用電極12の上面に半田バンプ14を形成する。次に、図9に示すように、裏面保護膜3の下面を、フィルム25の上面に接着層26が設けられたものからなるダイシングテープ24の接着層26の上面に貼り付ける。例として、フィルム25の厚さは約80μm、接着層26の厚さは5〜10μm程度である。
この場合、この貼り付け工程は真空チャンバー(図示せず)内において行うと、ダイシングテープ24の接着層26の一部が裏面保護膜3の開口部23内に入り込んで該開口部23を介して露出された半導体ウエハ21の下面の少なくとも一部に接着され、ひいては該開口部23を介して露出された半導体ウエハ21の下面をダイシングテープ24に確実に接着することができる。この結果、後述するダイシング工程における切断動作の安定度を増大することができる。ダイシングテープ24は、半導体ウエハ21を最終的に半導体装置に完全に個片化する際、各半導体装置がバラバラにならないように保持するために必要不可欠である。
次に、図10に示すダイシング装置を準備する。この場合、図10(A)は図9に示すものの平面図を示し、図10(B)は図10(A)のB−B線に沿う断面図を示し、図10(C)は図10(B)に示すものをチャックテーブル上に配置した状態の断面図を示す。半導体ウエハ21のサイズより大きい円形状のダイシングテープ24の上面のほぼ中央部に半導体ウエハ21の下面を貼り付ける。更に、ダイシングテープ24の外周部の下面にダイシングフレーム40を貼り付ける。これを、チャックテーブル41上に置き、ダイシングフレーム40をダイシングフレーム用治具42で固定する。
次に、後述する第1のブレード27がダイシングフレーム用治具42に当たらないように、ダイシングフレーム用治具42を下降させて、半導体ウエハ21の下面よりやや低い位置までダイシングフレーム40を引っ張る。次に、半導体ウエハ21をダイシングテープ24を介してチャックテーブル41の上面に真空吸着する。
次に、図11に示すように、第1のブレード27を準備する。この第1のブレード27は樹脂切削用の円盤状の砥石からなり、その厚さはダイシングストリート22の幅(例えば80μm)よりも小さく、例えば50μm程度となっている。第1のブレード27と、図示しないカメラと、を半導体ウエハ21上に配置する。第1のブレード27を回転させながら降下させ、半導体ウエハ21を載せたチャックテーブル41を動かすことにより、ダイシングストリート22に対応する部分における封止膜13および半導体ウエハ21の上面側を切削して第1の溝28を形成する。この場合、第1のブレード27は樹脂切削用であるが、シリカフィラーを含むエポキシ系樹脂などからなる封止膜13のみに第1の溝(W2)28を形成するのは加工上困難であるため、半導体ウエハ21の上面側に第1の溝(W2)28をなるべく浅く形成する。
次に、図12に示すように、第2のブレード29を準備する。この第2のブレード29はシリコン(半導体)切削用の円盤状の砥石からなり、その厚さは第1のブレードの幅(例えば50μm)よりもやや小さくて例えば30μmとなっている。そして、この第2のブレード29を用いて、ダイシングストリート22(第1の溝28の中央部)に対応する部分における半導体ウエハ21、裏面保護膜3およびダイシングテープ24の接着層26の上面側を切削して第2の溝(W3)30を形成し、ダイシングする。
この場合、接着層26の上面側を多少なりとも切り込まないと、完全に個片化し、半導体装置に分離することはできない。接着層26の上面側を第2のブレード29で切り込んだ際の目詰まりについてであるが、ダイシングテープ24のフィルム25の厚さ約80μmと異なり、接着層26の厚さは5〜10μm程度と薄い。従って、20〜40μmの厚さも持つ裏面保護膜3を切削することに比べると、接着層26の厚さは薄いので、多少の目詰まりは起こるが、それほど影響はない。
第2のブレード29はシリコン切削用であるが、エポキシ系樹脂などからなる裏面保護膜3には予め開口部23が形成されているため、第2のブレード29による裏面保護膜3に対する切削は開口部23の分だけ減少し、第2のブレード29の樹脂目詰まりのリスクを大幅に低減し、半導体ウエハ21の切削面のチッピング(欠け)を抑制することができる。半導体ウエハ21の下面全面を裏面保護膜3で覆うことにより、なお一層半導体ウエハ基板21の切削面のチッピング(欠け)を防止できる。しかし、裏面保護膜3の開口部(W1)23の幅と、半導体ウエハ21を切削して第2の溝(W3)20を形成しダイシングする第2のブレード29の幅とが同じであると更に良い。この結果、第2のブレード29のプリカットの頻度を減らすことができ、第2のブレード29の寿命を長くすることができる。
ところで、図12に示す状態では、半導体ウエハ21および裏面保護膜3はダイシングストリート22に対応する部分において完全に切断され、個々のシリコン基板1および裏面保護膜3に分離されている。そこで、次に、個々に分離されたシリコン基板1などをダイシングテープ24からピックアップすると、図2に示す半導体装置が複数個得られる。
(第2実施形態)
図13はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図2に示す半導体装置と大きく異なる点は、シリコン基板1の外縁部を除く下面に裏面保護膜3を設けた点である。
次に、この半導体装置の製造方法の一例について説明する。まず、図5に示す工程後に、図14に示すように、ダイシングストリート22に対応する部分における裏面保護膜3に、レーザービームを照射するレーザー加工により、開口部23を格子状に形成する。この場合、シリコン切削用のダイシングブレードの幅が例えば30μmであれば、開口部23の幅はそれと同じで30μmとする。次に、図14に示すものの上下を反転し、図15に示すように、封止膜13などが形成された面側を上に向ける。
次に、図16に示すように、外部接続用電極12の上面に半田バンプ14を形成する。次に、図17に示すように、裏面保護膜3の下面を、ダイシングテープ24の接着層26の上面に貼り付ける。この場合も、この貼り付け工程は真空チャンバー(図示せず)内において行うと、ダイシングテープ24の接着層26の一部が裏面保護膜3の開口部23内に入り込んで該開口部23を介して露出された半導体ウエハ21の下面の少なくとも一部に接着され、後述するダイシング工程における切断動作の安定度を増大することができる。
次に、図18に示すように、ブレード(第1のブレード)31を準備する。このブレード31は樹脂切削用の円盤状の砥石からなり、その厚さはダイシングストリート22の幅(例えば80μm)よりも小さくて例えば30μmとなっている。そして、このブレード31を用いて、ダイシングストリート22に対応する部分における封止膜13および半導体ウエハ21の上面側を切削して溝32を形成する。この場合も、ブレード31は樹脂切削用であるが、シリカフィラーを含むエポキシ系樹脂などからなる封止膜13のみに溝32を形成するのは加工上困難であるため、半導体ウエハ21の上面側に溝32をなるべく浅く形成する。
次に、図19に示すように、溝32を介して露出された半導体ウエハ21のダイシングストリート22の幅方向中央部に対応する部分に対してステルスダイシングを行なう。すなわち、半導体ウエハ21に対して透過性となる1000nm程度から長波長側の近赤外領域の波長のレーザービームを、対物レンズ光学系(図示せず)を用いて、ダイシングストリート22の幅方向中央部に対応する部分における半導体ウエハ21の内部に焦点を結ぶように集光して照射する。すると、ダイシングストリート22の幅方向中央部に対応する部分における半導体ウエハ21の厚さ方向の中央部に幅数μmのステルスダイシング層(垂直なクラック)33が形成される。
次に、図20に示すように、ダイシングテープ24をその周囲方向に引っ張って拡張すると、この拡張に応じて溝32の幅が広がり、半導体ウエハ21がステルスダイシング層33の部分で割断され、個々のシリコン基板1に分離される。このように、半導体ウエハ21内部から割断する方法であり、半導体ウエハを外部から切断するレーザーダイシングとは大きく異なっている。レーザーダイシングの殆どは、ダイシング対象材質に対して吸収の高い波長のレーザー光を使用しているため、レーザー加工時に熱が発生し、デバイス特性に影響を与えてしまう。その点、ステルスダイシングでは、半導体ウエハ内部の焦点付近までレーザー光を導光可能なため、半導体ウエハ表層部へのダメージがない。
この場合、ステルスダイシングであり、ブレードを用いていないため、ブレードを用いた場合の不都合を解消することができる。低ランニングコストでありながら、ダイシング速度は速く、半導体ウエハのチッピング(欠け)や発塵はない。次に、個々に分離されたシリコン基板1などをダイシングテープ24からピックアップすると、図13に示す半導体装置が複数個得られる。
(その他の実施形態)
半田バンプ14の形成時期は上記第1、第2実施形態に限定されるものではない。すなわち、図5に示すように、半導体ウエハ12の上面(底面)に裏面保護膜3を形成した後に、外部接続用電極12上に半田バンプ12を形成するようにしてもよい。ただし、この場合、ダイシングテープ24の接着層26の厚さは半田バンプ12を十分に覆うことができる厚さとする必要がある。また、上部金属層11上に外部接続用電極12を形成せずに、直接半田バンプ14を形成するようにしても良い。
1 シリコン基板(半導体基板)
2 外縁部
3 裏面保護膜
4 接続パッド
5 パッシベーション膜(絶縁膜)
7 保護膜(絶縁膜)
9 配線
12 外部接続用電極
13 封止膜
14 半田バンプ
21 半導体ウエハ
22 ダイシングストリート
23 開口部
24 ダイシングテープ
27 第1のブレード
28 第1の溝
29 第2のブレード
30 第2の溝
31 ブレード(第1のブレード)
40 ダイシングフレーム
41 チャックテーブル
42 ダイシングフレーム用治具

Claims (16)

  1. 半導体基板と、
    該半導体基板の一方の面側に設けられた封止膜と、
    前記半導体基板の他方の面側の少なくとも外縁部以外に設けられた裏面保護膜と、
    を具備することを特徴とする半導体装置。
  2. 請求項1に記載の発明において、
    前記半導体基板の一方の面に絶縁膜が設けられ、
    該絶縁膜上に配線が設けられ、
    該配線のランド上に外部接続用電極が設けられ、
    該外部接続用電極の周囲には前記封止膜が設けられていることを特徴とする半導体装置。
  3. 請求項1に記載の発明において、前記封止膜の側面は前記外縁部の垂直面と面一であることを特徴とする半導体装置。
  4. 請求項2に記載の発明において、前記外部接続用電極上に半田バンプが設けられていることを特徴とする半導体装置。
  5. 半導体ウエハの一方の面側に封止膜を形成するとともに、他方の面側に裏面保護膜を形成し、
    ダイシングストリートに対応する部分の前記裏面保護膜に開口部を形成し、
    前記ダイシングストリートに対応する部分の少なくとも前記封止膜に第1のブレードで溝を形成し、
    前記ダイシングストリートに対応する部分の少なくとも前記半導体ウエハを第2のブレードでダイシングすることを特徴とする半導体装置の製造方法。
  6. 請求項5に記載の発明において、前記半導体ウエハの一方の面側には、配線と、前記配線のランド上に設けられた外部接続用電極と、が設けられていることを特徴とする半導体装置の製造方法。
  7. 請求項5に記載の発明において、前記ダイシングストリートに対応する部分の前記裏面保護膜を第2のブレードでダイシングすることを特徴とする半導体装置の製造方法。
  8. 半導体ウエハの一方の面側に封止膜を形成するとともに、他方の面側に裏面保護膜を形成し、
    ダイシングストリートに対応する部分の前記裏面保護膜に開口部を形成し、
    前記ダイシングストリートに対応する部分の少なくとも前記封止膜に第1のブレードで溝を形成し、
    前記ダイシングストリートに対応する部分の少なくとも前記半導体ウエハをステルスダイシングにより分離することを特徴とする半導体装置の製造方法。
  9. 請求項8に記載の発明において、前記半導体ウエハの一方の面側には、配線と、前記配線のランド上に設けられた外部接続用電極と、が設けられていることを特徴とする半導体装置の製造方法。
  10. 請求項8に記載の発明において、前記ステルスダイシングは、前記裏面保護膜の下面をダイシングテープの上面に貼り付け、レーザービームを照射するレーザー加工により、前記溝の幅方向中央部に対応する部分における前記半導体ウエハの内部にステルスダイシング層を形成し、
    前記ダイシングテープを周囲方向に引っ張って拡張することにより、前記半導体ウエハを前記ステルスダイシング層の部分で割断して個々の半導体基板に分離することであることを特徴とする半導体装置の製造方法。
  11. 請求項5または8に記載の発明において、前記裏面保護膜への前記開口部の形成は、レーザービームを照射するレーザー加工により行うことを特徴とする半導体装置の製造方法。
  12. 請求項5または8に記載の発明において、前記裏面保護膜の形成は、樹脂シートを前記半導体ウエハの下面に貼り付けることにより行うことを特徴とする半導体装置の製造方法。
  13. 請求項5または8に記載の発明において、前記半導体ウエハを個々の半導体基板に分離する前に、前記裏面保護膜の下面をダイシングテープの上面に貼り付けることを特徴とする半導体装置の製造方法。
  14. 請求項5または8に記載の発明において、前記第1のブレードは樹脂切削用のブレードであり、前記第2のブレードは半導体切削用のブレードであることを特徴とする半導体装置の製造方法。
  15. 請求項7または9に記載の発明において、前記裏面保護膜に前記開口部を形成した後に、前記外部接続用電極上に半田バンプを形成することを特徴とする半導体装置の製造方法。
  16. 請求項7または9に記載の発明において、前記半導体ウエハの下面に前記裏面保護膜を形成した後に、前記外部接続用電極上に半田バンプを形成することを特徴とする半導体装置の製造方法。

JP2010213390A 2010-09-24 2010-09-24 半導体装置およびその製造方法 Pending JP2012069747A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010213390A JP2012069747A (ja) 2010-09-24 2010-09-24 半導体装置およびその製造方法
US13/232,180 US20120074565A1 (en) 2010-09-24 2011-09-14 Semiconductor device provided with rear protective film on other side of semiconductor substrate and manufacturing method of the same
CN2011102796337A CN102420195A (zh) 2010-09-24 2011-09-20 设有背面保护膜的半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010213390A JP2012069747A (ja) 2010-09-24 2010-09-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012069747A true JP2012069747A (ja) 2012-04-05

Family

ID=45869825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010213390A Pending JP2012069747A (ja) 2010-09-24 2010-09-24 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20120074565A1 (ja)
JP (1) JP2012069747A (ja)
CN (1) CN102420195A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008001952A1 (de) * 2008-05-23 2009-11-26 Robert Bosch Gmbh Verfahren zur Herstellung von vereinzelten, auf einem Siliziumsubstrat angeordneten mikromechanischen Bauteilen und hieraus hergestellte Bauteile
US9040389B2 (en) * 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
US9245804B2 (en) * 2012-10-23 2016-01-26 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (WLCSP)
US9432806B2 (en) 2012-12-04 2016-08-30 Ebay Inc. Dynamic geofence based on members within
CN103358032A (zh) * 2013-07-31 2013-10-23 江阴长电先进封装有限公司 一种cis产品的圆片级划片方法
US10318990B2 (en) 2014-04-01 2019-06-11 Ebay Inc. Selecting users relevant to a geofence
US9390993B2 (en) * 2014-08-15 2016-07-12 Broadcom Corporation Semiconductor border protection sealant
JP2017199834A (ja) * 2016-04-28 2017-11-02 株式会社ジェイデバイス 半導体パッケージ及び半導体パッケージの製造方法
CN107507803B (zh) * 2016-06-14 2020-02-07 中芯国际集成电路制造(上海)有限公司 封装方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
CN107342256A (zh) * 2017-06-26 2017-11-10 矽力杰半导体技术(杭州)有限公司 半导体工艺及半导体结构
TWI825080B (zh) * 2018-03-30 2023-12-11 日商琳得科股份有限公司 半導體晶片的製造方法
DE102020109149B4 (de) 2020-04-02 2025-01-16 Infineon Technologies Ag Verfahren mit Stealth-Dicing-Prozess zur Herstellung von MEMS-Halbleiterchips
JP2022034898A (ja) 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置の製造方法および半導体装置
US20230373018A1 (en) * 2022-05-23 2023-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dual blade configuration for wafer edge trimming process
US20230386954A1 (en) * 2022-05-24 2023-11-30 Mediatek Inc. Wafer level chip scale package with sidewall protection

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP3573048B2 (ja) * 2000-02-14 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP4856328B2 (ja) * 2001-07-13 2012-01-18 ローム株式会社 半導体装置の製造方法
US6896760B1 (en) * 2002-01-16 2005-05-24 Micron Technology, Inc. Fabrication of stacked microelectronic devices
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
US7301222B1 (en) * 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
US20080003718A1 (en) * 2006-06-30 2008-01-03 Erwin Remoblas Estepa Singulation Process for Block-Molded Packages
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4944642B2 (ja) * 2007-03-09 2012-06-06 株式会社ディスコ デバイスの製造方法
US7836954B2 (en) * 2008-12-19 2010-11-23 Halliburton Energy Services. Inc. Cement compositions comprising stevia retarders
US8524537B2 (en) * 2010-04-30 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming protective coating material over semiconductor wafer to reduce lamination tape residue

Also Published As

Publication number Publication date
US20120074565A1 (en) 2012-03-29
CN102420195A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
JP2012069747A (ja) 半導体装置およびその製造方法
CN100409411C (zh) 半导体器件的制造方法
US6448151B2 (en) Process for producing a large number of semiconductor chips from a semiconductor wafer
CN101026126A (zh) 半导体芯片制造方法
JP7701191B2 (ja) ウェーハの加工方法
KR102913479B1 (ko) 웨이퍼의 가공 방법
CN106992150A (zh) 晶片的加工方法
KR20200137971A (ko) 웨이퍼의 제조 방법 및 적층 디바이스칩의 제조 방법
JP6956788B2 (ja) 基板処理方法及び基板処理システム
JP5068705B2 (ja) 加工装置のチャックテーブル
CN107591361A (zh) 半导体器件芯片的制造方法
TWI732950B (zh) 晶圓的加工方法
JP2015097221A (ja) 加工方法
JP5197037B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2008028325A (ja) 半導体装置の製造方法
TW201935549A (zh) 晶圓之加工方法
JP6257979B2 (ja) ウェーハの分割方法
JP2007096115A (ja) 半導体装置の製造方法
JP6558973B2 (ja) デバイスチップの製造方法
TWI831886B (zh) 裝置晶片的製造方法
CN106783758A (zh) 晶片封装体及其制造方法
JP2014053351A (ja) ウエーハの加工方法
JP2011238818A (ja) ウエーハの加工方法
JP7687851B2 (ja) 積層デバイスチップの製造方法
JP2010093005A (ja) ウエーハの加工方法