JP2001093770A - 面実装型電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 半田実装する面実装型電子部品において、そ
の外郭周辺部にはみ出す半田溜りを無くし、同一実装基
板内で実装する他の電子部品との実装間隔を狭く、実装
基板の限られた面積での高密度実装に寄与することので
きる面実装型電子部品を提供することを目的とする。 【解決手段】 実装基板１４のランド１５に半田実装す
る積層セラミックコンデンサ１１において、実装基板１
４の実装面と相対する平面８を凹状面に窪ませると共
に、この凹状面の窪みの内側内方に所定の間隔を設けて
一対の外部電極１２を形成することにより同一実装基板
１４内で実装する他の電子部品との実装間隔を狭く、実
装基板１４の限られた面積での高密度実装に寄与するこ
とのできる面実装型電子部品が得られるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は実装基板のランド部
と半田実装される、例えば積層セラミックコンデンサ、
チップ抵抗、チップインダクタ、チップフィルタ等の面
実装型電子部品に関するものである。

【０００２】

【従来の技術】従来の面実装型電子部品は、特開平６−
３４９６６７号公報に記載されたものが知られている。
図１０、図１１、図１２に示すように、積層セラミック
コンデンサ３０の内部に形成したそれぞれの内部電極３
１の一方の端部に引き出し電極３２を設け、これを一層
おき交互に側面３３の相対向する両端部に露出させ、露
出させた引き出し電極３２部分にこれと電気的に接続す
る一対の外部電極３４を形成している。その積層セラミ
ックコンデンサ３０の外部電極３４を実装基板３５に半
田３７で固定するランド３６を積層セラミックコンデン
サ３０の外郭縁より外方に広げた実装基板３５が用いら
れていた。

【０００３】また、特開平１１−１１１５５６号公報に
記載されたものが知られている。図１３、図１４に示す
ように、積層セラミックコンデンサ３０の外部電極３４
を実装基板３５面と接する側面３３の外郭辺より内側
に、且つ、相互に所定間隔を設けて一対形成している。
これによると実装基板３５のランド３６を、積層セラミ
ックコンデンサ３０より外方に広くする必要がない。従
って積層セラミックコンデンサ３０を実装基板３５に半
田３７で固定した際に生じる半田フィレット３８は積層
セラミックコンデンサ３０より側方にはみ出すことが無
いとしている。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
特開平６−３４９６６７号公報に開示のものにおいて
は、積層セラミックコンデンサ３０を回路基板３５に半
田付け固定すると、図１２に示すように積層セラミック
コンデンサ３０の外郭縁より外方に半田フィレット３８
がはみだすため、同一回路基板３５内に隣接し、実装さ
れる他の電子部品およびそのランド３６を共に、前記半
田フィレット３８から離す必要があり、限られた面積の
回路基板３５内に電子部品を高密度実装する際の妨げと
なる。

【０００５】また、特開平１１−１１１５５６号公報に
開示のものにおいては、積層セラミックコンデンサ３０
を回路基板３５のランド３６に半田付け固定した際に半
田３７の量が多いと図１４に示すように積層セラミック
コンデンサ３０とランド３６の外側方に半田フィレット
３８を生じ、これが隣接する他の電子部品およびそのラ
ンド３６と短絡するケースが発生し好ましくない。

【０００６】本発明は上記従来の問題点を解決するもの
で、高密度実装が可能で隣接する電子部品やランドとの
短絡を防止する面実装型電子部品を提供することを目的
とするものである。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明は、実装基板のランド部と半田付け固定するこ
とにより実装される面実装型電子部品において、実装基
板の実装面と相対する部品本体の面に凹状面を設けると
共に、この凹状面の内側内方に所定の距離を置いて一対
の外部電極を設けた面実装型電子部品である。

【０００８】これにより、面実装型電子部品は一対の外
部電極を凹状面の内側内方に形成しているため、実装基
板に半田付け固定した場合余剰の半田は凹状面の内側方
向へ常に流れ込むために電子部品本体の外郭縁より外方
に半田がはみ出すことはなくなる。従って隣接する他の
電子部品やそのランド部と短絡が防止され、同一実装基
板内で高密度実装が可能となる。また半田凝固時の応力
による面実装型電子部品の素子立ち現象をも防止するこ
とが可能となる。またさらに電子部品と実装基板間の凹
状隙間が浮遊容量を小さくする効果もある。

【０００９】

【発明の実施の形態】本発明の請求項１に記載の発明
は、実装基板のランド部と半田付け固定することにより
実装される面実装型電子部品において、実装基板の実装
面と相対する部品本体の面に凹状面を設けると共に、こ
の凹状面の内側内方に所定の距離を置いて一対の外部電
極を設けた面実装型電子部品であり、この面実装型電子
部品は一対の外部電極を凹状面の内側内方に形成してい
るため、実装基板に半田付け固定した場合余剰の半田は
凹状面の内側方向へ常に流れ込むため、電子部品本体の
外郭縁より外方に半田がはみ出すことはなくなる。従っ
て隣接する他の電子部品やそのランド部と短絡が防止さ
れ、同一実装基板内で高密度実装が可能となる。また半
田凝固時の応力による面実装型電子部品の素子立ち現象
をも防止することが可能となる。またさらに電子部品と
実装基板間の凹状隙間が電子部品の浮遊容量を小さくす
る効果も有するものである。

【００１０】本発明の請求項２に記載の発明は、部品本
体の各表面と陵部を面取りした請求項１に記載の面実装
型電子部品であり、電子部品本体の面取りを施す際に、
面取り用のメディアとの衝突頻度の関係でその表側面と
稜部とでは摩耗量に差が生じ表側面を確実に凹状面に加
工することが可能となるという作用がある。

【００１１】本発明の請求項３に記載の発明は、外部電
極の各角部を曲線状にした請求項１または請求項２に記
載の面実装型電子部品であり、これにより電子部品を実
装基板のランド部に半田付け固定する際に、融解した半
田が凝固する時に外部電極の角部に発生しやすい糸引き
や半田溜り現象を防止することが可能となる。

【００１２】本発明の請求項４に記載の発明は、外部電
極の表面を半田メッキした請求項１から請求項３の何れ
か一つに記載の面実装型電子部品であり、これにより電
子部品を実装基板のランド部に半田付け固定する際に、
外部電極の表面の半田メッキ部と融解した半田とが馴染
み易くなり、電子部品をランド部に確実に半田付け固定
することが可能となる。

【００１３】本発明の請求項５に記載の発明は、凹状面
を方形状に窪ませた請求項１に記載の面実装型電子部品
であり、実装基板と相対する電子部品焼結体の特定の側
平面に機械加工を施し、電子部品と回路基板との間に所
定深さの方形状に窪ませることにより、電子部品の外部
電極間に発生する浮遊容量を小さくするという作用を有
するものである。

【００１４】本発明の請求項６に記載の発明は、方形状
の底部コーナー部を曲面状にした請求項５に記載の面実
装型電子部品であり、これにより方形状の底部内側内方
部に外部電極用ペーストを塗布する際に、電極ペースト
が底部コーナー部の塗布が容易となり、コーナー部に取
り込まれやすい気泡を除去することが可能となるという
作用を有するものである。

【００１５】本発明の請求項７に記載の発明は、凹状面
を円弧状に窪ませた請求項１に記載の面実装型電子部品
であり、電子部品焼結体の面取りを行う際に、焼結体の
側平面部は面取りメディアの衝突で焼結体の内方側に円
弧状に研磨され窪ませることができ、これにより実装基
板と相対する電子部品面との間に確実に隙間を形成する
ことができる。この窪みの深さは面取り時間で制御する
ことが可能であり、この窪みの深さで電子部品と実装基
板間に発生する浮遊容量を制御するという作用を有する
ものである。

【００１６】本発明の請求項８に記載の発明は、凹状面
の表面を粗面加工した請求項１に記載の面実装型電子部
品であり、電子部品の凹状の表面をサンドブラスト等を
用い粗面加工することにより、その内側内方に形成する
外部電極の固着力はより強くなるという作用を有するも
のである。

【００１７】本発明の請求項９に記載の発明は、部品本
体の長手方向に所定の距離を置いて一対の外部電極を設
けた請求項１に記載の面実装型電子部品であり、これに
より外部電極どうしの間の絶縁距離を長くし電極材料の
マイグレーションを防止するという作用を有するもので
ある。

【００１８】本発明の請求項１０に記載の発明は、部品
本体を内部に一対の外部電極を設けた凹状面と平行に複
数本の内部電極を形成し、外部電極と内部電極間に誘電
体材料を介在させた積層セラミックコンデンサ素子とし
た請求項１に記載の面実装型電子部品であり、外部電極
と内部電極との間に誘電体材料を介在させることによ
り、介在させた誘電体材料の誘電率及びその重なり面積
に比例した低容量のコンデンサが形成される。このコン
デンサは電子部品の外部電極と内部電極を電気的に接続
することなく形成できるので、高周波域での電子部品の
直列等価抵抗をより小さく抑えることが可能となるとい
う作用を有するものである。

【００１９】本発明の請求項１１に記載の発明は、一対
の外部電極を設けた凹状面の窪みの深さで静電容量を調
整した静電容量１０に記載の面実装型電子部品であり、
電子部品の側平面を機械加工または面取り加工で凹状面
に窪ませ、この深さで外部電極と内部電極間に介在させ
た誘電体の厚みを制御し、一対の外部電極と内部電極間
で生じる静電容量を容易に調整することが可能となると
いう作用を有するものである。

【００２０】本発明の請求項１２に記載の発明は、一対
の外部電極の一部を除去して静電容量を調整した請求項
１０に記載の面実装型電子部品であり、形成した外部電
極の一部をレーザー等で除去し、内部電極との重なり面
積を調整することで、外部電極と内部電極間で生じる静
電容量を所望の値に容易に調整することが可能となると
いう作用を有するものである。

【００２１】本発明の請求項１３に記載の発明は、一対
の外部電極間距離を外部電極と内部電極間に介在した誘
電体材料の厚み寸法より大きくした請求項１０に記載の
面実装型電子部品であり、これにより外部電極間に高電
圧を印加した時の絶縁破壊およびリーク現象は、絶縁距
離が短い外部電極と内部電極間の誘電体材料で発生す
る。従って外部電極間での絶縁破壊電圧およびリーク発
生電圧の低下を防ぐことができるという作用を有するも
のである。

【００２２】本発明の請求項１４に記載の発明は、部品
本体の内部に一対の外部電極を設けた凹状面と垂直に複
数層の誘電体層を介在させた複数本の内部電極を形成
し、内部電極の端部には部品の凹状面に露出する引き出
し電極を設け、更に引き出し電極と外部電極を接続した
積層セラミックコンデンサ素子とした請求項１に記載の
面実装型電子部品であり、電子部品の実装基板と相対向
する側平面を凹状面に加工することで、その内部に形成
した複数本の内部電極の各引出端子電極の端部を確実に
凹状面に露出させ、内部電極間に介在させた誘電体層で
高容量の積層セラミックコンデンサを得ることが可能と
なると共に、引出端子電極と外部電極とを確実に電気的
に接続することが可能となるという作用を有するもので
ある。

【００２３】本発明の請求項１５に記載の発明は、一対
の外部電極間距離を内部電極間に介在した誘電体層の厚
みより大きくした請求項１４に記載の面実装型電子部品
であり、これにより外部電極間に高電圧を印加した時の
絶縁破壊は、絶縁距離が短い内部電極間の誘電体層で発
生し、外部電極間での絶縁破壊電圧の低下を防ぐことが
できるという作用を有するものである。

【００２４】本発明の請求項１６に記載の発明は、一対
の外部電極を設けた凹状面と対向する他方の面を凹状に
窪ませて凹状面の内側内方に一対の外部電極を設けた請
求項１に記載の面実装型電子部品であり、これにより一
対の外部電極を相対向する側平面の凹状面にそれぞれ形
成するため、電子部品を実装基板へ実装する際に電子部
品の表裏の選択をすることが無くなるので実装が容易と
なる作用を有するものである。

【００２５】本発明の請求項１７に記載の発明は、部品
本体の表面の一対の外部電極間の凹状面を部品本体の表
面絶縁抵抗率より高い絶縁抵抗率を有する材料で覆った
請求項１に記載の面実装型電子部品であり、これによ
り、相対向する外部電極間の表面絶縁抵抗を高くするこ
とが可能となり、外部電極間でのマイグレーションの発
生が防止できるという作用を有するものである。

【００２６】本発明の請求項１８に記載の発明は、部品
本体の表面の一対の外部電極間の凹状面を高抵抗率材料
で平坦に覆った請求項１に記載の面実装型電子部品であ
り、これにより、電子部品を回路基板に実装する際の吸
着移動が容易となり、電子部品を所定の位置に確実に実
装することが可能となると共に、組立工数を低減できる
という作用を有するものである。

【００２７】本発明の請求項１９に記載の発明は、部品
本体の一対の外部電極を設けた面の幅寸法と対向する面
との厚み寸法が異なる構成とした請求項１に記載の面実
装型電子部品であり、これにより電子部品に対し外部電
極を形成する位置の識別が容易となり、所定位置に正し
く形成することができると共に、製造工数を低減できる
という作用を有するものである。

【００２８】本発明の請求項２０に記載の発明は、部品
本体の幅寸法が厚み寸法より大きい扁平型とした請求項
１に記載の面実装型電子部品であり、これにより電子部
品の幅方向と厚み方向を容易に識別し、実装基板の実装
面には部品本体の外部電極を形成した凹状面を、確実に
実装することが可能となるという作用を有するものであ
る。

【００２９】（実施の形態１）以下、本発明の一実施の
形態の面実装型電子部品について、積層セラミックコン
デンサを例に上げて図面を参照しながら説明する。

【００３０】図１は積層セラミックコンデンサ１１のグ
リーンチップ６の展開図、図２はグリーンチップ６の斜
視図、図３は面取り後の積層セラミックコンデンサ１１
の焼結体７の斜視図、図４は積層セラミックコンデンサ
１１の斜視図、図５は積層セラミックコンデンサ１１の
断面図、図６は積層セラミックコンデンサ１１を実装基
板１４に実装した状態を示す断面図である。

【００３１】図において、１はセラミックグリーンシー
ト、２は上部誘電体層、３は下部誘電体層、４は中間誘
電体層、５は内部電極、８は平面、９は側面、１０は端
面、１２は外部電極、１３はアクリル樹脂などの高絶縁
抵抗率の絶縁材料、１４は実装基板、１５はランド、１
６は半田、１７は隙間を示す。

【００３２】先ず、公知のドクターブレード法を用い、
誘電率１０００のセラミック誘電体材料を用いセラミッ
ク誘電体からなるセラミックグリーンシート１を作製す
る。

【００３３】次に、作製したセラミックグリーンシート
１を複数枚積層し上部誘電体層２、下部誘電体層３およ
び中間誘電体層４を作製する。

【００３４】次いで、下部誘電体層３面にセラミックグ
リーンシート１を積層し、その面に第一層目の内部電極
５を印刷し、その上に中間誘電体層４を積層、続いてそ
の上にセラミックグリーンシート１を積層し第一層目の
内部電極５と同様の第二層目の内部電極５を印刷し、最
後に上部誘電体層２を重ねて加圧積層して積層体グリー
ンブロック（図示せず）を作製する。

【００３５】その後、積層体グリーンブロックを所定形
状に切断し図２に示すグリーンチップ６を作製する。切
断されたグリーンチップ６は焼結後の寸法が幅１．６×
厚み１．０×長さ３．２ｍｍになるように調整した。

【００３６】次に、グリーンチップ６を所定温度で焼成
し焼結体（図示せず）を作製する。

【００３７】次いで、焼結体をアルミナボール（φ
２）、セラミック粉末、水と共にバレル研磨機で面取り
を行い、図３に示すように面取りされた焼結体７を作製
した。平面８は側面９および端面１０に比べ表面積が大
きいためバレル研磨のメディアで側面９や端面１０より
多く研磨され円弧状に窪んだ形状となっている。続いて
面取りを施した焼結体７を乾燥した後、平面８の表面を
更にサンドブラストを用い粗面加工を施した。

【００３８】その後、図４に示すように焼結体７の円弧
状に窪んだ平面８の長手方向に対し、その内側内方に上
部誘電体層２、下部誘電体層３の厚さより広い間隔を設
けて電極ペーストを塗布、焼付を行い一対の外部電極１
２を形成したのち、更にその表面に半田メッキ処理を施
した。尚、バレル研磨に変え機械加工で平面８を円弧状
または方形状に窪ませる方法を用いても良い。

【００３９】次に外部電極１２間に積層セラミックコン
デンサ１１本体より抵抗率が大きい、体積抵抗率が４×
１０¹⁴Ωｃｍのアクリル樹脂からなる絶縁材料１３を塗
布乾燥を行い、外部電極１２間が平坦になるようにして
幅１．６×厚み１．０×長さ３．２ｍｍの扁平状の１．
５ｐＦの積層セラミックコンデンサ１１を完成した。
尚、図４に示すように外部電極１２の各角部を外方に向
け曲線状にしたのは、積層セラミックコンデンサ１１を
実装基板１４のランド１５に半田付け実装した際に、外
部電極１２の角部に発生しやすい半田１６の糸引きや溜
りを防止するためである。また外部電極１２の表面に半
田メッキを施すのは、実装時に外部電極１２と半田１６
との馴染性を良くするためである。

【００４０】更に平面８の表面を粗面加工するのは外部
電極１２と焼結体７との固着力をより強くするためであ
る。また更に、外部電極１２間にアクリル樹脂からなる
絶縁材料１３膜を形成するのは、積層セラミックコンデ
ンサ１１の表面絶縁抵抗をより高くし外部電極１２間で
のマイグレーションの発生を防止すると共に、積層セラ
ミックコンデンサ１１を実装基板１４に実装する際の吸
着、移動を容易にし、積層セラミックコンデンサ１１を
所定の位置に確実に実装するためである。尚、高抵抗率
の材料としてアクリル樹脂に限定するものではない。

【００４１】この積層セラミックコンデンサ１１の静電
容量は、上部誘電体層２または下部誘電体層３を挟んで
内部電極５と外部電極１２の重なり面積に対応して発生
するため、外部電極１２の一部をレーザー等で除去し内
部電極５との重なり面積を調整することで、静電容量を
所望の値に容易に調整することができる。また、外部電
極１２と内部電極５間に介在する上部誘電体層２及び下
部誘電体層３の厚み、即ち平面８の窪みの深さは面取り
時間を制御することで容易に可変できるため、面取り時
間の調整方法においても静電容量を所望の値に容易に調
整することができる。更に、外部電極１２の間隔を上部
誘電体層２及び下部誘電体層３の厚みより広くしている
ため、外部電極１２間に高電圧を印加したとき絶縁破壊
及びリーク現象は、外部電極１２と内部電極５間で発生
し、外部電極１２間での絶縁破壊は発生しない。

【００４２】この積層セラミックコンデンサ１１を、図
６に示すように実装基板１４のランド１５上に半田ペー
ストを塗布した上に置き２４０℃に実装基板１４を加熱
すると、半田１６は溶融し円弧状に窪んだ平面８と実装
基板１４との間に生じた空間１７の方向に外部電極１２
に沿って流れ込む。このため余剰の半田１６は積層セラ
ミックコンデンサ１１の外郭周辺部にはみ出すことは無
い。従って、同一実装基板１４内に隣接し実装される他
の電子部品及びそのランド１５との短絡が防止され、高
密度実装が可能となる。また積層セラミックコンデンサ
１１は半田１６の凝固時の応力による素子立ち現象を防
止することが可能となる。更に積層セラミックコンデン
サ１１と実装基板１４との間に生じる窪み空間１７によ
り、全体の浮遊容量を小さくすることができる。また更
に、積層セラミックコンデンサ１１は外部電極１２を相
対向する主平面８の内側内方に形成し、しかも外部電極
１２間に絶縁材料１３を塗布し平坦にした扁平状である
ため幅方向と厚み方向の識別が容易で、しかも積層セラ
ミックコンデンサ１１の吸着、移動が容易となり外部電
極１２を形成した主平面８を実装基板１４に確実に、効
率的に実装することができるため、実装工数の低減が可
能となる。

【００４３】（実施の形態２）以下、本発明の実施の形
態２における面実装型電子部品について、積層セラミッ
クコンデンサを例に上げて図面を参照しながら説明す
る。

【００４４】図７は第二の実施の形態の積層セラミック
コンデンサ２６のグリーンチップの展開図、図８は方形
状の窪みを設けた積層セラミックコンデンサ２６の焼結
体２３の斜視図、図９は積層セラミックコンデンサ２６
を実装基板１４に実装した状態を示す断面図である。

【００４５】図において、１８は有効層、１９と２０は
無効層、２１は内部電極、２２は引き出し端子電極、２
４は主平面に設けた方形状の窪み、２５は方形状の窪み
２４のコーナー部を示す。

【００４６】先ず、実施の形態１で作製したセラミック
グリーンシート１を用い、これを複数枚積層し無効層１
９と２０を作製する。

【００４７】次に、図７に示すように無効層２０面に有
効層１８を積層し、その面に第一層目の引き出し端子電
極２２を有する内部電極２１を印刷した後、その上に有
効層１８を積層し、一層目の内部電極２１と対になる二
層目の内部電極２１の印刷を行う。このようにして交互
に前記操作を１７回繰り返した後、最後に無効層１９を
重ねて加圧積層して積層体グリーンブロック（図示せ
ず）を作製する。

【００４８】次いで、積層体グリーンブロックを、所定
形状に切断しグリーンチップ（図示せず）を作製する。
切断されたグリーンチップは焼結後の寸法が幅１．６×
厚み１．０×長さ３．２ｍｍになるように、かつ内部電
極２１の積層方向と垂直な両側面の両脇に引き出し端子
電極２２の端部が有効層１８を挟んで一層おき交互に露
出した構造となっている。

【００４９】その後、グリーンチップを所定温度で焼成
し焼結体（図示せず）を作製する。

【００５０】次に、引き出し端子電極２２の端部が露出
した焼結体の側面に、図８に示すように機械加工でコー
ナー部２５が円弧状の方形状の窪み２４を形成し、引き
出し端子電極２２の端部を完全に露出させた。尚、機械
加工に代えて実施の形態１と同様にバレル研磨で引き出
し端子電極２２の端部を露出させても良い。続いて方形
状の窪み２４の表面を更にサンドブラストを用い粗面加
工を施し、その後の工程で形成する外部電極１２の固着
強度が高くなるようにした。

【００５１】次いで、方形状の窪み２４の引き出し端子
電極２２の端部が露出したコーナー部２５部分に、電極
ペーストの塗布、焼付を行い一対の外部電極１２を形成
したのち、更にその表面に半田メッキ処理を施した。次
に外部電極１２間に積層セラミックコンデンサ２６の本
体より抵抗率が大きい、体積抵抗率が４×１０¹⁴Ωｃｍ
のアクリル樹脂からなる絶縁材料１３の塗布乾燥を行
い、外部電極１２間が平坦になるようにして幅１．６×
厚み１．０×長さ３．２ｍｍの静電容量１０ｎＦの扁平
状の積層セラミックコンデンサ２６を完成した。

【００５２】得られた積層セラミックコンデンサ２６は
外部電極１２が方形状の窪み２４のコーナー部２５に形
成されているため、形成した外部電極１２と焼結体２３
の接合部には気泡が存在することがない。また引き出し
端子電極２２は完全に方形状の窪み２４のコーナー部に
露出させ外部電極１２と接続しているため内部電極２１
と外部電極１２との電気的接続は問題がない。

【００５３】この積層セラミックコンデンサ２６を図９
に示すように、内部電極２１が実装基板１４の実装面に
垂直になるようにして、実施の形態１と同様に実装基板
１４のランド１５上に半田１６ペーストを塗布した上に
置き２４０℃に実装基板を加熱すると、半田１６は溶融
し、方形状の窪み２４と実装基板１４との間に生じた空
間１７の方向に外部電極１２に沿って流れ込む。このた
め余剰の半田１６は積層セラミックコンデンサ２６の外
郭周辺部にはみ出すことは無い。従って、同一基板内に
隣接し実装される他の電子部品及びそのランド１５との
短絡が防止され、高密度実装が可能となる。また積層セ
ラミックコンデンサ２６は半田１６の凝固時の応力によ
る素子立ち現象を防止することが可能となる。更に積層
セラミックコンデンサ２６と実装基板１４との間に生じ
る方形状の窪み２４により、全体の浮遊容量を小さくす
ることができる。尚、本実施の形態２において内部電極
２１を１７層積層し１０ｎＦを作製したがこの積層数及
び静電容量に限定されるものではない。

【００５４】

【発明の効果】以上のように本発明は、実装基板のラン
ド部と半田付け固定することにより実装される面実装型
電子部品において、実装基板の実装面と相対する部品本
体の面に凹状面を設けると共に、この凹状面の内側内方
に所定の距離を置いて一対の外部電極を設けた面実装型
電子部品であり、外部電極を電子部品の平面に形成した
窪みの内側内方に沿って形成しているため、実装基板に
半田付け固定すると余剰の半田は外部電極に沿って内側
方向へ常に流れ込み、従って電子部品の外郭周辺部に半
田がはみ出すことは無くなるので、同一実装基板に隣接
して実装される他の電子部品及びそのランドとの短絡を
防止することができ高密度実装が可能となると共に、半
田の凝固時の応力による素子立ち現象を防止することが
可能となる。また、電子部品平面と実装基板との空間が
電子部品の浮遊容量を小さくすることになり、特に高周
波帯域の低容量積層セラミックコンデンサとして信頼性
が高いものとなる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の積層セラミックコンデ
ンサのグリーンチップの展開図

【図２】同グリーンチップの斜視図

【図３】同平面を面取りし円弧状の窪みを形成した積層
セラミックコンデンサの焼結体の斜視図

【図４】同積層セラミックコンデンサの斜視図

【図５】同積層セラミックコンデンサの断面図

【図６】同積層セラミックコンデンサを回路基板に実装
した状態を示す断面図

【図７】同第二の実施の形態の積層セラミックコンデン
サのグリーンチップの展開図

【図８】同平面に方形状の窪みを形成した積層セラミッ
クコンデンサの焼結体の斜視図

【図９】同積層セラミックコンデンサを回路基板に実装
した状態を示す断面図

【図１０】従来の積層セラミックコンデンサのグリーン
チップの展開図

【図１１】同積層セラミックコンデンサの斜視図

【図１２】同積層セラミックコンデンサを回路基板に実
装した状態を示す断面図

【図１３】同他の従来例の積層セラミックコンデンサの
斜視図

【図１４】同他の従来例の積層セラミックコンデンサを
回路基板に実装した状態を示す断面図

【符号の説明】

１ セラミックグリーンシート ２ 上部誘電体層 ３ 下部誘電体層 ４ 中間誘電体層 ５，２１ 内部電極 ６ グリーンチップ ７ 面取りを施した焼結体 ８ 平面 ９ 側面 １０ 端面 １１，２６ 積層セラミックコンデンサ １２ 外部電極 １３ 絶縁材料 １４ 実装基板 １５ ランド １６ 半田 １７ 空間 １８ 有効層 １９ 無効層 ２０ 無効層 ２２ 引き出し端子電極 ２３ 方形状の加工を施した焼結体 ２４ 方形状の窪み ２５ 方形状の窪みのコーナー部

フロントページの続き Ｆターム(参考） 5E001 AB03 AD03 AF03 AF06 AG00 AG01 AH01 AH05 AH06 AH09 AJ01 AJ04 5E082 AA01 AB03 BC12 BC36 BC40 EE04 EE35 FG06 FG26 FG54 GG10 GG11 GG26 GG27 HH26 HH43 HH47 HH51 JJ03 JJ05 JJ12 JJ23 LL02 LL03 MM22 PP09

Claims (20)

【特許請求の範囲】
1. 【請求項１】 実装基板のランド部と半田付け固定する
   ことにより実装される面実装型電子部品において、実装
   基板の実装面と相対する部品本体の面に凹状面を設ける
   と共に、この凹状面の内側内方に所定の距離を置いて一
   対の外部電極を設けた面実装型電子部品。
2. 【請求項２】 部品本体の各表面と陵部を面取りした請
   求項１に記載の面実装型電子部品。
3. 【請求項３】 外部電極の各角部を曲線状にした請求項
   １または請求項２に記載の面実装型電子部品。
4. 【請求項４】 外部電極の表面を半田メッキした請求項
   １から請求項３の何れか一つに記載の面実装型電子部
   品。
5. 【請求項５】 凹状面を方形状に窪ませた請求項１に記
   載の面実装型電子部品。
6. 【請求項６】 方形状の底部コーナー部を曲面状にした
   請求項５に記載の面実装型電子部品。
7. 【請求項７】 凹状面を円弧状に窪ませた請求項１に記
   載の面実装型電子部品。
8. 【請求項８】 凹状面の表面を粗面加工した請求項１に
   記載の面実装型電子部品。
9. 【請求項９】 部品本体の長手方向に所定の距離を置い
   て一対の外部電極を設けた請求項１に記載の面実装型電
   子部品。
10. 【請求項１０】 部品本体を内部に一対の外部電極を設
    けた凹状面と平行に複数本の内部電極を形成し、外部電
    極と内部電極間に誘電体材料を介在させた積層セラミッ
    クコンデンサ素子とした請求項１に記載の面実装型電子
    部品。
11. 【請求項１１】 一対の外部電極を設けた凹状面の窪み
    の深さで静電容量を調整した静電容量１０に記載の面実
    装型電子部品。
12. 【請求項１２】 一対の外部電極の一部を除去して静電
    容量を調整した請求項１０に記載の面実装型電子部品。
13. 【請求項１３】 一対の外部電極間距離を外部電極と内
    部電極間に介在した誘電体材料の厚み寸法より大きくし
    た請求項１０に記載の面実装型電子部品。
14. 【請求項１４】 部品本体を、内部に一対の外部電極を
    設けた凹状面と垂直に複数層の誘電体層を介在させた複
    数本の内部電極を形成し内部電極の端部には部品の凹状
    面に露出する引き出し電極を設け、更に引き出し電極と
    外部電極を接続した積層セラミックコンデンサ素子とし
    た請求項１に記載の面実装型電子部品。
15. 【請求項１５】 一対の外部電極間距離を内部電極間に
    介在した誘電体層の厚みより大きくした請求項１４に記
    載の面実装型電子部品。
16. 【請求項１６】 一対の外部電極を設けた凹状面と対向
    する他方の面を凹状に窪ませて凹状面の内側内方に一対
    の外部電極を設けた請求項１に記載の面実装型電子部
    品。
17. 【請求項１７】 部品本体の表面の一対の外部電極間の
    凹状面を部品本体の表面絶縁抵抗率より高い絶縁抵抗率
    を有する材料で覆った請求項１に記載の面実装型電子部
    品。
18. 【請求項１８】 部品本体の表面の一対の外部電極間の
    凹状面を高抵抗率材料で平坦に覆った請求項１に記載の
    面実装型電子部品。
19. 【請求項１９】 部品本体の一対の外部電極を設けた面
    の幅寸法と対向する面との厚み寸法が異なる構成とした
    請求項１に記載の面実装型電子部品。
20. 【請求項２０】 部品本体の幅寸法が厚み寸法より大き
    い扁平型とした請求項１に記載の面実装型電子部品。