[go: up one dir, main page]

JP2001093770A - Surface mount type electronic components - Google Patents

Surface mount type electronic components

Info

Publication number
JP2001093770A
JP2001093770A JP27081099A JP27081099A JP2001093770A JP 2001093770 A JP2001093770 A JP 2001093770A JP 27081099 A JP27081099 A JP 27081099A JP 27081099 A JP27081099 A JP 27081099A JP 2001093770 A JP2001093770 A JP 2001093770A
Authority
JP
Japan
Prior art keywords
electronic component
external electrodes
pair
component according
mounted electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27081099A
Other languages
Japanese (ja)
Inventor
Yukihito Yamashita
由起人 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27081099A priority Critical patent/JP2001093770A/en
Publication of JP2001093770A publication Critical patent/JP2001093770A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【課題】 半田実装する面実装型電子部品において、そ
の外郭周辺部にはみ出す半田溜りを無くし、同一実装基
板内で実装する他の電子部品との実装間隔を狭く、実装
基板の限られた面積での高密度実装に寄与することので
きる面実装型電子部品を提供することを目的とする。 【解決手段】 実装基板14のランド15に半田実装す
る積層セラミックコンデンサ11において、実装基板1
4の実装面と相対する平面8を凹状面に窪ませると共
に、この凹状面の窪みの内側内方に所定の間隔を設けて
一対の外部電極12を形成することにより同一実装基板
14内で実装する他の電子部品との実装間隔を狭く、実
装基板14の限られた面積での高密度実装に寄与するこ
とのできる面実装型電子部品が得られるものである。
(57) [Summary] In a surface mount electronic component to be solder-mounted, a solder pool protruding from an outer peripheral portion is eliminated, and a mounting interval with another electronic component mounted in the same mounting substrate is narrowed, so that a mounting substrate is provided. It is an object of the present invention to provide a surface-mounted electronic component that can contribute to high-density mounting in a limited area. SOLUTION: In a multilayer ceramic capacitor 11 to be solder-mounted on a land 15 of a mounting board 14, a mounting board 1 is provided.
The flat surface 8 facing the mounting surface of the substrate 4 is recessed into a concave surface, and a pair of external electrodes 12 are formed inside the concave of the concave surface at a predetermined interval to form a pair of external electrodes 12 so as to be mounted on the same mounting substrate 14. Thus, a surface mounting type electronic component that can contribute to high-density mounting in a limited area of the mounting board 14 with a narrow mounting interval with other electronic components is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は実装基板のランド部
と半田実装される、例えば積層セラミックコンデンサ、
チップ抵抗、チップインダクタ、チップフィルタ等の面
実装型電子部品に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic capacitor,
The present invention relates to a surface mount electronic component such as a chip resistor, a chip inductor, and a chip filter.

【0002】[0002]

【従来の技術】従来の面実装型電子部品は、特開平6−
349667号公報に記載されたものが知られている。
図10、図11、図12に示すように、積層セラミック
コンデンサ30の内部に形成したそれぞれの内部電極3
1の一方の端部に引き出し電極32を設け、これを一層
おき交互に側面33の相対向する両端部に露出させ、露
出させた引き出し電極32部分にこれと電気的に接続す
る一対の外部電極34を形成している。その積層セラミ
ックコンデンサ30の外部電極34を実装基板35に半
田37で固定するランド36を積層セラミックコンデン
サ30の外郭縁より外方に広げた実装基板35が用いら
れていた。
2. Description of the Related Art Conventional surface mount electronic components are disclosed in
The one described in Japanese Patent No. 349667 is known.
As shown in FIGS. 10, 11 and 12, each internal electrode 3 formed inside the multilayer ceramic capacitor 30 is formed.
A pair of external electrodes are provided at one end of one of the electrodes and alternately exposed at opposite ends of the side surface 33 alternately, and electrically connected to the exposed part of the extracted electrode 32. 34 are formed. A mounting board 35 is used in which lands 36 for fixing external electrodes 34 of the multilayer ceramic capacitor 30 to a mounting board 35 with solder 37 are extended outward from the outer edge of the multilayer ceramic capacitor 30.

【0003】また、特開平11−111556号公報に
記載されたものが知られている。図13、図14に示す
ように、積層セラミックコンデンサ30の外部電極34
を実装基板35面と接する側面33の外郭辺より内側
に、且つ、相互に所定間隔を設けて一対形成している。
これによると実装基板35のランド36を、積層セラミ
ックコンデンサ30より外方に広くする必要がない。従
って積層セラミックコンデンサ30を実装基板35に半
田37で固定した際に生じる半田フィレット38は積層
セラミックコンデンサ30より側方にはみ出すことが無
いとしている。
[0003] Further, the one described in JP-A-11-111556 is known. As shown in FIG. 13 and FIG.
Are formed inside the outer side of the side surface 33 that is in contact with the surface of the mounting board 35 and at a predetermined interval from each other.
According to this, it is not necessary to make the land 36 of the mounting board 35 wider than the multilayer ceramic capacitor 30. Therefore, the solder fillet 38 generated when the multilayer ceramic capacitor 30 is fixed to the mounting board 35 with the solder 37 does not protrude from the multilayer ceramic capacitor 30 to the side.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
特開平6−349667号公報に開示のものにおいて
は、積層セラミックコンデンサ30を回路基板35に半
田付け固定すると、図12に示すように積層セラミック
コンデンサ30の外郭縁より外方に半田フィレット38
がはみだすため、同一回路基板35内に隣接し、実装さ
れる他の電子部品およびそのランド36を共に、前記半
田フィレット38から離す必要があり、限られた面積の
回路基板35内に電子部品を高密度実装する際の妨げと
なる。
However, in the prior art disclosed in Japanese Patent Application Laid-Open No. 6-349667, when the multilayer ceramic capacitor 30 is fixed to the circuit board 35 by soldering, as shown in FIG. 30 solder fillet 38 outside the outer edge
In order to protrude, it is necessary to separate both the other electronic components mounted on the same circuit board 35 and the lands 36 from the solder fillet 38, and the electronic components are placed in the circuit board 35 having a limited area. This hinders high-density mounting.

【0005】また、特開平11−111556号公報に
開示のものにおいては、積層セラミックコンデンサ30
を回路基板35のランド36に半田付け固定した際に半
田37の量が多いと図14に示すように積層セラミック
コンデンサ30とランド36の外側方に半田フィレット
38を生じ、これが隣接する他の電子部品およびそのラ
ンド36と短絡するケースが発生し好ましくない。
[0005] Further, in the device disclosed in Japanese Patent Application Laid-Open No. 11-111556, a multilayer ceramic capacitor 30 is disclosed.
When solder is fixed to the land 36 of the circuit board 35 and the amount of the solder 37 is large, a solder fillet 38 is formed outside the multilayer ceramic capacitor 30 and the land 36 as shown in FIG. It is not preferable because a short circuit occurs between the component and the land 36 thereof.

【0006】本発明は上記従来の問題点を解決するもの
で、高密度実装が可能で隣接する電子部品やランドとの
短絡を防止する面実装型電子部品を提供することを目的
とするものである。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a surface-mount type electronic component capable of high-density mounting and preventing a short circuit with an adjacent electronic component or land. is there.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に本発明は、実装基板のランド部と半田付け固定するこ
とにより実装される面実装型電子部品において、実装基
板の実装面と相対する部品本体の面に凹状面を設けると
共に、この凹状面の内側内方に所定の距離を置いて一対
の外部電極を設けた面実装型電子部品である。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a surface mount type electronic component which is mounted by soldering and fixing to a land portion of a mounting substrate. This is a surface-mounted electronic component in which a concave surface is provided on the surface of the component body and a pair of external electrodes are provided at a predetermined distance inside the concave surface.

【0008】これにより、面実装型電子部品は一対の外
部電極を凹状面の内側内方に形成しているため、実装基
板に半田付け固定した場合余剰の半田は凹状面の内側方
向へ常に流れ込むために電子部品本体の外郭縁より外方
に半田がはみ出すことはなくなる。従って隣接する他の
電子部品やそのランド部と短絡が防止され、同一実装基
板内で高密度実装が可能となる。また半田凝固時の応力
による面実装型電子部品の素子立ち現象をも防止するこ
とが可能となる。またさらに電子部品と実装基板間の凹
状隙間が浮遊容量を小さくする効果もある。
Accordingly, since the surface-mount type electronic component has a pair of external electrodes formed inside the concave surface, when soldered and fixed to the mounting board, the excess solder always flows inward of the concave surface. Therefore, the solder does not protrude outside the outer edge of the electronic component body. Therefore, a short circuit with another adjacent electronic component or its land is prevented, and high-density mounting can be performed on the same mounting substrate. Also, it is possible to prevent the element standing phenomenon of the surface mount electronic component due to the stress at the time of solder solidification. Further, the concave gap between the electronic component and the mounting board has an effect of reducing the stray capacitance.

【0009】[0009]

【発明の実施の形態】本発明の請求項1に記載の発明
は、実装基板のランド部と半田付け固定することにより
実装される面実装型電子部品において、実装基板の実装
面と相対する部品本体の面に凹状面を設けると共に、こ
の凹状面の内側内方に所定の距離を置いて一対の外部電
極を設けた面実装型電子部品であり、この面実装型電子
部品は一対の外部電極を凹状面の内側内方に形成してい
るため、実装基板に半田付け固定した場合余剰の半田は
凹状面の内側方向へ常に流れ込むため、電子部品本体の
外郭縁より外方に半田がはみ出すことはなくなる。従っ
て隣接する他の電子部品やそのランド部と短絡が防止さ
れ、同一実装基板内で高密度実装が可能となる。また半
田凝固時の応力による面実装型電子部品の素子立ち現象
をも防止することが可能となる。またさらに電子部品と
実装基板間の凹状隙間が電子部品の浮遊容量を小さくす
る効果も有するものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a surface-mount type electronic component mounted by soldering and fixing to a land portion of a mounting substrate, wherein the component facing the mounting surface of the mounting substrate is provided. A surface-mounted electronic component having a concave surface on the surface of the main body and a pair of external electrodes provided at a predetermined distance inside the concave surface, the surface-mounted electronic component being a pair of external electrodes. Is formed inside the concave surface, so if soldered and fixed to the mounting board, excess solder will always flow inward of the concave surface, so that the solder will protrude outside the outer edge of the electronic component body Is gone. Therefore, a short circuit with another adjacent electronic component or its land is prevented, and high-density mounting can be performed on the same mounting substrate. Also, it is possible to prevent the element standing phenomenon of the surface mount electronic component due to the stress at the time of solder solidification. Further, the concave gap between the electronic component and the mounting board has an effect of reducing the stray capacitance of the electronic component.

【0010】本発明の請求項2に記載の発明は、部品本
体の各表面と陵部を面取りした請求項1に記載の面実装
型電子部品であり、電子部品本体の面取りを施す際に、
面取り用のメディアとの衝突頻度の関係でその表側面と
稜部とでは摩耗量に差が生じ表側面を確実に凹状面に加
工することが可能となるという作用がある。
According to a second aspect of the present invention, there is provided the surface-mounted electronic component according to the first aspect, wherein each surface and the ridge of the component main body are chamfered.
Due to the frequency of collision with the chamfering medium, there is a difference in the amount of wear between the front side surface and the ridge, so that the front side surface can be reliably processed into a concave surface.

【0011】本発明の請求項3に記載の発明は、外部電
極の各角部を曲線状にした請求項1または請求項2に記
載の面実装型電子部品であり、これにより電子部品を実
装基板のランド部に半田付け固定する際に、融解した半
田が凝固する時に外部電極の角部に発生しやすい糸引き
や半田溜り現象を防止することが可能となる。
According to a third aspect of the present invention, there is provided the surface-mounted electronic component according to the first or second aspect, wherein each corner of the external electrode is curved. When soldering and fixing to the land portion of the substrate, it is possible to prevent stringing and solder pooling phenomena that are likely to occur at the corners of the external electrode when the molten solder solidifies.

【0012】本発明の請求項4に記載の発明は、外部電
極の表面を半田メッキした請求項1から請求項3の何れ
か一つに記載の面実装型電子部品であり、これにより電
子部品を実装基板のランド部に半田付け固定する際に、
外部電極の表面の半田メッキ部と融解した半田とが馴染
み易くなり、電子部品をランド部に確実に半田付け固定
することが可能となる。
According to a fourth aspect of the present invention, there is provided the surface-mounted electronic component according to any one of the first to third aspects, wherein the surface of the external electrode is plated with solder. When soldering and fixing to the land part of the mounting board,
The solder plating portion on the surface of the external electrode and the melted solder are easily compatible, and the electronic component can be securely soldered and fixed to the land portion.

【0013】本発明の請求項5に記載の発明は、凹状面
を方形状に窪ませた請求項1に記載の面実装型電子部品
であり、実装基板と相対する電子部品焼結体の特定の側
平面に機械加工を施し、電子部品と回路基板との間に所
定深さの方形状に窪ませることにより、電子部品の外部
電極間に発生する浮遊容量を小さくするという作用を有
するものである。
According to a fifth aspect of the present invention, there is provided the surface-mounted electronic component according to the first aspect, wherein the concave surface is depressed into a square shape, and the electronic component sintered body facing the mounting substrate is specified. Machined on the side plane of, and has the effect of reducing the stray capacitance generated between the external electrodes of the electronic component by recessing it into a rectangular shape with a predetermined depth between the electronic component and the circuit board. is there.

【0014】本発明の請求項6に記載の発明は、方形状
の底部コーナー部を曲面状にした請求項5に記載の面実
装型電子部品であり、これにより方形状の底部内側内方
部に外部電極用ペーストを塗布する際に、電極ペースト
が底部コーナー部の塗布が容易となり、コーナー部に取
り込まれやすい気泡を除去することが可能となるという
作用を有するものである。
According to a sixth aspect of the present invention, there is provided the surface-mounted electronic component according to the fifth aspect, wherein the square bottom corner is curved. When the external electrode paste is applied to the base material, the electrode paste has an effect of facilitating the application of the electrode paste to the bottom corner portion and removing bubbles which are easily taken into the corner portion.

【0015】本発明の請求項7に記載の発明は、凹状面
を円弧状に窪ませた請求項1に記載の面実装型電子部品
であり、電子部品焼結体の面取りを行う際に、焼結体の
側平面部は面取りメディアの衝突で焼結体の内方側に円
弧状に研磨され窪ませることができ、これにより実装基
板と相対する電子部品面との間に確実に隙間を形成する
ことができる。この窪みの深さは面取り時間で制御する
ことが可能であり、この窪みの深さで電子部品と実装基
板間に発生する浮遊容量を制御するという作用を有する
ものである。
According to a seventh aspect of the present invention, there is provided the surface-mounted electronic component according to the first aspect, wherein the concave surface is depressed in an arc shape. The side surface portion of the sintered body can be polished in an arc shape on the inner side of the sintered body by the collision of the chamfering media and can be depressed, thereby ensuring a gap between the mounting board and the opposing electronic component surface. Can be formed. The depth of the dent can be controlled by the chamfering time, and has the effect of controlling the stray capacitance generated between the electronic component and the mounting board by the depth of the dent.

【0016】本発明の請求項8に記載の発明は、凹状面
の表面を粗面加工した請求項1に記載の面実装型電子部
品であり、電子部品の凹状の表面をサンドブラスト等を
用い粗面加工することにより、その内側内方に形成する
外部電極の固着力はより強くなるという作用を有するも
のである。
The invention according to claim 8 of the present invention is the surface mount type electronic component according to claim 1, wherein the surface of the concave surface is roughened, and the concave surface of the electronic component is roughened by sandblasting or the like. The surface processing has the effect of increasing the fixing force of the external electrode formed inside and inside.

【0017】本発明の請求項9に記載の発明は、部品本
体の長手方向に所定の距離を置いて一対の外部電極を設
けた請求項1に記載の面実装型電子部品であり、これに
より外部電極どうしの間の絶縁距離を長くし電極材料の
マイグレーションを防止するという作用を有するもので
ある。
According to a ninth aspect of the present invention, there is provided the surface-mounted electronic component according to the first aspect, wherein a pair of external electrodes are provided at a predetermined distance in a longitudinal direction of the component body. This has the effect of increasing the insulation distance between the external electrodes and preventing migration of the electrode material.

【0018】本発明の請求項10に記載の発明は、部品
本体を内部に一対の外部電極を設けた凹状面と平行に複
数本の内部電極を形成し、外部電極と内部電極間に誘電
体材料を介在させた積層セラミックコンデンサ素子とし
た請求項1に記載の面実装型電子部品であり、外部電極
と内部電極との間に誘電体材料を介在させることによ
り、介在させた誘電体材料の誘電率及びその重なり面積
に比例した低容量のコンデンサが形成される。このコン
デンサは電子部品の外部電極と内部電極を電気的に接続
することなく形成できるので、高周波域での電子部品の
直列等価抵抗をより小さく抑えることが可能となるとい
う作用を有するものである。
According to a tenth aspect of the present invention, a plurality of internal electrodes are formed in parallel with a concave surface provided with a pair of external electrodes inside a component body, and a dielectric material is provided between the external electrodes. The surface-mounted electronic component according to claim 1, wherein the multilayer ceramic capacitor element has a dielectric material interposed therebetween, wherein the dielectric material is interposed between the external electrode and the internal electrode. A low-capacitance capacitor is formed which is proportional to the dielectric constant and its overlapping area. Since this capacitor can be formed without electrically connecting the external electrode and the internal electrode of the electronic component, it has an effect that the series equivalent resistance of the electronic component in a high-frequency range can be further reduced.

【0019】本発明の請求項11に記載の発明は、一対
の外部電極を設けた凹状面の窪みの深さで静電容量を調
整した静電容量10に記載の面実装型電子部品であり、
電子部品の側平面を機械加工または面取り加工で凹状面
に窪ませ、この深さで外部電極と内部電極間に介在させ
た誘電体の厚みを制御し、一対の外部電極と内部電極間
で生じる静電容量を容易に調整することが可能となると
いう作用を有するものである。
According to an eleventh aspect of the present invention, there is provided a surface-mounted electronic component according to the capacitance 10, wherein the capacitance is adjusted by adjusting the depth of a concave portion provided with a pair of external electrodes. ,
The side plane of the electronic component is recessed into a concave surface by machining or chamfering, and the depth of the dielectric material interposed between the external electrode and the internal electrode is controlled at this depth, which occurs between a pair of external electrodes and the internal electrode This has the effect that the capacitance can be easily adjusted.

【0020】本発明の請求項12に記載の発明は、一対
の外部電極の一部を除去して静電容量を調整した請求項
10に記載の面実装型電子部品であり、形成した外部電
極の一部をレーザー等で除去し、内部電極との重なり面
積を調整することで、外部電極と内部電極間で生じる静
電容量を所望の値に容易に調整することが可能となると
いう作用を有するものである。
According to a twelfth aspect of the present invention, there is provided the surface-mounted electronic component according to the tenth aspect, wherein a part of the pair of external electrodes is removed to adjust the capacitance. By removing a part of the surface with a laser or the like and adjusting the overlapping area with the internal electrode, it is possible to easily adjust the capacitance generated between the external electrode and the internal electrode to a desired value. Have

【0021】本発明の請求項13に記載の発明は、一対
の外部電極間距離を外部電極と内部電極間に介在した誘
電体材料の厚み寸法より大きくした請求項10に記載の
面実装型電子部品であり、これにより外部電極間に高電
圧を印加した時の絶縁破壊およびリーク現象は、絶縁距
離が短い外部電極と内部電極間の誘電体材料で発生す
る。従って外部電極間での絶縁破壊電圧およびリーク発
生電圧の低下を防ぐことができるという作用を有するも
のである。
According to a thirteenth aspect of the present invention, the distance between the pair of external electrodes is made larger than the thickness of the dielectric material interposed between the external electrodes and the internal electrodes. This is a component, whereby the dielectric breakdown and the leak phenomenon when a high voltage is applied between the external electrodes occur in the dielectric material between the external electrode and the internal electrode having a short insulation distance. Therefore, it has the function of preventing the breakdown voltage and the leak generation voltage between the external electrodes from being lowered.

【0022】本発明の請求項14に記載の発明は、部品
本体の内部に一対の外部電極を設けた凹状面と垂直に複
数層の誘電体層を介在させた複数本の内部電極を形成
し、内部電極の端部には部品の凹状面に露出する引き出
し電極を設け、更に引き出し電極と外部電極を接続した
積層セラミックコンデンサ素子とした請求項1に記載の
面実装型電子部品であり、電子部品の実装基板と相対向
する側平面を凹状面に加工することで、その内部に形成
した複数本の内部電極の各引出端子電極の端部を確実に
凹状面に露出させ、内部電極間に介在させた誘電体層で
高容量の積層セラミックコンデンサを得ることが可能と
なると共に、引出端子電極と外部電極とを確実に電気的
に接続することが可能となるという作用を有するもので
ある。
According to a fourteenth aspect of the present invention, a plurality of internal electrodes having a plurality of dielectric layers interposed perpendicularly to a concave surface provided with a pair of external electrodes are formed inside a component body. 2. The surface-mounted electronic component according to claim 1, wherein a lead-out electrode exposed on the concave surface of the component is provided at an end of the internal electrode, and the multilayer ceramic capacitor element is further connected to the lead-out electrode and an external electrode. By processing the side plane facing the component mounting board into a concave surface, the ends of each of the lead terminal electrodes of the plurality of internal electrodes formed inside are reliably exposed to the concave surface, and between the internal electrodes. With the interposed dielectric layer, it is possible to obtain a high-capacity multilayer ceramic capacitor, and it is possible to reliably and electrically connect the extraction terminal electrode and the external electrode.

【0023】本発明の請求項15に記載の発明は、一対
の外部電極間距離を内部電極間に介在した誘電体層の厚
みより大きくした請求項14に記載の面実装型電子部品
であり、これにより外部電極間に高電圧を印加した時の
絶縁破壊は、絶縁距離が短い内部電極間の誘電体層で発
生し、外部電極間での絶縁破壊電圧の低下を防ぐことが
できるという作用を有するものである。
According to a fifteenth aspect of the present invention, there is provided the surface-mounted electronic component according to the fourteenth aspect, wherein the distance between the pair of external electrodes is larger than the thickness of the dielectric layer interposed between the internal electrodes. As a result, the dielectric breakdown when a high voltage is applied between the external electrodes occurs in the dielectric layer between the internal electrodes, which has a short insulation distance, and the dielectric breakdown voltage between the external electrodes can be prevented from lowering. Have

【0024】本発明の請求項16に記載の発明は、一対
の外部電極を設けた凹状面と対向する他方の面を凹状に
窪ませて凹状面の内側内方に一対の外部電極を設けた請
求項1に記載の面実装型電子部品であり、これにより一
対の外部電極を相対向する側平面の凹状面にそれぞれ形
成するため、電子部品を実装基板へ実装する際に電子部
品の表裏の選択をすることが無くなるので実装が容易と
なる作用を有するものである。
In the invention according to claim 16 of the present invention, the other surface opposite to the concave surface on which the pair of external electrodes is provided is depressed to form a pair of external electrodes inside the concave surface. The surface-mounted electronic component according to claim 1, wherein the pair of external electrodes are formed on the concave surfaces of the opposing side planes, respectively. Since there is no need to make a selection, there is an effect that the mounting becomes easy.

【0025】本発明の請求項17に記載の発明は、部品
本体の表面の一対の外部電極間の凹状面を部品本体の表
面絶縁抵抗率より高い絶縁抵抗率を有する材料で覆った
請求項1に記載の面実装型電子部品であり、これによ
り、相対向する外部電極間の表面絶縁抵抗を高くするこ
とが可能となり、外部電極間でのマイグレーションの発
生が防止できるという作用を有するものである。
According to a seventeenth aspect of the present invention, the concave surface between the pair of external electrodes on the surface of the component body is covered with a material having an insulation resistivity higher than the surface insulation resistivity of the component body. Wherein the surface insulation resistance between the external electrodes facing each other can be increased, and an effect that migration between the external electrodes can be prevented can be prevented. .

【0026】本発明の請求項18に記載の発明は、部品
本体の表面の一対の外部電極間の凹状面を高抵抗率材料
で平坦に覆った請求項1に記載の面実装型電子部品であ
り、これにより、電子部品を回路基板に実装する際の吸
着移動が容易となり、電子部品を所定の位置に確実に実
装することが可能となると共に、組立工数を低減できる
という作用を有するものである。
The invention according to claim 18 of the present invention is the surface mount electronic component according to claim 1, wherein the concave surface between the pair of external electrodes on the surface of the component body is covered with a high resistivity material. With this, it is possible to easily carry out the suction movement when mounting the electronic component on the circuit board, and it is possible to reliably mount the electronic component at a predetermined position, and to reduce the number of assembly steps. is there.

【0027】本発明の請求項19に記載の発明は、部品
本体の一対の外部電極を設けた面の幅寸法と対向する面
との厚み寸法が異なる構成とした請求項1に記載の面実
装型電子部品であり、これにより電子部品に対し外部電
極を形成する位置の識別が容易となり、所定位置に正し
く形成することができると共に、製造工数を低減できる
という作用を有するものである。
According to a nineteenth aspect of the present invention, there is provided the surface mounting device according to the first aspect, wherein the width dimension of the surface on which the pair of external electrodes of the component body are provided is different from the thickness dimension of the opposite surface. This is a type electronic component, which facilitates identification of a position where an external electrode is to be formed with respect to the electronic component, has an effect that it can be correctly formed at a predetermined position, and can reduce the number of manufacturing steps.

【0028】本発明の請求項20に記載の発明は、部品
本体の幅寸法が厚み寸法より大きい扁平型とした請求項
1に記載の面実装型電子部品であり、これにより電子部
品の幅方向と厚み方向を容易に識別し、実装基板の実装
面には部品本体の外部電極を形成した凹状面を、確実に
実装することが可能となるという作用を有するものであ
る。
According to a twentieth aspect of the present invention, there is provided the surface-mounted electronic component according to the first aspect, wherein a width dimension of the component body is a flat type larger than a thickness dimension. The thickness direction is easily identified, and the concave surface on which the external electrodes of the component body are formed can be securely mounted on the mounting surface of the mounting board.

【0029】(実施の形態1)以下、本発明の一実施の
形態の面実装型電子部品について、積層セラミックコン
デンサを例に上げて図面を参照しながら説明する。
(Embodiment 1) Hereinafter, a surface mount electronic component according to an embodiment of the present invention will be described with reference to the drawings, taking a multilayer ceramic capacitor as an example.

【0030】図1は積層セラミックコンデンサ11のグ
リーンチップ6の展開図、図2はグリーンチップ6の斜
視図、図3は面取り後の積層セラミックコンデンサ11
の焼結体7の斜視図、図4は積層セラミックコンデンサ
11の斜視図、図5は積層セラミックコンデンサ11の
断面図、図6は積層セラミックコンデンサ11を実装基
板14に実装した状態を示す断面図である。
FIG. 1 is a development view of the green chip 6 of the multilayer ceramic capacitor 11, FIG. 2 is a perspective view of the green chip 6, and FIG.
4 is a perspective view of the multilayer ceramic capacitor 11, FIG. 5 is a cross-sectional view of the multilayer ceramic capacitor 11, and FIG. 6 is a cross-sectional view showing a state where the multilayer ceramic capacitor 11 is mounted on a mounting board 14. It is.

【0031】図において、1はセラミックグリーンシー
ト、2は上部誘電体層、3は下部誘電体層、4は中間誘
電体層、5は内部電極、8は平面、9は側面、10は端
面、12は外部電極、13はアクリル樹脂などの高絶縁
抵抗率の絶縁材料、14は実装基板、15はランド、1
6は半田、17は隙間を示す。
In the figure, 1 is a ceramic green sheet, 2 is an upper dielectric layer, 3 is a lower dielectric layer, 4 is an intermediate dielectric layer, 5 is an internal electrode, 8 is a plane, 9 is a side surface, 10 is an end surface, 12 is an external electrode, 13 is an insulating material having a high insulation resistance such as acrylic resin, 14 is a mounting board, 15 is a land, 1
Reference numeral 6 denotes solder, and reference numeral 17 denotes a gap.

【0032】先ず、公知のドクターブレード法を用い、
誘電率1000のセラミック誘電体材料を用いセラミッ
ク誘電体からなるセラミックグリーンシート1を作製す
る。
First, using a known doctor blade method,
A ceramic green sheet 1 made of a ceramic dielectric is manufactured using a ceramic dielectric material having a dielectric constant of 1000.

【0033】次に、作製したセラミックグリーンシート
1を複数枚積層し上部誘電体層2、下部誘電体層3およ
び中間誘電体層4を作製する。
Next, an upper dielectric layer 2, a lower dielectric layer 3, and an intermediate dielectric layer 4 are produced by laminating a plurality of the produced ceramic green sheets 1.

【0034】次いで、下部誘電体層3面にセラミックグ
リーンシート1を積層し、その面に第一層目の内部電極
5を印刷し、その上に中間誘電体層4を積層、続いてそ
の上にセラミックグリーンシート1を積層し第一層目の
内部電極5と同様の第二層目の内部電極5を印刷し、最
後に上部誘電体層2を重ねて加圧積層して積層体グリー
ンブロック(図示せず)を作製する。
Next, the ceramic green sheet 1 is laminated on the surface of the lower dielectric layer 3, the first internal electrode 5 is printed on the surface, the intermediate dielectric layer 4 is laminated thereon, and then the The ceramic green sheet 1 is laminated on the second layer, the second layer internal electrode 5 similar to the first layer internal electrode 5 is printed, and finally the upper dielectric layer 2 is laminated by pressure and laminated. (Not shown).

【0035】その後、積層体グリーンブロックを所定形
状に切断し図2に示すグリーンチップ6を作製する。切
断されたグリーンチップ6は焼結後の寸法が幅1.6×
厚み1.0×長さ3.2mmになるように調整した。
Thereafter, the laminated green block is cut into a predetermined shape to produce a green chip 6 shown in FIG. The size of the cut green chip 6 after sintering is 1.6 × width.
The thickness was adjusted to be 1.0 × 3.2 mm in length.

【0036】次に、グリーンチップ6を所定温度で焼成
し焼結体(図示せず)を作製する。
Next, the green chip 6 is fired at a predetermined temperature to produce a sintered body (not shown).

【0037】次いで、焼結体をアルミナボール(φ
2)、セラミック粉末、水と共にバレル研磨機で面取り
を行い、図3に示すように面取りされた焼結体7を作製
した。平面8は側面9および端面10に比べ表面積が大
きいためバレル研磨のメディアで側面9や端面10より
多く研磨され円弧状に窪んだ形状となっている。続いて
面取りを施した焼結体7を乾燥した後、平面8の表面を
更にサンドブラストを用い粗面加工を施した。
Next, the sintered body was converted into an alumina ball (φ
2), chamfering was performed together with the ceramic powder and water by a barrel polishing machine to produce a sintered body 7 chamfered as shown in FIG. Since the flat surface 8 has a larger surface area than the side surface 9 and the end surface 10, the surface is polished more than the side surface 9 and the end surface 10 by barrel polishing media, and has a concave shape in an arc. Subsequently, after the chamfered sintered body 7 was dried, the surface of the flat surface 8 was further roughened by sandblasting.

【0038】その後、図4に示すように焼結体7の円弧
状に窪んだ平面8の長手方向に対し、その内側内方に上
部誘電体層2、下部誘電体層3の厚さより広い間隔を設
けて電極ペーストを塗布、焼付を行い一対の外部電極1
2を形成したのち、更にその表面に半田メッキ処理を施
した。尚、バレル研磨に変え機械加工で平面8を円弧状
または方形状に窪ませる方法を用いても良い。
Thereafter, as shown in FIG. 4, a gap wider than the thickness of the upper dielectric layer 2 and the lower dielectric layer 3 is formed on the inner side of the flat surface 8 of the sintered body 7 which is concave in an arc shape. And a pair of external electrodes 1 are applied and baked to form a pair of external electrodes 1.
After forming No. 2, the surface was further subjected to solder plating. Instead of barrel polishing, a method in which the plane 8 is depressed into an arc shape or a square shape by machining may be used.

【0039】次に外部電極12間に積層セラミックコン
デンサ11本体より抵抗率が大きい、体積抵抗率が4×
1014Ωcmのアクリル樹脂からなる絶縁材料13を塗
布乾燥を行い、外部電極12間が平坦になるようにして
幅1.6×厚み1.0×長さ3.2mmの扁平状の1.
5pFの積層セラミックコンデンサ11を完成した。
尚、図4に示すように外部電極12の各角部を外方に向
け曲線状にしたのは、積層セラミックコンデンサ11を
実装基板14のランド15に半田付け実装した際に、外
部電極12の角部に発生しやすい半田16の糸引きや溜
りを防止するためである。また外部電極12の表面に半
田メッキを施すのは、実装時に外部電極12と半田16
との馴染性を良くするためである。
Next, the resistivity between the external electrodes 12 is higher than that of the multilayer ceramic capacitor 11 body, and the volume resistivity is 4 ×.
An insulating material 13 made of an acrylic resin having a thickness of 10 14 Ωcm is applied and dried, and a flat shape having a width of 1.6 × a thickness of 1.0 × 3.2 mm in a length is formed so that the space between the external electrodes 12 is flat.
A 5 pF multilayer ceramic capacitor 11 was completed.
In addition, as shown in FIG. 4, each of the corners of the external electrode 12 was curved outwardly because the multilayer ceramic capacitor 11 was soldered and mounted on the land 15 of the mounting board 14. This is to prevent stringing or pooling of the solder 16 which is likely to occur at the corners. The reason why the surface of the external electrode 12 is plated with solder is that the external electrode 12 and the solder 16
This is to improve the compatibility with the user.

【0040】更に平面8の表面を粗面加工するのは外部
電極12と焼結体7との固着力をより強くするためであ
る。また更に、外部電極12間にアクリル樹脂からなる
絶縁材料13膜を形成するのは、積層セラミックコンデ
ンサ11の表面絶縁抵抗をより高くし外部電極12間で
のマイグレーションの発生を防止すると共に、積層セラ
ミックコンデンサ11を実装基板14に実装する際の吸
着、移動を容易にし、積層セラミックコンデンサ11を
所定の位置に確実に実装するためである。尚、高抵抗率
の材料としてアクリル樹脂に限定するものではない。
The reason why the surface of the flat surface 8 is roughened is to further increase the fixing force between the external electrode 12 and the sintered body 7. Further, forming the insulating material 13 film made of an acrylic resin between the external electrodes 12 increases the surface insulation resistance of the multilayer ceramic capacitor 11 to prevent the occurrence of migration between the external electrodes 12 and to reduce the occurrence of migration between the external electrodes 12. This is for facilitating suction and movement when the capacitor 11 is mounted on the mounting board 14 and for reliably mounting the multilayer ceramic capacitor 11 at a predetermined position. The high resistivity material is not limited to acrylic resin.

【0041】この積層セラミックコンデンサ11の静電
容量は、上部誘電体層2または下部誘電体層3を挟んで
内部電極5と外部電極12の重なり面積に対応して発生
するため、外部電極12の一部をレーザー等で除去し内
部電極5との重なり面積を調整することで、静電容量を
所望の値に容易に調整することができる。また、外部電
極12と内部電極5間に介在する上部誘電体層2及び下
部誘電体層3の厚み、即ち平面8の窪みの深さは面取り
時間を制御することで容易に可変できるため、面取り時
間の調整方法においても静電容量を所望の値に容易に調
整することができる。更に、外部電極12の間隔を上部
誘電体層2及び下部誘電体層3の厚みより広くしている
ため、外部電極12間に高電圧を印加したとき絶縁破壊
及びリーク現象は、外部電極12と内部電極5間で発生
し、外部電極12間での絶縁破壊は発生しない。
The capacitance of the multilayer ceramic capacitor 11 is generated in accordance with the overlapping area of the internal electrode 5 and the external electrode 12 with the upper dielectric layer 2 or the lower dielectric layer 3 interposed therebetween. By removing a part with a laser or the like and adjusting the overlapping area with the internal electrode 5, the capacitance can be easily adjusted to a desired value. Further, the thickness of the upper dielectric layer 2 and the lower dielectric layer 3 interposed between the external electrode 12 and the internal electrode 5, that is, the depth of the depression of the plane 8 can be easily changed by controlling the chamfering time. In the method of adjusting the time, the capacitance can be easily adjusted to a desired value. Further, since the interval between the external electrodes 12 is made larger than the thicknesses of the upper dielectric layer 2 and the lower dielectric layer 3, when a high voltage is applied between the external electrodes 12, the dielectric breakdown and the leakage phenomenon may occur with the external electrodes 12. It occurs between the internal electrodes 5 and does not cause dielectric breakdown between the external electrodes 12.

【0042】この積層セラミックコンデンサ11を、図
6に示すように実装基板14のランド15上に半田ペー
ストを塗布した上に置き240℃に実装基板14を加熱
すると、半田16は溶融し円弧状に窪んだ平面8と実装
基板14との間に生じた空間17の方向に外部電極12
に沿って流れ込む。このため余剰の半田16は積層セラ
ミックコンデンサ11の外郭周辺部にはみ出すことは無
い。従って、同一実装基板14内に隣接し実装される他
の電子部品及びそのランド15との短絡が防止され、高
密度実装が可能となる。また積層セラミックコンデンサ
11は半田16の凝固時の応力による素子立ち現象を防
止することが可能となる。更に積層セラミックコンデン
サ11と実装基板14との間に生じる窪み空間17によ
り、全体の浮遊容量を小さくすることができる。また更
に、積層セラミックコンデンサ11は外部電極12を相
対向する主平面8の内側内方に形成し、しかも外部電極
12間に絶縁材料13を塗布し平坦にした扁平状である
ため幅方向と厚み方向の識別が容易で、しかも積層セラ
ミックコンデンサ11の吸着、移動が容易となり外部電
極12を形成した主平面8を実装基板14に確実に、効
率的に実装することができるため、実装工数の低減が可
能となる。
When this multilayer ceramic capacitor 11 is placed on a land 15 of a mounting substrate 14 with a solder paste applied thereon as shown in FIG. 6, and the mounting substrate 14 is heated to 240 ° C., the solder 16 is melted and formed into an arc shape. In the direction of the space 17 created between the recessed plane 8 and the mounting substrate 14, the external electrode 12
Flows along. Therefore, the surplus solder 16 does not protrude to the outer peripheral portion of the multilayer ceramic capacitor 11. Accordingly, a short circuit between another electronic component mounted adjacent to the same mounting substrate 14 and the land 15 is prevented, and high-density mounting is enabled. In addition, the multilayer ceramic capacitor 11 can prevent an element standing phenomenon caused by stress at the time of solidification of the solder 16. Further, the entire stray capacitance can be reduced by the recessed space 17 generated between the multilayer ceramic capacitor 11 and the mounting board 14. Further, the multilayer ceramic capacitor 11 has the external electrodes 12 formed inside and inside the opposing main planes 8, and furthermore, the insulating material 13 is applied between the external electrodes 12 so as to be flat and flat. Since the direction can be easily identified, and the adsorption and movement of the multilayer ceramic capacitor 11 can be facilitated, and the main plane 8 on which the external electrodes 12 are formed can be reliably and efficiently mounted on the mounting substrate 14, so that the number of mounting steps is reduced. Becomes possible.

【0043】(実施の形態2)以下、本発明の実施の形
態2における面実装型電子部品について、積層セラミッ
クコンデンサを例に上げて図面を参照しながら説明す
る。
(Embodiment 2) Hereinafter, a surface mount electronic component according to Embodiment 2 of the present invention will be described with reference to the drawings, taking a multilayer ceramic capacitor as an example.

【0044】図7は第二の実施の形態の積層セラミック
コンデンサ26のグリーンチップの展開図、図8は方形
状の窪みを設けた積層セラミックコンデンサ26の焼結
体23の斜視図、図9は積層セラミックコンデンサ26
を実装基板14に実装した状態を示す断面図である。
FIG. 7 is a development view of a green chip of the multilayer ceramic capacitor 26 of the second embodiment, FIG. 8 is a perspective view of a sintered body 23 of the multilayer ceramic capacitor 26 provided with a rectangular recess, and FIG. Multilayer ceramic capacitor 26
1 is a cross-sectional view showing a state where is mounted on a mounting board 14.

【0045】図において、18は有効層、19と20は
無効層、21は内部電極、22は引き出し端子電極、2
4は主平面に設けた方形状の窪み、25は方形状の窪み
24のコーナー部を示す。
In the drawing, 18 is an effective layer, 19 and 20 are ineffective layers, 21 is an internal electrode, 22 is a lead terminal electrode, 2
Numeral 4 indicates a square depression provided on the main plane, and numeral 25 indicates a corner of the square depression 24.

【0046】先ず、実施の形態1で作製したセラミック
グリーンシート1を用い、これを複数枚積層し無効層1
9と20を作製する。
First, the ceramic green sheet 1 manufactured in the first embodiment is used, and a plurality of the green sheets are laminated to form an ineffective layer 1.
9 and 20 are prepared.

【0047】次に、図7に示すように無効層20面に有
効層18を積層し、その面に第一層目の引き出し端子電
極22を有する内部電極21を印刷した後、その上に有
効層18を積層し、一層目の内部電極21と対になる二
層目の内部電極21の印刷を行う。このようにして交互
に前記操作を17回繰り返した後、最後に無効層19を
重ねて加圧積層して積層体グリーンブロック(図示せ
ず)を作製する。
Next, as shown in FIG. 7, the effective layer 18 is laminated on the surface of the invalid layer 20, and the internal electrode 21 having the first-layer lead terminal electrode 22 is printed on that surface. The layer 18 is laminated, and printing of the second-layer internal electrode 21 that is paired with the first-layer internal electrode 21 is performed. After repeating the above operation 17 times alternately in this manner, finally, the invalid layer 19 is overlaid and pressure-laminated to produce a laminated green block (not shown).

【0048】次いで、積層体グリーンブロックを、所定
形状に切断しグリーンチップ(図示せず)を作製する。
切断されたグリーンチップは焼結後の寸法が幅1.6×
厚み1.0×長さ3.2mmになるように、かつ内部電
極21の積層方向と垂直な両側面の両脇に引き出し端子
電極22の端部が有効層18を挟んで一層おき交互に露
出した構造となっている。
Next, the green block is cut into a predetermined shape to produce a green chip (not shown).
The size of the cut green chip after sintering is 1.6 x width.
Ends of the lead terminal electrodes 22 are alternately exposed on both sides of both sides perpendicular to the laminating direction of the internal electrodes 21 so as to have a thickness of 1.0 × 3.2 mm in length, with the effective layer 18 interposed therebetween. It has a structure.

【0049】その後、グリーンチップを所定温度で焼成
し焼結体(図示せず)を作製する。
Thereafter, the green chip is fired at a predetermined temperature to produce a sintered body (not shown).

【0050】次に、引き出し端子電極22の端部が露出
した焼結体の側面に、図8に示すように機械加工でコー
ナー部25が円弧状の方形状の窪み24を形成し、引き
出し端子電極22の端部を完全に露出させた。尚、機械
加工に代えて実施の形態1と同様にバレル研磨で引き出
し端子電極22の端部を露出させても良い。続いて方形
状の窪み24の表面を更にサンドブラストを用い粗面加
工を施し、その後の工程で形成する外部電極12の固着
強度が高くなるようにした。
Next, on the side surface of the sintered body where the end of the extraction terminal electrode 22 is exposed, as shown in FIG. The end of the electrode 22 was completely exposed. Note that the end of the lead terminal electrode 22 may be exposed by barrel polishing in the same manner as in the first embodiment instead of machining. Subsequently, the surface of the rectangular recess 24 was roughened by sandblasting so that the bonding strength of the external electrode 12 formed in a subsequent step was increased.

【0051】次いで、方形状の窪み24の引き出し端子
電極22の端部が露出したコーナー部25部分に、電極
ペーストの塗布、焼付を行い一対の外部電極12を形成
したのち、更にその表面に半田メッキ処理を施した。次
に外部電極12間に積層セラミックコンデンサ26の本
体より抵抗率が大きい、体積抵抗率が4×1014Ωcm
のアクリル樹脂からなる絶縁材料13の塗布乾燥を行
い、外部電極12間が平坦になるようにして幅1.6×
厚み1.0×長さ3.2mmの静電容量10nFの扁平
状の積層セラミックコンデンサ26を完成した。
Next, a pair of external electrodes 12 is formed by applying and baking an electrode paste on the corner portions 25 where the ends of the lead terminal electrodes 22 of the rectangular recesses 24 are exposed, and then a surface is further soldered. A plating process was performed. Next, the resistivity between the external electrodes 12 is higher than that of the body of the multilayer ceramic capacitor 26, and the volume resistivity is 4 × 10 14 Ωcm.
Is applied and dried to make the space between the external electrodes 12 flat so as to have a width of 1.6 ×
A flat multilayer ceramic capacitor 26 having a thickness of 1.0 × a length of 3.2 mm and a capacitance of 10 nF was completed.

【0052】得られた積層セラミックコンデンサ26は
外部電極12が方形状の窪み24のコーナー部25に形
成されているため、形成した外部電極12と焼結体23
の接合部には気泡が存在することがない。また引き出し
端子電極22は完全に方形状の窪み24のコーナー部に
露出させ外部電極12と接続しているため内部電極21
と外部電極12との電気的接続は問題がない。
In the obtained multilayer ceramic capacitor 26, since the external electrode 12 is formed at the corner 25 of the rectangular recess 24, the formed external electrode 12 and the sintered body 23 are formed.
No air bubbles are present at the joints. Further, since the lead terminal electrode 22 is completely exposed at the corner of the rectangular recess 24 and is connected to the external electrode 12, the internal electrode 21
There is no problem in electrical connection between the electrode and the external electrode 12.

【0053】この積層セラミックコンデンサ26を図9
に示すように、内部電極21が実装基板14の実装面に
垂直になるようにして、実施の形態1と同様に実装基板
14のランド15上に半田16ペーストを塗布した上に
置き240℃に実装基板を加熱すると、半田16は溶融
し、方形状の窪み24と実装基板14との間に生じた空
間17の方向に外部電極12に沿って流れ込む。このた
め余剰の半田16は積層セラミックコンデンサ26の外
郭周辺部にはみ出すことは無い。従って、同一基板内に
隣接し実装される他の電子部品及びそのランド15との
短絡が防止され、高密度実装が可能となる。また積層セ
ラミックコンデンサ26は半田16の凝固時の応力によ
る素子立ち現象を防止することが可能となる。更に積層
セラミックコンデンサ26と実装基板14との間に生じ
る方形状の窪み24により、全体の浮遊容量を小さくす
ることができる。尚、本実施の形態2において内部電極
21を17層積層し10nFを作製したがこの積層数及
び静電容量に限定されるものではない。
This multilayer ceramic capacitor 26 is shown in FIG.
As shown in FIG. 5, solder 16 paste is applied on the land 15 of the mounting board 14 in the same manner as in the first embodiment so that the internal electrodes 21 are perpendicular to the mounting surface of the mounting board 14, and the temperature is set to 240 ° C. When the mounting substrate is heated, the solder 16 is melted and flows along the external electrode 12 in the direction of the space 17 created between the rectangular recess 24 and the mounting substrate 14. Therefore, the surplus solder 16 does not protrude to the outer peripheral portion of the multilayer ceramic capacitor 26. Therefore, a short circuit between another electronic component mounted adjacent to the same substrate and the land 15 is prevented, and high-density mounting is enabled. In addition, the multilayer ceramic capacitor 26 can prevent an element standing phenomenon due to stress at the time of solidification of the solder 16. Further, the entire stray capacitance can be reduced by the rectangular recess 24 generated between the multilayer ceramic capacitor 26 and the mounting substrate 14. In the second embodiment, 10 nF is manufactured by laminating 17 layers of the internal electrodes 21, but the number of layers and the capacitance are not limited.

【0054】[0054]

【発明の効果】以上のように本発明は、実装基板のラン
ド部と半田付け固定することにより実装される面実装型
電子部品において、実装基板の実装面と相対する部品本
体の面に凹状面を設けると共に、この凹状面の内側内方
に所定の距離を置いて一対の外部電極を設けた面実装型
電子部品であり、外部電極を電子部品の平面に形成した
窪みの内側内方に沿って形成しているため、実装基板に
半田付け固定すると余剰の半田は外部電極に沿って内側
方向へ常に流れ込み、従って電子部品の外郭周辺部に半
田がはみ出すことは無くなるので、同一実装基板に隣接
して実装される他の電子部品及びそのランドとの短絡を
防止することができ高密度実装が可能となると共に、半
田の凝固時の応力による素子立ち現象を防止することが
可能となる。また、電子部品平面と実装基板との空間が
電子部品の浮遊容量を小さくすることになり、特に高周
波帯域の低容量積層セラミックコンデンサとして信頼性
が高いものとなる。
As described above, according to the present invention, in a surface mount type electronic component mounted by soldering and fixing to a land portion of a mounting substrate, a concave surface is formed on a surface of the component body opposite to a mounting surface of the mounting substrate. And a pair of external electrodes provided with a pair of external electrodes at a predetermined distance inside the concave surface. The external electrodes extend along the inside of the recess formed in the plane of the electronic component. When soldering and fixing to the mounting board, the excess solder always flows inward along the external electrodes, so that the solder does not protrude around the outer periphery of the electronic component. In addition, it is possible to prevent a short circuit between other electronic components to be mounted and their lands, thereby enabling high-density mounting, and also prevent an element standing phenomenon due to stress at the time of solidification of solder. In addition, the space between the electronic component plane and the mounting substrate reduces the stray capacitance of the electronic component, and particularly, the reliability is high as a low-capacity multilayer ceramic capacitor in a high frequency band.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の積層セラミックコンデ
ンサのグリーンチップの展開図
FIG. 1 is a development view of a green chip of a multilayer ceramic capacitor according to an embodiment of the present invention.

【図2】同グリーンチップの斜視図FIG. 2 is a perspective view of the green chip.

【図3】同平面を面取りし円弧状の窪みを形成した積層
セラミックコンデンサの焼結体の斜視図
FIG. 3 is a perspective view of a sintered body of the multilayer ceramic capacitor in which the same plane is chamfered to form an arc-shaped depression.

【図4】同積層セラミックコンデンサの斜視図FIG. 4 is a perspective view of the multilayer ceramic capacitor.

【図5】同積層セラミックコンデンサの断面図FIG. 5 is a sectional view of the multilayer ceramic capacitor.

【図6】同積層セラミックコンデンサを回路基板に実装
した状態を示す断面図
FIG. 6 is a sectional view showing a state in which the multilayer ceramic capacitor is mounted on a circuit board.

【図7】同第二の実施の形態の積層セラミックコンデン
サのグリーンチップの展開図
FIG. 7 is a development view of a green chip of the multilayer ceramic capacitor according to the second embodiment.

【図8】同平面に方形状の窪みを形成した積層セラミッ
クコンデンサの焼結体の斜視図
FIG. 8 is a perspective view of a sintered body of a multilayer ceramic capacitor in which a rectangular recess is formed on the same plane.

【図9】同積層セラミックコンデンサを回路基板に実装
した状態を示す断面図
FIG. 9 is a sectional view showing a state in which the multilayer ceramic capacitor is mounted on a circuit board.

【図10】従来の積層セラミックコンデンサのグリーン
チップの展開図
FIG. 10 is a development view of a green chip of a conventional multilayer ceramic capacitor.

【図11】同積層セラミックコンデンサの斜視図FIG. 11 is a perspective view of the multilayer ceramic capacitor.

【図12】同積層セラミックコンデンサを回路基板に実
装した状態を示す断面図
FIG. 12 is a sectional view showing a state where the multilayer ceramic capacitor is mounted on a circuit board.

【図13】同他の従来例の積層セラミックコンデンサの
斜視図
FIG. 13 is a perspective view of another conventional multilayer ceramic capacitor.

【図14】同他の従来例の積層セラミックコンデンサを
回路基板に実装した状態を示す断面図
FIG. 14 is a sectional view showing a state in which another conventional multilayer ceramic capacitor is mounted on a circuit board.

【符号の説明】[Explanation of symbols]

1 セラミックグリーンシート 2 上部誘電体層 3 下部誘電体層 4 中間誘電体層 5,21 内部電極 6 グリーンチップ 7 面取りを施した焼結体 8 平面 9 側面 10 端面 11,26 積層セラミックコンデンサ 12 外部電極 13 絶縁材料 14 実装基板 15 ランド 16 半田 17 空間 18 有効層 19 無効層 20 無効層 22 引き出し端子電極 23 方形状の加工を施した焼結体 24 方形状の窪み 25 方形状の窪みのコーナー部 REFERENCE SIGNS LIST 1 ceramic green sheet 2 upper dielectric layer 3 lower dielectric layer 4 intermediate dielectric layer 5, 21 internal electrode 6 green chip 7 chamfered sintered body 8 plane 9 side face 10 end face 11, 26 multilayer ceramic capacitor 12 external electrode DESCRIPTION OF SYMBOLS 13 Insulating material 14 Mounting board 15 Land 16 Solder 17 Space 18 Effective layer 19 Invalid layer 20 Invalid layer 22 Leader terminal electrode 23 Sintered body subjected to square processing 24 Square dent 25 Corner of square dent

フロントページの続き Fターム(参考) 5E001 AB03 AD03 AF03 AF06 AG00 AG01 AH01 AH05 AH06 AH09 AJ01 AJ04 5E082 AA01 AB03 BC12 BC36 BC40 EE04 EE35 FG06 FG26 FG54 GG10 GG11 GG26 GG27 HH26 HH43 HH47 HH51 JJ03 JJ05 JJ12 JJ23 LL02 LL03 MM22 PP09 Continued on front page F-term (reference)

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 実装基板のランド部と半田付け固定する
ことにより実装される面実装型電子部品において、実装
基板の実装面と相対する部品本体の面に凹状面を設ける
と共に、この凹状面の内側内方に所定の距離を置いて一
対の外部電極を設けた面実装型電子部品。
In a surface mount type electronic component mounted by soldering and fixing to a land portion of a mounting substrate, a concave surface is provided on a surface of a component body opposite to a mounting surface of the mounting substrate, and the concave surface of the concave surface is provided. A surface-mounted electronic component provided with a pair of external electrodes at a predetermined distance inside and inside.
【請求項2】 部品本体の各表面と陵部を面取りした請
求項1に記載の面実装型電子部品。
2. The surface-mounted electronic component according to claim 1, wherein each surface and the ridge of the component body are chamfered.
【請求項3】 外部電極の各角部を曲線状にした請求項
1または請求項2に記載の面実装型電子部品。
3. The surface-mounted electronic component according to claim 1, wherein each corner of the external electrode is curved.
【請求項4】 外部電極の表面を半田メッキした請求項
1から請求項3の何れか一つに記載の面実装型電子部
品。
4. The electronic component according to claim 1, wherein the surface of the external electrode is plated with solder.
【請求項5】 凹状面を方形状に窪ませた請求項1に記
載の面実装型電子部品。
5. The surface-mounted electronic component according to claim 1, wherein the concave surface is depressed into a square shape.
【請求項6】 方形状の底部コーナー部を曲面状にした
請求項5に記載の面実装型電子部品。
6. The surface-mounted electronic component according to claim 5, wherein the square bottom corner is curved.
【請求項7】 凹状面を円弧状に窪ませた請求項1に記
載の面実装型電子部品。
7. The surface-mounted electronic component according to claim 1, wherein the concave surface is depressed in an arc shape.
【請求項8】 凹状面の表面を粗面加工した請求項1に
記載の面実装型電子部品。
8. The surface-mounted electronic component according to claim 1, wherein the surface of the concave surface is roughened.
【請求項9】 部品本体の長手方向に所定の距離を置い
て一対の外部電極を設けた請求項1に記載の面実装型電
子部品。
9. The surface-mounted electronic component according to claim 1, wherein a pair of external electrodes is provided at a predetermined distance in a longitudinal direction of the component body.
【請求項10】 部品本体を内部に一対の外部電極を設
けた凹状面と平行に複数本の内部電極を形成し、外部電
極と内部電極間に誘電体材料を介在させた積層セラミッ
クコンデンサ素子とした請求項1に記載の面実装型電子
部品。
10. A multilayer ceramic capacitor element in which a plurality of internal electrodes are formed in parallel with a concave surface provided with a pair of external electrodes inside a component body, and a dielectric material is interposed between the external electrodes and the internal electrodes. The surface-mounted electronic component according to claim 1.
【請求項11】 一対の外部電極を設けた凹状面の窪み
の深さで静電容量を調整した静電容量10に記載の面実
装型電子部品。
11. The surface-mounted electronic component according to claim 10, wherein the capacitance is adjusted by adjusting the depth of the concave surface provided with the pair of external electrodes.
【請求項12】 一対の外部電極の一部を除去して静電
容量を調整した請求項10に記載の面実装型電子部品。
12. The surface-mounted electronic component according to claim 10, wherein a part of the pair of external electrodes is removed to adjust the capacitance.
【請求項13】 一対の外部電極間距離を外部電極と内
部電極間に介在した誘電体材料の厚み寸法より大きくし
た請求項10に記載の面実装型電子部品。
13. The surface-mounted electronic component according to claim 10, wherein a distance between the pair of external electrodes is larger than a thickness of a dielectric material interposed between the external electrodes and the internal electrodes.
【請求項14】 部品本体を、内部に一対の外部電極を
設けた凹状面と垂直に複数層の誘電体層を介在させた複
数本の内部電極を形成し内部電極の端部には部品の凹状
面に露出する引き出し電極を設け、更に引き出し電極と
外部電極を接続した積層セラミックコンデンサ素子とし
た請求項1に記載の面実装型電子部品。
14. A component main body is formed with a plurality of internal electrodes having a plurality of dielectric layers interposed perpendicularly to a concave surface provided with a pair of external electrodes therein, and the end of the internal electrode is provided with a plurality of internal electrodes. The surface-mounted electronic component according to claim 1, wherein a lead-out electrode exposed on the concave surface is provided, and the lead-out electrode and an external electrode are connected to form a multilayer ceramic capacitor element.
【請求項15】 一対の外部電極間距離を内部電極間に
介在した誘電体層の厚みより大きくした請求項14に記
載の面実装型電子部品。
15. The surface mount electronic component according to claim 14, wherein a distance between the pair of external electrodes is larger than a thickness of a dielectric layer interposed between the internal electrodes.
【請求項16】 一対の外部電極を設けた凹状面と対向
する他方の面を凹状に窪ませて凹状面の内側内方に一対
の外部電極を設けた請求項1に記載の面実装型電子部
品。
16. The surface-mounted electronic device according to claim 1, wherein the other surface opposite to the concave surface on which the pair of external electrodes is provided is concavely concave to provide a pair of external electrodes inside the concave surface. parts.
【請求項17】 部品本体の表面の一対の外部電極間の
凹状面を部品本体の表面絶縁抵抗率より高い絶縁抵抗率
を有する材料で覆った請求項1に記載の面実装型電子部
品。
17. The surface mount electronic component according to claim 1, wherein the concave surface between the pair of external electrodes on the surface of the component main body is covered with a material having an insulation resistivity higher than the surface insulation resistivity of the component main body.
【請求項18】 部品本体の表面の一対の外部電極間の
凹状面を高抵抗率材料で平坦に覆った請求項1に記載の
面実装型電子部品。
18. The surface mount electronic component according to claim 1, wherein the concave surface between the pair of external electrodes on the surface of the component body is covered with a high resistivity material.
【請求項19】 部品本体の一対の外部電極を設けた面
の幅寸法と対向する面との厚み寸法が異なる構成とした
請求項1に記載の面実装型電子部品。
19. The surface mount electronic component according to claim 1, wherein a width dimension of a surface of the component body on which the pair of external electrodes is provided is different from a thickness dimension of a surface facing the pair of external electrodes.
【請求項20】 部品本体の幅寸法が厚み寸法より大き
い扁平型とした請求項1に記載の面実装型電子部品。
20. The surface mount electronic component according to claim 1, wherein the width of the component body is a flat type larger than the thickness dimension.
JP27081099A 1999-09-24 1999-09-24 Surface mount type electronic components Pending JP2001093770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27081099A JP2001093770A (en) 1999-09-24 1999-09-24 Surface mount type electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27081099A JP2001093770A (en) 1999-09-24 1999-09-24 Surface mount type electronic components

Publications (1)

Publication Number Publication Date
JP2001093770A true JP2001093770A (en) 2001-04-06

Family

ID=17491344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27081099A Pending JP2001093770A (en) 1999-09-24 1999-09-24 Surface mount type electronic components

Country Status (1)

Country Link
JP (1) JP2001093770A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007094494A1 (en) * 2006-02-19 2007-08-23 Nissha Printing Co., Ltd. Feeding structure of housing with antenna
US20110235234A1 (en) * 2010-03-29 2011-09-29 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same
JP2014036149A (en) * 2012-08-09 2014-02-24 Tdk Corp Electronic component
JP2016031989A (en) * 2014-07-28 2016-03-07 株式会社村田製作所 Ceramic electronic components
JP2016206437A (en) * 2015-04-23 2016-12-08 三菱電機株式会社 Method for manufacturing wavelength division multiplexing optical communication module
JP2018041760A (en) * 2016-09-05 2018-03-15 Tdk株式会社 Electronic component and method for manufacturing electronic component
WO2018216452A1 (en) * 2017-05-23 2018-11-29 株式会社村田製作所 Electronic component and method for manufacturing electronic component
JP2019125604A (en) * 2018-01-11 2019-07-25 株式会社村田製作所 Laminated coil component
JP2019186523A (en) * 2018-04-10 2019-10-24 株式会社村田製作所 Surface-mount inductor
WO2023084943A1 (en) * 2021-11-11 2023-05-19 株式会社村田製作所 Electronic component

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007094494A1 (en) * 2006-02-19 2007-08-23 Nissha Printing Co., Ltd. Feeding structure of housing with antenna
JP5055261B2 (en) * 2006-02-19 2012-10-24 日本写真印刷株式会社 Feeding structure of housing with antenna
US20110235234A1 (en) * 2010-03-29 2011-09-29 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same
US8482899B2 (en) * 2010-03-29 2013-07-09 Murata Manufacturing Co., Ltd. Electronic component including protruding mounting surface regions and method for manufacturing the same
JP2014036149A (en) * 2012-08-09 2014-02-24 Tdk Corp Electronic component
US9959975B2 (en) 2014-07-28 2018-05-01 Murata Manufacturing Co., Ltd. Ceramic electronic component
JP2016031989A (en) * 2014-07-28 2016-03-07 株式会社村田製作所 Ceramic electronic components
JP2016206437A (en) * 2015-04-23 2016-12-08 三菱電機株式会社 Method for manufacturing wavelength division multiplexing optical communication module
JP2018041760A (en) * 2016-09-05 2018-03-15 Tdk株式会社 Electronic component and method for manufacturing electronic component
JPWO2018216452A1 (en) * 2017-05-23 2020-03-12 株式会社村田製作所 Electronic component and electronic component manufacturing method
WO2018216452A1 (en) * 2017-05-23 2018-11-29 株式会社村田製作所 Electronic component and method for manufacturing electronic component
TWI713059B (en) * 2017-05-23 2020-12-11 日商村田製作所股份有限公司 Electronic component and manufacturing method of electronic component
JP2021141341A (en) * 2017-05-23 2021-09-16 株式会社村田製作所 Electronic component
JP7131658B2 (en) 2017-05-23 2022-09-06 株式会社村田製作所 electronic components
US11450483B2 (en) 2017-05-23 2022-09-20 Murata Manufacturing Co., Ltd. Electronic component with baked electrodes and having a continuously curved recess
JP2019125604A (en) * 2018-01-11 2019-07-25 株式会社村田製作所 Laminated coil component
JP2019186523A (en) * 2018-04-10 2019-10-24 株式会社村田製作所 Surface-mount inductor
JP7003901B2 (en) 2018-04-10 2022-01-21 株式会社村田製作所 Surface mount inductor
WO2023084943A1 (en) * 2021-11-11 2023-05-19 株式会社村田製作所 Electronic component

Similar Documents

Publication Publication Date Title
JP2005347509A (en) Laminated capacitor and its manufacturing method
US11705278B2 (en) Multi-layer ceramic electronic component, circuit board, and method of producing a multi-layer ceramic electronic component
CN109427478B (en) Electronic component
JP2001093770A (en) Surface mount type electronic components
JP2002015939A (en) Laminated electronic component and method of manufacturing the same
JP2003022929A (en) Laminated ceramic capacitor
JP2002299152A (en) Capacitor
JP3459945B2 (en) Multilayer chip electronic components
JP2000277381A (en) Multi-layer type multilayer ceramic capacitor
JP4627891B2 (en) Ceramic circuit board
JP2000106320A (en) Multilayer ceramic capacitors
JP2021192404A (en) Multilayer inductor component
JP2005223280A (en) Chip-type electronic component and its manufacturing method
JP2000164451A (en) Multilayer ceramic capacitors
JP2003264118A (en) Multilayer ceramic electronic component
JP7471040B2 (en) Electronic Components
JP2000049038A (en) Multilayer ceramic capacitors
JP2001023864A (en) Multiple electronic components
JP2000049037A (en) Multilayer ceramic capacitors
JP2002343640A (en) Laminated ceramic electronic component
JP2001126956A (en) Feed-through capacitor
US12230448B2 (en) Electronic component with metal terminal, connection structure, and method for manufacturing connection structure
JPH11260653A (en) Laminated electronic component and manufacturing method therefor
JP3397107B2 (en) Ceramic electronic components
JPH1116760A (en) Forming method of outer electrode of electronic component