[go: up one dir, main page]

JP2000353714A - バンプ転写基板及びその製造方法、並びに半導体装置の製造方法及び半導体装置 - Google Patents

バンプ転写基板及びその製造方法、並びに半導体装置の製造方法及び半導体装置

Info

Publication number
JP2000353714A
JP2000353714A JP11163967A JP16396799A JP2000353714A JP 2000353714 A JP2000353714 A JP 2000353714A JP 11163967 A JP11163967 A JP 11163967A JP 16396799 A JP16396799 A JP 16396799A JP 2000353714 A JP2000353714 A JP 2000353714A
Authority
JP
Japan
Prior art keywords
bump
solder
forming
substrate
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11163967A
Other languages
English (en)
Other versions
JP3303849B2 (ja
Inventor
Hiroyuki Tsukui
博之 津久井
Tsutomu Yamashita
力 山下
Tetsuya Tao
哲也 田尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16396799A priority Critical patent/JP3303849B2/ja
Priority to US09/590,515 priority patent/US6432807B1/en
Priority to TW089111376A priority patent/TW457607B/zh
Priority to KR10-2000-0031981A priority patent/KR100382377B1/ko
Publication of JP2000353714A publication Critical patent/JP2000353714A/ja
Priority to US10/191,141 priority patent/US20020173135A1/en
Priority to US10/191,124 priority patent/US20020177295A1/en
Priority to US10/191,142 priority patent/US20020173136A1/en
Application granted granted Critical
Publication of JP3303849B2 publication Critical patent/JP3303849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/071—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H10W70/093—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H10W72/01204—
    • H10W72/01225—
    • H10W72/01255—
    • H10W72/251—
    • H10W72/90—
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】半導体装置の生産性の向上を図ることができる
バンプ転写基板を提供する。 【解決手段】基材１３上に半田バンプ１２が形成されて
なり、前記半田バンプ１２は先端部１２ａに曲率を有
し、基材１３との接合面が平坦であることを特徴とす
る。以上により上記目的を達成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプ転写基板及
びバンプ転写基板の製造方法、並びに前記バンプ転写基
板を用いた半導体装置の製造方法及び前記製造方法によ
り得られた半導体装置に関する。
【従来の技術】
【０００２】近年、半導体装置は、電子機器の高機能
化、小型軽量化及び高速化の要求に応えるために、新し
い形態が次々に開発されている。例えば、ＢＧＡ（Ｂａ
ｌｌＧｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉ
ｚｅ Ｐａｃｋａｇｅ）等のパッケージを用いた半導体
装置では、外部端子に半田等からなるバンプを用いるこ
とにより小型化・薄型化を実現している。
【０００３】係るバンプは、半導体素子上の電極とパッ
ケージの配線パターンとを電気的に接続し、半導体素子
をプリント基板に搭載するために用いられる。バンプを
形成する方法のひとつとして、半導体素子上に設置され
た電極に転写によりバンプを形成する転写法が挙げられ
る。この転写法では、半導体素子上の電極の配置に合わ
せて半田等のバンプ形成材を基材上に形成した後、前記
バンプ形成材と半導体素子の電極とを位置合わせして重
ね合わせた後、前記バンプ形成材を半導体素子の電極に
転写することにより半導体素子上にバンプを形成する。
係る転写法を用いた従来のバンプ転写基板及びその転写
基板を用いた半導体装置の製造方法をそれぞれ図１２及
び図１３に示す。
【０００４】従来のバンプ転写基板１２１は、図１２
（ａ）に示されるように、Ａｌやステンレス等からなる
基材１２３上に、共晶半田や高融点半田からなる半田バ
ンプ１２２が形成されてなる。係る半田バンプ１２２
は、後の工程において接続する半導体素子上の電極の配
置に合わせて設置されている（図１２（ｂ）は図１２
（ａ）の正面図・図１２（ｃ）は図１２（ｂ）の拡大
図）。基材１２３（図１２（ｄ）参照）の一主面にホト
レジスト層１２４を施し所定のパターンのマスクを用い
て露光・現像することにより後の工程において半田バン
プを形成するための溝１２５をホトレジスト層１２４に
形成する（図１２（ｅ）・図１２（ｆ）参照）。続いて
前記溝１２５にバンプ形成材１２６を充填した後（図１
２（ｇ）参照）ホトレジスト層１２４を除去することで
半田バンプ１２２を形成する。以上により前記バンプ転
写基板１２１が得られる（図１２（ｈ）参照）。
【０００５】続いて、上記工程により得られたバンプ転
写基板１２１を、半田バンプ１２２設置面が半導体素子
１の電極７設置面と対向するように配置した後（図１３
（ａ）・図１３（ｃ）参照：図１３（ｃ）は図１３
（ａ）における半田バンプ１２２部分の拡大図）、前記
半田バンプ１２２を電極７上に設置し（図１３（ｂ）・
図１３（ｄ）参照：図１３（ｄ）は図１３（ｂ）におけ
る半田バンプ１２２部分の拡大図）、半田バンプ１２２
を加熱（リフロー）させて電極７上に半田バンプ１２２
を転写することにより、半田バンプ１２２を半導体素子
１上に形成する（図１３（ｅ）・図１３（ｆ）参照）。
【０００６】また、転写法により半導体素子上へバンプ
を形成する別の方法が特開平９−１４８３３０号に開示
されている。係る方法においては、前記基材１４３上に
スピンコータを用いてレジスト層１４４が形成され、前
記レジスト層１４４に溝１４５が設けられてなるバンプ
転写基板１４１を用いる（図１４（ａ）参照）。前記バ
ンプ転写基板１４１の基材１４３上にめっきによりバン
プ形成材１４２ａを形成した後（図１４（ｂ）参照）、
バンプ転写基板１４１をリフローさせてバンプ形成材１
４２ａを溶融させる。係るバンプ形成材１４２ａと基材
１４３との濡れ性が悪い場合バンプ形成材１４２ａの溶
融体の形状はほぼ球状になる（図１４（ｃ）参照）。係
るバンプ形成材１４２ａが溶融した状態で半導体素子１
の電極７と係るバンプ形成材１４２ａとを接合させるこ
とにより電極７上へ転写させて半田バンプ１４２ｂを得
る（図１４（ｄ）参照）。
【０００７】
【発明が解決しようとする課題】しかしながら、図１２
に示される従来のバンプ転写基板及びその製造方法、図
１３に示される半導体装置及び半導体装置の製造方法、
及び図１４に示される特開平９−１４８３３０号に開示
された従来のバンプ転写基板及びその製造方法において
は以下に示すような問題が生じていた。
【０００８】一般に、半導体素子１表面には酸化を防止
するためポリイミド等からなる絶縁膜３が形成されてい
る（図１３（ｃ）参照）。一方、電極７上には前記絶縁
膜３が形成されていないため、絶縁膜３及び電極７から
凹型の構造が構成される。すなわち、絶縁膜３及び電極
７から凹部８が形成される。一方、図１２に示されるバ
ンプ転写基板１２１を用いて、半導体素子１の電極７に
半田バンプ１２２を転写させる場合、半田バンプ１２２
の先端が平らであると、電極７へ半田バンプ１２２を転
写させる際に凹部８に隙間１２０が生じてしまい、この
隙間１２０に残留するエアーが原因で転写後得られる半
田バンプ１２２中にボイド１２７が発生する（図１３
（ｆ）参照）。このように、半田バンプ１２２中にボイ
ド１２７が存在していると、半田バンプ１２２と電極７
との接合部における強度が低下したり、半導体素子１と
パッケージ基板２との実装工程やその他製造工程中に必
要とされる熱処理工程等においてボイド１２７が膨張し
前記接合部に破断が生じたりする可能性が高くなる。こ
のため、歩留まりが低下し生産性が低下するという問題
が生じていた。
【０００９】また、特開平９−１４８３３０号に開示さ
れた従来のバンプ転写基板及びその製造方法において
は、前述したように、係るバンプ形成材１４２ａが溶融
した状態で電極７と係るバンプ形成材１４２ａとを接触
させることにより電極７へと転写させる（図１４（ｅ）
参照）。すなわち、バンプ形成材１４２ａを溶融させて
ほぼ球状としてから電極７へと転写させ半田バンプ１４
２ｂを形成する。しかしながら、バンプ形成材１４２ａ
を溶融した状態で半導体素子１と位置合わせして半田バ
ンプ１４２ｂを転写することは困難であり、仮にそれが
可能であるとしても新たに特殊な製造装置の使用を必要
とする。このように新たな製造装置の使用が必要である
と、製造工程に係る労力が増加するとともに製造コスト
が増大し製品の価格高騰を招くという問題が生じてい
た。さらに、基材１４３上のレジスト層１４４は感光性
ポリイミド膜等であり、スピンコータを用いて形成され
るものである。スピンコータによりレジスト層１４４を
形成する場合、形成可能なレジスト層１４４の厚さは２
０〜３０μｍ程度である。一方、近年の半導体装置の微
細化に伴い、隣接する半田バンプ間の距離（ピッチ）を
小さくする、いわゆる半田バンプの狭ピッチ化が進めら
れている。図１４に示されるバンプ転写基板１４１を用
いて、半導体素子１上に設置する半田バンプ１４２ｂの
狭ピッチ化を図る場合、隣接する半田バンプ間の隙間を
小さくすると、スピンコータを用いる方法ではレジスト
層１４４を前述した厚さよりも高くすることが困難であ
るため、隣接するバンプを充分に分離することができ
ず、半田バンプ形成時及び半田バンプ転写時に隣接する
半田バンプ同士の癒着が発生する。このため、めっきに
よる半田バンプ形成時及び半田バンプ転写時の作業歩留
まりが低下するという問題が生じていた。一方、電極７
に半田バンプ１４２ｂを接合させた後、半田バンプ１４
２ｂにおける電極７との接合部と反対側部分はパッケー
ジ基板２等と接合される。前記半田バンプ１４２ｂをパ
ッケージ基板２と接合させる場合、半田バンプ１４２ｂ
における電極７との接合部と反対側部分をパッケージ基
板２上のランド５と接合させる（図１４（ｈ）参照）。
この場合、接合させるパッケージ基板の種類や前記ラン
ド５の大きさ等によっては、半田バンプ１４２ｂ表面と
パッケージ基板２とを確実に接合させるために、係るパ
ッケージ基板２との接合を行う前に金属板１４６等を用
いて半田バンプ１４２ｂを平らし（コイニング）、平面
部１４２ｃを作成する必要があるため、製造工程で必要
とされる労力が大きいと問題が生じていた（図１４
（ｆ）・図１４（ｇ）参照）。また、近年の半導体装置
の微細化に伴い、バンプ径もより小さくなる傾向にあ
る。そのため、コイニングにおいて微細なバンプを切削
する厚さを制御することが困難であるという問題が生じ
ていた。
【００１０】本発明は、以上の従来技術における問題に
鑑みてなされたものである。本発明の目的は、半導体装
置の生産性の向上を図ることができるバンプ転写基板及
びバンプ転写基板の製造方法を提供することであるま
た、本発明の目的は、生産性に優れた半導体装置の製造
方法を提供することである。さらに、本発明の目的は、
歩留まりが高い装置として得られる半導体装置を提供す
ることである。
【００１１】
【課題を解決するための手段】以上の課題を解決するた
め提供する本出願第１の発明は、基材上に半田バンプが
形成されてなり、前記半田バンプは先端部に曲率を有
し、基材との接合面が平坦であることを特徴とするバン
プ転写基板である。
【００１２】上記構成を有する本出願第１の発明のバン
プ転写基板によると、基材上に半田バンプが形成されて
なり、前記半田バンプは先端部に曲率を有し、基材との
接合面が平坦であることにより、係るバンプ転写基板を
用いて半導体素子上の電極へと半田バンプを転写させる
際に、前記電極と半田バンプとの間に隙間を生じること
なく前記電極と半田バンプとを接合させることができ
る。これにより、ボイドの発生を低減させることができ
るため、後の工程における熱処理工程においてボイドが
膨張し、半田バンプに破断が発生するのを防止すること
ができるため、生産性の向上を図ることができる。ま
た、ボイドが原因による半田バンプのサイズのばらつき
を抑えることができる。さらに、半田バンプにおいて基
材との接合面が平坦であることにより、半田バンプにお
いて半導体素子と接合した面と反対側面を別の基板等に
接合させる前に、半田バンプ先端部をコイニングする必
要がないため、製造に要する労力を低減することができ
る。
【００１３】また、本出願第２の発明のバンプ転写基板
は、本出願第１の発明のバンプ転写基板であって、前記
基材がＡｌからなることを特徴とする。
【００１４】上記構成を有する本出願第２の発明のバン
プ転写基板によると、前記基材がＡｌからなることによ
り、表面が空気と接触することにより表面に容易に酸化
膜が形成されるので、半田バンプを転写させる際に基材
から半田バンプを剥がれやすくするための酸化膜が自然
に形成されるため、前記転写の際の作業効率を向上させ
ることができる。
【００１５】また、本出願第３の発明のバンプ転写基板
は、本出願第１の発明のバンプ転写基板であって、前記
基材がステンレスからなることを特徴とする。
【００１６】上記構成を有する本出願第３の発明のバン
プ転写基板によると、前記基材がステンレスからなるこ
とにより、ステンレスの表面には通常酸化膜が形成され
ているので、半田バンプを転写する際に基材から半田バ
ンプを剥がれやすくするための酸化膜を新たに形成する
必要がなく前記転写の際の作業効率を向上させることが
できる。
【００１７】また、本出願第４の発明は、基材上にバン
プ形成材埋込部パターンを有するホトレジスト層を形成
し、前記バンプ形成材埋込部及びホトレジスト層上にバ
ンプ形成材を積層した後ホトレジスト層を除去すること
により半田バンプを基材上に形成することを特徴とする
バンプ転写基板の製造方法である。
【００１８】ここで、バンプ形成材埋込部パターンを有
するホトレジスト層とは、基材上に形成され、バンプ形
成材を埋め込むために設置された溝を有するホトレジス
ト層をいい、バンプ形成材埋込部とは、バンプ形成材を
埋め込むために設置された溝をいう。上記構成を有する
本出願第４の発明のバンプ転写基板の製造方法による
と、基材上にバンプ形成材埋込部パターンを有するホト
レジスト層を形成し、前記バンプ形成材埋込部及びホト
レジスト層上にバンプ形成材を積層した後ホトレジスト
層を除去することにより半田バンプを基材上に形成する
ことで、先端部に曲率を有する半田バンプを容易に得る
ことができる。
【００１９】また、本出願第５の発明は、基材上にバン
プ形成材埋込部パターンを有するホトレジスト層を形成
し、前記バンプ形成材埋込部及びホトレジスト層上にバ
ンプ形成材を積層し、続いて前記バンプ形成材表面にフ
ラックスを塗布した後所定の温度にて熱処理を行い、し
かる後にフラックスを除去することにより半田バンプを
基材上に形成することを特徴とするバンプ転写基板の製
造方法である。
【００２０】上記構成を有する本出願第５の発明のバン
プ転写基板の製造方法によると、基材上にバンプ形成材
埋込部パターンを有するホトレジスト層を形成し、前記
バンプ形成材埋込部及びホトレジスト層上にバンプ形成
材を積層し、続いて前記バンプ形成材表面にフラックス
を塗布した後所定の温度にて熱処理を行い、しかる後に
フラックスを除去することにより半田バンプを基材上に
形成することにより、先端部に曲率を有する半田バンプ
を簡便な方法にて得ることができる。
【００２１】また、本出願第６の発明は、底面部に曲率
を有する溝が設置されたバンプ形成用基板の前記溝に半
田ペーストを埋め込み、前記バンプ形成用基板の前記溝
の開口部側と基材とを重ね合わせた後所定の温度にて熱
処理を行うことにより半田バンプを基材に形成すること
を特徴とするバンプ転写基板の製造方法である。
【００２２】上記構成を有する本出願第６の発明のバン
プ転写基板の製造方法によると、底面部に曲率を有する
溝が設置されたバンプ形成用基板の前記溝に半田ペース
トを埋め込み、前記バンプ形成用基板の前記溝の開口部
側と基材とを重ね合わせた後所定の温度にて熱処理を行
うことにより半田バンプを基材に形成することにより半
田バンプを基材に形成することで、先端部に曲率を有す
る半田バンプを簡便な方法にて得ることができる。ま
た、用途に応じて種々の形状を有する半田バンプを容易
に得ることができる。
【００２３】また、本出願第７の発明は、基材上にバン
プ形成材埋込部パターンを有するホトレジスト層を形成
し、前記バンプ形成材埋込部及びホトレジスト層上にバ
ンプ形成材を積層した後ホトレジスト層を除去すること
により半田バンプを基材上に形成し、続いて、半導体素
子上に設置された電極と前記半田バンプとを位置合わせ
当接して熱処理を行うことにより前記半田バンプを前記
電極上に形成することを特徴とする半導体装置の製造方
法である。
【００２４】また、本出願第８の発明は、基材上にバン
プ形成材埋込部パターンを有するホトレジスト層を形成
し、前記バンプ形成材埋込部及びホトレジスト層上にバ
ンプ形成材を積層し、続いて前記バンプ形成材表面にフ
ラックスを塗布した後所定の温度にて熱処理を行い、し
かる後にフラックスを除去することにより半田バンプを
基材上に形成し、続いて、半導体素子上に設置された電
極と前記半田バンプとを位置合わせ当接して熱処理を行
うことにより前記半田バンプを前記電極上に形成するこ
とを特徴とする半導体装置の製造方法である。
【００２５】また、本出願第９の発明は、底面部に曲率
を有する溝を有するバンプ形成用基板の前記溝に半田ペ
ーストを埋め込み、前記バンプ形成用基板の前記溝が設
置されている側と基材とを重ね合わせた後所定の温度に
て熱処理を行うことにより半田バンプを基材上に形成
し、続いて、半導体素子上に設置された電極と前記半田
バンプとを位置合わせ当接して熱処理を行うことにより
前記半田バンプを前記電極上に形成することを特徴とす
る半導体装置の製造方法である。
【００２６】上記構成を有する本出願第７〜本出願第９
の発明の半導体装置の製造方法によると、前記電極へと
半田バンプを転写させる際に、前記電極と半田バンプと
の間に隙間を生じることなく前記電極と半田バンプとを
接合させることができる。これにより、ボイドの発生を
低減させることができるため、後の製造工程中に含まれ
る熱処理によりボイドが膨張し、半田バンプに亀裂が生
じるのを防止することができるため生産性の向上を図る
ことができる。また、ボイドによる半田バンプの寸法ば
らつきを抑えることができる。さらに、半田バンプにお
いて基材との接合面が平坦であることにより、半田バン
プにおいて半導体素子と接合した面と反対側面を別の基
板等に接合させる前に、半田バンプ先端部をコイニング
する必要がないため、製造に要する労力を低減すること
ができる。
【００２７】また、本出願第１０の発明は、基材上にバ
ンプ形成材埋込部パターンを有するホトレジスト層を形
成し、前記バンプ形成材埋込部及びホトレジスト層上に
バンプ形成材を積層した後ホトレジスト層を除去するこ
とにより半田バンプを基材上に形成し、続いて、パッケ
ージ基板上に設置された電極と前記半田バンプとを位置
合わせ当接して熱処理を行うことにより前記半田バンプ
を前記電極上に形成することを特徴とする半導体装置の
製造方法である。
【００２８】また、本出願第１１の発明は、基材上にバ
ンプ形成材埋込部パターンを有するホトレジスト層を形
成し、前記バンプ形成材埋込部及びホトレジスト層上に
バンプ形成材を積層し、続いて前記バンプ形成材表面に
フラックスを塗布した後所定の温度にて熱処理を行い、
しかる後にフラックスを除去することにより半田バンプ
を基材上に形成し、続いて、パッケージ基板上に設置さ
れた電極と前記半田バンプとを位置合わせ当接して熱処
理を行うことにより前記半田バンプを前記電極上に形成
することを特徴とする半導体装置の製造方法である。
【００２９】また、本出願第１２の発明は、底面部に曲
率を有する溝を有するバンプ形成用基板の前記溝に半田
ペーストを埋め込み、前記バンプ形成用基板の前記溝設
置されている側と基材とを重ね合わせた後所定の温度に
て熱処理を行うことにより半田バンプを基材上に形成
し、続いて、パッケージ基板上に設置された電極と前記
半田バンプとを位置合わせ当接して熱処理を行うことに
より前記半田バンプを前記電極上に形成することを特徴
とする半導体装置の製造方法である。
【００３０】上記構成を有する本出願第１０〜本出願第
１２の発明の半導体装置の製造方法によると、前記電極
へと半田バンプを転写させる際に、前記電極と半田バン
プとの間に隙間を生じることなく前記電極と半田バンプ
とを接合させることができる。これにより、ボイドの発
生を低減させることができるため、後の製造工程中に含
まれる熱処理によりボイドが膨張し、半田バンプに亀裂
が生じるのを防止することができるため生産性の向上を
図ることができる。また、ボイドによる半田バンプの寸
法ばらつきを抑えることができる。
【００３１】また、本出願第１３の発明は、基材上にバ
ンプ形成材埋込部パターンを有するホトレジスト層を形
成し、前記バンプ形成材埋込部及びホトレジスト層上に
バンプ形成材を積層した後ホトレジスト層を除去するこ
とにより半田バンプを基材上に形成し、続いて、半導体
素子又はパッケージ基板上に設置された電極と前記半田
バンプとを位置合わせ当接して熱処理を行うことにより
前記半田バンプを前記電極上に形成することによって得
られ、前記半田バンプに存在するボイドの割合が、前記
半田バンプの単位断面積当たりの１０％以下であること
を特徴とする半導体装置である。
【００３２】また、本出願第１４の発明は、基材上にバ
ンプ形成材埋込部パターンを有するホトレジスト層を形
成し、前記バンプ形成材埋込部及びホトレジスト層上に
バンプ形成材を積層し、続いて前記バンプ形成材表面に
フラックスを塗布した後所定の温度にて熱処理を行い、
しかる後にフラックスを除去することにより半田バンプ
を基材上に形成し、続いて、半導体素子又はパッケージ
基板上に設置された電極と前記半田バンプとを位置合わ
せ当接して熱処理を行うことにより前記半田バンプを前
記電極上に形成することによって得られ、前記半田バン
プに存在するボイドの割合が、前記半田バンプの単位断
面積当たりの１０％以下であることを特徴とする半導体
装置である。
【００３３】また、本出願第１５の発明は、底面部に曲
率を有する溝を有するバンプ形成用基板の前記溝に半田
ペーストを埋め込み、前記バンプ形成用基板の前記溝が
設置されている側と基材とを重ね合わせた後所定の温度
にて熱処理を行うことにより半田バンプを基材上に形成
し、続いて、半導体素子又はパッケージ基板上に設置さ
れた電極と前記半田バンプとを位置合わせ当接して熱処
理を行うことにより前記半田バンプを前記電極上に形成
することによって得られ、前記半田バンプに存在するボ
イドの割合が、前記半田バンプの単位断面積当たりの１
０％以下であることを特徴とする半導体装置である。
【００３４】電極上に設置された半田バンプに存在する
ボイドの割合が、前記半田バンプの単位断面積中の３０
％を超える場合には、半田バンプと電極との接合部にお
ける強度が低下するうえ、製造工程中に行われる熱処理
工程においてボイドが膨張し前記接合部に破断が生じた
りする可能性が高くなる。このため、歩留まりの低下が
考えられる。しかしながら、上記構成を有する本出願第
１３の発明〜本出願第１５の発明の半導体装置による
と、上記工程により得られ、電極上に設置された半田バ
ンプに存在するボイドの割合が、前記半田バンプの単位
断面積当たりの１０％以下であることにより、ボイドの
膨張により前記接合部に発生する破断を防止することが
できる。これにより、歩留まりが高く且つ信頼性の高い
装置として得ることができる。
【００３５】
【発明の実施の形態】以下、本発明の実施の形態に係る
バンプ転写基板及びその製造方法、前記バンプ転写基板
を用いた半導体装置の製造方法、並びにこれらの工程に
より得られる半導体装置を、図面を参照して説明する
が、以下の実施の形態は本発明に係るバンプ転写基板及
びその製造方法、並びに前記バンプ転写基板を用いた半
導体装置の製造方法並びにこれらの工程により得られる
半導体装置の一例にすぎない。図１は、本実施の形態に
係るバンプ転写基板を示す図である。図２〜５は、本実
施の形態の一実施例に係るバンプ転写基板を示す図であ
る。図６は、図１に示されるバンプ転写基板の一製造工
程を示す図である。図７は、図２に示されるバンプ転写
基板の一製造工程を示す図である。図８は、図３に示さ
れるバンプ転写基板の一製造工程を示す図である。図９
は、図１に示されるバンプ転写基板を用いた半導体装置
の一製造工程を示す図である。図１０は、図９に示され
る工程により得られた半導体素子１とパッケージ基板２
とを接合させる工程、並びに図９に示される工程により
得られた半導体装置の一例を示す図である。
【００３６】本実施の形態に係るバンプ転写基板１１は
図１（図１（ａ）はバンプ転写基板１１の上面図、図１
（ｂ）はバンプ転写基板１１の正面図、図１（ｃ）は図
１（ｂ）における半田バンプ１２近傍の拡大図）に示さ
れるように、基材１３上に半田バンプ１２が形成されて
なる。また、前記半田バンプ１２は、円柱部１２ｃ上に
曲率部１２ｄが連続して形成されてなり、前記曲率部１
２ｄの先端部１２ａは曲率を有する。ここで、曲率部１
２ｄとは、半田バンプ１２のうち、先端が曲率を有する
部分をいい、先端部１２ａとは、曲率部１２ｄの先端の
曲率を有する面をいう。また、半田バンプ１２は、円柱
部１２ｃ側が基材１３上の一主面１３ａに設置されてな
り、前記一主面１３ａは平坦である。すなわち、円柱部
１２ｃにおいて一主面１３ａとの接合面１２ｂは平坦な
面となっている。このように、本実施の形態に係るバン
プ転写基板においては、前記半田バンプ１２が先端部１
２ａに曲率を有することにより、係るバンプ転写基板１
１を用いて半導体素子１上の電極７へと半田バンプ１２
を転写させる際に（図９参照）、半導体素子１上の絶縁
膜３及び前記電極７から凹部８が形成されていても、前
記電極７と半田バンプ１２との間に隙間を生じることな
く前記電極と半田バンプ１２とを接合させることができ
る（図９（ｄ）参照）。これにより、ボイドの発生を低
減させることができるため、生産性の向上を図ることが
できる。さらに、半田バンプ１２において一主面１３ａ
との接合面１２ｂは平坦であることから、後の工程にお
いて半田バンプ１２における半導体素子１との接合面と
反対側面と、パッケージ基板２上のランド５とを接合さ
せる前に半田バンプ１２先端部をコイニングする必要が
ない。このため、製造に要する労力を低減することがで
きる。
【００３７】基材１３は半田と反応しない材料、例えば
Ａｌやステンレス等からなる。前記基材１３がＡｌから
なる場合、表面が空気と接触することにより表面に容易
に酸化膜が形成されるので、半田バンプ１２を転写させ
る際に基材から半田バンプ１２を剥がれやすくするため
の酸化膜が自然に形成されるため、前記転写の際の作業
効率を向上させることができる。また、前記基材１３が
ステンレスからなることにより、ステンレスの表面には
通常酸化膜が形成されているので、半田バンプ１２を転
写する際に基材から半田バンプ１２を剥がれやすくする
ための酸化膜を新たに形成する必要がなく前記転写の際
の作業効率を向上させることができる。前記半田バンプ
１２が半導体素子１や実装基板等の上に転写され、共晶
半田等のＰｂ−Ｓｎ合金若しくはＳｎ・Ｐｂ・Ａｇ等か
らなる高融点半田からなる。
【００３８】また、前記バンプ転写基板１１上に設置さ
れる半田バンプ１２は図２〜図５に示されるような形状
であってもよい。図２〜図５（図２〜図５において、そ
れぞれ（ａ）はバンプ転写基板１１の上面図、（ｂ）は
バンプ転写基板１１の正面図、（ｃ）は（ｂ）における
半田バンプ１２の拡大図）に示されるバンプ転写基板上
に設置された半田バンプはいずれも先端部に曲率を有す
るとともに、基材１３の一主面１３ａとの接合面が平坦
である。図２は、擬似円柱状の半田バンプ２２を基材１
３上に有してなるバンプ転写基板２１を示す図である。
ここで、擬似円柱状の半田バンプ２２とは、円柱状の形
状を有し且つ先端部２２ａに曲率を有する半田バンプを
いう。図３〜図５はいずれも先端部が曲率を有する半田
バンプが設置されてなるバンプ転写基板であり、それぞ
れ擬似円錐状、擬似半球状、擬似四角錘状の半田バンプ
３２・４２・５２を基材１３上に有してなるバンプ転写
基板３１・４１・５１を示す図である。ここで、擬似円
錐状、擬似半球状、擬似四角錘状の半田バンプ３２・４
２・５２とは、円錐状、半球状、四角錘状の形状を有し
且つ先端部３２ａ・４２ａ・５２ａに曲率を有する半田
バンプをいう。
【００３９】続いて、前述したバンプ転写基板１１の製
造方法について、図６を参照して説明する。図６（ａ）
〜図６（ｅ）は、図１（ｃ）に示されるバンプ転写基板
１１と同一方向から基材１３を示したものであり、前記
基材１３上に半田バンプ１２を設置する工程を示す。ま
ず、基材１３（図６（ａ）参照）の一主面にホトレジス
ト層１４を施し所定のパターンのマスクを用いて露光・
現像することにより、基材１３上にバンプ形成材埋込部
パターンを有するホトレジスト層１４を形成する（図６
（ｂ）・図６（ｃ）参照）。すなわち、後の工程におい
て半田バンプを形成するための溝１５をホトレジスト層
１４に形成する。ここで、バンプ形成材埋込部パターン
を有するホトレジスト層１４とは、基材１３上に形成さ
れ、バンプ形成材１０を埋め込むために設置された溝１
５を有するホトレジスト層をいい、バンプ形成材埋込部
とは、バンプ形成材１０を埋め込むために設置された溝
１５をいう。続いて、前記溝１５及び前記ホトレジスト
層１４上に半田等のバンプ形成材１０をめっきにより析
出させる（図６（ｄ）参照）。バンプ形成材１０は、溝
１５を埋めるように析出させるとともに、ホトレジスト
層１４表面全体を覆わない程度の量を析出させるするも
のとする。このようにバンプ形成材１０ａを析出させた
場合、バンプ形成材１０の先端部１０ａはバンプ形成材
をめっきで析出させるため、ホトレジスト層１４で制限
されない部分は左右上部へ均一に析出されるため曲率を
有する形状となる。続いて、ホトレジスト層１４を除去
することにより、先端部１２ａが半球状である、すなわ
ち先端部１２ａが曲率を有する半田バンプ１２を形成す
る（図６（ｅ）参照）。すなわち、前記バンプ形成材埋
込部及びホトレジスト層１４上にバンプ形成材１０を積
層した後ホトレジスト層１４を除去することにより半田
バンプ１２を基材１３上に形成する。以上のように、図
１に示されるバンプ転写基板１１が簡便な方法にて得ら
れる。
【００４０】次に、図２に示されるバンプ転写基板２１
の製造方法について図７を参照して説明する。図７
（ａ）〜図７（ｇ）は、図２（ｃ）に示されるバンプ転
写基板２１と同一方向から基材１３を示したものであ
り、前記基材１３上に半田バンプ２２を設置する工程を
示す。なお、図７（ａ）〜図７（ｄ）に示される工程
は、前述した図６（ａ）〜図６（ｄ）に示される工程と
同様であるため説明は省略する。めっきにより前記溝１
５及び前記ホトレジスト層１４上に半田等のバンプ形成
材１０を析出させた後（図７（ｄ）参照）、前記ホトレ
ジスト層１４及びバンプ形成材１０上にフラックス１６
を塗布し（図７（ｅ）参照）、所定の温度にて熱処理を
行うことによりバンプ形成材１０をウエットバックし、
バンプ形成材１０の先端部１０ｂに曲率を持たせる（図
７（ｆ）参照）。最後に、ホトレジスト層１４を除去す
ることにより、先端部２２ａが曲率を有する半田バンプ
２２を形成する（図７（ｇ）参照）。以上により図２に
示されるバンプ転写基板２１が得られる。
【００４１】さらに、図３に示されるバンプ転写基板２
１の製造方法について図８を参照して説明する。図８
（ａ）〜図８（ｄ）は、図３（ｃ）に示されるバンプ転
写基板３１と同一方向から基材１３を示したものであ
り、前記基材１３上に半田バンプ３２を設置する工程を
示す。まず、底面部８１ａに曲率を有する溝８１が設置
されたバンプ形成用基板８０の前記溝８１に半田ペース
ト８２を印刷等により埋め込む（図８（ａ）・図８
（ｂ）参照）。前記溝８１は逆擬似円錐状の形状を有す
る。ここで、溝８１が逆擬似円錐状の形状を有すると
は、円錐体の頂点が溝の底面に設置され、且つ円錐体の
頂点が曲率を有するような形状を有する溝をいう。前記
バンプ形成用基板８０は、セラミック、テフロン、及び
これらをＴｉＷでコートした材料からなる。次に、前記
バンプ形成用基板８０の前記溝８１が設置されている側
と基材１３とを重ね合わせた後所定の温度にて熱処理を
行うことにより、先端部３２ａに曲率を有し基材１３の
一主面１３ａとの接合面が平坦である半田バンプ３２を
基材１３上に形成する。以上により図３に示されるバン
プ転写基板３１が得られる。なお、図８においては、逆
擬似円錐状の形状を有する前記溝８１を有するバンプ形
成用基板８０を用いてバンプ転写基板３１を作成する例
を示したが、溝の形状はこれに限定されるものではな
く、底面部に曲率を有する溝であればよい。例えば逆擬
似半球状、逆擬似四角錘状等の溝をそれぞれ有するバン
プ形成用基板を用いて、先端部に曲率を有し、基材１３
の一主面１３ａとの接合面が平坦である半田バンプ４２
・５２を基材１３上に有してなるバンプ転写基板４１
（図４参照）・５１（図５参照）を作成することもでき
る。
【００４２】続いて、図１に示されるバンプ転写基板１
１を用いて、半田バンプ１２を前記半導体素子１上の電
極７に転写する工程について、図９を参照して説明す
る。まず、図１（ｃ）に示されるバンプ転写基板１１の
半田バンプ１２設置面が半導体素子１の電極７設置面と
対向するように配置した後（図９（ａ）・図９（ｃ）参
照：図９（ｃ）は図９（ａ）における半田バンプ１２部
分の拡大図）、前記半田バンプ１２を電極７上に設置し
前記半田バンプ１２と電極７とを位置合わせした後（図
９（ｂ）・図９（ｄ）参照：図９（ｄ）は図９（ｂ）に
おける半田バンプ１２部分の拡大図）、半田バンプ１２
を加熱（リフロー）させて転写し（図９（ｅ）参照）、
半導体素子１上に半田バンプ１１２を形成する（図９
（ｆ）参照）。このように、先端部１２ａに曲率を有す
る半田バンプ１２を転写させることにより、半導体素子
１上の絶縁膜３及び前記電極７から凹部８が形成されて
いても、前記電極と半田バンプ１２との間に隙間を生じ
ることなく前記電極と半田バンプ１２とを接合させるこ
とができる（図９（ｄ）参照）。これにより、ボイドの
発生を低減させることができるため、生産性の向上を図
ることができる。さらに、電極７上に転写されて形成さ
れた後の半田バンプ１１２において、前記半田バンプ１
１２の先端部１１２ａは平坦であることから（図９
（ｆ）参照）、半田バンプ１１２の先端部１１２ａ側
と、パッケージ基板２上のランド５とを接合させる前に
半田バンプ１１２の先端部をコイニングして平坦にする
必要がない。このため半導体装置の製造に要する労力を
低減することができる。以上説明したように、本実施の
形態に係るバンプ転写基板を用いることにより、簡便且
つ効率良く半導体装置を製造することができる。
【００４３】また、このように半導体素子１の電極７上
に半田バンプ１１２を設置した後、半田バンプ１１２の
電極７との接合面と反対側の面をパッケージ基板２上の
パッド５と接合する（図１０（ａ）・図１０（ｂ）参
照）。また、図９においては、半導体素子１に設置され
た電極７上に半田バンプ１１２を設置する例について示
したが、半田バンプを前記パッケージ基板２上に転写し
て形成する場合も図９に示される工程と略同様の工程で
実施することができる。すなわち、図６に示される工程
により得られたバンプ転写基板１１を用い、パッケージ
基板３上に設置された電極とバンプ転写基板１１上の半
田バンプとを位置合わせ当接して熱処理を行うことによ
り前記半田バンプを前記電極上に形成することもでき
る。以上のようにして形成された半導体装置の一例を図
１０（ｃ）〜図１０（ｅ）に示す。パッケージ基板２上
には半田バンプ１１２が転写されて形成されてなり、前
記半田バンプ１１２のパッケージ基板３の接合面と反対
側はプリント基板４に接合されてなる。
【００４４】また、電極７上に設置された半田バンプ１
１２に存在するボイドの割合が、前記半田バンプ１１２
の単位断面積中の３０％を超える場合には、半田バンプ
１１２と電極７との接合部における強度が低下するう
え、半導体素子１とパッケージ基板２との実装工程やそ
の他製造工程中に必要とされる熱処理工程等においてボ
イドが膨張し、係る膨張が原因により前記接合部に破断
が生じたりする可能性が高くなる。このため、歩留まり
の低下が考えられる。しかしながら、本実施の形態に係
るバンプ転写基板１１を用いて製造された半導体装置に
おいては、電極７上に設置された半田バンプ１１２に存
在するボイドの割合が、前記半田バンプ１１２の単位断
面積当たりの３０％以下であることにより、ボイドが膨
張することにより半田バンプ１１２と電極７との接合部
に亀裂・破断が発生するのを防止することができる。ま
た、電極７上に設置された半田バンプ１１２に存在する
ボイドの割合は、前記半田バンプ１１２の単位断面積当
たりの２０％以下であることがより望ましく、前記半田
バンプ１１２の単位断面積当たりの１０％以下であるこ
とがさらに望ましい。
【００４５】
【実施例】以下、本実施の形態に係る一実施例を示す。
厚さ０．１ｍｍのステンレスからなる基材上に、Ｓｎ−
Ｐｂ共晶半田からなり、高さ０．１３ｍｍで図１と同様
の形状を有する半田バンプを２４０μｍピッチで形成し
てバンプ転写基板を作成した。続いて、このバンプ転写
基板を用いて、半導体素子上の電極に半田バンプを転写
させ、前記電極上に半田バンプを作成し、本実施例に係
る半導体装置を作成した。本実施例に係る半導体装置の
半田バンプの顕微鏡写真（半田バンプ上面から撮影した
もの）を図１１に示す。一方、比較例として、図１２に
示される従来のバンプ転写基板を用いて、本実施例と同
様に半導体素子の電極上に半田バンプを転写させ半導体
装置を製造した。この場合、バンプ転写基板を作成する
際に用いる基材、半田バンプの材質・サイズ・ピッチ等
は実施例と同様とした。従来のバンプ転写基板を用いて
半導体素子上に転写され形成された半田バンプの顕微鏡
写真（半田バンプ上面から撮影したもの）を図１５に示
す。従来のバンプ転写基板を用いて製造された半導体装
置は、図１５に顕微鏡写真で示すように、半田バンプ中
にボイドが発生しているのが確認された。このとき、各
半田バンプに存在するボイドの割合は、各半田バンプの
単位断面積当たりの２０〜４０％であった。一方、本実
施例に係るバンプ転写基板を用いて製造された半導体装
置においては、図１１に顕微鏡写真で示すように、半田
バンプ中にボイドが殆ど発生していない良好な装置とし
て得ることができた。このとき、各半田バンプに存在す
るボイドの割合は、各半田バンプの単位断面積当たりの
１０％以下であった。
【００４６】
【発明の効果】以上説明したように、本発明に係るバン
プ転写基板によると、基材上に半田バンプが形成されて
なり、前記半田バンプは先端部に曲率を有し、基材との
接合面が平坦であることにより、係るバンプ転写基板を
用いて半導体素子上の電極へと半田バンプを転写させる
際に、前記電極と半田バンプとの間に隙間を生じること
なく前記電極と半田バンプとを接合させることができ
る。これにより、ボイドの発生を低減させることができ
るため、後の工程における熱処理工程においてボイドが
膨張し、半田バンプに破断が発生するのを防止すること
ができるため、生産性の向上を図ることができる。
【００４７】また、本発明に係るバンプ転写基板の製造
方法によると、基材上にバンプ形成材埋込部パターンを
有するホトレジスト層を形成し、前記バンプ形成材埋込
部及びホトレジスト層上にバンプ形成材を積層した後ホ
トレジスト層を除去することにより半田バンプを基材上
に形成することで、先端部に曲率を有する半田バンプを
容易に得ることができる。
【００４８】また、本発明に係るバンプ転写基板の製造
方法によると、基材上にバンプ形成材埋込部パターンを
有するホトレジスト層を形成し、前記バンプ形成材埋込
部及びホトレジスト層上にバンプ形成材を積層し、続い
て前記バンプ形成材表面にフラックスを塗布した後所定
の温度にて熱処理を行い、しかる後にフラックスを除去
することにより半田バンプを基材上に形成することによ
り、先端部に曲率を有する半田バンプを簡便な方法にて
得ることができる。
【００４９】また、本発明に係るバンプ転写基板の製造
方法によると、底面部に曲率を有する溝が設置されたバ
ンプ形成用基板の前記溝に半田ペーストを埋め込み、前
記バンプ形成用基板の前記溝の開口部側と基材とを重ね
合わせた後所定の温度にて熱処理を行うことにより半田
バンプを基材に形成することにより半田バンプを基材に
形成することで、先端部に曲率を有する半田バンプを簡
便な方法にて得ることができる。また、用途に応じて種
々の形状を有する半田バンプを容易に得ることができ
る。
【００５０】また、本発明に係る半導体装置の製造方法
によると、本発明に係るバンプ転写基板の製造方法によ
り得られたバンプ転写基板を用いて、半導体素子又はパ
ッケージ基板上に設置された電極と前記半田バンプとを
位置合わせ当接して熱処理を行うことにより前記半田バ
ンプを前記電極上に形成することにより、前記電極へと
半田バンプを転写させる際に、前記電極と半田バンプと
の間に隙間を生じることなく前記電極と半田バンプとを
接合させることができる。これにより、ボイドの発生を
低減させることができるため、後の製造工程中に含まれ
る熱処理によりボイドが膨張し、半田バンプに亀裂が生
じるのを防止することができるため生産性の向上を図る
ことができる。また、ボイドによる半田バンプの寸法ば
らつきを抑えることができる。さらに、半田バンプにお
いて基材との接合面が平坦であることにより、半田バン
プにおいて半導体素子又はパッケージ基板と接合した面
と反対側面を別の基板等に接合させる前に、半田バンプ
先端部をコイニングする必要がないため、製造に要する
労力を低減することができる。
【００５１】また、本発明に係る半導体装置によると、
本発明に係る半導体装置の製造方法により得られ、電極
上に設置された半田バンプに存在するボイドの割合が、
前記半田バンプの単位断面積当たりの１０％以下である
ことにより、ボイドの膨張によって半田バンプと電極と
の接合部に発生する破断を防止することができる。これ
により、歩留まりが高く且つ信頼性の高い装置として得
ることができる。
【図面の簡単な説明】
【図１】 本実施の形態に係るバンプ転写基板を示す図
である。
【図２】 本実施の形態の一実施例に係るバンプ転写基
板を示す図である。
【図３】 本実施の形態の一実施例に係るバンプ転写基
板を示す図である。
【図４】 本実施の形態の一実施例に係るバンプ転写基
板を示す図である。
【図５】 本実施の形態の一実施例に係るバンプ転写基
板を示す図である。
【図６】 図１に示されるバンプ転写基板の一製造工程
を示す図である。
【図７】 図２に示されるバンプ転写基板の一製造工程
を示す図である。
【図８】 図３に示されるバンプ転写基板の一製造工程
を示す図である。
【図９】 図１に示されるバンプ転写基板を用いた半導
体装置の一製造工程を示す図である。
【図１０】 図９に示される工程により得られた半導体
素子１とパッケージ基板２とを接合させる工程、並びに
図９に示される工程により得られた半導体装置の一例を
示す図である。
【図１１】 本発明のバンプ転写基板を用いて形成され
た半導体素子上の半田バンプの顕微鏡写真である。
【図１２】 従来のバンプ転写基板及び前記バンプ転写
基板の一製造工程をを示す図である。
【図１３】 従来の半導体装置の製造工程において、従
来のバンプ転写基板を用いて半導体素子上に半田バンプ
を形成する工程を示す断面図である。
【図１４】 特開平９−１４８３３０号に開示された従
来のバンプ転写基板及びその製造方法を示す図である。
【図１５】 従来のバンプ転写基板を用いて形成された
半導体素子上の半田バンプの顕微鏡写真である。
【符号の説明】
０ 半導体ウエハ １ 半導体素子 ２ パッケージ基板 ３ 絶縁膜 ４ プリント基板 ５ ランド ６ 補強樹脂 ７ 電極 ８ 凹部 １０ バンプ形成材 １０ａ・１０ｂ 先端部 １１・２１・３１・４１・５１ バンプ転写基板 １２・２２・３２・４２・５２ 半田バンプ １２ａ・２２ａ・３２ａ・４２ａ・５２ａ 先端部 １２ｂ・２２ｂ・３２ｂ・４２ｂ・５２ｂ 接合面 １２ｃ 円柱部 １２ｄ 曲率部 １３ａ 基材１３上の一主面 １４ ホトレジスト層 １５ 溝 １６ フラックス ８０ バンプ形成用基板 ８１ 溝 ８１ａ 底面部 ８２ 半田ペースト １１２ 半田バンプ １１２ａ 先端部 １１２ｂ 先端部 １２０ 隙間 １２１ バンプ転写基板 １２２ 半田バンプ １２３ 基材 １２４ ホトレジスト層 １２５ 溝 １２６ バンプ形成材 １２７ ボイド １４１ バンプ転写基板 １４２ａ バンプ形成材 １４２ｂ 半田バンプ １４２ｃ 平面部 １４３ 基材 １４４ レジスト層 １４５ 溝 １４６ 金属板

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】基材上に半田バンプが形成されてなり、前
    記半田バンプは先端部に曲率を有し、基材との接合面が
    平坦であることを特徴とするバンプ転写基板。
  2. 【請求項２】前記基材がＡｌからなることを特徴とする
    請求項１に記載のバンプ転写基板。
  3. 【請求項３】前記基材がステンレスからなることを特徴
    とする請求項１に記載のバンプ転写基板。
  4. 【請求項４】基材上にバンプ形成材埋込部パターンを有
    するホトレジスト層を形成し、前記バンプ形成材埋込部
    及びホトレジスト層上にバンプ形成材を積層した後ホト
    レジスト層を除去することにより半田バンプを基材上に
    形成することを特徴とするバンプ転写基板の製造方法。
  5. 【請求項５】基材上にバンプ形成材埋込部パターンを有
    するホトレジスト層を形成し、前記バンプ形成材埋込部
    及びホトレジスト層上にバンプ形成材を積層し、続いて
    前記バンプ形成材表面にフラックスを塗布した後所定の
    温度にて熱処理を行い、しかる後にフラックスを除去す
    ることにより半田バンプを基材上に形成することを特徴
    とするバンプ転写基板の製造方法。
  6. 【請求項６】底面部に曲率を有する溝が設置されたバン
    プ形成用基板の前記溝に半田ペーストを埋め込み、前記
    バンプ形成用基板の前記溝の開口部側と基材とを重ね合
    わせた後所定の温度にて熱処理を行うことにより半田バ
    ンプを基材上に形成することを特徴とするバンプ転写基
    板の製造方法。
  7. 【請求項７】基材上にバンプ形成材埋込部パターンを有
    するホトレジスト層を形成し、前記バンプ形成材埋込部
    及びホトレジスト層上にバンプ形成材を積層した後ホト
    レジスト層を除去することにより半田バンプを基材上に
    形成し、続いて、半導体素子上に設置された電極と前記
    半田バンプとを位置合わせ当接して熱処理を行うことに
    より前記半田バンプを前記電極上に形成することを特徴
    とする半導体装置の製造方法。
  8. 【請求項８】基材上にバンプ形成材埋込部パターンを有
    するホトレジスト層を形成し、前記バンプ形成材埋込部
    及びホトレジスト層上にバンプ形成材を積層し、続いて
    前記バンプ形成材表面にフラックスを塗布した後所定の
    温度にて熱処理を行い、しかる後にフラックスを除去す
    ることにより半田バンプを基材上に形成し、続いて、半
    導体素子上に設置された電極と前記半田バンプとを位置
    合わせ当接して熱処理を行うことにより前記半田バンプ
    を前記電極上に形成することを特徴とする半導体装置の
    製造方法。
  9. 【請求項９】底面部に曲率を有する溝を有するバンプ形
    成用基板の前記溝に半田ペーストを埋め込み、前記バン
    プ形成用基板の前記溝設置されている側と基材とを重ね
    合わせた後所定の温度にて熱処理を行うことにより半田
    バンプを基材上に形成し、続いて、半導体素子上に設置
    された電極と前記半田バンプとを位置合わせ当接して熱
    処理を行うことにより前記半田バンプを前記電極上に形
    成することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】基材上にバンプ形成材埋込部パターンを
    有するホトレジスト層を形成し、前記バンプ形成材埋込
    部及びホトレジスト層上にバンプ形成材を積層した後ホ
    トレジスト層を除去することにより半田バンプを基材上
    に形成し、続いて、パッケージ基板上に設置された電極
    と前記半田バンプとを位置合わせ当接して熱処理を行う
    ことにより前記半田バンプを前記電極上に形成すること
    を特徴とする半導体装置の製造方法。
  11. 【請求項１１】基材上にバンプ形成材埋込部パターンを
    有するホトレジスト層を形成し、前記バンプ形成材埋込
    部及びホトレジスト層上にバンプ形成材を積層し、続い
    て前記バンプ形成材表面にフラックスを塗布した後所定
    の温度にて熱処理を行い、しかる後にフラックスを除去
    することにより半田バンプを基材上に形成し、続いて、
    パッケージ基板上に設置された電極と前記半田バンプと
    を位置合わせ当接して熱処理を行うことにより前記半田
    バンプを前記電極上に形成することを特徴とする半導体
    装置の製造方法。
  12. 【請求項１２】底面部に曲率を有する溝を有するバンプ
    形成用基板の前記溝に半田ペーストを埋め込み、前記バ
    ンプ形成用基板の前記溝設置されている側と基材とを重
    ね合わせた後所定の温度にて熱処理を行うことにより半
    田バンプを基材上に形成し、続いて、パッケージ基板上
    に設置された電極と前記半田バンプとを位置合わせ当接
    して熱処理を行うことにより前記半田バンプを前記電極
    上に形成することを特徴とする半導体装置の製造方法。
  13. 【請求項１３】基材上にバンプ形成材埋込部パターンを
    有するホトレジスト層を形成し、前記バンプ形成材埋込
    部及びホトレジスト層上にバンプ形成材を積層した後ホ
    トレジスト層を除去することにより半田バンプを基材上
    に形成し、続いて、半導体素子又はパッケージ基板上に
    設置された電極と前記半田バンプとを位置合わせ当接し
    て熱処理を行うことにより前記半田バンプを前記電極上
    に形成することによって得られ、前記半田バンプに存在
    するボイドの割合が、前記半田バンプの単位断面積当た
    りの１０％以下であることを特徴とする半導体装置。
  14. 【請求項１４】基材上にバンプ形成材埋込部パターンを
    有するホトレジスト層を形成し、前記バンプ形成材埋込
    部及びホトレジスト層上にバンプ形成材を積層し、続い
    て前記バンプ形成材表面にフラックスを塗布した後所定
    の温度にて熱処理を行い、しかる後にフラックスを除去
    することにより半田バンプを基材上に形成し、続いて、
    半導体素子又はパッケージ基板上に設置された電極と前
    記半田バンプとを位置合わせ当接して熱処理を行うこと
    により前記半田バンプを前記電極上に形成することによ
    って得られ、前記半田バンプに存在するボイドの割合
    が、前記半田バンプの単位断面積当たりの１０％以下で
    あることを特徴とする半導体装置。
  15. 【請求項１５】底面部に曲率を有する溝を有するバンプ
    形成用基板の前記溝に半田ペーストを埋め込み、前記バ
    ンプ形成用基板の前記溝設置されている側と基材とを重
    ね合わせた後所定の温度にて熱処理を行うことにより半
    田バンプを基材上に形成し、続いて、半導体素子又はパ
    ッケージ基板上に設置された電極と前記半田バンプとを
    位置合わせ当接して熱処理を行うことにより前記半田バ
    ンプを前記電極上に形成することによって得られ、前記
    半田バンプに存在するボイドの割合が、前記半田バンプ
    の単位断面積当たりの１０％以下であることを特徴とす
    る半導体装置。
JP16396799A 1999-06-10 1999-06-10 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置 Expired - Fee Related JP3303849B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP16396799A JP3303849B2 (ja) 1999-06-10 1999-06-10 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
US09/590,515 US6432807B1 (en) 1999-06-10 2000-06-09 Method of forming solder bumps on a semiconductor device using bump transfer plate
TW089111376A TW457607B (en) 1999-06-10 2000-06-09 Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
KR10-2000-0031981A KR100382377B1 (ko) 1999-06-10 2000-06-10 범프 전사 기판, 그 제조방법, 반도체 장치, 및 그제조방법
US10/191,141 US20020173135A1 (en) 1999-06-10 2002-07-09 Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US10/191,124 US20020177295A1 (en) 1999-06-10 2002-07-09 Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US10/191,142 US20020173136A1 (en) 1999-06-10 2002-07-09 Bump transfer plate, manufacturing method thereof, semiconductor device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16396799A JP3303849B2 (ja) 1999-06-10 1999-06-10 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2000353714A true JP2000353714A (ja) 2000-12-19
JP3303849B2 JP3303849B2 (ja) 2002-07-22

Family

ID=15784230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16396799A Expired - Fee Related JP3303849B2 (ja) 1999-06-10 1999-06-10 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置

Country Status (4)

Country Link
US (4) US6432807B1 (ja)
JP (1) JP3303849B2 (ja)
KR (1) KR100382377B1 (ja)
TW (1) TW457607B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10228509B4 (de) * 2001-09-18 2007-05-24 Samsung Electronics Co., Ltd., Suwon Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677229B2 (en) * 2000-10-20 2004-01-13 Sumitomo Special Metals Co., Ltd. Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
KR100416980B1 (ko) * 2002-02-22 2004-02-05 삼성전자주식회사 볼 그리드 어레이 칩 고정장치
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
US6960518B1 (en) * 2002-07-19 2005-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Buildup substrate pad pre-solder bump manufacturing
US7332424B2 (en) * 2004-08-16 2008-02-19 International Business Machines Corporation Fluxless solder transfer and reflow process
US20080164300A1 (en) * 2007-01-08 2008-07-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder balls having roughened surfaces, method of making electrical assembly including said circuitized substrate, and method of making multiple circuitized substrate assembly
US8563417B2 (en) * 2011-11-22 2013-10-22 Alpha & Omega Semiconductor, Inc. Method for packaging ultra-thin chip with solder ball thermo-compression in wafer level packaging process
WO2013101241A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
CN103208430B (zh) * 2012-01-17 2015-09-30 万国半导体股份有限公司 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法
US8534533B2 (en) * 2012-01-19 2013-09-17 Raytheon Company Solder paste transfer process
US8770462B2 (en) 2012-03-14 2014-07-08 Raytheon Company Solder paste transfer process
US9659891B2 (en) 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
CN106711100A (zh) * 2016-08-22 2017-05-24 杰群电子科技（东莞）有限公司 一种半导体封装结构及加工方法
US20180226372A1 (en) * 2017-02-08 2018-08-09 Nanya Technology Corporation Package structure and manufacturing method thereof
CN116234183A (zh) * 2021-12-02 2023-06-06 礼鼎半导体科技(深圳)有限公司 具有导电凸块的线路板及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027586B2 (ja) * 1989-07-13 2000-04-04 シャープ株式会社 バンプの製造方法
TW223184B (ja) * 1992-06-18 1994-05-01 Matsushita Electron Co Ltd
JPH0745618A (ja) 1993-07-28 1995-02-14 Nitto Denko Corp 導電体転写用基材および導電体の転写方法
JP3173546B2 (ja) 1994-03-04 2001-06-04 松下電器産業株式会社 バンプの形成方法
JP3173547B2 (ja) 1994-03-18 2001-06-04 松下電器産業株式会社 半田バンプの形成方法
JPH07307341A (ja) 1994-05-11 1995-11-21 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH088258A (ja) 1994-06-20 1996-01-12 Fujitsu Ltd はんだバンプの形成方法
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
JPH0878419A (ja) 1994-09-01 1996-03-22 Fujitsu Ltd バンプ及びそれを用いた半導体装置の製造方法
JP2735038B2 (ja) 1995-06-30 1998-04-02 日本電気株式会社 バンプ形成方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH09148330A (ja) 1995-11-20 1997-06-06 Shinko Electric Ind Co Ltd 半導体素子のバンプ形成方法
JP3385872B2 (ja) 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
JPH09275105A (ja) 1996-04-04 1997-10-21 Denso Corp 半導体装置の電極形成のための転写用基板および電極形成方法
JPH1098257A (ja) 1996-09-19 1998-04-14 Ibiden Co Ltd 半田バンプ形成基板の製造方法
JP3553300B2 (ja) 1996-12-02 2004-08-11 富士通株式会社 半導体装置の製造方法及び半導体装置の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10228509B4 (de) * 2001-09-18 2007-05-24 Samsung Electronics Co., Ltd., Suwon Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
US20020177295A1 (en) 2002-11-28
JP3303849B2 (ja) 2002-07-22
KR20010020974A (ko) 2001-03-15
TW457607B (en) 2001-10-01
US6432807B1 (en) 2002-08-13
US20020173136A1 (en) 2002-11-21
US20020173135A1 (en) 2002-11-21
KR100382377B1 (ko) 2003-05-01

Similar Documents

Publication Publication Date Title
JP3303849B2 (ja) バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
US7745258B2 (en) Manufacturing method of semiconductor device
JP2013534060A (ja) ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法
JPH04234139A (ja) 半導体チップの基板への直接取付け法
WO2002024391A1 (en) Polymer collar for solder bumps
CN101652847A (zh) 电学互连结构及其形成方法
CN102136453A (zh) 空腔互连技术中的焊料
JP2001085470A (ja) 半導体装置及びその製造方法
US6429046B1 (en) Flip chip device and method of manufacture
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
JPH0645740A (ja) 半田接続方法
WO1999004424A1 (fr) Dispositif a semi-conducteur, et structure de montage et procede de fabrication associes
US20030036220A1 (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
JP3267167B2 (ja) 半導体装置とその製造方法
JP3631230B2 (ja) 予備ハンダの形成方法
TWI344185B (en) Method for forming reinforced interconnects on a substrate
JPH1167823A (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JPH1070127A (ja) 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法
JP2001230537A (ja) ハンダバンプの形成方法
WO2000057469A1 (en) Structure for mounting semiconductor device and mounting method
EP0827190A2 (en) Bump structure and methods for forming this structure
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JPH07153796A (ja) 半導体実装装置およびその製造方法
JPH09139560A (ja) 回路基板装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees