[go: up one dir, main page]

JP3385872B2 - はんだ供給法およびはんだ供給装置 - Google Patents

はんだ供給法およびはんだ供給装置

Info

Publication number
JP3385872B2
JP3385872B2 JP24582496A JP24582496A JP3385872B2 JP 3385872 B2 JP3385872 B2 JP 3385872B2 JP 24582496 A JP24582496 A JP 24582496A JP 24582496 A JP24582496 A JP 24582496A JP 3385872 B2 JP3385872 B2 JP 3385872B2
Authority
JP
Japan
Prior art keywords
mask member
solder
hole
holes
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24582496A
Other languages
English (en)
Other versions
JPH09237963A (ja
Inventor
純司 藤野
吾朗 出田
実保 弘田
照 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24582496A priority Critical patent/JP3385872B2/ja
Priority to US08/768,395 priority patent/US5950908A/en
Priority to DE19653499A priority patent/DE19653499B4/de
Priority to FR9615900A priority patent/FR2742687B1/fr
Publication of JPH09237963A publication Critical patent/JPH09237963A/ja
Application granted granted Critical
Publication of JP3385872B2 publication Critical patent/JP3385872B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10P72/74—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H05K3/346—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H10W72/01204—
    • H10W72/01212—
    • H10W72/01215—
    • H10W72/01225—
    • H10W72/072—
    • H10W72/07251—
    • H10W72/20—
    • H10W72/225—
    • H10W72/241—
    • H10W72/251—
    • H10W72/252—
    • H10W72/923—
    • H10W72/952—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、電子部品のプリ
ント基板に対するはんだ付や電子部品の組立に用いる接
合部のはんだ供給法とその装置およびはんだ接合法に関
するものである。
【０００２】
【従来の技術】従来、バンプを形成する目的で、ＬＳＩ
パッケージの外部電極にはんだを供給する場合、ボール
セット法やはんだ印刷法が用いられてきた（「クリーム
はんだ印刷技術とＢＧＡバンプ形成への応用」 前田
憲、表面実装技術、ＶＯＬ．５ＮＯ．５ ′９５ Ｐ１
〜６より）。また、ソルダペーストを用いたバンプ形成
法としては、特公平７ー８５４８７号公報のような方法
が提案されている。
【０００３】図２２は、例えば特公平７ー８５４８７号
公報に示された従来のはんだ供給法を示す図である。図
において、１は転写メンバ、２は転写メンバ１に設けた
ホール、３は転写メンバ１に設けたホール２に充填する
はんだペースト（以下ソルダペーストと呼ぶ）、２１は
金属サイト５を有する基板である。
【０００４】このような従来のはんだ供給法において
は、図２２（ｂ）に示すように転写メンバ１上に設けら
れたホール２にはんだペースト３を充填したのち、図２
２（ｃ）のように基板２１上の金属サイト５（以下電極
と呼ぶ）とホール２とを位置合わせし、転写メンバ１ご
と加熱してはんだペースト３を流出させ、図２２（ｄ）
のようにバンプ７を形成していた。
【０００５】特公平７ー８５４８７号公報に示されたも
のでは、図２２（ａ）に示すように転写メンバ１のホー
ル２は転写メンバ１を貫通しておらず、ドリル加工によ
って形成されていた。そのため、図２３に示すように、
ホール２ａ〜２ｅのように深さにばらつきが生じると、
それがそのまま供給されるはんだの量のばらつきの原因
となり、結果としてバンプ７ａ〜７ｅのような高さにば
らつきのあるバンプが形成されていた。
【０００６】また、転写メンバ１のホール２は、ドリル
加工によって転写メンバ１を貫通しないように形成され
ているため、バンプ７の数が増えるにしたがって、ホー
ル２を形成するドリル加工に時間を要していた。そのた
め、転写メンバ１の製造コスト増大の要因となってい
た。
【０００７】さらに、図２４に示すようにソルダペース
トに含まれる溶剤成分中のフラックス（ロジン）がバン
プ形成後にホール２内壁にフラックス残さ８となって形
成されるため、洗浄に時間を要していた。また、ＬＳＩ
パッケージ内部のはんだ接合部など耐熱性を要するはん
だ接合部には融点の高いはんだ材が用いられていた。し
かし、融点の高いはんだ材による接合時には、ＬＳＩチ
ップやプリント基板など周辺部材に対する入熱量（熱的
損傷）も大きくなるため、耐熱性の高い特殊な部材を用
いる必要があった。
【０００８】例えば特開平１ー２６６９８７号公報に示
されているように、あらかじめ融点の異なる２種類の金
属からなるソルダペーストを用いて、高い耐熱性を要す
る接合部のはんだ付温度を低くするはんだ接合法が提案
されている。しかし、あらかじめ融点の異なる２種類の
金属からなるソルダペーストを用いた場合には、製造さ
れてから使用するまでの期間、両金属がペースト中に混
在することによって常温でも金属間の相互拡散が進展
し、金属粒同志の癒着等の不具合が生じてソルダペース
トとしては使用不可能となる場合があった。
【０００９】
【発明が解決しようとする課題】上記のような従来のは
んだ供給法では、はんだペースト３を充填するホール２
をドリル加工によって転写メンバ１を貫通しないように
形成しているため、ホール２の深さにばらつきが生じて
いた。そのため、バンプの高さにばらつきが生じたり、
バンプ７の数が増えるにしたがって、ホール２を形成す
るドリル加工に時間を要していた。また、ソルダペース
トに含まれる溶剤成分中のフラックス（ロジン）がバン
プ形成後にホール２内壁にフラックス残さ８となって形
成されていた。
【００１０】この発明は、このような問題点を解消する
ためになされたもので、貫通孔を有するマスク部材を用
いることにより、バンプ高さのばらつきの小さなバンプ
形成が可能となりバンプの形成不良を減少させることが
でき、バンプ形成後の洗浄時間の短縮が可能となり、さ
らにバンプ数の増大にともなうコスト増大を抑えること
ができるはんだ供給法およびはんだ供給装置を提供する
ものである。
【００１１】
【課題を解決するための手段】（１）この発明に係るは
んだ供給法は、電子部品に形成された複数の電極に対応
した複数の貫通孔を有するマスク部材と支持部材とを、
この支持部材が前記複数の貫通孔を覆うように配置する
工程と、前記複数の貫通孔と前記支持部材とにより形成
された孔部にはんだペーストを充填する工程と、前記電
子部品と前記マスク部材とを前記電極と前記孔部とが重
なるように重ね合わせる工程と、前記電子部品と前記マ
スク部材とを前記重ね合わせた後に、前記はんだペース
トを加熱し、前記電極に付着させる工程とを含み、前記
支持部材は、加熱時のそりが小さく、前記マスク部材と
接する面の周状に、内部を排気して前記マスク部材と前
記支持部材とを密着させる溝を備えたものである。
【００１２】（２）この発明に係るはんだ供給法は、電
子部品に形成された複数の電極に対応した複数の貫通孔
を有するマスク部材と支持部材とを、この支持部材が前
記複数の貫通孔を覆うように配置する工程と、前記複数
の貫通孔と前記支持部材とにより形成された孔部にはん
だペーストを充填する工程と、前記電子部品と前記マス
ク部材とを前記電極と前記孔部とが重なるように重ね合
わせる工程と、前記電子部品と前記マスク部材とを重ね
合わせた後に、前記はんだペーストを加 熱し前記電極に
付着させる工程とを含み、前記加熱は、前記マスク部材
の孔部の直径より小さい直径にフォーカシングされたＹ
ＡＧレーザを用い、前記支持部材は前記加熱用ビームを
透過するガラスで構成されているものである。
【００１３】（３）この発明のはんだ供給法は、電子部
品に形成された複数の電極に対応した複数の貫通孔を有
するマスク部材と前記電子部品とを、前記電極と前記貫
通孔とが重なるように配置する工程と、前記複数の貫通
孔と前記電子部品より形成された孔部にはんだペースト
を充填する工程と、前記マスク部材の前記複数の貫通孔
を覆うように、前記マスク部材の上に支持部材を重ね合
わせる工程との後に、前記はんだペーストを加熱し前記
電極に付着させる工程とを含み、前記支持部材は、前記
マスク部材と接する面の周状に、内部を排気して前記マ
スク部材と前記支持部材とを密着させる溝を備えたもの
である。
【００１４】（４）この発明のはんだ供給法は、電子部
品に形成された複数の電極に対応した複数の貫通孔を有
するマスク部材と前記電子部品とを、前記電極と前記貫
通孔とが重なるように配置する工程と、前記複数の貫通
孔と前記電子部品より形成された孔部にはんだペースト
を充填する工程と、前記マスク部材の前記複数の貫通孔
を覆うように、前記マスク部材の上に支持部材を重ね合
わせる工程との後に、前記はんだペーストを加熱し前記
電極に付着させる工程とを含み、前記加熱は、前記マス
ク部材の孔部の直径より小さい直径にフォーカシングさ
れたＹＡＧレーザを用い、前記支持部材は前記加熱用ビ
ームを透過するガラスで構成されているものである。
【００１５】（５）この発明のはんだ供給法装置は、電
子部品に形成された複数の電極に対応した複数の貫通孔
を有するマスク部材と、前記マスク部材の前記複数の貫
通孔を覆うように配置した支持部材と、前記複数の貫通
孔と前記支持部材とで形成され た孔部に充填したはんだ
ペーストと、前記電子部品を前記マスク部材に対して前
記電極と前記貫通孔とが重なるように重ね合わせる手段
と、前記電子部品を前記マスク部材に重ね合わせた後に
前記はんだペーストを加熱する加熱手段とを備え、前記
加熱手段は、加熱用ビームを出力するＹＡＧレーザ装置
であり、前記加熱用ビームはマスク部材の孔部の直径よ
り小さい直径にフォーカシングされ、前記支持部材は前
記加熱用ビームを透過するガラスで構成されているもの
である。
【００１６】
【発明の実施の形態】実施の形態１． 図１は実施の形態１のはんだ供給法の概念図である。マ
スク部材１１は、５０ｍｍ×５０ｍｍ×０．１５ｍｍの
ＳＵＳ製の板で、中央部に直径０．４ｍｍの貫通孔９が
１０２４カ所（０．５ｍｍピッチ、３２×３２のマトリ
ックス）エッチングによって形成されている。支持部材
１２は、５０ｍｍ×５０ｍｍ×３ｍｍのＳＵＳ製の板で
ある。また、ＬＳＩチップ６は１６ｍｍ×１６ｍｍ×
０．４ｍｍのシリコンウエハ上にアルミ配線の形成され
たダミーチップで、ＬＳＩチップ６表面に１０２４ある
電極５は、チタン−タングステン、ニッケル、金によっ
て表面処理されている。
【００１７】図１（ａ）に示すようにマスク部材１１と
支持部材１２とを重ね合わせて固定し、ソルダペースト
３（日本ゲンマ製、６３ＧＫー１１０ＧＰ−Ｌ、６３Ｓ
ｎー３７Ｐｂ共晶タイプ、融点１８３°Ｃ）を図１
（ｂ）のようにスキージ４を用いて孔部１０に充填す
る。次に図１（ｄ）に示すようにＬＳＩチップ６の電極
５と、孔部１０とを位置合わせし、２４０°Ｃに加熱し
たホットプレートを用いて加熱し、ソルダペースト３を
加熱・溶融させ、電極５にはんだぬれさせることによっ
て図１（ｅ）のようにバンプ７を形成する。
【００１８】本実施の形態で用いたマスク部材１１の厚
さは０．１５ｍｍであるが、充填されたソルダペースト
３が溶融して球状になった場合に、マスク厚さよりもそ
の高さが大きくなるように設計することによってバンプ
形成不良を抑制することが可能である。また、マスク部
材１１と支持部材１２との間に耐熱性を有し、弾性を有
するポリイミドテープ等シート状の部材や接着剤等を挿
入または張り付けすることによって、ソルダペースト３
を充填する際のはみ出しを抑制することが可能である。
【００１９】また、本実施の形態では、ＳＵＳ製マスク
部材１１および支持部材１２を用いたが、これに限定す
るものではなく、アルミなどはんだぬれし難い材料が好
適である。また、貫通孔９をエッチングによって形成し
たが、ドリル加工や放電加工およびレーザによるアブレ
ーションなども好適である。また、板材に貫通孔９を設
けることによってマスク部材１１を形成したが、はんだ
印刷に用いられるアディティブマスクと同様にめっきを
用いた積層による製造も可能である。また、ホットプレ
ートを用いた加熱方法に関しては、リフロー炉を用いた
加熱によっても高精度のはんだ供給が可能である。
【００２０】図２は、本実施の形態で用いたマスク部材
１１と、図２２の特公平７ー８５４８７号公報の手法で
用いる転写メンバー１との洗浄性の比較実験を行ったも
のである。ここで用意した転写メンバー１は、ＳＵＳ製
５０ｍｍ×５０ｍｍ×３ｍｍの板にドリル加工によって
直径０．４ｍｍ、深さ０．１５ｍｍの凹孔（実測値は
０．１４ｍｍ±０．０１ｍｍ）を１０２４個形成したも
のである。それぞれの手法でバンプ７を形成した後、４
０°Ｃに加熱したアセトンにマスク部材１１と転写メン
バー１を浸漬し、超音波洗浄したときの洗浄時間とフラ
ックス残さ量（転写メンバーのバンプ形成直後を１００
とする相対値）の比較をおこなったものである。
【００２１】この比較実験によると、本実施の形態の手
法は、特公平７ー８５４８７号公報の手法に比べてバン
プ形成直後のフラックス残さ量が２０％程度しかなく、
再使用可能な状態にいたるまでの洗浄の短時間化が可能
となる。これは転写メンバー１の凹孔の底面付近にフラ
ックス残さが固着しやすいのに比較して、貫通孔の場合
には固着しにくく、洗浄時にも十分に洗浄剤がいきわた
るためと考えられる。
【００２２】また、形成されたバンプ高さを測定する
と、特公平７ー８５４８７号公報の手法の場合、平均２
２３μｍで標準偏差が９．２μｍであった。それに対し
て本実施の形態の手法では、平均２３１μｍ標準偏差
７．２μｍとなり、高精度なバンプ高さの制御が可能で
あることが分かった。
【００２３】本実施の形態では、ＳＵＳ製マスク部材１
１をそのまま用いたが、１０μｍ程度のフッ素樹脂を表
面にコーティングすることによってはんだぬれを防ぎ、
洗浄時間の短縮が可能となる。また、アルミ製マスク部
材の場合、表面をアルマイト処理することによって洗浄
性、耐久性の向上を図ることが可能となる。
【００２４】実施の形態２． 図３は実施の形態２によるはんだ供給法の概念図であ
る。図３（ａ）に示すようにＬＳＩチップ６上の電極５
に対してマスク部材１１の貫通孔９を位置合わせし、図
３（ｂ）のようにソルダペースト３をスキージ４を用い
て充填する。さらに図３（ｃ）のようにその上に支持部
材１２を重ね、２４０°Ｃに加熱したホットプレートを
用いて加熱し、ソルダペースト３を加熱・溶融させ、Ｌ
ＳＩチップ６上の電極５にはんだぬれさせることによっ
て図３（ｄ）のようにバンプ７を形成する。
【００２５】本実施の形態の場合、図３（ａ）のように
マスク部材１１をＬＳＩチップ６に対して位置合わせを
する段階では貫通孔９には何も充填されていない。その
ため、実施の形態１の場合に比較すると位置合わせが容
易であるという利点を持つ。
【００２６】実施の形態３． 図４は実施の形態３によるはんだ供給法の概念図であ
る。本実施の形態で用いる支持部材１３（５０ｍｍ×５
０ｍｍ×２ｍｍ）の素材はセラミックである。
【００２７】セラミックは耐熱性に優れ、加熱時のそり
が小さく、腐食されにくい特長を持つ。しかしながらド
リル加工やエッチングによる穴あけ加工がほとんど不可
能で、マスク部材１１や図２２の転写メンバー１として
の利用は困難である。したがって図４のように穴あけ加
工されるマスク部材１１とその必要のない支持部材１３
とを個別の構成にすることによって従来困難であった素
材の利用が可能となった。
【００２８】また、図５に示すように実施の形態２のは
んだ供給法においても支持部材１２の素材をセラミック
にしたセラミック製支持部材１３を利用することも可能
である。
【００２９】実施の形態４． 図６は実施の形態４によるはんだ供給法の概念図であ
る。本実施の形態で用いる支持部材１４（５０ｍｍ×５
０ｍｍ×２ｍｍ）の素材はガラスである。実施の形態２
と同様のプロセスで、ＳＵＳ、アルミなどの支持部材１
２に替えてガラス製支持部材１４を用いた。
【００３０】本実施の形態では、加熱方法としてＹＡＧ
レーザ１５を用いた。ＹＡＧレーザ１５はマスク部材１
１の孔部１０の直径０．４ｍｍより小さな直径０．１ｍ
ｍまでフォーカシングしており、ソルダペースト３以外
への入熱を著しく小さくすることが可能である。そのた
めマスク部材１１等のそりを抑え、バンプ形成不良を減
少させる効果を持つ。
【００３１】マスク裏面温度を測定すると、レーザ照射
時に約１００°Ｃ程度までしか温度上昇しない。しか
も、局所的な加熱であるためマスク部材１１のそりがほ
とんど生じない。また、９５Ｐｂー５Ｓｎといった高融
点はんだ（融点３１４°Ｃ）を供給する場合でも、マス
ク裏面の温度は１２０°Ｃ程度で、通常は２５０°Ｃ以
上では利用できないガラスエポキシ製プリント基板に対
しても高融点はんだの供給が可能となる。
【００３２】参考例１． 図７は参考例１によるはんだ接合法の概念図である。図
中の１６は金属組成９５Ｐｂー５Ｓｎ（融点３１４°
Ｃ）の高融点はんだで、１７は金属組成７０Ｉｎー３０
Ｐｂ（融点１７４°Ｃ）の低融点はんだである。
【００３３】図７（ａ）に示すようにＬＳＩチップ６の
電極５には、高融点はんだ１６の微細金属粒（粒径２５
〜４０μｍ）が分散した低融点はんだ１７が供給されて
おり、全体としてバンプ７となっている。図７（ｂ）に
示すようにＬＳＩチップ６上の電極５に対応したプリン
ト基板１９上の電極１８とＬＳＩチップ６上の電極５が
対応するように位置合わせし、２２０°Ｃのホットプレ
ートを用いてはんだ付を行い、図７（ｃ）に示すように
高融点はんだ１６と低融点はんだ１７とが分散して均一
な組成のはんだ接合部２０を形成する。
【００３４】本参考例では、高融点はんだ１６と低融点
はんだ１７の量比を１：１としたため、はんだ接合部２
０の金属組成は６２．５Ｐｂー３５Ｉｎー２．５Ｓｎと
なり、２７０〜２８０°Ｃの融点を有する。また、高融
点はんだ１６と低融点はんだ１７の組み合わせはこれに
限定するものではなく、ＳｎーＰｂ系はんだ等も好適で
ある。
【００３５】さらに、はんだ付を行い接合部２０を形成
する場合に、はじめに低融点はんだ１７の融点より高い
温度で加熱してＬＳＩチップ６上の電極５とプリント基
板１９上の電極１８とを固定し、その後高融点はんだ１
６の融点より高い温度で加熱して、はんだ接合部２０を
形成することも可能である。
【００３６】図８は、本参考例１で用いたバンプの作製
手順を示す図である。まず図８（ａ）に示すように厚さ
７５μｍのマスク部材１１を用い、実施の形態２（また
は実施の形態１）と同様に低融点金属１７からなるソル
ダペースト２３を孔部１０に充填し、ＬＳＩチップ６上
の電極５が孔部１０に対応するようにＬＳＩチップ６を
位置合わせし、２２０°Ｃのホットプレートを用いて加
熱し、図８（ｂ）に示すように低融点金属１７からなる
バンプ基体２２を形成する。次に、図８（ｃ）に示すよ
うに厚さ７５μｍのマスク部材１１を用いて高融点金属
１６からなるソルダペースト２４を孔部１０に充填し、
低融点金属１７からなるバンプ基体２２が形成されたＬ
ＳＩチップ６を位置合わせし、２２０°Ｃのホットプレ
ートを用いて加熱し、高融点金属１６の粒子をバンプ基
体２２中に取り込むことによって図８（ｄ）のようにバ
ンプ７を形成する。
【００３７】特開平１ー２６６９８７号公報には、あら
かじめ融点の異なる２種類の金属からなるソルダペース
トが提案されているが、製造されてから使用するまでの
期間、両金属がペースト中に混在することによって常温
でも金属間の相互拡散が進展し、金属粒同志の癒着等の
不具合が生じてソルダペーストとしては使用不可能とな
る場合がある。
【００３８】また、それぞれの金属粒子の混合が不十分
な場合、充填される孔部１０によってはそれぞれの金属
粒子の比率がばらつき、所望の融点を得られない可能性
がある。また、本参考例のようにバンプ７を形成するこ
とによって、低融点金属１７と高融点金属１６の量比を
自由に変化させて所望の融点を持つはんだ接合部２０を
形成することが可能となる。
【００３９】参考例２． 図９は参考例２によるはんだ接合法の概念図である。図
中の１６は金属組成９５Ｐｂー５Ｓｎ（融点３１４°
Ｃ）の高融点はんだで、１７は金属組成７０Ｉｎー３０
Ｐｂ（融点１７４°Ｃ）の低融点はんだである。
【００４０】図９（ａ）に示すようにＬＳＩチップ６の
電極５上には、高融点はんだ１６の外側を低融点はんだ
１７で包んだような構造のバンプ７が形成されている。
図９（ｂ）に示すようにＬＳＩチップ６上の電極５に対
応したプリント基板１９上の電極１８とＬＳＩチップ６
上の電極５が対応するように位置合わせし、２２０°Ｃ
のホットプレートを用いてはんだ付を行い、図９（ｃ）
のように高融点はんだ１６と低融点はんだ１７とが分散
して均一な組成のはんだ接合部２０を形成する。
【００４１】一般的にはんだ接合部の高さが大きいほ
ど、ＬＳＩチップとプリント基板との線熱膨張係数差に
よって生じる応力の緩和の効果があるといわれている。
本参考例の場合、はんだ付けする時点で高融点金属１６
は溶融しないため、はんだ接合部２０の高さを制約する
役目を果たす。
【００４２】また、はんだ付を行い接合部２０を形成す
る場合に、はじめに低融点はんだ１７の融点より高い温
度で加熱してＬＳＩチップ６上の電極５とプリント基板
１９上の電極１８とを固定し、その高融点はんだ１６の
融点より高い温度で加熱して、はんだ接合部２０を形成
することも可能である。
【００４３】図１０は、本参考例２で用いたバンプの作
製手順を示す図である。まず図１０（ａ）に示すように
厚さ７５μｍのマスク部材１１を用い、実施の形態２
（または実施の形態１）と同様に高融点金属１６からな
るソルダペースト２４を孔部１０に充填し、ＬＳＩチッ
プ６上の電極５と孔部１０とが対応するようにＬＳＩチ
ップ６を位置合わせし、３６０°Ｃのホットプレートを
用いて加熱し、図１０（ｂ）に示すように高融点金属１
６からなるバンプ基体２２を形成する。次に、図１０
（ｃ）に示すように厚さ７５μｍのマスク部材１１を用
いて低融点金属１７からなるソルダペースト２３を孔部
１０に充填し、高融点金属１６からなるバンプ基体２２
が形成されたＬＳＩチップ６を位置合わせし、２２０°
Ｃのホットプレートを用いて加熱し、高融点金属１６を
低融点金属１７によって被覆することによって図１０
（ｄ）のようにバンプ７を形成する。
【００４４】図１１は、本参考例２のはんだ付後の接合
部を示す図である。接合部の下方に低融点金属１７の薄
い層が観察できる。さらに２２０゜Ｃで加熱を継続する
ことによってこの層が徐々に消失し、全体の融点が２７
０°Ｃ以上にまで上昇する。
【００４５】図１２は、本参考例２のはんだ接合法を応
用した半導体装置の作製手順の概念図である。図１２
（ａ）に示すようにプリント基板１９には、ＬＳＩチッ
プ６の電極５に対応したＬＳＩ接続用電極１８１と外部
電極１８２が形成されており、それぞれ低融点金属１７
が実施の形態２（または実施の形態１）の手法で供給さ
れている。図１２（ｂ）に示すように高融点金属１６を
実施の形態２（または実施の形態１）の手法で供給した
ＬＳＩチップ６を位置合わせし、２２０°Ｃのホットプ
レートを用いてはんだ付を行う。
【００４６】外部電極１８２に供給された低融点金属１
７は半導体装置を電子機器のマザー基板に実装する際の
接合材料として用いることができる。そのため、ＬＳＩ
チップ６よりも高く形成されていることが望ましい。
【００４７】また、図１３のように、プリント基板１９
のＬＳＩチップ６の接合された面と反対の面に外部電極
１８２を形成した半導体装置への適用も可能である。ま
た、接合部２０を形成する場合に、はじめに低融点はん
だ１７の融点より高い温度で加熱し、その後高融点はん
だ１６の融点より高い温度で加熱して、はんだ接合部２
０を形成することも可能である。
【００４８】参考例３． 図１４は参考例３のはんだ供給法の概念図である。マス
ク部材１１は、５０ｍｍ×５０ｍｍ×０．１５ｍｍのＳ
ＵＳ製の板で、中央部に直径０．４ｍｍの貫通孔９が１
０２４カ所（０．５ｍｍピッチ、３２×３２のマトリッ
クス）エッチングによって形成されている。
【００４９】支持部材としてのシート状部材２５の厚さ
は、約１００μｍの粘着性ポリイミドテープで、２０ｍ
ｍ×２０ｍｍにカットされている。また、ＬＳＩチップ
６は１６ｍｍ×１６ｍｍ×０．４ｍｍのシリコンウエハ
上にアルミ配線の形成されたダミーチップで、ＬＳＩチ
ップ６表面に１０２４ある電極５は、チタン−タングス
テン、ニッケル、金によって表面処理されている。
【００５０】図１４（ａ）のマスク１１に、図１４
（ｂ）のようにシート状部材２５をはりつける。次に、
図１４（ｃ）のように、ソルダペースト３（日本ゲンマ
製、６３ＧＫー１１０ＧＰ−Ｌ、６３Ｓｎー３７Ｐｂ共
晶タイプ、融点１８３°Ｃ）をスキージ４を用いて貫通
孔１０に充填する。
【００５１】次に図１４（ｄ）に示すようにＬＳＩチッ
プ６の電極５と、貫通孔９とを位置合わせし、２４０°
Ｃに加熱したホットプレートを用いて加熱し、ソルダペ
ースト３を加熱・溶融させ、電極５にはんだぬれさせる
ことによって図１４（ｅ）のようにバンプ７を形成す
る。
【００５２】シート状部材をマスク部材にはりつけるこ
とによって、スキージング（充填）した場合のソルダペ
ーストの裏側でのはみ出しを抑制することができる。
【００５３】参考例４． 図１５は参考例４のはんだ供給法の概念図である。マス
ク部材１１１は、５０ｍｍ×５０ｍｍ×０．１５ｍｍの
ＳＵＳ４３０製の磁性体の板で、中央部に直径０．４ｍ
ｍの貫通孔９が１０２４カ所（０．５ｍｍピッチ、３２
×３２のマトリックス）エッチングによって形成されて
いる。
【００５４】支持部材１２１は、５０ｍｍ×５０ｍｍ×
３ｍｍのＳＵＳ４３０製の磁性体の板である。磁石２６
は直径４０ｍｍ、厚さ５ｍｍの永久磁石である。ＬＳＩ
チップ６は参考例３の図１４と同一であり説明を省略す
る。
【００５５】図１５（ａ）に示すように、マスク部材１
１１と支持部材１２１と磁石２６とを重ね合わせて固定
し、ソルダペースト３（日本ゲンマ製、６３ＧＫー１１
０ＧＰ−Ｌ、６３Ｓｎ−３７Ｐｂ共晶タイプ、融点１８
３°Ｃ）を図１５（ｂ）のようにスキージ４を用いて貫
通孔に充填する。
【００５６】次に図１５（ｃ）に示すように、ＬＳＩチ
ップ６の電極５と、貫通孔９とを位置合わせし、２４０
°Ｃに加熱したホットプレートを用いて加熱し、ソルダ
ペースト３を加熱・溶融させ、電極５にはんだぬれさせ
ることによって図１５（ｄ）のようにバンプ７を形成す
る。
【００５７】以上のように、マスク部材１１１や支持部
材１２１の素材として磁性体であるＳＵＳ４３０を用
い、磁石２６を重ね合わせることによって、マスク部材
１１１を支持部材１２１に対して磁力により密着させる
ことが可能となり、スキージング時にマスク部材と支持
部材のすき間にソルダペーストが流れ出る不良を防止す
ることができる。
【００５８】なお、上記説明では、マスク部材１１１と
支持部材１２１の両者をＳＵＳ４３０などの磁性体の素
材としたが、マスク１１１のみ磁性体の素材としてもよ
い。この場合、マスク１１１が磁石２６の磁力で吸引さ
れるので、支持部材１２１に密着させることが可能とな
り、ソルダペーストを充填する際のはみ出しを抑制する
ことができる。
【００５９】参考例５． 図１６は参考例５のはんだ供給法の概念図である。電磁
石２６１は直径４０ｍｍ、厚さ５ｍｍであり、その他
は、参考例４と同一である。
【００６０】電磁石２６１は磁力の発生をオン・オフで
きるので、バンプ形成後のマスク部材１１１と支持部材
１２１との分離が容易になる。
【００６１】参考例６． 図１７は参考例６のはんだ供給法の概念図である。加圧
治具２７は、５０ｍｍ×５０ｍｍ×５ｍｍのＳＵＳ４３
０製で、ＬＳＩチップ６が収まるように、１６．２ｍｍ
×１６．２ｍｍの開口部が深さ０．５ｍｍで形成されて
いる。
【００６２】この加圧治具２７によりマスク部材１１１
の上部から押圧してマスク部材１１１と支持部材１２１
とを密着させることにより、磁石２６が加熱時に消磁し
ても、マスク部材１１１と支持部材１２１との密着状態
を保持することが可能となり、ソルダペーストが流れ出
る不良を防止することができる。なお、加圧治具２７に
ＳＵＳ４３０の磁性体を用いたが、これはマスク部材１
１１および支持部材１２１がＳＵＳ４３０であるので、
熱膨張係数差による不具合を抑制するためであり、加圧
治具２７は非磁性体の素材を用いてもよい。
【００６３】実施の形態５． 図１８は実施の形態５のはんだ供給法の概念図である。
支持部材１２２には、約４０ｍｍ×４０ｍｍの周状に幅
２ｍｍ、深さ１ｍｍの溝２８が形成されており、側面か
ら真空引きする。真空引きすると、支持部材１２１にマ
スク部材１１１が吸着され両者を密着させることが可能
となり、ソルダペーストを充填する際のはみ出しを抑制
することができる。
【００６４】参考例７． 図１９は参考例７のはんだ供給法の概念図である。マス
ク部材１１は、５０ｍｍ×５０ｍｍ×０．１５ｍｍのＳ
ＵＳ製の板で、中央部に直径０．４ｍｍの貫通孔が１０
２４カ所（０．５ｍｍピッチ、３２×３２のマトリック
ス）エッチングによって形成され実施の形態１と同一の
ものである。支持部材１２３は、５０ｍｍ×５０ｍｍ×
３ｍｍのＳＵＳ製の板であり、直径０．３８ｍｍ、高さ
０．０３ｍｍの突起部２９が形成されている。
【００６５】この突起部２９により、マスク部材１１と
支持部材１２３との間にすき間が生じにくくなり、ソル
ダペーストが流れ出る不良を防止することができる。
【００６６】参考例８． 図２０は参考例８のはんだ供給法の概念図である。支持
部材１２４には、外周に沿って幅２ｍｍ、深さ１ｍｍの
切り欠き部３０が設けられ、この切り欠き部３０はマス
ク部材１１の端部に対応している。
【００６７】マスク部材１１は、製造方法によっては端
部にバリが生じる場合があるが、切り欠き部３０を設け
ることによって、マスク部材１１にバリが生じた場合に
支持部材１２４とのすき間の発生を抑制することが可能
となる。
【００６８】参考例９． 図２１は参考例９のはんだ供給法の概念図である。支持
部材１２５は、６０ｍｍ×６０ｍｍ×３ｍｍのＳＵＳ製
の板であり、マスク１１が収まるように、５０．２ｍｍ
×５０．２ｍｍの開口部３１が深さ０．０５ｍｍで設け
られている。
【００６９】この開口部３１を設けてマスク部材１１を
収めることにより、スキージング時にマスク１１が支持
部材１２５からずれることを防止することが可能とな
る。
【００７０】
【発明の効果】以上のように、この発明のはんだ供給法
によれば、電子部品に形成された複数の電極に対応した
複数の貫通孔を有するマスク部材と支持部材とを、この
支持部材が前記複数の貫通孔を覆うように配置する工程
と、前記複数の貫通孔と前記支持部材とにより形成され
た孔部にはんだペーストを充填する工程と、前記電子部
品と前記マスク部材とを前記電極と前記孔部とが重なる
ように重ね合わせる工程と、前記電子部品と前記マスク
部材とを重ね合わせた後に、前記はんだペーストを加熱
し前記電極に付着させる工程とを含み、支持部材は、加
熱時のそりが小さく、前記マスク部材と接する面の周状
に、内部を排気して前記マスク部材と前記支持部材とを
密着させる溝を備えたことによるか、または加熱は、マ
スク部材の孔部の直径より小さい直径にフォーカシング
されたＹＡＧレーザを用い、支持部材は加熱用ビームを
透過するガラスで構成されていることにより、バンプ形
成不良を減少させることができる。 また、この発明のは
んだ供給法によれば、電子部品に形成された複数の電極
に対応した複数の貫通孔を有するマスク部材と前記電子
部品とを、前記電極と前記貫通孔とが重なるように配置
する工程と、前記複数の貫通孔と前記電子部品より形成
された孔部にはんだペーストを充填する工程と、前記マ
スク部材の前記複数の貫通孔を覆うように、前記マスク
部材の上に支持部材を重ね合わせる工程との後に、前記
はんだペーストを加熱し前記電極に付着させる工程とを
含み、 前記支持部材は、前記マスク部材と接する面の周
状に、内部を排気して前記マ スク部材と前記支持部材と
を密着させる溝を備えたことによるか、 または前記加熱
は、前記マスク部材の孔部の直径より小さい直径にフォ
ーカシングされたＹＡＧレーザを用い、前記支持部材は
前記加熱用ビームを透過するガラスで構成されているこ
とにより、バンプ形成不良を減少させることができる。
また、この発明のはんだ供給装置によれば、電子部品に
形成された複数の電極に対応した複数の貫通孔を有する
マスク部材と、前記マスク部材の前記複数の貫通孔を覆
うように配置した支持部材と、前記複数の貫通孔と前記
支持部材とで形成された孔部に充填したはんだペースト
と、前記電子部品を前記マスク部材に対して前記電極と
前記貫通孔とが重なるように重ね合わせる手段と、前記
電子部品を前記マスク部材に重ね合わせた後に前記はん
だペーストを加熱する加熱手段とを備え、前記加熱手段
は、加熱用ビームを出力するＹＡＧレーザ装置であり、
前記加熱用ビームはマスク部材の孔部の直径より小さい
直径にフォーカシングされ、前記支持部材は前記加熱用
ビームを透過するガラスで構成されていることにより、
バンプ形成不良を減少させることができる。
【００７１】また、この発明のはんだ供給法およびはん
だ供給装置では、所定の融点を有する第一の金属を含む
はんだペーストと、この第一の金属と異なる融点を有す
る金属を含むはんだペーストとを用いて接合部のはんだ
付温度を低くする公知の方法も用いることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるはんだ供給法を
示す図である。
【図２】 本発明の実施の形態１による洗浄性への効果
を示す図である。
【図３】 本発明の実施の形態２によるはんだ供給法を
示す図である。
【図４】 本発明の実施の形態３によるはんだ供給法を
示す図である。
【図５】 本発明の実施の形態３によるはんだ供給法を
示す図である。
【図６】 本発明の実施の形態４によるはんだ供給法を
示す図である。。
【図７】 本発明の参考例１によるはんだ結合法を示す
図である。
【図８】 本発明の参考例１によるはんだ供給法を示す
図である。
【図９】 本発明の参考例２によるはんだ結合法を示す
図である。
【図１０】 本発明の参考例２によるはんだ供給法を示
す図である。
【図１１】 本発明の参考例２によるはんだ付後の接合
部を示す図である。
【図１２】 本発明の参考例２によるはんだ結合法を示
す図である。
【図１３】 本発明の参考例２によるはんだ結合法を示
す図である。
【図１４】 本発明の参考例３によるはんだ供給法を示
す図である。
【図１５】 本発明の参考例４によるはんだ供給法を示
す図である。
【図１６】 本発明の参考例５によるはんだ供給法を示
す図である。
【図１７】 本発明の参考例６によるはんだ供給法を示
す図である。
【図１８】 本発明の実施の形態５によるはんだ供給法
を示す図である。
【図１９】 本発明の参考例７によるはんだ供給法を示
す図である。
【図２０】 本発明の参考例８によるはんだ供給法を示
す図である。
【図２１】 本発明の参考例９によるはんだ供給法を示
す図である。
【図２２】 従来のバンプ形成法を示す図である。
【図２３】 従来のバンプ形成法を示す図である。
【図２４】 従来のバンプ形成法を示す図である。
【符号の説明】
１ 転写メンバー ２ ホール ２ａ ホール１ ２ｂ ホール２ ２ｃ ホール３ ２ｄ ホール４ ２ｅ ホール５ ３ ソルダペ
ースト ４ スキージ ５ 金属サイ
ト（電極） ６ ＬＳＩチップ ７ バンプ ７ａ バンプ１ ７ｂ バンプ２ ７ｃ バンプ３ ７ｄ バンプ４ ７ｅ バンプ５ ８ フラック
ス残さ ９ 貫通孔 １０ 孔部 １１ マスク部材 １２ 支持部材 １３ セラミック製支持部材 １４ ガラス製
支持部材 １５ ＹＡＧレーザ １６ 高融点金
属 １７ 低融点金属 １８ プリント
基板上の電極 １９ プリント基板 ２０ はんだ接
合部 ２１ 基板 ２２ バンプ基
体 ２３ 低融点金属からなるソルダぺースト ２４ 高融点金属からなるソルダぺースト ２５ シート状部材 ２６，２６１磁石 ２８，３１ 開口部 ２９ 突起部 ３０ 切り欠き部 １１１ マスク部
材 １２１，１２２，１２３，１２４，１２５ 支持部材 １８１ ＬＳＩ接続用電極 １８２ 外部電
極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安達 照 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平７−249631（ＪＰ，Ａ) 特開 平１−308037（ＪＰ，Ａ) 特開 平１−150572（ＪＰ，Ａ) 特開 平５−7073（ＪＰ，Ａ) 特開 平７−156363（ＪＰ，Ａ) 特開 平６−69282（ＪＰ，Ａ) 特開 平７−307341（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/34 505 H01L 21/60

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有するマスク部材と支持部材とを、
    この支持部材が前記複数の貫通孔を覆うように配置する
    工程と、 前記複数の貫通孔と前記支持部材とにより形成された孔
    部にはんだペーストを充填する工程と、 前記電子部品と前記マスク部材とを前記電極と前記孔部
    とが重なるように重ね合わせる工程と、 前記電子部品と前記マスク部材とを重ね合わせた後に、
    前記はんだペーストを加熱し前記電極に付着させる工程
    とを含み、前記支持部材は、加熱時のそりが小さく、前
    記マスク部材と接する面の周状に、内部を排気して前記
    マスク部材と前記支持部材とを密着させる溝を備えたこ
    とを特徴とするはんだ供給法。
  2. 【請求項２】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有するマスク部材と支持部材とを、
    この支持部材が前記複数の貫通孔を覆うように配置する
    工程と、 前記複数の貫通孔と前記支持部材とにより形成された孔
    部にはんだペーストを充填する工程と、 前記電子部品と前記マスク部材とを前記電極と前記孔部
    とが重なるように重ね合わせる工程と、 前記電子部品と前記マスク部材とを重ね合わせた後に、
    前記はんだペーストを加熱し前記電極に付着させる工程
    とを含み、前記加熱は、前記マスク部材の孔部の直径よ
    り小さい直径にフォーカシングされたＹＡＧレーザを用
    い、前記支持部材は前記加熱用ビームを透過するガラス
    で構成されていることを特徴とするはんだ供給法。
  3. 【請求項３】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有するマスク部材と前記電子部品と
    を、前記電極と前記貫通孔とが重なるように配置する工
    程と、 前記複数の貫通孔と前記電子部品より形成された孔部に
    はんだペーストを充填する工程と、 前記マスク部材の前記複数の貫通孔を覆うように、前記
    マスク部材の上に支持部材を重ね合わせる工程との後
    に、前記はんだペーストを加熱し前記電極に付着させる
    工程とを含み、前記支持部材は、前記マスク部材と接す
    る面の周状に、内部を排気して前記マスク部材と前記支
    持部材とを密着させる溝を備えたことを特徴とするはん
    だ供給法。
  4. 【請求項４】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有するマスク部材と前記電子部品と
    を、前記電極と前記貫通孔とが重なるように配置する工
    程と、 前記複数の貫通孔と前記電子部品より形成された孔部に
    はんだペーストを充填する工程と、 前記マスク部材の前記複数の貫通孔を覆うように、前記
    マスク部材の上に支持部材を重ね合わせる工程との後
    に、前記はんだペーストを加熱し前記電極に付着させる
    工程とを含み、前記加熱は、前記マスク部材の孔部の直
    径より小さい直径にフォーカシングされたＹＡＧレーザ
    を用い、前記支持部材は前記加熱用ビームを透過するガ
    ラスで構成されていることを特徴とするはんだ供給法。
  5. 【請求項５】 電子部品に形成された複数の電極に対応
    した複数の貫通孔を有するマスク部材と、前記マスク部
    材の前記複数の貫通孔を覆うように配置した支持部材
    と、前記複数の貫通孔と前記支持部材とで形成された孔
    部に充填したはんだペーストと、前記電子部品を前記マ
    スク部材に対して前記電極と前記貫通孔とが重なるよう
    に重ね合わせる手段と、 前記電子部品を前記マスク部材に重ね合わせた後に前記
    はんだペーストを加熱する加熱手段とを備え、前記加熱
    手段は、加熱用ビームを出力するＹＡＧレーザ装置であ
    り、前記加熱用ビームはマスク部材の孔部の直径より小
    さい直径にフォーカシングされ、前記支持部材は前記加
    熱用ビームを透過するガラスで構成されていることを特
    徴とするはんだ供給装置。
JP24582496A 1995-12-25 1996-09-18 はんだ供給法およびはんだ供給装置 Expired - Lifetime JP3385872B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24582496A JP3385872B2 (ja) 1995-12-25 1996-09-18 はんだ供給法およびはんだ供給装置
US08/768,395 US5950908A (en) 1995-12-25 1996-12-18 Solder supplying method, solder supplying apparatus and soldering method
DE19653499A DE19653499B4 (de) 1995-12-25 1996-12-20 Lotzuführgerät und Lotzuführverfahren
FR9615900A FR2742687B1 (fr) 1995-12-25 1996-12-23 Procede de fourniture de soudure, appareil de fourniture de soudure et procede de soudage

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-337563 1995-12-25
JP33756395 1995-12-25
JP24582496A JP3385872B2 (ja) 1995-12-25 1996-09-18 はんだ供給法およびはんだ供給装置

Publications (2)

Publication Number Publication Date
JPH09237963A JPH09237963A (ja) 1997-09-09
JP3385872B2 true JP3385872B2 (ja) 2003-03-10

Family

ID=26537424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24582496A Expired - Lifetime JP3385872B2 (ja) 1995-12-25 1996-09-18 はんだ供給法およびはんだ供給装置

Country Status (4)

Country Link
US (1) US5950908A (ja)
JP (1) JP3385872B2 (ja)
DE (1) DE19653499B4 (ja)
FR (1) FR2742687B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021117131A1 (de) 2021-07-02 2023-01-05 Lisa Dräxlmaier GmbH Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11514300A (ja) * 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
JP3401391B2 (ja) * 1996-04-16 2003-04-28 日本特殊陶業株式会社 半田バンプを有する基板の製造方法
US5924622A (en) * 1996-07-17 1999-07-20 International Business Machines Corp. Method and apparatus for soldering ball grid array modules to substrates
US7842599B2 (en) * 1997-05-27 2010-11-30 Wstp, Llc Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7819301B2 (en) 1997-05-27 2010-10-26 Wstp, Llc Bumping electronic components using transfer substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6293456B1 (en) * 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
US6406988B1 (en) * 1998-04-24 2002-06-18 Amerasia International Technology, Inc. Method of forming fine pitch interconnections employing magnetic masks
US6153505A (en) * 1998-04-27 2000-11-28 International Business Machines Corporation Plastic solder array using injection molded solder
US6189772B1 (en) * 1998-08-31 2001-02-20 Micron Technology, Inc. Method of forming a solder ball
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
DE19923805C2 (de) * 1999-05-19 2002-04-04 Siemens Ag Verfahren zum Erzeugen von Lotkontakten für elektrische Bauelemente
JP3303849B2 (ja) 1999-06-10 2002-07-22 日本電気株式会社 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
JP2001044607A (ja) * 1999-07-30 2001-02-16 Fuji Mach Mfg Co Ltd 半田バンプ形成方法および装置
JP3239335B2 (ja) * 1999-08-18 2001-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気的接続用構造体の形成方法およびはんだ転写用基板
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US7156361B1 (en) * 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6329631B1 (en) * 1999-09-07 2001-12-11 Ray Yueh Solder strip exclusively for semiconductor packaging
DE10084996B8 (de) * 1999-09-20 2009-01-29 Nas Interplex Industries Inc. Lottragender Körper zur Verwendung bei Lötvorgängen
US6142361A (en) * 1999-12-09 2000-11-07 International Business Machines Corporation Chip C4 assembly improvement using magnetic force and adhesive
US6659334B2 (en) * 2000-09-21 2003-12-09 Murata Manufacturing Co., Ltd. Method for forming end-face electrode
JP3859963B2 (ja) * 2000-11-29 2006-12-20 シャープ株式会社 半導体装置及びその製造方法
AU2002309650A1 (en) * 2001-05-08 2002-11-18 The Texas A And M University System Highly conserved proteins from gram-positive bacteria
US20040134976A1 (en) * 2003-01-14 2004-07-15 Frank Keyser Method and system for solder connecting electrical devices
DE10332573B4 (de) * 2003-07-14 2007-08-16 Siemens Ag Verfahren zum Erzeugen von Lotkontakten auf Bauelementen
KR100642746B1 (ko) * 2004-02-06 2006-11-10 삼성전자주식회사 멀티 스택 패키지의 제조방법
DE102004017772A1 (de) * 2004-04-13 2005-11-03 Seho Systemtechnik Gmbh Verfahren zum Reflow-Löten
DE102004041026A1 (de) * 2004-08-25 2005-11-03 Infineon Technologies Ag Verfahren zur Herstellung eines oder mehrerer Kontakthügel auf einer Substratscheibe
US20070175562A1 (en) * 2006-02-01 2007-08-02 Sierra Madre Marketing Group Lock and key bonding system
CN100438008C (zh) * 2006-03-01 2008-11-26 南茂科技股份有限公司 高频集成电路封装构造及其制造方法
CN101411251B (zh) * 2006-03-28 2011-03-30 松下电器产业株式会社 凸块形成方法及凸块形成装置
DE102006024213A1 (de) * 2006-05-23 2007-11-29 Infineon Technologies Ag Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
EP2059945A1 (de) * 2006-09-01 2009-05-20 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung zum benetzen der bumps eines halbleiterchips mit einer flüssigen substanz
US7348270B1 (en) * 2007-01-22 2008-03-25 International Business Machines Corporation Techniques for forming interconnects
KR100871034B1 (ko) * 2007-06-12 2008-11-27 삼성전기주식회사 인쇄회로기판의 페이스트 범프 형성 방법
KR101408731B1 (ko) * 2008-01-07 2014-06-17 세메스 주식회사 솔더 범퍼 형성용 템플레이트 및 솔더 범퍼 형성 방법
US9498837B2 (en) 2009-09-01 2016-11-22 International Business Machines Corporation Vacuum transition for solder bump mold filling
JP2012164855A (ja) * 2011-02-08 2012-08-30 Denso Corp 電子装置の製造方法
CN202277943U (zh) * 2011-10-31 2012-06-20 华为终端有限公司 芯片凸块的蘸涂送料装置
US8534533B2 (en) * 2012-01-19 2013-09-17 Raytheon Company Solder paste transfer process
US8770462B2 (en) 2012-03-14 2014-07-08 Raytheon Company Solder paste transfer process
JP6051437B2 (ja) * 2012-06-12 2016-12-27 株式会社弘輝 レーザー加熱工法による電子デバイスの製造方法
US9790598B2 (en) * 2013-08-22 2017-10-17 Sikorsky Aircraft Corporation Removable mask for coating a substrate
TW201508848A (zh) * 2013-08-23 2015-03-01 南茂科技股份有限公司 一種植球裝置及其植球方法
JP6225193B2 (ja) * 2013-10-08 2017-11-01 リンテック株式会社 電子部品実装体の製造方法
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
EP3499554A1 (de) * 2017-12-13 2019-06-19 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer sandwichanordnung aus zwei bauelementen mit dazwischen befindlichem lot mittels heisspressens unterhalb der schmelztemperatur des lotmaterials einer lotvorform

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720402A (en) * 1987-01-30 1988-01-19 American Telephone And Telegraph Company Method for dispensing viscous material
JPH01200641A (ja) * 1988-02-05 1989-08-11 Hitachi Ltd はんだキヤリア
JPH01266987A (ja) * 1988-04-19 1989-10-24 Senju Metal Ind Co Ltd クリームはんだおよびクリームはんだのはんだ付け方法
JPH0429338A (ja) * 1990-05-24 1992-01-31 Nippon Mektron Ltd Ｉｃの搭載用回路基板及びその搭載方法
US5211328A (en) * 1992-05-22 1993-05-18 International Business Machines Method of applying solder
JPH0779116B2 (ja) * 1993-03-16 1995-08-23 日本電気株式会社 ベアチップ型半導体装置の実装方法
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
JP2825740B2 (ja) * 1993-09-20 1998-11-18 シャープ株式会社 光ディスク装置
JPH07122594A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 導電性バンプの形成方法
JPH07221104A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
JP3173547B2 (ja) * 1994-03-18 2001-06-04 松下電器産業株式会社 半田バンプの形成方法
JPH07297196A (ja) * 1994-04-25 1995-11-10 Sony Corp バンプ電極の形成方法
TW336371B (en) * 1995-07-13 1998-07-11 Motorola Inc Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate
US5775569A (en) * 1996-10-31 1998-07-07 Ibm Corporation Method for building interconnect structures by injection molded solder and structures built

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021117131A1 (de) 2021-07-02 2023-01-05 Lisa Dräxlmaier GmbH Leiterplatte und verfahren zum prozesssicheren auflöten eines chipgehäuses

Also Published As

Publication number Publication date
FR2742687A1 (fr) 1997-06-27
DE19653499A1 (de) 1997-06-26
JPH09237963A (ja) 1997-09-09
US5950908A (en) 1999-09-14
FR2742687B1 (fr) 1999-03-05
DE19653499B4 (de) 2010-04-29

Similar Documents

Publication Publication Date Title
JP3385872B2 (ja) はんだ供給法およびはんだ供給装置
JP3202903B2 (ja) 基板上にソルダ・ボールを形成する方法
US6165885A (en) Method of making components with solder balls
US6319810B1 (en) Method for forming solder bumps
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JPS61236148A (ja) メタライゼーシヨン・パターンへのろう付け方法
JP3867284B2 (ja) はんだバンプの形成方法
JP2000040713A (ja) 半導体パッケージの製造方法
JP3124224B2 (ja) はんだバンプ形成方法
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JP3180041B2 (ja) 接続端子及びその形成方法
JPH0957432A (ja) 半田供給用キャリア
JPH10189666A (ja) 半田ボール搭載用キャリアフィルム及びその製造方法ならびに半田ボール搭載方法
JP3001053B2 (ja) バンプの形成方法及び電子装置
JP2001044231A (ja) はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法
JPH09293961A (ja) 電子部品の実装方法
JP2833167B2 (ja) はんだバンプの形成方法および実装方法
JP4332047B2 (ja) 電子装置
JP2000100863A (ja) はんだバンプの形成方法
JPH11186455A (ja) 突起電極の形成方法
JPH10173001A (ja) 半田バンプ形成用部材、その製造方法、半田バンプ付基板の製造方法及び半田バンプ付基板の損傷半田バンプの再生方法
JP2000100868A (ja) 半導体装置およびその製造方法
JP4364023B2 (ja) 蓋体およびこれを用いた電子装置
JP2003158144A (ja) はんだバンプ形成用治具とその製造方法及びそのはんだバンプ形成用治具を用いたはんだバンプ形成方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term