JP2001085470A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001085470A JP2001085470A JP26200799A JP26200799A JP2001085470A JP 2001085470 A JP2001085470 A JP 2001085470A JP 26200799 A JP26200799 A JP 26200799A JP 26200799 A JP26200799 A JP 26200799A JP 2001085470 A JP2001085470 A JP 2001085470A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- substrate
- semiconductor element
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W74/012—
-
- H10W74/15—
-
- H10W90/701—
-
- H10W72/072—
-
- H10W72/234—
-
- H10W72/241—
-
- H10W72/251—
-
- H10W72/856—
-
- H10W90/724—
Landscapes
- Wire Bonding (AREA)
Abstract
実装した構造を有する半導体装置及びその製造方法に関
し、バンプと突起電極との接続信頼性の向上を図ると共
に製造効率の向上を図ることを課題とする。 【解決手段】複数の半田バンプ12が形成された半導体
素子11と、上面に突起電極27が突出形成されると共
に下面に実装端子となる半田ボール16が配設されてお
り半導体素子11がフェイスダウン接続されて半田バン
プ12と突起電極27とが接続される基板20と、半導
体素子11と基板20との間に介装されたアンダーフィ
ルレジン17とを具備する半導体装置において、突起電
極27を半田バンプ12内に嵌入すると共に、半田バン
プ12と突起電極27との界面に半田バンプ12の材質
と突起電極27の材質との合金層18が形成された構成
とする。
Description
製造方法に係り、特に半導体素子を基板にフェイスダウ
ン実装した構造を有する半導体装置及びその製造方法に
関する。例えば、BGA(Ball Grid Array) 構造を有し
た半導体装置は、基板の上面に半導体素子を搭載し樹脂
封止すると共に、基板の下面に実装端子となる半田ボー
ルを有した構成とされている。この半導体素子を基板に
搭載する方法としては、半導体素子をフェイスアップで
基板に搭載すると共にワイヤを用いて半導体素子と基板
を電気的に接続する方法と、半導体素子をフェイスダウ
ンで基板に実装する方法が知られている。
に実装する方法では、ワイヤを配設する空間部を装置内
に設ける必要がないため、半導体装置の小型化及び高周
波特性の向上を図ることができる。一方、高密度化によ
り半導体素子の端子数も増大する傾向にあるため、半導
体素子と基板を高い信頼性をもってフェイスダウンボン
ディングする必要がある。
として半田バンプを用いると共に、この半導体素子を基
板にフェイスダウンで実装する方法を用いた従来の半導
体装置の製造方法の一例を示している。この方法で半導
体装置を製造するには、先ず半導体素子上に半田バンプ
を蒸着等により形成すると共に、基板のパッドにフラッ
クスを塗布しておく。そして、図中ステップ10(図で
は、ステップをSと略称している)に示すように、半田
バンプがパッド上に搭載されるよう半導体素子を基板に
フェイスダウンボンディングする。これにより、半導体
素子はフラックスにより基板に仮止めされた構成とな
る。
パッド上に搭載された半導体素子及び基板をリフロー炉
に入れ、半田バンプを溶融してパッドに固定するリフロ
ー処理を実施する(ステップ11)。このリフロー処理
が終了すると、フラックスの洗浄及び乾燥処理(ステッ
プ12)が実施される。このステップ11,12の処理
を実施することにより、半導体素子は基板に固定され
る。
半導体素子と基板との間に形成されている間隙内に例え
ばエポキシ樹脂等よりなるアンダーフィルレジンが装填
され(ステップ13)、その後にこのアンダーフィルレ
ジンの硬化処理が行われる(ステップ14)。続いて、
基板の下面(半導体素子が搭載される面と反対側の面)
に形成されている外部端子に半田ボールが付けられ(ス
テップ15)、この半田ボールをリフローすることによ
り半田ボールを外部端子に接合する(ステップ16)。
16の処理を実施することにより、バンプとして半田バ
ンプを用いた半導体装置は製造されていた。一方、図2
は半導体素子に設けられるバンプとして金バンプを用い
ると共に、この半導体素子を基板にフェイスダウンで実
装する方法を用いた従来の半導体装置の製造方法の一例
を示している。
ず金バンプ先端に銀ペースト等の導電性樹脂を転写する
(ステップ20)。続いて、半導体素子に熱および荷重
を印加しつつ、半導体素子を基板にフェイスダウンボン
ディングする(ステップ21)。ステップ21の処理に
より半導体素子が基板にボンディングされると、続いて
半導体素子と基板との間に形成されている間隙内に例え
ばエポキシ樹脂等よりなるアンダーフィルレジンが装填
され(ステップ22)、その後にこのアンダーフィルレ
ジンの硬化処理が行われる(ステップ23)。
の下面に形成されている外部端子に半田ボールが付けら
れ(ステップ24)、この半田ボールをリフローするこ
とにより半田ボールを外部端子に接合する(ステップ2
5)。以上のステップ10〜ステップ16の処理を実施
することにより、バンプとして金バンプを用いた半導体
装置は製造されていた。
は、基板に形成したパッド電極に、半導体素子のバンプ
電極より小径の凸部を形成し、この凸部をバンプ電極に
圧入させることにより、パッド電極とバンプ電極との接
続強度を向上させた構成が開示されている。
上のバンプの材質として半田を使用した場合では、半田
バンプを溶融させると共にその溶融したバンプを基板に
被着させる時間が必要であり、また半田バンプの形状を
安定させるためにリフロー炉を通す必要もある。更に、
フラックスを用いて半田バンプを基板のパッドに仮付け
するため、リフロー処理の終了した後にフラックスの洗
浄を行う必要もある。このため、半導体装置を製造する
のに長い時間を要し、効率の良い製造を行うことができ
ず、これに伴い製品コストも上昇してしまうという問題
点があった。
接続する場合も、接続時に銀ペーストが硬化するための
加熱時間が必要であり、この製造方法も半導体装置を製
造するのに長い時間を要してしまう。更に、半導体素子
の高密度化によりバンプ数は増大する傾向にあるが、バ
ンプ数が増大するに伴い個々のバンプは小型化してしま
う。このようにバンプが小型化すると、半導体素子を基
板に実装した時点で、半導体素子と基板との間の間隙が
小さくなり、アンダーフィルレジンを確実に装填するこ
とが困難となる。半導体素子と基板との間にアンダーフ
ィルレジンを確実に装填されないと、半導体素子と基板
との熱膨張差に起因した応力がバンプに印加され、バン
プが剥がれる等の不都合が発生し、半導体装置の歩留り
及び信頼性が低下してしまうという問題点も生じる。
あり、バンプと突起電極との接続信頼性の向上を図るこ
とができると共に製造効率の向上を図りうる半導体装置
及びその製造方法を提供することを目的とする。
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項1記載の発明は、複数のバン
プが形成された半導体素子と、前記バンプの配列に対応
した複数の突起電極が上面に突出形成されると共に下面
に実装端子となるボールが配設されており、前記半導体
素子がフェイスダウン接続され前記バンプと前記突起電
極とが接続される基板と、前記半導体素子と前記基板と
の間に介装された絶縁樹脂と、を具備する半導体装置で
あって、前記突起電極を前記バンプ内に嵌入すると共
に、前記バンプと前記突起電極との界面に前記バンプの
材質と前記突起電極の材質との合金層が形成されてなる
ことを特徴とするものである。
載の半導体装置において、前記バンプの融点と前記ボー
ルの融点が略同一温度であることを特徴とするものであ
る。また、請求項3記載の発明は、請求項1または2記
載の半導体装置において、前記バンプの材質を前記突起
電極の材質に対して軟質な材質としたことを特徴とする
ものである。
至3のいずれかに記載の半導体装置において、前記突起
電極の先端部の直径寸法は、前記バンプの直径寸法より
小さくなるよう構成されていることを特徴とする半導体
装置。更に、請求項5記載の発明は、請求項1記載の半
導体装置の製造方法において、前記半導体素子に形成さ
れた前記バンプを前記基板に形成された前記突起電極に
嵌入する嵌入工程と、前記半導体素子と前記基板との間
隙に、前記絶縁樹脂を配設する樹脂配設工程と、前記バ
ンプ及び前記ボールの融点以上の熱を印加し、前記バン
プと前記突起電極の界面に前記合金層を形成すると同時
に、前記ボールを前記基板に配設する加熱工程とを含む
ことを特徴とするものである。
請求項1記載の発明によれば、突起電極をバンプ内に嵌
入することにより、バンプの表面に酸化膜等の絶縁膜が
形成されていたとしても、突起電極はこの絶縁膜を破っ
てバンプの内部に嵌入する。よって、絶縁膜により突起
電極とバンプの電気的接続性が劣化するようなことはな
い。また、バンプと突起電極との界面にバンプの材質と
突起電極の材質との合金層が形成されることにより、機
械的接合性及び電気的接続性を共に向上させることがで
きる。
プの融点とボールの融点を略同一温度としたことによ
り、ボールを基板に配設するためにボールを溶融する際
にバンプも溶融する。また、バンプが溶融することによ
り、突起電極との界面には合金層が形成される。よっ
て、バンプと突起電極との界面に合金層を形成する処理
と、ボールを基板の下面に配設する処理を同時に行うこ
とが可能となる。
プの材質を突起電極の材質に対して軟質な材質としたこ
とにより、バンプに対し突起電極は嵌入し易くなり、半
導体素子を基板に向け押圧するだけの処理で突起電極を
バンプ内に嵌入させることができる。また、請求項4記
載の発明によれば、突起電極の先端部の直径寸法が、バ
ンプの直径寸法より小さくなるよう構成したことによ
り、突起電極をバンプ内に確実に嵌入させることができ
る。
工程において、半導体素子に形成されたバンプを基板に
形成された突起電極に嵌入する。この際、加熱処理等を
行うことはなく、単に荷重(押圧力)を印加することに
より機械的にバンプを突起電極に嵌入することにより、
バンプと突起電極は仮接合される。このように、半導体
素子と基板のフェイスダウンボンデイングは加熱時間を
必要としないため、ボンディングに要する時間を短縮す
ることができる。
ンプの表面に酸化膜等の絶縁膜が形成されていたとして
も、嵌入時において突起電極はこの絶縁膜を破ってバン
プの内部に嵌入する。このため、バンプ表面に絶縁膜が
形成されていたとしても、この絶縁膜により突起電極と
バンプの電気的接続性が劣化するようなことはなく、信
頼性の高い接続を行うことができる。
板との間隙に絶縁樹脂を配設することにより、この絶縁
樹脂により半導体素子と基板は固定され、また突起電極
とバンプとの嵌入部位も補強される。また、加熱工程で
は、バンプ及びボールの融点以上の熱を印加することに
より、バンプと突起電極の界面に合金層を形成する処理
とボールを基板に配設する処理を同時に行うため、全体
の工程として時間及び手番の短縮が可能となり、製造コ
ストが安くなり、高性能な半導体装置を安価に市場に供
給することが可能となる。
て図面と共に説明する。図1は、本発明の一実施例であ
る半導体装置10を示す断面図である。同図に示す半導
体装置10はBGA(Ball Grid Array) タイプの半導体
装置であり、大略すると半導体素子11,半田ボール1
6,アンダーフィルレジン17,及び基板20等より構
成されている。
り、その能動面(図中、下面)には複数の半田バンプ1
2が形成されている。この半田バンプ12は、例えば蒸
着法により半導体素子11の能動面に形成された電極部
に形成されている。尚、本実施例ではバンプの材質とし
て半田(錫−鉛系合金)を用いているが、半田に代えて
鉛−錫系,錫−銀系,錫−銀−銅系,錫−銀−銅−ビス
マス系,錫−銀−ビスマス系,或いは錫−ビスマス系の
組成の合金を用いることも可能である。
縁基板21に導電性金属よりなる突起電極27が上方
(即ち、搭載される半導体素子11と対向する方向)に
向け突出された構成とされている。有機系絶縁基板21
はシート状の基板であり、その材質としてはポリイミド
等の有機系樹脂が選定されている。前記の突起電極27
は、この有機系絶縁基板21を貫通して上面21aから
上方に突出しており、また有機系絶縁基板21の下面2
1bには突起電極27と電気的に接続された配線層28
(図3には図示せず。図9(G),(H)参照)が形成
されている。
機系樹脂に限定されるものではなく、例えばプリント基
板等の有機系基板、またはアルミナ,ガラスセラミツ
ク,窒化アルミ等の無機系基板等を用いることも可能で
ある。突起電極27は後述するように例えばメッキ法を
用いて有機系絶縁基板21に形成されるものであり、そ
の材質としては例えば銅,ニッケル,金の何れかが選定
されている。この突起電極27となるいずれの材質も、
前記した半田バンプ12よりも硬質な材質が選定されて
いる。
てその径寸法が小さくなる円錐台状,円錐形状等の先が
尖った形状とされている。そして、その少なくとも先端
部の直径寸法は、前記半田バンプ12の直径寸法より小
さくなるよう構成されており、かつその高さは有機系絶
縁基板21の上面21aから10μm以上の高さとなる
よう構成されている。
素子11に形成された半田バンプ12の位置と対応する
よう配設されており、また後に詳述するように半田バン
プ12に嵌入することにより半田バンプ12と電気的に
接続する構成とされている。半田ボール16は、実装端
子として機能するものである。この半田ボール16は前
記した半田バンプ12と同材質とされており、よって半
田ボール16と半田バンプ12の融点は等しくなってい
る。また、半田ボール16は基板20の下面21bに形
成された配線層28に接合されており、これにより半田
ボール16は突起電極27と電気的に接続された構成と
なっている。
11と基板20との間の間隙に介装されており、半田バ
ンプ12と突起電極27との接続位置(嵌入位置)を保
護する機能を奏するものである。即ち、半導体素子11
と基板20との間には熱膨張差が存在するため、仮にア
ンダーフィルレジン17を設けない構成とすると、熱印
加時においてこの熱膨張差に起因した応力が半田バンプ
12と突起電極27との接続位置に集中的に印加され破
損するおそれがある。しかるに、アンダーフィルレジン
17を設けることにより、半田バンプ12と突起電極2
7との接続位置に上記の応力が集中的に印加されること
を防止でき、よって半導体装置10の信頼性を向上させ
ることができる。
としては、熱硬化型のエポキシ、サイアネートエステ
ル、ポリイミド、シリコーン等の有機系絶縁樹脂を用い
ることができる。ここで、上記構成とされた半導体装置
10の半田バンプ12と突起電極27との接続位置(嵌
入位置)に注目し、以下説明する。
の接続位置(嵌入位置)を拡大して示す図である。同図
に示すように、本実施例では突起電極27を半田バンプ
12内に嵌入することにより、半田バンプ12と突起電
極27とを電気的に接続した構成としている。前記した
ように半田バンプ12は半導体素子11に形成される
が、この形成の際の加熱処理により、半田バンプ12の
表面には酸化膜が形成される。この酸化膜は絶縁性の膜
であり、単に半田バンプ12と突起電極27とを接触さ
せただけでは、電気的接続性が劣化してしまう。
田バンプ12内に嵌入する構成としているため、半田バ
ンプ12の表面に酸化膜等の絶縁膜が形成されていたと
しても、突起電極27はこの絶縁膜を破って半田バンプ
12の内部に嵌入する。よって、絶縁膜により半田バン
プ12と突起電極27との電気的接続性が劣化するよう
なことはなく、半田バンプ12と突起電極27とを確実
に電気的に接続することが可能となる。
起電極27に対して軟質な材質により構成されている。
このため、半田バンプ12に対し突起電極27は嵌入し
易くなっており、よって半導体素子11を基板20に向
け押圧するだけの処理で、突起電極27を半田バンプ1
2内に確実に嵌入させることができる。よって、これに
よっても半田バンプ12と突起電極27の電気的接続を
確実に行うことができる。
法により形成したメッキバンプ構造とすることにより、
比較的高さを有する突起電極27を容易かつ短時間で形
成することができる。また、メッキバンプは、例えばペ
ーストを焼結して形成したバンプ等に比べて硬度が高い
ため、半田バンプ12に対し突起電極27を確実に嵌入
することができる。
基板20の間隙距離(図中、矢印H2で示す)は、突起
電極27に半田バンプ12を嵌入するため、半田バンプ
を直接基板にボンディングする構成に比べて長くするこ
とができる。即ち、図4において半田バンプ12を直接
基板20にボンディングした構成を想定すると、半導体
素子11と基板20の間隙距離は、最大で半田バンプ1
2の高さ寸法(図中、矢印H1で示す)となり、本実施
例で形成される離間距離H2に比べて小さくなってしま
う(H2<H1)。
素子11が高密度化し半田バンプ12のピッチが狭くな
っても、従来の平坦な電極(基板に形成された電極)に
フェイスダウンボンデイングするよりも半導体素子11
と基板20の間隙距離H2を大きくとることができ、よ
ってこの間隙にアンダーフィルレジン17を確実に装填
することが可能となる。よって、半導体素子11が高密
度化しても、半田バンプ12と突起電極27との接続を
確実に維持でき、半導体装置10の信頼性を向上させる
ことができる。
たメッキバンプに限定されるものではなく、ワイヤボン
ディング装置を利用したスタッドバンプとすることも可
能である。突起電極27をスタッドバンプとした場合に
は、上記のメッキバンプに比べて形成時間を更に短縮す
ることができる。また、その高さも複数のスタッドバン
プを積層する等により任意に設定することができる。
7との界面に注目すると、半田バンプ12と突起電極2
7との界面には合金層18が形成されている。この合金
層18は、半田ボール16が配設される時に印加される
熱により半田バンプ12が溶融することにより形成され
る合金である。即ち、上記したように本実施例では、半
田バンプ12と半田ボール16を同一材質としたことに
より、両者の融点は略同一温度となっている。よって、
半田ボール16を基板20に配設するために半田ボール
16を加熱溶融すると、この熱により半田バンプ12も
溶融し、よって半田バンプ12内に嵌入している突起電
極27との間に合金層18が形成される。
7との界面に、半田バンプ12の材質と突起電極27の
材質との合金層18が形成されることにより、半田バン
プ12と突起電極27との機械的接合性及び電気的接続
性を共に向上させることができる。また、前記のように
突起電極27は、半田バンプ12の表面に形成さたれ絶
縁膜を破って半田バンプ12内に嵌入しているため、半
田バンプ12と突起電極27との界面に形成される合金
層18は、不純物を含まない合金となっている。よっ
て、これによっても半田バンプ12と突起電極27との
機械的接合性及び電気的接続性は高めることができる。
ボール16の配設時に印加される熱により半田バンプ1
2が溶融することにより形成される。よって、半田バン
プ12と突起電極27との界面に合金層18を形成する
処理と、半田ボール16を基板20の下面21bに配設
する処理を同時に行うことができ、半導体装置10の製
造工程の簡略化を図ることができる。
の製造方法について説明する。図5は、本発明の一実施
例である半導体装置10の製造方法を示す工程図であ
り、図6乃至図9は具体的な半導体装置10の製造方法
を示している。半導体装置10を製造するには、図6に
示されるように、先ず半導体素子11に半田バンプ12
を蒸着等により形成すると共に、突起電極27が形成さ
れた基板20を用意する。ここで、突起電極27が形成
された基板20の製造方法について、図9を用いて説明
する。
すように、有機絶縁基板21とフィルム状接着剤22を
用意し、図9(B)に示すように、フィルム状接着剤2
2を有機絶縁基板21に接着する。続いて、レーザ加工
装置を用いて有機絶縁基板21側から開口部23を形成
する。この際、開口部23の形状は、図9(C)に示す
ように、円錐台形状となるよう形成する。
次に図9(D)に示すように、フィルム状接着剤22上
に金属層25を接着する。この金属層25は導電性金属
膜(例えば、銅膜)であり、開口部23を覆うよう配設
される。このようにフィルム状接着剤22上に金属層2
5が接着された有機絶縁基板21は、図示しなすメッキ
槽に浸漬され、金属層25を電極として電界メッキが実
施される。
キ形成する。この際、メッキするビア26の材質として
は、前記のように銅,ニッケル,金の何れかが選定され
ている。また、形成されるビア26の形状は、開口部2
3の形状に沿って、円錐台形状となる。上記のように開
口部23の内部にビア26が形成されると、続いて図9
(F)に示すように金属層25が除去され、これにより
突起電極27が形成される(本実施例では、配線層25
が除去されたビア26を突起電極というものとする)。
続いて図9(G)に示すように、有機絶縁基板21の下
面に所定のパターンで配線層28が形成される。この配
線層28は、突起電極27に接続されると共に、後に述
べる加熱工程において半田ボール16が配設される。
線層28が形成されると、続いてフィルム状接着剤22
が除去される。これにより、有機絶縁基板21の表面か
ら突起電極27が突出した基板20が製造される。本実
施例に係る半導体装置10の製造方法では、上記のよう
に製造された基板20を用いている。ここで、図5及び
図6に戻り、半導体装置10の製造方法の説明を続け
る。
ェイスダウンボンディングされる。これにより、図7に
示すように、半導体素子11に形成された半田バンプ1
2には、基板20に突出形成された突起電極27が嵌入
する(ステップ30。尚、この処理を嵌入工程とい
う)。この際、半田バンプ12は突起電極27よりも軟
質な材質で形成されているため、半導体素子11を基板
20に向け所定の押圧力(荷重)で押圧することによ
り、容易に突起電極27を半田バンプ12内に嵌入させ
ることができる。また、突起電極27が半田バンプ12
内に嵌入することにより、半導体素子11は基板20に
仮固定された構成となる。
ボンディングを行う際に加熱処理は実施しない。即ち、
単に押圧力(荷重)を印加することにより、機械的に半
田バンプ12内に突起電極27は嵌入し、半導体素子1
1と基板20は仮接合される。このように、半導体素子
11と基板20のフェイスダウンボンデイングに加熱処
理を実施しないことにより、加熱に要する時間を短縮で
き、短時間でフェイスダウンボンディングを行うことが
できる。
半導体素子11と基板20との間に形成された間隙内
に、アンダーフィルレジン17が装填される(ステップ
31)、その後にこのアンダーフィルレジン17の硬化
処理が行われる(ステップ32)。以下、このステップ
31及びステップ32の処理を樹脂配設工程という。こ
の樹脂配設工程を実施することにより、アンダーフィル
レジン17により半導体素子11と基板20はより強固
に固定され、また突起電極27と半田バンプ12との接
合力も補強される。
が搭載される面と反対側の面)に形成されている配線層
28(図9(H)参照)に半田ボール16が付けられ
(ステップ33)、この半田ボール16をリフローする
ことにより半田ボール16を配線層28に接合する(ス
テップ34)。以下、ステップ33及びステップ34の
処理を加熱工程という。
ローする(加熱する)ことにより、前記のように半田バ
ンプ12も溶融し、半田バンプ12と突起電極27の界
面に合金層18が形成される。また、半田バンプ12が
溶融しても、樹脂配設工程において半田バンプ12と突
起電極27との接合位置はアンダーフィルレジン17で
覆われているため、半田バンプ12が溶融してもの形状
が変形してしまうようなことはない。
2と突起電極27の界面に合金層18を形成する処理
と、半田ボール16を基板20に配設する処理を同時に
行うため、全体の工程として時間及び手番の短縮が可能
となり、製造コストが安くなり、高性能な半導体装置を
安価に市場に供給することが可能となる。また、図5に
示した本実施例による製造工程と、先に図1に示した従
来の製造工程を比べると、従来必要とされたリフロー工
程(ステップ11)フラックスの洗浄及び乾燥工程(ス
テップ12)が本実施例では不要となり、製造工程の簡
略化を図ることができる。また、図5に示した本実施例
による製造工程と、先に図2に示した従来の製造工程を
比べると、従来必要とされたバンプへの導電性樹脂の転
写工程(ステップ20),フェイスダウンボンディング
工程時の加熱処理(ステップ21)が本実施例では不要
となり、製造工程の簡略化を図ることができる。
と半田ボール16を同一材質とした例を示したが、バン
プ12とボール16の材質は必ずしも同一である必要は
なく、融点が略同一の材質であれば他の材質を用いるこ
とも可能である。
下のような効果が得られる。請求項1記載の発明によれ
ば、バンプの表面に酸化膜等の絶縁膜が形成されていた
としても、突起電極はこの絶縁膜を破ってバンプの内部
に嵌入するため、絶縁膜により突起電極とバンプの電気
的接続性が劣化することを防止できる。
の材質と突起電極の材質との合金層が形成されることに
より、機械的接合性及び電気的接続性を共に向上させる
ことができる。また、請求項2記載の発明によれば、バ
ンプと突起電極との界面に合金層を形成する処理と、ボ
ールを基板の下面に配設する処理を同時に行うことが可
能となり、製造工程の簡略化を図ることができる。
プの材質を突起電極の材質に対して軟質な材質としたこ
とにより、バンプに対し突起電極は嵌入し易くなり、半
導体素子を基板に向け押圧するだけの処理で突起電極を
バンプ内に嵌入させることができ、半導体素子の基板へ
の実装処理を容易に行うことができる。また、請求項4
記載の発明によれば、突起電極の先端部の直径寸法がバ
ンプの直径寸法より小さくなるよう構成したことによ
り、突起電極をバンプ内に確実に嵌入させることができ
る。
工程において半導体素子に形成されたバンプを基板に形
成された突起電極に嵌入する際、加熱処理等を行うこと
はなく、単に荷重(押圧力)を印加することにより機械
的にバンプを突起電極に嵌入することができるため、半
導体素子と基板のフェイスダウンボンデイングに要する
時間を短縮することができる。
突起電極はバンプ表面に形成されている絶縁膜を破って
バンプの内部に嵌入するため、この絶縁膜により突起電
極とバンプの電気的接続性が劣化することを防止するこ
とができる。また、加熱工程ではバンプと突起電極の界
面に合金層を形成する処理とボールを基板に配設する処
理を同時に行うため、全体の工程として時間及び手番の
短縮が可能となり、製造コストが安くなり、高性能な半
導体装置を安価に市場に供給することが可能となる。
工程図である(その1)。
工程図である(その2)。
ある。
す図である。
を示す工程図である。
の嵌入工程を説明するための図である(その1)。
の嵌入工程を説明するための図である(その2)。
の樹脂配設工程を説明するための図である。
際に用いる基板の製造方法の一例を説明するための図で
ある。
Claims (5)
- 【請求項1】 複数のバンプが形成された半導体素子
と、 前記バンプの配列に対応した複数の突起電極が上面に突
出形成されると共に下面に実装端子となるボールが配設
されており、前記半導体素子がフェイスダウン接続され
前記バンプと前記突起電極とが接続される基板と、 前記半導体素子と前記基板との間に介装された絶縁樹脂
と、を具備する半導体装置であって、 前記突起電極を前記バンプ内に嵌入すると共に、前記バ
ンプと前記突起電極との界面に前記バンプの材質と前記
突起電極の材質との合金層が形成されてなることを特徴
とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記バンプの融点と前記ボールの融点が略同一温度であ
ることを特徴とする半導体装置。 - 【請求項3】 請求項1または2記載の半導体装置にお
いて、 前記バンプの材質を前記突起電極の材質に対して軟質な
材質としたことを特徴とする半導体装置。 - 【請求項4】 請求項1乃至3のいずれかに記載の半導
体装置において、 前記突起電極の先端部の直径寸法は、前記バンプの直径
寸法より小さくなるよう構成されていることを特徴とす
る半導体装置。 - 【請求項5】 請求項1記載の半導体装置の製造方法に
おいて、 前記半導体素子に形成された前記バンプを前記基板に形
成された前記突起電極に嵌入する嵌入工程と、 前記半導体素子と前記基板との間隙に、前記絶縁樹脂を
配設する樹脂配設工程と、 前記バンプ及び前記ボールの融点以上の熱を印加し、前
記バンプと前記突起電極の界面に前記合金層を形成する
と同時に、前記ボールを前記基板に配設する加熱工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26200799A JP2001085470A (ja) | 1999-09-16 | 1999-09-16 | 半導体装置及びその製造方法 |
| US09/605,086 US6396155B1 (en) | 1999-09-16 | 2000-06-27 | Semiconductor device and method of producing the same |
| TW089113325A TW464992B (en) | 1999-09-16 | 2000-07-05 | Semiconductor device and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26200799A JP2001085470A (ja) | 1999-09-16 | 1999-09-16 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085470A true JP2001085470A (ja) | 2001-03-30 |
Family
ID=17369729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26200799A Pending JP2001085470A (ja) | 1999-09-16 | 1999-09-16 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6396155B1 (ja) |
| JP (1) | JP2001085470A (ja) |
| TW (1) | TW464992B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329355A (ja) * | 2006-06-08 | 2007-12-20 | Murata Mfg Co Ltd | 突起状電極付き多層セラミック電子部品およびその製造方法 |
| JP2008021883A (ja) * | 2006-07-13 | 2008-01-31 | Murata Mfg Co Ltd | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 |
| US8395904B2 (en) | 2009-06-30 | 2013-03-12 | Fujitsu Limited | Multichip module, printed circuit board unit, and electronic apparatus |
| JP2015216250A (ja) * | 2014-05-12 | 2015-12-03 | 富士通株式会社 | 半導体装置の製造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050716A (ja) * | 2000-08-02 | 2002-02-15 | Dainippon Printing Co Ltd | 半導体装置及びその作製方法 |
| TW465064B (en) * | 2000-12-22 | 2001-11-21 | Advanced Semiconductor Eng | Bonding process and the structure thereof |
| US8158508B2 (en) * | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
| US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US7202556B2 (en) * | 2001-12-20 | 2007-04-10 | Micron Technology, Inc. | Semiconductor package having substrate with multi-layer metal bumps |
| US20040070073A1 (en) * | 2002-10-15 | 2004-04-15 | Shirish Shah | Underfill gap enhancement |
| JP5204101B2 (ja) * | 2006-06-26 | 2013-06-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 形成された結合を有するフリップチップ相互接続 |
| US7884485B1 (en) * | 2007-02-14 | 2011-02-08 | Flir Systems, Inc. | Semiconductor device interconnect systems and methods |
| US20090014852A1 (en) * | 2007-07-11 | 2009-01-15 | Hsin-Hui Lee | Flip-Chip Packaging with Stud Bumps |
| WO2009045371A2 (en) * | 2007-09-28 | 2009-04-09 | Tessera, Inc. | Flip chip interconnection with double post |
| JP6197319B2 (ja) * | 2013-03-21 | 2017-09-20 | 富士通株式会社 | 半導体素子の実装方法 |
| CN104979314A (zh) * | 2014-04-09 | 2015-10-14 | 日月光半导体制造股份有限公司 | 半导体封装结构及半导体工艺 |
| TWI562255B (en) * | 2015-05-04 | 2016-12-11 | Chipmos Technologies Inc | Chip package structure and manufacturing method thereof |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| KR20230126736A (ko) | 2020-12-30 | 2023-08-30 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 전도성 특징부를 갖는 구조 및 그 형성방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391397A (en) * | 1994-04-05 | 1995-02-21 | Motorola, Inc. | Method of adhesion to a polyimide surface by formation of covalent bonds |
| JPH08288424A (ja) * | 1995-04-18 | 1996-11-01 | Nec Corp | 半導体装置 |
| US5874780A (en) * | 1995-07-27 | 1999-02-23 | Nec Corporation | Method of mounting a semiconductor device to a substrate and a mounted structure |
| JPH10303252A (ja) | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | 半導体装置 |
| JPH1145954A (ja) * | 1997-07-28 | 1999-02-16 | Hitachi Ltd | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 |
| JP3421548B2 (ja) * | 1997-09-10 | 2003-06-30 | 富士通株式会社 | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 |
| JP3663938B2 (ja) * | 1997-10-24 | 2005-06-22 | セイコーエプソン株式会社 | フリップチップ実装方法 |
-
1999
- 1999-09-16 JP JP26200799A patent/JP2001085470A/ja active Pending
-
2000
- 2000-06-27 US US09/605,086 patent/US6396155B1/en not_active Expired - Fee Related
- 2000-07-05 TW TW089113325A patent/TW464992B/zh active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329355A (ja) * | 2006-06-08 | 2007-12-20 | Murata Mfg Co Ltd | 突起状電極付き多層セラミック電子部品およびその製造方法 |
| JP2008021883A (ja) * | 2006-07-13 | 2008-01-31 | Murata Mfg Co Ltd | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 |
| US8395904B2 (en) | 2009-06-30 | 2013-03-12 | Fujitsu Limited | Multichip module, printed circuit board unit, and electronic apparatus |
| JP2015216250A (ja) * | 2014-05-12 | 2015-12-03 | 富士通株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6396155B1 (en) | 2002-05-28 |
| TW464992B (en) | 2001-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829325B2 (ja) | 半導体素子およびその製造方法並びに半導体装置の製造方法 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| US6610591B1 (en) | Methods of ball grid array | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08236654A (ja) | チップキャリアとその製造方法 | |
| KR19980054344A (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006279062A (ja) | 半導体素子および半導体装置 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2003017531A (ja) | 半導体装置 | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| KR20100080352A (ko) | 금속 범프를 가진 반도체 패키지 기판 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| US7732253B1 (en) | Flip-chip assembly with improved interconnect | |
| EP1039527A2 (en) | Semiconductor device mounting structure | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JP2000164786A (ja) | 半導体パッケージ及び半導体装置 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080414 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |