JP2000223348A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサInfo
- Publication number
- JP2000223348A JP2000223348A JP11333798A JP33379899A JP2000223348A JP 2000223348 A JP2000223348 A JP 2000223348A JP 11333798 A JP11333798 A JP 11333798A JP 33379899 A JP33379899 A JP 33379899A JP 2000223348 A JP2000223348 A JP 2000223348A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- capacitor
- multilayer ceramic
- internal electrode
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 71
- 239000003990 capacitor Substances 0.000 claims abstract description 99
- 239000000919 ceramic Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 208000031481 Pathologic Constriction Diseases 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 208000037804 stenosis Diseases 0.000 claims description 2
- 230000036262 stenosis Effects 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 43
- 238000000034 method Methods 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract description 5
- 239000011241 protective layer Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 高周波特性が良く、大容量と低容量の積層セ
ラミックコンデンサ部を有した１チップ部品とし、実装
時の部品点数及び実装面積低減を図ることである。 【解決手段】 誘電体層１と内部電極層２を交互に積層
した２つの積層コンデンサ部３，４が積層体厚み方向に
所定間隔をおいて、その外側に設けた誘電体による２つ
の保護層５と、外部電極６から構成されている。積層コ
ンデンサ部３は、もう一方の積層コンデンサ部４に比べ
て高容量を有し、２つの積層コンデンサ部３，４の隣り
合う内部電極の方向が同一方向となっている。
ラミックコンデンサ部を有した１チップ部品とし、実装
時の部品点数及び実装面積低減を図ることである。 【解決手段】 誘電体層１と内部電極層２を交互に積層
した２つの積層コンデンサ部３，４が積層体厚み方向に
所定間隔をおいて、その外側に設けた誘電体による２つ
の保護層５と、外部電極６から構成されている。積層コ
ンデンサ部３は、もう一方の積層コンデンサ部４に比べ
て高容量を有し、２つの積層コンデンサ部３，４の隣り
合う内部電極の方向が同一方向となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器の受動部
品として用いられる積層セラミックコンデンサに関す
る。
品として用いられる積層セラミックコンデンサに関す
る。
【０００２】
【従来の技術】携帯電話機やノートパソコン等の電子機
器から発生する放射雑音を低減する方法として、回路基
板上のＬＳＩの動作に必要な電流を供給するコンデンサ
として、電流供給ライン経路の増加に伴うカップリング
で発生する雑音を抑制するためにカップリングを緩衝す
るためのデカップリング・コンデンサが用いられてい
る。
器から発生する放射雑音を低減する方法として、回路基
板上のＬＳＩの動作に必要な電流を供給するコンデンサ
として、電流供給ライン経路の増加に伴うカップリング
で発生する雑音を抑制するためにカップリングを緩衝す
るためのデカップリング・コンデンサが用いられてい
る。
【０００３】デカップリング・コンデンサの入れ方とし
て、消費電流や駆動電流がほとんど変化しないＴＴＬ
ＩＣの場合、ＴＴＬ ＩＣ１個当たり２．２μＦを２〜
３個入れていた。また、回路構成としては、電荷供給の
コンデンサとして、大容量で高周波帯域で周波数特性が
悪いタンタルコンデンサと低容量で高周波特性の良い積
層セラミックコンデンサの組み合わせが一般的である。
て、消費電流や駆動電流がほとんど変化しないＴＴＬ
ＩＣの場合、ＴＴＬ ＩＣ１個当たり２．２μＦを２〜
３個入れていた。また、回路構成としては、電荷供給の
コンデンサとして、大容量で高周波帯域で周波数特性が
悪いタンタルコンデンサと低容量で高周波特性の良い積
層セラミックコンデンサの組み合わせが一般的である。
【０００４】
【発明が解決しようとする課題】しかしながら、動作周
波数が高いＬＳＩの場合、ＬＳＩから離れた位置に実装
されたり、静電容量が少ない場合、遠くのデカップリン
グ・コンデンサから電荷供給されるため、電流ラインが
長くなりデカップリング効果が得られなくなる。また、
隣接したコンデンサの距離と、そのラインを流れる高周
波電流の波長が一致し、共振現象を引き起こし放射雑音
が大きくなるという問題点があった。
波数が高いＬＳＩの場合、ＬＳＩから離れた位置に実装
されたり、静電容量が少ない場合、遠くのデカップリン
グ・コンデンサから電荷供給されるため、電流ラインが
長くなりデカップリング効果が得られなくなる。また、
隣接したコンデンサの距離と、そのラインを流れる高周
波電流の波長が一致し、共振現象を引き起こし放射雑音
が大きくなるという問題点があった。
【０００５】上述したことから、回路基板上に最低２個
のコンデンサを実装する必要があり、その実装も共振現
象を引き起こさない距離が必要であるため、実装時の部
品点数が多く、かつ、実装面積が大きくなるという問題
点があった。
のコンデンサを実装する必要があり、その実装も共振現
象を引き起こさない距離が必要であるため、実装時の部
品点数が多く、かつ、実装面積が大きくなるという問題
点があった。
【０００６】また、２つ以上の容量の異なる積層コンデ
ンサ部を有する１チップにした積層セラミックコンデン
サとして、実願平５−２１４２９や特願平７−１４２２
８５で開示されている。
ンサ部を有する１チップにした積層セラミックコンデン
サとして、実願平５−２１４２９や特願平７−１４２２
８５で開示されている。
【０００７】いずれの方法もある程度の効果は上がって
いるが、最近の小型、大容量及び高周波化に対して効果
が不十分であった。
いるが、最近の小型、大容量及び高周波化に対して効果
が不十分であった。
【０００８】本発明の目的は、高周波特性が良く、大容
量と低容量の積層セラミックコンデンサ部を有した１チ
ップ部品とし、実装時の部品点数及び実装面積低減を図
るための積層セラミックコンデンサを提供する事にあ
る。
量と低容量の積層セラミックコンデンサ部を有した１チ
ップ部品とし、実装時の部品点数及び実装面積低減を図
るための積層セラミックコンデンサを提供する事にあ
る。
【０００９】
【課題を解決するための手段】本発明によれば、誘電体
セラミック層と低抵抗導体からなる内部電極層とを交互
に複数層積み重ねて形成する積層体に外部電極を設けて
なる積層セラミックコンデンサにおいて、容量の異なる
２つ以上の積層コンデンサ部を有し、厚み方向に対して
隣り合う積層コンデンサ部の一方は、他方の積層コンデ
ンサ部の積層間隔が同じかそれよりも広い間隔で形成さ
れていることを特徴とする積層セラミックコンデンサが
得られる。
セラミック層と低抵抗導体からなる内部電極層とを交互
に複数層積み重ねて形成する積層体に外部電極を設けて
なる積層セラミックコンデンサにおいて、容量の異なる
２つ以上の積層コンデンサ部を有し、厚み方向に対して
隣り合う積層コンデンサ部の一方は、他方の積層コンデ
ンサ部の積層間隔が同じかそれよりも広い間隔で形成さ
れていることを特徴とする積層セラミックコンデンサが
得られる。
【００１０】さらに、本発明によれば、前記一方の積層
コンデンサ部と前記他方の積層コンデンサ部との間隔が
０．１５ｍｍ以上離れていることを特徴とする積層セラ
ミックコンデンサが得られる。
コンデンサ部と前記他方の積層コンデンサ部との間隔が
０．１５ｍｍ以上離れていることを特徴とする積層セラ
ミックコンデンサが得られる。
【００１１】さらに、本発明によれば、前記一方の積層
コンデンサ部と前記他方の積層コンデンサ部との前記間
隔部を挟んで対向する電極を同極性にしたことを特徴と
する積層セラミックコンデンサが得られる。
コンデンサ部と前記他方の積層コンデンサ部との前記間
隔部を挟んで対向する電極を同極性にしたことを特徴と
する積層セラミックコンデンサが得られる。
【００１２】さらに、本発明によれば、前記他方の積層
コンデンサ部の容量と内部電極層の電気抵抗が前記一方
の積層コンデンサ部より大きくなっていることを特徴と
する積層セラミックコンデンサが得られる。
コンデンサ部の容量と内部電極層の電気抵抗が前記一方
の積層コンデンサ部より大きくなっていることを特徴と
する積層セラミックコンデンサが得られる。
【００１３】さらに、本発明によれば、前記他方の積層
コンデンサ部の内部電極層の電極材料は低抵抗金属に、
請求項１記載の誘電体材料を１〜１０％添加して電気抵
抗を高めることを特徴とする積層セラミックコンデンサ
が得られる。
コンデンサ部の内部電極層の電極材料は低抵抗金属に、
請求項１記載の誘電体材料を１〜１０％添加して電気抵
抗を高めることを特徴とする積層セラミックコンデンサ
が得られる。
【００１４】さらに、本発明によれば、前記他方の積層
コンデンサ部の内部電極パターンの外部電極と電気的に
接合する部分に狭窄、スリット等を設けて電気抵抗を高
めることを特徴とする積層セラミックコンデンサが得ら
れる。
コンデンサ部の内部電極パターンの外部電極と電気的に
接合する部分に狭窄、スリット等を設けて電気抵抗を高
めることを特徴とする積層セラミックコンデンサが得ら
れる。
【００１５】さらに、本発明によれば、前記一方の積層
コンデンサ部の容量と内部電極層の電気抵抗が前記他方
の積層コンデンサ部より小さくなっていることを特徴と
する積層セラミックコンデンサが得られる。
コンデンサ部の容量と内部電極層の電気抵抗が前記他方
の積層コンデンサ部より小さくなっていることを特徴と
する積層セラミックコンデンサが得られる。
【００１６】さらに、本発明によれば、前記一方の積層
コンデンサ部の内部電極層は電極材料の低抵抗金属の厚
みを前記他方の積層コンデンサ部の内部電極層の厚みを
増すことで電気抵抗を下げることを特徴とする積層セラ
ミックコンデンサが得られる。
コンデンサ部の内部電極層は電極材料の低抵抗金属の厚
みを前記他方の積層コンデンサ部の内部電極層の厚みを
増すことで電気抵抗を下げることを特徴とする積層セラ
ミックコンデンサが得られる。
【００１７】又、本発明によれば、誘電体セラミック層
と低抵抗金属からなる内部電極層とを交互に複数層積み
重ねて形成する積層体に外部電極を設けてなる積層セラ
ミックコンデンサにおいて、積層体の内部電極が積層方
向と直交する方向に分離され２つ以上の容量の異なった
積層コンデンサ部を有していることを特徴とする積層セ
ラミックコンデンサが得られる。
と低抵抗金属からなる内部電極層とを交互に複数層積み
重ねて形成する積層体に外部電極を設けてなる積層セラ
ミックコンデンサにおいて、積層体の内部電極が積層方
向と直交する方向に分離され２つ以上の容量の異なった
積層コンデンサ部を有していることを特徴とする積層セ
ラミックコンデンサが得られる。
【００１８】さらに、本発明によれば、積層方向と直交
する方向に対して隣り合う積層コンデンサ部の電極間隔
が０．０５ｍｍ以上離れていることを特徴とする積層セ
ラミックコンデンサが得られる。
する方向に対して隣り合う積層コンデンサ部の電極間隔
が０．０５ｍｍ以上離れていることを特徴とする積層セ
ラミックコンデンサが得られる。
【００１９】さらに、本発明によれば、前記隣り合う積
層コンデンサの内、容量の小さなコンデンサ部の内部電
極パターンの面積は、容量の大きい方の積層コンデンサ
部の内部電極パターンの面積よりも小さくすることを特
徴とする積層セラミックコンデンサが得られる。
層コンデンサの内、容量の小さなコンデンサ部の内部電
極パターンの面積は、容量の大きい方の積層コンデンサ
部の内部電極パターンの面積よりも小さくすることを特
徴とする積層セラミックコンデンサが得られる。
【００２０】さらに、本発明によれば、前記隣り合う積
層コンデンサの内、容量の大きなコンデンサ部の内部電
極パターンの外部電極と電気的に接合する部分の断面積
を共通電極部分よりも小さくすること（狭窄、スリット
等）によって電気抵抗を高めることを特徴とする積層セ
ラミックコンデンサが得られる。
層コンデンサの内、容量の大きなコンデンサ部の内部電
極パターンの外部電極と電気的に接合する部分の断面積
を共通電極部分よりも小さくすること（狭窄、スリット
等）によって電気抵抗を高めることを特徴とする積層セ
ラミックコンデンサが得られる。
【００２１】
【作用】以上のように構成した積層セラミックコンデン
サによれば、高周波特性が良く、大容量と低容量の積層
セラミックコンデンサ部を有した１チップ部品とし、実
装時の部品点数及び実装面積低減を図るための積層セラ
ミックコンデンサである。
サによれば、高周波特性が良く、大容量と低容量の積層
セラミックコンデンサ部を有した１チップ部品とし、実
装時の部品点数及び実装面積低減を図るための積層セラ
ミックコンデンサである。
【００２２】
【発明の実施の形態】以下に、本発明の積層セラミック
コンデンサの一実施の形態について図１を参照して説明
する。
コンデンサの一実施の形態について図１を参照して説明
する。
【００２３】図１（ａ）は、本発明の一実施の形態に係
わる積層セラミックコンデンサの外観図である。積層セ
ラミックコンデンサは誘電体層１と内部電極層２を交互
に積層して脱バインダ、焼結を行い得られたセラミック
焼結体１０に外部電極６によって電気的に接続をしたも
のである。
わる積層セラミックコンデンサの外観図である。積層セ
ラミックコンデンサは誘電体層１と内部電極層２を交互
に積層して脱バインダ、焼結を行い得られたセラミック
焼結体１０に外部電極６によって電気的に接続をしたも
のである。
【００２４】図１（ｂ）は、図１（ａ）のＡ−Ａ′断面
図である。この積層セラミックコンデンサは、誘電体層
１と内部電極層２を交互に積層した２つの積層コンデン
サ部３と４が積層体厚み方向に所定の容量部間隔７をお
いて離されて、その外側に設けた誘電体による２つの保
護層５と、外部電極６から構成されている。ここで、積
層コンデンサ部３は、もう一方の積層コンデンサ部４に
比べて、誘電体層の厚みが薄く多層構造であるので、高
容量を有する。また、２つの積層コンデンサ部３と４の
隣り合う内部電極の方向が同一方向となっている。誘電
体層１は鉛リラクサ系及びチタバリ系、単体或いは複合
系どちらでもよい。誘電率εは１００〜２００００とす
る。内部電極層２は低融点金属であるＡｇ、Ａｇ−Ｐ
ｄ、Ｎｉ、Ｃｕ等の誘電体材料と同時焼成が可能なもの
を使用した。
図である。この積層セラミックコンデンサは、誘電体層
１と内部電極層２を交互に積層した２つの積層コンデン
サ部３と４が積層体厚み方向に所定の容量部間隔７をお
いて離されて、その外側に設けた誘電体による２つの保
護層５と、外部電極６から構成されている。ここで、積
層コンデンサ部３は、もう一方の積層コンデンサ部４に
比べて、誘電体層の厚みが薄く多層構造であるので、高
容量を有する。また、２つの積層コンデンサ部３と４の
隣り合う内部電極の方向が同一方向となっている。誘電
体層１は鉛リラクサ系及びチタバリ系、単体或いは複合
系どちらでもよい。誘電率εは１００〜２００００とす
る。内部電極層２は低融点金属であるＡｇ、Ａｇ−Ｐ
ｄ、Ｎｉ、Ｃｕ等の誘電体材料と同時焼成が可能なもの
を使用した。
【００２５】次に、本発明の積層セラミックコンデンサ
の周波数−インピーダンス特性について説明する。図２
は、図１の積層構造を有する積層セラミックコンデンサ
の等価回路を示したものである。コンデンサの等価回路
は一般的に直列のＣ、Ｌ、Ｒで現せられ、積層セラミッ
クコンデンサは外部電極６で並列接続されるような形と
なる。
の周波数−インピーダンス特性について説明する。図２
は、図１の積層構造を有する積層セラミックコンデンサ
の等価回路を示したものである。コンデンサの等価回路
は一般的に直列のＣ、Ｌ、Ｒで現せられ、積層セラミッ
クコンデンサは外部電極６で並列接続されるような形と
なる。
【００２６】積層コンデンサ部３と４の等価回路定数は
以下のようになる。
以下のようになる。
【００２７】（１）積層コンデンサ部３：Ｃ1 ＝１０μ
Ｆ、Ｌ1 ＝１．２ｎＨ、Ｒ1 ＝１０ｍΩ （２）積層コンデンサ部４：Ｃ2 ＝０．１μＦ、Ｌ2 ＝
１．２ｎＨ、Ｒ2 ＝７５ｍΩ 図３（ａ）〜（ｃ）は、図３の等価回路定数になるよう
に設計し、図１の積層構造を有する積層セラミックコン
デンサのコンデンサ部の容量部間隔を変化させたときの
周波数−インピーダンス特性を示す。積層セラミックコ
ンデンサの素子形状は長さ３．２ｍｍ、幅が２．５ｍｍ
のものを使用し、誘電体層１と内部電極層２を交互に積
層した２つの積層コンデンサ部３，４の静電容量をそれ
ぞれ１０μＦと０．１μＦとなるように積層数及び誘電
体層厚みを設計した。このとき、２つの積層コンデンサ
部３と４の距離を変化させる。ここで、誘電体層の小部
の誘電体層厚みが２つの積層コンデンサ部３，４の距離
よりも大きくなっても良い。なお、積層セラミックコン
デンサの共振周波数およびインピーダンス値は、使用す
る材料の誘電率、抵抗率および積層構造によっても変化
する。
Ｆ、Ｌ1 ＝１．２ｎＨ、Ｒ1 ＝１０ｍΩ （２）積層コンデンサ部４：Ｃ2 ＝０．１μＦ、Ｌ2 ＝
１．２ｎＨ、Ｒ2 ＝７５ｍΩ 図３（ａ）〜（ｃ）は、図３の等価回路定数になるよう
に設計し、図１の積層構造を有する積層セラミックコン
デンサのコンデンサ部の容量部間隔を変化させたときの
周波数−インピーダンス特性を示す。積層セラミックコ
ンデンサの素子形状は長さ３．２ｍｍ、幅が２．５ｍｍ
のものを使用し、誘電体層１と内部電極層２を交互に積
層した２つの積層コンデンサ部３，４の静電容量をそれ
ぞれ１０μＦと０．１μＦとなるように積層数及び誘電
体層厚みを設計した。このとき、２つの積層コンデンサ
部３と４の距離を変化させる。ここで、誘電体層の小部
の誘電体層厚みが２つの積層コンデンサ部３，４の距離
よりも大きくなっても良い。なお、積層セラミックコン
デンサの共振周波数およびインピーダンス値は、使用す
る材料の誘電率、抵抗率および積層構造によっても変化
する。
【００２８】図３の結果より、２つの積層コンデンサ部
３と４の距離が狭い場合、周波数−インピーダンス特性
は、積層コンデンサ部の大部に支配され、１個の共振点
しか、観測されないが２つの隣り合う積層コンデンサ部
の厚み方向の距離が０．１５ｍｍ以上になると、それぞ
れの積層コンデンサ部の共振点が観測されるようにな
る。従って、本発明の積層セラミックコンデンサによれ
ば、広帯域で低いインピーダンス領域を確保できること
がわかる。
３と４の距離が狭い場合、周波数−インピーダンス特性
は、積層コンデンサ部の大部に支配され、１個の共振点
しか、観測されないが２つの隣り合う積層コンデンサ部
の厚み方向の距離が０．１５ｍｍ以上になると、それぞ
れの積層コンデンサ部の共振点が観測されるようにな
る。従って、本発明の積層セラミックコンデンサによれ
ば、広帯域で低いインピーダンス領域を確保できること
がわかる。
【００２９】次に、本発明の積層セラミックコンデンサ
の容量の大きな積層コンデンサ部の電気抵抗を大きくし
たときの周波数−インピーダンス特性について説明す
る。図４は、図２の等価回路定数において積層コンデン
サ部３の抵抗値Ｒ1 ＝１００ｍΩにしたときの周波数−
インピーダンス特性を示す。点線部は、積層コンデンサ
部３の抵抗値Ｒ1 ＝１００ｍΩで図３（ｃ）の周波数−
インピーダンス特性である。実線部は積層コンデンサ部
３の抵抗値Ｒ1 ＝１００ｍΩにしたときの周波数−イン
ピーダンス特性で、通常は点線部の様に共振点を有する
ものが抵抗を大きくしているために、その設定の抵抗値
（１００ｍΩ）でカットされた状態となり、平坦な形で
かつ広帯域なインピーダンス特性を示している。
の容量の大きな積層コンデンサ部の電気抵抗を大きくし
たときの周波数−インピーダンス特性について説明す
る。図４は、図２の等価回路定数において積層コンデン
サ部３の抵抗値Ｒ1 ＝１００ｍΩにしたときの周波数−
インピーダンス特性を示す。点線部は、積層コンデンサ
部３の抵抗値Ｒ1 ＝１００ｍΩで図３（ｃ）の周波数−
インピーダンス特性である。実線部は積層コンデンサ部
３の抵抗値Ｒ1 ＝１００ｍΩにしたときの周波数−イン
ピーダンス特性で、通常は点線部の様に共振点を有する
ものが抵抗を大きくしているために、その設定の抵抗値
（１００ｍΩ）でカットされた状態となり、平坦な形で
かつ広帯域なインピーダンス特性を示している。
【００３０】このような、平坦な形でかつ広帯域なイン
ピーダンス特性を得るためには内部電極層の抵抗値を制
御する必要がある。抵抗値を制御する方法として、大き
な容量の積層セラミック部の内部電極材を、小さな容量
の積層セラミック部と変化させてある。内部電極部材内
に誘電体材料を１〜１０％添加することによって、積層
構造及び内部電極面積を変化させることなく抵抗値を制
御することができる。但し、２０％以上添加すると、焼
結時に内部電極が断線状態なってしまったり、インピー
ダンス特性が悪くなってしまう。
ピーダンス特性を得るためには内部電極層の抵抗値を制
御する必要がある。抵抗値を制御する方法として、大き
な容量の積層セラミック部の内部電極材を、小さな容量
の積層セラミック部と変化させてある。内部電極部材内
に誘電体材料を１〜１０％添加することによって、積層
構造及び内部電極面積を変化させることなく抵抗値を制
御することができる。但し、２０％以上添加すると、焼
結時に内部電極が断線状態なってしまったり、インピー
ダンス特性が悪くなってしまう。
【００３１】また、大きな容量の積層セラミック部の内
部電極材と小さな容量の積層セラミック部と一緒にする
方法として、大きな容量の積層セラミック部の内部電極
パターンと外部電極パターンとを電気的に接合する部分
に、図５（ａ）、（ｂ）、（ｃ）のように狭窄、スリッ
トとを設けて抵抗値を大きくすることができた。図５は
図１の積層セラミックコンデンサを厚さ方向から１層だ
けを抽出したものである。誘電体層１の上に内部電極層
２が形成され、内部電極層２の外部電極と電気的に接合
される部分に狭窄部１１、スリット部１２が形成されて
いる。大きな容量の積層セラミック部の内部電極の積層
構造は、各層、１〜数層おきに図５の内部電極パターン
を必要な抵抗値になるように構成する。
部電極材と小さな容量の積層セラミック部と一緒にする
方法として、大きな容量の積層セラミック部の内部電極
パターンと外部電極パターンとを電気的に接合する部分
に、図５（ａ）、（ｂ）、（ｃ）のように狭窄、スリッ
トとを設けて抵抗値を大きくすることができた。図５は
図１の積層セラミックコンデンサを厚さ方向から１層だ
けを抽出したものである。誘電体層１の上に内部電極層
２が形成され、内部電極層２の外部電極と電気的に接合
される部分に狭窄部１１、スリット部１２が形成されて
いる。大きな容量の積層セラミック部の内部電極の積層
構造は、各層、１〜数層おきに図５の内部電極パターン
を必要な抵抗値になるように構成する。
【００３２】次に、本発明の積層セラミックコンデンサ
の容量の小さな積層コンデンサ部の電気抵抗を小さくし
たときの周波数−インピーダンス特性について説明す
る。図６は、図２の等価回路定数において積層コンデン
サ部４の抵抗値Ｒ1 ＝３０ｍΩにしたときの周波数−イ
ンピーダンス特性を示す。点線部は、積層コンデンサ部
４の抵抗値Ｒ1 ＝７５ｍΩで図３（ｃ）の周波数−イン
ピーダンス特性である。実線部は積層コンデンサ部４の
抵抗値Ｒ1 ＝３０ｍΩにしたときの周波数−インピーダ
ンス特性で、図３（ｃ）の特性と比較して高周波側のイ
ンピーダンスが低くなっていることがわかる。
の容量の小さな積層コンデンサ部の電気抵抗を小さくし
たときの周波数−インピーダンス特性について説明す
る。図６は、図２の等価回路定数において積層コンデン
サ部４の抵抗値Ｒ1 ＝３０ｍΩにしたときの周波数−イ
ンピーダンス特性を示す。点線部は、積層コンデンサ部
４の抵抗値Ｒ1 ＝７５ｍΩで図３（ｃ）の周波数−イン
ピーダンス特性である。実線部は積層コンデンサ部４の
抵抗値Ｒ1 ＝３０ｍΩにしたときの周波数−インピーダ
ンス特性で、図３（ｃ）の特性と比較して高周波側のイ
ンピーダンスが低くなっていることがわかる。
【００３３】次に、本発明の他の実施の形態に係わる積
層セラミックコンデンサの図７（ａ）は、本発明の積層
セラミックコンデンサの外観図である。図７（ｂ）は、
本発明に係わる積層セラミックコンデンサのＢ−Ｂ′断
面図である。この積層セラミックコンデンサは、誘電体
層１と内部電極層２を交互に積層し、積層方向と直交す
る方向に分離された２つ積層コンデンサ部８と９が所定
の距離に離されて、その外側に設けた２つの保護層５
と、外部電極６から構成されている。ここで、積層コン
デンサ部８は、もう一方の積層コンデンサ部９に比べ
て、内部電極層の幅を狭く設計し、同一の積層数で、低
容量を有する。
層セラミックコンデンサの図７（ａ）は、本発明の積層
セラミックコンデンサの外観図である。図７（ｂ）は、
本発明に係わる積層セラミックコンデンサのＢ−Ｂ′断
面図である。この積層セラミックコンデンサは、誘電体
層１と内部電極層２を交互に積層し、積層方向と直交す
る方向に分離された２つ積層コンデンサ部８と９が所定
の距離に離されて、その外側に設けた２つの保護層５
と、外部電極６から構成されている。ここで、積層コン
デンサ部８は、もう一方の積層コンデンサ部９に比べ
て、内部電極層の幅を狭く設計し、同一の積層数で、低
容量を有する。
【００３４】図８は図７の積層セラミックコンデンサを
厚さ方向から１層だけを抽出したものである。誘電体層
１の上に内部電極層２が形成され、内部電極層２の外部
電極と電気的に接合する部分に狭窄部１１、スリット部
１２が形成されている。大きな容量の積層セラミック部
の内部電極の積層構造は、各層、１〜数層おきに図６の
内部電極パターンを必要な抵抗値になるように構成す
る。
厚さ方向から１層だけを抽出したものである。誘電体層
１の上に内部電極層２が形成され、内部電極層２の外部
電極と電気的に接合する部分に狭窄部１１、スリット部
１２が形成されている。大きな容量の積層セラミック部
の内部電極の積層構造は、各層、１〜数層おきに図６の
内部電極パターンを必要な抵抗値になるように構成す
る。
【００３５】以上の結果により、積層コンデンサ部の間
隔及び各積層コンデンサ部の電気抵抗を設定すること
で、様々な形態の広帯域な周波数−インピーダンス特性
が得られる。
隔及び各積層コンデンサ部の電気抵抗を設定すること
で、様々な形態の広帯域な周波数−インピーダンス特性
が得られる。
【００３６】
【発明の効果】以上、説明したように本発明によれば、
高周波特性が良く、実装時のコンデンサ部品点数を少な
くできる為、実装面積を低減することができる積層セラ
ミックコンデンサを提供することが可能となった。
高周波特性が良く、実装時のコンデンサ部品点数を少な
くできる為、実装面積を低減することができる積層セラ
ミックコンデンサを提供することが可能となった。
【図１】（ａ）は本発明の一実施形態に係わる積層セラ
ミックコンデンサの外観図であり、（ｂ）は（ａ）のＡ
−Ａ′断面図である。
ミックコンデンサの外観図であり、（ｂ）は（ａ）のＡ
−Ａ′断面図である。
【図２】本発明の積層セラミックコンデンサの等価回路
を示した図である。
を示した図である。
【図３】図１に示した積層セラミックコンデンサの周波
数−インピーダンス特性を示す図であり、（ａ）は、積
層コンデンサ部の間隔が０．１５ｍｍ未満の場合の周波
数−インピーダンス特性を示す図であり、（ｂ）は、積
層コンデンサ部の間隔が、０．１５ｍｍ以上、０．３ｍ
ｍ未満の場合の周波数−インピーダンス特性を示す図で
あり、（ｃ）は、積層コンデンサ部の距離が、０．３ｍ
ｍ以上の場合の周波数−インピーダンス特性を示す図で
ある。
数−インピーダンス特性を示す図であり、（ａ）は、積
層コンデンサ部の間隔が０．１５ｍｍ未満の場合の周波
数−インピーダンス特性を示す図であり、（ｂ）は、積
層コンデンサ部の間隔が、０．１５ｍｍ以上、０．３ｍ
ｍ未満の場合の周波数−インピーダンス特性を示す図で
あり、（ｃ）は、積層コンデンサ部の距離が、０．３ｍ
ｍ以上の場合の周波数−インピーダンス特性を示す図で
ある。
【図４】図１に示した積層セラミックコンデンサの周波
数−インピーダンス特性を示す図であり、点線部は、積
層コンデンサ部の距離が、０．３ｍｍ以上の場合の周波
数−インピーダンス特性を示す図であり、実線部は大き
い容量部の内部電極層の抵抗値を大きくした場合の周波
数−インピーダンス特性を示す図である。
数−インピーダンス特性を示す図であり、点線部は、積
層コンデンサ部の距離が、０．３ｍｍ以上の場合の周波
数−インピーダンス特性を示す図であり、実線部は大き
い容量部の内部電極層の抵抗値を大きくした場合の周波
数−インピーダンス特性を示す図である。
【図５】本発明の図１に示した積層セラミックコンデン
サを厚さ方向から１層だけを抽出したものであり、
（ａ）、（ｂ）は内部電極パターンと電気的に外部電極
と接続する部分に狭窄部を設けたものであり、（ｃ）は
内部電極パターンと電気的に外部電極と接続する部分に
スリット部を設けた内部電極パターンを示す図である。
サを厚さ方向から１層だけを抽出したものであり、
（ａ）、（ｂ）は内部電極パターンと電気的に外部電極
と接続する部分に狭窄部を設けたものであり、（ｃ）は
内部電極パターンと電気的に外部電極と接続する部分に
スリット部を設けた内部電極パターンを示す図である。
【図６】図１に示した積層セラミックコンデンサの周波
数−インピーダンス特性を示す図であり、点線部は、積
層コンデンサ部の距離が、０．３ｍｍ以上の場合の周波
数−インピーダンス特性を示す図であり、実線部は小さ
い容量部の内部電極層の抵抗値を小さくした場合の周波
数−インピーダンス特性を示す図である。
数−インピーダンス特性を示す図であり、点線部は、積
層コンデンサ部の距離が、０．３ｍｍ以上の場合の周波
数−インピーダンス特性を示す図であり、実線部は小さ
い容量部の内部電極層の抵抗値を小さくした場合の周波
数−インピーダンス特性を示す図である。
【図７】（ａ）は本発明の他の実施形態に係わる積層セ
ラミックコンデンサの外観図であり、（ｂ）は（ａ）の
Ｂ−Ｂ′断面図である。
ラミックコンデンサの外観図であり、（ｂ）は（ａ）の
Ｂ−Ｂ′断面図である。
【図８】本発明の図７に示した積層セラミックコンデン
サを厚さ方向から１層だけを抽出したものであり、
（ａ）、（ｂ）は内部電極パターンと電気的に外部電極
と接続する部分に狭窄部を設けたものであり、（ｃ）は
内部電極パターンと電気的に外部電極と接続する部分に
スリット部を設けた内部電極パターンを示す図である。
サを厚さ方向から１層だけを抽出したものであり、
（ａ）、（ｂ）は内部電極パターンと電気的に外部電極
と接続する部分に狭窄部を設けたものであり、（ｃ）は
内部電極パターンと電気的に外部電極と接続する部分に
スリット部を設けた内部電極パターンを示す図である。
１ 誘電体層 ２ 内部電極層 ３，４ 積層コンデンサ部 ５ 誘電体による保護層 ６ 外部電極 ７ 容量部間隔 ８，９ 積層コンデンサ部 １０ セラミック焼結体 １１ 狭窄部 １２ スリット部
Claims (12)
- 【請求項１】 誘電体セラミック層と低抵抗導体からな
る内部電極層とを交互に複数層積み重ねて形成する積層
体に外部電極を設けてなる積層セラミックコンデンサに
おいて、容量の異なる２つ以上の積層コンデンサ部を有
し、厚み方向に対して隣り合う積層コンデンサ部の一方
は、他方の積層コンデンサ部の積層間隔が同じかそれよ
りも広い間隔で形成されていることを特徴とする積層セ
ラミックコンデンサ。 - 【請求項２】 請求項１記載の積層セラミックコンデン
サにおいて、前記一方の積層コンデンサ部と前記他方の
積層コンデンサ部との間隔が０．１５ｍｍ以上離れてい
ることを特徴とする積層セラミックコンデンサ。 - 【請求項３】 請求項１記載の積層セラミックコンデン
サにおいて、前記一方の積層コンデンサ部と前記他方の
積層コンデンサ部との前記間隔部を挟んで対向する電極
を同極性にしたことを特徴とする積層セラミックコンデ
ンサ。 - 【請求項４】 請求項１記載の積層セラミックコンデン
サにおいて、前記他方の積層コンデンサ部の容量と内部
電極層の電気抵抗が前記一方の積層コンデンサ部より大
きくなっていることを特徴とする積層セラミックコンデ
ンサ。 - 【請求項５】 請求項４記載の積層セラミックコンデン
サにおいて、前記他方の積層コンデンサ部の内部電極層
の電極材料は低抵抗金属に、請求項１記載の誘電体材料
を１〜１０％添加して電気抵抗を高めることを特徴とす
る積層セラミックコンデンサ。 - 【請求項６】 請求項４記載の積層セラミックコンデン
サにおいて、前記他方の積層コンデンサ部の内部電極パ
ターンの外部電極と電気的に接合する部分に狭窄、スリ
ット等を設けて電気抵抗を高めることを特徴とする積層
セラミックコンデンサ。 - 【請求項７】 請求項１記載の積層セラミックコンデン
サにおいて、前記一方の積層コンデンサ部の容量と内部
電極層の電気抵抗が前記他方の積層コンデンサ部より小
さくなっていることを特徴とする積層セラミックコンデ
ンサ。 - 【請求項８】 請求項７記載の積層セラミックコンデン
サにおいて、前記一方の積層コンデンサ部の内部電極層
は電極材料の低抵抗金属の厚みを前記他方の積層コンデ
ンサ部の内部電極層の厚みを増すことで電気抵抗を下げ
ることを特徴とする積層セラミックコンデンサ。 - 【請求項９】 誘電体セラミック層と低抵抗金属からな
る内部電極層とを交互に複数層積み重ねて形成する積層
体に外部電極を設けてなる積層セラミックコンデンサに
おいて、積層体の内部電極が積層方向と直交する方向に
分離され２つ以上の容量の異なった積層コンデンサ部を
有していることを特徴とする積層セラミックコンデン
サ。 - 【請求項１０】 請求項９記載の積層セラミックコンデ
ンサにおいて、積層方向と直交する方向に対して隣り合
う積層コンデンサ部の電極間隔が０．０５ｍｍ以上離れ
ていることを特徴とする積層セラミックコンデンサ。 - 【請求項１１】 請求項９記載の積層コンデンサ部を有
する積層セラミックコンデンサにおいて、前記隣り合う
積層コンデンサの内、容量の小さなコンデンサ部の内部
電極パターンの面積は、容量の大きい方の積層コンデン
サ部の内部電極パターンの面積よりも小さくすることを
特徴とする積層セラミックコンデンサ。 - 【請求項１２】 請求項９記載の積層コンデンサ部を有
する積層セラミックコンデンサにおいて、前記隣り合う
積層コンデンサの内、容量の大きなコンデンサ部の内部
電極パターンの外部電極と電気的に接合する部分の断面
積を共通電極部分よりも小さくすること（狭窄、スリッ
ト等）によって内部電極層の電気抵抗を高めることを特
徴とする積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11333798A JP2000223348A (ja) | 1998-11-26 | 1999-11-25 | 積層セラミックコンデンサ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-335519 | 1998-11-26 | ||
| JP33551998 | 1998-11-26 | ||
| JP11333798A JP2000223348A (ja) | 1998-11-26 | 1999-11-25 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223348A true JP2000223348A (ja) | 2000-08-11 |
Family
ID=26574643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11333798A Pending JP2000223348A (ja) | 1998-11-26 | 1999-11-25 | 積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223348A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006022258A1 (ja) * | 2004-08-27 | 2006-03-02 | Murata Manufacturing Co., Ltd. | 積層セラミックコンデンサおよびその等価直列抵抗調整方法 |
| JP2006261584A (ja) * | 2005-03-18 | 2006-09-28 | Tdk Corp | 積層コンデンサ |
| JP2006286731A (ja) * | 2005-03-31 | 2006-10-19 | Tdk Corp | 積層コンデンサ |
| WO2002052591A3 (de) * | 2000-12-22 | 2007-11-15 | Epcos Ag | Elektrisches vielschichtbauelement und anordnung mit dem bauelement |
| US7659568B2 (en) | 2004-08-27 | 2010-02-09 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor and method for adjusting equivalent series resistance thereof |
| JP2010087260A (ja) * | 2008-09-30 | 2010-04-15 | Tdk Corp | 積層コンデンサ |
| JP2012156193A (ja) * | 2011-01-24 | 2012-08-16 | Tdk Corp | 積層コンデンサ |
| EP1953777A4 (en) * | 2005-11-22 | 2014-06-25 | Murata Manufacturing Co | MULTILAYER CONDENSER |
| JP2015140134A (ja) * | 2014-01-30 | 2015-08-03 | 豊田合成株式会社 | エアバッグドア及びエアバッグ装置 |
| JP2016187036A (ja) * | 2016-06-02 | 2016-10-27 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP2018117098A (ja) * | 2017-01-20 | 2018-07-26 | Tdk株式会社 | 積層コンデンサ及び電子部品装置 |
| JP2020096074A (ja) * | 2018-12-12 | 2020-06-18 | 太陽誘電株式会社 | セラミック電子部品及び配線基板 |
| US10847314B2 (en) | 2017-01-20 | 2020-11-24 | Tdk Corporation | Multilayer capacitor and electronic component device |
| JP2021013016A (ja) * | 2019-07-08 | 2021-02-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0373421U (ja) * | 1989-07-20 | 1991-07-24 | ||
| JPH053135A (ja) * | 1991-06-25 | 1993-01-08 | Tokin Corp | 積層セラミツクコンデンサ |
| JPH07226331A (ja) * | 1994-02-15 | 1995-08-22 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサー |
| JPH0897071A (ja) * | 1994-09-29 | 1996-04-12 | Kyocera Corp | 積層型磁器コンデンサ |
| JPH08115845A (ja) * | 1994-10-14 | 1996-05-07 | Tokin Corp | 積層セラミックコンデンサ |
| JPH08162368A (ja) * | 1994-12-02 | 1996-06-21 | Murata Mfg Co Ltd | 複合型積層コンデンサ |
-
1999
- 1999-11-25 JP JP11333798A patent/JP2000223348A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0373421U (ja) * | 1989-07-20 | 1991-07-24 | ||
| JPH053135A (ja) * | 1991-06-25 | 1993-01-08 | Tokin Corp | 積層セラミツクコンデンサ |
| JPH07226331A (ja) * | 1994-02-15 | 1995-08-22 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサー |
| JPH0897071A (ja) * | 1994-09-29 | 1996-04-12 | Kyocera Corp | 積層型磁器コンデンサ |
| JPH08115845A (ja) * | 1994-10-14 | 1996-05-07 | Tokin Corp | 積層セラミックコンデンサ |
| JPH08162368A (ja) * | 1994-12-02 | 1996-06-21 | Murata Mfg Co Ltd | 複合型積層コンデンサ |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002052591A3 (de) * | 2000-12-22 | 2007-11-15 | Epcos Ag | Elektrisches vielschichtbauelement und anordnung mit dem bauelement |
| JPWO2006022258A1 (ja) * | 2004-08-27 | 2008-05-08 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその等価直列抵抗調整方法 |
| WO2006022258A1 (ja) * | 2004-08-27 | 2006-03-02 | Murata Manufacturing Co., Ltd. | 積層セラミックコンデンサおよびその等価直列抵抗調整方法 |
| US7659568B2 (en) | 2004-08-27 | 2010-02-09 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor and method for adjusting equivalent series resistance thereof |
| TWI405227B (zh) * | 2005-03-18 | 2013-08-11 | Tdk Corp | Laminated capacitors |
| JP2006261584A (ja) * | 2005-03-18 | 2006-09-28 | Tdk Corp | 積層コンデンサ |
| JP2006286731A (ja) * | 2005-03-31 | 2006-10-19 | Tdk Corp | 積層コンデンサ |
| KR101147626B1 (ko) * | 2005-03-31 | 2012-05-23 | 티디케이가부시기가이샤 | 적층 콘덴서 |
| TWI404091B (zh) * | 2005-03-31 | 2013-08-01 | Tdk Corp | 積層電容器 |
| EP1953777A4 (en) * | 2005-11-22 | 2014-06-25 | Murata Manufacturing Co | MULTILAYER CONDENSER |
| JP2010087260A (ja) * | 2008-09-30 | 2010-04-15 | Tdk Corp | 積層コンデンサ |
| US8659872B2 (en) | 2011-01-24 | 2014-02-25 | Tdk Corporation | Multilayer capacitor that includes a capacitor element body and at least four terminal units |
| JP2012156193A (ja) * | 2011-01-24 | 2012-08-16 | Tdk Corp | 積層コンデンサ |
| JP2015140134A (ja) * | 2014-01-30 | 2015-08-03 | 豊田合成株式会社 | エアバッグドア及びエアバッグ装置 |
| JP2016187036A (ja) * | 2016-06-02 | 2016-10-27 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP2018117098A (ja) * | 2017-01-20 | 2018-07-26 | Tdk株式会社 | 積層コンデンサ及び電子部品装置 |
| US10847314B2 (en) | 2017-01-20 | 2020-11-24 | Tdk Corporation | Multilayer capacitor and electronic component device |
| JP2020096074A (ja) * | 2018-12-12 | 2020-06-18 | 太陽誘電株式会社 | セラミック電子部品及び配線基板 |
| US11521798B2 (en) | 2018-12-12 | 2022-12-06 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and wiring substrate |
| JP2021013016A (ja) * | 2019-07-08 | 2021-02-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420796B2 (en) | Multilayer capacitor | |
| US8315033B2 (en) | Multilayer capacitor having low ESL and easily controllable ESR | |
| WO2008050657A1 (en) | Laminate capacitor | |
| JP2000223348A (ja) | 積層セラミックコンデンサ | |
| JP2001167969A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| KR101892802B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP2000208361A (ja) | 積層コンデンサ | |
| JP2001185446A (ja) | 積層セラミックコンデンサ | |
| JP2001185449A (ja) | 積層セラミックコンデンサ | |
| US20080225463A1 (en) | Layered capacitor and mounting structure | |
| US10104777B2 (en) | Multilayer capacitor and board having the same | |
| JPWO2008044483A1 (ja) | 複合電気素子 | |
| JPH07201651A (ja) | 積層コンデンサ | |
| JP2006100682A (ja) | ３端子型積層コンデンサ実装回路基板及び３端子型積層コンデンサ | |
| JP2005260137A (ja) | 静電気対策部品 | |
| JP2001015384A (ja) | 積層セラミックコンデンサ | |
| JP2001044074A (ja) | 積層セラミックコンデンサ | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP2007035877A (ja) | 積層コンデンサ | |
| JP2004172602A (ja) | コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路 | |
| US7948737B2 (en) | Multilayer capacitor array | |
| JP3531861B2 (ja) | 三端子型積層セラミックコンデンサの三次元搭載構造 | |
| JP3511569B2 (ja) | 積層コンデンサ | |
| JPH02251120A (ja) | 積層コンデンサ | |
| KR20070002654A (ko) | 적층형 칩 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040901 |