[go: up one dir, main page]

JP2000208361A - 積層コンデンサ - Google Patents

積層コンデンサ

Info

Publication number
JP2000208361A
JP2000208361A JP11007315A JP731599A JP2000208361A JP 2000208361 A JP2000208361 A JP 2000208361A JP 11007315 A JP11007315 A JP 11007315A JP 731599 A JP731599 A JP 731599A JP 2000208361 A JP2000208361 A JP 2000208361A
Authority
JP
Japan
Prior art keywords
electrodes
electrode
extraction
external terminal
extraction electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11007315A
Other languages
English (en)
Other versions
JP4000701B2 (ja
Inventor
Takakazu Kuroda
誉一 黒田
Masaaki Taniguchi
政明 谷口
Yasuyuki Naito
康行 内藤
Takanori Kondo
隆則 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP00731599A priority Critical patent/JP4000701B2/ja
Publication of JP2000208361A publication Critical patent/JP2000208361A/ja
Application granted granted Critical
Publication of JP4000701B2 publication Critical patent/JP4000701B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 積層コンデンサの等価直列インダクタンスを
低減する。 【解決手段】 第1の内部電極40に引出電極50〜5
3を介して接続される外部端子電極42,44,46,
48と、第1の内部電極40に対向する第2の内部電極
41に引出電極54〜57を介して接続される外部端子
電極43,45,47,49とを、側面34,36上で
交互に配置するとともに、側面34,36の各々上で両
端に位置する外部端子電極42,45,46,49に接
続される端の引出電極50,52,55,57を除く中
央の引出電極51,53,54,56の幅方向寸法A
を、端の引出電極50,52,55,57の幅方向寸法
Bより大きくする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、積層コンデンサ
に関するもので、特に、高周波回路において有利に適用
され得る積層コンデンサに関するものである。
【0002】
【従来の技術】この発明にとって興味ある従来の積層コ
ンデンサとして、たとえば特開平2−256216号公
報に記載されたものがある。ここでは、図4に示すよう
な積層コンデンサ1が開示されている。図4(1)は、
積層コンデンサ1の内部構造を第1の断面をもって示す
平面図であり、図4(2)は、積層コンデンサ1の内部
構造を第1の断面とは異なる第2の断面をもって示す平
面図である。
【0003】積層コンデンサ1は、各々四辺形をなすか
つ相対向する2つの主面ならびにこれら主面間を連結す
る4つの側面2、3、4および5を有する、コンデンサ
本体6を備えている。コンデンサ本体6は、主面の延び
る方向に延びる、たとえばセラミック誘電体からなる複
数の誘電体層7、ならびにコンデンサユニットを形成す
るように特定の誘電体層7を介して互いに対向するかつ
各々四辺形をなす、少なくとも1対の第1および第2の
内部電極8および9を備えている。ここで、コンデンサ
ユニットとは、内部電極8および9の対によって静電容
量が形成される最小単位を言う。
【0004】第1の内部電極8が図4(1)に示されて
いるように、図4(1)は、第1の内部電極8が通る断
面を示している。また、第2の内部電極9が図4(2)
に示されているように、図4(2)は、第2の内部電極
9が通る断面を示している。
【0005】この積層コンデンサ1は、高周波域での使
用に適するように、等価直列インダクタンス(ESL)
の低減化が図られている。
【0006】そのため、第1の内部電極8は、相対向す
る2つの側面2および4の各々上にまでそれぞれ引き出
される4つの第1の引出電極10、11、12および1
3を形成している。より詳細には、引出電極10および
11は、側面2上にまで引き出され、また、引出電極1
2および13は、側面4上にまで引き出されている。
【0007】また、上述の第1の引出電極10〜13が
引き出された側面2および4の各々上には、これら第1
の引出電極10〜13に電気的に接続される第1の外部
端子電極14、15、16および17がそれぞれ設けら
れている。すなわち、外部端子電極14および15は、
側面2上において引出電極10および11にそれぞれ接
続され、外部端子電極16および17は、側面4上にお
いて引出電極12および13にそれぞれ接続されてい
る。
【0008】他方、第2の内部電極9は、相対向する2
つの側面2および4の各々上にまでそれぞれ引き出され
る4つの第2の引出電極18、19、20および21を
形成している。より詳細には、引出電極18および19
は、側面2上であって上述した第1の引出電極10およ
び11が引き出された位置とは異なる位置にまで引き出
され、また、引出電極20および21は、側面4上であ
って上述した第1の引出電極12および13が引き出さ
れた位置とは異なる位置にまで引き出されている。
【0009】また、上述の第2の引出電極18〜21が
引き出された側面2および4の各々上には、これら第2
の引出電極18〜21に電気的に接続される第2の外部
端子電極22、23、24および25がそれぞれ設けら
れている。すなわち、外部端子電極22および23は、
前述した第1の外部端子電極14および15が設けられ
た位置とは異なる位置において側面2上で引出電極18
および19にそれぞれ接続され、外部端子電極24およ
び25は、前述した第1の外部端子電極16および17
が設けられた位置とは異なる位置において側面4上で引
出電極20および21にそれぞれ接続されている。
【0010】このようにして、2つの側面2および4上
にあっては、複数の第1の外部端子電極14〜17と複
数の第2の外部端子電極22〜25とが交互に並んで配
置されている。
【0011】図4(1)には、この積層コンデンサ1に
おいて流れる電流の典型的な経路および方向が矢印をも
って図解的に示されている。
【0012】図4(1)において、電流は、図示した状
態あるいは時点では、第1の外部端子電極14〜17の
各々から第2の外部端子電極22〜25の各々に向かっ
て流れているものとする。なお、当然のことながら、交
流の場合には、逆に流れる時点もある。
【0013】このように電流が流れたときには、電流の
方向によってその方向が決まる磁束が誘起され、そのた
め自己インダクタンス成分が生じる。
【0014】図4(1)を参照して、内部電極8および
9の中央部ならびに比較的中央側に位置する引出電極1
1、13、18および20の各近傍では、電流は、略1
80度の広がりをもって異なる複数の方向へ流れるの
で、磁束は相殺され、低ESL化に寄与している。
【0015】
【発明が解決しようとする課題】上述したように、図4
に示した構成は、低ESL化を図るのに有効である。
【0016】しかしながら、低ESL化に対する要望は
さらに高まりつつあり、積層コンデンサの製造業者にと
っては、さらなる低ESL化を図り得る対策を見出すこ
とが急務となっている。
【0017】なお、より低ESL化を図ろうとするため
の手段として、引出電極および外部端子電極の数をさら
に増やすことも考えられるが、積層コンデンサの寸法的
な制約の中で外部端子電極の数を増やすことが困難また
は不可能な場合もあるため、この対策は常に採用できる
ものではない。また、積層コンデンサの実装上の問題と
して、外部端子電極の数をさらに増やした場合、このよ
うな外部端子電極の接続のための多数のランドを配線基
板上に形成できないこともあり得る。
【0018】そこで、この発明の目的は、実装上の問題
に遭遇することなく、低ESL化をより効果的に図り得
るように改良された積層コンデンサを提供しようとする
ことである。
【0019】
【課題を解決するための手段】この発明に係る積層コン
デンサは、各々四辺形をなすかつ相対向する2つの主
面、およびこれら主面間を連結する4つの側面を有す
る、コンデンサ本体を備えるとともに、コンデンサ本体
の少なくとも1つの側面上に並んで形成される、少なく
とも3つの外部端子電極を少なくとも備えている。
【0020】上述のコンデンサ本体は、その主面の延び
る方向に延びる複数の誘電体層と、コンデンサユニット
を形成するように特定の誘電体層を介して互いに対向す
る少なくとも1対の第1および第2の内部電極を備えて
いる。
【0021】また、第1の内部電極は、外部端子電極の
いずれかに電気的に接続される第1の引出電極を形成し
ており、かつ、第2の内部電極は、外部端子電極の残り
のものに電気的に接続される第2の引出電極を形成して
おり、第1の引出電極に接続される外部端子電極と第2
の引出電極に接続される外部端子電極とは、側面上で交
互に配置されている。
【0022】このような積層コンデンサにおいて、この
発明は、上述した技術的課題を解決するため、コンデン
サ本体の側面上で両端に位置する端の外部端子電極に接
続される端の引出電極を除く中央の少なくとも1つの引
出電極の幅方向寸法は、端の引出電極の幅方向寸法より
大きくされていることを特徴としている。
【0023】この発明において、好ましくは、中央の引
出電極の幅方向寸法は、端の引出電極の幅方向寸法の3
/2倍ないし9倍に選ばれ、より好ましくは、端の引出
電極の幅方向寸法の7/3倍ないし4倍に選ばれる。
【0024】また、この発明において、好ましくは、端
の引出電極の幅方向寸法は、0.1mm以上に選ばれ
る。
【0025】また、この発明において、中央の引出電極
のすべての幅方向寸法が、端の引出電極の幅方向寸法よ
り大きくされていることが好ましい。
【0026】
【発明の実施の形態】図1および図2は、この発明の一
実施形態による積層コンデンサ31を示している。ここ
で、図1(1)は、積層コンデンサ31の内部構造を第
1の断面をもって示す平面図であり、図1(2)は、積
層コンデンサ31の内部構造を第1の断面とは異なる第
2の断面をもって示す平面図であり、図2は、積層コン
デンサ31の外観を示す斜視図である。
【0027】積層コンデンサ31は、相対向する2つの
主面32および33、ならびにこれら主面32および3
3間を連結する4つの側面34、35、36および37
を有する、コンデンサ本体38を備えている。コンデン
サ本体38は、主面32および33の延びる方向に延び
る、たとえばセラミック誘電体からなる複数の誘電体層
39、ならびにコンデンサユニットを形成するように特
定の誘電体層39を介して互いに対向するかつ各々四辺
形をなす、少なくとも1対の第1および第2の内部電極
40および41を備えている。
【0028】図1(1)は、第1の内部電極40が通る
断面を示し、また、図1(2)は、第2の内部電極41
が通る断面を示している。
【0029】コンデンサ本体38の長手方向に延びる側
面34上には、たとえば4つの外部端子電極42、4
3、44および45が並んで形成され、側面34に対向
する側面36上には、同様に、4つの外部端子電極4
6、47、48および49が並んで形成されている。
【0030】第1の内部電極40は、図1(1)に示す
ように、外部端子電極42、44、46および48にそ
れぞれ電気的に接続される第1の引出電極50、51、
52および53を形成している。
【0031】また、第2の内部電極41は、図1(2)
に示すように、残りの外部端子電極43、45、47お
よび49にそれぞれ電気的に接続される第2の引出電極
54、55、56および57を形成している。
【0032】このようにして、側面34上において、第
1の引出電極50および51に接続される外部端子電極
42および44と第2の引出電極54および55に接続
される外部端子電極43および45とは交互に配置さ
れ、また、側面36上にあっては、第1の引出電極52
および53に接続される外部端子電極46および48と
第2の引出電極56および57に接続される外部端子電
極47および49とは交互に配置されることになる。
【0033】このような積層コンデンサ31において、
この発明の特徴となる構成は次のように実現されてい
る。
【0034】コンデンサ本体38の側面34上で両端に
位置する端の外部端子電極42および45に接続される
端の引出電極50および55を除く中央の引出電極51
および54の幅方向寸法Aは、端の引出電極50および
55の幅方向寸法Bより大きくされている。また、側面
36上で両端に位置する端の外部端子電極46および4
9に接続される端の引出電極52および57を除く中央
の引出電極53および56の幅方向寸法Aは、端の引出
電極52および57の幅方向寸法Bより大きくされてい
る。
【0035】図1(1)には、この積層コンデンサ31
において流れる電流の典型的な経路および方向が矢印を
もって図解的に示されている。
【0036】図1(1)において、電流は、図示した状
態あるいは時点では、第1の内部電極40に接続される
外部端子電極42、44、46および48から第2の内
部電極41に接続される外部端子電極43、45、47
および49に向かって流れているものとする。
【0037】図1(1)からわかるように、内部電極4
0および41の中央部ならびに中央の引出電極51、5
3、54および56の各近傍では、電流は、略180度
の広がりをもって異なる複数の方向へ流れるので、磁束
は相殺され、低ESL化に寄与している。このことは、
前述の図4に示した積層コンデンサ1の場合と実質的に
同様である。
【0038】この実施形態に係る積層コンデンサ31で
は、前述したように、中央の引出電極51、53、54
および56の各々の幅方向寸法Aが端の引出電極50、
52、55および57の各々の幅方向寸法Bより大きく
されているので、図1(1)において矢印Cで示した電
流の経路が、図4に示したように、中央の引出電極1
1、13、18および19が端の引出電極10、12、
19および21と等しくされている場合に比べて、より
短くされることができ、このことも、低ESL化に対し
て効果を発揮している。
【0039】この実施形態では、中央の引出電極51、
53、54および56のすべての幅方向寸法Aが、端の
引出電極50、52、55および57の幅方向寸法Bよ
り大きくされているので、中央の引出電極51および5
4の間ならびに中央の引出電極53および56の間で流
れる矢印Dで示す電流の経路もより短くすることがで
き、このことも、低ESL化に対して効果を発揮するこ
とになる。
【0040】なお、幅方向寸法を広くすることを、上述
のように、端の引出電極50、52、55および57に
おいてではなく、中央の引出電極51、53、54およ
び56において行なったのは、次の理由による。すなわ
ち、中央の引出電極51、53、54および56は、各
々の両側に必ず引出電極を位置させており、したがっ
て、その幅方向寸法を大きくすれば、各々の両側にある
引出電極の双方に対して電流の経路を短くすることが可
能となり、幅方向寸法を大きくしたことがより効果的に
作用するためである。
【0041】以上説明した実施形態に関連して、低ES
L化の効果を確認するため、幅方向寸法Aの、幅方向寸
法Bに対する比率を種々に変えた試料を作製し、各々の
試料についてESLを評価した。
【0042】ここで、試料として、外径平面寸法が3.
2mm×1.6mmであり、誘電体層を構成する誘電体
の比誘電率が3300であり、各誘電体層の厚みが0.
1mmであり、合計で6層の内部電極を積層したものを
用意した。また、各試料において、外部端子電極の形成
態様は互いに同一とした。
【0043】このような試料において、以下の表1に示
すように、中央の引出電極の幅方向寸法Aおよび端の引
出電極の幅方向寸法Bをそれぞれ種々に変更し、その結
果、幅方向寸法AとBとの比率すなわちA:Bを種々に
変えることを行ない、各試料について、共振周波数およ
び静電容量を測定し、これら共振周波数および静電容量
から、ESLを共振法によって求めた。共振法とは、試
料となる積層コンデンサについてインピーダンスの周波
数特性を測定し、極小点(コンデンサの静電容量CとE
SLとの間の直列共振点)の周波数fo から、 ESL=1/[(2πfo 2 ×C] によって、ESLを求めようとする方法である。
【0044】
【表1】
【0045】表1から、中央の引出電極の幅方向寸法A
が大きくなるほど、ESLが低くなる傾向が一般的に現
れているが、試料2〜5のように、A:Bが6:4〜
9:1に選ばれること、すなわち幅方向寸法Aが幅方向
寸法Bの3/2倍ないし9倍に選ばれることが、低ES
L化にとって好ましい。また、さらなる低ESL化のた
めには、試料3および4のように、A:Bが7:3〜
8:2、すなわち幅方向寸法Aが幅方向寸法Bの7/3
倍ないし4倍に選ばれることがより好ましい。
【0046】なお、試料6のように、幅方向寸法Aが
0.95mmというように大きくされても、幅方向寸法
Bが0.05mmというように小さくされた場合には、
幅方向寸法AとBとが互いに等しい試料1に比べて、E
SLがむしろ高くなっているので、端の引出電極の幅方
向寸法Bは、0.1mm以上であることが好ましい。
【0047】図3は、この発明の他の実施形態による積
層コンデンサ61を示す、図1に相当する図である。
【0048】積層コンデンサ61は、4つの側面62、
63、64および65を有するコンデンサ本体66を備
えている。コンデンサ本体66は、複数の誘電体層6
7、ならびにコンデンサユニットを形成するように特定
の誘電体層67を介して互いに対向する少なくとも1対
の第1および第2の内部電極68および69を備えてい
る。
【0049】コンデンサ本体66の長手方向に延びる側
面62上には、3つの外部端子電極70、71および7
2が並んで形成され、側面62に対向する側面64上に
は、3つの外部端子電極73、74および75が並んで
形成されている。
【0050】第1の内部電極68は、外部端子電極7
1、73および75にそれぞれ電気的に接続される第1
の引出電極76、77および78を形成している。第2
の内部電極69は、残りの外部端子電極70、72およ
び74にそれぞれ電気的に接続される第2の引出電極7
9、80および81を形成している。
【0051】このようにして、側面62上では、第1の
引出電極76に接続される外部端子電極71と第2の引
出電極79および80に接続される外部端子電極70お
よび72とが交互に配置され、側面64上では、第1の
引出電極77および78に接続される外部端子電極73
および75と第2の引出電極81に接続される外部端子
電極74とが交互に配置されるようになる。
【0052】このような実施形態において、前述した実
施形態と同様、中央の引出電極76および81の各々の
幅方向寸法Aは、端の引出電極77〜80の各々の幅方
向寸法Bより大きくされている。
【0053】このように、中央の引出電極76および8
1の幅方向寸法Aを大きくすることにより、前述した実
施形態の場合と同様の効果が奏される。これに関連し
て、各側面上に並んで形成される外部端子電極の数およ
びそれに接続される引出電極の数は、3以上であれば、
どのような実施形態についても、同様の効果が奏され
る。
【0054】また、少なくとも3つの外部端子電極が並
んで形成されるのは、コンデンサ本体の単に1つの側面
上だけであってもよく、あるいは、3つまたは4つの側
面上であってもよい。
【0055】また、端の引出電極の幅方向寸法より大き
くされるのは、中央の引出電極のすべてでなくてもよ
く、中央の引出電極の一部のみであってもよい。これに
関連して、たとえ中央の引出電極のすべての幅方向寸法
が大きくされる場合であっても、各中央の引出電極の幅
方向寸法は必ずしも互いに同じでなくてもよい。
【0056】
【発明の効果】以上のように、この発明によれば、第1
の内部電極に第1の引出電極を介して接続される外部端
子電極と、第1の内部電極に対向する第2の内部電極に
第2の引出電極を介して接続される外部端子電極とが、
コンデンサ本体の側面上で交互に配置されているので、
磁束の相殺に基づく低ESL化を図ることができるばか
りでなく、コンデンサ本体の側面上で両端に位置する端
の外部端子電極に接続される端の引出電極を除く中央の
少なくとも1つの引出電極の幅方向寸法が、端の引出電
極の幅方向寸法より大きくされているので、この幅方向
寸法が大きくされた中央の引出電極とその両側に位置す
る引出電極との間での電流の経路が短くなり、このこと
によっても低ESL化を図ることができる。
【0057】したがって、積層コンデンサの共振周波数
を高周波化することができる。このことは、コンデンサ
として機能する周波数域が高周波化することを意味し、
そのため、この発明に係る積層コンデンサは、電子回路
の高周波化に十分対応することができ、たとえば、高周
波回路におけるバイパスコンデンサやデカップリングコ
ンデンサとして有利に用いることができる。
【0058】また、MPU(マイクロプロッセシングユ
ニット)に関連して使用されるデカップリングコンデン
サにあっては、クイックパワーサプライとしての機能
(立ち上がり時の電力が急に必要な時に、コンデンサに
充電された電気量から電力を供給する機能)が要求され
るが、この発明に係る積層コンデンサは、低ESL化が
図られているので、このような用途に向けられたとき、
高速動作に十分対応することができる。
【0059】上述したような低ESL化の効果は、この
発明に係る積層コンデンサが次のように構成されたと
き、より向上され、あるいはより確実に達成される。
【0060】すなわち、前述のように大きくされた中央
の引出電極の幅方向寸法が、端の引出電極の幅方向寸法
の3/2倍ないし9倍に選ばれ、より好ましくは、7/
3倍ないし4倍に選ばれるとき、また、端の引出電極の
幅方向寸法が、0.1mm以上に選ばれるとき、また、
中央の引出電極のすべての幅方向寸法が、端の引出電極
の幅方向寸法より大きくされるとき、この発明による低
ESL化の効果がより向上され、あるいはより確実に達
成される。
【図面の簡単な説明】
【図1】この発明の一実施形態による積層コンデンサ3
1を示すもので、(1)は積層コンデンサ31の内部構
造を第1の内部電極40が通る断面をもって示す平面図
であり、(2)は積層コンデンサ31の内部構造を第2
の内部電極41が通る断面をもって示す平面図である。
【図2】図1に示した積層コンデンサ31の外観を示す
斜視図である。
【図3】この発明の他の実施形態による積層コンデンサ
61を示すもので、(1)は積層コンデンサ61の内部
構造を第1の内部電極68が通る断面をもって示す平面
図であり、(2)は積層コンデンサ61の内部構造を第
2の内部電極69が通る断面をもって示す平面図であ
る。
【図4】この発明にとって興味ある従来の積層コンデン
サ1を示すもので、(1)は積層コンデンサ1の内部構
造を第1の内部電極8が通る断面をもって示す平面図で
あり、(2)は積層コンデンサ1の内部構造を第2の内
部電極9が通る断面をもって示す平面図である。
【符号の説明】
31,61 積層コンデンサ 32,33 主面 34〜37,62〜65 側面 38,66 コンデンサ本体 39,67 誘電体層 40,68 第1の内部電極 41,69 第2の内部電極 42〜49,70〜75 外部端子電極 50〜57,76〜81 引出電極 A 中央の引出電極の幅方向寸法 B 端の引出電極の幅方向寸法
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内藤 康行 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 近藤 隆則 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5E082 AB03 BB05 BC14 EE16 FG26 GG01 PP09

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 各々四辺形をなすかつ相対向する2つの
    主面、およびこれら主面間を連結する4つの側面を有す
    る、コンデンサ本体と、 前記コンデンサ本体の少なくとも1つの前記側面上に並
    んで形成される、少なくとも3つの外部端子電極とを備
    え、 前記コンデンサ本体は、前記主面の延びる方向に延びる
    複数の誘電体層と、コンデンサユニットを形成するよう
    に特定の前記誘電体層を介して互いに対向する少なくと
    も1対の第1および第2の内部電極とを備え、 前記第1の内部電極は、前記外部端子電極のいずれかに
    電気的に接続される第1の引出電極を形成しており、か
    つ、 前記第2の内部電極は、前記外部端子電極の残りのもの
    に電気的に接続される第2の引出電極を形成しており、 前記第1の引出電極に接続される前記外部端子電極と第
    2の引出電極に接続される前記外部端子電極とは、前記
    側面上で交互に配置され、 前記側面上で両端に位置する端の前記外部端子電極に接
    続される端の前記引出電極を除く中央の少なくとも1つ
    の前記引出電極の幅方向寸法は、前記端の引出電極の幅
    方向寸法より大きくされている、積層コンデンサ。
  2. 【請求項2】 前記中央の引出電極の幅方向寸法は、前
    記端の引出電極の幅方向寸法の3/2倍ないし9倍に選
    ばれる、請求項1に記載の積層コンデンサ。
  3. 【請求項3】 前記中央の引出電極の幅方向寸法は、前
    記端の引出電極の幅方向寸法の7/3倍ないし4倍に選
    ばれる、請求項1に記載の積層コンデンサ。
  4. 【請求項4】 前記端の引出電極の幅方向寸法は、0.
    1mm以上に選ばれる、請求項1ないし3のいずれかに
    記載の積層コンデンサ。
  5. 【請求項5】 前記中央の引出電極のすべての幅方向寸
    法が、前記端の引出電極の幅方向寸法より大きくされて
    いる、請求項1ないし4のいずれかに記載の積層コンデ
    ンサ。
JP00731599A 1999-01-14 1999-01-14 積層コンデンサ Expired - Lifetime JP4000701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00731599A JP4000701B2 (ja) 1999-01-14 1999-01-14 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00731599A JP4000701B2 (ja) 1999-01-14 1999-01-14 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2000208361A true JP2000208361A (ja) 2000-07-28
JP4000701B2 JP4000701B2 (ja) 2007-10-31

Family

ID=11662571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00731599A Expired - Lifetime JP4000701B2 (ja) 1999-01-14 1999-01-14 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP4000701B2 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118032A (ja) * 2000-10-06 2002-04-19 Tdk Corp 積層型電子部品
JP2006013383A (ja) * 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
US7054134B2 (en) 2004-06-29 2006-05-30 Tdk Corporation Stacked capacitor
US7061747B2 (en) 2004-06-29 2006-06-13 Tdk Corporation Stacked capacitor
US7164184B2 (en) 2005-03-31 2007-01-16 Tdk Corporation Multilayer capacitor
JP2007035877A (ja) * 2005-07-26 2007-02-08 Kyocera Corp 積層コンデンサ
US7310218B2 (en) 2006-03-17 2007-12-18 Tdk Corporation Laminated ceramic capacitor
US7324327B2 (en) 2006-03-10 2008-01-29 Tdk Corporation Laminated ceramic capacitor
JP2008022017A (ja) * 2003-05-06 2008-01-31 Marvell World Trade Ltd 超低インダクタンス多層セラミックコンデンサ
US7388738B1 (en) 2007-03-28 2008-06-17 Tdk Corporation Multilayer capacitor
US7391219B2 (en) 2006-04-14 2008-06-24 Tdk Corporation Chip type electronic component for test, and mounted state test method
JP2008193055A (ja) * 2007-02-05 2008-08-21 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2008193062A (ja) * 2007-01-31 2008-08-21 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
US7430105B2 (en) 2005-03-10 2008-09-30 Tdk Corporation Multi-terminal type laminated capacitor
US7436648B2 (en) 2006-03-07 2008-10-14 Tdk Corporation Multilayer capacitor and mounted structure thereof
JP2009218557A (ja) * 2008-03-07 2009-09-24 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
KR100925624B1 (ko) * 2008-02-21 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
KR100956237B1 (ko) * 2008-05-08 2010-05-04 삼성전기주식회사 적층형 칩 커패시터
US7821768B2 (en) * 2006-04-18 2010-10-26 Sony Corporation Laminated variable capacitor
JP2011097091A (ja) * 2007-02-05 2011-05-12 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
EP1830372A4 (en) * 2004-12-24 2011-06-29 Murata Manufacturing Co MULTILAYER CAPACITOR AND ASSEMBLY STRUCTURE FOR THIS
KR101376925B1 (ko) 2012-12-10 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US20140160619A1 (en) * 2012-12-12 2014-06-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR101422934B1 (ko) * 2012-11-29 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품
JP2014146754A (ja) * 2013-01-30 2014-08-14 Tdk Corp 積層貫通コンデンサ
JP2015162673A (ja) * 2014-02-27 2015-09-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその実装基板
US10504652B2 (en) 2016-02-09 2019-12-10 Murata Manufacturing Co., Ltd. Electronic component

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1195783A3 (en) * 2000-10-06 2006-06-07 TDK Corporation Multilayer electronic device
JP2002118032A (ja) * 2000-10-06 2002-04-19 Tdk Corp 積層型電子部品
JP2008022017A (ja) * 2003-05-06 2008-01-31 Marvell World Trade Ltd 超低インダクタンス多層セラミックコンデンサ
JP2006013383A (ja) * 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
US6995967B2 (en) 2004-06-29 2006-02-07 Tdk Corporation Stacked capacitor
US7054134B2 (en) 2004-06-29 2006-05-30 Tdk Corporation Stacked capacitor
US7061747B2 (en) 2004-06-29 2006-06-13 Tdk Corporation Stacked capacitor
EP1830372A4 (en) * 2004-12-24 2011-06-29 Murata Manufacturing Co MULTILAYER CAPACITOR AND ASSEMBLY STRUCTURE FOR THIS
US7430105B2 (en) 2005-03-10 2008-09-30 Tdk Corporation Multi-terminal type laminated capacitor
US7164184B2 (en) 2005-03-31 2007-01-16 Tdk Corporation Multilayer capacitor
JP2007035877A (ja) * 2005-07-26 2007-02-08 Kyocera Corp 積層コンデンサ
US7436648B2 (en) 2006-03-07 2008-10-14 Tdk Corporation Multilayer capacitor and mounted structure thereof
US7324327B2 (en) 2006-03-10 2008-01-29 Tdk Corporation Laminated ceramic capacitor
US7310218B2 (en) 2006-03-17 2007-12-18 Tdk Corporation Laminated ceramic capacitor
US7391219B2 (en) 2006-04-14 2008-06-24 Tdk Corporation Chip type electronic component for test, and mounted state test method
US7821768B2 (en) * 2006-04-18 2010-10-26 Sony Corporation Laminated variable capacitor
JP2008193062A (ja) * 2007-01-31 2008-08-21 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
US7733628B2 (en) 2007-01-31 2010-06-08 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP2008193055A (ja) * 2007-02-05 2008-08-21 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2011097091A (ja) * 2007-02-05 2011-05-12 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
US7388738B1 (en) 2007-03-28 2008-06-17 Tdk Corporation Multilayer capacitor
KR100925624B1 (ko) * 2008-02-21 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
US8194389B2 (en) 2008-02-21 2012-06-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor including two terminals
JP2009218557A (ja) * 2008-03-07 2009-09-24 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
US8081416B2 (en) 2008-05-08 2011-12-20 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100956237B1 (ko) * 2008-05-08 2010-05-04 삼성전기주식회사 적층형 칩 커패시터
KR101422934B1 (ko) * 2012-11-29 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품
US8964353B2 (en) 2012-11-29 2015-02-24 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
KR101376925B1 (ko) 2012-12-10 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US20140160619A1 (en) * 2012-12-12 2014-06-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
US9293259B2 (en) * 2012-12-12 2016-03-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component including electrode lead out portions having different lengths
JP2014146754A (ja) * 2013-01-30 2014-08-14 Tdk Corp 積層貫通コンデンサ
JP2015162673A (ja) * 2014-02-27 2015-09-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその実装基板
US9685272B2 (en) 2014-02-27 2017-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having multilayer external electrodes and board having the same
US10504652B2 (en) 2016-02-09 2019-12-10 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
JP4000701B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
JP2000208361A (ja) 積層コンデンサ
JP3309813B2 (ja) 積層コンデンサ
JP3476127B2 (ja) 積層コンデンサ
JP3988651B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP3337018B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
KR100905879B1 (ko) 적층형 캐패시터
US6914767B2 (en) Multilayer capacitor
KR100364967B1 (ko) 적층 커패시터, 배선 기판, 및 고주파 회로
JP3514195B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
KR101018254B1 (ko) 적층형 칩 캐패시터
US7961453B2 (en) Multilayer chip capacitor
WO2007084658A1 (en) Low inductance capacitor
JP2004014961A (ja) 積層貫通型コンデンサ
JPH11144996A (ja) 積層コンデンサ
JPH11329894A (ja) 積層コンデンサ
WO2004025673A1 (ja) 積層コンデンサ
JP2004140183A (ja) 積層コンデンサ
WO2006067939A1 (ja) 積層コンデンサおよびその実装構造
KR20040074934A (ko) 적층 콘덴서
KR101051620B1 (ko) 적층 콘덴서
JP2004140211A (ja) 積層コンデンサ
JP2001015384A (ja) 積層セラミックコンデンサ
JP3511569B2 (ja) 積層コンデンサ
JP3847234B2 (ja) 積層コンデンサ
JP3824565B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

EXPY Cancellation because of completion of term