JP2000261674A - 画像伸長装置 - Google Patents

Abstract

(57)【要約】 【課題】 ランレングスで指示された画像情報に基づ
き、白黒のビットパターンを出力データとして高速で出
力する画像伸長装置を提供する。 【解決手段】 複数桁のランレングスを保持するランレ
ングス保持手段と、該複数桁のランレングスの先頭桁か
ら後続桁へと次々に１桁分づつ累積加算し、各桁毎に加
算結果を出力する加算手段と、加算結果に基づき出力デ
ータの変化点位置を示す変化点ビットをランレングスの
桁数分生成し、前記ランレングスの桁数分生成された変
化点ビットから出力データ１桁分の変化点ビットを出力
する変化点情報生成手段と、前記変化点ビットに基づき
白黒のビットパターンを生成し出力するビット出力生成
手段と、を有する画像伸長装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧縮処理された画
像データから白黒のビットパターンを生成する画像伸長
装置に関する。

【０００２】画像はテキストと比べてデータサイズが膨
大なため、画像を処理するためには大容量のメモリが必
要となり、また処理に長時間を要するという問題があっ
たが、その一方、文章で説明する場合と比較して格段に
分かりやすいという特徴があり、スキャナ等の画像入力
技術の発展に伴い画像を用いた説明が多用されるように
なってきている。

【０００３】ビジネスでは、一般的に白黒で表示される
画像を使用する場合が多いため、白黒で表示される画像
を高速で処理する画像伸長装置が必要である。

【０００４】

【従来の技術】画像データから画像を出力する方法とし
ては、ランレングス（「白または黒のビットの連続する
長さ」をいう。）の連続として画像データを表現し、例
えば、白を‘０’黒を‘１’とし、初期値白でランレン
グスが「１」，「２」，「３」，「４」，「５」，
「６」，・・・と入力される場合には「１」を解読して
‘０’次に「２」を解読して‘１’，‘１’次に「３」
を解読して‘０’，‘０’，‘０’というようにランレ
ングスを１桁づつ解読して白黒のビット列を出力する方
法が一般的に用いられている。

【０００５】

【発明が解決しようとする課題】しかしながら、白黒の
変化の激しい画像、即ち先頭から後方へと「１」，
「１」，「１」，「１」，・・・・・というように小さ
い値のランレングスが続く場合はランレングスの数が多
くなるなるため処理に長時間を要するという問題があっ
た。

【０００６】本発明は、白黒の変化の激しい画像であっ
ても高速で画像データから白黒のビットパターンを出力
する画像伸長装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、図９に示すよ
うにランレングスを入力として画像を生成する場合にお
いては、ランレングスを１桁分づつ累積加算すると処理
１に示すように白あるいは黒の連続が黒あるいは白に変
化する個々の点を数値で検知することが出来ることに着
目し、処理２に示すように数値を位置に変換し、得られ
た個々の位置を処理３に示すようにまとめると一定のビ
ット数を持つ変化する位置を示す情報を求める事が出
来、処理４に示すように先行するビットと当該情報との
排他的論理和をビット単位で前方から後方へととること
により一定のビット数の白黒データを出力するように構
成したものである。

【０００８】本発明の画像伸長装置について、図１を参
照しながら説明する。

【０００９】請求項１にあっては、画像伸長装置は、複
数桁のランレングスを保持するランレングス保持手段２
と、該複数桁のランレングスの先頭桁から後続桁へと１
桁分づつ累積加算し、各桁毎に結果を出力する加算手段
３と、加算結果に基づき出力データの変化点位置を示す
変化点ビットをランレングスの桁数分生成し、前記ラン
レングスの桁数分生成された変化点ビットから出力デー
タ１桁分の変化点ビットを生成する変化点情報生成手段
４と、前記変化点ビットに基づき白黒データを生成し出
力するビット出力生成手段５と、を有し、先頭桁から後
続桁へと所定の桁数のランレングスをランレングス保持
手段に読み込むと、１桁分の白黒データを生成し出力す
るよう構成される。

【００１０】請求項２にあっては、画像伸長装置は、請
求項１にあげた各手段に加え、白黒データの開始位置を
指定するオフセット値を保持するオフセット値保持手段
１と、累積加算の過程で生じた桁上げを各桁毎に出力す
る加算手段３と、桁上げが生じる桁に到達するまでの加
算回数を計数し、前記桁までを処理済とし、桁上げが生
じた場合に変化点が無いことを示す変化点ビットの生成
を変化点情報生成手段４に指示し、桁上げが生じた桁の
加算結果をオフセット値保持手段１に格納し、処理済の
桁に続く未処理のランレングスをランレングス保持手段
２の先頭から詰めて格納すると共に前記加算回数でしめ
される桁数の後続するランレングスを該未処理のランレ
ングスに連続するようランレングス保持手段２に詰めて
格納する画像伸長制御手段６と、を有し、オフセット値
で指定された位置からランレングスで指定されたビット
数の連続する白黒データを生成し出力するよう構成す
る。

【００１１】請求項３にあっては、画像伸長装置は、請
求項１及び請求項２にあげた各手段に加え、カウンタ部
とレジスタ部とからなる複数桁のランレングスを保持す
るランレングス保持手段２と、該複数桁のランレングス
のレジスタ部を先頭から後方へと１桁分づつ累積加算
し、各桁毎に加算結果を出力する加算手段３と、先頭桁
のカウンタ部を参照して有効値が設定されている場合に
はフラグをセットし、ランレングスの全ての桁について
変化点が無いことを示す変化点ビットの生成を変化点情
報生成手段４に指示し、先頭桁のカウンタ部に有効値が
設定されておらず、オフセット値とランレングスの先頭
桁の加算により桁上げが生じず、該フラグが設定されて
いる場合に当該桁について変化点が無いことを示す変化
点ビットの生成を変化点情報生成手段４に指示し、該フ
ラグをリセットする画像伸長制御手段６と、を有し、ラ
ンレングス値の大小によらず少ない回路量で１桁分の白
黒データを生成し出力するように構成される。

【００１２】請求項１では、初めにＮ桁分のランレング
スをランレングス保持手段２に格納する。

【００１３】次に、ランレングス保持手段２からＮ桁分
のランレングスを読み出し、１桁目のランレングスを変
化点情報生成手段４に入力する。

【００１４】また、１桁目のランレングスと２桁目のラ
ンレングスとを加算手段３に入力し加算結果を変化点情
報生成手段４に入力する。

【００１５】また、前記加算結果と３桁目のランレング
スとを加算手段３に入力し加算結果を変化点情報生成手
段４に入力する。

【００１６】というようにＮ桁目のランレングスを加算
手段３に入力し加算結果を変化点情報生成手段４に入力
するまでまで繰り返す。

【００１７】変化点情報生成手段４は１桁目のランレン
グス、１桁目のランレングスと２桁目のランレングスの
加算結果、前記加算結果と３桁目のランレングスの加算
結果、というようにＮ桁分のデータを基にしてＮ桁分の
変化点ビットを生成し、該Ｎ桁分の変化点ビットのビッ
ト毎の論理和を生成して１回分の変化点ビットとして出
力する。

【００１８】ビット出力生成手段５は、該変化点ビット
が変化を示す位置では先行する出力と反転する値を出力
し、変化の無いことを示す位置では先行する出力と同じ
値を出力する。

【００１９】そして、再び、次のＮ桁分のランレングス
をランレングス保持手段２に格納して上記処理を繰り返
し、同様の処理をランレングスを全て処理し終えるまで
繰り返す。

【００２０】請求項２では、初めにオフセット値をオフ
セット値保持手段１に、Ｎ桁分のランレングスをランレ
ングス保持手段２に格納する。

【００２１】次に、オフセット値保持手段１からオフセ
ット値を、またランレングス保持手段２からはＮ桁分の
ランレングスを読み出し、オフセット値を変化点情報生
成手段４に入力する。

【００２２】また、オフセット値と１桁目のランレング
スとを加算手段３に入力し加算結果を変化点情報生成手
段４に入力する。

【００２３】また、前記加算結果と２桁目のランレング
スとを加算手段３に入力し加算結果を変化点情報生成手
段４に入力する。

【００２４】また、前記加算結果と３桁目のランレング
スとを加算手段３に入力し加算結果を変化点情報生成手
段４に入力する。

【００２５】というようにＮ桁目のランレングスを加算
手段３に入力し加算結果を変化点情報生成手段４に入力
するまで繰り返す。

【００２６】この間、画像伸長制御手段６は加算手段３
にランレングスを１桁分入力する度にその回数を計数
し、加算手段３から桁上げを検出すると当該桁以降の桁
については変化点が無いことを示す変化点ビットの生成
を、当該桁より前の桁については加算結果を基に変化点
ビットを生成するように変化点情報生成手段４に指示す
る。

【００２７】変化点情報生成手段４は画像伸長制御手段
６の指示に基づきＮ桁分の変化点ビットを生成し、該Ｎ
桁分の変化点ビットのビット毎の論理和を生成し、変化
点ビットとして出力する。

【００２８】ビット出力生成手段５は、該変化点ビット
が変化を示す位置では先行する出力と反転する値を出力
し、変化の無いことを示す位置では先行する出力と同じ
値を出力する。

【００２９】そして、画像伸長制御手段６はオフセット
値保持手段１に前記桁上げの生じた加算手段３の加算結
果を、また、ランレングス保持手段２には計数値で示さ
れる桁数分のランレングス読み込んで、先頭の、計数値
で示される桁数分詰めて格納して上記処理を繰り返し、
同様の処理をランレングスを全て処理し終えるまで繰り
返す。

【００３０】請求項３では、初めにオフセット値をオフ
セット値保持手段１に、Ｎ桁分のランレングスをランレ
ングス保持手段２に格納する。

【００３１】次に、１桁目のランレングスのカウンタ部
に有効な値が設定されているか否かを参照する。

【００３２】有効な値が設定されている場合は、オフセ
ット値保持手段１からオフセット値を読み出し、変化点
情報生成手段４に入力する。画像伸長制御手段６はフラ
グを参照し、フラグがオフの場合は変化点情報生成手段
４に入力値に基づく変化点ビットを、フラグがオンの場
合は変化点が無いことを示す変化点ビットを生成するよ
う指示し、更に当該桁以外の桁についても変化点が無い
ことを示す変化点ビットを生成するよう指示する。

【００３３】変化点情報生成手段４は画像伸長制御手段
６の指示に基づきＮ桁分の変化点ビットを生成し、該Ｎ
桁分の変化点ビットのビット毎の論理和を生成し、変化
点ビットとして出力する。

【００３４】ビット出力生成手段５は、該変化点ビット
が変化を示す位置では先行する出力と反転する値を出力
し、変化の無いことを示す位置では先行する出力と同じ
値を出力する。

【００３５】また、画像伸長制御手段６は１桁目のラン
レングスのカウンタ部の値を−１し、更にフラグを設定
した後、１桁目のランレングスのカウンタ部に有効な値
が設定されているか否かの参照から上記の処理を繰り返
す。

【００３６】１桁目のランレングスのカウンタ部に有効
な値が設定されていないことを検出した場合、オフセッ
ト値保持手段１からオフセット値を、またランレングス
保持手段２からはＮ桁分のランレングスを読み出し、オ
フセット値を変化点情報生成手段４に入力する。

【００３７】また、オフセット値と１桁目のランレング
スとを加算手段３に入力し加算結果を変化点情報生成手
段４に入力する。

【００３８】また、前記加算結果と２桁目のランレング
スとを加算手段３に入力し加算結果を変化点情報生成手
段４に入力する。

【００３９】また、前記加算結果と３桁目のランレング
スとを加算手段３に入力し加算結果を変化点情報生成手
段４に入力する。

【００４０】というようにＮ桁目のランレングスを加算
手段３に入力し加算結果を変化点情報生成手段４に入力
するまで繰り返す。

【００４１】この間、画像伸長制御手段６は加算手段３
にランレングスを１桁分入力する度にその回数を計数
し、加算手段３から桁上げを検出すると当該桁以降の桁
については変化点が無いことを示す変化点ビットの生成
を、当該桁より前の桁については加算結果を基に変化点
ビットを生成するように変化点情報生成手段４に指示し
する。

【００４２】また、桁上げを検出しなかった場合には、
１桁目のランレングスを加算する際にフラグを参照し、
フラグがオフなら変化点情報生成手段４に入力値に基づ
く変化点ビットを、フラグがオンなら変化点が無いこと
を示す変化点ビットを生成するよう指示し、フラグをオ
フにする。

【００４３】更に、２桁目の以降のランレングスを加算
する際にはその都度カウンタ部に有効な値が設定されて
いるか否かを参照し、有効な値が設定されていることを
検出した場合は当該桁以降の桁について変化点が無いこ
とを示す変化点ビットを生成するよう指示する。

【００４４】変化点情報生成手段４は画像伸長制御手段
６の指示に基づきＮ桁分の変化点ビットを生成し、該Ｎ
桁分の変化点ビットのビット毎の論理和を生成し、変化
点ビットとして出力する。

【００４５】ビット出力生成手段５は、該変化点ビット
が変化を示す位置では先行する出力と反転する値を出力
し、変化の無いことを示す位置では先行する出力と同じ
値を出力する。

【００４６】そして、画像伸長制御手段６はオフセット
値保持手段１に前記桁上げの生じた加算手段３の加算結
果を、また、ランレングス保持手段２には計数値で示さ
れる桁数分のランレングスを読み込んで、先頭の、計数
値で示される桁数分詰めて格納して上記処理を繰り返
し、同様の処理をランレングスを全て処理し終えるまで
繰り返す。

【００４７】

【発明の実施の形態】本発明の実施の形態について、図
２〜図８を参照しながら説明する。

【００４８】尚、本説明ではオフセット値は２ビット、
ランレングスは４ビットとして説明する。

【００４９】画像伸長装置は、オフセット値を保持する
オフセットレジスタ（以下、「ＯＦＲ」と略す。）１−
０と、各々が２ビットのカウンタ部（以下、「Ｃ部」と
略す。）と２ビットのレジスタ部（以下、「Ｒ部」と略
す。）とからなり、１桁分のランレングスを保持するラ
ンレングスレジスタＡ（以下、「ＲＬＲＡ」と略す。）
２−１，Ｂ（以下、「ＲＬＲＢ」と略す。）２−２，Ｃ
（以下、「ＲＬＲＣ」と略す。）２−３，Ｄ（以下、
「ＲＬＲＤ」と略す。）２−４と、ＯＦＲとＲＬＲＡを
加算し、桁上げ信号ＣＡと加算結果ＳＵＭＡを生成する
加算器Ａ（以下、「ＡＤＤＡ」と略す。）３−１と、Ｓ
ＵＭＡとＲＬＲＢとを加算し、桁上げ信号ＣＢと加算結
果ＳＵＭＢを生成する加算器Ｂ（以下、「ＡＤＤＢ」と
略す。）３−２と、ＳＵＭＢとＲＬＲＣとを加算し、桁
上げ信号ＣＣと加算結果ＳＵＭＣを生成する加算器Ｃ
（以下、「ＡＤＤＣ」と略す。）３−３と、ＳＵＭＣと
ＲＬＲＤとを加算し、桁上げ信号ＣＤと加算結果ＳＵＭ
Ｄを生成する加算器Ｄ（以下、「ＡＤＤＤ」と略す。）
３−４と、加算結果が示す値（例えば、「３」）をビッ
ト位置として、ビット０を‘０’，ビット１を‘０’，
ビット２を‘０’，ビット３を‘１’に変換してビット
位置３が変換点であることを示す複数のデコーダ、即ち
ＳＵＭＡを入力とするデコーダＡ（以下、「ＤＥＣＡ」
と略す。）４−１と、ＳＵＭＢを入力とするデコーダＢ
（以下、「ＤＥＣＢ」と略す。）４−２と、ＳＵＭＣを
入力とするデコーダＣ（以下、「ＤＥＣＣ」と略す。）
４−３と、ＳＵＭＤを入力とするデコーダＤ（以下、
「ＤＥＣＤ」と略す。）４−４と、オフセット値を入力
としてビット位置が変換点であることを示すデコーダＺ
（以下、「ＤＥＣＺ」と略す。）４−０と、ＤＥＣＡ４
−１〜ＤＥＣＺ４−０の出力を入力として１桁分の変化
点情報を生成する論理和回路（以下、「ＯＲ」と略
す。）４−５と、先行ビットの値を保持するフリップフ
ロップ（以下、「ＦＦ」と略す。）５−５と、ＦＦ５−
５の値と連続する後続ビットの排他的論理和を出力する
ＥＯＲＡ５−１と、ＥＯＲＡ５−１の出力と後続ビット
の排他的論理和を出力するＥＯＲＢ５−２と、ＥＯＲＢ
５−２の出力と後続ビットの排他的論理和を出力するＥ
ＯＲＣ５−３と、ＥＯＲＣ５−３の出力と後続ビットの
排他的論理和を出力するＥＯＲＤ５−４とからなり、先
行出力される白黒データと変化点情報に基づき、後続す
る白黒データを１桁分生成するビット出力生成回路（以
下、「ＥＯＲ」と略す。）５−０と、ＲＬＲＡ２−１〜
ＲＬＲＤ２−４の中で、Ｃ部が‘００’の個数を保持す
るカウンタ（以下、「ＣＮＴ」と略す。）６−２と、Ｒ
ＬＲＡ２−１のＣ部が‘００’以外であることを表示す
る４以上フラグ６−１と、ＲＬＲＡ２−１のＣ部を参照
し、‘００’以外の場合に４以上フラグ６−１をセット
し、‘００’になるとリセットし、ＲＬＲＡ２−１のＣ
部が‘００’以外の場合に、ＲＬＲＡ２−１のＣ部を
‘００’になるまでカウントダウンし、その度にＤＥＣ
Ａ４−１〜ＤＥＣＤ４−４から‘００００’を出力さ
せ、ＲＬＲＡ２−１〜ＲＬＲ２−４のＣ部を順次参照し
‘００’の個数をＣＮＴ６−２に記録する制御回路６−
６と、からなる。

【００５０】次に、本発明の画像伸長の処理の流れを、
オフセット値が「２」，ランレングスが先頭から
「５」，「２」，「３」，「１」，「２」，「３」，
「１」，「２」，「３」，「１」の順に連なる場合を例
として説明する。

【００５１】尚、以下の説明で‘ ’で括られた数値は
バイナリ表現（後方から前方へ２の０乗，２の１乗・・
・と重み付けされている。）の数値とし、“ かっこき
ごうで括られた数値はバイナリ表現（前方から後方へ２
の０乗，２の１乗・・・と重み付けされている。）の数
値とする。

【００５２】初めにＣＮＴ６−２を初期化して０（即
ち、‘００’を設定）とし、４以上フラグ６−１を初期
化して０（即ち、‘０’を設定）とし、オフセット値２
（即ち、‘１０’）をＯＦＲ１−０に設定し、ランレン
グス５（即ち、‘０１０１’）をＲＬＲＡ２−１に、２
（即ち、‘００１０’）をＲＬＲＢ２−２に、３（即
ち、‘００１１’）をＲＬＲＣ２−３に、１（即ち、
‘０００１’）をＲＬＲＤ２−４に設定する。〔図７の
タイミングＴ１を参照〕（ステップＳ００） 次に、制御回路６−０はＲＬＲＡ２−１のＣ部を参照
し、０でないためステップＳ３１に進む。（ステップＳ
０１） 次に、制御回路６−０は４以上フラグ６−１を参照し、
ＤＥＣＺ４−０からは変換結“００１０”を、ＤＥＣＡ
４−１〜ＤＥＣＤ４−４の各々から“００００”を、出
力し〔図７のタイミングＴ３を参照〕、ＯＲ４−５から
変化点ビットＤＥＣＯ“００１０”を出力する。〔図７
のタイミングＴ４を参照〕 そして、ＤＥＣＯ“００１０”をｉ０が‘０’，ｉ１が
‘０’，ｉ２が‘１’，ｉ３が‘０’の順にＥＯＲ５−
０に入力し、ＥＯＲＡ５−１からはＦＦ５−５の保持す
る初期値‘０’とｉ０の排他的論理和‘０’をｂ０とし
て、ｂ０とｉ１の排他的論理和‘０’をｂ１として、ｂ
１とｉ２の排他的論理和‘１’をｂ２として、ｂ２とｉ
３の排他的論理和‘１’をｂ３とする、即ちｂ０，ｂ
１，ｂ２，ｂ３の４ビットからなる白黒データＯＵＴを
出力する。〔図７のタイミングＴ５を参照。〕 更に、４以上フラグ６−１をセットし、ＲＬＲＡ２−１
のＣ部を−１して０とし、ｂ３即ち‘１’をＦＦ５−５
にセットしてステップＳ０１に戻る。（ステップＳ３１
〜Ｓ３５） 次に、制御回路６−０はＲＬＲＡ２−１のＣ部を参照
し、０であるためステップＳ０２に進む。この時ＣＮＴ
６−２には‘００’、４以上フラグ６−１には‘１’、
ＯＦＲ１−０には‘１０’、ＲＬＲＡ２−１には‘００
０１’、ＲＬＲＢ２−２には‘００１０’、ＲＬＲＣ２
−３には‘００１１’、ＲＬＲＤ２−４には‘０００
１’、が設定されている。〔図７のタイミングＴ６を参
照〕（ステップＳ０１） 制御回路６−０はＣＮＴ６−２に１を加えて１とし、Ｏ
ＦＲ１−０，ＲＬＲＡ２−１〜ＲＬＲＤ２−４をＡＤＤ
Ａ３−１〜ＡＤＤＤ３−４に入力し、ＡＤＤＡ３−１か
ら桁上げ信号ＣＡが出力されなかったため、ステップＳ
０５に進む。（ステップＳ０２〜Ｓ０４） ＡＤＤＡ３−１から加算結果‘１１’が、ＡＤＤＢ３−
２から加算結果‘０１’が出力され〔図７のタイミング
Ｔ７を参照〕、制御回路６−０は４以上フラグ６−１が
‘１’のため、ＤＥＣＺ４−０から“００００”を、Ｄ
ＥＣＡ４−１から前記‘１１’を変換した“０００１”
を出力して４以上フラグ６−１を‘０’にし（ステップ
Ｓ０５）、ＲＬＲＢ２−２のＣ部を参照し、０であるた
めＣＮＴ６−２に１を加え、ＡＤＤＢ３−２から桁上げ
ＣＢが出力（ステップＳ０５〜Ｓ０８）されたためＤＥ
ＣＢ４−２〜ＤＥＣＤ４−４から“００００”を出力す
る。〔図７のタイミングＴ８を参照〕（ステップＳ２７
〜Ｓ２８） そしてＯＲ４−５から変化点ビットＤＥＣＯ“０００
１”を出力する。〔図７のタイミングＴ９を参照〕 そして、ＤＥＣＯ“０００１”をｉ０が‘０’，ｉ１が
‘０’，ｉ２が‘０’，ｉ３が‘１’の順にＥＯＲ５−
０に入力し、ＥＯＲＡ５−１からはＦＦ５−５の保持す
る‘１’とｉ０の排他的論理和‘１’をｂ０として、ｂ
０とｉ１の排他的論理和‘１’をｂ１として、ｂ１とｉ
２の排他的論理和‘１’をｂ２として、ｂ２とｉ３の排
他的論理和‘０’をｂ３とする、即ちｂ０，ｂ１，ｂ
２，ｂ３の４ビットからなる白黒データＯＵＴを出力す
る。〔図７のタイミングＴ１０を参照。〕（ステップＳ
１８〜Ｓ１９） そして、桁上げを生じたＡＤＤＢ３−２の加算結果‘０
１’をＯＦＲ１−０にセットし、ＣＮＴの指定する桁
数、即ち２桁分のランレングスを読み込み、ＲＬＲＣ２
−３から‘００１１’をＲＬＲＡ２−１へ、ＲＬＲＤ２
−４から‘０００１’をＲＬＲＢ２−２へ転送し、ＲＬ
ＲＣ２−３には‘００１０’を、ＲＬＲＤ２−４には
‘００１１’を設定し〔図８のタイミングＴ１１を参
照。〕、４以上フラグ６−１及びＣＮＴ６−２をリセッ
トしてステップＳ０１に戻る。（ステップＳ２０〜Ｓ２
２） 次に、制御回路６−０はＲＬＲＡ２−１のＣ部を参照
し、０であるためステップＳ０２に進む。（ステップＳ
０１） 制御回路６−０はＣＮＴ６−２に１を加えて１とし、Ｏ
ＦＲ１−０，ＲＬＲＡ２−１〜ＲＬＲＤ２−４をＡＤＤ
Ａ３−１〜ＡＤＤＤ３−４に入力し、ＡＤＤＡ３−１か
ら桁上げ信号ＣＡが出力されたため、ステップＳ２９に
進む。（ステップＳ０２〜Ｓ０４） そしてＤＥＣＺ４−０からはＯＦＲ１−０に保持される
‘０１’を基に生成した“０１００”を、ＤＥＣＡ４−
１〜ＤＥＣＤ４−４からは“００００”を出力する。
〔図８のタイミングＴ１３を参照〕（ステップＳ２９〜
Ｓ３０） そしてＯＲ４−５から変化点ビットＤＥＣＯ“０１０
０”を出力する。〔図８のタイミングＴ１４を参照〕 そして、ＤＥＣＯ“０１００”をｉ０が‘０’，ｉ１が
‘１’，ｉ２が‘０’，ｉ３が‘０’の順にＥＯＲ５−
０に入力し、ＥＯＲＡ５−１からはＦＦ５−５の保持す
る‘０’とｉ０の排他的論理和‘０’をｂ０として、ｂ
０とｉ１の排他的論理和‘１’をｂ１として、ｂ１とｉ
２の排他的論理和‘１’をｂ２として、ｂ２とｉ３の排
他的論理和‘１’をｂ３とする、即ちｂ０，ｂ１，ｂ
２，ｂ３の４ビットからなる白黒データＯＵＴを出力す
る。〔図８のタイミングＴ１５を参照。〕（ステップＳ
１８〜Ｓ１９） そして、桁上げを生じたＡＤＤＡ３−１の加算結果‘０
０’をＯＦＲ１−０にセットし、ＣＮＴの指定する桁
数、即ち１桁分のランレングスを読み込み、ＲＬＲＣ２
−２から‘０００１’をＲＬＲＡ２−１へ、ＲＬＲＤ２
−３から‘００１０’をＲＬＲＢ２−２Ｂ、ＲＣ２−４
から‘００１１’をＲＬＲＡ２−３へ転送し、ＲＬＲＣ
２−４には‘０００１’を設定し〔図８のタイミングＴ
１６を参照。〕、４以上フラグ６−１及びＣＮＴ６−２
をリセットしてステップＳ０１に戻る。（ステップＳ２
０〜Ｓ２２） 次に、制御回路６−０はＲＬＲＡ２−１のＣ部を参照
し、０であるためステップＳ０２に進む。（ステップＳ
０１） 制御回路６−０はＣＮＴ６−２に１を加えて１とし、Ｏ
ＦＲ１−０，ＲＬＲＡ２−１〜ＲＬＲＤ２−４をＡＤＤ
Ａ３−１〜ＡＤＤＤ３−４に入力し、ＡＤＤＡ３−１か
ら桁上げ信号ＣＡが出力されないため、ステップＳ０５
に進む。（ステップＳ０２〜Ｓ０４） ４以上フラグ６−１がオフのため、ＯＦＲ１−０に保持
される‘００’を基に生成した“１０００”をＤＥＣＺ
４−０から出力し、ＡＤＤＡ３−１の出力‘０１’に基
づく“０１００”をＤＥＣＡ４−１から出力する。（ス
テップＳ０５） 次に、制御回路６−０はＲＬＲＢ２−２のＣ部を参照
し、０であるためステップＳ０７に進む。（ステップＳ
０６） 制御回路６−０はＣＮＴ６−２に１を加えて２とし、Ａ
ＤＤＢ３−２から桁上げ信号ＣＢが出力されないため、
ステップＳ０９に進む。（ステップＳ０７〜Ｓ０８） ＡＤＤＢ３−２の出力‘１１’に基づく“０００１”を
ＤＥＣＢ４−２から出力する。（ステップＳ０９） 次に、制御回路６−０はＲＬＲＣ２−３のＣ部を参照
し、０であるためステップＳ０２に進む。（ステップＳ
１０） 制御回路６−０はＣＮＴ６−２に１を加えて３とし、Ａ
ＤＤＣ３−３から桁上げ信号ＣＣが出力されくため、ス
テップＳ２５に進む。（ステップＳ１１〜Ｓ１２） そして、ＤＥＣＣ４−３〜ＤＥＣＤ４−４からは“００
００”を出力する。〔図８のタイミングＴ１８を参照〕
（ステップＳ２５〜Ｓ２６） そしてＯＲ４−５から変化点ビットＤＥＣＯ“１１０
１”を出力する。〔図８のタイミングＴ１９を参照〕 そして、ＤＥＣＯ“１１０１”をｉ０が‘１’，ｉ１が
‘１’，ｉ２が‘０’，ｉ３が‘１’の順にＥＯＲ５−
０に入力し、ＥＯＲＡ５−１からはＦＦ５−５の保持す
る‘１’とｉ０の排他的論理和‘０’をｂ０として、ｂ
０とｉ１の排他的論理和‘１’をｂ１として、ｂ１とｉ
２の排他的論理和‘１’をｂ２として、ｂ２とｉ３の排
他的論理和‘０’をｂ３とする、即ちｂ０，ｂ１，ｂ
２，ｂ３の４ビットからなる白黒データＯＵＴを出力す
る。〔図８のタイミングＴ２０を参照。〕（ステップＳ
１８〜Ｓ１９） 以下、同様の処理をランレングスがなくなる迄繰り返
し、処理を終了する。

【００５３】

【発明の効果】以上説明した様に、本発明によれば白黒
の変化の激しい画像、即ち小さい値のランレングスが続
く場合であっても一桁が一定のビット数からなる白黒パ
ターンを高速で出力出来るようになるため、画像処理時
間を高速化することが出来るという工業的効果がある。

【図面の簡単な説明】

【図１】 本発明の原理図

【図２】 本発明の画像伸長装置の構成図

【図３】 本発明のビット出力回路の構成図

【図４】 本発明のフローチャート図（その１）

【図５】 本発明のフローチャート図（その２）

【図６】 本発明のフローチャート図（その３）

【図７】 本発明のデータの変化を説明する図（その
１）

【図８】 本発明のデータの変化を説明する図（その
２）

【図９】 処理の概要を示す図

【符号の説明】

１ オフセット値保持手段 ２ ランレングス保持手段 ３ 加算手段 ４ 変化点情報生成手段 ５ ビット出力生成手段 ６ 画像伸長制御手段 １−０ オフセットレジスタ（「ＯＦＲ」と略す。） ２−１ ランレングスレジスタ１（「ＲＬＲＡ」と略
す。） ２−２ ランレングスレジスタ２（「ＲＬＲＢ」と略
す。） ２−３ ランレングスレジスタ１（「ＲＬＲＣ」と略
す。） ２−４ ランレングスレジスタ２（「ＲＬＲＤ」と略
す。） ３−１ 加算器Ａ（「ＡＤＤＡ」と略す。） ３−２ 加算器Ｂ（「ＡＤＤＢ」と略す。） ３−３ 加算器Ｃ（「ＡＤＤＣ」と略す。） ３−４ 加算器Ｄ（「ＡＤＤＤ」と略す。） ４−０ デコーダＺ（「ＤＥＣＺ」と略す。） ４−１ デコーダＡ（「ＤＥＣＡ」と略す。） ４−２ デコーダＢ（「ＤＥＣＢ」と略す。） ４−３ デコーダＣ（「ＤＥＣＣ」と略す。） ４−４ デコーダＤ（「ＤＥＣＤ」と略す。） ４−５ 論理和回路（「ＯＲ」と略す。） ５−０ ビット出力回路（「ＥＯＲ」と略す。） ６−０ 制御回路 ６−１ ４以上フラグ ６−２ カウンタ（「ＣＮＴ」と略す。）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 白または黒のビットの連続する長さを示
   すランレングスを入力として白黒データを出力する画像
   伸長装置であって、 複数桁のランレングスを保持するランレングス保持手段
   と、 該複数桁のランレングスの先頭桁から後続桁へと１桁分
   づつ累積加算し、各桁毎に結果を出力する加算手段と、 加算結果に基づき出力データの変化点位置を示す変化点
   ビットをランレングスの桁数分生成し、前記ランレング
   スの桁数分生成された変化点ビットから出力データ１桁
   分の変化点ビットを生成する変化点情報生成手段と、 前記変化点ビットに基づき白黒データを生成し出力する
   ビット出力生成手段と、を有する画像伸長装置。
2. 【請求項２】 白黒データの開始位置を指定するオフセ
   ット値を保持するオフセット値保持手段と、 各桁毎に、累積加算の過程で生じた桁上げを出力する加
   算手段と、 桁上げが生じる桁に到達するまでの加算回数を計数し、
   前記桁までを処理済とし、桁上げが生じた場合に当該桁
   以降の桁については変化点が無いことを意味する変化点
   ビットの生成を変化点情報生成手段に指示し、桁上げが
   生じた桁の加算結果をオフセット値保持手段に格納し、
   処理済の桁に続く未処理のランレングスをランレングス
   保持手段の先頭から詰めて格納すると共に前記加算回数
   で示される桁数の後続するランレングスを該未処理のラ
   ンレングスに連続するようランレングス保持手段に詰め
   て格納する画像伸長制御手段と、 を有することを特徴とする請求項１に記載の画像伸長装
   置。
3. 【請求項３】 各々がカウンタ部とレジスタ部とからな
   る複数桁のランレングスを保持するランレングス保持手
   段と、 該複数桁のランレングスのレジスタ部を先頭桁から後続
   桁へと次々に１桁分づつ累積加算し、各桁毎に結果を出
   力する加算手段と、 先頭桁のカウンタ部を参照して有効値が設定されている
   場合にはフラグをセットし、ランレングスの全桁分につ
   いて変化点が無いことを示す変化点ビットの生成を変化
   点情報生成手段に指示し、先頭桁のカウンタ部に有効値
   が設定されておらず、オフセット値とランレングスの先
   頭桁の加算により桁上げが生じず、該フラグがセットさ
   れている場合に当該桁について変化点が無いことを示す
   変化点ビットの生成を変化点情報生成手段に指示し、該
   フラグをリセットする画像伸長制御手段と、 を有することを特徴とする請求項２に記載の画像伸長装
   置。