JP2000040788A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000040788A JP2000040788A JP11102344A JP10234499A JP2000040788A JP 2000040788 A JP2000040788 A JP 2000040788A JP 11102344 A JP11102344 A JP 11102344A JP 10234499 A JP10234499 A JP 10234499A JP 2000040788 A JP2000040788 A JP 2000040788A
- Authority
- JP
- Japan
- Prior art keywords
- concentration diffusion
- diffusion layer
- type
- layer
- type high
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
-
- H10W42/80—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 入力パッドと電気的に接続される高濃度拡散
層の面積を大きくすることなく、サージ電流を吸収する
能力を向上させる。 【解決手段】 基準電圧ＶSSに接続されたｐ型半導体基
板１０には、所定の間隔をおいて第１のｎ型高濃度拡散
層２１及び第２のｎ型高濃度拡散層２２が形成され、第
１のｎ型高濃度拡散層２１の直下の領域には第１のｎ型
低濃度拡散層３１が形成されていると共に、第２のｎ型
高濃度拡散層２２の直下の領域には第２のｎ型低濃度拡
散層３２が形成されている。第１の金属層５１及び高抵
抗導電層６０は入力パッドＩＮＰと第１のｎ型高濃度拡
散層２１とを接続し、第２の金属層５２は、基準電圧Ｖ
SSを供給する基準電圧パッドＶＳＰと第２のｎ型高濃度
拡散層５２とを接続している。
層の面積を大きくすることなく、サージ電流を吸収する
能力を向上させる。 【解決手段】 基準電圧ＶSSに接続されたｐ型半導体基
板１０には、所定の間隔をおいて第１のｎ型高濃度拡散
層２１及び第２のｎ型高濃度拡散層２２が形成され、第
１のｎ型高濃度拡散層２１の直下の領域には第１のｎ型
低濃度拡散層３１が形成されていると共に、第２のｎ型
高濃度拡散層２２の直下の領域には第２のｎ型低濃度拡
散層３２が形成されている。第１の金属層５１及び高抵
抗導電層６０は入力パッドＩＮＰと第１のｎ型高濃度拡
散層２１とを接続し、第２の金属層５２は、基準電圧Ｖ
SSを供給する基準電圧パッドＶＳＰと第２のｎ型高濃度
拡散層５２とを接続している。
Description
【０００１】
【発明の属する技術分野】本発明は、内部回路をサージ
電圧から保護する保護回路として使用される半導体装置
に関する。
電圧から保護する保護回路として使用される半導体装置
に関する。
【０００２】
【従来の技術】従来から、内部回路を構成する例えばＭ
ＯＳトランジスタのゲートを保護するため、内部回路に
接続される入力回路又は入出力回路には、抵抗、ダイオ
ード又はトランジスタ等からなる保護回路が設けられて
いる。
ＯＳトランジスタのゲートを保護するため、内部回路に
接続される入力回路又は入出力回路には、抵抗、ダイオ
ード又はトランジスタ等からなる保護回路が設けられて
いる。
【０００３】以下、従来の保護回路の一例について、図
７を参照しながら説明する。
７を参照しながら説明する。
【０００４】図７に示すように、ｐ型半導体基板１に
は、互いに間隔をおいて紙面に対して垂直方向に延びる
第１のｎ型高濃度拡散層２及び第２のｎ型高濃度拡散層
３が形成されている。第１及び第２のｎ型高濃度拡散層
２、３はフィールド酸化膜４によって分離されていると
共に、第１及び第２のｎ型高濃度拡散層２、３の上には
層間絶縁膜５が形成されており、該層間絶縁膜５の上に
は、第１のｎ型高濃度拡散層２と平行に延びる第１の金
属層６、及び第２のｎ型高濃度拡散層３と平行に延びる
第２の金属層７が形成されている。第１の金属層６は、
入力回路又は入出力回路に信号を入力する入力パッドＩ
ＮＰに接続されていると共に、コンタクトを介して第１
のｎ型高濃度拡散層２と接続されている。また、第２の
金属層７の両端部は、基準電圧ＶSSを供給する基準電圧
パッドＶＳＰに接続されていると共に、第２の金属層７
の中央部は第２のｎ型高濃度拡散層３と接続されてい
る。
は、互いに間隔をおいて紙面に対して垂直方向に延びる
第１のｎ型高濃度拡散層２及び第２のｎ型高濃度拡散層
３が形成されている。第１及び第２のｎ型高濃度拡散層
２、３はフィールド酸化膜４によって分離されていると
共に、第１及び第２のｎ型高濃度拡散層２、３の上には
層間絶縁膜５が形成されており、該層間絶縁膜５の上に
は、第１のｎ型高濃度拡散層２と平行に延びる第１の金
属層６、及び第２のｎ型高濃度拡散層３と平行に延びる
第２の金属層７が形成されている。第１の金属層６は、
入力回路又は入出力回路に信号を入力する入力パッドＩ
ＮＰに接続されていると共に、コンタクトを介して第１
のｎ型高濃度拡散層２と接続されている。また、第２の
金属層７の両端部は、基準電圧ＶSSを供給する基準電圧
パッドＶＳＰに接続されていると共に、第２の金属層７
の中央部は第２のｎ型高濃度拡散層３と接続されてい
る。
【０００５】以下、従来の保護回路の動作について説明
する。
する。
【０００６】正のサージ電圧が入力パッドＩＮＰから保
護回路に印加された場合には、第１の金属層６を介して
入力パッドＩＮＰに接続されている第１のｎ型高濃度拡
散層２と半導体基板１とのＰＮ接合がブレークダウンす
るので、正孔がｐ型半導体基板１に流入する。ｐ型半導
体基板１に正孔が流入すると、ｐ型半導体基板１におけ
る第１のｎ型高濃度拡散層２の近傍の領域の電位が局所
的に上昇するため、寄生バイポーラトランジスタＱＰが
作動して、バイポーラ電流が入力パッドＩＮＰと基準電
圧パッドＶＳＰとの間に流れるので、サージ電流を基準
電圧パッドＶＳＰに逃がすことができる。
護回路に印加された場合には、第１の金属層６を介して
入力パッドＩＮＰに接続されている第１のｎ型高濃度拡
散層２と半導体基板１とのＰＮ接合がブレークダウンす
るので、正孔がｐ型半導体基板１に流入する。ｐ型半導
体基板１に正孔が流入すると、ｐ型半導体基板１におけ
る第１のｎ型高濃度拡散層２の近傍の領域の電位が局所
的に上昇するため、寄生バイポーラトランジスタＱＰが
作動して、バイポーラ電流が入力パッドＩＮＰと基準電
圧パッドＶＳＰとの間に流れるので、サージ電流を基準
電圧パッドＶＳＰに逃がすことができる。
【０００７】一方、負のサージ電圧が入力パッドＩＮＰ
から保護回路に印加された場合には、ｐ型半導体基板１
と第１のｎ型高濃度拡散層２とが順バイアスになるた
め、ダイオードの順方向電流が基準電圧パッドＶＳＰと
入力パッドＩＮＰとの間に流れるので、サージ電流を入
力パッドＩＮＰに逃がすことができる。
から保護回路に印加された場合には、ｐ型半導体基板１
と第１のｎ型高濃度拡散層２とが順バイアスになるた
め、ダイオードの順方向電流が基準電圧パッドＶＳＰと
入力パッドＩＮＰとの間に流れるので、サージ電流を入
力パッドＩＮＰに逃がすことができる。
【０００８】以上の動作原理により、保護回路は、サー
ジ電圧を速やかに吸収して、内部回路に高電圧が印加さ
れる事態を回避するので、半導体装置の内部素子の破壊
が防止される。
ジ電圧を速やかに吸収して、内部回路に高電圧が印加さ
れる事態を回避するので、半導体装置の内部素子の破壊
が防止される。
【０００９】
【発明が解決しようとする課題】ところが、第１のｎ型
高濃度拡散層２における第１の金属層６との接続部の直
下の領域は低インピーダンスであるから、入力パッドＩ
ＮＰに正のサージ電圧が印加された場合には、ブレーク
ダウン電流は第１のｎ型高濃度拡散層２における第１の
金属層６との接続部の直下の領域に集中する。このた
め、第１のｎ型高濃度拡散層２とｐ型半導体基板１との
間のＰＮ接合が破壊されたり、第１のｎ型高濃度拡散層
２自体が破壊されたりする恐れがある。
高濃度拡散層２における第１の金属層６との接続部の直
下の領域は低インピーダンスであるから、入力パッドＩ
ＮＰに正のサージ電圧が印加された場合には、ブレーク
ダウン電流は第１のｎ型高濃度拡散層２における第１の
金属層６との接続部の直下の領域に集中する。このた
め、第１のｎ型高濃度拡散層２とｐ型半導体基板１との
間のＰＮ接合が破壊されたり、第１のｎ型高濃度拡散層
２自体が破壊されたりする恐れがある。
【００１０】また、第１のｎ型高濃度拡散層２と第１の
金属層６との接続部からｐ型半導体基板１までの電流経
路を考えると、第１の金属層６と第１のｎ型高濃度拡散
層２との接続面に対して垂直な方向（上下方向）の電流
経路の距離は、接続面に対して平行な方向（左右方向）
の電流経路の距離に比べて小さいので、ブレークダウン
電流は、第１の金属層６と第１のｎ型高濃度拡散層２と
の接続面に垂直な方向に多く流れる一方、接続面に平行
な方向には流れ難い。このため、寄生バイポーラトラン
ジスタＱＰはサージ電流を確実に吸収することができな
い。
金属層６との接続部からｐ型半導体基板１までの電流経
路を考えると、第１の金属層６と第１のｎ型高濃度拡散
層２との接続面に対して垂直な方向（上下方向）の電流
経路の距離は、接続面に対して平行な方向（左右方向）
の電流経路の距離に比べて小さいので、ブレークダウン
電流は、第１の金属層６と第１のｎ型高濃度拡散層２と
の接続面に垂直な方向に多く流れる一方、接続面に平行
な方向には流れ難い。このため、寄生バイポーラトラン
ジスタＱＰはサージ電流を確実に吸収することができな
い。
【００１１】従って、保護回路がサージ電流を吸収する
能力を向上させるためには、第１のｎ型高濃度拡散層２
の面積を大きくする必要があるが、第１のｎ型高濃度拡
散層２の面積が大きくなると、入力容量又は入出力容量
が増大するので、入力信号又は出力信号の遅延時間が大
きくなって、回路の動作速度が遅くなるという問題があ
る。
能力を向上させるためには、第１のｎ型高濃度拡散層２
の面積を大きくする必要があるが、第１のｎ型高濃度拡
散層２の面積が大きくなると、入力容量又は入出力容量
が増大するので、入力信号又は出力信号の遅延時間が大
きくなって、回路の動作速度が遅くなるという問題があ
る。
【００１２】前記に鑑み、本発明は、入力パッドと電気
的に接続される高濃度拡散層の面積を大きくすることな
く、サージ電流を吸収する能力を向上させることを目的
とする。
的に接続される高濃度拡散層の面積を大きくすることな
く、サージ電流を吸収する能力を向上させることを目的
とする。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、第１導電型の半導体基
板に形成された第２導電型の第１の高濃度拡散層と、半
導体基板に第１の高濃度拡散層と間隔をおいて形成さ
れ、基準電圧が印加される第２導電型の第２の高濃度拡
散層と、入力回路又は入出力回路に入力信号を入力する
ための入力パッドと第１の高濃度拡散層とを電気的に接
続する導電層と、半導体基板における第１の高濃度拡散
層の直下の領域に形成された第２導電型の第１の低濃度
拡散層とを備えている。ここでいう入力パッドとは、入
力信号を入力したり、出力信号を出力したりするための
入出力パッドも含まれる。
め、本発明に係る半導体装置は、第１導電型の半導体基
板に形成された第２導電型の第１の高濃度拡散層と、半
導体基板に第１の高濃度拡散層と間隔をおいて形成さ
れ、基準電圧が印加される第２導電型の第２の高濃度拡
散層と、入力回路又は入出力回路に入力信号を入力する
ための入力パッドと第１の高濃度拡散層とを電気的に接
続する導電層と、半導体基板における第１の高濃度拡散
層の直下の領域に形成された第２導電型の第１の低濃度
拡散層とを備えている。ここでいう入力パッドとは、入
力信号を入力したり、出力信号を出力したりするための
入出力パッドも含まれる。
【００１４】本発明の半導体装置によると、半導体基板
における第１の高濃度拡散層の直下の領域に第２導電型
の第１の低濃度拡散層が形成されているため、半導体基
板の主面に対して垂直な方向（上下方向）の電流経路の
インピーダンスが増大する。
における第１の高濃度拡散層の直下の領域に第２導電型
の第１の低濃度拡散層が形成されているため、半導体基
板の主面に対して垂直な方向（上下方向）の電流経路の
インピーダンスが増大する。
【００１５】本発明の半導体装置は、半導体基板におけ
る第２の高濃度拡散層の直下の領域に形成された第２導
電型の第２の低濃度拡散層をさらに備えていることが好
ましい。
る第２の高濃度拡散層の直下の領域に形成された第２導
電型の第２の低濃度拡散層をさらに備えていることが好
ましい。
【００１６】本発明の半導体装置は、半導体基板におけ
る第１の高濃度拡散層に対して第２の高濃度拡散層の反
対側の領域に形成され、基準電圧が印加される第２導電
型の第３の高濃度拡散層と、半導体基板における第３の
高濃度拡散層の直下の領域に形成された第２導電型の第
３の低濃度拡散層とをさらに備えていることが好まし
い。
る第１の高濃度拡散層に対して第２の高濃度拡散層の反
対側の領域に形成され、基準電圧が印加される第２導電
型の第３の高濃度拡散層と、半導体基板における第３の
高濃度拡散層の直下の領域に形成された第２導電型の第
３の低濃度拡散層とをさらに備えていることが好まし
い。
【００１７】本発明の半導体装置は、入力パッドと第１
の高濃度拡散層との間において導電層と直列に接続する
ように形成され、導電層よりも高い抵抗値を持つ高抵抗
導電層をさらに備えていることが好ましい。
の高濃度拡散層との間において導電層と直列に接続する
ように形成され、導電層よりも高い抵抗値を持つ高抵抗
導電層をさらに備えていることが好ましい。
【００１８】本発明の半導体装置において、第１の高濃
度拡散層は、第２の高濃度拡散層と対向する領域から外
側に延びる非対向部を有し、導電層と非対向部とは電気
的に接続されていることが好ましい。
度拡散層は、第２の高濃度拡散層と対向する領域から外
側に延びる非対向部を有し、導電層と非対向部とは電気
的に接続されていることが好ましい。
【００１９】本発明の半導体装置は、半導体基板におけ
る第１の高濃度拡散層及び第２の高濃度拡散層を囲む領
域に形成され、基準電圧が印加される第１導電型の高濃
度拡散層をさらに備えていることが好ましい。
る第１の高濃度拡散層及び第２の高濃度拡散層を囲む領
域に形成され、基準電圧が印加される第１導電型の高濃
度拡散層をさらに備えていることが好ましい。
【００２０】本発明の半導体装置は、半導体基板におけ
る第１の高濃度拡散層及び第２の高濃度拡散層を囲む領
域に形成され、基準電圧よりも高い電圧が印加される第
２導電型の不純物拡散層をさらに備えていることが好ま
しい。
る第１の高濃度拡散層及び第２の高濃度拡散層を囲む領
域に形成され、基準電圧よりも高い電圧が印加される第
２導電型の不純物拡散層をさらに備えていることが好ま
しい。
【００２１】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置について図１を参照
しながら説明する。
の第１の実施形態に係る半導体装置について図１を参照
しながら説明する。
【００２２】図１は第１の実施形態に係る半導体装置の
断面構造を示しており、図１に示すように、基準電圧Ｖ
SSに接続されたｐ型半導体基板１０には、所定の間隔を
おいて紙面に対して垂直方向に延びる第１のｎ型高濃度
拡散層２１及び第２のｎ型高濃度拡散層２２が形成され
ている。ｐ型半導体基板１０、第１のｎ型高濃度拡散層
２１及び第２のｎ型高濃度拡散層２２によって、寄生バ
イポーラトランジスタＱＰが構成されており、ｐ型半導
体基板１０がベース：Ｂに相当し、第１のｎ型高濃度拡
散層２１はコレクタ：Ｃに相当し、第２のｎ型高濃度拡
散層２２はエミッタ：Ｅに相当する。尚、第１及び第２
のｎ型高濃度拡散層２１、２２は、例えば注入エネルギ
ー：２０ｋｅＶ、ドーズ量：５×１０15ｃｍ2 の注入条
件で形成することができる。
断面構造を示しており、図１に示すように、基準電圧Ｖ
SSに接続されたｐ型半導体基板１０には、所定の間隔を
おいて紙面に対して垂直方向に延びる第１のｎ型高濃度
拡散層２１及び第２のｎ型高濃度拡散層２２が形成され
ている。ｐ型半導体基板１０、第１のｎ型高濃度拡散層
２１及び第２のｎ型高濃度拡散層２２によって、寄生バ
イポーラトランジスタＱＰが構成されており、ｐ型半導
体基板１０がベース：Ｂに相当し、第１のｎ型高濃度拡
散層２１はコレクタ：Ｃに相当し、第２のｎ型高濃度拡
散層２２はエミッタ：Ｅに相当する。尚、第１及び第２
のｎ型高濃度拡散層２１、２２は、例えば注入エネルギ
ー：２０ｋｅＶ、ドーズ量：５×１０15ｃｍ2 の注入条
件で形成することができる。
【００２３】第１の実施形態の特徴として、第１のｎ型
高濃度拡散層２１の直下の領域には、第１のｎ型高濃度
拡散層２１と平行に延び且つ第１のｎ型高濃度拡散層２
１よりも幅が若干狭い第１のｎ型低濃度拡散層３１が形
成されていると共に、第２のｎ型高濃度拡散層２２の直
下の領域には、第２のｎ型高濃度拡散層２２と平行に延
び且つ第２のｎ型高濃度拡散層２２よりも幅が若干狭い
第２のｎ型低濃度拡散層３２が形成されている。第１及
び第２のｎ型低濃度拡散層３１、３２の深さは、例えば
１．５〜１．７５μｍであって、第１のｎ型低濃度拡散
層３１と第２のｎ型低濃度拡散層３２との間隔は例えば
０．５〜１．０μｍである。尚、第１及び第２のｎ型低
濃度拡散層３１、３２は、例えば注入エネルギー：７０
０ｋｅＶ、ドーズ量：１×１０13ｃｍ2 の注入条件で形
成することができる。
高濃度拡散層２１の直下の領域には、第１のｎ型高濃度
拡散層２１と平行に延び且つ第１のｎ型高濃度拡散層２
１よりも幅が若干狭い第１のｎ型低濃度拡散層３１が形
成されていると共に、第２のｎ型高濃度拡散層２２の直
下の領域には、第２のｎ型高濃度拡散層２２と平行に延
び且つ第２のｎ型高濃度拡散層２２よりも幅が若干狭い
第２のｎ型低濃度拡散層３２が形成されている。第１及
び第２のｎ型低濃度拡散層３１、３２の深さは、例えば
１．５〜１．７５μｍであって、第１のｎ型低濃度拡散
層３１と第２のｎ型低濃度拡散層３２との間隔は例えば
０．５〜１．０μｍである。尚、第１及び第２のｎ型低
濃度拡散層３１、３２は、例えば注入エネルギー：７０
０ｋｅＶ、ドーズ量：１×１０13ｃｍ2 の注入条件で形
成することができる。
【００２４】第１及び第２のｎ型高濃度拡散層２１、２
２は、フィールド酸化膜４０によって互いに分離されて
いると共に他の素子からも分離されている。また、第１
及び第２のｎ型高濃度拡散層２１、２２の上には、第１
の層間絶縁膜４１及び第２の層間絶縁膜４２が順次形成
されている。
２は、フィールド酸化膜４０によって互いに分離されて
いると共に他の素子からも分離されている。また、第１
及び第２のｎ型高濃度拡散層２１、２２の上には、第１
の層間絶縁膜４１及び第２の層間絶縁膜４２が順次形成
されている。
【００２５】第２の層間絶縁膜４２の上には、第１のｎ
型高濃度拡散層２１と平行に延びる第１の金属層５１、
及び第２のｎ型高濃度拡散層２２と平行に延びる第２の
金属層５２が形成されている。第１の金属層５１の両端
部は、入力回路又は入出力回路に入力信号を出力する入
力パッドＩＮＰに接続されていると共に、第１の金属層
５１の中央部は、第１の層間絶縁膜４１の上に第１の金
属層５１と平行に延びるように形成された高抵抗導電層
６０を介して第１のｎ型高濃度拡散層２１と接続されて
いる。第２の金属層５２の両端部は、基準電圧ＶSSを供
給する基準電圧パッドＶＳＰに接続されていると共に、
第２の金属層５２の中央部は第２のｎ型高濃度拡散層５
２と接続されている。この場合、高抵抗導電層６０の抵
抗値は、第１及び第２の金属層５１、５２の抵抗値より
も若干高く設定されている。
型高濃度拡散層２１と平行に延びる第１の金属層５１、
及び第２のｎ型高濃度拡散層２２と平行に延びる第２の
金属層５２が形成されている。第１の金属層５１の両端
部は、入力回路又は入出力回路に入力信号を出力する入
力パッドＩＮＰに接続されていると共に、第１の金属層
５１の中央部は、第１の層間絶縁膜４１の上に第１の金
属層５１と平行に延びるように形成された高抵抗導電層
６０を介して第１のｎ型高濃度拡散層２１と接続されて
いる。第２の金属層５２の両端部は、基準電圧ＶSSを供
給する基準電圧パッドＶＳＰに接続されていると共に、
第２の金属層５２の中央部は第２のｎ型高濃度拡散層５
２と接続されている。この場合、高抵抗導電層６０の抵
抗値は、第１及び第２の金属層５１、５２の抵抗値より
も若干高く設定されている。
【００２６】第１の実施形態によると、ｐ型半導体基板
１０における高抵抗導電層６０と第１のｎ型高濃度拡散
層２１との接続部の直下の領域に第１のｎ型低濃度拡散
層３１が形成されているため、高抵抗導電層６０と第１
のｎ型高濃度拡散層２１との接続面に対して垂直な方向
（上下方向）の電流経路のインピーダンスが増大する。
１０における高抵抗導電層６０と第１のｎ型高濃度拡散
層２１との接続部の直下の領域に第１のｎ型低濃度拡散
層３１が形成されているため、高抵抗導電層６０と第１
のｎ型高濃度拡散層２１との接続面に対して垂直な方向
（上下方向）の電流経路のインピーダンスが増大する。
【００２７】このため、入力パッドＩＮＰに正のサージ
電圧が印加された場合に発生するブレークダウン電流
が、第１のｎ型高濃度拡散層２１における高抵抗導電層
６０との接続部の直下の領域に局所的に集中しなくなる
ので、つまり第１のｎ型高濃度拡散層２１を流れるブレ
ークダウン電流の電流密度が小さくなるので、第１のｎ
型高濃度拡散層２１の直下の領域とｐ型半導体基板１０
との間のＰＮ接合の破壊及び第１のｎ型高濃度拡散層２
１自体の破壊を防止することができる。
電圧が印加された場合に発生するブレークダウン電流
が、第１のｎ型高濃度拡散層２１における高抵抗導電層
６０との接続部の直下の領域に局所的に集中しなくなる
ので、つまり第１のｎ型高濃度拡散層２１を流れるブレ
ークダウン電流の電流密度が小さくなるので、第１のｎ
型高濃度拡散層２１の直下の領域とｐ型半導体基板１０
との間のＰＮ接合の破壊及び第１のｎ型高濃度拡散層２
１自体の破壊を防止することができる。
【００２８】また、ブレークダウン電流は、第１のｎ型
高濃度拡散層２１の内部における、高抵抗導電層６０と
第１のｎ型高濃度拡散層２１との接続面に対して平行な
方向（左右方向）の電流経路に、従来に比べて多く流れ
るようになるため、寄生バイポーラトランジスタＱＰを
流れるバイポーラ電流が増加するので、保護回路のサー
ジ電流を吸収する能力が向上して、半導体装置のサージ
耐圧が向上する。
高濃度拡散層２１の内部における、高抵抗導電層６０と
第１のｎ型高濃度拡散層２１との接続面に対して平行な
方向（左右方向）の電流経路に、従来に比べて多く流れ
るようになるため、寄生バイポーラトランジスタＱＰを
流れるバイポーラ電流が増加するので、保護回路のサー
ジ電流を吸収する能力が向上して、半導体装置のサージ
耐圧が向上する。
【００２９】第１の実施形態によると、ｐ型半導体基板
１０における第２の金属層５２と第２のｎ型高濃度拡散
層２２との接続部の直下の領域に、第１のｎ型低濃度拡
散層３１と対向するように第２のｎ型低濃度拡散層３２
が形成されているため、第１のｎ型高濃度拡散層２１及
び第１のｎ型低濃度拡散層３１と、第２のｎ型高濃度拡
散層２２及び第２のｎ型低濃度拡散層３２との対向面積
が大きくなって、寄生バイポーラトランジスタＱＰの電
流能力が大きくなるので、該保護回路のサージ電流を吸
収する能力がより向上する。
１０における第２の金属層５２と第２のｎ型高濃度拡散
層２２との接続部の直下の領域に、第１のｎ型低濃度拡
散層３１と対向するように第２のｎ型低濃度拡散層３２
が形成されているため、第１のｎ型高濃度拡散層２１及
び第１のｎ型低濃度拡散層３１と、第２のｎ型高濃度拡
散層２２及び第２のｎ型低濃度拡散層３２との対向面積
が大きくなって、寄生バイポーラトランジスタＱＰの電
流能力が大きくなるので、該保護回路のサージ電流を吸
収する能力がより向上する。
【００３０】第１の実施形態によると、第１の金属層５
１と第１のｎ型高濃度拡散層２１との間に高抵抗導電層
６０が設けられているため、図２に示す等価回路からも
分かるように、入力パッドＩＮＰと寄生バイポーラトラ
ンジスタＱＰのコレクタＣとの間に、高抵抗導電層６０
の抵抗成分が直列に挿入されたことになるので、保護回
路に流入するサージ電流を抑制することができる。この
ため、第１のｎ型高濃度拡散層２１の直下の領域とｐ型
半導体基板１０との間のＰＮ接合の破壊及び第１のｎ型
高濃度拡散層２１自体の破壊をより確実に防止すること
ができる。 （第２の実施形態）以下、本発明の第２の実施形態に係
る保護回路について図３及び図４を参照しながら説明す
るが、第２の実施形態においては、第１の実施形態と同
様の部材については、同一の符号を付すことにより説明
を省略する。
１と第１のｎ型高濃度拡散層２１との間に高抵抗導電層
６０が設けられているため、図２に示す等価回路からも
分かるように、入力パッドＩＮＰと寄生バイポーラトラ
ンジスタＱＰのコレクタＣとの間に、高抵抗導電層６０
の抵抗成分が直列に挿入されたことになるので、保護回
路に流入するサージ電流を抑制することができる。この
ため、第１のｎ型高濃度拡散層２１の直下の領域とｐ型
半導体基板１０との間のＰＮ接合の破壊及び第１のｎ型
高濃度拡散層２１自体の破壊をより確実に防止すること
ができる。 （第２の実施形態）以下、本発明の第２の実施形態に係
る保護回路について図３及び図４を参照しながら説明す
るが、第２の実施形態においては、第１の実施形態と同
様の部材については、同一の符号を付すことにより説明
を省略する。
【００３１】図３は第２の実施形態に係る半導体装置の
断面構造を示し、図４は第２の実施形態に係る半導体装
置の平面構造を示し、図３は図４におけるIII −III 線
の断面図である。
断面構造を示し、図４は第２の実施形態に係る半導体装
置の平面構造を示し、図３は図４におけるIII −III 線
の断面図である。
【００３２】図３に示すように、基準電圧ＶSSに接続さ
れたｐ型半導体基板１０には、第１のｎ型高濃度拡散層
２１が形成されていると共に、第１のｎ型高濃度拡散層
２１の両側に第２のｎ型高濃度拡散層２２及び第３のｎ
型高濃度拡散層２３が形成されている。第２の層間絶縁
膜４２の上には、第１の金属層５１、第２の金属層５２
及び第３の金属層５３が形成されている。第１の金属層
５１の両端部は、入力回路又は入出力回路に入力信号を
出力する入力パッドＩＮＰに接続されていると共に、中
央部は高抵抗導電層６０を介して第１のｎ型高濃度拡散
層２１と接続されており、第２の金属層５２の両端部
は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接
続されていると共に、中央部は第２のｎ型高濃度拡散層
２２と接続されており、第３の金属層５３の両端部は、
基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続さ
れていると共に、中央部は第３のｎ型高濃度拡散層２３
と接続されている。
れたｐ型半導体基板１０には、第１のｎ型高濃度拡散層
２１が形成されていると共に、第１のｎ型高濃度拡散層
２１の両側に第２のｎ型高濃度拡散層２２及び第３のｎ
型高濃度拡散層２３が形成されている。第２の層間絶縁
膜４２の上には、第１の金属層５１、第２の金属層５２
及び第３の金属層５３が形成されている。第１の金属層
５１の両端部は、入力回路又は入出力回路に入力信号を
出力する入力パッドＩＮＰに接続されていると共に、中
央部は高抵抗導電層６０を介して第１のｎ型高濃度拡散
層２１と接続されており、第２の金属層５２の両端部
は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接
続されていると共に、中央部は第２のｎ型高濃度拡散層
２２と接続されており、第３の金属層５３の両端部は、
基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続さ
れていると共に、中央部は第３のｎ型高濃度拡散層２３
と接続されている。
【００３３】第２の実施形態によると、ｐ型半導体基板
１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低
濃度拡散層３１とからなる第１のダイオードの両側に、
ｐ型半導体基板１０と、第２のｎ型高濃度拡散層２２及
び第２のｎ型低濃度拡散層３２とからなる第２のダイオ
ード並びにｐ型半導体基板１０と、第３のｎ型高濃度拡
散層２３及び第３のｎ型低濃度拡散層３３とからなる第
３のダイオードが形成される。このため、ｐ型半導体基
板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型
低濃度拡散層３１と、第２のｎ型高濃度拡散層２２及び
第２のｎ型低濃度拡散層３２とによって、第１の寄生バ
イポーラトランジスタＱＰ１が構成されると共に、ｐ型
半導体基板１０と、第１のｎ型高濃度拡散層２１及び第
１のｎ型低濃度拡散層３１と、第３のｎ型高濃度拡散層
２３及び第３のｎ型低濃度拡散層３３とによって、第２
の寄生バイポーラトランジスタＱＰ２が構成されるの
で、入力パッドＩＮＰに正のサージ電圧が印可された場
合に、第１及び第２の寄生バイポーラトランジスタＱＰ
１、ＱＰ２が作動して、バイポーラ電流が入力パッドＩ
ＮＰとその両側の基準電圧パッドＶＳＰとの間に流れる
ので、サージ電流を両側の基準電圧パッドＶＳＰに逃が
すことができる。このため、保護回路のサージ電流を吸
収する能力が倍増するので、半導体装置のサージ耐圧が
大きく向上する。
１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低
濃度拡散層３１とからなる第１のダイオードの両側に、
ｐ型半導体基板１０と、第２のｎ型高濃度拡散層２２及
び第２のｎ型低濃度拡散層３２とからなる第２のダイオ
ード並びにｐ型半導体基板１０と、第３のｎ型高濃度拡
散層２３及び第３のｎ型低濃度拡散層３３とからなる第
３のダイオードが形成される。このため、ｐ型半導体基
板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型
低濃度拡散層３１と、第２のｎ型高濃度拡散層２２及び
第２のｎ型低濃度拡散層３２とによって、第１の寄生バ
イポーラトランジスタＱＰ１が構成されると共に、ｐ型
半導体基板１０と、第１のｎ型高濃度拡散層２１及び第
１のｎ型低濃度拡散層３１と、第３のｎ型高濃度拡散層
２３及び第３のｎ型低濃度拡散層３３とによって、第２
の寄生バイポーラトランジスタＱＰ２が構成されるの
で、入力パッドＩＮＰに正のサージ電圧が印可された場
合に、第１及び第２の寄生バイポーラトランジスタＱＰ
１、ＱＰ２が作動して、バイポーラ電流が入力パッドＩ
ＮＰとその両側の基準電圧パッドＶＳＰとの間に流れる
ので、サージ電流を両側の基準電圧パッドＶＳＰに逃が
すことができる。このため、保護回路のサージ電流を吸
収する能力が倍増するので、半導体装置のサージ耐圧が
大きく向上する。
【００３４】ところで、保護回路の入力容量は、入力パ
ッドＩＮＰに接続されるダイオード、つまり、ｐ型半導
体基板１０と、第１のｎ型高濃度拡散層２１及び第１の
ｎ型低濃度拡散層３１とからなる第１のダイオードのＰ
Ｎ接合の接合容量によって決定される。このため、第１
のダイオードの両側に、前記の第２のダイオード及び第
３のダイオードを設けても、入力容量が増加しないの
で、回路の動作速度が低下する恐れはない。
ッドＩＮＰに接続されるダイオード、つまり、ｐ型半導
体基板１０と、第１のｎ型高濃度拡散層２１及び第１の
ｎ型低濃度拡散層３１とからなる第１のダイオードのＰ
Ｎ接合の接合容量によって決定される。このため、第１
のダイオードの両側に、前記の第２のダイオード及び第
３のダイオードを設けても、入力容量が増加しないの
で、回路の動作速度が低下する恐れはない。
【００３５】図４に示すように、第１のｎ型高濃度拡散
層２１は、第２のｎ型高濃度拡散層２２及び第３のｎ型
高濃度拡散層２３よりも両端側に延びて、第２及び第３
のｎ型高濃度拡散層２２、２３と対向しない非対向部２
１ａを有していると共に、第１のｎ型低濃度拡散層３１
は、第２のｎ型低濃度拡散層３２及び第３のｎ型低濃度
拡散層２３よりも両端側に延びて、第２及び第３のｎ型
低濃度拡散層３２、３３と対向しない非対向部３１ａを
有している。また、第１のｎ型高濃度拡散層２１と高抵
抗導電層６０（第１の金属層５１）とを接続する第１の
コンタクト７１は、第１のｎ型高濃度拡散層２１の非対
向部２１ａにも形成されている。
層２１は、第２のｎ型高濃度拡散層２２及び第３のｎ型
高濃度拡散層２３よりも両端側に延びて、第２及び第３
のｎ型高濃度拡散層２２、２３と対向しない非対向部２
１ａを有していると共に、第１のｎ型低濃度拡散層３１
は、第２のｎ型低濃度拡散層３２及び第３のｎ型低濃度
拡散層２３よりも両端側に延びて、第２及び第３のｎ型
低濃度拡散層３２、３３と対向しない非対向部３１ａを
有している。また、第１のｎ型高濃度拡散層２１と高抵
抗導電層６０（第１の金属層５１）とを接続する第１の
コンタクト７１は、第１のｎ型高濃度拡散層２１の非対
向部２１ａにも形成されている。
【００３６】尚、図４において、７１ａは第１のｎ型高
濃度拡散層２１の非対向部２１ａに形成されている非対
向部コンタクトを示し、７２は第２のｎ型高濃度拡散層
２２と第２の金属層５２とを接続する第２のコンタクト
を示し、７３は第３のｎ型高濃度拡散層２３と第３の金
属層５３とを接続する第３のコンタクトを示している。
濃度拡散層２１の非対向部２１ａに形成されている非対
向部コンタクトを示し、７２は第２のｎ型高濃度拡散層
２２と第２の金属層５２とを接続する第２のコンタクト
を示し、７３は第３のｎ型高濃度拡散層２３と第３の金
属層５３とを接続する第３のコンタクトを示している。
【００３７】以上説明したように、非対向部コンタクト
７１ａの側方には、第２のｎ型高濃度拡散層２２及び第
３のｎ型高濃度拡散層２３が存在しない。このため、非
対向部コンタクト７１ａと第１のｎ型高濃度拡散層２１
との接続部から第２又は第３のｎ型高濃度拡散層２２、
２３までの距離（第１及び第２の寄生バイポーラトラン
ジスタＱＰ１、ＱＰ２のベースの長さに相当する）は、
第１のｎ型高濃度拡散層２１の中央部に位置する第１の
コンタクト７１と第１のｎ型高濃度拡散層２１との接続
部から第２又は第３のｎ型高濃度拡散層２２、２３まで
の距離よりも長くなる。従って、非対向部コンタクト７
１ａを経由する電流経路のインピーダンスは、中央部に
位置する第１のコンタクト７１を経由する電流経路のイ
ンピーダンスよりも大きくなるので、非対向部コンタク
ト７１ａを経由する電流経路を流れる電流量は抑制され
る。
７１ａの側方には、第２のｎ型高濃度拡散層２２及び第
３のｎ型高濃度拡散層２３が存在しない。このため、非
対向部コンタクト７１ａと第１のｎ型高濃度拡散層２１
との接続部から第２又は第３のｎ型高濃度拡散層２２、
２３までの距離（第１及び第２の寄生バイポーラトラン
ジスタＱＰ１、ＱＰ２のベースの長さに相当する）は、
第１のｎ型高濃度拡散層２１の中央部に位置する第１の
コンタクト７１と第１のｎ型高濃度拡散層２１との接続
部から第２又は第３のｎ型高濃度拡散層２２、２３まで
の距離よりも長くなる。従って、非対向部コンタクト７
１ａを経由する電流経路のインピーダンスは、中央部に
位置する第１のコンタクト７１を経由する電流経路のイ
ンピーダンスよりも大きくなるので、非対向部コンタク
ト７１ａを経由する電流経路を流れる電流量は抑制され
る。
【００３８】ところで、第１のｎ型高濃度拡散層２１の
端部に形成されている第１のコンタクト７１から第２又
は第３のｎ型高濃度拡散層２２、２３の端部に流れる電
流の経路は、第１、第２及び第３のｎ型高濃度拡散層２
１、２２、２３の外側の領域にまで拡がる。このため、
第１のｎ型高濃度拡散層２１の長さが、第２及び第３の
ｎ型高濃度拡散層２２、２３の長さと等しい場合には、
第１のｎ型高濃度拡散層２１の端部に形成されている第
１のコンタクト７１から第２又は第３のｎ型高濃度拡散
層２２、２３の端部に流れる電流量は、第１のｎ型高濃
度拡散層２１の中央部に形成されている第１のコンタク
ト７１から第２又は第３のｎ型高濃度拡散層２２、２３
の中央部に流れる電流量に比べて、電流経路が第１、第
２及び第３のｎ型高濃度拡散層２１、２２、２３の外側
の領域にまで拡がっている分だけ多くなるので、第１の
ｎ型高濃度拡散層２１の端部に形成されている第１のコ
ンタクト７１を経由する電流経路に電流集中が発生す
る。
端部に形成されている第１のコンタクト７１から第２又
は第３のｎ型高濃度拡散層２２、２３の端部に流れる電
流の経路は、第１、第２及び第３のｎ型高濃度拡散層２
１、２２、２３の外側の領域にまで拡がる。このため、
第１のｎ型高濃度拡散層２１の長さが、第２及び第３の
ｎ型高濃度拡散層２２、２３の長さと等しい場合には、
第１のｎ型高濃度拡散層２１の端部に形成されている第
１のコンタクト７１から第２又は第３のｎ型高濃度拡散
層２２、２３の端部に流れる電流量は、第１のｎ型高濃
度拡散層２１の中央部に形成されている第１のコンタク
ト７１から第２又は第３のｎ型高濃度拡散層２２、２３
の中央部に流れる電流量に比べて、電流経路が第１、第
２及び第３のｎ型高濃度拡散層２１、２２、２３の外側
の領域にまで拡がっている分だけ多くなるので、第１の
ｎ型高濃度拡散層２１の端部に形成されている第１のコ
ンタクト７１を経由する電流経路に電流集中が発生す
る。
【００３９】ところが、前述したように、第２の実施形
態によると、非対向部コンタクト７１ａを経由する電流
経路のインピーダンスが、中央部に位置する第１のコン
タクト７１を経由する電流経路のインピーダンスよりも
大きくなり、非対向部コンタクト７１ａを経由する電流
経路を流れる電流量が抑制されるので、非対向部コンタ
クト７１ａを経由する電流経路における電流集中が緩和
される。このため、局所的な電流集中が回避されるの
で、第１のコンタクト７１及び第１のｎ型高濃度拡散層
２１の破壊が防止され、保護回路のサージ耐圧が向上す
る。
態によると、非対向部コンタクト７１ａを経由する電流
経路のインピーダンスが、中央部に位置する第１のコン
タクト７１を経由する電流経路のインピーダンスよりも
大きくなり、非対向部コンタクト７１ａを経由する電流
経路を流れる電流量が抑制されるので、非対向部コンタ
クト７１ａを経由する電流経路における電流集中が緩和
される。このため、局所的な電流集中が回避されるの
で、第１のコンタクト７１及び第１のｎ型高濃度拡散層
２１の破壊が防止され、保護回路のサージ耐圧が向上す
る。
【００４０】尚、第２の実施形態においては、第１のｎ
型高濃度拡散層２１の両側に第２及び第３のｎ型高濃度
拡散層２２、２３を設けて、第１のダイオードの両側に
第２及び第３のダイオードが形成されるようにしたが、
入力信号パッドＩＮＰに接続されるｎ型高濃度拡散層と
基準電圧パッドＶＳＰに接続されるｎ型高濃度拡散層と
を交互に配置してもよい。このようにすると、入力信号
パッドＩＮＰに接続されるｎ型高濃度拡散層の両側に寄
生バイポーラトランジスタが形成されるので、サージ電
流を吸収する能力を確実に向上させることができる。 （第３の実施形態）以下、本発明の第３の実施形態に係
る保護回路について図５及び図６を参照しながら説明す
るが、第３の実施形態においては、第１又は第２の実施
形態と同様の部材については、同一の符号を付すことに
より説明を省略する。
型高濃度拡散層２１の両側に第２及び第３のｎ型高濃度
拡散層２２、２３を設けて、第１のダイオードの両側に
第２及び第３のダイオードが形成されるようにしたが、
入力信号パッドＩＮＰに接続されるｎ型高濃度拡散層と
基準電圧パッドＶＳＰに接続されるｎ型高濃度拡散層と
を交互に配置してもよい。このようにすると、入力信号
パッドＩＮＰに接続されるｎ型高濃度拡散層の両側に寄
生バイポーラトランジスタが形成されるので、サージ電
流を吸収する能力を確実に向上させることができる。 （第３の実施形態）以下、本発明の第３の実施形態に係
る保護回路について図５及び図６を参照しながら説明す
るが、第３の実施形態においては、第１又は第２の実施
形態と同様の部材については、同一の符号を付すことに
より説明を省略する。
【００４１】図５は第３の実施形態に係る半導体装置の
断面構造を示し、図６は第２の実施形態に係る半導体装
置の平面構造を示し、図５は図６におけるＶ−Ｖ線の断
面図である。
断面構造を示し、図６は第２の実施形態に係る半導体装
置の平面構造を示し、図５は図６におけるＶ−Ｖ線の断
面図である。
【００４２】図５に示すように、第２の実施形態と同
様、基準電圧ＶSSに接続されたｐ型半導体基板１０に
は、第１のｎ型高濃度拡散層２１が形成されていると共
に、第１のｎ型高濃度拡散層２１の両側には、第２のｎ
型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３が
形成されている。また、第１の金属層５１の両端部は入
力パッドＩＮＰに接続されていると共に中央部は高抵抗
導電層６０を介して第１のｎ型高濃度拡散層２１と接続
されており、第２の金属層５２の両端部は基準電圧パッ
ドＶＳＰに接続されていると共に中央部は第２のｎ型高
濃度拡散層２２と接続されており、第３の金属層５３の
両端部は基準電圧パッドＶＳＰに接続されていると共に
中央部は第３のｎ型高濃度拡散層２３と接続されてい
る。また、第１の金属層５１と入力パッドＩＮＰとは第
１の金属配線８１により接続されていると共に、第３の
金属層５３と基準電圧パッドＶＳＰとは第２の金属配線
８２により接続されている。尚、第２の金属層５２と基
準電圧パッドＶＳＰとは第２の金属配線８２により接続
されているが、図示は省略している。
様、基準電圧ＶSSに接続されたｐ型半導体基板１０に
は、第１のｎ型高濃度拡散層２１が形成されていると共
に、第１のｎ型高濃度拡散層２１の両側には、第２のｎ
型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３が
形成されている。また、第１の金属層５１の両端部は入
力パッドＩＮＰに接続されていると共に中央部は高抵抗
導電層６０を介して第１のｎ型高濃度拡散層２１と接続
されており、第２の金属層５２の両端部は基準電圧パッ
ドＶＳＰに接続されていると共に中央部は第２のｎ型高
濃度拡散層２２と接続されており、第３の金属層５３の
両端部は基準電圧パッドＶＳＰに接続されていると共に
中央部は第３のｎ型高濃度拡散層２３と接続されてい
る。また、第１の金属層５１と入力パッドＩＮＰとは第
１の金属配線８１により接続されていると共に、第３の
金属層５３と基準電圧パッドＶＳＰとは第２の金属配線
８２により接続されている。尚、第２の金属層５２と基
準電圧パッドＶＳＰとは第２の金属配線８２により接続
されているが、図示は省略している。
【００４３】第３の実施形態の特徴として、ｐ型半導体
基板１０には、第１、第２及び第３のｎ型高濃度拡散層
２１、２２、２３を囲むように方形枠状のｐ型高濃度拡
散層９１が形成されていると共に、該ｐ型高濃度拡散層
９１の上側には第４の金属層５４が形成されており、該
第４の金属層５４は第２の金属配線８２を介して基準電
圧パッドＶＳＰに接続されている。
基板１０には、第１、第２及び第３のｎ型高濃度拡散層
２１、２２、２３を囲むように方形枠状のｐ型高濃度拡
散層９１が形成されていると共に、該ｐ型高濃度拡散層
９１の上側には第４の金属層５４が形成されており、該
第４の金属層５４は第２の金属配線８２を介して基準電
圧パッドＶＳＰに接続されている。
【００４４】また、ｐ型高濃度拡散層９１の外側には方
形枠状の第４のｎ型高濃度拡散層２４が形成されている
と共に、該第４のｎ型高濃度拡散層２４の上側には第５
の金属層５５が形成されており、該第５の金属層５５
は、第４のｎ型高濃度拡散層２４と、基準電圧Ｖssより
も高い電圧例えば電源電圧Ｖddが印加される高電位パッ
ドＶＤＰとを電気的に接続している。
形枠状の第４のｎ型高濃度拡散層２４が形成されている
と共に、該第４のｎ型高濃度拡散層２４の上側には第５
の金属層５５が形成されており、該第５の金属層５５
は、第４のｎ型高濃度拡散層２４と、基準電圧Ｖssより
も高い電圧例えば電源電圧Ｖddが印加される高電位パッ
ドＶＤＰとを電気的に接続している。
【００４５】ところで、入力回路又は入出力回路から入
力パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加さ
れた場合には、第１のｎ型高濃度拡散層２１又は第１の
ｎ型低濃度拡散層３１からｐ型半導体基板１０に電子が
流れ込む。ｐ型半導体基板１０に電子が流れ込むと、ｐ
型半導体基板１０の電位が変動してしまう恐れがあると
共に、ｐ型半導体基板１０に流れ込んだ電子がｐ型半導
体基板１０に形成されている他の半導体素子にまで拡散
して、該他の半導体素子の誤動作を引き起こす恐れがあ
る。
力パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加さ
れた場合には、第１のｎ型高濃度拡散層２１又は第１の
ｎ型低濃度拡散層３１からｐ型半導体基板１０に電子が
流れ込む。ｐ型半導体基板１０に電子が流れ込むと、ｐ
型半導体基板１０の電位が変動してしまう恐れがあると
共に、ｐ型半導体基板１０に流れ込んだ電子がｐ型半導
体基板１０に形成されている他の半導体素子にまで拡散
して、該他の半導体素子の誤動作を引き起こす恐れがあ
る。
【００４６】ところが、第３の実施形態においては、第
１、第２及び第３のｎ型高濃度拡散層２１、２２、２３
を囲むように形成され、基準電圧パッドＶＳＰに接続さ
れたｐ型高濃度拡散層９１が設けられているため、ｐ型
半導体基板１０に流れ込んだ電子はｐ型高濃度拡散層９
１を介して基準電圧パッドＶＳＰに流出するので、入力
パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加され
た場合でもｐ型半導体基板１０の電位変動を防止するこ
とができる。
１、第２及び第３のｎ型高濃度拡散層２１、２２、２３
を囲むように形成され、基準電圧パッドＶＳＰに接続さ
れたｐ型高濃度拡散層９１が設けられているため、ｐ型
半導体基板１０に流れ込んだ電子はｐ型高濃度拡散層９
１を介して基準電圧パッドＶＳＰに流出するので、入力
パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加され
た場合でもｐ型半導体基板１０の電位変動を防止するこ
とができる。
【００４７】また、第３の実施形態においては、ｐ型高
濃度拡散層９１の外側に、基準電圧Ｖssよりも高い電圧
が印加される高電位パッドＶＤＰに接続された第４のｎ
型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４が
設けられているため、ｐ型半導体基板１０に流れ込んだ
電子は、第４のｎ型高濃度拡散層２４又は第４のｎ型低
濃度拡散層３４の近傍に形成される空乏層を突き抜け
て、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度
拡散層３４に引き込まれた後、高電位パッドＶＤＰに流
出するので、入力パッドＩＮＰに基準電圧Ｖssよりも低
い電圧が印加された場合でも他の半導体素子が誤動作を
起こす事態を防止することができる。この場合、第１の
ｎ型低濃度拡散層３１からｐ型半導体基板１０に流れ込
んだ電子を第４のｎ型低濃度拡散層３４に確実に引き込
むためには、第４のｎ型低濃度拡散層３４は、第１のｎ
型低濃度拡散層３１と同程度以上の深さ持っていること
が好ましい。
濃度拡散層９１の外側に、基準電圧Ｖssよりも高い電圧
が印加される高電位パッドＶＤＰに接続された第４のｎ
型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４が
設けられているため、ｐ型半導体基板１０に流れ込んだ
電子は、第４のｎ型高濃度拡散層２４又は第４のｎ型低
濃度拡散層３４の近傍に形成される空乏層を突き抜け
て、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度
拡散層３４に引き込まれた後、高電位パッドＶＤＰに流
出するので、入力パッドＩＮＰに基準電圧Ｖssよりも低
い電圧が印加された場合でも他の半導体素子が誤動作を
起こす事態を防止することができる。この場合、第１の
ｎ型低濃度拡散層３１からｐ型半導体基板１０に流れ込
んだ電子を第４のｎ型低濃度拡散層３４に確実に引き込
むためには、第４のｎ型低濃度拡散層３４は、第１のｎ
型低濃度拡散層３１と同程度以上の深さ持っていること
が好ましい。
【００４８】尚、第３の実施形態においては、ｐ型高濃
度拡散層９１の外側に第４のｎ型高濃度拡散層２４及び
第４のｎ型低濃度拡散層３４を設けたが、これに代え
て、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度
拡散層３４のみを設けてもよい。この場合にも、第４の
ｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４
は、第１のｎ型低濃度拡散層３１と同程度以上の深さを
持っていることが好ましい。
度拡散層９１の外側に第４のｎ型高濃度拡散層２４及び
第４のｎ型低濃度拡散層３４を設けたが、これに代え
て、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度
拡散層３４のみを設けてもよい。この場合にも、第４の
ｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４
は、第１のｎ型低濃度拡散層３１と同程度以上の深さを
持っていることが好ましい。
【００４９】また、ｐ型高濃度拡散層９１と、第４のｎ
型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４と
は、それぞれが互いに独立して各機能を発揮できるの
で、いずれか一方のみが設けられていてもよい。
型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４と
は、それぞれが互いに独立して各機能を発揮できるの
で、いずれか一方のみが設けられていてもよい。
【００５０】また、第１〜第３の実施形態においては、
第１のｎ型高濃度拡散層２１と第１の金属層５１との間
に高抵抗導電層６０を設けたが、高抵抗導電層６０を設
ける位置は特に限定されず、入力パッドＩＮＰと第１の
ｎ型高濃度拡散層２１との間において第１の金属層５１
と直列に接続されておればよい。また、該高抵抗導電層
６０を設けることなく、第１のｎ型高濃度拡散層２１と
第１の金属層５１とを直接に接続してもよい。
第１のｎ型高濃度拡散層２１と第１の金属層５１との間
に高抵抗導電層６０を設けたが、高抵抗導電層６０を設
ける位置は特に限定されず、入力パッドＩＮＰと第１の
ｎ型高濃度拡散層２１との間において第１の金属層５１
と直列に接続されておればよい。また、該高抵抗導電層
６０を設けることなく、第１のｎ型高濃度拡散層２１と
第１の金属層５１とを直接に接続してもよい。
【００５１】さらに、第１〜第３の実施形態において
は、ｐ型半導体基板１０に、第１のｎ型高濃度拡散層２
１及び第２のｎ型高濃度拡散層２２（又は第３のｎ型高
濃度拡散層２３）並びに第１のｎ型低濃度拡散層３１及
び第２のｎ型低濃度拡散層３２（又は第３のｎ型低濃度
拡散層２３）を設けたが、これに代えて、ｎ型半導体基
板に、第１のｐ型高濃度拡散層及び第２のｐ型高濃度拡
散層（又は第３のｐ型高濃度拡散層）並びに第１のｐ型
低濃度拡散層及び第２のｐ型低濃度拡散層（又は第３の
ｐ型低濃度拡散層）を設けてもよい。
は、ｐ型半導体基板１０に、第１のｎ型高濃度拡散層２
１及び第２のｎ型高濃度拡散層２２（又は第３のｎ型高
濃度拡散層２３）並びに第１のｎ型低濃度拡散層３１及
び第２のｎ型低濃度拡散層３２（又は第３のｎ型低濃度
拡散層２３）を設けたが、これに代えて、ｎ型半導体基
板に、第１のｐ型高濃度拡散層及び第２のｐ型高濃度拡
散層（又は第３のｐ型高濃度拡散層）並びに第１のｐ型
低濃度拡散層及び第２のｐ型低濃度拡散層（又は第３の
ｐ型低濃度拡散層）を設けてもよい。
【００５２】
【発明の効果】本発明の半導体装置によると、半導体基
板の主面に対して垂直な方向の電流経路のインピーダン
スが増大するため、入力パッドに正のサージ電圧が印加
された場合に発生するブレークダウン電流は、第１の高
濃度拡散層の直下の領域に局所的に集中しなくなるの
で、つまり第１の高濃度拡散層を直下方向に流れるブレ
ークダウン電流の電流密度が小さくなるので、第１の高
濃度拡散層と半導体基板との間のＰＮ接合の破壊及び第
１の高濃度拡散層自体の破壊を防止することができる。
板の主面に対して垂直な方向の電流経路のインピーダン
スが増大するため、入力パッドに正のサージ電圧が印加
された場合に発生するブレークダウン電流は、第１の高
濃度拡散層の直下の領域に局所的に集中しなくなるの
で、つまり第１の高濃度拡散層を直下方向に流れるブレ
ークダウン電流の電流密度が小さくなるので、第１の高
濃度拡散層と半導体基板との間のＰＮ接合の破壊及び第
１の高濃度拡散層自体の破壊を防止することができる。
【００５３】また、ブレークダウン電流は、第１の高濃
度拡散層の内部における半導体基板の主面と平行な方向
の電流経路に従来に比べて多く流れるため、半導体基
板、第１の高濃度拡散層及び第２の高濃度拡散層によっ
て形成される寄生バイポーラトランジスタを流れるバイ
ポーラ電流が増加するので、サージ電流を吸収する能力
が向上して、半導体装置のサージ耐圧が向上する。
度拡散層の内部における半導体基板の主面と平行な方向
の電流経路に従来に比べて多く流れるため、半導体基
板、第１の高濃度拡散層及び第２の高濃度拡散層によっ
て形成される寄生バイポーラトランジスタを流れるバイ
ポーラ電流が増加するので、サージ電流を吸収する能力
が向上して、半導体装置のサージ耐圧が向上する。
【００５４】本発明の半導体装置が、第２の高濃度拡散
層の直下の領域に第２導電型の第２の低濃度拡散層を備
えていると、第１の高濃度拡散層及び第１の低濃度拡散
層と、第２の高濃度拡散層及び第２の低濃度拡散層との
対向面積が大きくなるため、寄生バイポーラトランジス
タの形成が容易になるので、バイポーラ電流が増加し、
これによって、サージ電流を吸収する能力がより向上す
る。
層の直下の領域に第２導電型の第２の低濃度拡散層を備
えていると、第１の高濃度拡散層及び第１の低濃度拡散
層と、第２の高濃度拡散層及び第２の低濃度拡散層との
対向面積が大きくなるため、寄生バイポーラトランジス
タの形成が容易になるので、バイポーラ電流が増加し、
これによって、サージ電流を吸収する能力がより向上す
る。
【００５５】本発明の半導体装置が、第１の高濃度拡散
層に対して第２の高濃度拡散層の反対側の領域に形成さ
れ、基準電圧が印加される第２導電型の第３の高濃度拡
散層と、第３の高濃度拡散層の直下の領域に形成された
第２導電型の第３の低濃度拡散層とを備えていると、半
導体基板と、第１の高濃度拡散層及び第１の低濃度拡散
層と、第２の高濃度拡散層及び第２の低濃度拡散層とに
よって、第１の寄生バイポーラトランジスタが構成され
ると共に、半導体基板と、第１の高濃度拡散層及び第１
の低濃度拡散層と、第３の高濃度拡散層及び第３の低濃
度拡散層とによって、第２の寄生バイポーラトランジス
タが構成されるため、入力パッドに正のサージ電圧が印
可された場合、第１及び第２の寄生バイポーラトランジ
スタが作動して、バイポーラ電流が第１の高濃度拡散層
及び第１の低濃度拡散層から両側に流れる。このため、
サージ電流を吸収する能力が倍増するので、半導体装置
のサージ耐圧が大きく向上する。
層に対して第２の高濃度拡散層の反対側の領域に形成さ
れ、基準電圧が印加される第２導電型の第３の高濃度拡
散層と、第３の高濃度拡散層の直下の領域に形成された
第２導電型の第３の低濃度拡散層とを備えていると、半
導体基板と、第１の高濃度拡散層及び第１の低濃度拡散
層と、第２の高濃度拡散層及び第２の低濃度拡散層とに
よって、第１の寄生バイポーラトランジスタが構成され
ると共に、半導体基板と、第１の高濃度拡散層及び第１
の低濃度拡散層と、第３の高濃度拡散層及び第３の低濃
度拡散層とによって、第２の寄生バイポーラトランジス
タが構成されるため、入力パッドに正のサージ電圧が印
可された場合、第１及び第２の寄生バイポーラトランジ
スタが作動して、バイポーラ電流が第１の高濃度拡散層
及び第１の低濃度拡散層から両側に流れる。このため、
サージ電流を吸収する能力が倍増するので、半導体装置
のサージ耐圧が大きく向上する。
【００５６】本発明の半導体装置が、入力パッドと第１
の高濃度拡散層との間において導電層と直列に接続さ
れ、導電層よりも高い抵抗値を持つ高抵抗導電層を備え
ていると、入力パッドと寄生バイポーラトランジスタの
コレクタとの間に抵抗成分が直列に挿入されたことにな
るため、保護回路に流入するサージ電流を抑制できるの
で、第１の高濃度拡散層と半導体基板との間のＰＮ接合
の破壊及び第１の高濃度拡散層自体の破壊をより確実に
防止することができる。
の高濃度拡散層との間において導電層と直列に接続さ
れ、導電層よりも高い抵抗値を持つ高抵抗導電層を備え
ていると、入力パッドと寄生バイポーラトランジスタの
コレクタとの間に抵抗成分が直列に挿入されたことにな
るため、保護回路に流入するサージ電流を抑制できるの
で、第１の高濃度拡散層と半導体基板との間のＰＮ接合
の破壊及び第１の高濃度拡散層自体の破壊をより確実に
防止することができる。
【００５７】本発明の半導体装置において、第１の高濃
度拡散層が、第２の高濃度拡散層と対向する領域から外
側に延びる非対向部を有し、導電層と非対向部とが電気
的に接続されていると、導電層と第１の高濃度拡散層の
非対向部との接続部を経由する電流経路のインピーダン
スが、導電層と第１の高濃度拡散層の対向部との接続部
を経由する電流経路のインピーダンスよりも大きくなる
ため、導電層と第１の高濃度拡散層の非対向部との接続
部を経由する電流経路を流れる電流量が抑制され、該電
流経路における電流集中が緩和される。このため、局所
的な電流集中が回避されるので、導電層と第１の高濃度
拡散層との接続部、及び第１の高濃度拡散層の破壊が防
止され、これによって、半導体装置のサージ耐圧が向上
する。
度拡散層が、第２の高濃度拡散層と対向する領域から外
側に延びる非対向部を有し、導電層と非対向部とが電気
的に接続されていると、導電層と第１の高濃度拡散層の
非対向部との接続部を経由する電流経路のインピーダン
スが、導電層と第１の高濃度拡散層の対向部との接続部
を経由する電流経路のインピーダンスよりも大きくなる
ため、導電層と第１の高濃度拡散層の非対向部との接続
部を経由する電流経路を流れる電流量が抑制され、該電
流経路における電流集中が緩和される。このため、局所
的な電流集中が回避されるので、導電層と第１の高濃度
拡散層との接続部、及び第１の高濃度拡散層の破壊が防
止され、これによって、半導体装置のサージ耐圧が向上
する。
【００５８】本発明の半導体装置が、第１の高濃度拡散
層及び第２の高濃度拡散層を囲む領域に形成され、基準
電圧が印加される第１導電型の高濃度拡散層を備えてい
ると、入力パッドに基準電圧よりも低い電圧が印加さ
れ、半導体基板に電子が流れ込んでも、流れ込んだ電子
は第１導電型の高濃度拡散層を介して基準電圧側に流出
するので、半導体基板の電位変動を防止することができ
る。
層及び第２の高濃度拡散層を囲む領域に形成され、基準
電圧が印加される第１導電型の高濃度拡散層を備えてい
ると、入力パッドに基準電圧よりも低い電圧が印加さ
れ、半導体基板に電子が流れ込んでも、流れ込んだ電子
は第１導電型の高濃度拡散層を介して基準電圧側に流出
するので、半導体基板の電位変動を防止することができ
る。
【００５９】本発明の半導体装置が、第１の高濃度拡散
層及び第２の高濃度拡散層を囲む領域に形成され、基準
電圧よりも高い電圧が印加される第２導電型の不純物拡
散層を備えていると、入力パッドに基準電圧よりも低い
電圧が印加され、半導体基板に電子が流れ込んでも、流
れ込んだ電子は、第２導電型の不純物拡散層に引き込ま
れた後、高電圧側に流出するため、他の半導体素子が誤
動作を起こす事態を防止することができる。
層及び第２の高濃度拡散層を囲む領域に形成され、基準
電圧よりも高い電圧が印加される第２導電型の不純物拡
散層を備えていると、入力パッドに基準電圧よりも低い
電圧が印加され、半導体基板に電子が流れ込んでも、流
れ込んだ電子は、第２導電型の不純物拡散層に引き込ま
れた後、高電圧側に流出するため、他の半導体素子が誤
動作を起こす事態を防止することができる。
【図１】第１の実施形態に係る半導体装置の断面図であ
る。
る。
【図２】第１の実施形態に係る半導体装置により実現さ
れる保護回路の等価回路図である。
れる保護回路の等価回路図である。
【図３】第２の実施形態に係る半導体装置の断面図であ
って、図４のIII −III 線の断面図である。
って、図４のIII −III 線の断面図である。
【図４】第２の実施形態に係る半導体装置の平面図であ
る。
る。
【図５】第３の実施形態に係る半導体装置の断面図であ
って、図６のＶ−Ｖ線の断面図である。
って、図６のＶ−Ｖ線の断面図である。
【図６】第３の実施形態に係る半導体装置の平面図であ
る。
る。
【図７】従来の半導体装置の断面図である。
１０ Ｐ型半導体基板 ２１ 第１のｎ型高濃度拡散層 ２１ａ 非対向部 ２２ 第２のｎ型高濃度拡散層 ２３ 第３のｎ型高濃度拡散層 ２４ 第４のｎ型高濃度拡散層 ３１ 第１のｎ型低濃度拡散層 ３２ 第２のｎ型低濃度拡散層 ３３ 第３のｎ型低濃度拡散層 ３４ 第４のｎ型低濃度拡散層 ４０ フィールド酸化膜 ４１ 第１の層間絶縁膜 ４２ 第２の層間絶縁膜 ５１ 第１の金属層 ５２ 第２の金属層 ５３ 第３の金属層 ５４ 第４の金属層 ５５ 第５の金属層 ６０ 高抵抗導電層 ７１ 第１のコンタクト ７１ａ 非対向部コンタクト ７２ 第２のコンタクト ７３ 第３のコンタクト ８１ 第１の金属配線 ８２ 第２の金属配線 ９１ ｐ型高濃度拡散層 ＩＮＰ 入力パッド ＶＳＰ 基準パッド ＱＰ 寄生バイポーラトランジスタ ＱＰ１ 第１の寄生バイポーラトランジスタ ＱＰ２ 第２の寄生バイポーラトランジスタ
Claims (7)
- 【請求項１】 第１導電型の半導体基板に形成された第
２導電型の第１の高濃度拡散層と、 前記半導体基板に前記第１の高濃度拡散層と間隔をおい
て形成され、基準電圧が印加される第２導電型の第２の
高濃度拡散層と、 入力回路又は入出力回路に入力信号を入力するための入
力パッドと前記第１の高濃度拡散層とを電気的に接続す
る導電層と、 前記半導体基板における前記第１の高濃度拡散層の直下
の領域に形成された第２導電型の第１の低濃度拡散層と
を備えていることを特徴とする半導体装置。 - 【請求項２】 前記半導体基板における前記第２の高濃
度拡散層の直下の領域に形成された第２導電型の第２の
低濃度拡散層をさらに備えていることを特徴とする請求
項１に記載の半導体装置。 - 【請求項３】 前記半導体基板における前記第１の高濃
度拡散層に対して前記第２の高濃度拡散層の反対側の領
域に形成され、基準電圧が印加される第２導電型の第３
の高濃度拡散層と、 前記半導体基板における前記第３の高濃度拡散層の直下
の領域に形成された第２導電型の第３の低濃度拡散層と
をさらに備えていることを特徴とする請求項１に記載の
半導体装置。 - 【請求項４】 前記入力パッドと前記第１の高濃度拡散
層との間において前記導電層と直列に接続するように形
成され、前記導電層よりも高い抵抗値を持つ高抵抗導電
層をさらに備えていることを特徴とする請求項１に記載
の半導体装置。 - 【請求項５】 前記第１の高濃度拡散層は、前記第２の
高濃度拡散層と対向する領域から外側に延びる非対向部
を有し、前記導電層と前記非対向部とは電気的に接続さ
れていることを特徴とする請求項１に記載の半導体装
置。 - 【請求項６】 前記半導体基板における前記第１の高濃
度拡散層及び第２の高濃度拡散層を囲む領域に形成さ
れ、基準電圧が印加される第１導電型の高濃度拡散層を
さらに備えていることを特徴とする請求項１に記載の半
導体装置。 - 【請求項７】 前記半導体基板における前記第１の高濃
度拡散層及び第２の高濃度拡散層を囲む領域に形成さ
れ、基準電圧よりも高い電圧が印加される第２導電型の
不純物拡散層をさらに備えていることを特徴とする請求
項１に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10234499A JP4376348B2 (ja) | 1998-05-18 | 1999-04-09 | 半導体装置 |
| US09/301,354 US6320229B1 (en) | 1998-05-18 | 1999-04-29 | Semiconductor device |
| CN99106236A CN1122309C (zh) | 1998-05-18 | 1999-05-06 | 半导体装置 |
| TW088107689A TW409396B (en) | 1998-05-18 | 1999-05-12 | Semiconductor device |
| KR1019990017726A KR19990088351A (ko) | 1998-05-18 | 1999-05-18 | 반도체장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-134826 | 1998-05-18 | ||
| JP13482698 | 1998-05-18 | ||
| JP10234499A JP4376348B2 (ja) | 1998-05-18 | 1999-04-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040788A true JP2000040788A (ja) | 2000-02-08 |
| JP4376348B2 JP4376348B2 (ja) | 2009-12-02 |
Family
ID=26443051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10234499A Expired - Lifetime JP4376348B2 (ja) | 1998-05-18 | 1999-04-09 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6320229B1 (ja) |
| JP (1) | JP4376348B2 (ja) |
| KR (1) | KR19990088351A (ja) |
| CN (1) | CN1122309C (ja) |
| TW (1) | TW409396B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394134B2 (en) | 2004-04-01 | 2008-07-01 | Seiko Epson Corporation | Semiconductor device with electrostatic discharge protection |
| KR100970437B1 (ko) | 2008-01-24 | 2010-07-15 | 인제대학교 산학협력단 | 고전압 보호회로 |
| WO2013038616A1 (ja) * | 2011-09-16 | 2013-03-21 | パナソニック株式会社 | 半導体集積回路装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3425574B2 (ja) * | 1999-07-19 | 2003-07-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路の入出力保護装置 |
| JP5448584B2 (ja) * | 2008-06-25 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8993373B2 (en) * | 2012-05-04 | 2015-03-31 | Varian Semiconductor Equipment Associates, Inc. | Doping pattern for point contact solar cells |
| CN110504257B (zh) | 2012-11-02 | 2023-12-08 | 罗姆股份有限公司 | 片状电容器、电路组件以及电子设备 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002094B1 (ko) * | 1990-11-30 | 1996-02-10 | 가부시키가이샤 도시바 | 입력보호회로를 갖춘 반도체장치 |
| JPH0563191A (ja) | 1991-08-30 | 1993-03-12 | Nec Corp | 半導体装置 |
| US5293057A (en) * | 1992-08-14 | 1994-03-08 | Micron Technology, Inc. | Electrostatic discharge protection circuit for semiconductor device |
| JP3332123B2 (ja) * | 1994-11-10 | 2002-10-07 | 株式会社東芝 | 入力保護回路及びこれを用いた半導体装置 |
| JP2638571B2 (ja) * | 1995-06-22 | 1997-08-06 | 日本電気株式会社 | 半導体装置の入力保護装置 |
| JPH0982814A (ja) * | 1995-07-10 | 1997-03-28 | Denso Corp | 半導体集積回路装置及びその製造方法 |
| US5780897A (en) * | 1995-11-13 | 1998-07-14 | Digital Equipment Corporation | ESD protection clamp for mixed voltage I/O stages using NMOS transistors |
| JP3596830B2 (ja) * | 1995-11-27 | 2004-12-02 | 株式会社ルネサステクノロジ | 半導体装置の入力保護回路 |
| US5932917A (en) * | 1996-04-19 | 1999-08-03 | Nippon Steel Corporation | Input protective circuit having a diffusion resistance layer |
| KR100188135B1 (en) * | 1996-06-27 | 1999-06-01 | Samsung Electronics Co Ltd | Protection device of semiconductor device |
| JPH1065020A (ja) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | 半導体装置 |
| US6015992A (en) * | 1997-01-03 | 2000-01-18 | Texas Instruments Incorporated | Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits |
| JP3557510B2 (ja) * | 1997-06-30 | 2004-08-25 | 沖電気工業株式会社 | 半導体装置 |
| DE19743240C1 (de) * | 1997-09-30 | 1999-04-01 | Siemens Ag | Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung |
| JP3102391B2 (ja) * | 1997-10-27 | 2000-10-23 | 日本電気株式会社 | 半導体集積回路 |
| US6172404B1 (en) * | 1997-10-31 | 2001-01-09 | Texas Instruments Incorporated | Tuneable holding voltage SCR ESD protection |
| JPH11204304A (ja) * | 1998-01-08 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
| US6034552A (en) * | 1998-04-30 | 2000-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Output ESD protection using dynamic-floating-gate arrangement |
| US6249027B1 (en) * | 1998-06-08 | 2001-06-19 | Sun Microsystems, Inc. | Partially depleted SOI device having a dedicated single body bias means |
| US6184557B1 (en) * | 1999-01-28 | 2001-02-06 | National Semiconductor Corporation | I/O circuit that utilizes a pair of well structures as resistors to delay an ESD event and as diodes for ESD protection |
| US6218740B1 (en) * | 1999-04-08 | 2001-04-17 | Directed Electronics, Inc. | Integration module for supplemental vehicle controllers |
-
1999
- 1999-04-09 JP JP10234499A patent/JP4376348B2/ja not_active Expired - Lifetime
- 1999-04-29 US US09/301,354 patent/US6320229B1/en not_active Expired - Fee Related
- 1999-05-06 CN CN99106236A patent/CN1122309C/zh not_active Expired - Fee Related
- 1999-05-12 TW TW088107689A patent/TW409396B/zh not_active IP Right Cessation
- 1999-05-18 KR KR1019990017726A patent/KR19990088351A/ko not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394134B2 (en) | 2004-04-01 | 2008-07-01 | Seiko Epson Corporation | Semiconductor device with electrostatic discharge protection |
| US8076748B2 (en) | 2004-04-01 | 2011-12-13 | Seiko Epson Corporation | Semiconductor device |
| KR100970437B1 (ko) | 2008-01-24 | 2010-07-15 | 인제대학교 산학협력단 | 고전압 보호회로 |
| WO2013038616A1 (ja) * | 2011-09-16 | 2013-03-21 | パナソニック株式会社 | 半導体集積回路装置 |
| US8994111B2 (en) | 2011-09-16 | 2015-03-31 | Panasonic Corporation | Semiconductor integrated circuit device |
| US9224725B2 (en) | 2011-09-16 | 2015-12-29 | Socionext Inc. | Semiconductor integrated circuit device |
| US9385113B2 (en) | 2011-09-16 | 2016-07-05 | Socionext Inc. | Semiconductor integrated circuit device |
| US9653452B2 (en) | 2011-09-16 | 2017-05-16 | Socionext Inc. | Semiconductor integrated circuit device having an ESD protection circuit |
| US9871033B2 (en) | 2011-09-16 | 2018-01-16 | Socionext Inc. | Semiconductor integrated circuit device |
| US10096593B2 (en) | 2011-09-16 | 2018-10-09 | Socionext Inc. | Semiconductor integrated circuit device having an ESD protection circuit |
| US10446540B2 (en) | 2011-09-16 | 2019-10-15 | Socionext Inc. | Semiconductor integrated circuit device |
| US10658355B2 (en) | 2011-09-16 | 2020-05-19 | Socionext Inc. | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4376348B2 (ja) | 2009-12-02 |
| TW409396B (en) | 2000-10-21 |
| CN1236188A (zh) | 1999-11-24 |
| US6320229B1 (en) | 2001-11-20 |
| KR19990088351A (ko) | 1999-12-27 |
| CN1122309C (zh) | 2003-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JP2006303110A (ja) | 半導体装置 | |
| JP3713490B2 (ja) | 半導体装置 | |
| EP0103306A2 (en) | Semiconductor protective device | |
| JPH1065020A (ja) | 半導体装置 | |
| JP4376348B2 (ja) | 半導体装置 | |
| JPH049378B2 (ja) | ||
| JP2003060059A (ja) | 保護回路および保護素子 | |
| KR100344706B1 (ko) | 반도체 보호 장치 및 그 제조 방법 | |
| JP5023254B2 (ja) | 集積回路の静電荷放電保護 | |
| JP3158534B2 (ja) | 半導体集積回路 | |
| US5990731A (en) | Input/output protection circuit | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| JP2004335634A (ja) | Ｅｓｄ保護ダイオード | |
| JP3577808B2 (ja) | 半導体集積装置 | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JPH06252394A (ja) | 半導体装置 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPS58186959A (ja) | 半導体装置 | |
| JPS6123356A (ja) | 半導体静電破壊防止装置 | |
| JPH06188369A (ja) | 静電気破壊防止層を有する半導体回路 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS6223465B2 (ja) | ||
| JP3135277B2 (ja) | 過電圧保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |