JP2004335634A - Ｅｓｄ保護ダイオード - Google Patents
Ｅｓｄ保護ダイオード Download PDFInfo
- Publication number
- JP2004335634A JP2004335634A JP2003127840A JP2003127840A JP2004335634A JP 2004335634 A JP2004335634 A JP 2004335634A JP 2003127840 A JP2003127840 A JP 2003127840A JP 2003127840 A JP2003127840 A JP 2003127840A JP 2004335634 A JP2004335634 A JP 2004335634A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- esd protection
- protection diode
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】電界集中による発熱に起因した電極材料の融解が抑制された、高いＥＳＤ耐量を有するＥＳＤ保護ダイオードを提供することを目的とする。
【解決手段】ＥＳＤ保護ダイオードにおいて、コレクタ層２の幅を距離ａとし、コレクタ層２のベース層３側の端とコンタクト領域８との距離を距離ｂとした場合、距離ｂが距離ａの半分以上であることを特徴としている。
【選択図】 図１
【解決手段】ＥＳＤ保護ダイオードにおいて、コレクタ層２の幅を距離ａとし、コレクタ層２のベース層３側の端とコンタクト領域８との距離を距離ｂとした場合、距離ｂが距離ａの半分以上であることを特徴としている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、静電気保護回路などに用いられるＥＳＤ保護ダイオードに関する。
【０００２】
【従来の技術】
静電気を蓄積した人体などが半導体装置に触れた場合、電荷が半導体装置の入出力端子を介して内部に放電され、半導体装置内の素子が破壊されることがある。この静電気放電による素子の破壊現象は、静電破壊（ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｅｓｔｒｕｃｔｉｏｎ）と呼ばれる。
【０００３】
このため、半導体装置においては、通常、静電破壊を防止するために、入出力端子と内部回路との間に保護回路が設けられている。この保護回路の構成を示す概略図を図３に示す。
【０００４】
電源電圧Ｖｃｃよりも高い過電圧が入力端子１０２に印加されたときには、ダイオード１０５が正方向に電流を逃し、過電圧を減衰する。また、接地電位ＧＮＤよりも低い過電圧が入力端子１０２に印加されたときには、ダイオード１０７が正方向に電流を逃し、過電圧を減衰する。そして、この減衰された過電圧が抵抗１０３を介して内部回路１０１に入力されることで、内部回路１０１の静電破壊保護が実現されている。この過電圧を減衰するために保護回路内に設けられたダイオード１０５、１０７は、ＥＳＤ保護ダイオードと呼ばれる。
【０００５】
次に、この従来のＥＳＤ保護ダイオードの構造について図１３および図１４を参照して説明する（例えば、特許文献１参照）。図１３は、従来のＥＳＤ保護ダイオードの構造を示す断面図であり、図１４は、従来のＥＳＤ保護ダイオードの構造を示す平面図である。図１４中のＡ−Ａ線に沿った断面図が図１３に対応している。なお、以下では、バイポーラトランジスタのコレクタとベースとによりダイオードを形成した場合を説明する。
【０００６】
Ｎ型シリコン基板２０１の上部にコレクタ層２０２が設けられている。このコレクタ層２０２は、Ｎ型シリコン基板２０１よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板２０１の上部に、Ｐ型のベース層２０３がコレクタ層２０２に離間して設けられている。そして、このベース層２０３の上部に、Ｐ型のベースコンタクト層２０４、および、Ｎ型のエミッタ層２０５が離間して設けられている。また、このコレクタ層２０２とベース層２０３との間には、ＬＯＣＯＳ酸化膜２０６が設けられている。
【０００７】
Ｎ型シリコン基板２０１の上面には、シリコン酸化膜２０７が設けられている。このシリコン酸化膜２０７は、コレクタコンタクト領域２０８、ベースコンタクト領域２０９、および、エミッタコンタクト領域２１０に開口が設けられている。コレクタコンタクト領域２０８には、コレクタ電極２１１がコレクタ層２０２と接続して設けられている。また、ベースコンタクト領域２０９、および、エミッタコンタクト領域２１０には、ベース／エミッタ電極２１２がベースコンタクト層２０４およびエミッタ層２０５と接続して設けられ、これにより、バイポーラトランジスタのベースとエミッタとの電位が等しくなっている。
【０００８】
また、以上に説明した従来のＥＳＤ保護ダイオードにおいては、素子面積を小さくし、かつ、抵抗を低減するため、コレクタコンタクト領域２０８は、コレクタ層２０２のベース層２０３側の端から、コレクタコンタクト領域２０８とコレクタ層２０２との合わせ誤差を考慮した最小寸法で配置されている。
【特許文献１】
実開平４−１３０４３６号公報（第１頁、図２）
【０００９】
【発明が解決しようとする課題】
図３に示した保護回路においては、入力端子１０２に正の電圧が印加されても負の電圧が印加されても、常に、２つのダイオードのうちの１つは順方向動作するが、他の一つのダイオードは逆方向動作する。すなわち、保護回路においてはダイオードの逆方向動作が必然的になされ、図１３および図１４に示したＥＳＤ保護ダイオードのコレクタ−ベース間に逆方向の電圧が印加される。
【００１０】
静電気放電によりコレクタ−ベース間に逆方向の電圧が印加されると、不純物濃度の勾配が急峻なＮ型シリコン基板２０１とコレクタ層２０２との境界のうち、コレクタからベースまでの電流経路上であるコレクタ層２０２のベース層２０３側に電界集中が生じ、この点を起点にして発熱が起こる。
【００１１】
従来のＥＳＤ保護ダイオードにおいては、この発熱によりコレクタ電極２１１の金属材料が融点温度まで達し、コレクタ電極２１１の金属材料がシリコン基板表面に溶け込むことで素子が破壊されるという問題があった。
【００１２】
本発明は、以上の背景からなされたもので、電界集中による発熱に起因した電極材料の融解が抑制された、高いＥＳＤ耐量を有するＥＳＤ保護ダイオードを提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成させるために、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第２の拡散層の上部に設けられた、不純物濃度が前記第２の拡散層の不純物濃度よりも高い第２導電型のコンタクト層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記コンタクト層上の第２のコンタクト領域において前記コンタクト層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００１４】
また、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記第２の拡散層上の第２のコンタクト領域において前記第２の拡散層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下に、本発明に係るＥＳＤ保護ダイオードについての第１の実施の形態を図１乃至７を参照しながら説明する。
【００１６】
まず、本実施の形態に係るＥＳＤ保護ダイオードの構造を図１および図２を参照しながら説明する。図１は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図２は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図である。図２中のＡ−Ａ´線に沿った断面図が図１に対応している。なお、以下においては、半導体基体としてＮ型シリコン基板を例に挙げて説明する。また、以下では、バイポーラトランジスタのコレクタとベースとによりダイオードを形成した場合を説明する。
【００１７】
Ｎ型シリコン基板１の上部にコレクタ層２（第１の拡散層）が設けられている。このコレクタ層２は、Ｎ型シリコン基板１よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板１の上部に、Ｐ型のベース層３（第２の拡散層）がコレクタ層２に離間して設けられている。そして、このベース層３の上部に、Ｐ型のベースコンタクト層４（コンタクト層）、および、Ｎ型のエミッタ層５（第３の拡散層）が離間して設けられている。また、このコレクタ層２とベース層３との間には、素子分離層であるＬＯＣＯＳ酸化膜６が設けられている。コレクタ層２とベース層３との間にＬＯＣＯＳ酸化膜６を設けると、コレクタからベースまでの電流経路をＬＯＣＯＳ酸化膜６の下へと迂回させることで、コレクタ層２とＮ型シリコン基板１との境界における電界集中を緩和し、電界集中による発熱を抑制することができる。
【００１８】
Ｎ型シリコン基板１の上面には、シリコン酸化膜７が設けられている。このシリコン酸化膜７は、コレクタコンタクト領域８（第１のコンタクト領域）、ベースコンタクト領域９（第２のコンタクト領域）、および、エミッタコンタクト領域１０に開口が設けられている。コレクタコンタクト領域８には、コレクタ電極１１（第１の電極）がコレクタ層２と接続して設けられている。また、ベースコンタクト領域９、および、エミッタコンタクト領域１０には、ベース／エミッタ電極１２（第２の電極）がベースコンタクト層４およびエミッタ層５と接続して設けられ、これにより、バイポーラトランジスタのベースとエミッタとの電位が等しくなっている。
【００１９】
ここで、コレクタ層２のコレクタ−ベース方向の幅をａとし、コレクタ層２のベース層３側の端とコレクタコンタクト領域８との距離をｂとすると、距離ｂが距離ａの半分以上となっている。すなわち、コレクタ層２が設けられた領域（以下、コレクタ領域）をベース層３からの距離によりベース層３から遠い領域と近い領域とに二等分した場合、コレクタコンタクト領域８が、コレクタ領域のうちのベース層３から遠い領域に設けられている。
【００２０】
また、以上に説明した本実施の形態に係るＥＳＤ保護ダイオードにおいては、バイポーラトランジスタのＰ型のベース（ベース層３）とＮ型のコレクタ（Ｎ型シリコン基板１およびコレクタ層２）によりダイオードが形成されている。
【００２１】
次に、本実施の形態に係るＥＳＤ保護ダイオードが設けられた保護回路の構成について図３を参照しながら説明する。図３は、本実施の形態に係る保護回路の構成を示す概略図である。
【００２２】
静電気放電から保護しようとする内部回路１０１と入力端子１０２との間に、入力端子１０１から入力される過電圧が直接に内部回路１０１に印加されることを防止する抵抗１０３が設けられている。そして、入力端子１０２と電極１０４との間にダイオード１０５が設けられ、入力端子１０２と電極１０６との間にダイオード１０７が設けられている。また、電極１０４には電源電圧Ｖｃｃが印加され、電極１０６は接地電位ＧＮＤに接地されている。ここで、ダイオード１０５、１０７がＥＳＤ保護ダイオードである。
【００２３】
本実施の形態に係るＥＳＤ保護ダイオードを、図３に示した保護回路においてダイオード１０５として用いる場合には、ベース／エミッタ電極１２を入力端子１０２に接続し、コレクタ電極１１を電極１０４に接続する。一方、ダイオード１０７として用いる場合には、コレクタ電極１１を入力端子１０２に接続し、ベース／エミッタ電極１２を電極１０６に接続する。
【００２４】
次に、本実施の形態に係るＥＳＤ保護ダイオードのＥＳＤ試験結果を図４に示す。斜線を施していないものは、マシンモデル（ＭＭ：Ｍａｃｈｉｎｅ Ｍｏｄｅｌ）により試験したものを示し、斜線を施したものは、人体モデル（ＨＢＭ：Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ）により試験したものを示している。縦軸は、それぞれのモデルにおけるＥＳＤ耐量を示している。なお、このＥＳＤ試験においては、ベース−コレクタ間に対して逆方向に印加する電圧を徐々に上げていき、ＥＳＤ試験前のダイオード特性からダイオード特性が変化した時点の電圧をＥＳＤ耐量としている。また、上述した距離ａと距離ｂとの関係を、本実施の形態に係るＥＳＤ保護ダイオードはｂ／ａ≒０．７８とし、図１３および図１４に示した従来のＥＳＤ保護ダイオードはｂ／ａ≒０．０８としている。従来のＥＳＤ保護ダイオードに比較して、本実施の形態に係るＥＳＤ保護ダイオードは、マシンモデル、人体モデルともに、ＥＳＤ耐量が大幅に向上されている。
【００２５】
静電気放電によりコレクタ−ベース間に逆方向の電圧が印加された場合、不純物濃度の勾配が急峻なコレクタ層２とＮ型シリコン基板１との境界のうち、コレクタからベースまでの電流経路上であるコレクタ層２のベース側に電界集中が生じ、この点を起点にして発熱が起こる。しかし、本実施の形態に係るＥＳＤ保護ダイオードは、発熱の起点となるコレクタ層２のベース側の端からコレクタ電極１１が十分に離間して設けられ、従来のＥＳＤ保護ダイオードに比較して、コレクタ電極１１の金属材料が融解温度まで到達しにくい。このため、本実施の形態に係るＥＳＤ保護ダイオードは、コレクタ電極１１の融解により素子が破壊されにくく、結果的に、高いＥＳＤ耐量を実現している。ＥＳＤ保護ダイオードのＥＳＤ耐量が向上すると、高い過電圧が入力端子１０２に印加された場合にもＥＳＤ保護ダイオードが破壊されることなく過電圧を減衰するため、より静電気の生じやすい環境において、静電気放電による過電圧から内部回路１０１を保護することが可能となる。
【００２６】
また、本実施の形態に係るＥＳＤ保護ダイオードは、バイポーラトランジスタをダイオードとして用いている。このため、回路構成に使用されていない予備のバイポーラトランジスタへの配線の追加により、本実施の形態に係るＥＳＤ保護ダイオードを容易に設けることができる。
【００２７】
次に、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を図５を参照しながら説明する。図５は、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。なお、図５中のＡ−Ａ´線に沿った断面図は図１に示したものと同一である。
【００２８】
コレクタ層２がベース層３を囲んで設けられている。コレクタ層２をベース層３を囲んで設けると、コレクタ層２とＮ型シリコン基板１との接触面積が大きくなり、順方向動作時の電流量を増大させることができる。
【００２９】
次に、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を図６および図７を参照しながら説明する。図６は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図７は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。図７中のＡ−Ａ´線に沿った断面図が図６に対応している。
【００３０】
図１および図２中に示したベース層３およびベースコンタクト層４に代えて、ベース層１３（第２の拡散層）が設けられている。そして、ベースコンタクト領域９、および、エミッタコンタクト領域１０には、ベース／エミッタ電極１２（第２の電極）がベース層１３およびエミッタ層５と接続して設けられている。なお、ベース層１３の不純物濃度は、ベース層１３とベース／エミッタ電極１２とのコンタクト抵抗を低減するため、ベース層３の不純物濃度よりも高くする方が望ましい。
【００３１】
なお、本実施の形態の説明においては、本実施の形態に係るＥＳＤ保護ダイオードが設けられる保護回路の構成を図３に示しているが、保護回路の回路構成は、これに限られない。
【００３２】
また、本実施の形態においては、Ｎ型シリコン基板１を半導体基体としているが、これに限られない。例えば、Ｐ型シリコン基板を半導体基体としても構わない。この場合、各層の導電型を反対にすることにより、本実施の形態に説明した場合と同様の効果が得られる。また、Ｎ型シリコン基板１の上部にＰ型埋め込み層を設け、このＰ型埋め込み層の上に形成したＮ型エピタキシャル層を半導体基体としても構わない。
【００３３】
更に、本実施の形態においては、エミッタとベースとの電位を共通としているが、これに限られない。例えば、本実施の形態においてエミッタとベースとを等電位としない場合でも、以上に説明したバイポーラトランジスタはダイオードとして動作し、本実施の形態と同様の効果を得ることができる。
【００３４】
更に、本実施の形態においては、コレクタコンタクト領域８が複数箇所に設けられ、コレクタ電極１１がコレクタ層２と複数箇所において接続しているが、これに限られない。コレクタコンタクト領域８が１箇所にのみ設けられ、コレクタ電極１１がコレクタ層２と１箇所において接続していても構わない。
【００３５】
更に、本実施の形態においては、コレクタ電極１１の電極材料を金属材料としているが、これに限られない。
（第２の実施の形態）
以下に、本発明に係るＥＳＤ保護ダイオードについての第２の実施の形態を図８乃至１２を参照しながら説明する。なお、本実施の形態に係るＥＳＤ保護ダイオードも、第１の実施の形態同様、図３に例示した保護回路内に設けられる。
【００３６】
まず、本実施の形態に係るＥＳＤ保護ダイオードの構造を図８および図９を参照しながら説明する。図８は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図９は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図である。図９中のＡ−Ａ´線に沿った断面図が図８に対応している。
【００３７】
Ｎ型シリコン基板１４の上部にＮ型拡散層１５（第１の拡散層）が設けられている。このＮ型拡散層１５は、Ｎ型シリコン基板１４よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板１４の上部に、Ｐ型拡散層１６（第２の拡散層）がＮ型拡散層１５に離間して設けられている。
【００３８】
Ｎ型シリコン基板１４の上面には、シリコン酸化膜１７が設けられている。このシリコン酸化膜１７は、コンタクト領域１８、１９に開口が設けられている。コンタクト領域１８（第１のコンタクト領域）には、電極２０（第１の電極）がＮ型拡散層１５と接続して設けられ、コンタクト領域１９（第２のコンタクト領域）には、電極２１（第２の電極）がＰ型拡散層１６と接続して設けられている。
【００３９】
ここで、Ｎ型拡散層１５の幅をａとし、Ｎ型拡散層１５のＰ型拡散層１６側の端とコンタクト領域との距離をｂとすると、距離ｂが距離ａの半分以上となっている。すなわち、Ｎ型拡散層１５が設けられた領域（以下、Ｎ＋半導体領域）をＰ型拡散層１６からの距離によりＰ型拡散層から遠い領域と近い領域とに二等分した場合、電極２０が、Ｎ＋半導体領域のうちのＰ型拡散層１６から遠い領域に設けられている。
【００４０】
また、本実施の形態に係るＥＳＤ保護ダイオードを、図１に例示した保護回路においてダイオード１０５として用いる場合には、電極２１を入力端子１０２に接続し、電極２０を電極１０４に接続する。一方、ダイオード１０７として用いる場合には、電極２０を入力端子１０２に接続し、電極２１を電極１０６に接続する。
【００４１】
以上において説明した本実施の形態に係るＥＳＤ保護ダイオードは、発熱の起点となるＮ型拡散層１５のＰ型拡散層１６側の端から電極２０が十分に離間して設けられている。このため、本実施の形態に係るＥＳＤ保護ダイオードは、第１の実施の形態と同様の効果を得ることができる。
【００４２】
また、本実施の形態に係るＥＳＤ保護ダイオードは、バイポーラトランジスタをダイオードとして用いる場合に比較して、素子面積を小さくすることができる。
【００４３】
次に、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を図１０を参照しながら説明する。図１０は、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。なお、図１０中のＡ−Ａ´線に沿った断面図は図８に示したものと同一である。
【００４４】
Ｎ型拡散層１５がＰ型拡散層１６を囲んで設けられている。Ｎ型拡散層１５をＰ型拡散層１６を囲んで設けると、Ｎ型拡散層１５とＮ型シリコン基板１４との接触面積が大きくなり、順方向動作時の電流量を増大させることができる。
【００４５】
次に、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を図１１および図１２を参照しながら説明する。図１１は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図１２は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。図１２中のＡ−Ａ´線に沿った断面図が図１１に対応している。
【００４６】
図８および図９中に示したＰ型拡散層１６に代えて、Ｐ型拡散層２２（第２の拡散層）およびコンタクト層２３が設けられている。そして、コンタクト領域１９には、電極２１（第２の電極）がコンタクト層２３と接続して設けられている。ここで、コンタクト層２３は、Ｐ型拡散層２２よりも不純物濃度が高いＰ型である。
【００４７】
なお、本実施の形態においては、Ｎ型シリコン基板１を半導体基体としているが、第１の実施の形態同様、これに限られない。例えば、Ｎ型シリコン基板１の上部に設けられたＰ型の拡散層を半導体基体としても構わない。
【００４８】
また、本実施の形態においては、Ｎ型拡散層１５とＰ型拡散層１６との間に素子分離層を設けていないが、第１の実施の形態におけるＬＯＣＯＳ酸化膜６のような素子分離層をＮ型拡散層１５とＰ型拡散層１６との間に設けてもよい。Ｎ型拡散層１５とＰ型拡散層１６との間に素子分離層を設けると、Ｎ型拡散層１５からＰ型拡散層１６までの電流経路を素子分離層の下へと迂回させることで、Ｎ型拡散層１５とＮ型シリコン基板１４との境界における電界集中を緩和し、電界集中による発熱を抑制することができる。
【００４９】
更に、本実施の形態においては、コンタクト領域１８が複数箇所に設けられ、電極２０がＮ型拡散層１５と複数箇所において接続しているが、これに限られない。コンタクト領域１８が１箇所にのみ設けられ、電極２０がＮ型拡散層１５と１箇所において接続していても構わない。
【００５０】
更に、本実施の形態においては、コレクタ電極１１の電極材料を金属材料としているが、第１の実施の形態同様、これに限られない。
【００５１】
本発明は、実施段階ではその要旨を変更しない範囲で種々に変形することが可能である。
【００５２】
以上、詳述したように、本発明に係るＥＳＤ保護ダイオードの特徴をまとめると以下の通りになる。
【００５３】
本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第２の拡散層の上部に設けられた、不純物濃度が前記第２の拡散層の不純物濃度よりも高い第２導電型のコンタクト層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記コンタクト層上の第２のコンタクト領域において前記コンタクト層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００５４】
また、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記第２の拡散層上の第２のコンタクト領域において前記第２の拡散層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００５５】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第２の拡散層の上部に設けられた第１導電型の第３の拡散層を更に具備することを特徴としている。
【００５６】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第１の拡散層と前記第２の拡散層との間に設けられた素子分離層を更に具備することを特徴としている。
【００５７】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第１の拡散層が前記第２の拡散層を囲んで設けられたことを特徴としている。
【００５８】
【発明の効果】
本発明によれば、電界集中による発熱に起因した電極材料の融解が抑制された、高いＥＳＤ耐量を有するＥＳＤ保護ダイオードを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図２】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図３】本発明の第１の実施の形態に係る保護回路の構成を示す概略図。
【図４】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの静電破壊試験結果を示すグラフ。
【図５】本発明の第１の実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図６】本発明の第１の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図７】本発明の第１の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図８】本発明の第２の実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図９】本発明の第２の実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１０】本発明の第２の実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１１】本発明の第２の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図１２】本発明の第２の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１３】従来のＥＳＤ保護ダイオードの構造を示す断面図。
【図１４】従来のＥＳＤ保護ダイオードの構造を示す平面図。
【符号の説明】
１、１４…Ｎ型シリコン基板
２…コレクタ層
３…ベース層
４…ベースコンタクト層
５…エミッタ層
６…ＬＯＣＯＳ酸化膜
７…シリコン酸化膜
８…コレクタコンタクト領域
９…ベースコンタクト領域
１０…エミッタコンタクト領域
１１…コレクタ電極
１２…ベース／エミッタ電極
１５…Ｎ型拡散層
１６、２２…Ｐ型拡散層
１７…シリコン酸化膜
１８、１９…コンタクト領域
２０、２１…電極
２３…コンタクト層
１０１…内部回路
１０２…入力端子
１０３…抵抗
１０４、１０６…電極
１０５、１０７…ダイオード
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、静電気保護回路などに用いられるＥＳＤ保護ダイオードに関する。
【０００２】
【従来の技術】
静電気を蓄積した人体などが半導体装置に触れた場合、電荷が半導体装置の入出力端子を介して内部に放電され、半導体装置内の素子が破壊されることがある。この静電気放電による素子の破壊現象は、静電破壊（ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｅｓｔｒｕｃｔｉｏｎ）と呼ばれる。
【０００３】
このため、半導体装置においては、通常、静電破壊を防止するために、入出力端子と内部回路との間に保護回路が設けられている。この保護回路の構成を示す概略図を図３に示す。
【０００４】
電源電圧Ｖｃｃよりも高い過電圧が入力端子１０２に印加されたときには、ダイオード１０５が正方向に電流を逃し、過電圧を減衰する。また、接地電位ＧＮＤよりも低い過電圧が入力端子１０２に印加されたときには、ダイオード１０７が正方向に電流を逃し、過電圧を減衰する。そして、この減衰された過電圧が抵抗１０３を介して内部回路１０１に入力されることで、内部回路１０１の静電破壊保護が実現されている。この過電圧を減衰するために保護回路内に設けられたダイオード１０５、１０７は、ＥＳＤ保護ダイオードと呼ばれる。
【０００５】
次に、この従来のＥＳＤ保護ダイオードの構造について図１３および図１４を参照して説明する（例えば、特許文献１参照）。図１３は、従来のＥＳＤ保護ダイオードの構造を示す断面図であり、図１４は、従来のＥＳＤ保護ダイオードの構造を示す平面図である。図１４中のＡ−Ａ線に沿った断面図が図１３に対応している。なお、以下では、バイポーラトランジスタのコレクタとベースとによりダイオードを形成した場合を説明する。
【０００６】
Ｎ型シリコン基板２０１の上部にコレクタ層２０２が設けられている。このコレクタ層２０２は、Ｎ型シリコン基板２０１よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板２０１の上部に、Ｐ型のベース層２０３がコレクタ層２０２に離間して設けられている。そして、このベース層２０３の上部に、Ｐ型のベースコンタクト層２０４、および、Ｎ型のエミッタ層２０５が離間して設けられている。また、このコレクタ層２０２とベース層２０３との間には、ＬＯＣＯＳ酸化膜２０６が設けられている。
【０００７】
Ｎ型シリコン基板２０１の上面には、シリコン酸化膜２０７が設けられている。このシリコン酸化膜２０７は、コレクタコンタクト領域２０８、ベースコンタクト領域２０９、および、エミッタコンタクト領域２１０に開口が設けられている。コレクタコンタクト領域２０８には、コレクタ電極２１１がコレクタ層２０２と接続して設けられている。また、ベースコンタクト領域２０９、および、エミッタコンタクト領域２１０には、ベース／エミッタ電極２１２がベースコンタクト層２０４およびエミッタ層２０５と接続して設けられ、これにより、バイポーラトランジスタのベースとエミッタとの電位が等しくなっている。
【０００８】
また、以上に説明した従来のＥＳＤ保護ダイオードにおいては、素子面積を小さくし、かつ、抵抗を低減するため、コレクタコンタクト領域２０８は、コレクタ層２０２のベース層２０３側の端から、コレクタコンタクト領域２０８とコレクタ層２０２との合わせ誤差を考慮した最小寸法で配置されている。
【特許文献１】
実開平４−１３０４３６号公報（第１頁、図２）
【０００９】
【発明が解決しようとする課題】
図３に示した保護回路においては、入力端子１０２に正の電圧が印加されても負の電圧が印加されても、常に、２つのダイオードのうちの１つは順方向動作するが、他の一つのダイオードは逆方向動作する。すなわち、保護回路においてはダイオードの逆方向動作が必然的になされ、図１３および図１４に示したＥＳＤ保護ダイオードのコレクタ−ベース間に逆方向の電圧が印加される。
【００１０】
静電気放電によりコレクタ−ベース間に逆方向の電圧が印加されると、不純物濃度の勾配が急峻なＮ型シリコン基板２０１とコレクタ層２０２との境界のうち、コレクタからベースまでの電流経路上であるコレクタ層２０２のベース層２０３側に電界集中が生じ、この点を起点にして発熱が起こる。
【００１１】
従来のＥＳＤ保護ダイオードにおいては、この発熱によりコレクタ電極２１１の金属材料が融点温度まで達し、コレクタ電極２１１の金属材料がシリコン基板表面に溶け込むことで素子が破壊されるという問題があった。
【００１２】
本発明は、以上の背景からなされたもので、電界集中による発熱に起因した電極材料の融解が抑制された、高いＥＳＤ耐量を有するＥＳＤ保護ダイオードを提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成させるために、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第２の拡散層の上部に設けられた、不純物濃度が前記第２の拡散層の不純物濃度よりも高い第２導電型のコンタクト層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記コンタクト層上の第２のコンタクト領域において前記コンタクト層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００１４】
また、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記第２の拡散層上の第２のコンタクト領域において前記第２の拡散層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下に、本発明に係るＥＳＤ保護ダイオードについての第１の実施の形態を図１乃至７を参照しながら説明する。
【００１６】
まず、本実施の形態に係るＥＳＤ保護ダイオードの構造を図１および図２を参照しながら説明する。図１は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図２は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図である。図２中のＡ−Ａ´線に沿った断面図が図１に対応している。なお、以下においては、半導体基体としてＮ型シリコン基板を例に挙げて説明する。また、以下では、バイポーラトランジスタのコレクタとベースとによりダイオードを形成した場合を説明する。
【００１７】
Ｎ型シリコン基板１の上部にコレクタ層２（第１の拡散層）が設けられている。このコレクタ層２は、Ｎ型シリコン基板１よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板１の上部に、Ｐ型のベース層３（第２の拡散層）がコレクタ層２に離間して設けられている。そして、このベース層３の上部に、Ｐ型のベースコンタクト層４（コンタクト層）、および、Ｎ型のエミッタ層５（第３の拡散層）が離間して設けられている。また、このコレクタ層２とベース層３との間には、素子分離層であるＬＯＣＯＳ酸化膜６が設けられている。コレクタ層２とベース層３との間にＬＯＣＯＳ酸化膜６を設けると、コレクタからベースまでの電流経路をＬＯＣＯＳ酸化膜６の下へと迂回させることで、コレクタ層２とＮ型シリコン基板１との境界における電界集中を緩和し、電界集中による発熱を抑制することができる。
【００１８】
Ｎ型シリコン基板１の上面には、シリコン酸化膜７が設けられている。このシリコン酸化膜７は、コレクタコンタクト領域８（第１のコンタクト領域）、ベースコンタクト領域９（第２のコンタクト領域）、および、エミッタコンタクト領域１０に開口が設けられている。コレクタコンタクト領域８には、コレクタ電極１１（第１の電極）がコレクタ層２と接続して設けられている。また、ベースコンタクト領域９、および、エミッタコンタクト領域１０には、ベース／エミッタ電極１２（第２の電極）がベースコンタクト層４およびエミッタ層５と接続して設けられ、これにより、バイポーラトランジスタのベースとエミッタとの電位が等しくなっている。
【００１９】
ここで、コレクタ層２のコレクタ−ベース方向の幅をａとし、コレクタ層２のベース層３側の端とコレクタコンタクト領域８との距離をｂとすると、距離ｂが距離ａの半分以上となっている。すなわち、コレクタ層２が設けられた領域（以下、コレクタ領域）をベース層３からの距離によりベース層３から遠い領域と近い領域とに二等分した場合、コレクタコンタクト領域８が、コレクタ領域のうちのベース層３から遠い領域に設けられている。
【００２０】
また、以上に説明した本実施の形態に係るＥＳＤ保護ダイオードにおいては、バイポーラトランジスタのＰ型のベース（ベース層３）とＮ型のコレクタ（Ｎ型シリコン基板１およびコレクタ層２）によりダイオードが形成されている。
【００２１】
次に、本実施の形態に係るＥＳＤ保護ダイオードが設けられた保護回路の構成について図３を参照しながら説明する。図３は、本実施の形態に係る保護回路の構成を示す概略図である。
【００２２】
静電気放電から保護しようとする内部回路１０１と入力端子１０２との間に、入力端子１０１から入力される過電圧が直接に内部回路１０１に印加されることを防止する抵抗１０３が設けられている。そして、入力端子１０２と電極１０４との間にダイオード１０５が設けられ、入力端子１０２と電極１０６との間にダイオード１０７が設けられている。また、電極１０４には電源電圧Ｖｃｃが印加され、電極１０６は接地電位ＧＮＤに接地されている。ここで、ダイオード１０５、１０７がＥＳＤ保護ダイオードである。
【００２３】
本実施の形態に係るＥＳＤ保護ダイオードを、図３に示した保護回路においてダイオード１０５として用いる場合には、ベース／エミッタ電極１２を入力端子１０２に接続し、コレクタ電極１１を電極１０４に接続する。一方、ダイオード１０７として用いる場合には、コレクタ電極１１を入力端子１０２に接続し、ベース／エミッタ電極１２を電極１０６に接続する。
【００２４】
次に、本実施の形態に係るＥＳＤ保護ダイオードのＥＳＤ試験結果を図４に示す。斜線を施していないものは、マシンモデル（ＭＭ：Ｍａｃｈｉｎｅ Ｍｏｄｅｌ）により試験したものを示し、斜線を施したものは、人体モデル（ＨＢＭ：Ｈｕｍａｎ Ｂｏｄｙ Ｍｏｄｅｌ）により試験したものを示している。縦軸は、それぞれのモデルにおけるＥＳＤ耐量を示している。なお、このＥＳＤ試験においては、ベース−コレクタ間に対して逆方向に印加する電圧を徐々に上げていき、ＥＳＤ試験前のダイオード特性からダイオード特性が変化した時点の電圧をＥＳＤ耐量としている。また、上述した距離ａと距離ｂとの関係を、本実施の形態に係るＥＳＤ保護ダイオードはｂ／ａ≒０．７８とし、図１３および図１４に示した従来のＥＳＤ保護ダイオードはｂ／ａ≒０．０８としている。従来のＥＳＤ保護ダイオードに比較して、本実施の形態に係るＥＳＤ保護ダイオードは、マシンモデル、人体モデルともに、ＥＳＤ耐量が大幅に向上されている。
【００２５】
静電気放電によりコレクタ−ベース間に逆方向の電圧が印加された場合、不純物濃度の勾配が急峻なコレクタ層２とＮ型シリコン基板１との境界のうち、コレクタからベースまでの電流経路上であるコレクタ層２のベース側に電界集中が生じ、この点を起点にして発熱が起こる。しかし、本実施の形態に係るＥＳＤ保護ダイオードは、発熱の起点となるコレクタ層２のベース側の端からコレクタ電極１１が十分に離間して設けられ、従来のＥＳＤ保護ダイオードに比較して、コレクタ電極１１の金属材料が融解温度まで到達しにくい。このため、本実施の形態に係るＥＳＤ保護ダイオードは、コレクタ電極１１の融解により素子が破壊されにくく、結果的に、高いＥＳＤ耐量を実現している。ＥＳＤ保護ダイオードのＥＳＤ耐量が向上すると、高い過電圧が入力端子１０２に印加された場合にもＥＳＤ保護ダイオードが破壊されることなく過電圧を減衰するため、より静電気の生じやすい環境において、静電気放電による過電圧から内部回路１０１を保護することが可能となる。
【００２６】
また、本実施の形態に係るＥＳＤ保護ダイオードは、バイポーラトランジスタをダイオードとして用いている。このため、回路構成に使用されていない予備のバイポーラトランジスタへの配線の追加により、本実施の形態に係るＥＳＤ保護ダイオードを容易に設けることができる。
【００２７】
次に、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を図５を参照しながら説明する。図５は、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。なお、図５中のＡ−Ａ´線に沿った断面図は図１に示したものと同一である。
【００２８】
コレクタ層２がベース層３を囲んで設けられている。コレクタ層２をベース層３を囲んで設けると、コレクタ層２とＮ型シリコン基板１との接触面積が大きくなり、順方向動作時の電流量を増大させることができる。
【００２９】
次に、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を図６および図７を参照しながら説明する。図６は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図７は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。図７中のＡ−Ａ´線に沿った断面図が図６に対応している。
【００３０】
図１および図２中に示したベース層３およびベースコンタクト層４に代えて、ベース層１３（第２の拡散層）が設けられている。そして、ベースコンタクト領域９、および、エミッタコンタクト領域１０には、ベース／エミッタ電極１２（第２の電極）がベース層１３およびエミッタ層５と接続して設けられている。なお、ベース層１３の不純物濃度は、ベース層１３とベース／エミッタ電極１２とのコンタクト抵抗を低減するため、ベース層３の不純物濃度よりも高くする方が望ましい。
【００３１】
なお、本実施の形態の説明においては、本実施の形態に係るＥＳＤ保護ダイオードが設けられる保護回路の構成を図３に示しているが、保護回路の回路構成は、これに限られない。
【００３２】
また、本実施の形態においては、Ｎ型シリコン基板１を半導体基体としているが、これに限られない。例えば、Ｐ型シリコン基板を半導体基体としても構わない。この場合、各層の導電型を反対にすることにより、本実施の形態に説明した場合と同様の効果が得られる。また、Ｎ型シリコン基板１の上部にＰ型埋め込み層を設け、このＰ型埋め込み層の上に形成したＮ型エピタキシャル層を半導体基体としても構わない。
【００３３】
更に、本実施の形態においては、エミッタとベースとの電位を共通としているが、これに限られない。例えば、本実施の形態においてエミッタとベースとを等電位としない場合でも、以上に説明したバイポーラトランジスタはダイオードとして動作し、本実施の形態と同様の効果を得ることができる。
【００３４】
更に、本実施の形態においては、コレクタコンタクト領域８が複数箇所に設けられ、コレクタ電極１１がコレクタ層２と複数箇所において接続しているが、これに限られない。コレクタコンタクト領域８が１箇所にのみ設けられ、コレクタ電極１１がコレクタ層２と１箇所において接続していても構わない。
【００３５】
更に、本実施の形態においては、コレクタ電極１１の電極材料を金属材料としているが、これに限られない。
（第２の実施の形態）
以下に、本発明に係るＥＳＤ保護ダイオードについての第２の実施の形態を図８乃至１２を参照しながら説明する。なお、本実施の形態に係るＥＳＤ保護ダイオードも、第１の実施の形態同様、図３に例示した保護回路内に設けられる。
【００３６】
まず、本実施の形態に係るＥＳＤ保護ダイオードの構造を図８および図９を参照しながら説明する。図８は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図９は、本実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図である。図９中のＡ−Ａ´線に沿った断面図が図８に対応している。
【００３７】
Ｎ型シリコン基板１４の上部にＮ型拡散層１５（第１の拡散層）が設けられている。このＮ型拡散層１５は、Ｎ型シリコン基板１４よりも不純物濃度が高いＮ型である。また、Ｎ型シリコン基板１４の上部に、Ｐ型拡散層１６（第２の拡散層）がＮ型拡散層１５に離間して設けられている。
【００３８】
Ｎ型シリコン基板１４の上面には、シリコン酸化膜１７が設けられている。このシリコン酸化膜１７は、コンタクト領域１８、１９に開口が設けられている。コンタクト領域１８（第１のコンタクト領域）には、電極２０（第１の電極）がＮ型拡散層１５と接続して設けられ、コンタクト領域１９（第２のコンタクト領域）には、電極２１（第２の電極）がＰ型拡散層１６と接続して設けられている。
【００３９】
ここで、Ｎ型拡散層１５の幅をａとし、Ｎ型拡散層１５のＰ型拡散層１６側の端とコンタクト領域との距離をｂとすると、距離ｂが距離ａの半分以上となっている。すなわち、Ｎ型拡散層１５が設けられた領域（以下、Ｎ＋半導体領域）をＰ型拡散層１６からの距離によりＰ型拡散層から遠い領域と近い領域とに二等分した場合、電極２０が、Ｎ＋半導体領域のうちのＰ型拡散層１６から遠い領域に設けられている。
【００４０】
また、本実施の形態に係るＥＳＤ保護ダイオードを、図１に例示した保護回路においてダイオード１０５として用いる場合には、電極２１を入力端子１０２に接続し、電極２０を電極１０４に接続する。一方、ダイオード１０７として用いる場合には、電極２０を入力端子１０２に接続し、電極２１を電極１０６に接続する。
【００４１】
以上において説明した本実施の形態に係るＥＳＤ保護ダイオードは、発熱の起点となるＮ型拡散層１５のＰ型拡散層１６側の端から電極２０が十分に離間して設けられている。このため、本実施の形態に係るＥＳＤ保護ダイオードは、第１の実施の形態と同様の効果を得ることができる。
【００４２】
また、本実施の形態に係るＥＳＤ保護ダイオードは、バイポーラトランジスタをダイオードとして用いる場合に比較して、素子面積を小さくすることができる。
【００４３】
次に、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を図１０を参照しながら説明する。図１０は、本実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。なお、図１０中のＡ−Ａ´線に沿った断面図は図８に示したものと同一である。
【００４４】
Ｎ型拡散層１５がＰ型拡散層１６を囲んで設けられている。Ｎ型拡散層１５をＰ型拡散層１６を囲んで設けると、Ｎ型拡散層１５とＮ型シリコン基板１４との接触面積が大きくなり、順方向動作時の電流量を増大させることができる。
【００４５】
次に、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を図１１および図１２を参照しながら説明する。図１１は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図であり、図１２は、本実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図である。図１２中のＡ−Ａ´線に沿った断面図が図１１に対応している。
【００４６】
図８および図９中に示したＰ型拡散層１６に代えて、Ｐ型拡散層２２（第２の拡散層）およびコンタクト層２３が設けられている。そして、コンタクト領域１９には、電極２１（第２の電極）がコンタクト層２３と接続して設けられている。ここで、コンタクト層２３は、Ｐ型拡散層２２よりも不純物濃度が高いＰ型である。
【００４７】
なお、本実施の形態においては、Ｎ型シリコン基板１を半導体基体としているが、第１の実施の形態同様、これに限られない。例えば、Ｎ型シリコン基板１の上部に設けられたＰ型の拡散層を半導体基体としても構わない。
【００４８】
また、本実施の形態においては、Ｎ型拡散層１５とＰ型拡散層１６との間に素子分離層を設けていないが、第１の実施の形態におけるＬＯＣＯＳ酸化膜６のような素子分離層をＮ型拡散層１５とＰ型拡散層１６との間に設けてもよい。Ｎ型拡散層１５とＰ型拡散層１６との間に素子分離層を設けると、Ｎ型拡散層１５からＰ型拡散層１６までの電流経路を素子分離層の下へと迂回させることで、Ｎ型拡散層１５とＮ型シリコン基板１４との境界における電界集中を緩和し、電界集中による発熱を抑制することができる。
【００４９】
更に、本実施の形態においては、コンタクト領域１８が複数箇所に設けられ、電極２０がＮ型拡散層１５と複数箇所において接続しているが、これに限られない。コンタクト領域１８が１箇所にのみ設けられ、電極２０がＮ型拡散層１５と１箇所において接続していても構わない。
【００５０】
更に、本実施の形態においては、コレクタ電極１１の電極材料を金属材料としているが、第１の実施の形態同様、これに限られない。
【００５１】
本発明は、実施段階ではその要旨を変更しない範囲で種々に変形することが可能である。
【００５２】
以上、詳述したように、本発明に係るＥＳＤ保護ダイオードの特徴をまとめると以下の通りになる。
【００５３】
本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第２の拡散層の上部に設けられた、不純物濃度が前記第２の拡散層の不純物濃度よりも高い第２導電型のコンタクト層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記コンタクト層上の第２のコンタクト領域において前記コンタクト層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００５４】
また、本発明に係るＥＳＤ保護ダイオードは、第１導電型の半導体基体と、前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、前記第２の拡散層上の第２のコンタクト領域において前記第２の拡散層と接続して設けられた第２の電極とを具備し、前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴としている。
【００５５】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第２の拡散層の上部に設けられた第１導電型の第３の拡散層を更に具備することを特徴としている。
【００５６】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第１の拡散層と前記第２の拡散層との間に設けられた素子分離層を更に具備することを特徴としている。
【００５７】
更に、本発明に係るＥＳＤ保護ダイオードは、前記第１の拡散層が前記第２の拡散層を囲んで設けられたことを特徴としている。
【００５８】
【発明の効果】
本発明によれば、電界集中による発熱に起因した電極材料の融解が抑制された、高いＥＳＤ耐量を有するＥＳＤ保護ダイオードを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図２】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図３】本発明の第１の実施の形態に係る保護回路の構成を示す概略図。
【図４】本発明の第１の実施の形態に係るＥＳＤ保護ダイオードの静電破壊試験結果を示すグラフ。
【図５】本発明の第１の実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図６】本発明の第１の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図７】本発明の第１の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図８】本発明の第２の実施の形態に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図９】本発明の第２の実施の形態に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１０】本発明の第２の実施の形態の第１の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１１】本発明の第２の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す断面図。
【図１２】本発明の第２の実施の形態の第２の変形例に係るＥＳＤ保護ダイオードの構造を示す平面図。
【図１３】従来のＥＳＤ保護ダイオードの構造を示す断面図。
【図１４】従来のＥＳＤ保護ダイオードの構造を示す平面図。
【符号の説明】
１、１４…Ｎ型シリコン基板
２…コレクタ層
３…ベース層
４…ベースコンタクト層
５…エミッタ層
６…ＬＯＣＯＳ酸化膜
７…シリコン酸化膜
８…コレクタコンタクト領域
９…ベースコンタクト領域
１０…エミッタコンタクト領域
１１…コレクタ電極
１２…ベース／エミッタ電極
１５…Ｎ型拡散層
１６、２２…Ｐ型拡散層
１７…シリコン酸化膜
１８、１９…コンタクト領域
２０、２１…電極
２３…コンタクト層
１０１…内部回路
１０２…入力端子
１０３…抵抗
１０４、１０６…電極
１０５、１０７…ダイオード
Claims (5)
- 第１導電型の半導体基体と、
前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、
前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、
前記第２の拡散層の上部に設けられた、不純物濃度が前記第２の拡散層の不純物濃度よりも高い第２導電型のコンタクト層と、
前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、
前記コンタクト層上の第２のコンタクト領域において前記コンタクト層と接続して設けられた第２の電極とを具備し、
前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴とするＥＳＤ保護ダイオード。 - 第１導電型の半導体基体と、
前記半導体基体の上部に設けられた、不純物濃度が前記半導体基体の不純物濃度よりも高い第１導電型の第１の拡散層と、
前記半導体基体の上部において前記第１の拡散層に離間して設けられた第２導電型の第２の拡散層と、
前記第１の拡散層上の第１のコンタクト領域において前記第１の拡散層と接続して設けられた第１の電極と、
前記第２の拡散層上の第２のコンタクト領域において前記第２の拡散層と接続して設けられた第２の電極とを具備し、
前記第１の拡散層の幅を距離ａとし、前記第１の拡散層の前記第２の拡散層側の端と前記第１のコンタクト領域との距離を距離ｂとした場合、前記距離ｂが前記距離ａの半分以上であることを特徴とするＥＳＤ保護ダイオード。 - 前記第２の拡散層の上部に設けられた第１導電型の第３の拡散層を更に具備することを特徴とする請求項１または２のいずれか１項記載のＥＳＤ保護ダイオード。
- 前記第１の拡散層と前記第２の拡散層との間に設けられた素子分離層を更に具備することを特徴とする請求項１乃至３のいずれか１項記載のＥＳＤ保護ダイオード。
- 前記第１の拡散層が前記第２の拡散層を囲んで設けられたことを特徴とする請求項１乃至４のいずれか１項記載のＥＳＤ保護ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003127840A JP2004335634A (ja) | 2003-05-06 | 2003-05-06 | Ｅｓｄ保護ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003127840A JP2004335634A (ja) | 2003-05-06 | 2003-05-06 | Ｅｓｄ保護ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335634A true JP2004335634A (ja) | 2004-11-25 |
Family
ID=33504205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003127840A Pending JP2004335634A (ja) | 2003-05-06 | 2003-05-06 | Ｅｓｄ保護ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335634A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100088087A (ko) * | 2009-01-29 | 2010-08-06 | 세이코 인스트루 가부시키가이샤 | 반도체 디바이스 |
| KR100993404B1 (ko) | 2009-03-23 | 2010-11-09 | 삼성모바일디스플레이주식회사 | 정전기 보호회로 및 이를 구비한 유기전계발광 표시장치 |
| US8188568B2 (en) | 2010-04-20 | 2012-05-29 | Panasonic Corporation | Semiconductor integrated circuit |
| JP2019195041A (ja) * | 2018-05-01 | 2019-11-07 | ソニーセミコンダクタソリューションズ株式会社 | 静電気保護素子及び電子機器 |
| WO2019211989A1 (ja) * | 2018-05-01 | 2019-11-07 | ソニーセミコンダクタソリューションズ株式会社 | 静電気保護素子及び電子機器 |
-
2003
- 2003-05-06 JP JP2003127840A patent/JP2004335634A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100088087A (ko) * | 2009-01-29 | 2010-08-06 | 세이코 인스트루 가부시키가이샤 | 반도체 디바이스 |
| JP2010177434A (ja) * | 2009-01-29 | 2010-08-12 | Seiko Instruments Inc | 半導体装置 |
| US8324687B2 (en) | 2009-01-29 | 2012-12-04 | Seiko Instruments Inc. | Semiconductor device |
| US8618606B2 (en) | 2009-01-29 | 2013-12-31 | Seiko Instruments Inc. | Semiconductor device |
| KR101634812B1 (ko) * | 2009-01-29 | 2016-06-29 | 에스아이아이 세미컨덕터 가부시키가이샤 | 반도체 디바이스 |
| KR100993404B1 (ko) | 2009-03-23 | 2010-11-09 | 삼성모바일디스플레이주식회사 | 정전기 보호회로 및 이를 구비한 유기전계발광 표시장치 |
| US8188568B2 (en) | 2010-04-20 | 2012-05-29 | Panasonic Corporation | Semiconductor integrated circuit |
| JP2019195041A (ja) * | 2018-05-01 | 2019-11-07 | ソニーセミコンダクタソリューションズ株式会社 | 静電気保護素子及び電子機器 |
| WO2019211989A1 (ja) * | 2018-05-01 | 2019-11-07 | ソニーセミコンダクタソリューションズ株式会社 | 静電気保護素子及び電子機器 |
| US11581301B2 (en) | 2018-05-01 | 2023-02-14 | Sony Corporation | Electrostatic protective element and electronic device |
| JP7258533B2 (ja) | 2018-05-01 | 2023-04-17 | ソニーセミコンダクタソリューションズ株式会社 | 静電気保護素子及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101097915B (zh) | 用于半导体器件的静电放电保护方法及器件 | |
| JP3949251B2 (ja) | 静電気保護回路 | |
| US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| JP2006303110A (ja) | 半導体装置 | |
| CN102844863B (zh) | 用作静电放电保护措施的晶体管组件 | |
| JP4209433B2 (ja) | 静電破壊保護装置 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JP2004335634A (ja) | Ｅｓｄ保護ダイオード | |
| JP5156331B2 (ja) | 半導体装置 | |
| US6680493B1 (en) | ESD protective transistor | |
| JP6838504B2 (ja) | 半導体装置および半導体回路装置 | |
| JP2006128293A (ja) | 半導体集積回路の静電気保護素子 | |
| JP4376348B2 (ja) | 半導体装置 | |
| JPH05505060A (ja) | 低トリガ電圧ｓｃｒ保護装置及び構造 | |
| JP4423466B2 (ja) | 半導体装置 | |
| JP4074074B2 (ja) | 半導体装置 | |
| JP4457620B2 (ja) | 静電破壊保護回路 | |
| JP4795613B2 (ja) | 半導体装置 | |
| JP4380215B2 (ja) | 制御ｉｃ | |
| CN213212165U (zh) | 静电放电保护结构 | |
| JP2007287919A (ja) | 温度検出機能付き半導体装置 | |
| US6597021B2 (en) | Protection circuit and semiconductor device | |
| JP3539368B2 (ja) | 半導体装置 | |
| JP2009146977A (ja) | 半導体装置 | |
| JP2021150355A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |