ITTO990993A1 - Generatore di tensione commutabile fra primi e secondi valori di tensione fra loro alternati, in particolare per la programmazione di celle - Google Patents
Generatore di tensione commutabile fra primi e secondi valori di tensione fra loro alternati, in particolare per la programmazione di celle Download PDFInfo
- Publication number
- ITTO990993A1 ITTO990993A1 IT1999TO000993A ITTO990993A ITTO990993A1 IT TO990993 A1 ITTO990993 A1 IT TO990993A1 IT 1999TO000993 A IT1999TO000993 A IT 1999TO000993A IT TO990993 A ITTO990993 A IT TO990993A IT TO990993 A1 ITTO990993 A1 IT TO990993A1
- Authority
- IT
- Italy
- Prior art keywords
- voltage
- values
- output
- output voltage
- value
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 6
- 238000000034 method Methods 0.000 claims 6
- 230000002596 correlated effect Effects 0.000 claims 3
- 230000000875 corresponding effect Effects 0.000 claims 2
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 230000004913 activation Effects 0.000 claims 1
- 238000012795 verification Methods 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
D E S C R I Z I O N E
del brevetto per invenzione industriale
La presente invenzione si riferisce ad un generatore di tensione commutabile fra primi e secondi valori di tensione fra loro alternati, in particolare per la programmazione di celle multilivello.
Come è noto, una cella di memoria multilivello, ad esempio di tipo flash, può essere programmata in modo da presentare una fra N tensioni di soglia prefissate (o più precisamente una fra N distribuzioni della tensione di soglia) ed è pertanto in grado di memorizzare un numero M = log2 N di bit. Ciò viene ottenuto iniettando una quantità controllata di carica in una regione di porta flottante della cella. Di conseguenza, ciascuna cella è in grado di memorizzare M bit, diminuendo significativamente in tal modo il costo per bit in una data tecnologia di fabbricazione. L'approccio multilivello diviene quindi molto attraente in applicazioni quali la memoria di massa per calcolatori portabili, registratori vocali, apparecchi di ripresa ("camera") digitali, ecc.
Nelle memorie multilivello è richiesta 1'implementazione di circuiti "on-chip" in grado di fornire tensioni di soglia distribuite in intervalli sufficientemente stretti e spaziati in un tempo ridotto. I requisiti sono molto più stringenti rispetto al caso delle memorie bilivello: in particolare la larghezza della distribuzione di ciascun livello è più critica; di conseguenza, è richiesto un controllo accurato della tensione di soglia programmata.
Uno dei circuiti "on-chip" richiesti è il generatore di tensione che deve generare una tensione a scalinata per alimentare la linea di parola selezionata e quindi il terminale di porta della cella indirizzata, dato che esiste una relazione lineare fra l'aumento della tensione di soglia Δντ e l'incremento della tensione di porta ΔνGΡ applicata, se la tensione di pozzo viene mantenuta costante. In particolare, come descritto in C. Calligaro, A. Manstretta, A. Modelli e G. Torelli: "Technological and design constraints for multilevel flash memories", Third IEEE Int. Coni, on Elecronics, Circuits and Systems, (ICECS), pp. 1005-1008, Ott. 1996, si ha che:
Δντ = ΔνGΡ
Per ottenere tale relazione lineare, l'incremento di tensione di soglia ΔνGΡ deve essere costante. Inoltre, per ottenere distribuzioni sufficientemente strette e distanziate, è necessaria un'elevata precisione di programmazione, attualmente ottenuta alternando fasi di programmazione, durante le quali la tensione di soglia viene modificata, e fasi di verifica, in cui si controlla se la tensione di soglia raggiunta corrisponde al valore desiderato.
In particolare, durante ogni fase di programmazione il terminale di porta della cella da programmare viene polarizzato con una tensione di programmazione VGP maggiore della fase di programmazione precedente, come sopra spiegato, e, durante le fasi di verifica, la cella da programmare viene letta, applicando al terminale di porta una tensione di lettura VGP che può differire in maniera considerevole dalla tensione di programmazione VGP.
Le figure 1 e 2 mostrano grafici relativi agli andamenti delle tensioni ai terminali di porta di una cella in successive fasi di programmazione e di verifica, in due differenti condizioni. Nel primo caso (figura 1), all'inizio della programmazione, la tensione di scrittura VGP è minore della tensione di lettura VGR (6 V),; nel secondo caso, invece (figura 2), la tensione di scrittura VGP è maggiore della tensione di lettura VGR.
La polarizzazione della linea di parola indirizzata può essere effettuata utilizzando un regolatore di tensione apposito che genera la tensione a scalinata prevista ed è dotato di un circuito di scarica che scarica, la linea di parola indirizzata al termine di un impulso di programmazione. Quindi la linea di parola indirizzata viene caricata alla tensione di verifica tramite un differente circuito di polarizzazione e quindi nuovamente scaricata.
La scarica della tensione di verifica o di programmazione può essere eseguita tramite un transistore di scarica NMOS o PHOS collegato all'uscita del regolatore, come mostrato nelle figure 3 e 4.
In dettaglio, in figura 3 è rappresentato un transistore NMOS 50a, disposto fra un terminale di uscita 51 di un circuito generatore di tensione a rampa discreta e massa e avente un terminale di porta collegato con l'uscita 52 di un invertitore 53. In figura, è inoltre mostrato tratteggiato un condensatore 54, rappresentante la capacità della linea di parola selezionata. L'invertitore 53 è collegato fra una linea di alimentazione posta a VDD e una linea di massa e riceve in ingresso un segnale digitale SI. Quando il segnale digitale Si è basso (ad esempio 0 V), l'uscita 52 si porta al valore di tensione di alimentazione VDD, determinando l'accensione del transistore NMOS 50a e, di conseguenza, la scarica della capacità parassita 54 fino ad una tensione prossima a 0 V.
Nel circuito illustrato in figura 4, invece, è presente un transistore PMOS 50b e l'invertitore 53 è collegato la linea di alimentazione a VDD e una linea di riferimento posta ad una tensione VF prossima a 0 V. In questo caso, quando il segnale digitale S2 diventa alto, l'uscita dell'invertitore 53 si porta alla tensione di riferimento VF. Pertanto, il transistore PMOS 50b consente la scarica della tensione presente sul terminale di uscita 51 solo fino a VF+|VTP|, in cui VTP è la tensione di soglia del transistore PMOS 50b, e poi si spegne, interrompendo la scarica.
Le soluzioni sopra descritte presentano alcuni inconvenienti. In primo luogo, la realizzazione di generatori di tensione separati per la programmazione e la lettura comporta un notevole dispendio d'area. Inoltre, la scarica fino a massa o ad un valore prossimo a massa e la successiva carica della linea di parola indirizzata dopo ogni singola fase di programmazione e di verifica determina un notevole consumo e tempi di settaggio non indifferenti, a causa della elevata capacità associata alle linee di parola. Scopo della presente invenzione è realizzare un generatore di tensione privo degli inconvenienti descritti.
Secondo la presente invenzione viene realizzato un generatore di tensione, come definito nella rivendicazione 1.
Per una migliore comprensione dell'invenzione, ne viene ora descritta una forma di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- le figure 1 e 2 illustrano l'andamento di tensioni applicate a terminali di porta di celle di memoria multilivello durante la programmazione, in differenti condizioni;
- le figure 3 e 4 sono schemi circuitali semplificati relativi a possibili circuiti di scarica;
- la figura 5 illustra uno schema circuitale semplificato relativo ad un dispositivo di memoria secondo la presente invenzione;
- la figura 6 mostra uno schema circuitale di una parte del dispositivo di memoria di figura 5; e
- la figura 7 mostra l' andamento di alcune grandezze elettriche misurate nel dispositivo di figura Come mostrato nella figura 5, un dispositivo di memoria 1, di tipo multilivello, comprende un generatore di tensione 2, una matrice di memoria 3 ed un'unità di controllo 4 (formata da una macchina a stati) .
Il generatore di tensione 2 ha un terminale di ingresso 2a collegato ad un generatore di riferimento 5, ad esempio di tipo band-gap, fornente una tensione di riferimento VBG, e un'uscita 2b.
Il generatore di tensione 2 comprende un regolatore di tensione 19 ed un circuito di scarica 20, fra loro integrati.
In dettaglio, il regolatore di tensione 19 comprende un amplificatore differenziale 6, ad esempio un amplificatore operazionale, avente un terminale di alimentazione collegato con una prima linea di alimentazione 8 posta ad una prima tensione di alimentazione VPP e collegatà ad esempio con l'uscita di una pompa di carica non mostrata, un ingresso invertente collegato al generatore di riferimento 5 e un ingresso non invertente collegato ad un nodo di retroazione 9, su cui è presente una tensione di retroazione Vx. L'amplificatore operazionale 6 ha inoltre un'uscita 16 collegata al terminale di porta di un transistore di carica 17, di tipo PMOS, avente terminale di sorgente collegato alla linea 8 e terminale di pozzo collegato al terminale di uscita 2b del generatore di tensione 2.
Un partitore di tensione 10, 12 è collegato fra il terminale di uscita 2b e massa ed è formata da un resistore di retroazione 10, avente resistenza costante R1, e da un resistore programmabile 12, avente resistenza RC variabile, come illustrato in dettaglio nel seguito. Il resistore di retroazione 10 è collegato fra massa e il nodo di retroazione 9 e il resistore programmabile 12 è collegato fra il terminale di uscita 2b e il nodo di retroazione 9.
Una rete di compensazione 15, di tipo noto e quindi non mostrata in dettaglio, è disposta fra il terminale di uscita 2b e l'uscita 16 dell'amplificatore operazionale 6.'
Un transistore di spegnimento 18, di tipo PMOS, è disposto fra la prima linea di alimentazione 8 e l'uscita 16 dell'amplificatore operazionale 6 e ha un terminale di porta ricevente un segnale di comando D, di tipo logico, generato dall'unità di controllo 4.
Il circuito di scarica 20 comprende un amplificatore d'errore 22 formato (in modo non mostrato) da un amplificatore differenziale e se necessario da un invertitore ed avente un terminale di alimentazione collegato ad una seconda linea di alimentazione 23, posta ad una seconda tensione di alimentazione VDD, un ingresso non invertente collegato con il nodo di retroazione 9 e un ingresso invertente 25 collegato al generatore di riferimento 5 e quindi posto alla tensione di riferimento VBG· Un'uscita 26 dell'amplificatore d'errore 22, inoltre, è collegata ad un terminale di porta di un transistore di scarica 28, di tipo NMOS, presentante terminale di pozzo collegato al terminale di uscita 2b e terminale di sorgente collegato a massa. Al circuito di scarica 20 appartiene inoltre il partitore di tensione 10, 12, come sotto spiegato .
La matrice di memoria 3 comprende una pluralità di celle 40, disposte su righe e colonne. I terminali di pozzo delle celle 40 appartenenti ad una stessa colonna sono collegati ad una stessa linea di bit 41, mentre i terminali di porta delle celle 40 disposte su una medesima riga sono collegati ad una stessa linea di parola 42. Inoltre, la memoria 3 comprende un decodificatore di colonna 44, in grado di selezionare una o più linee di bit 41, e un decodificatore di riga 45, atto a selezionare, di volta in volta, una linea di parola 42 per collegarla con il terminale di uscita 2b del generatore di tensione 2. Il decodificatore di colonna 44 e il decodificatore di riga 45 sono comandati in modo noto dall'unità di controllo 4.
In figura 5 è inoltre mostrato tratteggiato un condensatore 46 rappresentante tutte le capacità parassite associate alla decodifica e costituisce quindi il carico capacitivo per il terminale di uscita 2b, da caricare e scaricare nella commutazione fra le fasi di programmazione e verifica (o viceversa).
Con riferimento alla figura 6, il resistore programmabile 12 comprende un resistore fisso 31.0, avente resistenza R0, e una pluralità di resistori addizionali 31.1, 31.2, ... 31.n, aventi uguale resistenza RE e disposti reciprocamente in serie fra loro fra il terminale di uscita 2b e il resistore fisso 31.0. Fra coppie di resistori adiacenti 31.0, 31.1, 31.2, ... 31.n sono presenti nodi intermedi 32.0, 32.1, ..., 32.n-l collegati al terminale di uscita 2b attraverso rispettivi interruttori 36.0, 36.1, ... 36.n-1; inoltre un interruttore 36. n è interposto fra il resistore addizionale 31.n e il terminale di uscita 2b. Ciascun interruttore 36.0, 36.1, ... 36.n è comandato da un rispettivo segnale di chiusura S0, Si, ..., Sn, con n uguale al numero di resistori addizionali 31.1, 31.2, ...
31.n presenti. I segnali di chiusura S0, Si, ..., Sn, sono generati dall'unità di controllo 4 che, comanda la chiusura di uno solo degli interruttori 36.0, 36.1, ...
36.n per volta, mantenendo aperti tutti gli altri interruttori. Quando, ad esempio, viene chiuso l'interruttore 36.j comandato dal segnale di chiusura Sj (j essendo un numero compreso fra 0 ed n), il nodo intermedio 32.j corrispondente viene collegato direttamente con il terminale di uscita 2b. Di conseguenza, il resistore fisso 31.0 e j resistori addizionali 31.1, 31.2, ..., 31.j sono collegati in serie fra il nodo di retroazione 9 e il terminale uscita 2b, mentre i rimanenti resistori addizionali 31.j l, ..., 31.n vengono esclusi. Pertanto, la resistenza complessiva RC del resistore programmabile 12 è data dall'espressione:
RC = R0 jRE (1) e varia fra R0 e R0 nRE.
Il funzionamento del dispositivo di memoria 1 mostrato nelle figure 5 e 6 è il seguente.
Durante un ciclo di programmazione, comprendente una serie di fasi di programmazione e verifica, una o più celle 40, generalmente appartenenti ad una stessa linea di parola 42, vengono selezionate dall'unità di controllo 4 attraverso il decodificatore di colonna 44 e il decodificatore di riga 45; di conseguenza la linea di parola selezionata 42 viene collegata al generatore di tensione 2, il quale alimenta una tensione di uscita V0.
Durante ciascuna fase di programmazione o verifica, a causa della retroazione fornita sull'ingresso non invertente dell'amplificatore operazionale 6, la tensione di uscita V0 dipende dalla tensione di riferimento VBG e dalla resistenza momentanea Rc del resistore programmabile 12 secondo 1 'espressione :
Nella prima fase di programmazione, inizialmente l'unità di controllo 4 collega solo il resistore fisso 31.0 fra il nodo di retroazione 9 e il terminale di uscita 2b attraverso l'interruttore 36.0 per ottenere un valore iniziale V0i della tensione di uscita V0 pari a :
(4).
Nelle fasi di programmazione seguenti, l'unità di controllo 4 genera una opportuna sequenza dei segnali di chiusura Si, ..., Sn in modo da chiudere ogni volta l'interruttore 36.1, 36.2, ... 36.n-l successivo, aumentando progressivamente la resistenza momentanea Rc del resistore programmabile 12. Pertanto, ad ogni fase di programmazione, la tensione di uscita V0 fornita alle celle 40 selezionate cresce secondo la relazione (3), ogni volta con un incremento costante Δν0 pari a:
(5).
Viceversa,<' >durante le fasi di verifica, l'unità di controllo 4 chiude uno stesso interruttore prefissato fra gli interruttori 36.0, 36.1, ... 36.n-l, in modo che la tensione di uscita V0 sia pari al valore di verifica VGR·
Durante il ciclo di programmazione, inizialmente la tensione di programmazione VGP è minore della tensione di verifica; di conseguenza, dopo ciascuna fase di programmazione, la linea di parola selezionata deve essere caricata alla tensione di verifica e, dopo ciascuna fase di verifica, la linea di parola deve essere scaricata alla tensione di programmazione che, come sopra indicato, è maggiore rispetto alla fase di programmazione precedente. Viceversa, quando la tensione di programmazione raggiunge e supera la. tensione di verifica, la linea di parola selezionata deve essere caricata al valore, di programmazione previsto nella fase considerata e scaricata per la successiva verifica.
In pratica, il condensatore 46 deve essere alternativamente caricato e scaricato a valori ogni volta differenti.
Nella prima parte del ciclo di programmazione, quando la tensione di programmazione è minore della tensione di verifica, durante le fasi di verifica, il regolatore di tensione 19 controlla il transistore di carica 17 per fornire una corrente di carica Ic al condensatore 46. In questa fase, la resistenza momentanea Re del resistore programmabile 12 è impostata corrispondentemente al valore di tensione di uscita V0 desiderato pari al valore di verifica VGR fisso .
Al termine di ciascuna fase di verifica, il circuito di scarica 20 provvede a scaricare il condensatore 46 fino ad un valore prossimo a quello di programmazione VGP; quindi il regolatore di tensione 19 provvede a regolare la tensione di uscita V0 al valore preciso della tensione di programmazione VGP.
Viceversa, nella seconda parte del ciclo di programmazione, quando la tensione di programmazione è maggiore della tensione di verifica, il regolatore di tensione 19 porta la tensione di uscita V0 al valore di programmazione desiderato; quindi, al termine di ciascuna fase di programmazione, il circuito di scarica 20 porta la tensione di uscita V0 in prossimità del valore di verifica VGR. Quindi il regolatore di tensione 19 controlla precisamente la tensione di uscita V0 al valore di verifica VGR.
In particolare, nella prima parte del ciclo di programmazione, all'inizio di una fase di verifica, il segnale di comando D commuta allo stato alto, spegnendo 11 transistore di spegnimento 18 e consentendo l'accensione del transistore di carica 17. La resistenza momentanea Rc è posta al valore di verifica, nel modo sopra descritto. Il regolatore provvede quindi, grazie all'anello di retroazione includente il transistore di carica 17, il partitore di tensione 10, 12 e l'amplificatore operazionale 6, a portare il terminale di uscita V0 a VGR. In questa fase, il circuito di scarica 20 è automaticamente disattivato, dato lo sbilanciamento fra gli ingressi dell'amplificatore d'errore 22.
Al termine della verifica, la tensione di uscita V0 deve essere scaricata fino ad un valore prossimo a quello della tensione di programmazione previsto in quel momento. Di conseguenza, l'unità di controllo 4 fa commutare il segnale di comando D allo stato basso, cosicché il transistore di spegnimento 18 si accende e determina lo spegnimento del transistore di carica 17. Contemporaneamente, l'unità di controllo 4 riduce la resistenza momentanea Rc fino al valore corrispondente alla tensione di programmazione VGP prevista.
Quando viene ridotto il valore della resistenza momentanea RC, sul nodo di retroazione 9 si ha un impulso di corrente dovuto alla sovracorrente proveniente dal condensatore equivalente 46. L'ampiezza della sovracorrente dipende dalla differenza fra il valore di tensione presente nella fase di verifica precedente e il valore di tensione richiesto nella fase di programmazione attuale. Quindi, l'amplificatore d'errore 22 accende il transistore di scarica 28 che comincia a condurre corrente e a scaricare il condensatore 46 fino a quando la tensione Vx sul nodo di retroazione 9 diviene minore di VBG* A questo punto, l'amplificatore di errore 22 spegne il transistore di scarica 28 e blocca la scarica della tensione di uscita V0. In seguito, interviene nuovamente il regolatore di tensione 19, che porta la tensione di uscita V0 alla tensione di programmazione VGP prevista.
Tale comportamento è mostrato in figura 7, illustrante l'andamento della tensione di uscita V0, il segnale di uscita VE dell'amplificatore di errore 22 e la tensione Vx sul nodo di retroazione 9.
Al termine della fase di programmazione, l'unità di controllo 4 modifica nuovamente il valore della resistenza momentanea Rc e attiva nuovamente il transistore di carica 17 attraverso il transistore 18 attivato dal segnale D, per ottenere una fase di verifica.
Nella seconda parte del ciclo di programmazione, il funzionamento è analogo a quello sopra descritto, con la differenza che la scarica avviene al termine delle fasi di programmazione, invece che di verifica.
Il· dispositivo di memoria 1 descritto presenta i seguenti vantaggi.
In primo luogo, esso presenta dimensioni ridotte, dato che il generatore di tensione 2 genera sia la tensione a rampa discreta necessaria per la programmazione delle celle 40, sia la tensione di lettura che deve essere fornita durante le fasi di verifica. Inoltre, i circuiti di carica 19 e di scarica 20 hanno in comune il partitore di tensione 10, 12.
Inoltre, esso elimina inutili consumi, dato che la tensione di uscita V0 non viene mai annullata completamente, ma scaricata solo al valore previsto nella fase di programmazione o verifica successiva e quindi nuovamente caricata a partire da quest'ultimo. Ciò permette di ottenere un minore assorbimento di potenza e transitori più brevi.
La disattivazione del transistore di carica 17 durante la fase di scarica consente un'ulteriore riduzione del consumo e rende più efficiente la fase di scarica.
Risulta infine evidente che al dispositivo di memoria descritto possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione. Ad esempio, la disattivazione dell'amplificatore d'errore 22 può avvenire in qualunque modo, ad esempio sconnettendo il suo ingresso non invertente dal nodo di retroazione .9 o semplicemente sconnettendo la sua uscita dal terminale di porta del transistore 28. Inoltre, i transistori possono essere sostituiti con elementi di conducibilità opposta o con transistori bipolari,
Claims (15)
- R IV E N D I CA Z IO N I 1. Generatore di tensione (2) avente un terminale di uscita (2b) fornente una tensione di uscita (V0) commutante alternativamente fra primi valori e secondi valori, detti primi valori essendo maggiori di detti secondi valori, detto generatore di tensione comprendendo un circuito di carica (19) ed un circuito di scarica (20) collegati a detto terminale di uscita (2b), caratterizzato dal fatto di comprendere mezzi programmabili (10, 12) comuni a detti circuiti di carica e scarica (19, 20) e presentanti una grandezza elettrica programmabile correlata a detti primi e secondi valori di detta tensione di uscita, e mezzi di comando (4) collegati a detti mezzi programmabili per modificare detta grandezza elettrica in base a valori desiderati di detta tensione di uscita, dal fatto che detto circuito di carica (19) comprende un regolatore di tensione (19) generante detti primi e secondi valori della tensione di uscita, e dal fatto che detto circuito di scarica (20) comprende mezzi di scarica (28) collegati a detto terminale di uscita (2b) ed attivati quando detta grandezza elettrica viene modificata per passare da uno di detti primi valori ad uno di detti secondi valori.
- 2. Generatore secondo la rivendicazione 1 caratterizzato dal fatto che detto regolatore di tensione (19) comprende mezzi amplificatori (6) aventi un primo ingresso (2a) ricevente un valore di riferimento (VBG), un secondo ingresso collegato ad un nodo di retroazione (9) ed un'uscita (16) collegata ad un elemento di pilotaggio (17) interposto fra una linea di alimentazione (8) e detto terminale di uscita, e dal fatto che detti mezzi programmabili (10, 12) comprendono un partitore resistivo programmabile avente un primo morsetto collegato a detto terminale di uscita (2b), un secondo morsetto collegato ad una linea a potenziale di riferimento (massa) ed un nodo intermedio formante detto nodo di retroazione (9), detto partitore resistivo programmabile (10, 12) avendo resistenza programmabile .
- 3. Generatore secondo la rivendicazione 2, caratterizzato dal fatto che detto partitore resistivo programmabile (10, 12) comprende: un primo resistore (10) disposto fra detto nodo di retroazione (9) e detta linea di riferimento; una pluralità di elementi resistivi (31.0, 31.1, ..., 31.n) disposti reciprocamente in serie fra detto terminale di uscita (2b) e detto nodo di retroazione (9), detti elementi resistivi definendo fra loro una pluralità di nodi intermedi (32.0, 32.1, 32.n-l); e una pluralità di mezzi interruttori comandati (36.0, 36.1, ..., 36.n) interposti fra detto terminale di uscita (2b) e un rispettivo nodo intermedio (32.0, 32.1, 32.n-l).
- 4. Generatore secondo la rivendicazione 3, caratterizzato dal fatto che detti elementi resistivi (31.0, 31.1, ..., 31.n) comprendono un resistere fisso (31.0) avente una prima resistenza ed una pluralità di resistori addizionali (31.1, ..., 31.n) fra loro uguali e aventi uguale resistenza (RE).
- 5. Generatore secondo una qualsiasi delle rivendicazioni 2-4, caratterizzato dal fatto che detto elemento di pilotaggio (17) comprende un transistore MOS e dal fatto di comprendere mezzi inibitori (18) per detto transistore MOS.
- 6. Generatore secondo la rivendicazione 5, caratterizzato dal fatto che detto transistore MOS (17) è di tipo PMOS e detti mezzi inibitori (18) comprendono un transistore di spegnimento interposto fra detta linea di. alimentazione (8) e detto terminale di controllo di detto elemento di pilotaggio (17), detto transistore di spegnimento (18) avendo un proprio terminale di controllo ricevente un segnale logico di comando (D) da detta unità di comando (4).
- 7. Generatore secondo una qualsiasi delle rivendicazioni 2-6, caratterizzato dal fatto che detti mezzi di scarica (20) comprendono un transistore di scarica (28) avente un primo terminale collegato con detto terminale di uscita (2b), un secondo terminale collegato a detta linea a potenziale di riferimento ed un terminale di controllo (26); e dal fatto che detto circuito di scarica (20) comprende mezzi comparatori (22) aventi un primo ingresso collegato a detto nodo di retroazione (9), un secondo ingresso (25) ricevente detto valore di riferimento (VBG) e un'uscita (26) collegata con detto terminale di porta di detto transistore di scarica (28).
- 8. Generatore secondo la rivendicazione 7, caratterizzato dal fatto che detto transistore di scarica (28) è di tipo NHOS, detto primo ingresso è un ingresso non invertente e detto secondo ingresso (25) è un ingresso invertente.
- 9. Dispositivo di memoria (1), comprendente una matrice di memoria (3) dotata di una pluralità di linee di parola (42) ed un generatore di tensione (2) avente un terminale di uscita (2b) fornente una tensione di uscita commutante alternativamente fra primi valori e secondi valori, detti primi valori essendo maggiori di detti secondi valori, detto generatore di tensione comprendendo un circuito di carica (19) ed un circuito di scarica (20), e detto terminale di uscita (2b) essendo collegato selettivamente ad almeno una di dette linee di parola, caratterizzato dal fatto che detto generatore di tensione (2) comprende mezzi programmabili (10, 12) comuni a detti circuiti di carica e scarica (19, 20) e presentanti una grandezza elettrica programmabile correlata a detti primi e secondi valori di detta tensione di uscita e mezzi di comando (4) collegati a detti mezzi programmabili per modificare detta grandezza elettrica in base a valori desiderati di detta tensione di uscita, dal fatto che detto circuito di carica (19) comprende un regolatore di tensione generante detti primi e secondi valori della tensione di uscita. e dal fatto che detto circuito di scarica (20) comprende mezzi di scarica (28) collegati a detto terminale di uscita (2b) e mezzi di attivazione automatica (22) per attivare automaticamente detti mezzi di scarica quando detta grandezza elettrica viene modificata per passare da uno di detti primi valori ad uno di detti secondi valori.
- 10. Metodo di generazione di una tensione commutante alternativamente fra primi valori e secondi valori, detti primi valori essendo maggiori di detti secondi valori, caratterizzato dal fatto di comprendere le fasi di: impostare una grandezza elettrica programmabile correlata a detti primi e secondi valori di detta tensione di uscita ad un primo valore, corrispondente ad un primo valore selezionato fra detti primi valori di detta tensione di uscita; attivare un regolatore di tensione (19) per generare detto primo valore selezionato di detta tensione di uscita; impostare detta grandezza elettrica programmabile ad un secondo valore, corrispondente ad un secondo valore selezionato fra detti secondi valori della tensione di uscita; attivare un circuito di scarica (20) per portare in modo controllato detta tensione di uscita ad un valore prossimo a detto secondo valore selezionato di detta tensione di uscita; attivare detto regolatore di tensione (19) per generare detto secondo valore di detta tensione di uscita .
- 11. Metodo secondo la rivendicazione 10, caratterizzato dal fatto che dette fasi di impostare una grandezza elettrica comprendono impostare un valore di resistenza di un partitore di tensione (10, 12) collegato a detto regolatore di tensione (19) e a detto circuito di scarica (20).
- 12. Metodo secondo la rivendicazione 11, caratterizzato dal fatto che detta fase di impostare un valore di resistenza comprende le fasi di: collegare un resistore fisso (31.0) di detto partitore di tensione (10, 12) a detto terminale di uscita (2b), per ottenere un valore iniziale di detta tensione di uscita; collegare una pluralità prefissata di resistori addizionali (31.0, 31.1, ..., 31.n) disposti in serie per ottenere un valore di lettura di detta tensione di uscita; ripetere le fasi di: collegare un resistore addizionale 31.0, 31.1, ..., 31.n) a detto partitore di tensione (10, 12) per ottenere una tensione di uscita crescente a rampa rispetto a detto valore iniziale; e collegare detta pluralità prefissata di resistori disposti in serie per ottenere detto valore di lettura.
- 13. Metodo secondo la rivendicazione 11 o 12, caratterizzato dal fatto di disattivare detto regolatore di tensione (19) durante la fase di attivare detto circuito di scarica (20).
- 14. Metodo secondo una qualsiasi delle rivendicazioni 11-13, caratterizzato dal fatto che detta fase di attivare detto circuito di scarica (20) comprende le fasi di confrontare una grandezza proporzionale a detta tensione di uscita con un valore di riferimento; accendere un elemento conduttivo (28) disposto fra detto terminale di uscita (2b) ed una linea a potenziale di riferimento; e spegnere detto elemento conduttivo quando detta grandezza proporzionale a detta tensione di uscita è pari a detto valore di riferimento (VBG).
- 15. Generatore di tensione e metodo di generazione di una tensione commutante alternativamente fra primi valori e secondi valori, sostanzialmente come descritto con riferimento alle figure annesse.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1999TO000993A IT1311440B1 (it) | 1999-11-16 | 1999-11-16 | Generatore di tensione commutabile fra primi e secondi valori ditensione fra loro alternati, in particolare per la programmazione di |
| US09/714,837 US6424121B1 (en) | 1999-11-16 | 2000-11-15 | Voltage generator switching between alternating, first and second voltage values, in particular for programming multilevel cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1999TO000993A IT1311440B1 (it) | 1999-11-16 | 1999-11-16 | Generatore di tensione commutabile fra primi e secondi valori ditensione fra loro alternati, in particolare per la programmazione di |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| ITTO990993A0 ITTO990993A0 (it) | 1999-11-16 |
| ITTO990993A1 true ITTO990993A1 (it) | 2001-05-16 |
| IT1311440B1 IT1311440B1 (it) | 2002-03-12 |
Family
ID=11418218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT1999TO000993A IT1311440B1 (it) | 1999-11-16 | 1999-11-16 | Generatore di tensione commutabile fra primi e secondi valori ditensione fra loro alternati, in particolare per la programmazione di |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6424121B1 (it) |
| IT (1) | IT1311440B1 (it) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2846776A1 (fr) * | 2002-10-30 | 2004-05-07 | St Microelectronics Sa | Cellule memoire a trois etats |
| US6879131B2 (en) * | 2003-04-03 | 2005-04-12 | Cirrus Logic, Inc. | Minimizing end boundary resistance in a programmable resistor of an integrated circuit |
| JP2005050055A (ja) * | 2003-07-31 | 2005-02-24 | Ricoh Co Ltd | 電源供給装置 |
| US7876079B2 (en) * | 2009-03-24 | 2011-01-25 | Infineon Technologies Ag | System and method for regulating a power supply |
| US9146572B2 (en) * | 2013-05-30 | 2015-09-29 | Infineon Technologies Ag | Apparatus providing an output voltage |
| CN107852099B (zh) * | 2015-07-15 | 2020-03-20 | 戴洛格半导体公司 | 具有自适应输出电压的功率转换器 |
| KR102392661B1 (ko) * | 2017-07-18 | 2022-04-29 | 삼성전자주식회사 | 비휘발성 메모리 장치의 전압 생성기, 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법 |
| EP3691224B1 (en) | 2019-02-01 | 2022-06-29 | Ami Global | A method for monitoring and controlling an industrial process which change condition over time and a communication gateway |
| EP3708971B1 (en) | 2019-03-12 | 2023-06-14 | Ami Global | Gateway with means for reshaping an electrical raw input sensor signal to a formatted electrical input signal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4145572A (en) * | 1977-08-26 | 1979-03-20 | Gte Automatic Electric Laboratories, Inc. | Power supply control circuit for subscriber carrier telephone system |
| US4716354A (en) * | 1985-11-12 | 1987-12-29 | Norand Corporation | Automatic voltage regulator means providing a dual low power responsive and output-voltage-controlling regulator signal particularly for a plural source battery powered system |
| US5563496A (en) * | 1990-12-11 | 1996-10-08 | Span, Inc. | Battery monitoring and charging control unit |
-
1999
- 1999-11-16 IT IT1999TO000993A patent/IT1311440B1/it active
-
2000
- 2000-11-15 US US09/714,837 patent/US6424121B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6424121B1 (en) | 2002-07-23 |
| ITTO990993A0 (it) | 1999-11-16 |
| IT1311440B1 (it) | 2002-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100485809C (zh) | 用于在测试低压非易失性存储器时提高编程速度的双模式高压电源 | |
| US6259632B1 (en) | Capacitive compensation circuit for the regulation of the word line reading voltage in non-volatile memories | |
| US5859544A (en) | Dynamic configurable elements for programmable logic devices | |
| CN107180652B (zh) | 用于读取非易失性存储器器件的存储器单元的电路和方法 | |
| US8339187B2 (en) | Charge pump systems and methods | |
| US20160043639A1 (en) | Semiconductor device | |
| ITTO970667A1 (it) | Circuito e metodo di letura di celle di una matrice di memoria analo- gica, in particelle di tipo flash | |
| ITMI990081A1 (it) | Circuito a boosting capacitivo per la regolazione della tensione dilettura di riga in memorie non-volatili | |
| ITRM20000577A1 (it) | Regolatore di tensione per circuiti a basso consumo. | |
| IT201800005084A1 (it) | Dispositivo di memoria non volatile, in particolare a cambiamento di fase e relativo metodo di lettura | |
| ITTO990993A1 (it) | Generatore di tensione commutabile fra primi e secondi valori di tensione fra loro alternati, in particolare per la programmazione di celle | |
| CN118471302A (zh) | 用于校准读取存储器单元的读取电压的设备、方法和系统 | |
| JP4824500B2 (ja) | 半導体記憶装置 | |
| US7414459B2 (en) | Architecture for implementing an integrated capacitance | |
| US7619924B2 (en) | Device and method for reading out memory information | |
| KR102454863B1 (ko) | 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로 | |
| Xu et al. | Key design techniques of a 40 ns 16 Kbit embedded EEPROM memory | |
| US20090303803A1 (en) | Independent Bi-Directional Margin Control Per Level and Independently Expandable Reference Cell Levels for Voltage Mode Sensing | |
| KR100298912B1 (ko) | 전원전압보다높은전압을공급하는장치를갖는반도체장치 | |
| ITTO980990A1 (it) | Circuito per la programmazione parallela di celle di memoria non volatile, con velocita' di programmazione regolabile. | |
| EP1742361B1 (en) | Self-adaptive output buffer based on charge sharing | |
| JP5976077B2 (ja) | 内部電源電圧発生回路、半導体記憶装置及び半導体装置 | |
| KR100317101B1 (ko) | 전원전압보다더높은전압을공급하는회로를구비한반도체회로 | |
| TWI886940B (zh) | 運用於非揮發性記憶體的感測放大器 | |
| JP4698592B2 (ja) | 電圧制御回路および半導体装置 |