ITMI990080A1 - Circuito a compensazione capacitativa per la regolazione dellatensione di lettura di riga in memorie non-volatili - Google Patents

Description

DESCRIZIONE

dell'invenzione industriale dal titolo:

"Circuito a compensazione capacitiva per la regolazione della tensione di lettura di riga in memorie non- volatili."

La presente invenzione si riferisce al settore delle memorie a semiconduttore, in particolare delle memorie di tipo non volatile. Più specificamente, l'invenzione concerne un circuito per la regolazione della tensione di riga in fase di lettura di una memoria non volatile, particolarmente ma non esclusivamente una memoria non volatile multilivello (ossia una memoria le cui celle sono programmabili a uno di più livelli di tensione di soglia, e che sono quindi in grado di immagazzinare più di un bit per singola cella), ad esempio una memoria non volatile multilivello integrata in un dispositivo a singola tensione di alimentazione.

Come noto, per la lettura di memorie non volatili multilivello è necessario fornire alla riga ("word line") indirizzata della matrice di celle di memoria una tensione stabile ed accurata, al fine di assicurare condizioni ottimali per l'operazione di lettura. In memorie multilivello la differenza fra i valori della tensione di soglia della cella di memoria corrispondenti ai diversi stati logici memorizzabili nella cella stessa risulta ridotta rispetto al caso di tradizionali celle di memoria non volatile a due livelli di programmazione, in grado di memorizzare un solo bit.

Ne consegue che la tensione di lettura per le word line di volta in volta indirizzate deve essere fornita da un regolatore di tensione, come mostrato in figura 1, ove con 1 è indicato il regolatore di tensione, alimentato da una tensione Vsup generalmente diversa dalla tensione di alimentazione VDD della memoria, con 2 è indicato il circuito di decodifica di riga che provvede a decodificare indirizzi di riga Ai i cui livelli logici "0" e "1" corrispondono alla tensione di massa e alla tensione di alimentazione VDD della memoria, con 3 è indicato un circuito elevatore di tensione per innalzare il valore di tensione corrispondente allo stato logico "1" da VDD ad un valore VR più elevato, e con 4 è indicato uno stadio finale di pilotaggio di una rispettiva word line ("driver" di word line), alimentato alla tensione Vreg fornita dal regolatore 1. CR rappresenta il carico capacitivo complessivo connesso all'uscita del regolatore 1 quando non è selezionata alcuna word line.

In memorie multilivello la tensione Vsup è tipicamente più elevata della tensione di alimentazione VDD della memoria, tensione che nei dispositivi della generazione attuale ha un valore nominale di 3 V. La tecnica più comunemente adottata per la generazione di tensioni più elevate di VDD all'intemo di un circuito integrato in tecnologia MOS prevede l'impiego di circuiti di moltiplicazione di tensione a pompa di carica. Circuiti di questo tipo riescono a fornire i valori di tensione richiesti, ma hanno in genere capacità limitata di erogare corrente in uscita, e alla loro accensione (ad esempio all’accensione del circuito integrato o al rientro da una condizione di disabilitazione ("power down") o di attesa ("stand-by"), in cui il circuito è disattivato al fine di conseguire un risparmio nel consumo di potenza) necessitano di un certo tempo per portare la tensione di uscita dal valore iniziale nullo al valore desiderato, e tale tempo è tanto maggiore quanto più elevato è il valore capacitivo del carico in uscita al circuito stesso.

Il circuito elevatore 3 può ad esempio essere costituito da un transistore MOS a canale P di pull-up, connesso fra l'ingresso del driver di word line 4 e la linea di alimentazione Vreg del driver 4 stesso e con l'elettrodo di gate connesso a massa. Altre tecniche possono evidentemente essere utilizzate allo scopo.

L'abilitazione di una particolare riga di celle di memoria avviene quando cambia l'indirizzo della locazione di memoria da leggere, nell'esempio mostrato i segnali di indirizzo di riga Ai, o comunque quando viene fornito un opportuno segnale che indica che occorre selezionare e attivare una (o più) determinata word line. Il decodificatore 2 genera in uscita segnali logici atti a selezionare la word line desiderata per mezzo degli stadi finali 4. Ciascuno stadio finale 4 è fondamentalmente costituito da un invertitore CMOS.

La figura 2 illustra schematicamente un circuito che può tipicamente essere impiegato per il regolatore di tensione 1 di figura 1. Il regolatore di tensione è sostanzialmente costituito da un anello comprende un amplificatore operazionale A connesso in reazione negativa attraverso due resistori R1, R2, che fornisce in uscita una tensione Vreg di valore nominale pari a VR. L’amplificatore operazionale A riceve sul morsetto non invertente una tensione di riferimento fissa VBG· Se il guadagno dell'amplificatore operazionale è sufficientemente elevato, ignorando non idealità quali le tensioni di offset, la tensione di uscita del regolatore 1 è pari a:

Vreg = VBG x (1 R1/R2).

In un circuito integrato il rapporto fra il valore di resistenza dei due resistori RI ed R2 può essere realizzato con una elevatissima precisione, sempre trascurando effetti non ideali, per cui l'accuratezza del valore della tensione generata Vreg dipende sostanzialmente dall'accuratezza del valore della tensione di riferimento VBG, Quest'ultima può essere ottenuta in modo noto mediante un generatore di tensione di riferimento a "band-gap", che permette di generare una tensione assai accurata e dotata di una buona stabilità anche al variare di parametri quali la tensione di alimentazione e la temperatura.

La singola word line è vista dal regolatore 1 come un carico capacitivo Cw (più precisamente, la word line costituisce un carico RC distribuito), in quanto la word line non determina un assorbimento di corrente in continua, ma presenta capacità parassite non trascurabili, sostanzialmente connesse fra la word line stessa e la massa, o tra la word line e altri nodi (per semplicità descrittiva si può comunque considerare che la capacità parassita complessiva Cw sia connessa tra la word line e massa).

Quando una determinata word line della matrice di memoria non viene indirizzata, essa risulta connessa a massa, per cui la capacità Cw ad essa associata è scarica.

Quando la word line viene indirizzata, la tensione della stessa deve essere portata dal rispettivo driver 4 al valore richiesto per la corretta esecuzione dell’operazione di lettura, valore che verrà indicato con VR. Più precisamente, per una corretta esecuzione dell'operazione di lettura la tensione della word line deve risultare compresa in un determinato intervallo attorno al valore VR. Quando la word line viene selezionata, essa viene connessa dal driver 4 all'uscita del regolatore di tensione 1. La tensione Vreg fornita dal regolatore, che in condizioni statiche è idealmente pari a VR, subisce un decremento. Il decremento è dovuto ad un fenomeno di suddivisione della carica ("charge sharing") fra il carico capacitivo complessivo CR connesso all'uscita del regolatore quando non è selezionata alcuna word line, e la capacità Cw della word line. Qualora per motivi di architettura della memoria venissero selezionate più word line simultaneamente, allora il carico che viene connesso all'uscita del regolatore di tensione (e che darà luogo al fenomeno di suddivisione della carica) sarà costituito dal carico capacitivo complessivo di tutte le word line simultaneamente selezionate. Nel seguito, il simbolo Cw sarà riferito al carico complessivo che viene connesso all'uscita del regolatore.

Il decremento nella tensione di uscita del regolatore di tensione è molto rapido, essendo il fenomeno di suddivisione della carica molto veloce, e può risultare eccessivo nel senso che il valore della tensione Vreg può uscire dall'intervallo richiesto per la corretta esecuzione dell'operazione di lettura. Il recupero della tensione Vreg) ossia il ripristino della tensione di uscita del regolatore all'interno dell'intervallo che consente di eseguire una lettura ottimale, deve essere sufficientemente veloce, in modo che non venga degradato il tempo di accesso della memoria e, soprattutto, non abbiano luogo letture errate.

A puro titolo di esempio, considerando il caso di memorie Flash EEPROM in tecnologia submicrometrica organizzate in settori di memoria di dimensioni opportune, i valori in gioco sono ragionevolmente i seguenti: VR = 6 V;

CR = 70 pF;

Cw <= >2,4 pF;

ΔνΜΧ = 50 mV,

ove AVmax indica l'errore massimo ammesso per la tensione Vreg in fase di lettura; in altre parole, il recupero della tensione Vreg dopo la selezione della nuova (o delle nuove) word line viene considerato ottenuto quando la tensione Vreg si è riportata a un valore entro 50 mV rispetto al valore in condizioni di regime di Vreg, cioè VR, e permane in seguito entro 50 mV attorno a tale valore.

Il carico capacitivo parassita CR connesso all’uscita del regolatore di tensione (nell’esempio citato, 70 pF) è assai rilevante. Tale carico è dovuto ai componenti fisicamente richiesti per realizzare la decodifica di riga. Il regolatore di tensione alimenta infatti gli stadi finali del circuito di decodifica di riga. Pertanto, non è possibile ridurre in modo sostanziale tale carico parassita. La presenza di un carico capacitivo parassita di valore elevato rallenta il funzionamento del regolatore di tensione. In particolare, si avrà una notevole lentezza nel recupero della tensione di uscita Vreg nel caso sopra menzionato di decremento di VreΔ a causa di suddivisione della carica in seguito alla selezione di una word line precedentemente mantenuta a massa.

Considerando i valori esemplificativi sopra riportati, è possibile calcolare la richiesta in termini di corrente al regolatore di tensione all'atto della selezione di una word line. La carica richiesta dalla capacità Cw in corrispondenza alla selezione della word line è pari a:

(VR - ΔVmx) x Cw = 14,28 pC.

Se si assume come obiettivo un tempo di recupero di 20 ns, la corrente che il regolatore deve erogare in caso di efficienza massima (nessuna perdita), e supponendo un'erogazione a corrente costante nel tempo, è pari a 715 μΑ. L'effettiva richiesta di corrente potrà nella pratica risultare più elevata a causa di effetti non ideali che diminuiscono l’efficienza complessiva del circuito.

Quando viene abilitata la lettura di una determinata word line, questa deve essere caricata al valore di tensione VR. La carica inizialmente immagazzinata nella capacità CR viene condivisa per suddivisione di carica con la capacità parassita Cw della word line selezionata. La tensione in uscita al regolatore 1 in conseguenza del fenomeno di suddivisione della carica risulta:

Vreg' - Cw X VR/(Cw CR)

per cui sull'uscita del regolatore di tensione 1 si determina una caduta di tensione pari idealmente a:

ΔVR = VR - Vreg' = VR/(1 CR/Cw) ≡ Va x CW/CR.

Con i valori esemplificativi fomiti, si ottiene ΔVR ≡ 200 mV, che è superiore al valore massimo ammissibile ΔVmax di 50 mV. Quindi, in presenza di carichi capacitivi complessivi elevati sull'uscita del regolatore 1, il recupero della tensione Vreg può risultare eccessivamente lento, in quanto il prodotto banda-guadagno della struttura di amplificazione è ovviamente limitato.

In vista dello stato della tecnica descritto, scopo della presente invenzione è stato quello di fornire un circuito per la regolazione della tensione di lettura di word line che garantisca un recupero veloce della tensione regolata Vreg quando viene selezionata una (o più) nuova word line.

In accordo con la presente invenzione, tale scopo viene raggiunto mediante un circuito per la regolazione della tensione di riga in una memoria, comprendente un regolatore di tensione atto a generare in uscita una tensione regolata da fornire ad una o più righe della memoria quando detta una o più righe sono selezionate, caratterizzato dal fatto di comprendere mezzi di accumulo di carica selettivamente collegabili all'uscita del regolatore di tensione ed atti ad accumulare una carica di compensazione di una caduta di tensione che si verifica su detta tensione regolata in occasione della selezione di detta una o più righe della memoria.

Le caratteristiche ed i vantaggi della presente invenzione saranno resi maggiormente evidenti dalla seguente descrizione dettagliata di due sue forme di realizzazione pratica, illustrate a titolo di esempi non limitativi negli uniti disegni, nei quali:

la figura 1 mostra schematicamente un circuito di selezione di word line con regolatore di tensione di word line secondo la tecnica nota;

la figura 2 mostra schematicamente il circuito regolatore di tensione di figura 1 ;

la figura 3 mostra schematicamente un circuito secondo una prima forma di realizzazione della presente invenzione;

la figura 4 mostra schematicamente il circuito di figura 3, completo di elementi di controllo;

la figura 5 mostra schematicamente un circuito in accordo ad una seconda forma di realizzazione della presente invenzione.

Il circuito secondo la presente invenzione prevede una compensazione capacitiva della caduta di tensione che si verifica sull'uscita del regolatore in occasione della selezione di una (o più) nuova word line. L'idea che sta alla base della presente invenzione è la seguente. La quantità di carica Cw x VR richiesta per portare la tensione della (delle) word line selezionata da 0 V (massa) a VR viene fornita da un condensatore addizionale (Cadd) che è stato preventivamente precaricato ad una tensione (VPR) superiore a VR, ossia VPR = VR + ΔV. Il valore ΔV è scelto in modo opportuno, in accordo a quanto verrà chiarito nel seguito. In questo modo, al regolatore di tensione che fornisce la ténsione regolata Vreg non viene richiesta l'erogazione della quantità di carica Cw x VR. Poiché tale carica viene fornita dal condensatore addizionale mediante un fenomeno di suddivisione di carica, il recupero della tensione di uscita del regolatore di tensione sarà molto rapido, idealmente istantaneo se le resistenze parassite presenti nel circuito sono trascurabili.

Con riferimento alla figura 3, vi è mostrato un circuito in accordo ad una prima forma di realizzazione pratica della presente invenzione. Nella figura, gli stessi elementi già presenti nel circuito noto di figura 1 sono indicati mediante i medesimi riferimenti numerici. Il circuito di figura 3 comprende un condensatore addizionale Cadd con una armatura collegata a massa, ed un circuito per la precarica dello stesso. Detto circuito di precarica comprende due interruttori SW1, SW2 per l'opportuna connessione dell'altra armatura del condensatore Cadd, un circuito di controllo 5 per il pilotaggio dei due interruttori SW1, SW2, ed un generatore di tensione 6 per generare una tensione VPR opportunamente più elevata della tensione VR. Il circuito 6 può essere un qualsiasi generatore di tensione. In alternativa, il circuito 6 può essere un regolatore di tensione analogo al regolatore di tensione 1, alimentato alla tensione Vsup.

I valori di capacità del condensatore Cadd e della tensione VPR, e quindi di AV, sono scelti in modo che, a transitorio esaurito, sia verificata la relazione:

Cadd x (VR + ΔV) CR X VR = (Cadd + Cw CR) X VR da cui segue:

Cadd X ΔV = Cw X VR.

Quindi, sostanzialmente, il condensatore addizionale Cadd fornisce alla capacità Cw della (delle) word line selezionata la carica Cadd x ΔV = Cw x VR, necessaria affinchè la (le) word line selezionata venga portata al valore di tensione desiderato VR. La relazione Cadd x ΔV = Cw x VR permette immediatamente di dimensionare il prodotto Cadd x ΔV e, quindi, la coppia di valori Cadd, AV.

La precarica del condensatore addizionale Cadd alla tensione VPR e la sua successiva connessione alla linea di uscita Vreg del regolatore di tensione 1 avvengono mediante i due interruttori SW1, SW2, che vengono attivati da segnali di controllo S ed S* generati dal circuito di controllo 5. 1 due segnali S ed S* sono sostanzialmente segnali logici di valore complementare fra loro, opportunamente sfasati in modo che le loro fasi attive non siano sovrapposte.

Nel funzionamento, il condensatore addizionale Cadd viene precaricato alla tensione VPR prima che venga selezionata una (o più) nuova word line; a tal fine, l'interruttore SW1 è chiuso mentre l'interruttore SW2 è aperto. Quando deve essere selezionata una (o più) nuova word line, l'interruttore SW1 viene aperto, e viene chiuso l'interruttore SW2, in modo da collegare il condensatore Cadd fra l'uscita Vreg del regolatore 1 e la massa.

Supponendo che il regolatore di tensione 1 non eserciti alcun intervento (come può avvenire, almeno idealmente, come mostrato nel seguito), il bilancio di carica sulla linea Vreg in condizioni stazionarie è il seguente:

QIN = CR x VR + Cadd x (VR + ΔV) = QFIN <= >(Cadd + Cw CR) X VFIN da cui si ha, tenendo conto che Cadd x V = Cw x VR:

(Cadd <+ >Cw CR) X VR = (Cadd + Cw CR) X VplN ossia VFIN = VR.

Nelle precedenti relazioni, VFIN è il valore della tensione Vreg a fine transitorio, e QIN e QFIN sono i valori della carica nel sistema capacitivo (Cadd, Cw, CR) rispettivamente all'inizio ed alla fine del transitorio.

Almeno idealmente, la tensione sulla linea Vreg raggiunge quindi il valore VR anche senza alcun intervento da parte del regolatore di tensione 1.

Dopo un certo intervallo temporale, ossia dopo che il condensatore Cadd ha trasferito la carica in esso immagazzinata sulla capacità connessa alla linea Vreg, il condensatore Cadd viene staccato dalla linea Vreg aprendo l'interruttore SW2, e viene di nuovo connesso all'uscita del generatore 6 chiudendo l'interruttore SW1, in modo che possa venire nuovamente precaricato alla tensione VPR e sia quindi pronto ad intervenire in occasione di un successivo accesso alla memoria. Il distacco del condensatore Cadd dalla linea Vreg può ad esempio essere effettuato dopo un predeterminato intervallo di tempo rispetto all'istante in cui esso è stato collegato alla linea Vreg stessa, oppure dopo che è terminata l'operazione di lettura della cella (o delle celle) di memoria indirizzata; in questo secondo caso, per comandare il distacco del condensatore Cadd dalla linea Vreg si potrà impiegare un segnale di "fine lettura" che potrà essere già previsto per altri scopi nella memoria.

Occorre notare che ove il generatore di tensione 6 sia costituito da un regolatore di tensione analogo al regolatore 1, il carico capacitivo connesso all'uscita del regolatore di tensione 6 non è elevato, in quanto il carico capacitivo CR non viene mai direttamente connesso all'uscita del regolatore 6. Il regolatore 6 potrà pertanto essere molto veloce, e di conseguenza il tempo necessario per la precarica del condensatore Cadd potrà essere molto breve.

Inoltre, se desiderato, la fase di precarica del condensatore Cadd può prolungarsi anche per un tempo superiore al tempo richiesto per il recupero della tensione Vreg: a tale scopo, infatti, idealmente è possibile dedicare tutto il tempo intercorrente fra ristante in cui il condensatore Cadd viene sconnesso dalla linea Vreg e viene connesso all'uscita del generatore di tensione 6, e l'istante in cui, a causa della richiesta di una successiva operazione di lettura, occorre nuovamente collegare il condensatore Cadd alla linea Vreg (ciò che infatti è essenziale è che a questo secondo istante il condensatore Cadd sia precaricato alla tensione VPR).

Affinchè il metodo descritto sia particolarmente efficace, occorre che la quantità di carica "addizionale" Cadd x AV sia il più possibile uguale alla carica Cw x VR necessaria per portare al valore VR la tensione della (delle) word line selezionata. In altre parole, occorre che fra le quantità Cadd x AV e Cw x Vreg vi sia quello che in gergo è chiamato un buon "matching"; ciò significa che è necessario avere un buon "matching" fra Cadd e Cw, e che il valore di tensione AV sia accurato. Il valore AV può essere ottenuto con una buona precisione generando la tensione VR + AV mediante , un circuito di regolazione di tipo noto che impieghi una tensione di riferimento di tipo bandgap. La soluzione migliore al problema di avere un buon "matching" fra Cadd e Cw consiste nel realizzare il condensatore addizionale Cadd mediante delle word line fittizie ("dummy"), ossia mediante word line esattamente uguali a quelle presenti nella matrice di memoria, nelle cui celle di memoria non viene però memorizzata informazione accessibile dall'esterno ed aventi lo scopo di realizzare un carico capacitivo che sostanzialmente coincida con quello offerto da una (o più) generica word line della matrice di memoria.

Per valutare adeguatamente la precisione della quantità di carica fornita dal condensatore Cadd e dalla circuiteria ad esso associata, occorre tenere conto delle capacità parassite associate agli interruttori SW1, SW2 e alla linea collegata all’armatura superiore del condensatore Cadd, nonché degli effetti iniezione di carica ("charge injection") e del cosiddetto effetto di "clock feedthrough" determinati dalla chiusura/apertura degli interruttori SW1, SW2, come risulterà evidente al tecnico del ramo. Per quanto concerne l'efficienza nel trasferimento della carica immagazzinata nel condensatore Cadd è chiaro che nella pratica si dovrà tenere in conto una perdita di efficienza dovuta ad esempio all’intervento del regolatore di tensione 6 ed alla presenza di capacità parassite.

Qualora il nuovo accesso alla memoria, ossia la nuova richiesta di lettura, interessi una (o le) parola di memoria appartenente alla (alle) stessa word line già attualmente indirizzata, se la word line è già selezionata e quindi la relativa capacità Cw è già caricata alla tensione VR, non sarà necessario attivare la circuiteria di compensazione capacitiva; in questo modo si eviterà di fornire alla linea Vreg un contributo di carica che altererebbe la tensione in modo indesiderato. Ciò si potrà ad esempio ottenere agendo sul circuito di controllo 5 in modo da inibire la disattivazione del segnale S e l'attivazione del segnale S*: non verrà così chiuso l’interruttore SW2 e sulla linea Vreg non verrà fornita l’ulteriore carica Cadd x Δν.

Nel caso ideale, la carica che il regolatore di tensione 1 deve erogare in corrispondenza di una richiesta di lettura risulta nulla. Tutta la carica richiesta per caricare alla tensione VR la capacità Cw della (delle) word line è infatti fornita dal condensatore addizionale Cadd, al quale tale carica è fornita dal generatore, in particolare regolatore di tensione, 6. Tale regolatore di tensione 6 ha un carico in uscita complessivo piuttosto limitato, costituito dal condensatore addizionale Cadd più altre capacità parassite che, con un buon disegno fisico del circuito, sono di valore inferiore a Cadd- Pertanto, il regolatore di tensione 6 può essere dimensionato in modo tale da risultare veloce. Inoltre, la corrente che il regolatore di tensione 6 deve erogare risulta meno elevata che non nel caso del circuito di figura 1 secondo la tecnica nota, essendo superiore il tempo allocabile per eseguire la precarica del condensatore addizionale Cadd-Una variante a questa prima forma di realizzazione pratica dell'invenzione consiste nel prevedere non uno, ma due o più condensatori addizionali, ad esempio tutti uguali fra loro, che vengono precaricati alla tensione VR + AV. Quando viene effettuata la selezione di una (o più) nuova word line della memoria, alla linea Vreg viene connesso un primo condensatore addizionale. Se entro un tempo assai breve, prima cioè che il primo condensatore addizionale sia stato nuovamente precaricato al valore di tensione corretto, giunge una nuova richiesta di lettura che coinvolge una word line diversa, alla linea Vreg verrà connesso un secondo condensatore addizionale, e così via.

La figura 4 è uno schema circuitale completo del circuito in accordo alla prima forma di realizzazione deH'invenzione, dove ancora gli elementi comuni con lo schema di figura 3 sono indicati mediante stessi riferimenti numerici. I segnali S ed S* che comandano l'apertura e la chiusura degli interruttori SW1 e SW2 sono generati dal circuito di controllo 5 a partire dai medesimi segnali di indirizzo Ai che alimentano il decodificatore di riga 2. A tal fine, è preferibilmente previsto un decodificatore di riga "fittizio" ("dummy") 7, analogo al decodificatore di riga 2, che riceve i segnali di indirizzo Ai e che pilota il circuito di controllo 5. Quest'ultimo è alimentato alla tensione VPR, in modo che anche i segnali S, S* varino non fra massa e VDD, ma fra massa e VPR. Ciò è necessario in quanto i segnali S, S* comandano elementi circuitali che gestiscono la tensione VPR. Il segnale S* che pilota l'interruttore SW2 viene ad esempio ottenuto mediante una catena nella quale il percorso del segnale è in opportuna relazione (ad esempio sostanzialmente identico) con i segnali che, a partire dai segnali di indirizzo Ai, generano i segnali ACT* che pilotano i driver 4 delle word line. La struttura necessaria per ottenere i corretti livelli di tensione per i segnali S ed S* (ossia, come precedentemente accennato, massa e VPR) può essere uguale a quella che svolge l'analoga funzione per quanto riguarda i segnali ACT* (circuiti elevatori di tensione 3).

L'interruttore SW2 può ad esempio essere sostanzialmente identico al transistore di "pull-up" del driver 4 della word line. In tal modo il ritardo del fronte di commutazione, del segnale S* che determina la chiusura deH'interruttore SW2 rispetto ai fronti di commutazione dei segnali di indirizzo Ai sostanzialmente coinciderà con il ritardo del fronte di commutazione "1" → "0" del segnale ACT* rispetto ai fronti di commutazione dei segnali di indirizzo Ai. Ciò consente di mantenere sostanzialmente la relazione temporale desiderata fra i fronti di commutazione dei segnali ACT* ed S* anche in presenza di variazioni di processo di fabbricazione, di temperatura e di esercizio, e di avere quindi un ottimo "matching" fra i ritardi della connessione alla linea Vreg della word line selezionata e del condensatore addizionale Cadd·

I circuiti mostrati nelle figure 3 e 4 e precedèntemente descritti richiedono preferibilmente un regolatore di tensione aggiuntivo 6, per la generazione della tensione VPR, più elevata della tensione VR. E' cioè necessario disporre, nel circuito integrato, di un generatore di tensione di alimentazione in grado di fornire una tensione più elevata rispetto a quella richiesta per il generatore della tensione Vsup. Ciò, come precedentemente sottolineato, può porre alcuni problemi, in particolare all'accensione del circuito integrato o al rientro da una condizione di disabilitazione ("power down") o di attesa ("stand-by"), se ad esempio il generatore di tensione di alimentazione è realizzato mediante l'impiego di moltiplicatori di tensione basati sul principio della pompa di carica.

La seconda forma di realizzazione pratica che è mostrata a titolo di esempio nella figura 5 risolve questo possibile inconveniente, evitando la necessità di prevedere un regolatore di tensione vero e proprio in grado di fornire una tensione superiore a VR. In questa figura, gli elementi identici a quelli delle figure precedenti hanno gli stessi riferimenti numerici. Nel circuito di figura 5 il condensatore addizionale Cadd viene dapprima caricato ad un valore di tensione VR3, idealmente uguale a VR, generata da un generatore di tensione 9 (anch'esso ad esempio costituito da un regolatore di tensione analogo al regolatore 1), attraverso gli interruttori SW1 e SW3. Il condensatore Cadd viene poi caricato al valore VRJ + AV mediante l'applicazione di un gradino di tensione Vstepc all'armatura inferiore di un condensatore Cc la cui armatura superiore è connessa al nodo intermedio 10 fra i due interruttori SW1 e SW3. Il gradino di tensione Vstepc viene fornito da un invertitore INVC, comandato da un segnale logico SC variabile fra la massa e la tensione di alimentazione VDD del circuito integrato, se la tensione di alimentazione deH'invertitore INVC, VC, è pari o inferiore a VDD, come è preferibile per una più efficiente realizzazione della presente soluzione, come mostrato nel seguito; se il valore di Ve fosse peraltro superiore a VDD, il segnale logico SC sarebbe variabile tra la massa e Ve- L'invertitore INVC è alimentato ad una tensione Ve di valore opportuno, come verrà discusso nel seguito. Il dimensionamento dei componenti, in particolare del condensatore addizionale Cadd. dovrà soddisfare la stessa relazione discussa per la prima forma di realizzazione, ossia Cadd x ΔV = Cw x VR.

Durante il funzionamento normale del circuito, quando non è richiesta la selezione di una (o più) nuova word line, gli interruttori SW1 e SW3 sono chiusi mentre l'interruttore SW2 è aperto. Il segnale SC è a livello logico alto (di valore pari a VDD)· I due condensatori Cc e Cadd sono quindi precaricati alla tensione VR3, che come detto è idealmente pari a VR.

Quando si verifica una nuova richiesta di lettura che richiede la selezione di una (o più) word line diversa, l'interruttore SW3 viene aperto ed il segnale SC viene portato a livello logico basso. Ciò determina un incremento nella tensione sul nodo 10 pari a:

ΔV = Vc x Cc/(Cadd + Cc) = Vc/(1 Cadd/Cc).

A questo punto il circuito è nella stessa situazione esaminata per il circuito di figura 3. Quando viene selezionata la (le) nuova word line, e quindi la capacità Cw viene connessa alla linea Vreg, il condensatore addizionale Cadd viene staccato dal nodo 10 (aprendo l'interruttore SW1) e viene connesso tra la linea Vreg e massa (chiudendo l’interruttore SW2).

Deve essere soddisfatta la seguente equazione:

(Cadd/Cw) X [l/(Cadd Cc)] x Vc = VR.

Per avere la migliore efficacia della compensazione capacitiva, cioè affinché la carica Cadd x AV trasferita dal condensatore Cadd alla linea Vreg sia il più possibile uguale a Cw x VR, occorre che il valore della tensione Ve sia accurato e che il fattore (Cw/Cadd) x [1 Cadd/Cc)] abbia valore preciso. A tal fine, la tensione Ve può essere generata mediante un circuito di regolazione che impiega, una tensione di riferimento di tipo band-gap. Con un adeguato dimensionamento del condensatore Cc il valore della tensione Vc può comunque essere inferiore a VDD, per cui il regolatore di tensione per la generazione della tensione Ve può essere alimentato a VDD, scopo della presente forma di realizzazione. Per quanto riguarda il fattore (Cw/Cadd) x [1 Cadd/Cc)], esso dipende da rapporti fra capacità. Per ridurre la dipendenza di questo fattore dalle differenze ("mismatch") fra Cadd e Cc, il rapporto Cadd/Cc può essere tenuto molto basso, ossia il condensatore Cc può essere dimensionato in modo da avere una capacità molto maggiore di quella del condensatore Cadd- U valore limite del fattore (Cw/Cadd) x [1 Cadd/Cc)] è evidentemente pari a (Cw/Cadd), ottenibile quando Cadd/Cc è circa zero, e corrisponde ad un valore ΔV = Vc. Con questo accorgimento Punico parametro importante è il "matching" fra Cadd <e >Cw, come nella soluzione secondo la prima forma di realizzazione. Questo permette di realizzare un condensatore Cc che non sia necessariamente in buon "matching" con il condensatore Cw: per la realizzazione del condensatore Cc non è quindi necessario ricorrere all'uso di word line "fittizie" ("dummy").

Per quanto riguarda la precarica dei due condensatori Cc e Cadd, il condensatore Cc può essere nuovamente precaricato al valore VR3 appena è stato aperto l'interruttore SW1. Per il condensatore Cadd valgono invece le stesse considerazioni svolte precedentemente a proposito del circuito di figura 3. La carica che deve fornire il regolatore 9 non risulta eccessiva, e può essere soddisfatta in un intervallo di tempo complessivamente superiore rispetto al tempo richiesto per il recupero della tensione della word line. Il regolatore 9 può essere sufficientemente veloce, in quanto il carico capacitivo alla sua uscita è dato dal parallelo di Cc e Cadd, oltre a contributi parassiti.

Claims (10)

1. RIVENDICAZIONI 1. Circuito per la regolazione della tensione di riga in una memoria, comprendente un regolatore di tensione (1) atto a generare in uscita una tensione regolata (Vreg) da fornire ad una o più righe della memoria quando detta una o più righe sono selezionate, caratterizzato dal fatto di comprendere mezzi di accumulo di carica (Cadd) selettivamente collegabili all'uscita del regolatore di tensione ed atti ad accumulare una carica di compensazione di una caduta di tensione che si verifica su detta tensione regolata (Vreg) in occasione della selezione di detta una o più righe della memoria.
2. 2. Circuito secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi di accumulo di carica comprendono almeno un condensatore (Cadd) avente una prima armatura connessa ad un potenziale di riferimento della memoria ed una seconda armatura selettivamente accoppiabile ad un circuito di precarica (6;9,Cc,INVC) o all'uscita di detto regolatore di tensione (1).
3. 3. Circuito secondo la rivendicazione 2, caratterizzato dal fatto che detto almeno un condensatore è tale per cui la carica in esso immagazzinata sia sostanzialmente uguale al prodotto della sua capacità (Cadd) per il valore nominale della tensione regolata (VR) più una quantità (Cadd x ΔV) sostanzialmente uguale alla quantità di carica da fornire a detta una o più righe della memoria selezionate per portare il potenziale di detta una o più righe selezionate ad un valore prestabilito (VR).
4. 4. Circuito secondo la rivendicazione 2, caratterizzato dal fatto di comprendere primi mezzi interruttori (SW1) e secondi mezzi interruttori (SW2) per accoppiare selettivamente la seconda armatura di detto almeno un condensatore (Cadd) rispettivamente a detto circuito di precarica (6;9,Cc,INVC) o all'uscita del regolatore di tensione (1).
5. 5. Circuito secondo la rivendicazione 2, 3 o 4, caratterizzato dal fatto che detto circuito di precarica comprende un generatore di tensione (6;9) la cui uscita (VPR;VR3) è selettivamente accoppiabile a detta seconda armatura di detto almeno un condensatore (Cadd)·
6. 6. Circuito secondo la rivendicazione 5, caratterizzato dal fatto che detto generatore di tensione (6) genera una tensione sostanzialmente pari a detta tensione prestabilita (VR) aumentata di una tensione incrementale (ΔΥ) tale per cui la quantità di carica incrementale (Cadd x Δν )immagazzinata in detto almeno un condensatore (Cadd) per effetto di detta tensione incrementale sia sostanzialmente uguale alla quantità di carica (Cw x VR) da fornire a detta una o più righe selezionate per portare il potenziale delle stesse a detto valore prestabilito (VR).
7. 7. Circuito secondo la rivendicazione 2, 3 o 4, caratterizzato dal fatto che detto circuito di precarica comprende un secondo regolatore di tensione (6;9) avente uscita (VPR;VR3) selettivamente accoppiabile a detta seconda armatura di detto almeno un condensatore (Cadd)·
8. 8. Circuito secondo la rivendicazione 7, caratterizzato dal fatto che detto secondo regolatore di tensione (6) fornisce in uscita una tensione sostanzialmente pari a detta tensione prestabilita (VR) aumentata di una tensione incrementale (ΔV) tale per cui la quantità di carica incrementale (Cadd x ΔV) immagazzinata in detto almeno un condensatore (Cadd) per effetto di detta tensione incrementale sia sostanzialmente uguale alla quantità di carica (Cw x VR) da fornire a detta una o più righe selezionate per portare il potenziale delle stesse a detto valore prestabilito (VR).
9. 9. Circuito secondo la rivendicazione 5 o 7, caratterizzato dal fatto di comprendere inoltre mezzi di survoltaggio (Cc,INVC) del potenziale di detta seconda armatura di detto almeno un condensatore (Cadd)·
10. 10. Memoria comprendente una pluralità di righe selettivamente selezionabili, mezzi di selezione (2,3,4) di una o più di dette righe per portare il potenziale di detta una o più righe selezionate ad un valore prestabilito (VR), caratterizzata dal fatto di comprendere uno o più circuiti di regolazione secondo una qualunque delle rivendicazioni precedenti.