DE7100215U

DE7100215U - Halbleiteranordnung mit relativ kleinen geometrischen abmessungen

Info

Publication number: DE7100215U
Application number: DE19717100215U
Authority: DE
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1970-01-05
Filing date: 1971-01-05
Publication date: 1971-04-22
Also published as: NL7100073A; DE2100292A1; US3681153A

Description

PATENTANWALT -"

DIPL-ING. LEO FLEUCHAUS J

β München 7i, 5· Jan. 1971

Melchiorstraße *?

Me.nZe.chen M16 3P/G-477/8

Motorola, Inc. 9401 West Grand Avenue Franklin Park« Illinois V.St.A.

Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen

Die Erfindung betrifft eine Falbleiteranordnung mit relativ kleinen geometrischen Abmessungen und zumindest einem flachen Bereich, dessen PN-Übergang an der Oberfläche des Halbleiterträgers endet.

Bei der Herstellung von Halbleiteranordnungen mit Verhältnismassig flachen PN-Ubergangen, z.B. von Transistoren, ist es bekannt, die aktiven Bereiche, z.B. die Basis- und Emitterbereiche eines Transistors, durch aufeinanderfolgende Verfahrensschritte herausteilen, die in bekannter Weise das Maskieren, Ätzen und das Diffundieren das Halbleiterträgers umfassen. Es ist allgemein bekannt, Siliciumdioxid als Diffusionsmaske zu verwenden, um die Diffusionsbereiche bezüglich

Fs/wi ihrer

7 lüü

üü2

M163P/G-4-77/8

ihrer seitlichen Ausdehnung zu begrenzen und festzulegen. Bei der Herstellung von Transistoren mit relativ kleinen geometrischen Äbmestjuugeü wird aacu der DsittsrdiiTusion ein sogenannter "Waschprozess" vorgenommen, während welchem die dünne Oxydschicht beseitigt wird, die sich während der Diffusion des Emitterbereiches über diesem ausbildet. Dieser Ätzvorgang wird auch als "Zwischenätzung" bezeichnet und dient der Vorbereitung für die Metallisierung der Halbleiteranordnung, um den Emitteranschluss anzubringen. Bei der Metallisierung wird vorzugsweise Aluminium auf der freigelegten Emitteroberfläche aufgedampft. Wenn die seitliche Ausdehnung der Emitterdiffusion derart ist, dass die Basis-Emittergrenzschicht von der auf der Oberfläche des Halbleiterträgers auch nach dem Zwischenätzen des Emitterbereiches verbleibenden Oxydschicht bedeckt bleibt, dann ist dieser PN=übergang passiviert und gegen ein Kurzschliessen während der anschliessenden Metallisierung geschützt.

Bei Halbleiteranordnungen mit verhältnismässig grossen geometrischen Abmessungen ergeben sich in dieser Hinsicht bei der Zwischenätzung keine Schwierigkeiten. Wenn jedoch die geometrischen Abmessungen verhältnisaässig klein sind, wie z.B. bei Transistoren für sehr hohe Frequenzen, treten Schwierigkeiten beim Justieren der Abdeckmasken auf. Dabei kann es nahezu unmöglich werden, innerhaiTb eines gewünschten Emitterbereiches z.B. eine Maske derart; anzuordnen, dass dieser Bereich durch eine normale Ätzung für die anschliessende Metallisierung freigelegt wird. In dieser Situation kann eine kontrollierte Zwischenätzung oder das sogenannte "Auswaschen" des Emitters noch erfolgreich sein, da es damit möglich ist, nur einen verhältnismässig kleinen Bereich des sich auf dem Emitterbereich ausbildenden Oxyds zu beseitigen.

- 2 - Obwohl

K163P/G-477/8

Obwohl das erwähnte Auswaschen des Emitters für viele Anwendungsfälle zufriedenstellende Ergebnisse bringt, kann diese Art der Z«ischenätsun«j "bei sehr flachen PN-überscänKen nur dann zum Erfolg führen, wenn extrem sorgfältige Itzkontrollen eingeführt werden. Selbst bei einer solchen sorgfältigen Bearbeitung ist es nicht zu vermeiden, dass der an die Oberfläche tretende PlMJber-ang freigelegt wird und damit die nachfolgende Metallic rung diesen Übergang kurzschliesst, was zum Ausfall der hergestellten Halbleiteranordnung führt. Es ist daher wünschenswert, den Vorteil der kontrollierten Zwischenätzung zum Auswaschen des Euitterber' ; durch geeignete Änderungen des Herstellungsverfahre*· ^:jei der Herstellung von Halbleiteranordnungen mit re- -lachen Diffusionsbereichen verwenden zu können.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen zu schaffen, bei der ein Kurzschliessen von FN-Übergängen beim Metallisieren bzw, beim Aufbringen von ohmischen Kontakten zu vermeiden ist. Dabei soll es möglich sein, die Vorteile wahrzunehmen, die eine kontrollierte Zwischenätzung in Form des Auswaschens eines aktiven Bereiches bietet.

Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass über dem Halbleiterträger eine erste isolierende Schicht mit einer Öffnung angeordnet ist, deren Begrenzungslinie im wesentlichen im Bereich des an die Oberfläche des Halbleiterkörpers tretenden PN-Überganges verläuft, dass eine zweite isolierende Schicht über der ersten isolierenden Schicht angeordnet ist, die eine Öffnung hat, die kleiner ist als die Öffnung in der ersten isolierenden Schicht, wobei Teile der zweiten isolierenden Schicht überhängend über der ersten isolierenden Schicht unter Bildung eines freien Raumes verlaufen, und dass die überhängenden Teile der zweiten isolierenden Schicht eine

- 3 - Üb erhangmaske

Uberhangmaske bilden, die das Kursschliessen eventuell freiliegender Teile des FN-Übergangs bei· Aufbringen eines Metallkontaktes verhindert, so dass der Hetalllcontakt höchstens teilweise in den freien 3aua und nicht bis sum FB-Obergmng verläuft.

Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.

Weitere

H163P/G-4-77/8

Weitere Merkmale und Vorteil,» der Erfindung gehen aus der nachfolgenden Beschreibung eines iusführungsb ei spiels in Ver-"bindung mit den Ansprüchen und der Zeichnung hervor. Ss zeigen:

Pig. IA und IB einen Halbleiteraufbau, an dem das von der vorliegenden Erfindung zu losende Problem aufgezeigt wird, und der einen bekannten flachen PN-Grenzschichtaufbau besitzt;

Fig. 2A bis 2F eine Folge von Verfahrenszuständen, bei der

Herstellung eines Halbleiteraufbaus gemäss der Erfindung mit verhältnismässig kleinen geometrischen Abmessungen.

In Fig. IA ist der Aufbau eiii.es Planar-Transistors dargestellt mit einem Basisbereich 14 und einem Emitterbereich 24, die in einer als Kollektor wirksamen Trägerschicht 10 unter Verwendung bekannter Diffusions- und Maskiertechniken hergestellt werden. Die Trägerschicht 10 kann zweckmässigerweise aus Silicium bestehen, die auf ihrer Oberfläche mit einer Oxydmaske 16 versehen ist. Diese Oxydmaske 16 ist unterschiedlich dick und besitzt Stufen 18 und 20, die aufgrund mehrerer vorausgehender Diffusions schritte in bekannter V/eise entstehen. Aufgrund dieses Aufbaus ist der Smitterbereich 24 mit einer sehr dünnen Oxydschicht 22 bedeckt, die normalerweise durch die Oxydation des Siliciums während der Diffusion des Emitterbereiches entsteht.

Bei der Herstellung von Transistoren sehr kleiner Abmessungen, die für die Verarbeitung hoher Frequenzen geeignet sind, wird der Eititterbereich 24 mit sehr geringer Tiefe, d.h. sehr flach ausgeführt und besitzt zweckmässigerweise weniger als ungefähr 0,2/um. Die Breite des Emitterfensters 'öffnung 20) in der Oxydmaske 16 liegt normalerweise in der Grössenordnung von 1 /um.

- 5 - Während

7 ΊΟϊ2 ;· ? /, 71

M163P/G-477/8

Während der Bildung des Emitter! ereiches 24 derartiger bekannter Transistoren mit einer flachen Grenzschicht wird die Oxydschicht 22 auf der Emitteroberfläche durch «ine Oxydacion des Siliciums wieder gebildet. Diese Emitteröffnung 20 ist normalerweise zu klein, um darin bei einer nachfolgenden Justierung eine Maske anzubringen, welche einen Teil der passivierenden Emitteroxydschicht 22 beim Ätzen abdeckt, wenn die Oxydschicht über dem Emitterbereich zur Kontaktierung weggeätzt wird. Aus diesem Grund wird in der Hegel eine kontrollierte Zwischenatzung vorgenommen, um zumindest einen Teil der Oxidschicht 22 von der Oberfläche der Trägerschicht 10 zu entfernen. Da die Oxydschicht 22 über der Emitteroffnung 20 die dünnste Qxydschiclit der den Siliciumträger 10 überziehenden Ojydmaske 16 ist, wird bei der kontrollierten Zwischenätzung diese dünne Qxydschicht 22 zuerst entfernt und der Emitteroereich 24 für die Kontaktierung freigelegt.

Wenn bei der Diffusion des Emitterbereiches 2': dieser genügend weit seitlich unter die Oxydschicht 23 mit mittlerer Dicke vordringt und somit der Emitter-Basisübergang von dieser Oxydschicht 23 nach der Zwischenatzung noch bedeckt wird, dann wird bei der Metallisation des freigelegten Smitterbereiches 24 ein Kurzschluss des 3mitter-Basi3übergangs vermieden. Bei Halbleiteranordnungen mit sehr flacher Emitterschicht, bei

enen der Emitterbereich bis zu einer Tiefe von ungefähr 0,2/um und weniger in das Trägermaterial eindiffundiert wird, breitet sich bei der Diffusion der Smitterbereich nur sehr wenig nach der 3eite und damit unter die Oxydschicht 23 aus. Wenn in einem solchen Fall der Emitter mit einem Metallkontakt 26 gemäss Pig. IB versehen wird, ergibt sich ein Kurzschluss am Emitter-Basisübergang 28, wenn dieser übergang bei der kontrollierten Zwischenätzung freigelegt wird. Ein solches Freilegen des PN-Ubergangs kann z.B. die Folge einer nur etwas zu starken Ätzung der Oxydschicht 22 sein, so dass nur eine

- 6 - geringe

7'iflG2'-'^: ? ki\

M163P/G-4-77/8

g. ^inga Anätzimg der Oxydschicht 23 bereits den PN-Übergang Z" ie in Fig. IB dargestellt, freilegen kann. Somit hat das bfc ante Verfahren des Auswaschens des Emitterbereichs durch eine kontrollierte Zwischenätzung gewisse Vorteile "bei der Herstellung von HaTbIeiteranordnungen mit relativ kleinen Abmessungen "bezüglich der für diesen Verfahrensschritt wegfallenden Justierung einer Maske, jedoch kann diese Zwischenätzung auch einen elektrischen Kurzschluss des Emitter-Basisübergangs oder anderer flacher FN-Übergänge im Halbleiteraufbau verursachen. Es ergibt sich also, dass bei einem Halbleiteraufbau und dem Herstellungsverfahren, wie es anaa ■". der Fig. IA und IB beschrieben wurde, eine Vergrösserung der seitlichen Diffusion des Emitterbereiches 24 wünschenswert wäre, ohne dass dabei die Vorteile verloren gehen, die Dei einem Auswaschen des Emitters unter Verwendung einer kontrollierten Zwischenätzung für die Herstellung Von Halbleiteranordnungen mit sehr flachen PN-Übergangen gegeben sind. Dieses Ziel wird durch die vorliegende Erfindung in vorteilhafter Weise erreicht.

In den Fig. 2A bis 2F ist die Erfindung anhand einzelner Verfahrensschritte dargestellt. Gemäss Fig. 2A wird auf einem Siliciumträger 30 eine isolierende Schicht 32 z.B. aus Siliciumdioxid durch thermisches Wachsen oder durch Aufdampfen hergestellt. Die isolierende Schicht 32 ist mit einer öffnung 35 für den nachfolgenden Diffusionsschritt versehen. In der nachfolgenden Beschreibung wird diese isolierende Schicht 32 auch als erste Maske bezeichnet. Durch diese öffnung 35 wird anschliessend bei einer geeigneten Temperatur eine Störstellendiffusion durchgeführt, um im Siliciumträger 30 einen Bereich 34 zu bilden, der z.B. der Basisbereich eines Transistors sein kann. Bei dem in den Fig. 2A bis 2F dargestellten Halbleiteraufbau dient der Siliciumträger 30 als Kollektor eines Transistors. Dieser diffundierte Bereich 34 kann für Tranei-

- 7 - stören

7 Ίοΰ > ■"· :■■ /.', 71

H163P/G-'+77/8

stören mit typischen Eigenschaften, z.B. zur Verwendung bei sehr hohen Frequenzen, eine Diffusionstiefe von ungefähr 0,3/tat besitzen.

Anschliessend wird durch Glühen des Halbleiteraufbaus gesäss Fig. 2B bei einer Temperatur von -ungefähr 900°C für et \ V? Minuten eine erste isolierende Schicht 33 aus Silicitoav^^yd bzw. Siliciumdioxid gebildet. Durch diesen Verfahrensschritt ergibt sich eine Siliciumdioxydschicht 33 von ungefähr 500 i Dicke bei einem Aufbau, wie er in Fig. 20 dargestellt ist.

Anschliessend wird über der ersten isolierenden Schicht 33 eine zweite isolierende Schicht 38 aus Siliciumnitrid (Si,H₄) aufgebaut, wobei in einem pyrolythisehen Verfahrensechritt eine der nachfolgend angegebenen Reaktionen abläuft:

, + SiH₄ ♦ Warme <* Si .K₄ +

HH, + SiCl₄ + V/arme -♦ Si,H₄ + HCl +

Diese zweite isolierende Schicht 38 aus SIxB₄ erstreckt sich über die gesamte Oberfläche des Hnlbleiter&ufbaus ^emäss Fig. 2C. Unter Verwendung der herkömmlichen naskierteclmik wird eine öffnung ",. Ji der zweiten isolierenden Schicht 38 gemass Fig. 2D angebracht. Dieser Aufbau aus der ersten und zweiten isolierenden Schicht 33 und 38 wird nachfolgend ale zweite Maske bezeichnet und besitzt die Eigenschaften, dass die erste isolierende Schicht 33 eine von der zweiten isolierenden Schicht 38 verschiedene Itzgeschwindigkeit aufweist. Im speziellen Fall ist die Itzgeschwindigkeit der ersten isolierenden Schicht 33 grosser als die der zweiten Isolierenden Schicht 38, wenn beide Schichten gleichzeitig einem bestimmten ltzmittel, z.B. Fluorwasserstoffsäure (HF) ausgesetzt werden.

BBStW^S

M163P-W/8 '¹^

Im Interesse möglichst grosser Unterschiede für die Ätzgeschwindigkeiten ist es zweckmässig, die Siliciumdioxydschicht 33 frei von einer Bordotierung zu halvvu, da «ins berdotisrts Siliciumdioxydschicht eine grössere Ätzgeschwindigkeit aufweist als eine entsprechende undotierte Schicht. Die Siliciumnitridschicht 38 wird vorzugsweise bei einer Temperatur von etwa 800⁰C aufgebracht, wobei sich herausstellte, dass die zweite isolierende Schicht 38 aus SiJCT^ die günstigsten Eigenschaften bezüglich einer unterschiedlichen Ätzung zeigt, wenn die Schicht bei dieser Temperatur oder einer höheren Temperatur aufgedampft wird.

Die Öffnung 37 in der zweiten isolierenden Schicht 38 wird durch Einwirkung von phosphoriger Saure (H,P0^)auf einem bestimmten Bereich der Siliciumaitr-idschicht 38 gebildet* Diese Säure ätzt das Siliciumnitrid sehr rasch, Jedoch greift sie das Siliciumdioxid nur geringfügig an, wenn die beiden isolie_ renden Schichten 33 und 38 in der zuvor beschriebenen Weise ausgebildet sind. Wenn der innerhalb der öffnung 35 liegende Teil der zweiten isolierenden Schicht 38 dergiosphorigen Säure bei einer Temperatur von ungefähr 180⁰C ausgesetzt wird, wird das Siliciumnitrid dieser Schicht 38 mit einer Geschwindigkeit von ungefähr 100 & pro Minute weggeätzt. Die bei derselben Temperatur der phosphorigen Säure ausgesetzte Siliciumdioxydschicht 33 wird nur mit einer Geschwindigkeit von etwa 15 2-pro Minute weggeätzt. Somit gibt die öffnung 37 zunächst nur einen Teil 39 der Siliciumdioxydschicht 33 frei, wobei dieser Teil der Siliciumdioxydschicht 33 gemäss Fig. 2D nur geringfügig angeätzt ist.

Anschliessend werden die beiden Teile 39 der ersten isolierenden Schicht 33 und die gesamte zweite isolierende Schicht 38 gleichzeitig der Fluorwasserstoffsäure ausgesetzt, wobei dieses Ätzmittel den Teil 39 der Siliciumdioxydschicht 33 sehr

- 9 - rasch

7 1002"'S 7 ', τι

M163P/G-477/8

rasch und die zweite isolierende Schicht 38 nur sehr langsam wegätzt. Die Fluorwasserstoffsäure entfernt nicht nur den Teil 59 der arctss. isolierenden Schicht 33, sondern ätzt auch seitlich unter der Siliciumnitridschicht 38 verlaufende Teile der Siliciumdioxydschicht 33 weg, wodurch die zweite isolierende Schicht 38 unterschnitten wird. Bei diesem Vorgang wird die Siliciumnitridschicht 38 gemäss Fig. 2E von der Fluorwasserstoffsäure mit einer Geschwindigkeit von ungefähr 100 % pro Minute weggeätzt, während die Siliciumdioxydschicht 33 mit einer Geschwindigkeit von 2000 & pro Minute weggeätzt wird, wenn das Ätzmittel eine Temperatur von etwa 25⁰C aufweist.

Der innerste Teil der Siliciumnitridschicht 38 steht über die erste isolierende Schicht 33 über und bildet eine Überhanglüäske 44, unter welcher ein freier Raum 46 verläuft. Dieser freie Raum 46 bewirkt eine Vergrösserung der seitlichen Ausdehnung bei der Diffusion des Emitterbereiches 48 gemäss Fig. 2E. Der Abstand D zwischen der vorderen Kante der Überhangmaske 44 und der vorderen Kante der ersten isolierenden Schicht 33 kann bis etwa 0,5/um gross sein. Somit können die durch die öffnung 37 bei der Diffusion eindringenden Verunreinigungen in den freien Raum 46 vordringen und in den darunterliegenden Teil des Siliciumträgers 30 eindringen, wodurch der Emitterbereich 48 gemäss Fig. 2E entsteht. Der Oberflächenendbereich des FN-Übergangs 50 liegt bei einer derartigen Diffusion weit hinter der vorderen Begrenzungslinie der Überhangmaske 44.

Uach der Herstellung des Emitterbereiches 48 wird die dünne Oxydschicht 49, die sich durch Oxydation des Siliciums während der Emitterdiffusion ausbildet, durch eine Zwischenätzung weggewaschen, wie sie bereits anhand der Fig. IA und IB beschrieben wurde. Vorzugsweise wird diese Zwischenätzung sehr sorgfältig überwacht, so dass der Oberflächenbereich des PN-Über-

- 10 - ganges

M163P/G-477/8

ganges 50 zumindest geringfügig unterhalb der ersten pyrolythisch aufgebrachten Siliciumdioxydschicht 33 liegt. Eine auf diese Weise hergestellte Halbleiteranordnung ist besonders stabil, wenn der PN-Übergang 50 ohne Unterbrechung von der Oxydschicht 33 während seiner gesamten Lebensdauer im Oberflächenbereich des Siliciumträgers bedeckt ist. Venn Jedoch ein Teil dieses PN-Uberganges 50 zufällig während des Auswaschens der den Emitter· areich überdeckenden Oxydschicht 4-9 freigelegt wird, so bedingt dies jedoch keinen Ausfall der Halbleiteranordnung, wenn diese gemäss der Erfindung hergestellt wird. Bei der nachfolgenden M.+;allisier"«<? des Emitters, indem z.B. gemäss Fig. 2F Aluminium durch Cr -«ng 37 der Überhangmaske 44 aufgedampft wird, dringt dl illisierung nur unwesentlich in den durch die Ü/berhan^ *λαλ 44 abgedeckten Bereich vor, so dass der Emitterkontakt 4-2 auf dem Emitterbereich 4-8 aufgebaut wird, ohne den freien Haus 46 voll auszufüllen. Damit wird jedoch auch ein Kurzschliessen eventuell freiliegender Emitter-Basisübergänge 50 in diesem freien Raum vermieden. Es kann eine geringe Neigung vorhanden sein, dass der heisse Aluminiumkontakt bei dem Metallisieren geringfügig unter die Kanten der Überhangmaske 44 vordringt. Es ist jedoch möglich, durch eine geeignete Überwachung dafür zu sorgen, dass das Aluminium bei der Metallisation im wesentlichen vertikal auf die Oberfläche des Silieiumträgers auftrifft und nur in diesem Bereich en guter ohmischer Eontakt mit dem Emitterbereich 48 hergestellt wird. Durch das Vermeiden des seitlichen Vordringens des Hetallkontaktes in den freien Saum 46 kann damit ein Kurzschliessen des Emitter-Basisüberganges 50 sicher vermieden werden. Zusammenfassend ergibt sich, dass die Überhangmaske 44 in Verbindung mit dem freien Raum 4-6 zwei wesentliche Funktionen erfüllt: erstens wird dadurch eine wesentliche seitliche Diffusion des Emitterbereiches 48 möglich, so dass der Emitter-Basisübergang an einer Stelle des Siliciumträgers 30 an die Oberfläche tritt,

-11t die

M163P/G-477/8

die ziemlich weit von der Vorderkante der Haskieroffnung 37 entfernt liegt; zweitens wird durch die Überhangmaske 44 dieser PN-Übergang 50 ausreichend gesehütst, so dass bei der rietallisation aeö SmivtorDörsiohsc äer Ali2Sisl«skon*a|rb 42 Mit dem Emitter nur in eines Bereich verbunden ist, in den der Emitter-Basisübergang noch nicht verläuft.

Das vorausgehend beschriebene Verfahren sowie der Aufbau einer Halbleiteranordnung mit einen verbesserten flachen Übergangsbereich wurde in der Praxis erfolgreich durchgeführt und erwies sich bei der Überprüfung als besondere vorteilhaft. Dabei wurde ein PNP-Transistor aufgebaut, dessen Basisgrenzschichttiefe etwa 0,3/um und dessen Emittergrenzschichttiefe etwa 0,1/um beträgt. Bei einer Emitteröffnung von ungefähr 1/um liess sich ein freier Raum mit einer Tiefe D von ungefähr 0,5>ua erzielen= Die erste isolierende Schicht 33t <H-^e aus einem pyrolythisch aufgebrachten Siliciumdioxyd besteht, wurde in einer Dicke von etwa 500 % aufgebracht und mit der zweiten isolierenden Schicht 33 aus Siliciumnitrid überzogen, die etwa eine Dicke von 1000 % besitzt. Tür die Herstellung des Aluminiumkontaktes 42 wurde das Aluminium mit einer Dicke von etwa 2000 £ aufgedampft.

Es sei hervorgehoben, dass die vorliegende Erfindung nicht auf das beschriebene isolierende Material begrenzt ist, welches für die erste und zweite isolierende Schicht 33 und 38 beispielsweise angegeben wurde. Ss ist vielmehr für die Bildung des freien Raumes 46 erforderlich, dass die erste isolierende Schicht 33 wesentlich rascher weggeätzt werden kann als die zweite isolierende Schicht 38, wenn diese einem Itamittel ausgesetzt werden, das z.B. aus Fluorwasserstoffsäure besteht.

- 12 - Im

lUUZ IO ? L 71

M163P/G-477/8

Im Rahmen der Erfindung k^-::. für die zweite isolierende Schicht 38 z.3. aach Aluminiumoxyd (AX^O,) in Verbindung mit Silisiumdioxyd als erste isolierende Schicht Verwendung finden, Die zweite isolierende Schicht 33 kann auch aus Siliciumkaruid, Magnesiumoxyd, Zirkoniumoxyd oder Bornitrid bestehen. Für die erste isolierende Schicht 33 kann auch ein Metall Verwendung finden, wofür Aluminium, Nickel, Chrom, Molybdän beispielsweise zwecfcaässig sein können. Diese Metallschichten können durch Aufstäuben, Aufdaspfen oder in einer anderen geeigneten Vei3e aufgebx-acht werden.

Es ist offensichtlich, dass die Erfindung nicht nur für die Herstellung von Transistoren geeignet ist, sondern dass sie auch für die Herstellung von Halbleiteranordnungen in vier, fünf und mehr Schichten sehr vorteilhaft aein kann, wenn flache Diffuiionsbereiche hergestellt werden sollen.

- 13 - Schutzansprüche

7100?'.- ι /.

Claims

M163F/G-477/8 Schutzansprüche

1. Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und zumindest einem flachen Bereich, dessen PN-Übergang an der Oberfläche des Halbleitertra. -s endet, dadurch gekennz e ichnet, dass über dem Halbleiterträger eine erste isolierende Schicht (33) mit einer öffnung angeordnet ist, deren Begrenzungslinie im wesentlichen im Bereich des an die Oberfläche des Halbleiterkörper tretenden PN-Übergangs verläuft, dass eite zweite isolierende Schicht (38) über der ersten isolierenden Schient angeordnet ist, die eine Öffnung (37) hat, die kleiner ist als die öffnung in der ersten isolierenden Schicht, wobei Teile der zweiten isolierenden Schicht überhangend über der ersten isolierenden Schicht unter Bildung eines freien Raumes (46) verlaufen, und dass die überhängenden Teile der zweiten isolierenden Schicht eine Überhangmaske (44) bilden, die das Kurzschliessen eventuell freiliegender Teile des PN-Übergangs beim Aufbringen eines Metallkontaktes verhindert, so dass der Metallkontakt höchstens teilweise in den freien Raum und nicht bis zum PN-Übergang verläuft.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die erste isolierende Schicht aus Siliciumdioxyd und die zweite isolierende Schiebt aus einem der nachfolgenden Materialien Siliciumnitrid, Aluminiumoxyd, Siliciumkarbid, Magnesiumoxyd, Zirkoniumoxyd,

71002:5 ? κ 7ΐ

Bornitrid, Aluminium, Nickel, Chrom oder Molybdän besteht.

Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine weitere Maske zwischen der ersten Maske und einem Teil der Oberfläche & ·■ Halbleiterträgers angeordnet ist, dass im Helbleitertj&ger ein zweiter Bereich ausgebildet ist, der teilweise unter dem ersten Bereich liegt, dass der zweite Bereich von einem weiteren PN-Übergang begrenzt ist, der an der Oberfläche des HalbleiterkSrpers unterhalb der weiteren Maske ▼erläuft.

Halbleiteranordnung nach Anspruch 3» dadurch gekennzeichnet , dass die weitere Üaske aus Siliciumdioxyd besteht, und dass die c^fven und zweiten Bereiche im Halblditerträger den Emitter- und den Basisbereich eines Hochfrequenztransistors mit flachen Übergangsbereichen bilden.

7 lud/