[go: up one dir, main page]

DE1292759B - Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone - Google Patents

Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone

Info

Publication number
DE1292759B
DE1292759B DEST22582A DEST022582A DE1292759B DE 1292759 B DE1292759 B DE 1292759B DE ST22582 A DEST22582 A DE ST22582A DE ST022582 A DEST022582 A DE ST022582A DE 1292759 B DE1292759 B DE 1292759B
Authority
DE
Germany
Prior art keywords
diffusion
semiconductor
oxide layer
zone
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEST22582A
Other languages
English (en)
Inventor
Adam
Dr Fritz Gunter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1292759B publication Critical patent/DE1292759B/de
Pending legal-status Critical Current

Links

Classifications

    • H10W20/40
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

1 2
Die Erfindung betrifft ein Verfahren zum Herstellen werden hier durch Ätzung von der Oxydschicht einer auf eine Oxydschicht auf einem Halbleiter- gelöst und von der Halbleiterkörperoberfläche wegkörper eines Planar-Halbleiterbauelements aufge- gebogen.
brachten Zuleitung zu einer diffundierten Halbleiter- Aufgabe der Erfindung ist es, Mittel zur Reduzie-
zone, bei dem die Zuleitung nach dem EindifEundie- 5 rung der durch die Basis- und Emitterzuleitungen ren der Halbleiterzonen auf die zum Eindiffundieren gebildeten Kapazitäten bis auf einen Bruchteil oder verwendete Oxydmaske aufgebracht wird. bis um eine Größenordnung anzugeben, ohne daß
Ein derartiges Verfahren ist aus der französischen die Zuleitungen von der Oxydschicht abgehoben Patentschrift 1 318 391 bekannt. werden müssen, und die es ermöglichen, dennoch
Aus der schweizerischen Patentschrift 351031, io an den Orten der pn-Überzüge die für ihren Schutz den USA.-Patentschriften 2 890 395, 2 981 877 sowie optimale Oxydschichtdicke beizubehalten, der genannten französischen Patentschrift 1318 391 Diese Aufgabe wird erfindungsgemäß dadurch
sind Halbleiterbauelemente, beispielsweise diffun- gelöst, daß auf der ebenen Oberfläche des Halbleiterdierte Silizium-Planartransistoren, bekannt, deren körpers eine gegenüber der beim Diffundieren verBasis- und Emitterzuleitungen teilweise über eine 15 wendeten, 0,5 bis 1 μ starken Oxydmaske dicke Oxydschicht auf der Oberfläche des Halbleiterkörpers Oxydschicht aufgebracht wird, daß in dieser dicken aufgedampft sind und sich bis über den unter ihnen Oxydschicht eine Öffnung angebracht wird, in der liegenden Oberflächenbereich der Emitter- und Basis- die Oxydmaske für die Diffusion mit einer Diffuzone hinaus erstrecken. Die entsprechende Oxyd- sionsöffnung, die etwas kleiner als die Öffnung in schicht bei Planartransistoren besteht im allgemeinen ao der dicken Oxydschicht ist, erzeugt wird und daß aus Siliziumdioxyd und bedeckt die gesamte Ober- nach dem Diffundieren die Zuleitung zu der diffunfläche mit Ausnahme von kleinen in die Oxydschicht dierten Halbleiterzone sowohl auf der Oxydmaske an ausgewählten Stellen eingeätzten Aussparungen, als auch auf der dicken Oxydschicht aufgebracht durch die Störstoffe eindiffundiert werden, um die wird.
verschiedenen einzelnen p- und η-leitenden Zonen 25 Bei dem Verfahren der Erfindung wird also eine und die sie trennenden Übergänge herzustellen. Ent- besonders dicke Oxydschicht zwischen der Zuleitung sprechendes gilt für integrierte Schaltungen in einem und der Halbleiteroberfläche hergestellt, während Halbleiterplättchen. die Oxydschicht im Bereich der Oxydmaske die
Zweck dieser oben skizzierten Technik der sich dafür vorgesehene normale Dicke hat. über die Oxydschicht erstreckenden Kontakte ist es, 30 Bei dem obigen Verfahren kann vorteilhafterweise ausreichend große Kontaktflächen für die Anschluß- vor dem Anbringen der Zuleitung, wie aus der drähte herzustellen. Die unvermeidlichen Kapazi- französischen Patentschrift 1318 391 bekannt ist, im täten, insbesondere die Kollektor-Basis-Kapazität, Halbleiterkörper eine zusätzliche Zone vom entniedrig zu halten, stellt aber ein schwerwiegendes gegengesetzten Leitfähigkeitstyp wie der des HaIb-Problem dar. 35 leiterkörpers im Bereich, der später unter der Zu-
Bei Planartransistoren tragen die aufgedampften leitung liegt, erzeugt werden, um die durch die Basis- und Emitterzuleitungen merkbar zur Kapazität Zuleitungen gebildete Kapazität herabzusetzen, bei, da die normale Dicke der Oxydschicht nur Das obige Verfahren soll nun an Hand der Zeich-
0,5 bis 1 μ beträgt. Die einfache Vergrößerung der nungen beschrieben werden.
Oxydschichtstärke auf der Halbleiterscheibe ist mit 40 Fig. 1 zeigt eine nach dem obigen Verfahren Schwierigkeiten verbunden. Die Qualität des Oxyds hergestellte Zuleitung in einem Schnitt durch eine zum Schutz des pn-Überganges weist nämlich für Scheibe aus η-leitendem Halbleitermaterial aus den oben angegebenen Dickenbereich ein Optimum Silizium in dem Gebiet eines Planartransistors; auf und verschlechtert sich mit wachsender Schicht- F i g. 2, die einen ähnlichen Schnitt zeigt, verstärke auffallend. 45 anschaulicht eine nach dem obigen Verfahren her-
Im konkreten Fall beträgt die durch eine Metall- gestellte Zuleitung mit der aus der französischen Schicht auf dem Siliziumoxyddielektrikum von 1 μ Patentschrift 1318 391 bekannten zusätzlichen Zone Stärke hervorgerufene Kapazität etwa 30 pF pro vom entgegengesetzten Leitfähigkeitstyp, wie der des Quadratmillimeter. Diese Kapazität folgt der Be- Halbleiterkörpers unterhalb der Zuleitung im Halbziehung: 50 leiterkörper.
\.1ka In Fig. 1 bezeichnet die Ziffer 1 den Halbleiter-
C = —-τ—-j— [pF]. körper aus η-leitendem Silizium mit einer bestimmten
Leitfähigkeit, der aus einer epitaxialen Schicht bestehen kann, die auf einer nicht dargestellten Unter-
Hierbei stellt d die Dicke des Dielektrikums in 55 lage von wesentlich höherer Leitfähigkeit erzeugt Zentimeter, k die Dielektrizitätskonstante und α die wurde und einen ohmschen Anschluß mit niedrigem Fläche der auf dem Oxyd liegenden Zuleitung in spezifischen Widerstand für das Halbleitermaterial Quadratzentimeter dar. Für Siliziumdioxyd ist Jc = 3,5. mit geringer Leitfähigkeit herstellt. Das dargestellte Daraus kann entnommen werden, daß das Hoch- Stück ist für ein Halbleiterbauelement, wie beispielsfrequenzverhalten von Halbleiterbauelementen, die 60 weise für einen Transistor, vorgesehen und stellt im solche Zuleitungen verwenden, ihre Anwendbarkeit allgemeinen einen kleinen Teil einer viel größeren stark einschränkt. Scheibe dar, auf welcher Hunderte solcher Anord-
Aus der französischen Patentschrift 1333 007 ist nungen gleichzeitig hergestellt werden, es bekannt, daß die zwischen den Zuleitungen und Der nicht diffundierte Bereich des aus n-leitendem
dem Halbleiterkörper gebildete Kapazität in dem 65 Silizium bestehenden Halbleiterkörpers 1 bildet die Maße abnimmt, in dem die Dicke des dazwischen- Kollektorzone la, und in dem Planarprozeß zur liegenden Dielektrikums wächst. Die auf die Oxyd- Herstellung von Transistoren, auf welche sich diese schicht aufgedampften Emitter- und Basiszuleitungen Figur bezieht, wird Störstoffmaterial in den Halb-
leiterkörper durch Fenster eindiffundiert, die aus den Siliziumdioxydschichten auf der Oberfläche des Siliziums ausgeätzt wurden, um den pn-übergang 2 zwischen Kollektorzone la und Basiszone 2a sowie den pn-übergang 3 zwischen Basiszone la und Emitterzone 3 α herzustellen.
Zunächst soll das Verfahren der Behandlung einer Scheibe aus Halbleitermaterial, wie beispielsweise η-leitendem Silizium, zur Erzeugung einer Reihe normaler Transistoren beschrieben werden. Die Siliziumscheibe mit der erforderlichen Leitfähigkeit oder eine epitaxiale Schicht, welche diese Leitfähigkeit besitzt, wird optisch plan geläppt.
Zu Beginn des Verfahrens wird eine sehr dicke Oxydschicht 10 unter Benutzung eines langsamen Wachstumsprozesses beispielsweise mit Wasserdampf aufgebracht. Unter »dick« sind in diesem Zusammenhang 2 bis 4 μ gemeint. Dann wird eine Grundmaske aufgebracht, die Öffnungen enthält, welche etwas, beispielsweise 50 bis 150 μ, größer sind als die normalen Diffusionsöffmmgen, Diese Grundmaske wird benutzt, um Fenster in die dicke Oxydschicht zu ätzen.
Bevor die Diffusion stattfindet, wird die Scheibe nochmals unter Benutzung des normalen, langsame- as ren Verfahrens oxydiert, um eine dünnere Oxydschicht aufzubringen.
Diese Siliziumdioxydschicht wird von einer Dicke, wie bei 4 dargestellt, auf der gesamten freigeätzten Oberfläche erzeugt. Die Dicke dieser Schicht kann geringer als die »optimale« Dicke sein, da die aufeinanderfolgenden Verfahrensstufen eine Vergrößerung der Dicke mit sich bringen.
Eine übliche Maske zur Herstellung der Diffusionsöffnung der Basiszone (aa) wird nun so auf die Halbleiterscheibe justiert, daß die Diffusionsöffnungen der Basiszone symmetrisch innerhalb der frisch oxydierten, etwas größeren Fläche der Oxydmaske 4 liegen und auf allen Seiten ein Abstand von 25 bis 50 μ zwischen der Kante der Basiszone la und der Kante der dicken Oxydschicht 10 frei gelassen wird. Das weitere Verfahren entspricht dem üblichen bekannten Prozeß, und es wird eine Halbleiterscheibe erhalten, in welcher der Hauptteil des Oxyds zwischen jedem einzelnen Halbleiterbauelement und seiner unmittelbaren Umgebung aus dickem Oxyd besteht, wie es bei 10 in F i g. 1 für ein einzelnes Halbleiterbauelement dargestellt ist.
Mit Hilfe der üblichen Maske, die eine Anzahl genau verteilter Öffnungen enthält, und einem bekannten fotolithografischen Verfahren wird in die Oxydschicht eine Anzahl von Fenstern geätzt, die der Anzahl der in der Halbleiterscheibe unterzubringenden Anordnungen entspricht, und zwar jeweils zwischen den Linien aa, so daß das darunterliegende Silizium freigelegt wird. Jedes Fenster nimmt die ganze durch die beiden Grenzen aa bestimmte Fläche ein. Anschließend wird p-Leitung erzeugendes Störstoffmaterial, wie beispielsweise Bor, durch diese Fenster a α in das Silizium unter bestimmten Temperatur-, Zeit- und Konzentrationsbedingungen eindiffundiert und breitet sich im Halbleitermaterial aus, wodurch eine Anzahl von Basiszonen 2 a mit p-Leitfähigkeit aufgebaut werden, die von der Kollektorzone la des η-leitenden Halbleiterkörpers 1 6g durch die pn-Übergänge 2 getrennt sind.
Während des Diffusionsprozesses wird die Oberfläche nochmals oxydiert, wodurch die Fenster mit Oxyd ausgefüllt werden, und die bereits vorhandene Schicht, die sich bis zu den Kanten der dicken Oxydschicht 10 erstreckt, verdickt wird. Dann wird eine zweite Maske aufgebracht, die kleinere, den Linien bb entsprechende Öffnungen enthält, welche über die diffundierte Basiszone 2 a des jeweiligen Halbleiterbauelements justiert werden. Dann wird eine neue Serie von Fenstern in die Oxydschicht eingeätzt, die sämtlich zwischen den Linien b b liegen. Danach wird eine zweite Diffusion durch die Fenster bb unter Verwendung von beispielsweise Phosphor ausgeführt, um bei jedem einzelnen Halbleiterbauelement eine η-leitende Emitterzone 3 α von begrenzter Ausdehnung innerhalb der p-leitenden Basiszone 2 a herzustellen.
Während dieses zweiten Diffusionsprozesses wird eine letzte Oxydschicht aufgebracht und eine letzte Maskierung und Ätzung ausgeführt, um die Kontaktfenster 6 herzustellen. Die resultierende Oxydschicht hat dann die bei 4, 5 und 7 dargestellte abgestufte Form und wird annähernd die optimale Dicke über den Enden der pn-Übergänge 2 und 3 haben. Aber es wird eine gewisse Differenz der Dicke an den Enden der unterschiedlichen pn-Übergänge bestehen. Die Differenzen sind jedoch nicht so groß, wie vermutet werden könnte. Denn das Oxyd wächst nicht gleichförmig über der bereits vorhandenen Oxydschicht und der planen Oberfläche des Halbleiters, sondern über der bereits vorhandenen Oxydschicht entstehen in der gleichen Zeit wesentlich dünnere Oxydschichten. So ist eine natürliche Tendenz zur Ausbildung einer gleichmäßigen Oxydschichtstärke auf der Halbleiterscheibe gegeben.
Es werden Zuleitungen 8, 8 a; 9, 9 a, beispielsweise aus Aluminium, vorzugsweise durch ein Aufdampfverfahren auf das an den Fenstern frei liegende Halbleitermaterial und auf die Oxydschicht aufgebracht, wie durch die schraffierten Flächen angedeutet ist. Diese Zuleitungen bilden im Fall einer einzelnen Anordnung den Basisanschluß 8 und den Emitteranschluß 9. Die Kollektorzone la bildet der Halbleiterkörper 1, und der Kollektoranschluß ist im allgemeinen eine Montageplatte, eine Wärmeableitung, ein Träger od. ä., worauf der Halbleiterkörper montiert ist, obgleich auch ein besonderer Anschluß auf der Oberfläche der Kollektorzone Ια angebracht sein kann, wenn es erforderlich ist.
Die Zuleitungen liegen, wie bei 8 a und 9 a ersichtlich ist, über der Kollektorfläche und bilden eine gewisse Kapazität mit dieser Fläche, und es müssen Schritte unternommen werden, um diese Kapazität zu reduzieren, wenn die Anordnung im Hochfrequenzgebiet benutzt werden soll.
Der größere Teil der aufgedampften Kontakte wird deshalb auf die dickere Oxydschicht 10 aufgebracht und besitzt eine reduzierte Kapazität pro Flächeneinheit. Bei einer »dicken« Schicht von 4 μ und einer angenommenen »optimalen« Schichtstärke über den pn-Übergängen von 0,7 μ erhält man eine sechsfache Verminderung der Kapazität.
In Fig. 2 ist eine nach dem an Hand von Fig. 1 erläuterten Verfahren hergestellte Zuleitung mit einer zusätzlichen p-leitenden Zone 11a dargestellt, wie sie aus der eingangs erwähnten französischen Patentschrift 1 318 391 bekannt für die Verminderung der Zuleitungskapazität ist.
Die Herstellung der zusätzlichen Zonella entspricht nach dieser französischen Patentschrift im
wesentlichen dem Standardverfahren, mit der Ausnahme, daß die Ausgangs-Basismaske eine Spezialmaske mit einem zusätzlichen Satz von Ausschnitten zur Herstellung von Diffusionsfenstern außerhalb der Basisgebiete auf den zusätzlichen Flächen α'α' darstellt, durch die die zusätzlichen p-leitenden Zonen lla diffundiert werden und die später durch die überlappenden Zuleitungen bedeckt werden. Die zusätzlichen Flächen da haben von den Basisflächen aa einen Abstand von 25 bis 50 μ. Mit der Basiszone 2 α wird dann gleichzeitig die zusätzliche Zone lla diffundiert.
Das an Hand von Fig. 1 beschriebene Verfahren kann auch mit dem bekannten Verfahren in der Weise kombiniert werden, daß die Diffusionsfenster für die zusätzlichen p-leitenden Zonen in einer besonderen Maske enthalten sind, und die zusätzlichen p-leitenden Zonen lla werden diffundiert, bevor das Oxydationsverfahren zur Erzeugung einer dicken Oxydschicht 10 nach Fig. 1 vorgenommen wurde. Jedoch würde das eine weitere Voroxydierung des Halbleiterkörpers 1 notwendig machen.
Die Behandlung der Halbleiterscheibe wird in der üblichen Weise fortgesetzt. Nach der letzten Diffusion und dem Anbringen von Zuleitungen befindet as sich ein pn-übergang 11 unterhalb der überlappenden Zuleitungen für die Basiszone la, bedeckt mit einer Oxydschicht. Es kann ein einfacher Übergang unterhalb der Zuleitung 9 α oder seiner nicht dargestellten Ausdehnung für die Emitterzone 3 α vorhanden sein. Dadurch werden in dem fertigen Halbleiterbauelement die Zuleitungsflächen über der Oxydschicht von dem Kollektormaterial erstens durch die Oxydschicht und zweitens durch die zusätzliche p-leitende Zonella von einigen Mikron Tiefe getrennt. Eine zwischen der Basis- oder Emitterzuleitung und dem Kollektor angelegte Spannung wird deshalb teilweise über die Oxydschicht und teilweise über den zusätzlichen Übergang abfallen.
Die Kapazität wird bei einer Oxydschichtstärke von etwa 0,7 μ und einer Breite des pn-Überganges von 2 μ etwa um den Faktor 2 vermindert.
Obwohl das Verfahren zur Herstellung der Zuleitungen zu diffundierten Halbleiterzonen an n-leitendem Silizium beschrieben wurde, ist es ebenso auf p-leitendes oder eigenleitendes Silizium anwendbar. Bei Germanium oder Verbindungshalbleitern, wie beispielsweise Galliumarsenid, wurde der Planarprozeß bis heute nicht im großen Umfang angewendet, da die Oxyde dieser Stoffe im allgemeinen ungeeignet sind und eine Schicht aus Siliziumoxyd als bevorzugter Isolierstoff gesondert auf diesen Stoff erzeugt werden muß. Nichtsdestoweniger können hier die gleichen Kapazitätsprobleme auftauchen und mit Hilfe des oben beschriebenen Verfahrens verbessert werden.

Claims (9)

Patentansprüche:
1. Verfahren zum Herstellen einer auf eine Oxydschicht auf einem Halbleiterkörper eines Planar-Halbleiterbauelements aufgebrachten Zuleitung zu einer diffundierten Halbleiterzone, bei dem die Zuleitung nach dem Eindiffundieren der Halbleiterzonen auf die zum Eindiffundieren verwendete Oxydmaske aufgebracht wird, dadurch gekennzeichnet, daß auf der ebenen Oberfläche des Halbleiterkörpers (1) eine gegenüber der beim Diffundieren verwendeten, 0,5 bis 1 μ starken Oxydmaske (7; 5; 4) dicke Oxydschicht (10) aufgebracht wird, daß in dieser dicken Oxydschicht (10) eine öffnung angebracht wird, in der die Oxydmaske (7; 5; 4) für die Diffusion mit einer Diffusionsöffnung, die etwas kleiner als die öffnung in der dicken Oxydschicht ist, erzeugt wird und daß nach dem Diffundieren die Zuleitung (8 a, 9 a) zu der diffundierten Halbleiterzone sowohl auf der Oxydmaske (7; 5; 4) als auch auf der dicken Oxydschicht (10) aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Anbringen der Zuleitung (8 α, 9 α) zu der diffundierten Halbleiterzone eine weitere zu kontaktierende Halbleiterzone innerhalb der Flächenbegrenzung der ersten Zone eindiffundiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dicke Oxydschicht (10) in einer Stärke von 2 bis 4 μ aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die dicke Oxydschicht (10) mit einer Stärke aufgebracht wird, die um das Zehnfache größer als die Stärke der Oxydmaske (7; 5; 4) ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die öffnung in der dicken Oxydschicht (10) 50 bis 100 μ größer als die Diffusionsöffnung der Oxydmaske ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß vor dem Anbringen der Zuleitung im Halbleiterkörper (1) eine zusätzliche Zone (lla) vom entgegengesetzten Leitfähigkeitstyp wie der des Halbleiterkörpers (1) im Bereich, der später unter der Zuleitung (8 b) liegt, erzeugt wird.
7. Verfahren nach Anspruchs, dadurch gekennzeichnet, daß die zusätzliche Zone (Ha) unter Verwendung einer Oxydmaske hergestellt wird, die neben einer Öffnung zur Diffusion der mit der Zuleitung (8 a, 9 a) zu kontaktierenden Zone (la) eine öffnung zur Diffusion der zusätzlichen Zone (Ha) enthält.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß eine Mehrzahl von Planartransistoren mit Zuleitungen zu den Emitter- und Basiszonen auf einer gemeinsamen Halbleiterplatte hergestellt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als dicke Oxydschicht (10) und als Oxydmaske (7; 5; 4) Siliziumoxyd verwendet wird.
Hierzu 1 Blatt Zeichnungen
DEST22582A 1963-08-28 1964-08-25 Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone Pending DE1292759B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB34056/63A GB1048424A (en) 1963-08-28 1963-08-28 Improvements in or relating to semiconductor devices

Publications (1)

Publication Number Publication Date
DE1292759B true DE1292759B (de) 1969-04-17

Family

ID=10360824

Family Applications (1)

Application Number Title Priority Date Filing Date
DEST22582A Pending DE1292759B (de) 1963-08-28 1964-08-25 Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone

Country Status (2)

Country Link
DE (1) DE1292759B (de)
GB (1) GB1048424A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2249832A1 (de) * 1971-10-11 1973-04-19 Fujitsu Ltd Verfahren zur herstellung von halbleitervorrichtungen
DE2723944A1 (de) * 1976-06-30 1978-01-05 Ibm Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2052424C3 (de) 1969-10-25 1979-11-15 Nippon Electric Co., Ltd., Tokio Verfahren zum Herstellen elektrischer Leitungsverbindungen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8624637D0 (en) * 1986-10-14 1986-11-19 Emi Plc Thorn Electrical device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2890395A (en) * 1957-10-31 1959-06-09 Jay W Lathrop Semiconductor construction
CH351031A (de) * 1956-02-28 1960-12-31 Philips Nv Verfahren zur Herstellung von Halbleiter-Vorrichtungen
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
FR1318391A (fr) * 1961-04-26 1963-02-15 Clevite Corp Ensemble de dispositif semiconducteur
FR1333007A (fr) * 1962-02-16 1963-07-19 Intermetall Procédé de fabrication de transistors à haute fréquence et transistors conformesà ceux ainsi obtenus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH351031A (de) * 1956-02-28 1960-12-31 Philips Nv Verfahren zur Herstellung von Halbleiter-Vorrichtungen
US2890395A (en) * 1957-10-31 1959-06-09 Jay W Lathrop Semiconductor construction
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
FR1318391A (fr) * 1961-04-26 1963-02-15 Clevite Corp Ensemble de dispositif semiconducteur
FR1333007A (fr) * 1962-02-16 1963-07-19 Intermetall Procédé de fabrication de transistors à haute fréquence et transistors conformesà ceux ainsi obtenus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2052424C3 (de) 1969-10-25 1979-11-15 Nippon Electric Co., Ltd., Tokio Verfahren zum Herstellen elektrischer Leitungsverbindungen
DE2066108C2 (de) * 1969-10-25 1985-04-04 Nippon Electric Co., Ltd., Tokio/Tokyo Verfahren zum Herstellen elektrischer Leitungsverbindungen auf einem Halbleitersubstrat mit einem p-n-Übergang
DE2249832A1 (de) * 1971-10-11 1973-04-19 Fujitsu Ltd Verfahren zur herstellung von halbleitervorrichtungen
DE2723944A1 (de) * 1976-06-30 1978-01-05 Ibm Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung

Also Published As

Publication number Publication date
GB1048424A (en) 1966-11-16

Similar Documents

Publication Publication Date Title
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2646308B2 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2448014A1 (de) Gesteuerter silizium-gleichrichter und verfahren zu dessen herstellung
DE2322197C2 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung mehrerer lichtemittierender Dioden
DE1292759B (de) Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone
DE3015101C2 (de)
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE2657822C2 (de)
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung