[go: up one dir, main page]

DE2407189A1 - Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung - Google Patents

Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung

Info

Publication number
DE2407189A1
DE2407189A1 DE19742407189 DE2407189A DE2407189A1 DE 2407189 A1 DE2407189 A1 DE 2407189A1 DE 19742407189 DE19742407189 DE 19742407189 DE 2407189 A DE2407189 A DE 2407189A DE 2407189 A1 DE2407189 A1 DE 2407189A1
Authority
DE
Germany
Prior art keywords
layer
silicon
areas
integrated circuit
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19742407189
Other languages
English (en)
Inventor
Ingrid Emese Magdo
Steven Magdo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2407189A1 publication Critical patent/DE2407189A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H10W20/069
    • H10D64/0121
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P95/00
    • H10W10/00
    • H10W10/01
    • H10W10/012
    • H10W10/13
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/117Oxidation, selective
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/139Schottky barrier

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Böblingen, heb-oh
Anmelderin: International Business Machines
Corporation, Antionk, N.Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: FI 972 096
Planare integrierte Schaltung mit dielektrisch isolierter Schottky-Sperrschicht und Verfahren zu deren Herstellung
Die Erfindung betrifft eine planare integrierte Schaltung mit einer integrierten Schottky-Sperrschicht oder einem integrierten Schottky-Kontakt und insbesondere eine Schottky-Sperrschicht-Diode, wie sie in integrierten Schaltungen unter Verwendung dielektrischer Isolierung benutzt werden kann» Der Schottky-Kontakt ist ein gleichrichtender übergang zwischen einem Metall und einem Halbleiter. Solche Schottky-Kontakte machen von dem Schottky-Effekt Gebrauch, der sich aus der Gleichrichtereigenschaft ergibt, die an bekannten Metall-Halbleiter-Trennflächen auftreten. Allgemein gesprochen, hängen die elektrischen Eigenschaften dieser Schottky-Kontakte von der Elektronenaustrittsarbeit des Metalls und der Austrittsarbeit oder Elektronenenergie des Halbleitermaterials ab. Das Hochfrequenzverhalten der Halbleiterkontakte oder Dioden ist allgemein bekannt und ergibt sich aus der Ladungsträgerleitung, die bei einer Vorspannung in Durchlaßrichtung auftritt und im wesentlichen durch Majoritätsladungsträger hervorgerufen wird, die vom Halbleitermaterial in das Metall übertreten. Konsequenterweise wird dadurch die die Arbeitsfrequenz einengende Wirkung der Speicherung von Minoritätsladungsträgern klein gehalten. Dieses Hochfrequenzverhalten ermöglicht die Anwendung von > Schottky-Dioden in Stromversorgungsteilen mit Hochfrequenzgleichrichtung in sehr schnellen logischen Speicherschaltungen und in
409843/0685
anderen Schaltungsanordnungen, wie z.B. in der Mikrowellentechnik, und läßt sie als besonders erwünscht erscheinen. Derartige Dioden haben jedoch einen beträchtlichen Leckstrom und eine sehr niedrige Durchschlagsspannung bei Vorspannung in Sperrichtung. Man hat also in der integrierten Schaltungstechnik beträchtliche Anstrengungen unternommen, um die Sperrcharakteristik solcher Kontakte zu verbessern. Man hat festgestellt, daß der Durchschlag üblicher planarer Schottky-Dioden, die in Öffnungen dielektrischer, "isolierender Schichten oder in Halbleitersubstraten gebildet sind, auf einen Kanteneffekt zurückzuführen ist, der an der Trennfläche zwischen Metall und Halbleitermaterial an den Kanten der Öffnung des dielektrischen Materials auftritt. An solchen Kanten ergeben sich durch hohe Feldkonzentration oder hohe Feldgradienten übermäßige Leckströme und niedrige Durchschlagsspannungen. Dieser Kanteneffekt ist im einzelnen in einem Aufsatz von M. P. Lepselter u.a. im "Bell System Technical Journal", Februar 1968, Seiten bis 208 mit dem Titel "SILICON SCHOTTKY BARRIER DIODE WITH NEAR-IDEAL I-V CHARACTERISTICS" beschrieben. (Silicium-Schottky-Dioden mit nahezu idealer Strom-Spannungskennlinie.) Wie dieser Aufsatz zeigt, hat man Schutzringe vorgeschlagen, die die Wirkung dieses Kanteneffekts beseitigen und damit die Stromspannungskennlinie eines Schottky-Kontaktes im Sperrbereich verbessern. Weitere Möglichkeiten, wie man diesem Problem beikommen kann, sind in den Aufsätzen "CHARACTERISTICS OF ALUMINUM-SILICON SCHOTTKY BARRIER DIODES" (Eigenschaften von Aluminium-Silicium-Schottky-Dioden von A. Y. C. Yu u.a. in "Solid State Electronics, Band 13, 1970, Seiten' 97 bis 104 und "Planare Mesa Schottky-Sperrschichtdioden" von N. G. Anantha u.a. im "IBM Journal of Research and Development, November 1971, Seiten 442 bis 445 beschrieben. Eine ähnliche Lösung dieses Problems von Schottky-Sperrschichtdioden ist in einer gleichzeitig eingereichten Patentanmeldung der Anmelderin, US Serial No. 305,636, beschrieben, die am 10. November 1972 durch die Anmelderin eingereicht wurde.
Weiterhin ist man derzeit in der Technik der integrierten Schaltungen bemüht, mehr und mehr die dielektrische Isolierung anzu-
FI 972 096
409843/0685
wenden, anstelle der bisher allgemein benutzten Isolierung durch Schichtübergänge, so daß man nunmehr auch Schottky-Dioden benötigt, die sich leicht in solche dielektrisch isolierten, integrierten Schaltungen integrieren lassen.
Es ist demgemäß eine Aufgabe der vorliegenden Erfindung, einen Schottky-Sperrschicht-Kontakt zu schaffen, der in eine integrierte Schaltung integrierbar ist, eine relativ hohe Durchschlagsspannung in Sperrichtung aufweist und trotzdem ein ausgezeichnetes Hochfrequenzverhalten zeigt.
Dies soll insbesondere dadurch erreicht werden, daß die Wirkungen des sogenannten Kanteneffekts nicht auftreten. Vorzugsweise soll dies dadurch erreicht werden, daß eine in einer -dielektrisch isolierten, integrierten Schaltung integrierbare Schottky-Diode geschaffen wird, die durch eine Oberflächenisolation mittels einer Doppelschicht passiviert ist und gleichmäßige und reproduzierbare Sperrschichteigenschaften aufweist.
Der Schottky-SperrSchichtkontakt gemäß der vorliegenden Erfindung ist also in eine planare integrierte Schaltung hinein integrierbar, die sich durch eine dielektrische Isolation auszeichnet, die durch isolierende Bereiche aus oxydiertem Silicium bestehen, die sich von der planaren Oberfläche des integrierten Schaltungssubstrats bis in das Substrat hinein erstrecken, wobei diese Bereiche aus oxydiertem Silicium Bereiche aus Silicium umgeben und koplanar mit den Siliciumbereichen an der planaren Oberfläche sind.
Die integrierten Schottky-SperrSchichtkontakte, die gewöhnlich als Dioden arbeiten, werden in einem oder mehreren der Siliciumbereiche gebildet. Sie werden durch diskrete Metallschichten in Kontaktberührung mit den Siliciumbereichen erzeugt, die sie vollständig überdecken. Der Aufbau der integrierten Schaltung weist eine Schicht aus dielektrischem Material auf der planaren Oberfläche auf. An den Stellen, an denen die Schottky-Kontakte gebil-
FI 972 096
409843/0685
det werden sollen, erstrecken sich Öffnungen durch die dielektrische Schicht hindurch nach einem Siliciumbereich, dessen
18 Oberflächen-Störelement-Konzentration maximal C_ = 10 Atome/cm beträgt. Diese Öffnungen müssen größere seitliche Abmessungen besitzen, als die entsprechenden Siliciumbereiche, so daß die Oberflächen dieser Bereiche und ein Teil des oxydierten Siliciumbereichs, der diese Siliciumbereiche umgibt, vollständig frei liegt. Die diskreten metallischen Schichten, die in Berührung mit dem Siliciumbereich zur Bildung des Schottky-Sperrschichtkontakts aufgebracht werden, sind dann durch diese Öffnungen genau definiert.
Als Ergebnis der soeben beschriebenen Struktur wird der Bereich der Schottky-Sperrschicht oder des gleichrichtenden Kontakts vollständig durch die umgebenden oxydierten Siliciumbereiche definiert. Dies wird durch die Öffnungen in der dielektrischen Schicht sichergestellt, die an den Kontakten liegen, deren seitliche Abmessungen größer sind als die Siliciumbereiche, so daß ein Teil des darunterliegenden oxydierten Siliciumbereichs und die gesamte Oberfläche der Trennfläche zwischen Siliciumbereich und umgebendem oxydiertem Siliciumbereich abgedeckt ist.
Als Ergebnis dieser Maßnahme, durch die der gleichrichtende Kontakt an dieser Trennfläche definiert ist, werden alle Schwierigkeiten und Auswirkungen des sogenannten Kanteneffekts, wie z. B. ein übermäßig großer Leckstrom und eine niedrige Durchbruchsspannung im wesentlichen beseitigt, da die Kante des gleichrichtenden Kontakts nicht über einem nicht umgrenzten Abschnitt des Siliciumsubstrats liegt. In diesem Zusammenhang sollte klar sein, daß dann, wenn die Öffnungen durch die dielektrische Schicht hindurch nicht größere Abmessungen hätten, als die entsprechenden darunterliegenden Sililiciumbereiche, sondern die gleichen Abmessungen hätten, die Ausrichtung zwischen der Öffnung und der Trennfläche zwischen oxydiertem Silicium und dem Siliciumbereich nahezu, vollkommen sein müßte. Jede Fehlausrichtung hätte zur Folge, daß die Kante der Öffnung der dielektrischen Schicht min-
FI 972 096
409843/0685
destens einen Teil der Kontaktkante definieren würde, statt daß die Kontaktkante vollständig durch die Trennfläche zwischen oxydiertem Silicium und dem Siliciumbereich definiert ist. Dies würde an diesem Teil der Kontaktkante den unerwünschten Kanteneffekt hervorrufen.
Der Kunstgriff der vergrößerten Kontaktöffnung in der dielektrischen Schicht ist sogar noch wirkungsvoller und gibt noch größere Vorteile, wenn die dielektrische Schicht aus zwei verschiedenen Schichten zusammengesetzt ist. Eine große Anzahl der heutzutage hergestellten integrierten Schaltungen erfordern dielektrische Oberflächenschichten, die aus zwei Schichten zusammengesetzt sind. Derartige, aus zwei Schichten zusammengesetzte, dielektrische Oberflächenschichten sind im allgemeinen dann erforderlich, wenn eine größere Passivierung erzielt werden soll, ferner für die Definition kleiner öffnungen durch die dielektrische Schicht und für eine Maskierung bei der Bildung von metallischen Verbindungen in der integrierten Schaltung, insbesondere, wenn metallische Verbindungen auf mehreren Ebenen benutzt werden. Bei einer bekannten, zusammengesetzten, dielek- trischen Schicht besteht die untere Schicht aus Siliciumdioxyd und die obere Schicht aus Siliciumnitrid.
Solche dielektrischen Doppelschichten haben jedoch die Eigenschaft, daß sie beim Ätzen von Bohrungen oder öffnungen in solchen Doppelschichten sehr stark zum Unterschneiden oder Unterätzen neigen. Das Unterätzen findet in der unteren Schicht statt, d.h. die öffnung in der unteren Schicht hat größere Abmessungen als die in der oberen Schicht, die eine überhängende Kante über der Öffnung in der unteren Schicht bildet. Bei dem Schottky-Sperrschichtkontakt gemäß der vorliegenden Erfindung kann jede Fehlausrichtung zwischen der öffnung in der Doppelschicht und der Trennfläche zwischen oxydiertem Silicium und dem Siliciumbereich zusätzlich zum Kanteneffekt noch weitere Schwierigkeiten hervorrufen. Wenn die Metallisierung in der integrierten Schaltung aus mehr als einer Schicht besteht, was sehr oft der Fall ist, dann
FI 972 096
409843/0685
besteht die beträchtliche Gefahr, daß Metall aus der oberen Metallisierungsschicht durch die fehlausgerichtete Öffnung in den unterätzten Bereich hineingezwungen wird. Wenn also in einem solchen Fall ein Teil der Oberfläche des Siliciumbereichs durch die erste Schicht, die den Schottky-Kontakt bildet, unbedeckt bleibt, wird durch die zweite Schicht ein paralleler Schottky-Kontakt gebildet, der dann alle Eigenschaften und Kennlinien des Schottky-SperrSchichtkontaktes vollständig ändert, und zwar sowohl in Durchlaßrichtung, als auch in Sperrichtung. Unter diesen Umständen werden aber die Schottky-Kontakte keine gleichbleibenden und reproduzierbaren Sperrschichteigenschaften aufweisen.
Gemäß der vorliegenden Erfindung, bei der die Öffnung durch die Doppelschicht größer ist als die Abmessungen des zugehörigen Siliciumbereichs, wird die untere metallische Schicht die Oberfläche des Siliciumbereichs vollständig bedecken und Metall aus der oberen Schicht wird vollkommen dagegen abgeschirmt, daß es den Siliciumbereich erreicht und solche unerwünschten Wirkungen zeitigt.
Die Erfindung wird nunmehr anhand einer bevorzugten Ausführungsform in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben. Die unter Schutz zu stellenden Merkmale der Erfindung sind in den beigefügten Patentansprüchen im einzelnen angegeben .
In den Zeichnungen zeigt:
Fig. 1 bis 10 schematisch Schnittansichten eines Teils einer
integrierten Schaltung zur Erläuterung des Herstellverfahrens einer bevorzugten Ausführungsform der Erfindung;
Fig. 11 u. 12 schematisch Schnittansichten eines Teils einer
integrierten Schaltung zur Erläuterung des Problems, das auftritt, wenn die bevorzugte Aus-
FI 972 096
409843/0685
führungsform der Erfindung nicht eingesetzt wird und eine Fehlausrichtung zwischen einer öffnung einer dielektrischen Schicht und einem darunterliegenden Siliciumbereich besteht, und
Fig. 13 eine schematische Schnittansicht eines Teils
einer integrierten Schaltung zur Darstellung einer Struktur, in der eine bevorzugte Ausführungsform der vorliegenden Erfindung nicht eingesetzt ist, bei der jedoch die öffnungen durch die dielektrische Schicht und den darunterliegenden Siliciumbereich im wesentlichen miteinander ausgerichtet sind.
Die Figuren 1 bis 10 zeigen die bevorzugte Ausführungsform der vorliegenden Erfindung. In einem Halbleiterplättchen 10 aus P-leitendem Material, z.B. einem Siliciumsubstrat mit einem spezifischen Widerstand von 10 Ohm-cm, wird durch übliche photolithographische Maskenverfahren mit Siliciumdioxydmasken auf der Oberfläche des Substrats eine N+ leitende Zone 11 hergestellt. Die N+ leitende Zone kann durch Thermodiffusion von Störelementen, wie z.B. Phosphor, Arsen, Antimon oder dergleichen, bis zu einer
21 3 N+ Oberflächenkonzentration von 10 Atomen/cm gebildet werden.
Die Diffusion kann in jeder beliebigen Weise offen oder im geschlossenen thermischen Diffusionsverfahren durchgeführt werden. Durch ähnliche Verfahren wird eine ringförmige P+ leitende Zone 12 gebildet. Das die Leitfähigkeit des Bereichs oder der Zone 12 bestimmende Material kann beispielsweise Bor oder Gallium mit
19 einer Oberflächenkonzentration an Störatomen Cn von 5 χ 10
3
Atomen/cm sein. Das ergibt den in Fig. 1 gezeigten Aufbau. In diesem Zusammenhang sollte darauf hingewiesen werden, daß dieser Aufbau lediglich ein sehr kleiner Teil einer integrierten Schaltung ist und nur zur Erläuterung des Aufbaus einer Schottky-Sperrschichtdiode dient, die einen Schottky-Kontakt und einen ohmschen Kontakt aufweist und die sich durch Verfahren herstellen läßt, die auch für die Herstellung der gesamten übrigen inte-
FI 972 096
409843/0685
grierten Schaltung anwendbar sind.
In Fig. 2 wird dann auf dem Substrat 10 durch übliche Epitaxialverfahren bei einer Temperatur im Bereich zwischen 95O°C und 115O°C und einer Dauer von 17 Minuten eine N-leitende, epitaxial aufgewachsene Schicht 13 mit einer maximalen Störelementkonzen-
18 3
tration von 10 Atomen/cm aufgebracht. Während des Niederschlagens der epitaxialen Schicht 13 findet eine Ausdiffusion der Bereiche 11 und 12 in diese Schicht hinein statt. Die epitaxiale Schicht hat eine Stärke in der Größenordnung zwischen 1 und 4 Mikron, entsprechend den übrigen Daten der integrierten Schaltung. Für die Zwecke der vorliegenden Erfindung sei die Stärke der epitaxialen Schicht als 2 Mikron angenommen. Die epitaxiale Schicht kann beispielsweise unter Verwendung einer Vorrichtung und eines Verfahrens aufgebracht werden, wie sie in der US-Patentschrift 3 424 629 beschrieben sind. In Fig. 3 wird dann eine Schutzschicht 14 aus dielektrischem Material nach üblichen Verfahren, wie z.B. durch pyrolytische Zersetzung oder Kathodenzerstäubung, aufgebracht. Die Schutzschicht besteht vorzugsweise aus Siliciumnitrid oder Aluminiumoxyd. Das Siliciumnitrid kann durch pyrolytische Zersetzung durch eine Reaktion von Silan mit Ammoniak oder anderen Stickstoff enthaltenden Verbindungen gebildet werden, wie es beispielsweise in der US-Patentanmeldung 142 013 vom 10. Mai 1971 beschrieben ist. Die Silicium-Nitridschicht 14 wird bei einer Temperatur von etwa 10000C niedergeschlagen und hat eine Dicke in der Größenordnung von 1000 S. Es muß hier darauf hingewiesen werden, daß anstelle einer Schicht aus Siliciumnitrid allein die Schicht 14 auch aus einer ersten Schicht aus Siliciumdioxyd bestehen kann, die von einer zweiten Schicht Siliciumnitrid überdeckt ist. Solch eine Doppelschicht kann beispielsweise erwünscht sein, um die thermischen Spannungen zwischen Schutzüberzug und darunterliegender epitaxialer Schicht 13 zu verringern. Diese Doppelschicht läßt sich leicht dadurch bilden, daß man die Oberfläche der Schicht 13 bis zu einer Dicke zwischen 50 und 1000 8 thermisch zu Siliciumdioxyd oxydiert, bevor der zuvor erwähnte Niederschlag einer Siliciumnitridschicht aufgebracht wird.
FI 972 096
409843/0685
Anschließend wird, wie in Fig. 3 zu sehen, ein Teil der Schutzschicht 14 weggeätzt. Ein geeignetes Ätzmittel für Siliciumnitrid ist heiße Phosphorsäure oder heißes Phosphorsalz. Wenn die zuvor beschriebene Doppelschicht für die Schicht 14 benutzt wird, kann man die darunterliegende Oxydschicht durch ein geeignetes übliches Ätzmittel, wie z.B. gepufferte Fluorwasserstoffsäure, entfernen. Anschließend wird, wie in Fig. 3 gezeigt, die Schutzschicht 14 als Maske benutzt und die Epitaxialschicht 13 wird in den Bereichen 15 zum Teil weggeätzt, indem man ein geeignetes Ätzmittel für Silicium, wie z.B. Salpetersäure, Quecksilberoxydnitrat oder verdünnte Fluorwasserstoffsäure, benutzt. Das ergibt eine mesaähnliche Struktur gemäß Fig. 3. Dieser Aufbau wird dann einem Oxydationszyklus ausgesetzt und dabei einer oxydierenden Atmosphäre bei einer erhöhten Temperatur in der Größenordnung zwischen 970 C und 1100 C, mit oder ohne Beigabe von Wasser, ausgesetzt, wodurch die Siliciumdioxydbereiche 16 gebildet werden, die in Fig. 4 zu sehen sind, die sich im wesentlichen von der oberen Oberfläche der Epitaxialschicht 13 nach den ausdiffundierten Bereichen 11 und 12 erstrecken. Die Oxydation wird so lange fortgesetzt, bis die Bereiche 16 im wesentlichen koplanar mit der Oberfläche der verbleibenden Epitaxialschicht 13 sind. Es muß darauf hingewiesen werden, daß ein Teil der Epitaxialschicht 13 bei dem Oxydationsprozess verbraucht wird, so daß sich die Siliciumdioxydbereiche 16 nach unten in die Bereiche 11 und 12 hinein erstrecken. Die Siliciumdioxydbereiche 16 werden so gebildet, daß sie Bereiche 17 und 18 aus epitaxialem Silicium uir.geben. Um die Oxydation zur Bildung der Bereiche 16 in der Weise durchzuführen, daß die Oxydation auch die darunterliegenden Bereiche 11 und 12 etwa in der gleichen Zeit erreicht wie die Oxydation die Oberfläche der Epitaxialschicht 13 erreicht, müssen die geätzten .öffnungen 15, Fig. 3, bis zu einer Tiefe geätzt werden, die etwa in der Mitte zwischen der Oberfläche der Epitaxialschicht 13 und den Punkten liegt, bis zu denen die Bereiche 11 und 12 ausdiffundiert haben.
Anschließend- wird eine Schicht aus dielektrischem Material ge-FI 972 096
409843/0685
bildet, die die planare Oberfläche der Schicht 13 vollständig bedeckt. Für die Zwecke der Erläuterung der vorliegenden Erfindung soll die Schicht aus dielektrischem Material, die über dieser planaren Oberfläche der Schicht 13 aufgebracht wird, eine Zusammensetzung aus einer unteren Schicht aus Siliciumdioxyd und einer oberen Schicht aus Siliciumnitrid sein. Zunächst wird, wie in Fig. 5 gezeigt, eine Schicht aus Siliciumdioxyd 20 auf der Oberfläche 19 gebildet. Bevor die Schicht 20 erzeugt wird, muß der Rest der Schutzschicht 14 entfernt werden. Besteht diese Schutzschicht aus Siliciumnitrid, dann wird sie mit einem üblichen Ätzmittel für Siliciumnitrid entfernt. Selbst wenn die Schutzschicht 14 eine zusammengesetzte Schicht aus Siliciumnitrid über Siliciumdioxyd ist, muß nur das Siliciumnitrid entfernt werden. Die Siliciumdioxydschicht kann bestehen bleiben und dabei einen Teil der Siliciumdioxydschicht 20 bilden. Die Siliciumdioxydschicht 20 wird vorzugsweise durch thermisches Oxydieren der Oberflächen der Siliciumbereiche 17 und 18 erzielt. Verwendet man eine solche thermische Oxydation, dann ist es vorzuziehen, wenn man zuvor die umgebenden Siliciumdioxydbereiche 16 gebildet hat, diese Bereiche so weit zu oxydieren, daß sie sich bis jenseits der Oberfläche 19 erstrecken. Wenn dann anschließend die Oberfläche 19 der Siliciumbereiche oxydiert wird, dann kann das sich dabei ergebende Entstehen von Siliciumdioxyd so gesteuert werden, daß es gleichlaufend mit den herausragenden Teilen der Bereiche 16 verläuft, so daß sich eine im wesentlichen ebene Siliciumdioxydschicht 20 ergibt. Die Siliciumdioxydschicht 20 hat eine Stärke oder Dicke von 500 bis 2000» A. Als nächstes wird unter Verwendung üblicher Niederschlagsverfahren eine Siliciumnitridschicht 21 über der Schicht 20 mit einer Dicke von 1600 8 aufgebracht.
Anschließend wird, beginnend mit Fig. 7, die Bildung der Ohmschen- und Schottky-SperrSchichtkontakte beschrieben. Ein ohmscher Kontakt soll mit dem Siliciumbereich 18 und ein Schottky-Kontakt mit dem Siliciumbereich 17 hergestellt werden. Zunächst werden, ausgerichtet mit den Bereichen 17 und 18, öffnungen 22 und 23 in der Nitridschicht 21 erzeugt. Diese öffnungen lassen
FI 972 09.6
409843/0685
sich durch ein geeignetes Ätzmittel für Siliciumnitrid erzeugen, das die darunterliegende Siliciumdioxydschicht 20 nicht so rasch angreift. Ein geeignetes Ätzmittel ist heiße Phosphorsäure. Die öffnung 22, die der Begrenzung, der Schottky-Sperrschicht dient, hat größere Seitenabmessungen als der Bereich 17 und erstreckt sich somit über die Grenzen der Trennfläche 24 zwischen dem Siliciumbereich 17 und dem umgebenden Siliciumoxyd 16 hinaus. Andererseits ist es nicht erforderlich, daß die öffnung 23, die zur Herstellung des ohmschen Kontaktes dient, größer ist als der darunterliegende Bereich 18. Anschließend wird die öffnung 22 durch ein Photolackverfahren maskiert, der Teil der Siliciumdioxydschicht 20, der in der öffnung 23 liegt, wird durch Ätzen entfernt, so daß sich die öffnung 23 bis auf die Oberfläche des Siliciumbereichs 18 erstreckt. Ein geeignetes Ätzmittel für diese Siliciumdioxydätzung ist gepufferte Fluorwasserstoffsäure. Unter Verwendung üblicher Diffusionsverfahren wird in dem Bereich 18 ein N+ Kontakt mit einer den Leitfähigkeitstyp bestimmenden Stör-
21 3 element-Oberflächenkonzentration C von 10 Atome/cm gebildet, während in dem Bereich 17 das Cn der N-leitenden epitaxial auf-
18 gewachsenen Schicht beibehalten wird, das maximal 10 Atome/cm und vorzugsweise 5 χ 10 Atome/cm beträgt. Das ergibt den in Fig. 7 gezeigten Aufbau. Anschließend wird unter Verwendung eines Ätzmittels für Siliciumdioxyd, wie in Fig. 8 gezeigt, die öffnung 22 durch die Dioxydschicht 20 hindurch ausgedehnt, wodurch die darunterliegende Oberfläche des Siliciumbereichs 17 freigelegt wird. Es muß darauf hingewiesen werden, daß in Fig. 8 beim Ausätzen des Teils der Siliciumdioxydschicht 20 in den öffnungen und 23 die Schicht 20, wo sie an diese öffnungen angrenzt, unterätzt wird. Das hat zur Folge, daß in diesen öffnungen die Siliciumnitridschicht 21 über die Siliciumdioxydschicht 20 hinausragt.
Dieser Überhang verursacht jedoch für die metallischen Kontakte in der öffnung 23 keine Schwierigkeiten. Ferner ergeben sich beim Herstellen des ohmschen Kontaktes in der öffnung 23 auch keine Schwierigkeiten bei einer leichten Fehlausrichtung. Dementsprechend wird die bevorzugte Ausführungsform der vorliegenden Erfin-
FI 972 096
409843/0685
dung, wie in den Figuren 9 und 10 gezeigt, fertiggestellt und die Figuren 11 bis 13, die sich mit dem Problem der Fehlausrichtung befassen, das durch die vorliegende Erfindung gelöst wird, zeigen nur den Teil der integrierten Schaltung, in der eine Schottky-Sperrschichtdiode gebildet wird, als vergrößerten Ausschnitt. Die Metallisierung und der Aufbau der dielektrischen Schicht an dem ohmschen Kontakt wird natürlich genauso aufgebaut sein, wie für den Schottky-Kontakt.
Man wird zunächst mit Hilfe üblicher Verfahren, wie z.B. Kathodenzerstäubung oder vorzugsweise Niederschlag aus der Dampfphase, eine dünne Schicht aus Platin mit einer Stärke zwischen 300 und 500 A* über der gesamten Oberfläche des Substrats und auch in den öffnungen, wie der öffnung 22, niederschlagen. Der gesamte Halbleiteraufbau wird dann in einer inerten Atmosphäre bei einer Temperatur von etwa 550 C für eine Zeit von etwa 20 Minuten gesintert. Durch den Sintervorgang wird das in der öffnung 22 abgelagerte Platin mit dem freiliegenden Silicium des Siliciumbereiches 17 unter Bildung von Platinsilicid legiert, während der Rest des Platins unbeeinflußt bleibt. Das verbleibende und nichtlegierte Platin wird dann durch geeignete Mittel, wie z.B. durch selektives Ätzen, mit einem Ätzmittel, z.B. Königswasser, entfernt, das das Platin abätzt, ohne daß dadurch das Platinsilicid beeinträchtigt wird, das sich auf der Oberfläche des Siliciumbereichs 17 gebildet hat. Die sich ergebende Struktur zeigt Fig. 9, wo eine Platinsilicidschicht 25 über dem Siliciumbereich 17 liegt. Wie man in Fig. 9 deutlich erkennt, ist eine öffnung 22 durch die Siliciumnitridschicht 21 und die Siliciumdioxydschicht 20 mit größeren seitlichen Abmessungen herausgeätzt, so daß ein Teil der Oberfläche des Siliciumdioxydbereichs 16, der die Trennschicht umgibt, freigelegt ist. Wenn also das Platin dort niedergeschlagen wird, wird es auch auf diesen freigelegten Oberflächen niedergeschlagen. Nach dem Sintervorgang bleibt jedoch das Platin über den freiliegenden Oberflächen des Siliciumdioxydbereichs 16 unbeeinträchtigt und wird anschließend durch das Königswasser entfernt, so daß eine Platinsilicidschicht 25 übrigbleibt, die durch die
FI 972 096
409843/0685
Trennfläche 24 definiert ist. Die Platinsilicidschicht 25 bildet einen Schottky-SperrSchichtkontakt mit dem Siliciumbereich 17 mit einer, den Leitfähigkeitstyp bestimmenden Störelementkonzentration CQ/ die für solche Kontakte erforderlich ist. Die Unterätzung in der Siliciumdioxydschicht 20 an der Kante 26 beeinflußt wegen ihrer größeren seitlichen Abmessungen der öffnung den Schottky-Kontakt 25 nicht.
Anschließend wird, wie in Fig. 10 gezeigt, eine Aluminiumschicht mit einer Stärke zwischen 8000 und 10.000 S über der gesamten Oberfläche der Halbleiterstruktur aufgebracht, worauf durch übliehe selektive Photolackätzverfahren Teile der niedergeschlagenen Aluminiumschicht entfernt werden, so daß ein Abschnitt 27 aus Aluminium oberhalb der Platinsilicidschicht 25 verbleibt. Bei diesem fertiggestellten Halbleiteraufbau liegt der gesamte Schottky-Sperrschichtkontaktbereich zwischen der Platinsilicidschicht 25 und dem Silicium im Bereich 17. Die Fläche des Kontaktes liegt fest und wird durch die Trennfläche 24 definiert.
Um nun die Vorteile der Verwendung einer größeren öftnung in der bevorzugten Ausführungsform der Erfindung noch zu verdeutlichen und darzulegen, zeigen die Figuren 11 bis 13 die Schwierigkeiten auf, die sich ergeben, wenn man in einer Siliciumnitridschicht 21A eine öffnung verwendet, die die gleichen Seitenabmessungen wie der darunterliegende Siliciumbereich 17A aufweist. Die wesentlichste Schwierigkeit besteht in der Ausrichtung zwischen der öffnung 22A und dem Siliciumbereich. Wenn diese Ausrichtung im wesentlichen vollkommen ist, wie in Fig. 13, dann ist die Kante der Silicium-Nitridschicht 21 im wesentlichen mit der Trennfläche ' 24A ausgerichtet. In diesem Fall definiert die Kante 28 den Niederschlag der Platinschicht, der in die Platinsilicidschicht umgewandelt wird, und zwar vollständig ausgerichtet mit dem Siliciumbereich 17A, wie dies in Fig. 13 gezeigt ist, so daß hier keine Schwierigkeiten mit dem sogenannten Kanteneffekt auftreten, ; so daß es auch keine Schwierigkeiten gibt mit einer etwa parallel dazu entstandenen Schottky-Diode.
FI 972 096
40 9843/0685
Wenn andererseits die Kante 28 nicht mit der Trennfläche 24A ausgerichtet ist, wie dies in Fig. 11 dargestellt ist, dann treten alle Schwierigkeiten des Kanteneffektes und auch die Schwierigkeiten auf, die sich aus einer parallelen Schottky-Diodenwirkung ergeben, wie sie bereits beschrieben wurde. Da solche öffnungen immer kleiner werden, d.h. in der Größenordnung von etwa 0,0025 mm Durchmesser liegen, werden die Wirkungen selbst einer kleinsten Fehlausrichtung nicht mehr vernachlässigbar sein. Solche Fehlausrichtungen ergeben sich beispielsweise aus Unregelmäßigkeiten in der Maskenherstellung oder in der Maskenausrichtung in bezug auf das Substrat während der Herstellung.
Mit der in Fig. 11 dargestellten Fehlausrichtung wird beim Niederschlag der dünnen Platinschicht die Kante 28 jeden Niederschlag über dem Oberflächenteil 29 des Siliciumbereichs 17A verhindern. Das heißt aber, daß nach dem Sintern und Entfernen des Platins der Oberflächenbereich 29 des Bereichs 17A nicht von einer Platinsilicidschicht 25A bedeckt ist. Wenn dann, wie in Fig. 12 gezeigt, eine Aluminiumschicht 27A mit einer vielfach größeren Dicke als die Schicht 25A niedergeschlagen wird, dann gibt die größere Dicke der niedergeschlagenen Schicht 27A einen größeren Überhang über die Grenzen der Kante 28 hinaus und gibt somit einen Abschnitt aus Aluminium in Kontakt mit den freiliegendem Siliciumsubstrat Daher wird die in Fig. 12.gezeigte Struktur tatsächlich einen zweiten unbeabsichtigten Schottky-Kontakt aufweisen, der durch den Aluminiumabschnitt 30 und dem Siliciumbereich 17A gebildet ist. In diesem Fall werden sich die Sperrschichteigenschaften der Schottky-Sperrschicht, die aus einer Kombination einer Platinsiliciddiode und einer Aluminiumdiode besteht, ganz wesentlich von den Eigenschaften eines Schottky-Kontaktes unterscheiden, der durch eine Platinsilicidschicht 25A, wie in Fig. 13 gezeigt ist, allein gebildet ist. Sowohl die Kennlinie für die Durchlaßrichtung, als auch die für die Sperrichtung werden beeinflußt. Da aber das Ausmaß der Fehlausrichtung von Kontakt zu Kontakt verschieden sein kann, ist es sehr schwierig, Schottky-Sperrschichtkontakte mit gleichbleibenden Eigenschaften herzustellen, wenn man öff-
FI 972 096
409843/0685
nungen verwendet, die die gleichen seitlichen Abmessungen haben wie der Siliciumbereich 17A. Da weiterhin die Oberfläche des Bereichs 17A in Fig. 12 nicht vollständig mit Metall überzogen ist, müßten an dem Punkt 3f, an dem die Kante des Aluminiumabschnitts 30 die Oberfläche des Siliciumbereichs berührt, die Schwierigkeiten durch den sogenannten Kanteneffekt auftreten. An diesem Kontakt wird ein übermäßig großer Leckstrom und eine niedere Durchschlagspannung vorhanden sein.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung wurde in Verbindung mit Strukturen beschrieben, die zusammengesetzte dielektrische Oberflächenschichten aus zwei Materialien, nämlich Siliciumdioxyd und Siliciumnitrid, aufweisen, doch hat die vorliegende Erfindung auch Vorteile bei Strukturen/ die nur eine einzige dielektrische Oberflächenschicht benutzen.
Bei diesen Ausführungsformen ergeben sich durch Fehlausrichtung zwischen der öffnung in der dielektrischen Schicht und dem darunterliegenden Siliciumbereich im wesentlichen Schwierigkeiten aufgrund des sogenannten Kantenefffekts. Somit werden bei solchen Halbleiterstrukturen gemäß der vorliegenden Erfindung die Schwierigkeiten mit dem Kanteneffekt durch vergrößerte öffnungen in der dielektrischen Schicht vermieden, was sicherstellt, daß selbst dann, wenn eine geringfügige Fehlausrichtung vorhanden ist, die gesamte Oberfläche des Siliciumbereichs durch eine metallische Schicht bedeckt ist, die den Schottky-Kontakt bildet.
Obgleich die Vorteile der bevorzugten Ausführungsform in bezug auf Platinsilicid, oder Platinsilicid mit einer darüberliegenden Aluminiumschicht als Schottky-Sperrschichtkontakte beschrieben wurden, ist die vorliegende Erfindung auch auf alle anderen Metalle anwendbar, die üblicherweise für Schottky-Sperrschichtkontakte benutzt werden. Diese Metalle umfassen Aluminium, mit Kupfer dotiertes Aluminium, Palladium, Chrom, Molybdän, Nickel, Silber und andere.
FI 972 096
409843/0685

Claims (9)

  1. PATENTANSPRÜCHE
    Planare integrierte Schaltung, bestehend aus einem Siliciumsubstrat mit isolierten Bereichen aus oxydiertem Silicium, die sich von einer Oberfläche des Substrates in das Substrat hinein erstrecken und Bereiche aus Silicium umgeben, wobei die Bereiche aus oxydiertem Silicium und die Siliciumbereiche auf dieser Oberfläche im wesentlichen koplanar sind, und mit einer Schicht aus dielektrischem Material auf dieser Oberfläche, dadurch gekennzeichnet, daß sich mindestens eine öffnung durch diese dielektrische Schicht hindurch in Übereinstimmung mit einem darunterliegenden Siliciumbereich erstreckt, der eine maximale
    18 Störelement-Oberflächenkonzentration C von 10 Atomen/cm aufweist, und sich in seinen seitlichen Abmessungen derart über den Siliciumbereich hinaus erstreckt, daß der Siliciumbereich und ein Teil des oxydierten Siliciumbereiches, der den Siliciumbereich umgibt, freiliegt, und daß in dieser Öffnung auf dem freiliegenden Silicium eine Metallschicht zur Bildung eines Schottky-Sperrschichtkontaktes aufgebracht ist.
  2. 2. Planare integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht aus dielektrischem Material aus einer unteren Schicht aus Siliciumdioxyd und einer darüberliegenden Schicht aus Siliciumnitrid zusammengesetzt ist.
  3. 3. Planare integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Schicht in der Doppelschicht, die die obenliegende Schicht ist, mindestens doppelt so dick ist wie die erste Schicht.
  4. 4. Planare integrierte Schaltung nach Anspruch 1, dadurch FI 972 096
    409843/0685
    gekennzeichnet, daß die metallische Schicht aus einer ersten Schicht und einer zweiten Schicht verschiedener Metalle besteht.
  5. 5. Planare integrierte Schaltung, dadurch gekennzeichnet, daß das Siliciumsubstrat eine epitaxiale Schicht ist.
  6. 6. Verfahren zum Herstellen von Schottky-Sperrschichtkontakten in einer integrierten Schaltung gemäß den Ansprüchen 1 bis 5, gekennzeichnet durch folgende Verfahrensschritte:
    Herstellen einer Schutzschicht über diskreten, Abstände voneinander aufweisenden Bereichen in einem Siliciumsubstrat mit einer planaren Oberfläche,
    thermisches Oxydieren des ungeschützten Bereiches in dem Substrat zur Bildung von Siliciumdioxydbereichen, die die auf Abstand stehenden Siliciumbereiche umgeben und im wesentlichen mit den Siliciumbereichen an der Oberfläche koplanar sind,
    Bildung einer Schicht aus dielektrischem Material auf dieser Oberfläche,
    Herstellen mindestens einer öffnung in der dielektrischen Schicht zum Freilegen der gesamten Oberfläche eines der diskreten Siliciumbereiche mit einer maximalen leitfähig-
    18 keitsbestimmenden StörStellenkonzentration C von 10
    3
    Atomen/cm und eines Teils der Oberfläche der Siliciumdioxydbereiche, die die diskreten Siliciumbereiche umgeben , und
    Niederschlagen einer metallischen Schicht in dieser öffnung zur Herstellung eines Schottky-Sperrschichtkontaktes.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Schicht aus dielektrischem Material eine zusammengesetzte Schicht ist, die durch folgende Verfahrensschritte hergestellt wird:
    FI 972 096
    409843/0685
    Entfernen der Schutzschicht von der planaren Oberfläche,
    Bilden einer Schicht aus Siliciumdioxyd auf der planaren Oberfläche, und
    Herstellen einer Schicht aus Siliciumnitrid auf der Schicht aus Siliciumdioxyd.
  8. 8. Verfahren nach Anspruch 7, gekennzeichnet weiterhin durch Niederschlagen einer zweiten metallischen Schicht auf der ersten niedergeschlagenen metallischen Schicht, wobei die beiden metallischen Schichten aus verschiedenen Metallen bestehen.
  9. 9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste metallische Schicht aus Platin und die zweite Schicht aus Aluminium besteht.
    FI 972 096
    409843/0685
    Leerseite
DE19742407189 1973-04-16 1974-02-15 Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung Ceased DE2407189A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00351399A US3858231A (en) 1973-04-16 1973-04-16 Dielectrically isolated schottky barrier structure and method of forming the same

Publications (1)

Publication Number Publication Date
DE2407189A1 true DE2407189A1 (de) 1974-10-24

Family

ID=23380757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742407189 Ceased DE2407189A1 (de) 1973-04-16 1974-02-15 Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung

Country Status (6)

Country Link
US (1) US3858231A (de)
JP (1) JPS5644569B2 (de)
DE (1) DE2407189A1 (de)
FR (1) FR2225843B1 (de)
GB (1) GB1420286A (de)
IT (1) IT1006311B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US4016596A (en) * 1975-06-19 1977-04-05 International Business Machines Corporation High performance integrated bipolar and complementary field effect transistors
US3955269A (en) * 1975-06-19 1976-05-11 International Business Machines Corporation Fabricating high performance integrated bipolar and complementary field effect transistors
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4066984A (en) * 1976-08-11 1978-01-03 Ernest Stern Surface acoustic wave devices for processing and storing signals
TW343377B (en) * 1997-12-03 1998-10-21 United Microelectronics Corp Via structure and production process thereof
US6995446B2 (en) * 2002-12-13 2006-02-07 Ovonyx, Inc. Isolating phase change memories with schottky diodes and guard rings

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3322581A (en) * 1965-10-24 1967-05-30 Texas Instruments Inc Fabrication of a metal base transistor
DE1614829C3 (de) * 1967-06-22 1974-04-04 Telefunken Patentverwertungs Gmbh, 7900 Ulm Verfahren zum Herstellen eines Halbleiterbauelementes
US3621344A (en) * 1967-11-30 1971-11-16 William M Portnoy Titanium-silicon rectifying junction
US3649386A (en) * 1968-04-23 1972-03-14 Bell Telephone Labor Inc Method of fabricating semiconductor devices
US3581151A (en) * 1968-09-16 1971-05-25 Bell Telephone Labor Inc Cold cathode structure comprising semiconductor whisker elements
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
NL6816451A (de) * 1968-11-19 1970-05-21
US3622842A (en) * 1969-12-29 1971-11-23 Ibm Semiconductor device having high-switching speed and method of making
US3742315A (en) * 1971-10-18 1973-06-26 Matsushita Electronics Corp Schottky barrier type semiconductor device with improved backward breakdown voltage characteristic

Also Published As

Publication number Publication date
JPS5644569B2 (de) 1981-10-20
FR2225843B1 (de) 1976-12-03
IT1006311B (it) 1976-09-30
FR2225843A1 (de) 1974-11-08
JPS49131686A (de) 1974-12-17
US3858231A (en) 1974-12-31
GB1420286A (en) 1976-01-07

Similar Documents

Publication Publication Date Title
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3304588A1 (de) Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene
DE2646308B2 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1514915C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0182088A1 (de) Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE4240205C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, insb. eines Bipolartransistors
DE3789372T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE69528502T2 (de) Statischer Induktionthyristor und Verfahren zur Herstellung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection