DE69916726T2

DE69916726T2 - Kodierungsvorrichtung und -Verfahren

Info

Publication number: DE69916726T2
Application number: DE69916726T
Authority: DE
Inventors: Jifeng Nakahara-ku Li
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-08-19
Filing date: 1999-08-19
Publication date: 2005-03-31
Anticipated expiration: 2019-08-20
Also published as: US6571369B1; DE69916726D1; EP0981219A2; CN1248102A; EP0981219A3; CN1108016C; JP2000068863A; EP0981219B1

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung betrifft eine Codiervorrichtung zum Verbessern von Übertragungseigenschaften in einem Fading-Kanal eines Kommunikationssystems.
Verschiedene Forschungen und Entwicklungen wurden ausgeführt, um eine Multimediakommunikation für einen praktischen Gebrauch zu verwirklichen. Insbesondere sind Entwicklungen bei Mobilendgerät-Kommunikationssystemen ausgeführt worden, die sehr verbreitet zum Übertragen einer Information einschließlich Daten und Bildern, etc. wie auch einer Sprachinformation für eine zweckmäßige Mobilendgerät-Kommunikationen geworden sind.
Bei derartigen Mobilendgerät-Kommunikationen ist ein derartiges System ein CDMA-(Code-Teilungsmehrfachzugriff, Code Division, Multiple Access)-System. Ein kritisches Problem in derartigen Mobilendgerät-Kommunikationen besteht jedoch darin, dass das Mobilendgerät im Ort nicht fixiert ist. Deswegen ist ein System, das in der Lage ist, eine zufriedenstellende Kommunikation zu garantieren, erforderlich.
Beispielsweise wird, wenn ein Mobilendgerät zwischen hohen Gebäuden etc. verwendet wird, eine elektrische Welle, die von einer Basisstation zu dem Mobilendgerät übertragen wird, von dem Mobilendgerät empfangen, nachdem sie an verschiedenen Hindernissen reflektiert ist. Eine derartige Abschwächung wird als ein Mehrfachpfad-Fading bezeichnet. Durch das Mehrfachpfad-Fading ändert sich die Energie einer elektrischen Welle, die von einem Mobilendgerät empfangen wird, häufig.
Wenn die elektrische Welle in einem schlechten elektrischen Energiezustand empfangen wird, kann die Bitfehlerrate von empfangenen Daten beträchtlich hoch werden. Wenn Bitfehler auf eine gleichförmig verteilte Weise auftreten, können die Fehler einfach korrigiert werden. Jedoch ist es, wenn die Bitfehler in Bursts auftreten, schwieriger, derartige Fehler zu korrigieren.
Insbesondere in dem Mobilendgerät-Kommunikationssystem der nächsten Generation ist eine Hochgeschwindigkeits- und Hochqualitätsübertragung unerlässlich. Um eine derartige Qualität zu erreichen, wird ein Turbocode als ein wahrscheinlicher Kandidat für einen wirksamen Fehlerkorrekturcode betrachtet. Vor der Verwendung des Turbocodes kann die Übertragungseigenschaft des Kommunikationssystems signifikant verbessert werden.
6 zeigt ein Beispiel eines Senders für ein herkömmliches DS-CDMA-System. Wenn ein Ausgangssignal von Daten und/oder Sprache eingegeben wird, wird es von einem später beschriebenen Turbo-Codierer 61 empfangen, in welchem ein Turbocode verwendet wird. In dem Turbo-Codierer 61 werden das Datensignal und das Sprachsignal in Turbocodes codiert, um derartige Signale in einen korrigierbaren Zustand zu versetzen.
Die codierten Signale werden dann in eine Kanalverschachtelungseinheit 62 eingegeben, die bereitgestellt ist, um die Verschlechterung in einer Übertragungseigenschaft durch die Fehlerbursts durch Fading zu verhindern. Die Verschachtelungseinheit 62 verteilt das Bitfeld von Eingangssignalen zufällig und gibt das Ergebnis aus.
Die Signale, die aus der Verschachtelungseinheit 62 ausgegeben werden, werden dann in eine Multiplexiereinheit 64 zusammen mit einem Pilotsignal 63 zur Synchronisation des Systems eingegeben. Die Multiplexiereinheit 64 multiplexiert die Signale von der Verschachtelungseinheit 62 und gibt dann den multiplexierten Ausgang in einen Modulator 65 (zum Durchführen einer QPSK-Modulation in 6) ein. Die durch den QPSK-Modulator 65 modulierten Signale werden zu einer Streuungseinheit 66 zum Verarbeiten durch eine Streuspektrummodulation übertragen, und werden dann über eine Antenne 67 gesendet.
7 zeigt ein Beispiel eines herkömmlichen Turbo-Codierers. Ein Datensignal u, das in den Codierer, der in 7 gezeigt ist, eingegeben wird, wird verzweigt. Ein verzweigtes Signal wird zu einem Multiplexierer 73 und das andere zu einem Faltungscodierer 70-1 und einer Verschachtelungseinheit 71 übertragen. In dem Faltungscodierer 70-1 wird ein Faltungscode unter Verwendung einer Signalkette von Eingangsdatensignalen u erzeugt. In der Konfiguration der 7 wird ein Eingangssignal x_k zu einem Ein-Bit-Verzögerungswert x_k–1 und einem Zwei-Bit-Wert x_k–2 durch einen Addierer hinzugefügt. Weiter wird das Ergebnis auch wieder zu dem Zwei-Bit-Verzögerungswert x_k–2 hinzugefügt und als ein Faltungscode y_1k zu einer Punktiereinheit 72 ausgegeben.
Weiter wird das Datensignal, das zu der Verschachtelungseinheit 71 übertragen ist, vorübergehend einem Matrix eingegeben, und dann in einer Reihenfolge unterschiedlich von der Reihenfolge gelesen, in welcher es in die Matrix eingeschrieben ist. Somit wird das Datensignal, das aus der Verschachtelungseinheit 71 ausgegeben wird, als ein Bitfeld unterschiedlich von einem Bitfeld des ursprünglichen Datensignals u dargestellt. Deswegen wird, nachdem die Bitsequenz des Datensignals zufällig geändert ist, das Datensignal in einen Faltungscodierer 70-2 eingegeben.
In dem Faltungscodierer 70-2 wird ein ähnlicher Prozess, wie er in dem Faltungscodierer 70-1 durchgeführt wird, durchgeführt, und ein Faltungscode wird erzeugt. Jedoch wird ein Faltungscode, der von dem Faltungscodierer 70-2 ausgegeben wird, durch ein Codieren eines Datensignals erhalten, das eine Bitsequenz aufweist, die durch die Verschachtelungseinheit 71 zufallsmäßig verteilt ist. Deswegen wird sie in die Punktiereinheit 72 als ein Faltungscode y_2–k eingegeben, der unterschiedlich von dem Code ist, der aus dem Faltungscodierer 70-1 ausgegeben wird.
Die Punktiereinheit 72 schaltet den Code y_1k von dem Faltungscodierer 70-1 und dem Code y_2k von dem Faltungscodierer 70-2 unter Verwendung eines vorbestimmten Musters. Die geschalteten Codes werden dann in den Multiplexierer 73 eingegeben. Ein typisches Punktierverfahren besteht darin, den Code y_1k und den Code y_2k abwechselnd zu schalten. Jedoch muss das Schalten der Codes nicht notwendiger Weise abwechselnd durchgeführt werden. Der Benutzer kann den Schaltmodus geeignet bestimmen.
Das Signal x_k und ein Signal von der Punktiereinheit 72 werden von dem Multiplexierer 73 multiplexiert, und das Ergebnis wird dann als ein codiertes Signal ausgegeben. Das codierte Signal, das aus dem Multiplexierer 73 ausgegeben wird, wird von einer Verschachtelungseinheit 62 verschachtelt. Mit anderen Worten wird das codierte Signal in einem Matrix gelesen, zufallsmäßig ausgelesen und dann ausgegeben. Die Verschachtelungseinheit 71 der 7 ist bereitgestellt, um den Code y_2k von dem Faltungscodierer 70-2 unterschiedlich von dem Code y_1k von dem Faltungscodierer 7-1 auszuführen. Es wird angenommen, dass die Verschachtelungseinheit 71 und der Faltungscodierer 70-2 einen Codierer bilden. Weiter ist die Verschachtelungseinheit 72 bereitgestellt, Bursts zu verhindern, die in einem Übertragungssignal auftreten.
Da ein gesendetes Signal von der Verschachtelungseinheit 62, die ein Bitfeld des Signals zufallsmäßig verteilt, erhalten wird, wird ein Fehlerburst, der in dem Signal auftritt, das eine Vielzahl von Bits überspannen könnte, verteilt. Der Fehlerburst kann durch eine Empfangsseiten-Verschachtelungseinheit 74 zum Verteilen des Fehlers in gestreute Bitfehler verteilen. Dies ist wünschenswert, da eine Vielzahl von gestreuten Bitfehlern einfacher korrigiert werden können als ein Fehlerburst. Folglich wird eine Fehlercoderate aufgrund von Fehlerbursts verringert.
8 veranschaulicht ein Beispiel eines grundlegenden Verschachtelungsprozesses. Eine Verschachtelungseinheit schließt eine Vielzahl von Speichereinheiten zum sequentiellen Speichern von Eingangsdaten ein. Wie in 8 gezeigt, wird ein Eingangsdatensignal sequentiell Bit-für-Bit von dem führenden Bit an eingeschrieben. Beispielsweise in einer Zeilenrichtung, wie durch die Nummern in 8 angezeigt. Nachdem eine vorbestimmte Länge des Datensignals gelesen worden ist, wird das Datensignal dann beispielsweise in einer Spaltenrichtung ausgelesen. Somit werden die Bits des Datensignals zufallsmäßig ausgegeben. Es ist nicht immer notwendig, die Spalten sequentiell von links zu lesen. Es kann besser sein, eine Spalte zufallsmäßig auszuwählen und zu lesen, um die Datensignale, die auszugeben sind, weiter zufallsmäßig zu verteilen.
Um das Datensignal zufallsmäßig zu verteilen, ist es wünschenswert, dass eine größere Anzahl von Datensignalen gelesen und ausgegeben werden. Somit nimmt die Anzahl von Signalen, die in einer Ausgangsreihenfolge geändert werden können, zu. Beispielsweise kann ein Paket von Datensignalen gelesen und verschachtelt werden. In diesem Fall folgt dem Paket ein Endbit, und das Endbit kann oder kann nicht verschachtelt werden. Wenn das Endbit verschachtelt wird, kann es auf ähnliche Weise mit den anderen Signalen gelesen werden, die eine Matrix bilden, wie in 8 gezeigt. Außer wenn das Endbit verschachtelt ist, werden die Signale von den Positionen außer jener gelesen, wo das Endbit gespeichert ist. Nachdem sämtliche anderen Datensignale gelesen worden sind, wird das Endbit dann in der Reihenfolge, in der es geschrieben wurde, gelesen und dann an dem Ende des Ausgangssignals hinzugefügt.
Die Verschachtelungseinheit speichert zuerst Datensignale in einem Speicher und liest dann die Datensignale später aus. Somit wird, je größer die Anzahl von Datensignalen, die zu lesen sind, ist, desto länger die Verzögerung. Folglich ist, wenn der Verschachtelungsprozess durch die Verschachtelungseinheit 71 wie in 7 gezeigt, durchgeführt wird, der Ausgang von dem Faltungscodierer 70-2 um den Betrag der Verzögerung der Verschachtelungseinheit 71 verzögert. Deswegen sind Schieberegister, etc. bereitgestellt, um den Ausgang von anderen Codierern oder die Zeitgebung einzustellen, um direkt das Datensignal auszugeben.
Da sämtliche der Signale in dem Prozess eines Verschachtelns durch die Verschachtelungseinheit 72 der 7 verzögert sind, besteht kein Bedarf zum Auslegen einer Konfiguration, um die Zeitgebung mit den anderen Signalen einzustellen. Jedoch wird, um den Verschachtelungsprozess wirksamer durchzuführen, eine größere Anzahl von Datensignalen gespeichert, was dadurch eine längere Verzögerung herbeiführt.
9 zeigt ein Beispiel eines herkömmlichen Decoders. Die in 9 gezeigten Decoder sind seriell zum sequentiellen Decodieren verbunden. Das in diesen Decodern decodierte Signal wird von dem in 7 gezeigten Codierer codiert. Man beziehe sich auf die Betriebsschritte dieser Codierer, die in der US-P 5,446,747 beschrieben sind.
10 zeigt ein Bild einer empfangenen elektrischen Energie, wenn ein Fading-Kanal verwendet wird. In dem Fall einer Mobilendgerät-Kommunikation, etc. kann ein Fehlerburst aufgrund des Einflusses von Fading auftreten. In 10 fluktuiert die Empfangsenergie in hohem Maße mit dem Verlauf der Zeit. Wenn die Empfangsenergie hoch ist, besteht eine hohe Wahrscheinlichkeit, dass ein Signal korrekt empfangen wird. Wenn die Empfangsenergie niedrig ist, besteht ein hohe Wahrscheinlichkeit, dass eine große Anzahl von Fehlerbursts auftreten wird. Im schlimmsten Fall können Daten überhaupt nicht empfangen werden. Normalerweise wird, um Bitfehler zu korrigieren, die während der Übertragung von Datensignalen auftreten, ein Fehlerkorrektur-Codierprozess durchgeführt. Jedoch wird, da der herkömmliche Fehlerkorrekturdecodierer signifikant durch einen Fehlerburst beeinflusst wird, eine Verschachtelungseinheit oft verwendet, um Fehlerbursts zufallsmäßig zu verteilen. Das heißt, die in 7 gezeigte Verschachtelungseinheit 62 ist nach dem Fehlerkorrekturcodierer bereitgestellt. Der oben beschriebenen Codierer wird als ein Turbo-Codierer bezeichnet und ist in der Lage, Fehler unter Verwendung eines altbekannten Codierverfahrens zu korrigieren.
In der oben beschriebenen herkömmlichen Technologie werden ein Turbo-Codierprozess und ein Kanalverschachtelungsprozess unabhängig durchgeführt. Somit wird der Fehlerkorrektur-Decodierprozess nicht wirksam durchgeführt. Überdies beträgt, da eine Verschachtelungseinheit auch in dem Turbo-Codierer bereitgestellt ist, die Verzögerung durch die Codier- und Verschachtelungsprozesse ungefähr 2N (in diesem Fall bezeichnet N die Menge des Signals, das in der Verschachtelungseinheit gespeichert ist). Mit anderen Worten tritt in dem Verschachtelungsprozess eine Verzögerung von N bei einem Schreiben eines Signals in einen Speicher auf, der eine Signallänge von N aufweist.
Überdies tritt eine weitere Verzögerung von N auf, wenn ein Signal, das die Länge N aufweist, aus dem Speicher gelesen wird. In diesem Fall ist es notwendig, die Übertragungseigenschaft (Bitfehlerrate, Rahmenfehlerrate) für eine gegebene Verzögerung von 2N weiter zu verbessern. Dieses Problem ist insbesondere bei Diensten gravierend, die hohe Anforderungen aufweisen (Daten etc.).
Zusammenfassung der Erfindung
Eine Aufgabe der Erfindung besteht darin, eine optimale Kombination eines Codierers und einer Verschachtelungseinheit bereitzustellen, indem die Eigenschaften eines Fading-Kanals berücksichtigt werden.
Gemäß einem Aspekt der vorliegenden Erfindung ist eine Codiervorrichtung für ein Kommunikationssystem bereitgestellt, umfassend: Eine erste Verschachtelungseinheit zum Verschachteln eines Eingangssignals; einen ersten Codierer zum Codieren eines Ausgangs von der ersten Verschachtelungseinheit; und einen zweiten Codierer zum Codieren des Eingangssignals, gekennzeichnet durch eine zweite Verschachtelungseinheit zum Verschachteln des Eingangssignals und eines Ausgangs von dem zweiten Codierer, und einen Multiplexierer zum Multiplexieren von Ausgängen von dem ersten Codierer und der zweiten Verschachtelungseinheit.
Gemäß einem anderen Aspekt der vorliegenden Erfindung ist ein Verfahren zum Codieren eines Eingangssignals für ein Kommunikationssystem bereitgestellt, umfassend die Schritte: (a) Codieren des Eingangssignals; (b) Verschachteln des Eingangssignals; und (c) Codieren des verschachtelten Eingangssignals, das in dem Schritt (b) erhalten wird; gekennzeichnet durch: (d) Verschachteln des Eingangssignals und eines codierten Eingangssignals, das in dem Schritt (a) erhalten wird; und (e) Multiplexieren des verschachtelten Signals, das in dem Schritt (d) erhalten wird, mit dem verschachtelten und codierten Signal, das in dem Schritt (c) erhalten wird.
Die vorliegende Erfindung, wie sie oben beschrieben ist, elimiert die Kanal-Verschachtelungseinheit, die an dem Ausgang eines herkömmlichen Codierers erforderlich ist, in welchem Signale zuerst ohne einen Verschachtelungsprozess multiplexiert und dann kollektiv von einer Kanal-Verschachtelungseinheit verschachtelt werden. Gemäß der vorliegenden Erfindung wird ein Signal, das in der herkömmlichen Vorrichtung multiplexiert wird, zuerst verschachtelt, mit einem anderen codierten Signal multiplexiert und dann übertragen. Deswegen wird eine gewünschte Übertragungseigenschaft durch ein Verringern einer herkömmlichen Verzögerungszeit erhalten.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
In den Zeichnungen zeigen:
1 einen Sender für ein DS-CDMA-System gemäß der vorliegenden Erfindung;
2 einen Turbo-Codierer gemäß der vorliegenden Ausführungsform;
3 eine Ausführungsform eines Turbo-Decodierers gemäß der vorliegenden Erfindung;
4 ein Ergebnis einer Simulation;
5 einen mehrdimensionalen Turbo-Codierer gemäß der vorliegenden Erfindung;
6 ein Beispiel eines Senders für ein herkömmliches DS-CDMA-System;
7 ein Beispiel eines herkömmlichen Codierers;
8 ein grundlegendes Konzept eines Verschachtelns;
9 ein Beispiel eines herkömmlichen Decodierers; und
10 das Bild einer empfangenen elektrischen Energie unter Verwendung eines Fading-Kanals.
DETAILLIERTE BESCHREIBUNG
1 zeigt eine Ausführungsform eines Senders für ein DS-CDMA-System gemäß der vorliegenden Erfindung. Gemäß der vorliegenden Erfindung ist ein Turbo-Codierer ausgelegt, eine Konfiguration unterschiedlich zu jener des herkömmlichen Codierers aufzuweisen. Der Turbo-Codierer 1 der vorliegenden Erfindung eliminiert das Erfordernis nach Kanal-Verschachtelungseinheiten, die an dem Ausgang eines herkömmlichen Codierers erforderlich sind. Die Eingangsdatensignale, die Sprachsignale, etc. einschließen, werden von dem Turbo-Codierer 1 gemäß der vorliegenden Ausführungsform codiert und dann direkt zu einer Multiplexiereinheit 2 übertragen. Die Multiplexiereinheit 2 multiplexiert das codierte Signal synchron zu einem Pilotsignal 3 und überträgt die multiplizierten Signale zu einem QPSK-Modulator 4. Das Signal, das von einem QPSK-Modulator 4 QPSK-moduliert ist, wird von einer Streuungseinheit 6 Streuspektrum-moduliert und dann über eine Antenne 6 gesendet.
Bei einem Turbo-Codieren unter Verwendung eines Gauss'schen Kanals wird die maximale Decodierfehlerrate eines Turbocodes, der die Codierrate (Informationsfaktor) von 1/2 aufweist, wie folgt erhalten.
wobei Z_min das minimale Gewicht des Fehlerereingis-Paritätsprüfungsbits anzeigt, das durch eine Informationssequenz des Gewichts 2 erzeugt wird, E_b/N_o das Verhältnis der Signalenergie zu der Störungsleistung eines Hauptsignals anzeigt und R_c eine positive Konstante anzeigt.
Gemäß der obigen Gleichung bezieht sich die Fehlerrateneigenschaft auf die Länge N einer Verschachtelungseinheit (Signallänge, die in der Verschachtelungseinheit gespeichert ist). Je größer der Wert von N ist, desto kleiner wird P_b(e), das als eine Verschachtelungseinheit-Verstärkung bezeichnet wird. Eine niedrigere maximale Decodierfehlerrate oder eine kleinere Verschachtelungseinheit-Verstärkung bedeutet, dass der schlechteste Wert der Fehlerrate kleiner wird, wodurch die Übertragungseigenschaften verbessert werden.
Gemäß der folgenden Erfindung verbessert der folgende Turbo-Codierer die Übertragungseigenschaften eines Mobilendgerät-Kommunikationssystems.
2 zeigt eine Ausführungsform eines Turbo-Codierers gemäß der vorliegenden Erfindung. Wie ersehen werden kann, werden die Ausgänge x_k und y_1k verschachtelt. Beispielsweise beträgt die Länge einer Verschachtelungseinheit 10 2N, und die Länge einer Verschachtelungseinheit 11 beträgt 4N. Somit beträgt die Länge der Verschachtelungseinheit 11 einschließlich des Endbits (Länge von v) 4N + v. Deswegen beträgt die Verzögerung, die durch den Codierprozess erzeugt wird, ungefähr 2N, wenn die Lese- und Schreibgeschwindigkeit der Verschachtelungseinheit 11 doppelt so groß wie die Geschwindigkeit der Verschachtelungseinheit 10 ist. Jedoch ist die vorliegende Erfindung nicht auf eine derartige Konfiguration beschränkt.
Das Eingangsdatensignal u wird in ein Signal x_k verzweigt, das in die Verschachtelungseinheit 11, eine Faltungscodiereinheit 12 und die Verschachtelungseinheit 10 eingegeben wird. Das Signal r₁, das von der Faltungscodiereinheit 12 codiert ist, wird in eine Punktiereinheit 14 eingegeben. Weiter erreicht der Signaleingang eine Signallänge N, die dann zufallsmäßig ausgelesen und in eine Faltungscodiereinheit 13 eingegeben wird. In der Verschachtelungseinheit 10 tritt eine Verzögerung von 2N auf, wenn ein Signal, das eine Signallänge von N aufweist, in den Speicher geschrieben und dann ausgelesen wird. Das Signal, das von der Verschachtelungseinheit 10 verschachtelt ist, wird von der Faltungscodiereinheit 13 codiert und als ein codiertes Signal r₂ zu einer Punktiereinheit 15 ausgegeben.
Die Punktiereinheiten 14, 15 führen synchron einen Betrieb eines Startens und Stoppens des Ausgebens von Signalen durch. Das Muster eines Bestimmens, ob das Signal von den Punktiereinheiten 14, 15 ausgegeben wird oder nicht, kann ein Muster eines abwechselnden Ausgebens eines Signals sein. Jedoch ist die vorliegende Erfindung nicht auf dieses Muster beschränkt. Trotzdem sollte ein Muster, das für eine Fehlerkorrektur wirksam ist, gewählt werden.
Das Signal y_1k, das von der Punktiereinheit 14 übertragen wird, wird in die Verschachtelungseinheit 11 eingegeben. Weiter wird das Signal y_2k, das von der Punktiereinheit 15 übertragen wird, in einen Multiplexierer 16 eingegeben. Da die Signale x_k und y_1k in die Verschachtelungseinheit 11 eingegeben werden, ist es notwendig, die Signale x_k und y_1k um die Signallänge von N in einer Reihenfolge zu lesen, um jedes Signal um die Signallänge der Verschachtelungseinheit 10 zu verschachteln. Die Signale werden dann zufallsmäßig auf eine vermischte Weise ausgelesen, um Signale x_k' und y_1k' zu erhalten. In diesem Fall tritt eine 4N-Verzögerung auf. Somit wird die Lese- und Schreibgeschwindigkeit der Verschachtelungseinheit 11 verdoppelt, um das Signal y_2k, das eine 2N-Verzögerung aufweist, die durch die Verschachtelungseinheit 10 erzeugt wird, und die Signale x_k' und y_1k', die eine 4N-Verzögerung aufweisen, die durch die Verschachtelungseinheit 11 erzeugt wird, in den Multiplexierer 16 gleichzeitig einzugeben. Dies ist signifikant, da es die Erfordernis nach einer anderen Verschachtelungseinheit an dem Ausgang des Multiplexierers eliminiert. Deswegen wird die Verzögerung, die durch eine derartige Verschachtelungseinheit induziert wird, eliminiert. Der Multiplexierer 16 multiplexiert dann die Signale x_k', y_1k' und y_2k und überträgt dann diese multiplexierten Signale.
Die Verschachtelungseinheiten 10, 11 können sequentiell wählen, ob das Endbit eines Eingangssignals zu verschachteln ist oder nicht. Wie oben beschrieben, kann, wenn ein Paket an Datensignalen vorübergehend in eine Verschachtelungseinheit gelesen und zufallsmäßig wiedergelesen wird, dann das Endbit auf die gleiche Weise wie ein anderes Signal gelesen werden. Alternativ kann das Endbit gelesen werden, wie es ist, ohne gelesen zu werden, nachdem sämtliche der anderen Signale gelesen worden sind, und dann an dem Ende des verschachtelten Signals hinzugefügt werden. Dies kann auf einfache Weise durch einen Durchschnittsfachmann durch ein geeignetes Steuern der Leseadresse des den Speicher bildenden Teils der Verschachtelungseinheiten 10, 11 verwirklicht werden.
Mit der in 2 gezeigten Konfiguration ist die Kanal-Verschachtelungseinheit nicht nach dem Multiplexierer 16 bereitgestellt. Jedoch kann eine Kanal-Verschachtelungseinheit danach bereitgestellt werden. In diesem Fall tritt eine Verzögerung durch die Kanal-Verschachtelungseinheit auf, aber die Verzögerung kann innerhalb eines Bereichs eingestellt werden, der von der Spezifikation des Systems vorgegeben ist. Deswegen können sowohl die Vorteile der vorliegenden Ausführungsform als auch die Vorteile eines Verwendens der Kanal-Verschachtelungseinheit erhalten werden.
3 zeigt eine Ausführungsform des Turbo-Decodierers gemäß der vorliegenden Erfindung. Die Konfiguration des Decoders, die in 3 gezeigt ist, ist im wesentlichen die gleiche wie jene des Decoders, der in 9 gezeigt ist, außer dass eine D-Verschachtelungseinheit 20 vor dem Decoder bereitgestellt ist. Die De-Verschachtelungseinheit 20 ist bereitgestellt, um die Signale x_k' und y_1k', die erhalten werden, nachdem sie auf der Codiererseite verschachtelt worden sind, zu "entflechten". Der Betrieb des Decoders ist praktisch der gleiche wie jener in 9 gezeigte, außer dass der Prozess über die De-Verschachtelungseinheit 20 durchgeführt wird. Man beziehe sich auf die obige Referenz-Patentveröffentlichung für praktischere Betriebsschritte.
Wenn die vorliegende Erfindung den gleichen Betrag einer Verzögerung wie die herkömmliche Technologie verwendet, dann können die Bitfehlerrate und die Rahmenfehlerrate des Systems verringert werden. Mit anderen Worten kann die Bitfehlerrate durch ein Erhöhen der Menge zu verschachtelnder Signale verringert werden. Jedoch verursacht die Verschachtelungseinheit in diesem Fall eine Verzögerung. Somit wird, wenn eine größere Anzahl von Signalen verschachtelt wird, eine längere Verzögerung erzeugt. Dies bedeutet, dass der gleiche Betrag einer Verzögerung der gleichen Anzahl von verschachtelten Signalen entspricht. Deswegen kann gemäß der vorliegenden Ausführungsform die Bitfehlerrate für die gleiche Anzahl von verschachtelten Signalen verringert werden.
In dem DC-CDMA-Mobilendgerät-Kommunikationssystem gemäß der vorliegenden Erfindung wird die Wirkung der Verschachtelungseinheit durch eine Simulation bestätigt. Eine Tabelle 1 zeigt die Bedingungen der Simulation.
Bedingungen der Simulation
4 zeigt ein Ergebnis der oben beschriebenen Simulation. Wie ersehen werden kann, wird die Bitfehlerrate gemäß der vorliegenden Erfindung verringert. Die Bitfehlerrate gemäß der vorliegenden Erfindung ist niedriger als jene der herkömmlichen Technologie in einem weiten Bereich von "Eb/No"-Werten.
5 zeigt eine Ausführungsform eines mehrdimensionalen Turbo-Codierers gemäß der vorliegenden Erfindung. Wenn zwei oder mehrere Komponenten-Codiereinheiten verwendet werden, wird der Verschachtelungsprozess bezüglich des Ausgangs x_k und y_1k durchgeführt, wie in dem in 2 gezeigten Fall.
Das Signal u, das in den in 5 gezeigten Codierer eingegeben wird, wird verzweigt. Ein Signal x wird direkt in die Verschachtelungseinheit 32 eingegeben, und das andere in eine Codiereinheit (Komponentencodiereinheit) 31-1 und Verschachtelungseinheiten 30-1 bis 30-n-1. Das Signal y₁, das von der Codiereinheit 31-1 codiert ist, wird in eine Verschachtelungseinheit 32 eingegeben, verschachtelt, nachdem es mit dem Signal x gemischt worden ist, und dann in einen Multiplexierer 33 eingegeben.
Weiter werden die Signale, die in die Verschachtelungseinheiten 30-1 bis 30-n-1 eingegeben sind, jeweils verschachtelt und dann in Codierer 31-2 bis 31-n eingegeben. Die Signale, die in die jeweiligen Codierer 31-2 bis 31-n eingegeben sind, werden mit einem vorbestimmten Prozess behandelt, codiert und dann in den Multiplexierer 33 eingegeben.
Gemäß der vorliegenden Erfindung ist die Kanal-Verschachtelungseinheit von dem Ausgang des Multiplexierers 33 entfernt, und die Signale x und y₁ werden in den Multiplexierer 33 eingegeben, nachdem sie verschachtelt worden sind, und dann übertragen, wodurch sich die Bitfehlerrate verringert. Es sei mit der Konfiguration der herkömmlichen Technologie angenommen, dass die Verzögerung eines zu codierenden Signals, nachdem es verschachtelt worden ist, 2N beträgt und die Verzögerung einer Kanal-Verschachtelungseinheit 2N beträgt. Somit wird eine Verzögerung von 4N erzeugt. Im Gegensatz dazu ist gemäß der vorliegenden Erfindung und der oben beschriebenen Ausführungsform die Verzögerung aufgrund der Kanal-Verschachtelungseinheit an dem Ausgang des Multiplexierers eliminiert. Somit kann die Verzögerung, die für jede Verschachtelungseinheit 10, 11 zugelassen ist, auf 4N erhöht werden, was wünschenswert ist. Wenn die Verschachtelungseinheit eine Anzahl von Signalen einschließen kann, um die Übertragungseigenschaften mit einer großen Anzahl von Verschachtelungseinheiten weiter zu verbessern, dann können die vorliegende Ausführungsform oder die oben beschriebene Ausführungsform konfiguriert werden, einen größeren Betrag einer Verzögerung für die Verschachtelungseinheit als die herkömmliche Technologie aufzuweisen, wodurch die Bitfehlerrate verringert wird.
Der Codierer gemäß der vorliegenden Erfindung kann die Übertragungseigenschaft des Systems verbessern, ohne die Verzögerung zu erweitern.
Die gegenwärtig betrachteten, besten Ausführungsformen der Erfindung sind bislang offenbart worden. Jedoch ist zu verstehen, dass verschiedene Änderungen und Modifikationen ausgeführt werden können, ohne von der vorliegenden Erfindung, wie sie in den angehängten Ansprüchen definiert ist, und ihrem vollständigen Umfang der Äquivalente abzuweichen.

Claims

Codiervorrichtung für ein Kommunikationssystem, umfassend: eine erste Verschachtelungseinheit (10) zum Verschachteln eines Eingangssignals; einen ersten Codierer (13) zum Codieren eines Ausgangs von der ersten Verschachtelungseinheit (10); und einen zweiten Codierer (12) zum Codieren des Eingangssignals, gekennzeichnet durch eine zweite Verschachtelungseinheit (11) zum Verschachteln des Eingangssignals und eines Ausgangs von dem zweiten Codierer (12), und einen Multiplexierer (16) zum Multiplexieren von Ausgängen von dem ersten Codierer (13) und der zweiten Verschachtelungseinheit (12).
Vorrichtung nach Anspruch 1, weiter einschließend eine Punktiereinheit (14), die zwischen den Ausgang des zweiten Codierers (12) und die zweite Verschachtelungseinheit (11) gekoppelt ist.
Vorrichtung nach Anspruch 1, weiter einschließend eine jeweilige Punktiereinheit (15), die zwischen den Ausgang des ersten Codierers (13) und den Multiplexierer (16) gekoppelt ist.
Vorrichtung nach Anspruch 1, wobei die zweite Verschachtelungseinheit (11) derart ist, einen Verschachtelungsprozess an einem Endbit eines codierten Signals, das in die zweite Verschachtelungseinheit (11) eingegeben wird, durchzuführen.
Vorrichtung nach Anspruch 1, wobei die zweite Verschachtelungseinheit (11) derart ist, ein Endbit eines codierten Signals, das in die zweite Verschachtelungseinheit (11) eingegeben wird, nur zu lesen, nachdem das codierte Signal außer dem Endbit verschachtelt worden ist, und derart, das gelesene Endbit dem Ende des verschachtelten codierten Signals hinzuzufügen.
Vorrichtung nach Anspruch 1, und einschließend eine Vielzahl erster Verschachtelungseinheiten (30-1, 30-2, ... 30-n-1) zum Verschachteln des Eingangssignals, und einschließend eine Vielzahl erster Codierer (31-2, 31-3, ... 30-n), wobei jeder erster Codierer den Ausgang von einer jeweiligen der Vielzahl erster Verschachtelungseinheiten codiert, und der Multiplexierer (16) Ausgänge von dem ersten Codierer (31-2, 31-3, ..., 30-n) und der zweiten Verschachtelungseinheit (32) verschachtelt.
Vorrichtung nach Anspruch 1, und weiter umfassend eine Kanal-Verschachtelungseinheit zum Verschachteln eines Ausgangs des Multiplexierers.
Verfahren zum Codieren eines Eingangssignals für ein Kommunikationssystem, umfassend die Schritte: (a) Codieren des Eingangssignals; (b) Verschachteln des Eingangssignals; und (c) Codieren des verschachtelten Eingangssignals, das in dem Schritt (b) erhalten wird; gekennzeichnet durch: (d) Verschachteln des Eingangssignals und eines codierten Eingangssignals, das in dem Schritt (a) erhalten wird; und (e) Multiplexieren des verschachtelten Signals, das in dem Schritt (d) erhalten wird, mit dem verschachtelten und codierten Signal, das in dem Schritt (c) erhalten wird.
Verfahren nach Anspruch 8, wobei ein Punktierprozess bezüglich des codierten Eingangssignals durchgeführt wird, das in dem Schritt (a) erhalten wird, bevor es mit dem Eingangssignal in dem Schritt (d) verschachtelt wird.
Verfahren nach Anspruch 8, wobei ein Punktierprozess bezüglich des verschachtelten und codierten Signals, das in dem Schritt (c) erhalten wird, durchgeführt wird.
Verfahren nach Anspruch 8, wobei der Verschachtelungsschritt in dem Schritt (d) ein Durchführen eines Verschachtelungsprozesses bezüglich eines Endbits des codierten Signals, das in dem Schritt (a) erhalten wird, einschließt.
Verfahren nach Anspruch 8, wobei der Verschachtelungsschritt in dem Schritt (d) ein Lesen eines Endbits des codierten Signals, das in dem Schritt (a) erhalten wird, nur nachdem das codierte Signal außer dem Endbit verschachtelt worden ist, und ein Hinzufügen des gelesenen Endbits zu dem Ende des verschachtelten codierten Signals einschließt.
Verfahren nach Anspruch 9, weiter umfassend den Schritt eines Verschachtelns des multiplexierten Signals, das in dem Schritt (e) erhalten wird.