[go: up one dir, main page]

DE69803705T2 - Nicht-beeinflussende leistungsüberwachung - Google Patents

Nicht-beeinflussende leistungsüberwachung

Info

Publication number
DE69803705T2
DE69803705T2 DE69803705T DE69803705T DE69803705T2 DE 69803705 T2 DE69803705 T2 DE 69803705T2 DE 69803705 T DE69803705 T DE 69803705T DE 69803705 T DE69803705 T DE 69803705T DE 69803705 T2 DE69803705 T2 DE 69803705T2
Authority
DE
Germany
Prior art keywords
circuit
signal
counting
count value
performance parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69803705T
Other languages
English (en)
Other versions
DE69803705D1 (de
Inventor
Daniel P. Mann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69803705D1 publication Critical patent/DE69803705D1/de
Publication of DE69803705T2 publication Critical patent/DE69803705T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/70Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using stochastic pulse trains, i.e. randomly occurring pulses the average pulse rates of which represent numbers
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring
    • G06F11/348Circuit details, i.e. tracer hardware
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

    Technisches Gebiet
  • Die Erfindung betrifft die Leistungsüberwachung bei IC-Schaltungen.
  • Technischer Hintergrund
  • Im IBM Technical Disclosure Bulletin Vol. 38, Nr. 2, Februar 1995, Seite 371 bis 372 ist unter dem Titel "Self-Adjusting Utilization Monitor" ein Hardware- Mechanismus beschrieben, der Betriebs-Messungen ermöglicht, die kontinuierlich ohne Software-Beteiligung vorgenommen werden. Der Mechanismus weist ein Zählregister auf, das einen Gesamt-Zählwert hält. Ein EIN-Register hält einen Wert, der dem Betrag der Zeit entspricht, während derer das gemessene Signal aktiv ist, und ein AUS-Register hält einen Wert, der dem Betrag der Zeit entspricht, während derer das gemessene Signal inaktiv ist. Das Zählregister wird auf die Hälfte seines Maximalwerts initialisiert, und die EIN- und AUS- Register werden auf einen beliebigen, nicht null betragenden Wert initialisiert. Für jeden Zyklus, zu dem das gemessene Signal aktiv ist, wird das EIN- Register dem Zählregister hinzugefügt, und für jeden Zyklus, zu dem das gemessene Signal inaktiv ist, wird das AUS-Register von dem Zählregister subtrahiert. Wenn das Zählregister überströmt oder unterströmt, wird das Zählregister auf die Hälfte seines Maximalwerts rückgesetzt, und die EIN- und AUS- Register werden durch Selbsteinstellung eingestellt.
  • Die meisten Mikroprozessoren, die in Tischcomputersystemen verwendet werden, sind mit Leistungsüberwachungszählern versehen. Diese Zähler ermöglichen ein Überwachen und Messen der Prozessorleistungsparameter. Diese Information ist nützlich für das Leistungseinstellen. Bei derzeitigen Techniken werden typischerweise zwei Zähler verwendet, die gleichzeitig das Auftreten im voraus spezifizierter Ereignisse aufzeichnen. Wenn einer der Zähler überströmt, wird das Zählen gestoppt und ein Interrupt erzeugt. Zum Analysieren der gesammelten Daten wird Nachverarbeitungs-Software verwendet.
  • Typischerweise werden zwei große Zähler von z. B. 40 Bit oder mehr für das Ereignis-Zählen verwendet. Das Lesen und das Beschreiben der Zähler kann generell von einem im Register liegenden Adressraum her erfolgen. Die Zähler können zum Messen von Parametern wie z. B. der Anzahl von Datenlesevorgängen, die als Treffer in dem Cachespeicher eingehen, konfiguriert sein. Wenn die Zähler zum Bestimmen von Cache-Treffern konfiguriert sind, wird der erste Zähler zum Aufzeichnen der Anzahl von Cache-Treffern programmiert, und der zweite Zähler wird zum Aufzeichnen der Anzahl der durchgeführten tatsächlichen Daten-Lesevorgänge programmiert. Das Verhältnis der beiden Zahlen ergibt die Cache-Treffer-Rate für Leseoperationen. Die gemessenen Leistungsparameter bilden einen guten Schätzwert für die zukünftige Leistung. Die tatsächliche Leistung zu irgendeinem Zeitpunkt kann beträchtlich von dem gemessenen Schätzwert abweichen. Mit der typischen Verwendung zweier großer Zähler wird kein Versuch unternommen, diese Abweichung von dem Mittelwert zu messen.
  • Wenn einer der Zähler seinen Grenzwert erreicht, stoppt das Überstrom-Signal sämtliche Zählvorgänge und erzeugt ein Interrupt. Die Sofware-Interrupt- Handhabungsvorrichtung zeichnet dann die Zählwerte auf, und schließt die Nach-Datenverarbeitung und sämtliche weitere Unterstützungsarbeit ab.
  • Die Größe der Zähler ist wichtig. Je größer der Zähler ist, desto weniger häufig wird ein Interrupt erzeugt. Derartige Interrupt sind unerwünscht, da sie in den normalen Prozessorbetrieb eindringen. Ein größerer Zähler resultiert somit in einer größeren Datenmittelwertbildung. Somit können vorübergehende Fluktuationen in der Cache-Treffer-Rate nicht beobachtet werden. Derartige vorübergehende Fluktuationen können von Interesse sein oder auch nicht.
  • Bevor eine Leistungsüberwachung durchgeführt werden kann, muss eine Interrupt-Handhabungsvorrichtung installiert sein, um das Zähler-Überströmen zu handhaben. Selbstverständlich kann der Überstrom durch die Verwendung extrem großer Zähler vermieden werden. Extrem große Zähler können jedoch teuer in der Implementierung sein, unzuverlässig sein oder in der Erstellung der gewünschten Analyse versagen. Es wäre wünschenswert, die Leistungsparameter in einer IC-Schaltung wie z. B. einem Prozessor zu überwachen, ohne zwei große Zähler vorsehen zu müssen, ohne ein Zähler-Überströmen handhaben zu müssen und ohne Software-Interrupt-Handhabungsvorrichtungen vorsehen zu müssen. Es wäre ferner wünschenswert, ein Eindringen der Leistungsüberwachung in das normale Funktionieren des Prozessors in dem System zu vermeiden.
  • Offenbarung der Erfindung
  • Somit bietet die Erfindung eine neue Technik zum Sammeln und Analysieren von Leistungsdaten bei einem Mikroprozessor oder Mikro-Controller oder einer anderen IC-Schaltung. Mit dieser Technik werden die Beschränkungen vermieden, die bei eventuell überströmenden Zählern fester Größe unvermeidbar auftraten.
  • Gemäß einer ersten Ausführungsform enthält eine IC-Schaltung einer Leistungsüberwachungsschaltung mit einer adaptiven Addier-Schaltung, die zum Empfang eines ersten Eingangssignals, das einen Leistungsparameter der IC- Schaltung angibt, und zum Erzeugen eines Zählwerts als Messwert des Leistungsparameters ausgelegt ist. Die adaptive Addier-Schaltung enthält einen Zufallszahlen-Generator, der eine Zufallszahl erzeugt, eine Zählschaltung, die den Zählwert erzeugt, und eine Komparatorschaltung, die zum Vergleichen der Zufallszahl und des Zählwerts und zum Ausgeben eines dies angebenden Vergleichssignals ausgelegt ist, wobei das Vergleichssignal als Aufwärts-/Abwärts- Zählsignal an den Zähler ausgegeben wird. Die adaptive Addier-Schaltung enthält ferner eine zum Empfangen des gerade gemessenen Leistungsparameters und des Vergleichssignals ausgelegte erste Logikschaltung zum Steuern des Betriebs der Zählschaltung. Die erste Logikschaltung gibt ein erstes Steuersignal aus, das zum Steuern des Betriebs der Zählschaltung verwendet wird. Die Zählschaltung reagiert auf ein Aufwärts- oder Abwärts-Zählsignal, wenn das erste Eingangssignal und das Vergleichssignal unterschiedliche Werte aufweisen, und die Zählschaltung zählt nicht, wenn das erste Eingangssignal und das Vergleichssignal den gleichen Wert aufweisen.
  • Gemäß einer weiteren Ausgestaltung enthält ein Verfahren zum Messen eines Leistungsparameters in einer IC-Schaltung die folgenden Schritte: Ausgeben eines ersten Eingangssignals, das den Leistungsparameter angibt, an eine adaptive Addier-Schaltung; und Bestimmen eines Zählwerts in der adaptiven Addier-Schaltung als Messwert für den Leistungsparameter. Das Verfahren enthält ferner die Schritte des Erzeugens einer Zufallszahl in einer Zufallszahlen-Generatorschaltung, das Bereitstellen einer Zählschaltung zum Erzeugen des Zählwerts, und das Vergleichen der Zufallszahl und des Zählwerts und Ausgeben eines Vergleichssignals. Das Vergleichssignal wird als ein erstes Steuersignal an die Zählschaltung ausgegeben. Das Verfahren enthält ferner den Schritt des logischen Kombinierens des Leistungsparameters und des Vergleichssignals zwecks Erzeugens eines zweiten Steuersignals zum Steuern des Betriebs der Zählschaltung.
  • Diese Aufgaben werden vorteilhafterweise grundlegend durch Anwendung der in den unabhängigen Ansprüchen aufgeführten Merkmale gelöst.
  • Weitere Merkmale sind in den Unteransprüchen aufgeführt.
  • Kurzbeschreibung der Zeichnungen
  • Ein besseres Verständnis der vorliegenden Erfindung und eine bessere Veranschaulichung ihrer zahlreichen Aufgaben, Merkmale und Vorteile ergibt sich für Fachleute anhand der beigefügten Zeichungen.
  • Fig. 1 zeigt ein Blockschaltbild einer IC-Schaltung, in der die vorliegende Erfindung enthalten ist.
  • Fig. 2 zeigt eine adaptive Addier-Schaltung gemäß einer Ausführungsform der Erfindung.
  • Fig. 3 zeigt ein Schaubild gemessener und eingegebener Testdaten bei einer adaptive Addier-Schaltung mit einem Acht-Bit-Zähler, der einen Eingangs-Datenstrom mit einer Wahrscheinlichkeit von 25% misst.
  • Fig. 4 zeigt ein Schaubild gemessener und eingegebener Testdaten bei einer adaptive Addier-Schaltung mit einem Acht-Bit-Zähler, der einen Eingangs-Datenstrom mit einer Wahrscheinlichkeit von 78% misst.
  • Fig. 5 zeigt ein Schaubild gemessener und eingegebener Testdaten bei einer adaptive Addier-Schaltung mit einem Zwölf-Bit-Zähler, der einen Eingangs-Datenstrom mit einer Wahrscheinlichkeit von 78% misst.
  • Fig. 6 zeigt einen Pseudozufallszahlengenerator gemäß einer Ausführungsform der Erfindung.
  • Fig. 7 zeigt eine zusätzliche Ausführungsform der Erfindung, bei der eine IC- Schaltung eine adaptive Addier-Schaltung, der mehrere Leistungsparameter zugeführt werden, ein Wählregister zum Wählen eines Leistungsparameters, einen Abtastzähler und einen Eingangs-/Ausgangs- Port aufweist.
  • Arten der Ausführung der Erfindung
  • Gemäß Fig. 1 weist eine IC-Schaltung 101, bei der es sich um einen Mikroprozessor oder Mikro-Controller mit darauf angeordnetem Prozessor handeln kann, eine funktionale Logik 103 wie z. B. einen On-chip-Cachespeicher, eine Leistungsdetektionsschaltung 105, die Leistungsdaten detektiert, z. B. daraufhin ob ein Cache-Treffer erfolgt ist, und eine Leistungsüberwachungsschaltung 107 auf. Der Typ der Leistungsdaten, die bei der IC-Schaltung 107 gemessen werden, ist naturgemäß beliebig; dies kann die Cache-Treffer-Rate oder die Anzahl von Zyklen zum Lesen des Speichers sein. Diese Parameter variieren während der Programmausführung.
  • Als Beispiel sei angenommen, dass bei jedem Speicherzugriff ein On-chip- Cachespeicher die angeforderten Daten erfolgreich ausgeben kann oder auch nicht. Die Abfolge von Treffer- und Fehlgänger-Daten kann durch die Leistungsdetektionsschaltung 105 bestimmt werden und als einfacher 1- oder 0- Bit-Strom an die Leistungsüberwachungsschaltung 107 ausgegeben werden. Die Wahrscheinlichkeit einer 1 ist die Wahrscheinlichkeit des Auftretens eines Treffers. Um die Cache-Hit-Leistung zu messen, kann eine Leistungsüberwachungsschaltung wie die in Fig. 2 gezeigte verwendet werden, um den Wahrscheinlichkeitsstrom zu integrieren und die relevante Wahrscheinlichkeit eines Cache-Treffers oder anderer auftretender Leistungsparameter zu bestimmen.
  • Fig. 2 zeigt eine Ausführungsform einer adaptiven Addier-Schaltung, die als Leistungsüberwachungsschaltung 107 verwendet wird. Ein Zähler 201 gibt einen Zählwert aus, der in dem Komparator 203 mit einer Zufallszahl verglichen wird, die in einer Zufallszahlgeneratorschaltung 205 erzeugt wird. Falls der Zählwert größer als die oder gleich der Zufallszahl ist, wird eine 1 erzeugt. Größere Zählerwerte unterliegen einer höheren Wahrscheinlichkeit, ein 1- Ausgangssignal aus dem Komparator zu erzeugen, als dies bei kleineren Zählerwerten der Fall ist. Das aus dem Komparator ausgegebene Vergleichssignal 204 wird als Aufwärts-/Abwärts-Zählsignal zurück an den Zähler 201 übermittelt. Wenn der Komparator anzeigt, dass der Zählwert größer ist als die Zufallszahl, konfiguriert das Vergleichssignal 204 den Zähler 201 als einen Abwärts-Zähler, und wenn der Zählwert kleiner ist als die Zufallszahl, konfiguriert das Vergleichssignal 204 den Zähler als Aufwärts-Zähler.
  • Das Vergleichssignal 204 wird mit dem interessierenden Eingangsdatenstrom verglichen. Der Eingangsdatenstrom weist seriell ausgegebene Abtastsignale der zu messenden Leistungsparameter auf (z. B. die Cache-Treffer- Information), die von der Leistungsdetektionsschaltung 105 ausgegeben werden. Diese beiden stochastischen Datenströme (Vergleichssignal- und Eingangsdatenstrom) werden verglichen, um festzustellen, welcher von ihnen mit größter Wahrscheinlichkeit eine 1 aufweist. Dies wird erzielt, indem die beiden Datenströme in einem XOR-Gatter 207 einem XOR-Vorgang unterzogen werden. Wenn sich die Datenströme voneinander unterscheiden, existiert eine Differenz in der Wahrscheinlichkeit. Die Wahrscheinlichkeitsinformation wird zurückgeführt, um den Zählerwert entsprechend dem Komparator-Ausgangssignal zu erhöhen oder abzusenken. Bei der gezeigten Ausführungsform wird das Feedback-Signal erzeugt, indem das Taktsignal 209 und das Ausgangssignal von dem XOR-Gatter 207 in einem AND-Vorgang zusammengeführt werden, um ein gegattertes Taktsignal 210 an den Zähler auszugeben. Folglich wird mit jedem neuen Vergleich der Zähler dahingehend eingestellt, dass er einen Wahrscheinlichkeitsstrom (aus dem Komparator) erzeugt, der zu dem Eingangsdatenstrom passt.
  • Tabelle 1 zeigt die Arbeitsweise des Zählers:
  • Die adaptive Addier-Schaltung integriert effektiv den Wahrscheinlichkeitsstrom. Der Wahrscheinlichkeitsstrom des zu messenden Parameters wird in einen Digitalwert konvertiert, der in dem Zähler gehalten wird. Der Zählerwert repräsentiert die Wahrscheinlichkeit des Parameters, der gemessen wird.
  • Das Verfahren des Messens der Wahrscheinlichkeit bietet mehrere Vorteile gegenüber dem Doppelzähler-Verfahren. Beispielsweise besteht keine Möglichkeit eines Überströmens und somit auch keine Notwendigkeit einer Überstrom- Handhabungsvorrichtung. Zudem kann der Zähler zu jedem Zeitpunkt gelesen werden, um einen Messwert der derzeitigen Wahrscheinlichkeit zu erhalten.
  • Wenn die Anzahl der von dem Zähler und dem Zufallszahlengenerator verwendeten Bits ansteigt, wird die Wahrscheinlichkeits-Auflösung verbessert. Beispielsweise erzeugt ein 8-Bit-Zähler eine Wahrscheinlichkeits-Auflösung von 0,39% (1/255). Ein Erhöhen der Wahrscheinlichkeit verlangsamt jedoch den Integrationsprozess. Dies resultiert darin, dass eine größere Anzahl von Abtastsignalen erforderlich ist, bevor ein guter Schätzwert der Wahrscheinlichkeit erhalten werden kann.
  • Fig. 8 zeigt eine für 8 Bit ausgelegte adaptive Addier-Schaltung, die zum Messen eines Eingangsdatenstroms mit einer Wahrscheinlichkeit von 25% verwendet wird. Die adaptive Addier-Schaltung startet mit einem Initialwert von 50%. Während die Eingangsdaten abgetastet werden, bewegt sich der Zählwert der adaptiven Addier-Schaltung zu dem erwarteten Wert hin. Nach ungefähr 500 Abtastwerten verfolgt die adaptive Addier-Schaltung den Eingangsdatenstrom eng. Dies zeigt, dass bereits nach 500 Abtastwerten der Zähler gelesen werden kann, um einen annehmbaren Schätzwert der zu messenden Leistungsparameter zu liefern.
  • Während der Erzeugung der präsentierten Daten wurde der Eingangsdatenstrom über ein Gleitfenster von 250 Abtastwerten einer Mittelwertbildung unterzogen. Somit repräsentiert jeder Punkt, der in Fig. 3-5 als Eingangstestdatenwert repräsentiert ist, den Mittelwert von mindestens 250 Abstastwerten (oder weniger, falls die Anzahl von Daten-Abtastwerten weniger als 250 beträgt. Folglich zeigen die Schaubilder, wie schnell der gemessene Wert einen vertretbaren Schätzwert des Gleitfenster-Mittelwerts von 250 Abtastwerten erzeugt. Wenn das Fenster kleingehalten wird, unterstützt dies das Beobachten vorübergehender Fluktuationen sowohl bei den erzeugten Testdaten als auch bei der Reaktion der adaptiven Addier-Schaltung.
  • Fig. 4 zeigt die für 8 Bit ausgelegte adaptive Addier-Schaltung, die zum Messen eines Eingangsdatenstroms mit einer Wahrscheinlichkeit von 78% verwendet wird. Der 8-Bit-Zähler lag ursprünglich auf einem Wert von 128, was eine Wahrscheinlichkeit von 50% repräsentiert (128/256). Wiederum erzeugt nach 500 Abtastsignalen der Zähler einen guten Schätzwert beim Verfolgen der Eingangsdaten.
  • Die Zeit, die der Zähler der adaptiven Addier-Schaltung benötigt, um von seiner derzeitigen Position zu einem guten Schätzwert der Leistungsdaten zu gelangen, hängt von der Anzahl der vom Zähler verwendeten Bits ab. Ein 8-Bit- Zähler benötigt nur 256 Takte, um über seinen vollen Bereich hinweg zu inkrementieren. Ein 12-Bit-Zähler benötigt nur 4096 Takte, um seinen vollen Bereich abzudecken. Die zusätzlichen 4 Bits der Wahrscheinlichkeits-Auflösung erfordern 16 mal mehr Takte, um den vollen Zählbereich zu erreichen. Dies steht in direktem Zusammenhang mit der Anzahl von Abtastwerten, die zum Messen eines Leistungsparameters erforderlich sind. Eine größere Auflösung erfordert eine größere Anzahl von Abtastwerten, um eine Messung mit ähnlicher Zuverlässigkeit zu erzielen.
  • Fig. 5 zeigt eine für 12 Bit ausgelegte adaptive Addier-Schaltung, die zum Messen eines Eingangsdatenstroms mit einer Wahrscheinlichkeit von 78% verwendet wird. Der Zähler wurde auf eine Wahrscheinlichkeit von 50% initialisiert. Die Ergebnisse zeigen, dass ungefähr 10.000 Abtastwerte erforderlich waren, bevor die eingegebenen und die gemessenen Wahrscheinlichkeitsströme konvergieren.
  • Die größere adaptive Addier-Schaltung bietet eine größere Messungs-Auflösung; zum Messen von On-chip-Leistungsparametern kann jedoch ein 8-Bit- Zähler adäquat sein. Die kleinere adaptive Addier-Schaltung bietet den Vorteil, dass sie schneller zu dem erforderlichen Wert konvergiert und lokale Fluktuationen des Eingangsdatenstroms besser verfolgt.
  • Die bislang beschriebenen Leistungsparameter, z. B. die Cache-Treffer-Information, können leicht durch ein einzelnes Bit repräsentiert werden. Andere Parameter benötigen jedoch mehr als ein 1 Bit. Parameter wie etwa die Anzahl von Zyklen, die zum Zugriff auf den externen Speicher benötigt werden, oder die Anzahl von Takten, während die Pipeline blockiert ist, erfordern mehr Bits. Diese Parameter müssen in einen Impulsstrom konvertiert werden, der mehrere Bits enthält.
  • Das nachstehende Beispiel zeigt die Weise, in der mehrere Bits verwendet werden können, um einen Leistungsparameter zu messen, dessen Wert im Bereich zwischen 0 und 4 liegt. Dies verlangt 4 serielle Bits, wie im folgenden gezeigt.
  • Falls ein zu messender Parameter 1 Zyklus beträgt, dann wird ein serielles Bit von vier gesetzt. Falls ein zu messender Parameter z. B. 3 Zyklen beträgt, dann werden 3 Bits des 4-Bit-Impulsstroms auf eins gesetzt. Dieser Impulsstrom wird seriell in die adaptive Addier-Schaltung getaktet. Es existiert kein synchrones Erfordernis, der adaptiven Addier-Schaltung Daten zu präsentieren. Neue Parameterdaten können zu jeder Zeit abgetastet werden und in die adaptive Addier-Schaltung getaktet werden.
  • Unterschiedliche Parameter tendieren dazu, unterschiedliche Wertbereiche zu haben. Bei dem obigen Beispiel existiert ein Werbereich von 0 bis 4, jedoch kann ein anderer Parameter einen Wertbereich von 0 bis 16 aufweisen. Es besteht keine Notwendigkeit, dass sämtliche Parameter auf den gleichen Datenbereich beschränkt sind. Das Einstellen der Anzahl der für jeden Parameterdatenbereich verwendeten Daten-Bits trägt dazu bei, die beschränkte Wahrscheinlichkeits-Auflösung der adaptiven Addier-Schaltung in der bestmöglichen Weise zu nutzen.
  • Eine für 8 Bit ausgelegte adaptive Addier-Schaltung kann einen Parameter im Bereich 0 bis 4 messen und dann später dazu verwendet werden, einen Parameter mit einem Datenbereich von 0 bis 16 zu messen. In sämtlichen Fällen bestimmt die adaptive Addier-Schaltung die Wahrscheinlichkeit, dass der Datenstrom 1 ist. Für einen Wertbereich von 0 bis 4 repräsentiert ein Wahrscheinlichkeitswert von 75% einen Messwert 3 (wobei 100% den Wert 4 ergeben).
  • Wenn ein Abtastwert von z. B. 3 gesetzt wird, können beliebige 3 Bits gesetzt werden. Die Reihenfolge ist nicht von Bedeutung. Eine Variation dahingehend, welche Bits zum Repräsentieren des Abtastwerts gesetzt werden, kann jedoch einen gewissen kleinen Vorteil hinsichtlich der Reduzierung von Unstimmigkeiten des Zählerbetriebs haben.
  • Der Betrieb des adaptive Addier-Schaltung erfolgt unter Verwendung eines Zufallszahlengenerators. Ein Pseudozufallszahlengenerator wie etwa der in Fig. 6 als Beispiel gezeigte Pseudozufallszahlengenerator kann zu diesem Zweck verwendet werden. Eine Maximal-Länge (m-Sequenz) kann erzeugt werden, indem ausgewählte Stufen eines n-Stufen-Schieberegister zurückgeführt werden. Die erforderlichen Stufen sind vom Typ modulo-2 und werden zum Erzeugen des Eingangssignals für die erste Stufe kombiniert und verwendet. Bei den Testdaten gemäß Fig. 3, 4 und 5 wird ein 31-Bit-Schieberegister gemäß Fig. 6 verwendet, wobei ein Feedback-Signal von den Stufen 6 und 31 abgenommen wird, in dem XOR-Gatter 603 einem XOR-Vorgang unterzogen wird und an den Eingang des Schieberegisters ausgegeben wird. Die obersten 8 oder 12 Bits werden zum Bilden der erforderlichen Zufallszahl verwendet. Es können auch Schieberegister mit einer anderen (von 31 Bits abweichenden) Größe verwendet werden.
  • Die adaptive Addier-Schaltung kann darin unterstützt werden, auf dem erforderlichen Wert zu konvergieren, indem Zufallszahlen verwendet werden, die korrelieren. Dies kann dadurch erreicht werden, dass aufeinanderfolgende Stufen des Schieberegisters verwendet werden und das Bit höchster Signifikanz (MSB) invertiert wird. Somit wird das MSB der derzeitigen Zufallszahl beim Ausgeben invertiert, während der nichtinvertierte Wert das dem MSB nächste Bit der nächsten Zufallszahl wird.
  • Es existieren typischerweise mehrere interessierende Leistungsparameter, aber es ist nicht nötig, dass jedem zu messenden Parameter eine adaptive Addier-Schaltung zugeordnet ist. Ein ökonomisch zweckmäßigerer Ansatz ist in Fig. 7 gezeigt, in der eine einzelne adaptive Addier-Schaltung 701 einen Bit- Strom über einen Eingangsmultiplexer 703 empfängt. Dies macht es möglich, einen der mehreren Parameter zur Messung zu wählen. Das Wählregister 703 steuert die Wahl der zu messenden Leistungsparameter.
  • Gemäß einer Ausführungsform ist die adaptive Addier-Schaltung an einer IC- Schaltung angeordnet, die einen Mikroprozessor aufweist. In diesem Fall sollten das Wählregister 705, das die Parameter-Wahl steuert, und die adaptive Addier-Schaltung für den Prozessor zugänglich sein. Das Wählregister und der Zähler könnten in das Register, den I/O oder den Speicheradress-Raum abgebildet sein. Zusätzlich können diese Register von einem On-chip Software Development Port (SDP) zugänglich sein, bei dem es sich um einen Eingangs-/ Ausgangs-Port handelt, der einen Test- und Entstörungszugriff auf interne Register des Prozessor ermöglicht, wie auf dem Gebiet bekannt ist. Über den SDP kann ein mit dem Eingangs-/Ausgangs-Port verbundener (nicht gezeigter) Host-Computer die Leistungsparameter störungsfrei untersuchen. Es besteht keine Notwendigkeit, die Anwendungsfunktion des Zielsystems oder die Betriebssystem-Software zu instrumentalisieren, und es ist keine Interrupt- Handhabungsvorrichtung erforderlich.
  • Nach dem Setzen des Wählregisters verlangt eine für 8 Bit ausgelegte adaptive Addier-Schaltung typischerweise, dass ungefähr 500 oder mehr Abtastwerte abgenommen werden, bevor angenommen wird, dass die adaptive Addier- Schaltung den neuen Eingangsdatenstrom mit einem hinreichenden Grad an Genauigkeit verfolgt hat. Um diese Annahme zu unterstützen, bietet der Abtastzähler 709 die Fähigkeit, zu bestimmen, wann angenommen werden kann, dass die adaptive Addier-Schaltung den neuen Eingangsdatenstrom verfolgt hat. Der Abtastzähler 709 kann rückgesetzt werden, wenn das Registerwähl- Eingangssignal aktualisiert wird. Der Abtastzähler kann dann über den Software Development Port oder von dem Prozessor her aktualisiert werden, bevor auf den Zähler der adaptiven Addier-Schaltung zugegriffen wird, um zu gewährleisten, dass eine ausreichende Anzahl von Abtastsignalen an den Zähler der adaptiven Addier-Schaltung ausgegeben worden ist, so dass der Zählerwert die tatsächlichen Daten verfolgt. Der Abtastzähler sollte groß genug sein, um die Größe des Zählers in der adaptiven Addier-Schaltung zu reflektieren. Somit muss, falls der Zähler in der adaptiven Addier-Schaltung 12 Bits beträgt, der Abtastzähler auf 10.000 oder höher zählen, um zufriedenstellend anzugeben, wann die gemessenen Daten mit den Eingangsparameterdaten konvergieren. Überstrom-Hinweise in dem Abtast-Zähler können verwendet werden, um anzuzeigen, dass eine ausreichende Zahl von Parameter-Abtastwerten seitens der adaptiven Addier-Schaltung empfangen worden ist.
  • Zusätzlich zu den vorstehend beschriebenen Leistungsparametern können die gemessenen Leistungsparameter eine Bus-Verwendung durch den Prozessor enthalten. Gemäß einer Ausführungsform bildet eine Leistungsdetektionsschaltung die durch den Prozessor erfolgende Bus-Verwendung in ähnlicher Weise wie die Cache-Treffer ab. Beispielsweise wird für jeden Bus-Zyklus eine "1" an die Leistungsüberwachungsschaltung ausgegeben, um anzuzeigen, dass der Prozessor der Bus-Master für den Zyklus war, und eine "0" zeigt an, das ein externer Bus-Master über den Bus verfügte. Dann kann die Wahrscheinlichkeit bestimmt werden, dass der Prozessor der Bus-Master war.
  • Die hier gegebene Beschreibung der Erfindung hat veranschaulichenden Charakter und ist nicht als Beschränkung der in den folgenden Ansprüchen aufgeführten Erfindung zu verstehen. Auf der Basis der obigen Beschreibung können Variationen und Modifikationen vorgenommen werden, ohne vom Umfang der in den folgenden Ansprüchen aufgeführten Erfindung abzuweichen.

Claims (10)

1. Vorrichtung zum Messen eines Leistungsparameter einer IC-Schaltung (101), mit:
einer Leistungsüberwachungsschaltung (107) mit einer adaptiven Addier- Schaltung (701), die zum Empfang eines ersten Eingangssignals, das einen Leistungsparameter der IC-Schaltung (101) angibt, und zum Erzeugen eines Zählwerts ausgelegt ist,
dadurch gekennzeichnet, dass die adaptive Addier-Schaltung (701) den Zählwert als einen Wahrscheinlichkeits-Messwert des Leistungsparameters erzeugt, und mit:
eine Zufallszahlen-Generator (205), der eine Zufallszahl erzeugt;
eine Zählschaltung (201), die den Zählwert erzeugt;
eine Komparatorschaltung (203), die zum Vergleichen der Zufallszahl und des Zählwerts und zum Ausgeben eines dies angebenden Vergleichssignals (204) ausgelegt ist; und
eine zum Empfangen des Leistungsparameters und des Vergleichssignals (204) ausgelegten erste Logikschaltung (207) zum Steuern des Betriebs der Zählschaltung (201).
2. Vorrichtung nach Anspruch 1, bei der die erste Logikschaltung (207) ein erstes Steuersignal ausgibt, das den Betrieb der Zählschaltung (201) steuert, und bei der das Vergleichssignal (204) als Abwärts-/Aufwärts- Zählsignal an die Zählschaltung (201) ausgegeben wird.
3. Vorrichtung nach Anspruch 1 oder Anspruch 2, bei der die Zählschaltung (201) auf ein Aufwärts- oder Abwärts-Zählsignal reagiert, wenn das erste Eingangssignal und das Vergleichssignal (204) unterschiedliche Werte aufweisen, und bei der die Zählschaltung (201) nicht zählt, wenn das erste Eingangssignal und das Vergleichssignal (204) den gleichen Wert aufweisen.
4. Vorrichtung nach Anspruch 1, 2 oder 3, ferner mit einer zweiten Logikschaltung, die zum Empfang des ersten Steuersignals und eines Taktsignals ausgelegt ist und die ein gegattertes Taktsignal an die Zählschaltung (201) ausgibt, um die Zählschaltung (201) entsprechend dem Wert des Vergleichssignals (204) selektiv zu aktivieren.
5. Vorrichtung nach einem der vorherigen Ansprüche, bei der der Leistungsparameter ein Parameter ist, der die Bus-Benutzung eines mit der IC- Schaltung (101) verbundenen Busses und/oder einen Cache-Hit oder -Miss betrifft.
6. Vorrichtung nach einem der vorherigen Ansprüche, ferner mit einer Einrichtung (703) zum Wählen eines Leistungsparameters unter mehreren Leistungsparametern als erstes Eingangssignal, und wobei diese Vorrichtung aufweist:
eine Wählschaltung (703), die mehrere Leistungsparameter empfängt, wobei die Wählschaltung (703) mit der adaptiven Addier-Schaltung (701) verbunden ist, um einen gewählten Leistungsparameter unter den Leistungsparametern als das erste Eingangssignal zu erzeugen;
ein programmierbares Wähl-Register (705), das zum Steuern der Wählschaltung (703) ausgelegt ist, wobei das Wähl-Register (705) so programmierbar ist, dass es einen der Leistungsparameter als das erste Eingangssignal wählt.
7. Verfahren zum Messen eines Leistungsparameters einer IC-Schaltung (101), mit den folgenden Schritten:
Ausgeben eines ersten Eingangssignals, das den Leistungsparameter angibt, an eine adaptive Addier-Schaltung (701); und
Bestimmen eines Zählwerts in der adaptiven Addier-Schaltung (701);
dadurch gekennzeichnet, dass der Zählwert als ein Wahrscheinlichkeits- Messwert des Leistungsparameters bestimmt wird, und dass das Bestimmen des Zählwerts folgende Schritte umfasst:
Erzeugen einer Zufallszahl in einer Zufallszahlen-Generatorschaltung (205);
Bereitstellen einer Zählschaltung (201) zum Erzeugen des Zählwerts;
Vergleichen der Zufallszahl und des Zählwerts und Ausgeben eines dies angebenden Vergleichssignals (204); und
logisches Kombinieren des Leistungsparameters und des Vergleichssignals (204) zum Steuern des Betriebs der Zählschaltung (201).
8. Verfahren nach Anspruch 7, bei dem das Vergleichssignal (204) als ein erstes Steuersignal an die Zählschaltung (201) ausgegeben wird, und bei dem in dem Schritt des logischen Kombinierens ein zweites Steuersignal zum Steuern des Betriebs der Zählschaltung (201) erzeugt wird, und bei dem das Ausgeben des ersten Steuersignals an die Zählschaltung (201) ferner die folgenden Schritte umfasst:
Ausgeben des Vergleichssignals (204) an die Zählschaltung (201) als ein Aufwärts-/Abwärts-Zählsignal, wobei die Zählschaltung (201) abwärts zählt, wenn der Zählwert größer ist als die Zufallszahl sowie das erste Eingangssignal einen ersten Wert aufweist, und die Zählschaltung (201) aufwärts zählt, wenn der Zählwert kleiner ist als die Zufallszahl sowie das erste Eingangssignal einen zweiten Wert aufweist.
9. Verfahren nach Anspruch 8, bei dem Ausgeben des zweiten Steuersignals ferner die folgenden Schritte umfasst:
logisches Kombinieren des Vergleichssignals (204) und eines Taktsignals zwecks Ausgeben eines gegatterten Taktsignals an die Zählschaltung (201), wobei das gegatterte Taktsignal entsprechend dem Wert des Vergleichssignals (204) und des Taktsignals die Zählschaltung selektiv aktiviert.
10. Verfahren nach Anspruch 8 oder Anspruch 9, ferner mit den folgenden Schritten:
Zählen einer Anzahl von Abfragewerten des seitens der adaptiven Addier- Schaltung (701) empfangenen Leistungsparameters, und Ausgeben eines dies angebenden Abfragewert-Zählwerts; und
entsprechend dem Abfragewert-Zählwert, Bestimmen, wann auf den Zählwert als gültiger Leistungsparameter zugegriffen werden soll.
DE69803705T 1998-05-05 1998-11-23 Nicht-beeinflussende leistungsüberwachung Expired - Fee Related DE69803705T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/072,830 US6275782B1 (en) 1998-05-05 1998-05-05 Non-intrusive performance monitoring
PCT/US1998/024899 WO1999057640A1 (en) 1998-05-05 1998-11-23 Non-intrusive performance monitoring

Publications (2)

Publication Number Publication Date
DE69803705D1 DE69803705D1 (de) 2002-03-14
DE69803705T2 true DE69803705T2 (de) 2002-09-12

Family

ID=22110014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69803705T Expired - Fee Related DE69803705T2 (de) 1998-05-05 1998-11-23 Nicht-beeinflussende leistungsüberwachung

Country Status (6)

Country Link
US (2) US6275782B1 (de)
EP (1) EP1076855B1 (de)
JP (1) JP2002513967A (de)
KR (1) KR20010043286A (de)
DE (1) DE69803705T2 (de)
WO (1) WO1999057640A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275782B1 (en) * 1998-05-05 2001-08-14 Advanced Micro Devices, Inc. Non-intrusive performance monitoring
US6832236B1 (en) * 1999-07-08 2004-12-14 International Business Machines Corporation Method and system for implementing automatic filesystem growth monitor for production UNIX computer system
DE19933491A1 (de) * 1999-07-09 2001-02-01 Walter Mehner Verfahren zur seriellen Übertragung von digitalen Meßdaten
US6437783B1 (en) * 1999-09-13 2002-08-20 Intel Corporation Method and system for simultaneously displaying the throughput on multiple busses
US6629170B1 (en) * 1999-11-08 2003-09-30 International Business Machines Corporation Method and apparatus for a byte lane selectable performance monitor bus
JP2001209500A (ja) * 2000-01-28 2001-08-03 Fujitsu Ltd ディスク装置およびディスク装置のリード・ライト処理方法
US6775640B1 (en) * 2000-04-28 2004-08-10 Hewlett-Packard Development Company, L.P. Performance adder for tracking occurrence of events within a circuit
US6556952B1 (en) * 2000-05-04 2003-04-29 Advanced Micro Devices, Inc. Performance monitoring and optimizing of controller parameters
US6628994B1 (en) * 2000-08-31 2003-09-30 Hewlett-Packard Development Company, L.P. Method to obtain improved performance by automatic adjustment of computer system parameters
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US6968547B2 (en) * 2002-01-29 2005-11-22 Sun Microsystems, Inc. Dynamic trap table interposition for efficient collection of trap statistics
US7168853B2 (en) * 2003-01-10 2007-01-30 International Business Machines Corporation Digital measuring system and method for integrated circuit chip operating parameters
US7275191B2 (en) * 2003-05-09 2007-09-25 Hewlett-Packard Development Company, L.P. Coverage decoder circuit for performance counter
US7475301B2 (en) * 2003-05-09 2009-01-06 Hewlett-Packard Development Company, L.P. Increment/decrement circuit for performance counter
US7107362B2 (en) * 2003-05-19 2006-09-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit with configuration based on parameter measurement
US7146285B2 (en) * 2003-05-19 2006-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit with parameter measurement
US7325034B2 (en) * 2003-09-24 2008-01-29 International Business Machines Corporation Method and apparatus for scalable peer-to-peer inquiries in a network of untrusted parties
US7519510B2 (en) * 2004-11-18 2009-04-14 International Business Machines Corporation Derivative performance counter mechanism
US7340378B1 (en) * 2006-11-30 2008-03-04 International Business Machines Corporation Weighted event counting system and method for processor performance measurements
TWI384397B (zh) 2007-04-18 2013-02-01 聯發科技股份有限公司 資料位址追蹤方法及資料位址追蹤裝置、資料追蹤方法及資料追蹤裝置
US7908493B2 (en) * 2007-06-06 2011-03-15 International Business Machines Corporation Unified management of power, performance, and thermals in computer systems
WO2009058042A1 (en) * 2007-10-29 2009-05-07 Intel Corporation A method of external performance monitoring for virtualized environments
EP2110750B1 (de) 2008-04-18 2017-03-22 MediaTek Inc. Datenzugriffsverfolgung
US7984206B2 (en) * 2008-08-06 2011-07-19 Texas Instruments Incorporated System for debugging throughput deficiency in an architecture using on-chip throughput computations
US9100153B2 (en) * 2008-09-25 2015-08-04 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and systems for improving iterative signal processing
US8055477B2 (en) * 2008-11-20 2011-11-08 International Business Machines Corporation Identifying deterministic performance boost capability of a computer system
US10169187B2 (en) 2010-08-18 2019-01-01 International Business Machines Corporation Processor core having a saturating event counter for making performance measurements
US9015374B2 (en) 2013-07-09 2015-04-21 Advanced Micro Devices, Inc. Virtual interrupt filter
US9715377B1 (en) * 2016-01-04 2017-07-25 International Business Machines Corporation Behavior based code recompilation triggering scheme
CN107727154B (zh) * 2017-11-23 2025-03-18 中国人民解放军61489部队 一种宽量程灵敏度自适应测量方法及测量装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812478A (en) * 1971-07-31 1974-05-21 Nippon Musical Instruments Mfg Semiconductor storage device
US3887869A (en) * 1972-07-25 1975-06-03 Tau Tron Inc Method and apparatus for high speed digital circuit testing
BE856104A (fr) 1977-07-05 1977-12-27 G Sojuznoe Konstruktorsko Tekh Ordinateur specialise dans le traitement statistique de l'information
GB1543515A (en) 1978-01-16 1979-04-04 Sojuz Kt Bjuro P Schetnykh Mas Statistical data processing digital computer
US4176402A (en) 1978-05-24 1979-11-27 Sperry Rand Corporation Apparatus for simultaneously measuring a plurality of digital events employing a random number table
US4409592A (en) * 1981-04-20 1983-10-11 Hunt V Bruce Multipoint packet data communication system using random access and collision detection techniques
US4608559A (en) * 1982-08-19 1986-08-26 Computer Automation, Inc. Local modulated carrier data network with a collision avoidance protocol
US4694412A (en) * 1982-09-22 1987-09-15 Intel Corporation Random number generator for use in an authenticated read-only memory
US5412587A (en) 1988-12-28 1995-05-02 The Boeing Company Pseudorandom stochastic data processing
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5657253A (en) 1992-05-15 1997-08-12 Intel Corporation Apparatus for monitoring the performance of a microprocessor
US5349611A (en) * 1992-11-13 1994-09-20 Ampex Systems Corporation Recovering synchronization in a data stream
EP0689141A3 (de) * 1994-06-20 1997-10-15 At & T Corp Unterbrechungsbasierte hardwaremässige Unterstützung für Systemleistungsprofilierung
US5557548A (en) 1994-12-09 1996-09-17 International Business Machines Corporation Method and system for performance monitoring within a data processing system
JPH0950401A (ja) 1995-08-09 1997-02-18 Toshiba Corp キャッシュメモリ及びそれを備えた情報処理装置
US5696828A (en) * 1995-09-22 1997-12-09 United Technologies Automotive, Inc. Random number generating system and process based on chaos
US5778194A (en) 1996-04-08 1998-07-07 Symbios, Inc. Method and apparatus for measuring performance of a computer bus
US5768152A (en) 1996-08-28 1998-06-16 International Business Machines Corp. Performance monitoring through JTAG 1149.1 interface
US5835702A (en) 1996-10-21 1998-11-10 International Business Machines Corporation Performance monitor
US5835705A (en) 1997-03-11 1998-11-10 International Business Machines Corporation Method and system for performance per-thread monitoring in a multithreaded processor
US5919268A (en) * 1997-09-09 1999-07-06 Ncr Corporation System for determining the average latency of pending pipelined or split transaction requests through using two counters and logic divider
US6119075A (en) * 1997-11-26 2000-09-12 Digital Equipment Corporation Method for estimating statistics of properties of interactions processed by a processor pipeline
US6275782B1 (en) * 1998-05-05 2001-08-14 Advanced Micro Devices, Inc. Non-intrusive performance monitoring

Also Published As

Publication number Publication date
WO1999057640A1 (en) 1999-11-11
KR20010043286A (ko) 2001-05-25
US6275782B1 (en) 2001-08-14
JP2002513967A (ja) 2002-05-14
US6415243B1 (en) 2002-07-02
EP1076855A1 (de) 2001-02-21
DE69803705D1 (de) 2002-03-14
EP1076855B1 (de) 2002-01-30

Similar Documents

Publication Publication Date Title
DE69803705T2 (de) Nicht-beeinflussende leistungsüberwachung
DE19729180C2 (de) Verfahren zum Korrelieren von Logikanalysatorzustandserfassungsdaten mit zugeordneten Anwendungsdatenstrukturen
DE69228380T2 (de) Verfahren zur erhöhung der datenverarbeitungsgeschwindigkeit in einem rechnersystem
DE69934401T2 (de) Datenerfassungssystem mit mitteln zur analyse und zum abspeichern in echtzeit
DE2244402A1 (de) Datenverarbeitungsanlage
EP0318768A1 (de) Logikanalysator
DE4331375C2 (de) Pseudozufällig sich wiederholendes Abtasten eines Signals
DE102005049055A1 (de) Verfahren, um Ereignisse in einem Systemereignisprotokoll in eine Reihenfolge zu bringen
DE69328913T2 (de) Seriendatenübertragungsanordnung
DE102006041444B4 (de) Schaltungsanordnung und Verfahren zum Erfassen einer Ausführungszeit eines Befehls in einem Rechnersystem
DE102012221253B4 (de) Verfahren zum Zählen von Ereignissen in einer elektronischen Einheit, Ereigniszähler für eine integrierte Schaltungseinheit sowie Computersystem und Computerprogrammprodukt hierfür
DE102018130166A1 (de) Latenzmessungstechnologie
DE19618952C2 (de) CPU Rücksetzschaltung
EP2752724B1 (de) Verfahren zur Kontrolle von Feldgeräten, Steuergerät, Programmelement und computerlesbares Medium
EP1738185B1 (de) Signalverarbeitungsvorrichtung mit synchroner triggerung
DE10213009A1 (de) Verfahren zum elektronischen Testen von Speichermodulen
DE2918777C2 (de) Schaltungsanordnung zum Messen der Häufigkeit und Dauer des einen von zumindest einer Leitung eines Digitalrechners angenommenen Binärzustandes
DE69029442T2 (de) Zeitintervall-Triggerung und Hardware Erzeugung von Histogramm
DE69327886T2 (de) Parallelisierte Differenzflaggenlogik
DE102005020656B4 (de) Flankenerfassungsschaltung
DE60215934T2 (de) Verfahren und vorrichtung zum sammeln von warteschlangenleistungsdaten
WO2000063777A1 (de) Verfahren zum tracen in system on chip architekturen
DE102019126926B4 (de) Graphische darstellung von diskontinuierlichen wellenformdaten
DE10130274C2 (de) Datenfluß-Analysator
DE2102935A1 (de) Verfahren und Vorrichtung zur Be Stimmung der Leistungsfähigkeit von Maschinenprogrammen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee