DE69720158T2

DE69720158T2 - Speicherschaltungen mit eingebautem Selbsttest

Info

Publication number: DE69720158T2
Application number: DE69720158T
Authority: DE
Inventors: Danny R. Cline; Kuong H. Hii; Theo J. Powell
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1996-12-19
Filing date: 1997-12-19
Publication date: 2003-10-23
Anticipated expiration: 2017-12-20
Also published as: KR19980064254A; US5936900A; DE69720158D1; KR100679586B1; EP0849743A2; EP0849743B1; JPH10199294A; EP0849743A3; TW368657B

Description

TECHNISCHES GEBIET DER ERFINDUNG

Diese Erfindung bezieht sich im allgemeinen auf das Gebiet der Speichervorrichtungen und insbesondere auf eine Speichervorrichtung mit einer eingebauten Selbsttestschaltung (BIST-Schaltung) mit Überwachungs- und Testeinrichtungs- Betriebsarten.

HINTERGRUND DER ERFINDUNG

Eingebaute Selbsttestsschemata (BIST-Schemata) können verwendet werden, um den Betrieb von integrierten Schaltungsvorrichtungen zu testen, die Speichervorrichtungen enthalten. Für Speichervorrichtungen umfassen die herkömmlichen Zugänge, die verwendet werden, um die BIST-Schaltungsanordnung selbst zu verifizieren, das Ausführen des BIST für einen Bruchteil der Speichermatrix und dann das Weitergehen zu einer Testeinrichtung, um die Datenwerte in der Speichermatrix zu überprüfen. Dann kann der richtige Betrieb der BIST verifiziert werden. Außerdem kann jede durch die BIST-Operation verursachte Änderung an den Daten in der Speichermatrix verifiziert werden, indem die BIST zum geeigneten Zeitpunkt unterbrochen wird. Dieser BIST-Verifizierungszugang ist durch herkömmliche integrierte Schaltungen, wie z. B. diejenige, die in "A BIST Scheme Using Microprogram ROM for Large Capacity Memories", 1990 International Test Conference, Seiten 815-822, beschrieben ist, verwendet worden. Andere Zugänge, um die BIST-Schaltungsanordnung zu verifizieren, enthalten die Verwendung eines Abtastens oder Komprimierens der Daten für das interne Testen einer Signatur, die später mit jeweils erwarteten Abtastdaten oder erwarteten Signaturen verglichen werden können.

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß der vorliegenden Erfindung wird eine Speichervorrichtung in integrierter Schaltung, die eine eingebaute Selbsttestschaltung (BIST-Schaltung) mit Überwachungs- und Testeinrichtungs-Betriebsarten umfaßt, geschaffen, die im wesentlichen die Probleme und Nachteile der früheren BIST-Schemata für Speichervorrichtungen in integrierter Schaltung verringert oder beseitigt.
Gemäß einem Aspekt der vorliegenden Erfindung wird eine Speichervorrichtung in integrierter Schaltung geschaffen, die eine Selbsttest-Überwachungsbetriebsart besitzt. Die Speichervorrichtung enthält eine Speichermatrix mit mehreren Speicherzellen. Die Speichervorrichtung enthält ferner eine eingebaute Selbsttestschaltung, die so angeschlossen ist, daß sie ein Selbsttest-Auswahlsignal empfängt. Die eingebaute Selbsttestschaltung ist betreibbar, wenn sich die Speichervorrichtung in der Selbsttest-Betriebsart befindet, um interne Selbsttestsignale zu erzeugen, um die Speichermatrix zu betreiben und zu testen. Ein Datenpuffer ist angeschlossen, um die internen Selbsttestsignale und ein Überwachungsbetriebsart-Signal zu empfangen. Der Datenpuffer ist betreibbar, wenn sich die Speichervorrichtung in der Selbsttest-Betriebsart befindet, um die internen Selbsttestsignale mit den Anschlüssen der Speichervorrichtung zu verbinden und die internen Selbsttestsignale außerhalb der Speichervorrichtung bereitzustellen.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren des Betriebs für eine Speichervorrichtung in integrierter Schaltung geschaffen, um die Überwachung einer eingebauten Selbsttestschaltung zu erlauben. Ein Überwachungsbetriebsart-Signal wird durch die Speichervorrichtung empfangen, das anzeigt, daß sich die Speichervorrichtung in einer Selbsttest-Überwachungsbetriebsart befindet. Die internen Selbsttestsignale, die von der eingebauten Selbsttestschaltung erzeugt werden, werden dann in Reaktion auf die Angabe der Selbsttest-Überwachungsbetriebsart mit den Anschlüssen der Speichervorrichtung verbunden. Die Anschlüsse sind für die externe Verbindung verfügbar, um die internen Selbsttestsignale zu überwachen.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren für das Testen einer Speichervorrichtung in integrierter Schaltung unter Verwendung einer weiteren Speichervorrichtung in integrierter Schaltung, die eine eingebaute Selbsttestschaltung besitzt, geschaffen. Die internen Selbsttestsignale, die von der eingebauten Selbsttestschaltung in einer ersten Speichervorrichtung erzeugt werden, werden mit den Anschlüssen der ersten Speichervorrichtung verbunden. Die Anschlüsse der ersten Speichervorrichtung sind so mit den Anschlüssen einer zweiten Speichervorrichtung verbunden, daß die zweite Speichervorrichtung die Selbsttestsignale von der ersten Speichervorrichtung empfängt. Ein Selbsttestprozeß der eingebauten Selbsttestschaltung wird ausgeführt, um die zweite Speichervorrichtung unter Verwendung der Selbsttestsignale zu testen. Es werden Bestanden/Fehler-Signale bereitgestellt, die die Ergebnisse des Testens der zweiten Speichervorrichtung angeben.
Ein technischer Vorteil der vorliegenden Erfindung ist die Fähigkeit, ausgewählte Signale innerhalb der BIST-Schaltungsanordnung zu überwachen, indem diese Signale an externen Ausgangsanschlüssen verfügbar gemacht werden, indem die Ausgangsanschlüsse der Speichervorrichtung in integrierter Schaltung multiplexiert werden.
Die vorliegende Erfindung schafft einen weiteren technischen Vorteil, indem sie die Verwendung der überwachten Signale in einer Testeinrichtungs-Betriebsart erlaubt, um andere Speichervorrichtungen in integrierter Schaltung zu testen.

KURZBESCHREIBUNG DER ZEICHNUNG

Die vorliegende Erfindung wird nun weiter beispielhaft unter Bezugnahme auf die beigefügte Zeichnung beschrieben, worin:
- Fig. 1A und 1B Blockschaltpläne einer Ausführungsform der Speichervorrichtung in integrierter Schaltung sind, die eine eingebaute Selbsttestschaltung mit einer Überwachungsbetriebsart gemäß den Lehren der vorliegenden Erfindung besitzt;
- Fig. 2 ein Blockschaltplan einer weiteren Ausführungsform eines Speicherchips in integrierter Schaltung ist, der eine eingebaute Selbsttestschaltung mit einer Testeinrichtungs-Betriebsart gemäß den Lehren der vorliegenden Erfindung besitzt; und
- Fig. 3 ein Blockschaltplan einer noch weiteren Ausführungsform einer Speichervorrichtung in integrierter Schaltung ist, die eine eingebaute Selbsttestschaltung mit einer Testeinrichtungs-Betriebsart besitzt, die verwendet wird, um mehrere Systemspeicherchips gemäß den Lehren der vorliegenden Erfindung zu testen.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG

Das Testen von Speichervorrichtungen in integrierten Schaltungen, z. B. von DRAMs und SDRAMs, durch eine herkömmliche Testeinrichtung erfordert im allgemeinen mehrere Testsignale, wie z. B. Takt-, RAS-, CAS-, WE-, Daten-, CS- und Adressensignale. Derartige Signale könnten durch eine eingebaute Selbsttestschaltung (BIST-Schaltung) erzeugt und an den Ausgangsanschlüssen der Speichervorrichtung in integrierter Schaltung überwacht werden. Dies erlaubt sowohl die Überwachung des Betriebs der BIST-Schaltung als auch Verwendung der BIST-Schaltung in einer Testeinrichtungs-Betriebsart, um andere Speichervorrichtungen in integrierter Schaltung zu testen. Die Testeinrichtungs-Betriebsart ist möglich, weil die überwachten Signale die gleichen Signale sein können, die ansonsten verwendet werden, um die Speichervorrichtung der integrierten Schaltung zu testen. Es ist außerdem möglich, einen Speicherchip mit einer BIST-Schaltungsanordnung in ein System aufzunehmen und den Systemspeicher durch das Ausgeben von Befehlen an den Speicherchip mit der BIST-Schaltungsanordnung zu testen, um andere Systemspeicherchips zu testen.
Fig. 1A ist ein Blockschaltplan einer Speichervorrichtung in integrierter Schaltung, die im allgemeinen mit 10 bezeichnet ist und eine eingebaute Selbsttestschaltung 12 mit einer Überwachungsbetriebsart besitzt. In einer normalen Betriebsart empfängt die Speichervorrichtung 10 externe Takte und Steuersignale, einschließlich Adressen, RAS, CAS und WE, um als eine herkömmliche Speichermatrix zu arbeiten. In einer Betriebsart der Überwachung des eingebauten Selbsttests kann die BIST-Schaltung 12 jedoch so betrieben werden, daß sie an den Ausgangsanschlüssen der Speichervorrichtung 10 überwachte Testsignale bereitstellt.
Während der Überwachungsbetriebsart werden die Testsignale von der Speichervorrichtung 10 ausgegeben, indem die Signale mit den Ausgangsanschlüssen (DQ 0 : 31) multiplexiert und sie unter Verwendung eines BIST-Überwachungsbetriebsart-Auswahlsignals ausgewählt werden. Fig. 1 B zeigt eine Ausführungsform der Multiplexschaltung vor den herkömmlichen DQ-Puffern angeordnet, die die externen Eingabe/Ausgabe-Anschlüsse (E/A-Anschlüsse) anschließen. Wenn sich die Speichervorrichtung 10 in der normalen Betriebsart befindet, ist das normale DQ-Freigabesignal logisch hoch, wobei die DQ-Puffer mit der internen Speichermatrix verbunden sind. Wenn sich die Speichervorrichtung 10 in der BIST-Überwachungsbetriebsart befindet, ist das normale DQ-Freigabesignal logisch tief, wobei die DQ-Puffer mit den Signalen aus dem Inneren der BIST- Schaltung 12 verbunden sind.
Wie in der Ausführungsform nach Fig. 1 gezeigt ist, kann der herkömmliche Speichermatrix-Betrieb der Speichervorrichtung 10 einen Taktpuffer 14 enthalten, der ein Taktsignal CLK empfängt. Ein Adressenpuffer 18 empfängt die Adressendaten A (0 : 13) und ein Steuerpuffer 20 empfängt die Steuersignale RAS, CAS und WE. Ein Hauptsteuerblock empfängt dann sowohl ein Signal vom Taktpuffer 14 als auch Signale vom Steuerpuffer 20. Der Adressenpuffer 18 stellt die Adressendaten für einen Zeilendecodierer 22 und einen Spaltendecodierer 24 bereit, um die Zellen innerhalb der Speichermatrix 26 auszuwählen. In der Lesebetriebsart werden die Ausgangsdaten aus der Speichermatrix 26 dem DQ-Puffer 28 bereitgestellt, der wiederum die Ausgangsdaten den Ausgangsanschlüssen DQ (0 : 31) bereitstellt. Der DQ-Puffer 28 empfängt außerdem die Multiplexsignale DQM (0 : 3) und die überwachten Signale von der BIST-Schaltungsanordnung 12. Der DQ-Puffer 28 empfängt ferner ein Überwachungsbetriebsart-Auswahlsignal DFT MONITOR MODE, das bestimmt, ob die Ausgangsanschlüsse DQ (0 : 31) die Daten aus der Speichermatrix 26 oder von den überwachten Signalen in der BIST-Schaltungsanordnung 12 bereitstellen.
In der Ausführungsform nach Fig. 1A enthält die BIST-Schaltungsanordnung 12 einen BIST-Detektor 30, der die Adressendaten A (0 : 13) und ein Steuersignal CS empfängt. Ein Oszillator 32 stellt dem Taktpuffer 14 und einem Programmzähler 34 ein Taktsignal bereit. Der BIST-Detektor 30 prüft, ob sich die Speichervorrichtung 10 in der BIST-Betriebsart befindet, wobei der Oszillator 32 den internen BIST-Takt für die internen Tests und für die Überwachungs- und Testeinrichtungs-Operation erzeugt. Der Programmzähler 34 und ein Decodierer 36 wählen, auf welches Wort aus einem ROM 38 gezeigt wird, um die im ROM 38 gespeicherten Testalgorithmen auszuführen. Ein Taktgeber 40 empfängt das Signal vom ROM 38. Ein Taktgeber 40 empfängt das Signal vom ROM 38 und stellt die Testsignale für den Steuerpuffer 28 für die Verwendung während des Testens der Speichermatrix bereit. In einer Ausführungsform kann der Taktgeber 40 eine aus drei Taktmengen wählen, die für die Testoperationen geeignet sind. Eine Datengeneratorschaltung 42 bestimmt, welche Daten in die Speichermatrix 26 für das Testen zu schreiben sind, wobei sie diese Daten außerdem einer Bestanden/Fehler-Vergleichschaltung 44 bereitstellt, um zu bestimmen, ob die Speichermatrix 26 richtig getestet wird. Die BIST-Schaltungsanordnung 12 enthält ferner Adressenbereichsregister 46, die erlauben, daß eine Teilmenge der Speichermatrix 26 getestet wird. Die Adressenzähler 48 stellen die Adressensignale für die Adressenpuffer 18 und den Ausgangsmultiplexer 52 für die Verwendung beim Testen bereit. Die freigegebene Testeinheit 50 speichert die Tests, die während einer speziellen Testbetriebsart freigegeben sind, und liefert ein Signal an den ROM 38, so daß der geeignete Testalgorithmus ausgeführt werden kann.
Die BIST-Schaltungsanordnung 12 enthält ferner einen Ausgangsmultiplexer 52, der die multiplexierten Signale für den DQ-Puffer 28 bereitstellt. Der Ausgangsmultiplexer 52 arbeitet, um die überwachten Signale von der BIST- Schaltungsanordnung 12 zum DQ-Puffer 28 zu liefern, so daß diese Signale überwacht und außerhalb der Speichervorrichtung 10 verwendet werden können. Der Ausgangsmultiplexer 52 wird in der veranschaulichten Ausführungsform verwendet, weil die Anzahl der Signale, die innerhalb der BIST-Schaltungsanordnung 12 überwacht werden können, die Anzahl der verfügbaren Ausgangsanschlüsse vom DQ-Puffer 2ß überschreitet. Es sollte selbstverständlich sein, daß, falls mehr Ausgangsanschlüsse verfügbar wären, der Ausgangsmultiplexer 52 nicht notwendig sein würde. In einem derartigen Fall könnten alle Schlüsselsignale innerhalb der BIST-Schaltungsanordnung 12 überwacht und an separate Anschlüsse der Speichervorrichtung 10 geliefert werden.
Fig. 1B zeigt eine Ausführungsform des DQ-Puffers 28. Wie gezeigt ist, enthält der DQ-Puffer 28 eine Auswahleinrichtungs-Schaltung 60 und einen normalen DQ-Puffer 62. Der DQ-Puffer 62 empfängt die Multiplexierungssignale DQM (0 : 3) und stellt die Ausgangssignale an den Ausgangsanschlüssen DQ (0 : 31) bereit. Die Auswahleinrichtungs-Schaltung 60 enthält ein Durchgangsgatter 64 und einen Inverter 66, ein Durchgangsgatter 68 und einen Inverter 70. Das Durchgangsgatter 64 überträgt Daten zwischen der Speichermatrix 26 und dem normalen DQ-Puffer 62. Das Durchgangsgatter 64 wird basierend auf dem normalen DQ-Freigabesignal NORMAL DQ ENABLE "EIN"- oder "AUS"-geschaltet, wie gezeigt ist. Das Durchgangsgatter 68 überträgt die Informationen zwischen der BIST-Schaltung 12 und dem normalen DQ-Puffer 62. In der veranschaulichten Ausführungsform wird die Ausgabe aus der BIST-Schaltung 12 vom Ausgangsmultiplexer 52 empfangen. Die überwachten Signale können die Adressensignale, RAS-, CAS-, WE-, CLK-, Daten-, die Bestanden/Fehler- und Fertig-Signale enthalten, wie gezeigt ist. Während des Betriebs der Speichervorrichtung 10 kann die normale Betriebsart oder die Überwachungsbetriebsart ausgewählt werden, es können aber nicht beide ausgewählt werden.
Fig. 2 ist ein Blockschaltplan einer Ausführungsform einer Speichervorrichtung in integrierter Schaltung, die eine BIST-Schaltung besitzt, die in einer Testeinrichtungs-Betriebsart betreibbar ist. Wie in Fig. 2 gezeigt ist, enthält eine erste Speichervorrichtung 80 die BIST-Schaltungsanordnung. Die Speichervorrichtung 80 stellt die Testsignale RAS, CAS, WE, die Adressendaten, die Schreibdaten und die erwarteten Daten bereit, wie gezeigt ist, wobei diese Signale die überwachten Signale aus dem Inneren der BIST-Schaltungsanordnung sind, wie in bezug auf die Fig. 1A und 1B beschrieben ist. Eine zweite Speichervorrichtung 82 ist eine Speichervorrichtung, die durch die Speichervorrichtung 80 zu testen ist, wobei sie keine BIST-Schaltungsanordnung benötigt. Die Speichervorrichtung 82 empfängt die Testsignale von der Speichervorrichtung 80, wobei sie anhand dieser Signale getestet wird.
Die Ausgangsdaten aus der Speichervorrichtung 82 werden dann einer Vergleichseinrichtung 84 für die geraden Daten und einer Vergleichseinrichtung 86 für die ungeraden Daten bereitgestellt, um die Ausgangsdaten mit den erwarteten Daten zu vergleichen. Die Signale N1 und N2 werden dann zurück zur Speichervorrichtung 80 geführt, die dann ein Bestanden/Fehler-Signal PASS-FAIL bereitstellt, das aussagt, ob die Speichervorrichtung 82 bestanden hat. Gemäß der Ausführungsform nach Fig. 2 sind die RAS-, CAS-, WE- und Taktsignale die Signalformen und die Steuersignale, während die ADDRO-ADDR13-Signale die Speicheradressensignale von der BIST-Schaltungsanordnung in der Speichervorrichtung 80 sind. Die Schreibdatensignale WRITEDATA0 und WRITEDATA1 sind die für das Testen in die Speichervorrichtung 82 zu schreibenden Daten. Es gibt zwei Datenwerte, so daß ein abwechselndes Muster zwischen ungeraden und geraden Speicherzellen verwendet werden kann. Die Vergleichseinrichtung 84 für die geraden Daten ist eine Vergleichseinrichtung zwischen dem Datenwert aus der Speichervorrichtung 82 und dem erwarteten Wert für die geraden Ausgangsanschlüsse. Die Vergleichseinrichtung 86 für die ungeraden Daten ist eine Vergleichseinrichtung zwischen dem Datenwert aus der Speichervorrichtung 82 und dem erwarteten Wert für die ungeraden Ausgangsanschlüsse. Die Signale N1 und N2 sind jeweils das gerade und das ungerade Ergebnis, die in die anderen Anschlüsse in der Speichervorrichtung 80 eingegeben werden. Alternativ können die Ergebnisse der Kombination von N1 und N2 außerhalb der Speichervorrichtung 80 kombiniert werden.
Fig. 3 ist ein Blockschaltplan einer Ausführungsform einer Speichervorrichtung in integrierter Schaltung, die eine eingebaute Selbsttestschaltung mit einer Testeinrichtungs-Betriebsart besitzt, die verwendet wird, um mehrere Systemspeicherchips zu testen. Wie gezeigt ist, besitzt die Speichervorrichtung 90 eine eingebaute Selbsttestschaltungsanordnung, wie oben erörtert ist. Wenn sich die Speichervorrichtung 90 in der Testeinrichtungs-Betriebsart befindet, kann sie verwendet werden, um mehrere Systemspeichervorrichtungen 92 zu testen, die keine eingebaute Selbsttestschaltungsanordnung besitzen müssen. Eine Speicherauswahl- Ablaufsteuerung 93 kann verwendet werden, um die Speichervorrichtung 9ß und die Speichervorrichtung 92 mit den Auswahlsignalen für die Speichervorrichtung 92 zu versehen, welche auch immer gegenwärtig getestet wird.
Die Multiplexer 94, 96 und 98 erlauben, daß eine Speichertesteinheit 100 selektiv an überwachte Signale aus der Speichervorrichtung 90 angeschlossen wird, damit eine Speichervorrichtung 92 getestet wird. Der Speichertestblock 100 wählt zwischen normaler Taktung, Adressierung und Daten aus, wobei die gleichen Signale von der Speichervorrichtung 90 ankommen. Eine Vergleichseinrichtung 102 für die geraden Daten und eine Vergleichseinrichtung 104 für die ungeraden Daten vergleichen dann die Daten aus der Speichervorrichtung 92, die getestet, wird, mit den erwarteten Daten und stellen ein Signal für die Speichervorrichtung 90 mit den Ergebnissen bereit. Die Speichervorrichtung 90 stellt dann ein Bestanden/Fehler-Signal in bezug auf die getestete Speichervorrichtung bereit. Die Ausführungsform nach Fig. 3 bettet eine Speichervorrichtung 90 mit einer eingebauten Selbsttestschaltungsanordnung in ein System ein und erlaubt der Speichervorrichtung 90, in Reaktion auf einen Selbsttestbefehl andere Speichervorrichtungen 92 zu testen. Die Speicherauswahl-Ablaufsteuerung 93 wählt aus, welche Speichervorrichtung 92 zu testen ist, wobei sie das Auswahlsignal CS in jeder Speichervorrichtung 92 verwendet, um eine Vorrichtung auszuwählen. Die Speicherauswahl-Ablaufsteuerung 93 steuert, welche Speichervorrichtung 92 die Testeinrichtungs-Signale aus der Speichervorrichtung 90 verwenden und die Daten an die Vergleichseinrichtungen 102 und 104 ausgeben soll.
Obwohl bestimmte Ausführungsformen ausführlich beschrieben worden sind, können selbstverständlich verschiedene Änderungen, Ersetzungen und Umgestaltungen daran vorgenommen werden, ohne vom Umfang der hierin offenbarten Lehren abzuweichen.

Claims

1. Speichervorrichtung (10), mit:

einer Speichermatrix (26) mit mehreren Speicherzellen, wobei die Speichermatrix (26) in Reaktion auf Matrixadressensignale und Matrixsteuersignale so betreibbar ist, daß sie in den Speicherzellen Daten speichert und Matrixausgangssignale, die in den Speicherzellen gespeicherte Daten repräsentieren, bereitstellt;

einer eingebauten Selbsttestschaltung (12), die so angeschlossen ist, daß sie ein Selbsttest-Auswahlsignal empfängt, das angibt, ob die Speichervorrichtung in der Selbsttest-Betriebsart ist, wobei die eingebaute Selbsttestschaltung (12) so betreibbar ist, daß sie interne Selbsttestsignale zum Betreiben und Testen der Speichermatrix (26) erzeugt, wenn die Speichervorrichtung (10) in der Selbsttest- Betriebsart ist; und

einem Datenpuffer (28), der so angeschlossen ist, daß er die internen Selbsttestsignale und ein Überwachungsbetriebsart-Signal empfängt, das angibt, ob die Speichervorrichtung (10) in einer Selbsttest-Überwachungsbetriebsart ist, wobei der Datenpuffer (28) so betreibbar ist, daß er die internen Selbsttestsignale mit Anschlüssen der Speichervorrichtung (10) verbindet und sie außerhalb der Speichervorrichtung (10) bereitstellt, wenn die Speichervorrichtung (10) in der Selbsttest-Überwachungsbetriebsart ist.

2. Speichervorrichtung nach Anspruch 1, bei der die internen Selbsttestsignale, die außerhalb der Speichervorrichtung (10) bereitgestellt werden, mit einer Testeinrichtung gekoppelt sind, um den Betrieb der eingebauten Selbsttestschaltung (12) zu verifizieren.

3. Speichervorrichtung nach Anspruch 1, bei der die internen Selbsttestsignale, die außerhalb der Speichervorrichtung (10) bereitgestellt werden, mit einer zweiten Speichervorrichtung (82) verbunden sind, um den Betrieb der zweiten Speichervorrichtung (82) zu testen.

4. Speichervorrichtung nach einem der Ansprüche 1 bis 3, bei der der Datenpuffer (28) so betreibbar ist, daß er die internen Selbsttestsignale mit Datenanschlüssen der Speichervorrichtung (10) verbindet.

5. Speichervorrichtung nach einem der Ansprüche 1 bis 4, bei der:

die Selbsttestsignale interne Speicheradressen-, Steuer- und Datensignale sowie interne Bestanden/Fehler-Signale umfassen;

die internen Speicheradressen-, Steuer- und Datensignale bereitgestellt werden, um die Speichermatrix (26) zu betreiben, wenn sich die Speichervorrichtung (10) in der Selbsttest-Betriebsart befindet; und

die internen Bestanden/Fehler-Signale Ergebnisse des Selbsttests angeben.

6. Speichervorrichtung nach Anspruch 5, bei der:

die eingebaute Selbsttestschaltung (12) einen Ausgangsmultiplexer (52), der so angeschlossen ist, daß er die internen Speicheradressensignale, die internen Speichersteuersignale und die Bestanden/Fehler-Signale empfängt; und

der Ausgangsmultiplexer (52) so betreibbar ist, daß er einen Teil der internen Speicheradressensignale, der internen Speichersteuersignale und der Bestanden/Fehler-Signale auswählt, um sie mit dem Datenpuffer (28) der Speichervorrichtung (10) zu verbinden.

7. Verfahren zum Betreiben einer Speichervorrichtung (10), das die Überwachung einer eingebauten Selbsttestschaltung (12) ermöglicht und umfaßt:

Empfangen eines Überwachungsbetriebsart-Signals, das angibt, daß sich die Speichervorrichtung (10) in einer Selbsttest-Überwachungsbetriebsart befindet; und

Verbinden interner Selbsttestsignale, die von der eingebauten Selbsttestschaltung (12) erzeugt werden, mit Anschlüssen der Speichervorrichtung (10) in Reaktion auf eine Angabe der Selbsttest-Überwachungsbetriebsart, wobei die Anschlüsse für eine externe Verbindung verfügbar sind, um die internen Selbsttestsignale zu überwachen.

8. Verfahren nach Anspruch 7, das ferner das Verbinden der Anschlüsse der Speichervorrichtung (10) mit einer Testeinrichtung umfaßt, um den Betrieb der eingebauten Selbsttestschaltung (12) anhand der überwachten internen Selbsttestsignale zu verifizieren.

9. Verfahren nach Anspruch 7 oder Anspruch 8, bei dem der Schritt des Verbindens das Verbinden der internen Selbsttestsignale mit Datenanschlüssen der Speichervorrichtung (10) umfaßt.

10. Verfahren nach einem der Ansprüche 7 bis 9, bei dem:

die internen Selbsttestsignale interne Speicheradressen-, Steuer- und Datensignale sowie interne Bestanden/Fehler-Signale umfassen;

die internen Speicheradressen-, Steuer- und Datensignale bereitgestellt werden, um eine Speichermatrix (26) zu betreiben, wenn sich die Speichervorrichtung (10) in einer Selbsttest-Betriebsart befindet; und

die internen Bestanden/Fehler-Signale Ergebnisse des Selbsttests angeben.

11. Verfahren nach Anspruch 9, bei dem der Verbindungsschritt das Verbinden eines Teils der internen Speicheradressensignale, der internen Speichersteuersignale und der Bestanden/Fehler-Signale mit den Anschlüssen der Speichervorrichtung (10) umfaßt.

12. Verfahren zum Testen einer zweiten Speichervorrichtung (82) mit einer ersten Speichervorrichtung (80), die eine eingebaute Selbsttestschaltung (12) besitzt, wobei das Verfahren umfaßt:

Verbinden interner Selbsttestsignale, die von der eingebauten Selbsttestschaltung (12) in der ersten Speichervorrichtung (80) erzeugt werden, mit Anschlüssen der ersten Speichervorrichtung (80);

Verbinden der Anschlüsse der ersten Speichervorrichtung (80) mit Anschlüssen der zweiten Speichervorrichtung (82), wobei die zweite Speichervorrichtung (82) dadurch die Selbsttestsignale von der ersten Speichervorrichtung (80) empfängt;

Ausführen eines Selbsttestprozesses der eingebauten Selbsttestschaltung (12), um die zweite Speichervorrichtung (82) zu testen, unter Verwendung der Selbsttestsignale; und

Bereitstellen von Bestanden/Fehler-Signalen, die Ergebnisse des Tests der zweiten Speichervorrichtung (82) angeben.

13. Verfahren nach Anspruch 12, bei dem der Schritt des Ausführens des Selbsttestprozesses umfaßt:

Schreiben von Daten in die zweite Speichervorrichtung (82);

Lesen von Daten aus der zweiten Speichervorrichtung (82); und

Vergleichen der aus der zweiten Speichervorrichtung (82) gelesenen Daten mit erwarteten Daten.

14. Verfahren nach Anspruch 13, das ferner den Schritt umfaßt, bei dem ein Vergleich außerhalb der ersten Speichervorrichtung (80) ausgeführt wird.

15. Verfahren nach Anspruch 13, das ferner den Schritt umfaßt, bei dem ein Vergleich innerhalb der ersten Speichervorrichtung (80) ausgeführt wird.

16. Verfahren nach einem der Ansprüche 12 bis 15, das ferner das Wiederholen der Schritte des Verbindens interner Selbsttestsignale, des Verbindens der Anschlüsse der ersten Speichervorrichtung (80), des Ausführens eines Selbsttestprozesses und des Bereitstellens von Bestanden/Fehler-Signalen umfaßt, um mehrere Systemspeichervorrichtungen (92) zu testen.

17. Verfahren nach Anspruch 16, das ferner das Ausführen der Schritte des Verbindens interner Selbsttestsignale, des Verbindens der Anschlüsse der ersten Speichervorrichtung (80), des Ausführens eines Selbsttestprozesses und des Bereitstellens von Bestanden/Fehler-Signalen unter der Steuerung eines Systemspeichertest-Prozesses umfaßt.

18. Verfahren nach einem der Ansprüche 12 bis 17, das ferner das Bereitstellen einer zweiten Speichervorrichtung mit einer eingebauten Selbsttestschaltung (12) umfaßt.