DE60318683T2

DE60318683T2 - Mram ohne isolationseinrichtungen

Info

Publication number: DE60318683T2
Application number: DE60318683T
Authority: DE
Inventors: Peter K. Tempe NAJI; Mark A. Chandler DURLAM; Saied N. Tempe Tehrani
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2002-01-18
Filing date: 2003-01-09
Publication date: 2008-06-05
Anticipated expiration: 2023-01-10
Also published as: DE60318683D1; CN100390899C; EP1476875B1; WO2003063173A1; JP2005520271A; US6512689B1; ATE384329T1; EP1476875A1; JP2008135167A; TWI283404B; CN1620697A; TW200302478A; KR20040077739A

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf magnetoresistive Speicher und im Besonderen auf die Architektur eines MRAM-Arrays, das so konstruiert ist, dass keine Isolationsvorrichtungen erforderlich sind.
Hintergrund der Erfindung
Magnetoresistive Dünnschicht-Schreib-/Lesespeicher (MRAMSs) können in einer Vielfalt von Speicherzellausführungsformen, eine MTJ-Zelle (MTJ = magnetische Tunnelverbindung) umfassend, hergestellt werden. Da die MTJ-Zelle die am einfachsten herzustellende und zu verwendende Zelle ist, wird sie in der vorliegenden Offenbarung durchgehend als das Primärbeispiel verwendet, mit dem Verständnis, dass die verschiedenen Konzepte auch für andere MRAM-Zellen und -Arrays gelten. Die MTJ-Zelle besteht im Wesentlichen aus einem Paar magnetischer Schichten, zwischen denen eine Isolierschicht eingelegt ist. Eine der magnetischen Schichten verfügt über einen festen magnetischen Vektor und die andere magnetische Schicht verfügt über einen änderbaren magnetischen Vektor, der entweder mit dem festen magnetischen Vektor fluchtend oder entgegengesetzt zu dem festen magnetischen Vektor angeordnet ist. Wenn die magnetischen Vektoren fluchtend sind, ist der Widerstand der MTJ-Zelle, das heißt der Widerstand für den Stromfluss zwischen den magnetischen Schichten, ein Minimum und wenn die magnetischen Vektoren entgegengesetzt oder nicht fluchtend angeordnet sind, ist der Widerstand der MTJ-Zelle ein Maximum.
Daten werden in der MTJ-Zelle dadurch gespeichert, dass der MTJ-Zelle ein magnetisches Feld zugeführt wird, das so ausgerichtet ist, dass der änderbare magnetische Vektor in eine ausgewählte Ausrichtung bewegt wird. Im Allgemeinen kann die gefluchtete Ausrichtung mit einer logischen 1 oder 0 bezeichnet werden und die nichtfluchtende Ausrichtung ist das Gegenteil, das heißt eine logische 0 oder 1. Gespeicherte Daten werden dadurch gelesen oder erfasst, dass durch die MTJ-Zelle ein Strom von einer magnetischen Schicht zu der anderen passiert wird. Die Menge an Strom, die durch die MTJ-Zelle passiert, oder der Spannungsabfall über die MTJ-Zelle, variiert entsprechend der Ausrichtung des änderbaren magnetischen Vektors. Zusätzliche Informationen bezüglich der Herstellung und des Betriebs der MTJ-Speicherzellen können in dem Patent Nr. 5,702,831 mit dem Titel: "Multi-Layer Magnetic Tunnelling Junction Memory Cells", erteilt am 31. März 1998, gefunden werden.
In den meisten Schaltungen nach dem Stand der Technik ist eine Isolationsvorrichtung, im Allgemeinen ein in Reihe oder parallel mit jeder magnetoresistiven Vorrichtung in einem Speicher-Array geschalteter Transistor, einbezogen, um überall in einem Speicher-Array Leckwege zu vermeiden. In den meisten Fällen werden die magnetoresistive Vorrichtung und die Isolationsvorrichtung als eine einzelne Einheit hergestellt. Zum Beispiel wird ein Isolationstransistor üblicherweise auf einem Halbleitersubstrat hergestellt und die verknüpfte magnetoresistive Vorrichtung auf dem Isolationstransistor hergestellt, um somit intern verbunden zu sein. Eines der Probleme mit dieser Struktur ist der Umfang an Herstellungsaufwand, der erforderlich ist, um die Kombination aus Isolationstransistor und magnetoresistiver Vorrichtung und die Steuerungsleitungen, die für einen Betrieb erforderlich sind, herzustellen. Außerdem erhöht die große Zahl von Isolationsvorrichtungen und Steuerungsleitungen für die Isolationsvorrichtungen die Größe des Speicher-Arrays wesentlich.
In einem Speicherarray nach dem Stand der Technik sind magnetoresistive Vorrichtungen ohne Isolationsvorrichtungen so geschaltet, dass ein Eingang eines Differentialverstärkers an eine Zielspalte angeschlossen ist, die die magnetoresistive Vorrichtung enthält, die gelesen wird, wobei der andere Eingang an die Erde angeschlossen ist. Eine Rückkopplung innerhalb des Differentialverstärkers klemmt die Zielspalte an ein Erdpotential. Alle anderen Spalten in dem Array sind mit Hilfe von Spaltenauswahltransistoren geerdet (das heißt, die Bitleitungen sind an die Erde geklemmt). Der Leseprozess wird durch Zuführen einer Lesespannung zu der Zeile, die die zu lesende magnetoresistive Vorrichtung enthält, und zu allen anderen magnetoresistiven Vorrichtungen in der Zeile durchgeführt. Vermutlich fließt, da sich alle Spalten in dem Array bei einem Erdpotential befinden, zwischen der magnetoresistiven Vorrichtung, die auf abgewählten Zeilen nicht gelesen wird, kein Strom. Ein Hauptproblem mit dieser Architektur besteht darin, dass es ihr nicht gelingt, Ziel- (Spalten, die gelesen werden) und andere Spalten, aufgrund einer Nichtidealisierung von Klemmschaltungen, was zu Kriechpfaden führt, die Signalverlust und Geschwindigkeitsherabsetzung ergeben, adäquat zu entzerren.
In einem anderen Speicherarray nach dem Stand der Technik sind eine Zielspalte und eine verknüpfte Referenzspalte durch einen Leseverstärker an einen Ausgangsanschluss angeschlossen. Der Leseverstärker bezieht einen Bitleitungsstrom durch die Zielspalte und die Referenzspalte und klemmt die beiden Spalten an die selbe Spannung. Änderungen in dem Strom in der Zielstelle (in der Zielspalte) werden mit einem Strom durch die Referenzzellen (in der Referenzspalte) verglichen. Allerdings ist nicht klar, wie sich die beiden Ströme unterschieden, wenn sich sowohl die magnetoresistiven Ziel- als auch Referenzzellen in dem selben Zustand befinden. Aufgrund von Unterschieden in den Pfaden, klemmen außerdem Ziel- und Referenzspalten nicht an genau der selben Spannung, was zu Kriechpfaden führt.
Dementsprechend ist es höchst wünschenswert, magnetoresistive Speicherarrays zur Verfügung zu stellen, die keine Isolationsvorrichtungen umfassen und die die oben beschriebenen Probleme überwinden.
Kurze Beschreibung der Zeichnungen
1 ist ein vereinfachtes schematisches Diagramm, das ein magnetoresistives Speicherarray ohne Isolation mit einer eingestreuten Referenzspalte gemäß der vorliegenden Erfindung darstellt;
2 ist ein vereinfachtes Blockdiagramm einer Ausführungsform eines ausgelesenen Anteils des Arrays von 1;
3 und 4 sind vereinfachte schematische Diagramme, die den Betrieb eines in dem Array von 1 verwendeten Mittelpunktgenerators darstellen;
5 ist eine isometrische Ansicht einer Ausführungsform des Mittelpunktgenerators von 4;
6 ist eine Schnittansicht, wie von der Linie 6-6 von 5 aus gesehen;
7 ist eine isometrische Ansicht einer anderen Ausführungsform des Mittelpunktgenerators von 4;
8 ist ein vereinfachtes schematisches Diagramm, das eine andere Ausführungsform für eine Ausgangsschaltung zur Verwendung mit, zum Beispiel, der Speicherarchitektur von 1 darstellt;
9 ist ein vereinfachtes schematisches Diagramm einer vollständigen Speicherarchitektur, die das magnetoresistive Speicherarray ohne Isolation von 1 umfasst;
10 ist ein schematisches Diagramm, das zusätzliche Einzelheiten des Steuerungsschaltkreises in 9 darstellt;
11 ist ein vereinfachtes schematisches Diagramm einer anderen vollständigen Speicherarchitektur, die ein magnetoresistives Speicherarray ohne Isolation umfasst, gemäß der vorliegenden Erfindung; und
12 ist ein vereinfachtes schematisches Diagramm einer anderen vollständigen Speicherarchitektur, die ein magnetoresistives Speicherarray ohne Isolation umfasst, gemäß der vorliegenden Erfindung.
Beschreibung der bevorzugten Ausführungsformen
Es wird nun auf 1 Bezug genommen, darin wird ein vereinfachtes schematisches Diagramm eines magnetoresistiven Speicherarrays 10 ohne Isolation mit einer eingestreuten Referenzspalte 12 gemäß der vorliegenden Erfindung dargestellt. In diesem Beispiel ist das Array 10 ein 4 × 4-Array und die Referenzspalte 12 umfasst die zwei Mittelpunktgeneratoren 14 und 15, wobei jeder der Generatoren 14 und 15 zwei Zeilen von magnetoresistiven Elementen einnimmt. Hier sollte im Besonderen beachtet werden, dass eine Mehrzahl nicht flüchtiger magnetoresistiver Elemente (jedes mit 13 bezeichnet), die jeweils entweder auf einen Rmax- oder einen Rmin-Zustand programmierbar ist, geschaltet sind, um darin gespeicherte Informationen zu enthalten. Die nicht flüchtigen magnetoresistiven Elemente 13 in einer Datenspalte (zum Beispiel der Spalte BL₀) sind jeweils direkt, ohne Isolationsvorrichtungen zu umfassen, an einem Ende an die Spaltenbitleitung BL₀ und an dem anderen Ende an eine Ziffernleitung von einer Mehrzahl von Ziffernleitungen DL₀ bis DL₃ angeschlossen. Jede Bitleitung, BL₀ bis BL₃ und BL_ref, ist durch die Stromtransportschaltkreise 16 bis 20 jeweils an die Ausgangsanschlüsse Vo₀ bis Vo₃, beziehungsweise Vo_ref, angeschlossen.
Es wird zusätzlich auf 2 Bezug genommen, darin wird ein vereinfachtes Blockdiagramm einer Ausführungsform des Stromtransportschaltkreises 16, wie in dem ausgelesenen Anteil von Array 10 von 1 verwendet, dargestellt. Da jeder der Stromtransportschaltkreise 16 bis 20 ähnlich ist, wird nur die Schaltung 16 ausführlich beschrieben. Hier sollte klar sein, dass das Blockdiagramm der Schaltung 16 hauptsächlich dargestellt wird, um die Konstruktion und den Betrieb der Stromtransporter in Verbindung mit einem Array, wie zum Beispiel dem Array 10, zu beschreiben. Außerdem ist zu beachten, dass jeder, oder alle, von den Stromtransportern 16 bis 20, oder jeder beliebige andere Stromtransporter, der unten beschrieben wird, oder auf den unten Bezug genommen wird, Folgendes einsetzen kann: einen Stromfühler, einen Stromverstärker, einen Vorverstärker, eine Stromquelle, eine Klemmschaltung, einen Strom-Spannungs-Wandler, und so weiter, oder eine beliebige Kombination der obigen Vorrichtungen, die dem beabsichtigten und beschriebenen Zweck dient und nachstehend einfach als ein "Stromtransporter" oder ein "Stromtransportschaltkreis" bezeichnet wird.
In dieser beispielhaften Ausführungsform umfasst der Stromtransporter 16 eine niederohmige Anschlussschaltung 21, die über einen Anschluss verfügt, der an die Bitleitung BL₀ angeschlossen ist, um den I_BL-Bitleitungsstrom zu empfangen. Außerdem wird der Schaltung 21 ein V_BIAS-Signal zugeführt, um eine Klemmreferenz zur Verfügung zu stellen. Ein zweiter Anschluss der Schaltung 21 benötigt einen Teil des Stroms von einer Stromquelle 23, der einem Eingang einer hochohmigen Eingangsschaltung 22 zugeführt wird. Die Schaltung 21 transportiert einen Teil des Stroms von der Stromquelle 23 von einem Anschluss zu dem anderen. Die Schaltung 22 wandelt den Strom in eine Ausgangsspannung V_o0. Im Allgemeinen kann die Schaltung 21 eine Klemmschal tung, einen Stromfühler, einen Stromleseverstärker, einen Vorverstärker oder dergleichen umfassen. Die Schaltung 22 kann einen Wandler, einen Verstärker, einen zweiten Leseverstärker, oder dergleichen umfassen und wird im Allgemeinen einbezogen, um im Wesentlichen eine Strombetriebsart zur Verfügung zu stellen. Der Stromtransporter 16 verfügt über eine sehr niedrige Eingangsimpedanz, wodurch die Bitleitung BL₀ gegenüber der hohen Ausgangsimpedanz der Stromquelle 23 isoliert wird. Die niedrige Eingangsimpedanz, in Kombination mit dem Klemmen von BL₀, begrenzt die Spannungsschwankung der Bitleitung BL₀ und erreicht ein Hochgeschwindigkeitsauslesen für MTJ-Arrays sehr hoher Dichte. Somit stellt der Stromtransporter 16 quer über die Bitleitung BL₀ eine konstante Vorspannung zur Verfügung und erhält diese unabhängig von den Betriebstemperaturen, Änderungen in der Versorgungsspannung und Prozessbedingungen aufrecht. Außerdem stellt der Stromtransporter 16 eine kleine Spannungsschwankung auf der Bitleitung BL₀ zur Verfügung, um einen Hochgeschwindigkeitsbetrieb zu erlauben.
In diesem Beispiel umfasst die Schaltung 20 ein ähnliches Paar eines an die Bitleitung BL_ref angeschlossenen Stromtransporters, das als eine Referenzspalte in dem Array 10 dient. Die Datenspannung, die von Daten erzeugt wird, die in einem Differentialverstärker gespeichert sind, bis zu der Referenzspannung, die von den Mittelpunktgeneratoren 14 oder 15 erzeugt werden, die mit der Bitleitung BL_ref verknüpft sind, stellen ein Datenausgangssignal zur Verfügung. Zusätzliche Informationen hinsichtlich des Betriebs, der Konstruktion und differentieller Ausführungsformen von Stromtransportern stehen in dem US-Patent Nr. 6,205,073 mit dem Titel "Current conveyor and Method for Readout of MTJ Memories" zur Verfügung.
Der Betrieb beider Mittelpunktgeneratoren 14 und 15 wird am besten unter Bezugnahme auf 3 verstanden, darin wird ein vereinfachtes schematisches Diagramm dargestellt, das den Betrieb eines Mittelpunktgenerators 40 zeigt. Ein Widerstandmittelpunkt, auf halbem Wege zwischen Rmin und Rmax, wird mit Rmid bezeichnet. Die folgende Gleichung beschreibt die Beziehung von Rmid zu Rmin und Rmax: Rmid = (Rmax – Rmin)/2 + Rmin Rmid = ΔR/2 + Rmin (1)wobei ΔR = Rmax – Rmin
Die Gleichung (1) wird durch eine Kombination einer Reihen/Parallel-Schaltung von magnetoresistiven Elementen, wie in 3 dargestellt, implementiert. Magnetoresistive Elemente können in dieser Art und Weise kombiniert werden, weil sie lineare Elemente erster Ordnung sind, und daher können sie als gewöhnliche passive lineare Widerstände behandelt werden. In diesem vereinfachten Beispiel umfasst der Mittelpunktgenerator 40 einen Eingangsanschluss 41 und einen Ausgangsanschluss 42. Eine Reihenschaltung 44 umfasst ein magnetoresistives Element 45 mit einem Widerstand gleich Rmax, das in Reihe mit einem magnetoresistiven Element 46 mit einem Widerstand gleich Rmin geschaltet ist, wobei beide zwischen dem Eingangsanschluss 41 und dem Ausgangsanschluss 42 in Reihe geschaltet sind. Eine andere Reihenschaltung 47 umfasst ein magnetoresistives Element 48 mit einem Widerstand gleich Rmax, das mit einem magnetoresistiven Element 49 mit einem Widerstand gleich Rmin in Reihe geschaltet ist, wobei beide zwischen dem Eingangsanschluss 41 und dem Ausgangsanschluss 42 in Reihe geschaltet sind. Die Reihenschaltung 44 ist außerdem mit der Reihenschaltung 47 parallel geschaltet, um die Kombination einer Reihen/Parallel-Schaltung zu bilden.
Die Reihen/Parallelschaltungskombinationen von Widerständen des Generators 40 sind wie folgt kombiniert: Rmid = (Rmax + Rmin)||(Rmax + Rmin) = RAB wobei R_AB der Gesamtwiderstand zwischen dem Eingangsanschluss 41 und dem Ausgangsanschluss 42 ist. RAB = (Rmax + Rmin)2/2 (Rmax + Rmin) = (Rmax + Rmin)/2 (ΔR + Rmin + Rmin)/2 RAB = ΔR/2 + Rmin (2)
Es ist ersichtlich, dass die Gleichung (2) gleich der Gleichung (1) ist, das heißt, R_AB ist gleich Rmid und der Generator 40 erzeugt erfolgreich den Mittelpunkt Rmid.
Im Allgemeinen sind magnetoresistive Elemente nicht flüchtige Speicherelemente, die in einen Rmax- oder einen Rmin-Zustand programmiert werden können, wobei Rmin ein minimaler Widerstandswert entsprechend paralleler Zustände einer Magnetisierung und Rmax ein maximaler Widerstandswert entsprechend anti-paralleler Zustände einer Magnetisierung ist. Weiter befinden sich magnetoresistive Elemente im Allgemeinen ursprünglich in dem Rmin-Zustand und müssen vor der Erzeugung von Rmid in den Rmax-Zustand programmiert werden. Dieses Programmieren kann als eine einmalige Leis tung durchgeführt werden und danach wird, ohne irgendeinen Bedarf, neu zu programmieren, Rmax automatisch erzeugt, da die magnetoresistiven Elemente ihren Magnetisierungszustand in einer nicht flüchtigen Art und Weise behalten.
Es wird zusätzlich auf 4 Bezug genommen, darin wird nur beispielhaft ein schematisches Diagramm des Mittelpunktgenerators 14 dargestellt, um einen Stromfluss während einer Ausleseoperation zu zeigen. Erstens ist zu beachten, dass je zwei Ziffernleitungen über eine verknüpfte Ziffernreferenzleitung verfügen (zum Beispiel sind DL₀ und DL₁ mit DL_ref verknüpft). Weiter wird, wenn eine der zwei Ziffernleitungen ausgewählt wird (zum Beispiel entweder DL₀ oder DL₁), auch die verknüpfte Ziffernreferenzleitung (das heißt, DL_ref) ausgewählt. In der Lesebetriebsart wird eine ausgewählte Ziffernleitung zusammen mit ihrer verknüpften Ziffernreferenzleitung geerdet. In dem in 4 dargestellten Beispiel ist die Ziffernreferenzleitung DL_ref0 geerdet. Der Mittelpunktgenerator 14 umfasst die magnetoresistiven Elemente 52 bis 55. Die magnetoresistiven Elemente 52 bis 55 werden auf ihre Rmax-Zustände programmiert. Somit ist ersichtlich, dass der Mittelpunktgenerator 14 im Wesentlichen das selbe ist, wie die Struktur von 3, wobei die Bitleitung BL_ref als ein Ausgangsanschluss und die Ziffernleitung DL_ref als ein anderer Ausgangsanschluss agiert, wobei der Widerstand zwischen den Ausgangsanschlüssen der Mittelpunkt Rmid ist.
Somit wird in 1 eine neue Architektur eines magnetoresistiven Speichers ohne Isolationsvorrichtungen dargestellt.
In dem magnetoresistiven Speicherarray 10 ohne Isolation benötigen die Stromtransporter 16 bis 20 Strom durch die Bitleitungen BL₀ bis BL₁, beziehungsweise BL_ref. Außerdem klemmen, da alle Stromtransporter 16 bis 20 und alle Spalten, die die Referenzspalten umfassen, identisch sind, die Stromtransporter 16 bis 20 die Bitleitungen BL₀ bis BL₁ und BL_ref zu identischen Spannungen. Die Klemmspannungen von allen Spalten oder Bitleitungen sind identisch (oder sehr ähnlich), wodurch Kriechverluste von einer Spalte zur anderen minimiert werden.
Das magnetoresistive Speicherarray 10 ohne Isolation würde ohne die Mittelpunktgeneratoren 14 und 15 nicht wie beschrieben arbeiten, da die Referenzspalte, um in der Lage zu sein, zwischen Rmin und Rmax zu unterscheiden, an eine andere Spannung geklemmt werden müsste, oder ein Offset-Strom in die Referenzspalte eingespeist werden müsste, um den Referenzspaltenstrom bei einem Mittelpunkt zwischen den Zielspaltenströmen Imax und Imin zu platzieren. Nachdem alle Bitleitungen geklemmt sind, fließt Strom durch alle Spalten und letztlich durch eine ausgewählte Ziffernleitung und Referenzleitung über magnetoresistive Elemente, die alle Spalten an die ausgewählte Ziffernleitung und ihre verknüpfte Referenzspalte anschließen, zur Erde. Die Stromtransporter 16 bis 20 wandeln die informationentragenden Ströme zu einer Spannung V_o und Differenzialverstärker (siehe die Erklärung von 1) vergleichen die V_o mit der V_ref.
Es wird zusätzlich auf 5 und 6 Bezug genommen, darin werden eine isometrische Ansicht, beziehungsweise Schnittansicht, einer Ausführungsform des Mittelpunktgenerators 14 von 4 dargestellt. Diesen Ansichten kann der Fachmann auf dem Gebiet entnehmen, dass vier der gleichmäßig geformten magnetoresistiven Elemente in dem Array 10 leicht in die Mittelpunktgeneratoren 14 und 15 eingebaut werden können. Typischerweise werden die Ziffernleitungen in einer ersten Schicht von Material aufgebracht. Zu dieser Zeit werden die Ziffernleitungen DL_ref0 bis DL_refn zwischen wechselnden Paaren von Datenziffernleitungen gebildet (zum Beispiel DL₀–DL₁, DL₂–DL₃ und so weiter).
Magnetoresistive Elemente werden dann in regelmäßigen Abständen auf jeder der Datenziffernleitungen gebildet (siehe zum Beispiel 1). In dieser Ausführungsform werden die magnetoresistiven Elemente 52 und 53 nicht auf der Ziffernleitung DL₀ gebildet, sondern durch eine kurze Leitung 56, die etwas über der Ziffernleitung DL₀ angeordnet ist, zusammengeschaltet. Außerdem werden die magnetoresistiven Elemente 54 und 55 nicht auf der Ziffernleitung DL₁ gebildet, sondern durch eine kurze Leitung 57, die etwas über der Ziffernleitung DL₁ angeordnet ist, zusammengeschaltet.
Die Bitleitungen werden dann in einer anderen Schicht von Material aufgebracht, um so an die obere Oberfläche der magnetoresistiven Elemente anzuschließen. Zum Beispiel wird, wie in 5 und 6 ersichtlich, BL_ref so aufgebracht, dass sie an die obere Oberfläche der magnetoresistiven Elemente 52 und 55 anschließt. In dieser Ausführungsform ist eine Bitleitung, die normalerweise an die obere Oberfläche der magnetoresistiven Elemente 53 und 54 angeschlossen sein würde, in kurze Abschnitte, zum Beispiel den Abschnitt 58, unterteilt, um so nur das zweite Paar von magnetoresistiven Elementen in jedem der Mittelpunktgeneratoren 14 und 15 anzuschließen. Außerdem wird eine Durchkontaktierung 59 zur Verfügung gestellt, um den Abschnitt 58 an die Referenzziffernleitung DL_ref0 anzuschließen. Somit können Mittelpunktgeneratoren, mit nur ein paar geringfügigen Variationen in dem normalen Verfahren zur Herstellung eines Arrays von magnetoresistiven Elementen, leicht eingebaut werden.
Es wird zusätzlich auf 7 Bezug genommen, darin wird eine isometrische Sicht einer etwas anderen Ausführungsform des Mittelpunktgenerators 14 dargestellt. In dieser Ausführungsform sind alle Komponenten wie oben beschrieben konstruiert, außer dass die Referenzbitleitung DL_ref0 über den magnetoresistiven Elementen gebildet wird, nachdem die Bitleitungen gebildet werden, und dann an den Abschnitt 58 über die Durchkontaktierung 59 angeschlossen wird, wodurch sich eine kleinere Zellengröße ergibt. Die Wahl des Standortes der Ziffernleitung DL_ref0 wird im Allgemeinen durch die Schritte des Herstellungsprozesses bestimmt.
Es wird nun auf 8 Bezug genommen, darin wird ein vereinfachtes schematisches Diagramm dargestellt, das eine andere Ausführungsform einer Ausgangsschaltung zur Verwendung mit, zum Beispiel, der Speicherarchitektur von 1, zeigt. In dieser Ausführungsform ist eine andere Stromtransportschaltung 60 bis 64 geschaltet, um jeweils die Ströme I_o bis I₃, beziehungsweise I_ref, zu empfangen. Außerdem sind vier Differentialverstärker 65 bis 68 jeweils geschaltet, um eine Ausgabe von einer der Stromtransportschaltungen 60 bis 63 bei einem Eingang und eine Ausgabe von der Stromtransportschaltung 64 bei dem anderen Eingang zu empfangen. Somit ist eine Mehrzahl von Datenspalten von nicht flüchtigen magnetoresistiven Elementen, zum differentiellen Vergleichen einer durch einen ausgewählten Stromtransporter und eine verknüpfte Datenspalte erzeugten Da tenspannung mit einer durch den Referenzstromtransporter und die Referenzspalte (in dieser Ausführungsform ein verknüpfter Mittelpunktgenerator in der Referenzspalte) erzeugten Referenzspannung, an einer Referenzspalte angrenzend angeordnet. Wie sogleich klar ist, kann eine Vielfalt anderer Ausgangsverbindungen mit einem oder mehreren Stromtransportern und verknüpften Datenspalten hergestellt werden, wobei ein oder mehrere Stromtransporter und verknüpfte Referenzspalten über eine optimale Konfiguration für eine spezifische Anwendung verfügen.
Es wird nun auf 9 Bezug genommen, darin wird ein vereinfachtes schematisches Diagramm einer vollständigen Speicherarchitektur dargestellt, die im Allgemeinen mit 100 bezeichnet wird, die zum Beispiel das magnetoresistive Speicherarray 10 ohne Isolation von 1 umfasst. In der Architektur 100 sind die oberen Enden der Bitleitungen BL₀ bis BL₃ und BL_ref durch eine Spaltenbetriebsartauswahltransistorschaltung 102 (ein Transistor pro Bitleitung) an einen bidirektionalen Strom-Source/Sink 103 angeschlossen. Ein Reset-Signal wird dem Transistor, der an BL_ref angeschlossen ist, direkt zugeführt und alle die restlichen Transistoren in der Schaltung 102 sind geschaltet, um ein Signal von einer Oder-Schaltung 104 zu empfangen. Die Oder-Schaltung 104 empfängt das Reset-Signal auf einem Eingang und ein Lese- oder Programmier-WE-Signal auf dem anderen Eingang. In dieser Ausführungsform ist die Schaltung in der Programmierbetriebsart, wenn WE eine logische Null ist, und in der Lesebetriebsart, wenn WE eine logische Eins ist.
Die entgegengesetzten Enden der Bitleitungen BL₀ bis BL₃ und BL_ref sind durch eine Gruppe von Stromtransportern 105 an eine Spaltenauswahltransistorschaltung 106 ange schlossen. Alle von den Stromtransportern in der Gruppe 105 verfügen über eine ihnen zugeführte gemeinsame Vorspannung V₁, die alle Bitleitungen auf die selbe Spannung klemmt. Die Schaltung 106 schließt einen ausgewählten Stromtransporter in der Gruppe 105 und die verknüpfte Datenbitleitung BL₀ bis BL₃ an einen Eingang eines Differentialverstärkers 110 und den Referenzausgang der Bitleitung BL_ref an den anderen Eingang des Differentialverstärkers 110 an. Während hier der Einfachheit halber ein Differentialverstärker 110 verwendet wird, ist klar, dass praktisch jeder beliebige Schaltkreis verwendet werden kann, der in der Lage ist, einige Charakteristiken eines Paares von Signalen zu vergleichen, um die offenbarte Funktion zur Verfügung zu stellen, und der Ausdruck "Differentialverstärker" soll alle solche Schaltungen umfassen. Die entgegengesetzten Enden der Bitleitungen BL₀ bis BL₃ und BL_ref sind außerdem durch eine Gruppe von Programmauswahltransistoren 112 an einen bidirektionalen Strom-Source/Sink 114 angeschlossen. Jeder der Programmauswahltransistoren in der Gruppe 112 wird durch ein getrenntes Signal Y_0p bis Y_3p, beziehungsweise Y_refp, aktiviert.
Es wird zusätzlich auf 10 Bezug genommen, darin wird ein schematisches Diagramm dargestellt, das Einzelheiten eines in 9 verwendeten Steuerungsschaltkreises zeigt. Eine Spaltendecodierschaltung 120 ist geschaltet, um ein Paar von Multiplexsignalen zu empfangen (hierin mit A₀ und A₁ bezeichnet), die dann durch die Schaltung 120 in eines der Spaltenauswahlsignale Y₀ bis Y₃ decodiert werden, um während der Lesebetriebsart (WE = 1, Reset 0) jeweils die Transistoren in der Spaltenauswahltransistorschaltung 106 zu betreiben. Während der Programmierbetriebsart (WE = 0, Reset 0) erzeugt die Spaltendecodierschaltung 120 die Signale Y_0p bis Y_3p, die jeweils einen einzelnen Transistor in der Gruppe 112 aktivieren. Außerdem wird, wie in 10 dargestellt, das Reset-Signal durch Timing-Schaltungen direkt als ein Y_refp-Signal zugeführt.
Ein Reset = 1-Signal, das dem Referenztransistor in der Spaltenbetriebsartauswahltransistorschaltung 102 und dem Y_refp in der Gruppe 112 zugeführt wird, lässt einen Stromfluss nur durch die Bitleitung BL_ref zwischen den bidirektionalen Strom-Source/Sinks 103 und 114 zu. Als ein Ergebnis des Stromflusses in der Bitleitung BL_ref werden die vorgesehenen magnetoresistiven Elemente in den Mittelpunktgeneratoren (zum Beispiel die Elemente 52 und 55 in dem Mittelpunktgenerator 14) in einen R_max-Zustand gezwungen.
Während der Programmierbetriebsart wird eine Bitleitung durch Aktivieren einer der Transistoren in der Gruppe 112 ausgewählt, der die ausgewählte Bitleitung zwischen den bidirektionalen Strom-Source/Sinks 103 und 114 verbindet. Hier sollte wieder beachtet werden, dass die magnetoresistiven Elemente in der Referenzspalte (Mittelpunktgenerator in dieser Ausführungsform) nur einmal während Reset programmiert werden, und, weil sie nicht flüchtige magnetoresistive Vorrichtungen sind, wie zum Beispiel magnetische Tunnelverbindungen, nicht noch einmal programmiert zu werden brauchen. Somit ist die Bitleitung BL_ref nicht zwischen den bidirektionalen Strom-Source/Sinks 103 und 114 durch die Spaltenbetriebsartauswahltransistorschaltung 102 oder die Gruppe 112 während der Programmierbetriebsart angeschlossen.
Wie in 9 dargestellt, ist das rechte Ende der Ziffernleitungen DL₀ bis DL₃, DL_ref0 und DL_ref1 durch eine Ziffernleitungsauswahlschaltung 115 an eine Treiberschaltung 116 angeschlossen. Die Treiberschaltung 116 stellt durch das Array 10 während der Lesebetriebsart eine Lesespannung und während der Programmierbetriebsart einen Programmierstrom zur Verfügung. Die entgegengesetzten Enden (linken Enden) der Ziffernleitungen DL₀ bis DL₃ sind während der Programmierbetriebsart durch eine Gruppe von Transistoren 118 an die Erde angeschlossen und während der Lesebetriebsart gelöst. Somit fließt zwischen dem Treiber 116 und der Erde ein Programmierstrom durch die Ziffernleitungen DL₀ bis DL₃. Während der Lesebetriebsart fließt zwischen dem Treiber 116 und den Stromtransportern in der Bank 105 ein Lesestrom durch ein ausgewähltes magnetoresistives Datenelement 13 (siehe 1) und einen verknüpften Referenzmittelpunktgenerator 14 oder 15.
Hier sollte im Besonderen beachtet werden, dass die Stromtransporter in der Stromtransportergruppe 105 direkt an den Enden der Bitleitungen BL₀ bis BL₃ und BL_ref angeschlossen sind und die Spaltenauswahltransistoren in der Spaltenauswahltransistorschaltung 106 die Ausgänge der Stromtransporter an den Differentialverstärker 110 anschließen. Diese spezifische Anordnung lässt zu, dass die Stromtransporter an die selbe Spannung geklemmt werden, wodurch Kriechschaltungen verringert oder entfernt werden, um Leckströme erheblich zu verringern.
Es wird nun auf 11 Bezug genommen, darin wird ein vereinfachtes schematisches Diagramm einer anderen vollständigen Speicherarchitektur 200, die ein magnetoresistives Speicherarray 210 ohne Isolation umfasst, gemäß der vorliegenden Erfindung dargestellt. In diesem Beispiel ist das Array 210 ein 4 × 4-Array und umfasst eine Referenz spalte 212. Hier sollte im Besonderen beachtet werden, dass eine Mehrzahl von nicht flüchtigen magnetoresistiven Elementen (jedes mit 213 bezeichnet), jeweils auf entweder einen Rmax- oder einen Rmin-Zustand programmierbar, geschaltet sind, um darin gespeicherte Informationen zu enthalten. Die nicht flüchtigen magnetoresistiven Elemente 213 in einer Datenspalte sind, ohne Isolationsvorrichtungen zu enthalten, an einem Ende direkt an eine der Spaltenbitleitungen BL₀ bis BL₃ und an dem anderen Ende direkt an eine Ziffernbitleitung von einer Mehrzahl von Ziffernleitungen DL₀ bis DL₃ angeschlossen. Die Referenzspalte 212 umfasst vier magnetoresistive Elemente 213, die, ein jedes, an einem Ende an eine Referenzziffernleitung DL_ref0 bis DL_ref3 und an dem anderen Ende an BL_ref angeschlossen sind.
Die oberen Enden der Bitleitungen BL₀ bis BL₃ und BL_ref sind durch eine Spaltenbetriebsartauswahltransistorschaltung 202 an einen bidirektionalen Strom-Source/Sink 203 angeschlossen. Wie in Verbindung mit der Ausführungsform von 9 beschrieben, wird ein Reset-Signal direkt dem Transistor zugeführt, der an BL_ref angeschlossen ist, und alle die restlichen Transistoren in der Schaltung 202 sind geschaltet, um ein Signal von einer Oder-Schaltung 204 zu empfangen. Die Oder-Schaltung 204 empfängt das Reset-Signal auf einem Eingang und ein Lese- oder Programmier-WE-Signal auf dem anderen Eingang. In dieser Ausführungsform ist die Schaltung in der Programmierbetriebsart, wenn WE eine logische Null ist, und in der Lesebetriebsart, wenn WE eine logische Eins ist. Die entgegengesetzten Enden der Bitleitungen BL₀ bis BL₃ und BL_ref sind durch eine Gruppe von Stromtransportern 205 an eine Spaltenauswahltransistorschaltung 206 angeschlossen. Die Transistoren in der Schaltung 206 schließen einen ausgewählten Stromtransporter und die verknüpfte Datenbitleitung BL₀ bis BL₃ an einen Eingang eines Differentialverstärkers 220 und den Referenzausgang des Referenzstromtransporters und die verknüpfte Bitleitung BL_ref an den anderen Eingang des Differentialverstärkers 220 an.
Eine Gruppe von Programmauswahltransistoren 212 ist zwischen die Bitleitungen BL₀ bis BL₃ und BL_ref und einen bidirektionalen Strom-Source/Sink 214 geschaltet. Während der Programmierbetriebsart wird eine Bitleitung durch Aktivieren einer der Transistoren in der Gruppe 212 aktiviert, der die ausgewählte Bitleitung zwischen den bidirektionalen Strom-Source/Sinks 203 und 214 verbindet. Hier sollte wieder beachtet werden, dass die magnetoresistiven Elemente in der Referenzspalte (Mittelpunktgenerator in dieser Ausführungsform) nur einmal während Reset programmiert werden und, weil sie nicht flüchtige magnetoresistive Vorrichtungen sind, wie zum Beispiel magnetische Tunnelverbindungen, nicht noch einmal programmiert zu werden brauchen. Somit ist die Bitleitung BL_ref während der Programmierbetriebsart nicht durch einen Transistor in der Spaltenbetriebsartauswahltransistorschaltung 202 angeschlossen.
Wie in 11 dargestellt, ist das rechte Ende der Ziffernleitungen DL₀ bis DL₃, DL_ref0 und DL_ref1 durch eine Ziffernleitungsauswahlschaltung 215 an eine Treiberschaltung 216 angeschlossen. Die Treiberschaltung 216 stellt durch das Array 210 während der Lesebetriebsart eine Lesespannung und während der Programmierbetriebsart einen Programmierstrom zur Verfügung. Die entgegengesetzten Enden (linken Enden) der Ziffernleitungen DL₀ bis DL₃ sind während der Programmierbetriebsart durch eine Gruppe von Transistoren 218 an die Erde angeschlossen und während der Le sebetriebsart gelöst. Somit fließt zwischen dem Treiber 216 und der Erde ein Programmierstrom durch die Ziffernleitungen DL₀ bis DL₃. Während der Lesebetriebsart fließt zwischen dem Treiber 216 und den Stromtransportern in der Bank 205 ein Lesestrom durch ein ausgewähltes magnetoresistives Datenelement 213 und ein verknüpftes magnetoresistives Referenzelement 213.
Somit wird die Architektur eines magnetoresistiven Schreib-/Lesespeichers ohne Isolationsvorrichtungen offenbart, in der eine Referenzspalte von magnetoresistiven Elementen zur Verfügung gestellt wird. Die magnetoresistiven Referenzspaltenvorrichtungen sind an eine getrennte Ziffernleitung angeschlossen, was zu einer höheren Zahl von Ziffernleitungen in der Architektur und folglich einer höheren Zahl von Ziffernleitungsauswahlschaltungen führt. Der selbe Leseschaltkreis, der Stromtransporter und Differentialverstärker umfasst, wie der in der Schaltung von 9 beschrieben, kann verwendet werden, außer dass der Referenzstromtransporter eine andere Vorspannung (Vr) als die Datenreferenztransporter (V1) empfängt. In dieser Art und Weise kann Vr so justiert werden, dass sich das Ausgangssignal V_0ref bei einem Mittelpunkt zwischen Vmax und Vmin befindet, wobei Vmax und Vmin ein Datenmaximum- beziehungsweise ein Datenminimum-Stromtransporter-Ausgang sind.
Die Datenstromtransporter in der Gruppe 205 sehen identische Impedanzen, wenn sie in die Bitleitungen sehen, sodass sie den Datenbitleitungen alle gleiche Klemmspannungen zuführen, und gleiche Klemmspannungen minimieren einen Abfluss zwischen Datenbitleitungen, sodass keine Isolationsvorrichtungen erforderlich sind. Offensichtlich resultieren unterschiedliche Klemmspannungen in Impedanz- Unterschieden zwischen den Datenbitleitungen und den Referenzbitleitungen, aber sie sind durch die verschiedenen Ziffernleitungen voneinander isoliert und als ein Ergebnis gibt es keinen Abfluss zwischen ihnen. Es ist klar, dass es in Abhängigkeit von der Zahl von verwendeten Referenzspalten eine beliebige Zahl von Referenzleitungen geben kann.
Hier sollte wieder im Besonderen beachtet werden, dass die Stromtransporter in der Stromtransportergruppe 205 direkt an die Enden der Bitleitungen BL₀ bis BL₃ und BL_ref angeschlossen sind und die Spaltenauswahltransistoren in der Spaltenauswahltransistorschaltung 206 die Ausgänge der Stromtransporter an den Differentialverstärker 220 anschließen. Diese spezifische Anordnung lässt zu, dass alle von den Datenstromtransportern an die selbe Spannung geklemmt werden, wodurch Kriechschaltungen zwischen Datenstromtransportern verringert oder entfernt werden, um Leckströme erheblich zu verringern.
Es wird nun auf 12 Bezug genommen, darin wird ein vereinfachtes schematisches Diagramm einer anderen vollständigen Speicherarchitektur 300 dargestellt, die ein magnetoresistives Speicherarray 310 ohne Isolationsvorrichtungen gemäß der vorliegenden Erfindung darstellt. In diesem Beispiel umfasst das Array 310 ein regelmäßiges Array von magnetoresistiven Elementen 313, die in den ersten Datenspalten 314 mit nicht flüchtigen magnetoresistiven Elementen geschaltet sind, die jeweils auf entweder einen Rmax- oder einen Rmin-Zustand programmierbar sind, und in abwechselnden zweiten Datenspalten 315 geschaltet sind, die entgegengesetzt jeweils auf entweder einen Rmin- oder einen Rmax-Zustand programmierbar sind. Die nicht flüchtigen magnetoresistiven Elemente 313 in den ersten Datenspalten 314 sind jeweils direkt, ohne Isolationsvorrichtungen zu enthalten, an einem Ende an eine der Spaltenbitleitungen BL₀ bis BL₃ und an dem anderen Ende an eine Ziffernleitung von einer Mehrzahl von Ziffernleitungen DL₀ bis DL₃ angeschlossen. Die nicht flüchtigen Elemente 313 in den zweiten Datenspalten 315 sind jeweils direkt, ohne Isolationsvorrichtungen zu enthalten, an einem Ende an eine der Spaltenbitleitungen BL_0p bis BL_3p und an dem anderen Ende an eine Ziffernleitung von der Mehrzahl von Ziffernleitungen DL₀ bis DL₃ angeschlossen.
Die oberen Enden der Bitleitungen BL₀ bis BL₃ sind durch eine Spaltenbetriebsartauswahltransistorschaltung 302 an einen ersten bidirektionalen Strom-Source/Sink 303 angeschlossen. Die oberen Enden der Bitleitungen BL_0p bis BL_3p sind durch die Spaltenbetriebsartauswahltransistorschaltung 302 an einen zweiten bidirektionalen Strom-Source/Sink 304 angeschlossen. Die bidirektionalen Strom-Source/Sinks 303 und 304 werden aktiviert, um zu bewirken, dass entgegengesetzte Daten in den Spalten 314 und 315 gespeichert werden. Alle die Transistoren in der Schaltung 302 sind geschaltet, um durch ein Lese- oder Programmier-(WE)-Signal aktiviert zu werden. In dieser Ausführungsform, ist die Schaltung in der Programmierbetriebsart, wenn WE eine logische Null ist, und in der Lesebetriebsart, wenn WE eine logische Eins ist.
Die entgegengesetzten Enden der Bitleitungen BL₀ bis BL₃ und BL_0p bis BL_3p sind durch eine Gruppe von Stromtransportern 305 an eine Spaltenauswahltransistorschaltung 306 angeschlossen. Die Schaltung 306 schließt einen ausgewählten Stromtransporter in der Gruppe 305 und seine verknüpfte Datenbitleitung BL₀ bis BL₃ an einen Eingang eines Differentialverstärkers 320 und einen angrenzenden Stromtrans porter in der Gruppe 305 und seine verknüpfte Datenbitleitung BL_0p bis BL_3p an den anderen Eingang des Differentialverstärkers 320 an. Somit wird eine in einem ausgewählten Stromtransporter in der Gruppe 305 erzeugte Spannung (durch ein ausgewähltes magnetoresistives Element 313, das an eine Bitleitung BL₀ bis BL₃ angeschlossen ist) mit einer Spannung verglichen, die in einem angrenzenden oder verknüpften Stromtransporter in der Gruppe 305 erzeugt wird (durch ein ausgewähltes magnetoresistives Element 313, das an eine Bitleitung BL_0p bis BL_3p angeschlossen ist). Stromtransporter, die an zwei angrenzende Bitleitungen angeschlossen sind, verfügen über die selbe Vorspannung/Klemmspannung (V₁) und als ein Ergebnis werden alle Datenleitungen an die selbe Spannung geklemmt.
Hier sollte wieder im Besonderen beachtet werden, dass die Stromtransporter in der Stromtransportergruppe 305 direkt an die Enden der Bitleitungen BL₀ bis BL₃ und BL_0p angeschlossen sind und die Spaltenauswahltransistoren in der Spaltenauswahltransistorschaltung 306 die Ausgänge der Stromtransporter an den Differentialverstärker 320 anschließen. Diese spezifische Anordnung lässt zu, dass alle von den Datenstromtransportern, die mit den Bitleitungen BL₀ bis BL₃ verknüpft sind, an die selbe Spannung geklemmt werden und alle von den Datenstromtransportern, die mit den Bitleitungen BL_0p bis BL_3p verknüpft sind, an die selbe Spannung geklemmt werden, wodurch Kriechschaltungen zwischen Datenstromtransportern verringert oder entfernt werden, um Leckströme erheblich zu verringern.
Eine Gruppe von Paaren von Programmauswahltransistoren 312 ist zwischen die Bitleitungen BL₀ bis BL₃ beziehungsweise BL_0p und BL_3p und einen bidirektionalen Strom- Source/Sink 313 und 314 geschaltet. Die Transistoren in der Gruppe 312 schließen jede Bitleitung BL₀ bis BL₃ und ihre angrenzenden, oder verknüpften, Bitleitungen BL_0p bis BL_3p an ein Paar von bidirektionalen Strom-Source/Sinks 313 und 314 an. Während der Programmierbetriebsart wird ein Paar von Bitleitungen durch ein gleichzeitiges Aktivieren eines Paares von den Transistoren in der Gruppe 312 ausgewählt. Eine Steuerungs- oder Multiplex-Schaltung, ähnlich der in 10 dargestellten, wird eingezogen, um die Spaltenauswahlsignale zur Verfügung zu stellen.
Wie in 12 dargestellt, ist das rechte Ende der Ziffernleitungen DL₀ bis DL₃ durch eine Ziffernleitungsauswahlschaltung 317 an eine Treiberschaltung 316 angeschlossen. Die Treiberschaltung 316 stellt durch das Array 310 während der Lesebetriebsart eine Lesespannung und während der Programmierbetriebsart einen Programmierstrom zur Verfügung. Die entgegengesetzten Enden (linken Enden) der Ziffernleitungen DL₀ bis DL₃ sind während der Programmierbetriebsart durch eine Gruppe von Transistoren 318 an die Erde angeschlossen und während der Lesebetriebsart gelöst. Somit fließt zwischen dem Treiber 316 und der Erde ein Programmierstrom durch die Ziffernleitungen DL₀ bis DL₃. Während der Lesebetriebsart fließt zwischen dem Treiber 316 und den Stromtransportern in der Gruppe 305 ein Lesestrom durch ein ausgewähltes Paar des magnetoresistiven Datenelement 313.
Weil das Ausgangssignal von dem Differentialverstärker 320 von einem Paar von entgegengesetzten Zustandsdatensignalen erzeugt wird (zwei magnetoresistive Elemente in entgegengesetzten Zuständen), ist das resultierende Ausgangssignal das Doppelte des Ausgangssignals, das von einem ein zelnen magnetoresistiven Element erzeugt wird. Somit hat die vorliegende Ausführungsform einen schnelleren Lesezugriff auf Kosten eines Arrays von magnetoresistiven Elementen mit einer doppelten Größe, obwohl es noch immer im Allgemeinen kleiner hergestellt werden kann, als ein Array, das Isolationsvorrichtungen benötigt.
Somit werden mehrere Ausführungsformen der Architektur eines magnetoresistiven Schreib-/Lesespeichers ohne Isolationsvorrichtungen offenbart. In Ausführungsformen, die Mittelpunktgeneratoren in den Referenzspalten verwenden, bestehen die Referenzspalten im Allgemeinen aus n/2 Mittelpunktgeneratorzellen, wobei n die Zahl von Speicherzellen in jeder Datenspalte ist. Außerdem ist die Anordnung eines Mittelpunktgenerators in jeder Referenzspalte so, dass jeder Mittelpunktgenerator den Bereich besetzt, der durch vier magnetoresistive Elemente benötigt wird.
In allen von den verschiedenen Ausführungsformen wird ein Speicher im Allgemeinen auf einem einzelnen Substrat hergestellt (zum Beispiel einem Halbleiterchip oder dergleichen) und die magnetoresistiven Elemente werden in Zeilen und Spalten in einem regelmäßigen Muster angeordnet. Weiter sind die magnetoresistiven Elemente von der Mehrzahl von Datenspalten und die magnetoresistiven Elemente von der Mehrzahl von Referenz- oder verknüpften Spalten im Allgemeinen ähnlich. Ein sehr wichtiger Aspekt der Referenzspalten in den verschiedenen Ausführungsformen, die Referenzspalten mit Mittelpunktgeneratoren umfassen, besteht darin, dass sie hinsichtlich ihrer Kapazität den angrenzenden Datenspalten sehr ähnlich sind. Als ein Ergebnis zeigen alle zeitabhängigen Signale in den Daten- und Referenzspalten eine sehr ähnliche Spurgenauigkeit, was in einer Hochge schwindigkeitsleseverarbeitung resultiert. Somit werden neue und verbesserte MRAM-Architekturen ohne Isolationsvorrichtungen offenbart und beschrieben, die die Herstellung und die Größe der Architektur eines Schreib-/Lesespeichers sehr verbessern.
Obwohl wir spezifische Ausführungsformen der vorliegenden Erfindung gezeigt und beschrieben haben, kommen dem Fachmann auf dem Gebiet weitere Modifizierungen und Verbesserungen in den Sinn. Wir möchten daher, dass klar ist, dass diese Erfindung nicht auf die gezeigten besonderen Formen beschränkt ist, und die angehängten Ansprüche sollen alle Modifizierungen umfassen, die nicht von dem Umfang dieser Erfindung abweichen.

Claims

Architektur eines magnetoresistiven Schreib-/Lesespeichers (10, 210, 310) ohne Isolationsvorrichtungen, gekennzeichnet durch: eine Mehrzahl von Datenspalten, die jeweils eine verknüpfte Spaltenbitleitung umfassen, und eine Mehrzahl getrennt angeordneter Ziffernleitungen; wobei die Mehrzahl von Datenspalten jeweils eine erste Mehrzahl nicht flüchtiger magnetoresistiver Elemente (13, 213, 313) umfasst, die jeweils auf entweder einen Rmax- oder einen Rmin-Zustand programmierbar sind, die geschaltet sind, um darin gespeicherte Informationen zu enthalten, wobei die erste Mehrzahl nicht flüchtiger magnetoresistiver Elemente in jeder der Datenspalten an einem Ende an die verknüpfte Spaltenbitleitung und an einem anderen Ende, ein jedes, an eine Ziffernleitung der Mehrzahl von Ziffernleitungen angeschlossen ist; eine Referenzspalte (12, 212), die eine zweite Mehrzahl nicht flüchtiger magnetoresistiver Elemente (13, 213, 313) umfasst, die an der Datenspalte angrenzend angeordnet sind, wobei die Referenzspalte über eine verknüpfte Referenzbitleitung verfügt, die an die zweite Mehrzahl nicht flüchtiger magnetoresistiver Elemente (16, 17, 18, 19, 60, 61, 62, 63, 105, 205, 305) gekoppelt ist; eine Mehrzahl von Datenstromtransportschaltkreisen, von denen jeder an jede der verknüpften Spaltenbitleitungen gekoppelt ist, wobei jede Datenstromtransportschaltung über einen Ausgangsanschluss verfügt; eine Referenzstromtransportschaltung (20, 64, 105, 205, 305), die an die Referenzbitleitung gekoppelt ist und über einen Ausgangsanschluss verfügt; einen Differentialverstärker (110, 120, 320), der über erste und zweite Eingänge verfügt; und einen Auswahlschaltkreis (106, 206, 306), der, zum differentiellen Vergleichen einer von der Referenzstromtransportschaltung erzeugten Datenspannung und Bereitstellen eines Datenausgangssignals, den Ausgangsanschluss einer ausgewählten von der Mehrzahl von Datenstromtransportschaltkreisen an den ersten Eingang des Differentialverstärkers und den Ausgangsanschluss der Referenzstromtransportschaltung an den zweiten Eingang des Differentialverstärkers koppelt.
Architektur eines magnetoresistiven Schreib-/Lesespeichers ohne Isolationsvorrichtungen gemäß Anspruch 1, wobei jedes nicht flüchtige magnetoresistive Element der Datenspalte eine magnetische Tunnelverbindung umfasst.
Architektur eines magnetoresistiven Schreib-/Lesespeichers ohne Isolationsvorrichtungen gemäß Anspruch 1, wobei die Referenzspalte einen Mittelpunkterzeuger (14, 15) umfasst, der an der Datenspalte angrenzend angeordnet ist, wobei der Mittelpunkterzeuger eine Mehrzahl nicht flüchtiger magnetoresistiver Elemente (45, 46, 48, 49) umfasst, von denen jedes über einen Rmax- und einen Rmin-Zustand verfügt und jedes auf einen von Rmax und Rmin eingestellt wird, und die Mehrzahl nicht flüchtiger magnetoresistiver Elemente zusammengeschaltet sind, um einen Gesamtwiderstand von einem Mittelpunktwiderstand zwischen Rmax und Rmin zur Verfügung zu stellen.
Architektur eines magnetoresistiven Schreib-/Lesespeichers ohne Isolationsvorrichtungen gemäß Anspruch 1, die weiterhin eine zweite Mehrzahl getrennt angeordneter Ziffernleitungen umfasst, wobei jedes der nicht flüchtigen magnetoresistiven Elemente an einem Ende an die verknüpfte Referenzbitleitung und an einem anderen Ende, ein jedes, an die Ziffernleitung der zweiten Mehrzahl von Ziffernleitungen angeschlossen ist.
Architektur eines magnetoresistiven Schreib-/Lesespeichers ohne Isolationsvorrichtungen gemäß Anspruch 1, die weiterhin eine Mehrzahl von Referenzspalten umfasst, von denen jede eine verknüpfte Referenzbitleitung und eine zweite Mehrzahl nicht flüchtiger magnetoresistiver Elemente umfasst, die an sie angeschlossen sind, wobei jede Referenzspalte der Mehrzahl von Referenzspalten ein Gegenpaar mit einer verknüpften Datenspalte der Mehrzahl von Datenspalten bildet und der Auswahlschaltkreis ausgewählte Gegenpaare an den Differentialverstärker koppelt.
Architektur eines magnetoresistiven Schreib-/Lesespeichers ohne Isolationsvorrichtungen gemäß Anspruch 1, wobei die Mehrzahl von Datenspalten und die Referenzspalte an eine gemeinsame Spannung geklemmt werden.