DE60009431T2

DE60009431T2 - Magnetische Speicheranordnung

Info

Publication number: DE60009431T2
Application number: DE60009431T
Authority: DE
Inventors: Kentaro 1-1-1 Shibaura Nakajima; Koichiro 1-1-1 Shibaura Inomata; Yoshiaki 1-1-1 Shibaura Saito; Masayuki 1-1-1 Shibaura Sagoi
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-12-16
Filing date: 2000-12-15
Publication date: 2004-09-09
Anticipated expiration: 2020-12-16
Also published as: EP1109170A2; DE60009431D1; US6473336B2; US20020006058A1; EP1109170A3; EP1109170B1

Description

Die vorliegende Erfindung betrifft ein Informationsaufzeichnungsverfahren unter Verwendung eines ferromagnetischen Materials, insbesondere eine Magnetspeichervorrichtung, die einen magnetischen Tunnelübergang verwendet.
Ein magnetischer Schreib-/Lesespeicher (im folgenden als MRAM abgekürzt) ist eine Art von Festkörperspeicher, der Datensatzinformation zu beliebigem Zeitpunkt überschreiben, halten und auslesen kann, unter Verwendung einer Magnetisierungsrichtung des ferromagnetischen Materials als Informationsaufzeichnungsmedium. Dieser MRAM zeichnet Information mittels entsprechender binär codierter Information "1" und "0" auf, bei der die Magnetisierungsrichtung des ferromatnetischen Materials parallel zu oder anti-parallel zu einer Bezugsrichtung ist.
Aufzeichnungsinformation wird durch ein Ändern der Magnetisierungsrichtung des ferromagnetischen Materials jeder Zelle mittels eines magnetischen Felds geschrieben, das erzeugt wird, indem ein Strom einer Schreibleitung zugeführt wird, die in Kreuzstreifenform angeordnet ist. Der Energieverbrauch während eines Speicherns ist im wesentlichen Null.
Gespeicherte Information wird unter Verwendung eines Phänomens ausgelesen, bei dem der elektrische Widerstand einer Speicherzelle sich ändert, in Abhängigkeit von einem relativen Winkel zwischen der Magnetisierungsrichtung des die Zelle konfigurierenden ferromagnetischen Materials und einer Richtung eines Abtaststroms, oder in Abhängigkeit von einem relativen Winkel einer Magnetisierung zwischen einer Vielzahl von ferromagnetischen Schichten, dem sogenannten Magnetoresistanzeffekt.
Der MRAM weist im Vergleich mit einem bekannten Halbleiterspeicher die folgenden Vorteile auf.

(a) Vollständige Nicht-Volatilität. 10¹⁵ oder mehr Ausdauerzyklen sind möglich.
(b) Nicht zerstörendes Auslesen ist möglich, und eine Auffrischoperation ist nicht erforderlich, was es möglich macht, einen Auslesezyklus zu reduzieren.
(c) Die Dauerhaftigkeit hinsichtlich einer Strahlung ist im Vergleich mit einer Speicherzelle vom Ladungsspeichertyp hoch.

Es wird erwartet, dass ein Integrationsgrad pro Einheitsfläche für ein MRAM und die Schreib- und Auslesezeiten ungefähr gleich zu denen des DRAM sind. Daher wird weiter erwartet, dass das MRAM unter Verwendung signifikanter nicht-flüchtiger Charakteristiken auf eine externe Speichervorrichtung für ein tragbares digitales Audiogerät angewendet wird, eine drahtlose IC-Karte, und einen mobilen Personal Computer (PC).
In einem MRAM mit einer Aufzeichnungskapazität von 1 Mb, was momentan für praktische Verwendung diskutiert wird, wird eine Giant Magnetoresistanz (im folgenden als GMR-Effekt abgekürzt) für ein Auslesen aufgezeichneter Information verwendet.
Yamane H et al "Differential Type Giant Magnetoresistive Memory Using Spin-Valve Film With A Nio Pinning Layer", Journal of Applied Physics, American Institute of Physics, New York, US, vol. 83, no. 9, 1 May 1998, Seiten 4862–4868 beschreibt eine GMR-Speichervorrichtung differenziellen Typs, die zwei benachbart angeordnete Speicherelemente enthält.
JP 05 101683 A offenbart eine Ein-Bit-Zweitransistor Zweispeicherzellenkonfiguration.
EP A 0 959 475 offenbart einen geschichteten Dünnfilmspeicher, in dem aufgezeichnete Information unter Verwendung eines GMR-Effekts reproduziert wird.
Die US A 5 940 319 offenbart eine magnetische RAM-Vorrichtung mit einer auf einem Substrat integrierten Steuerschaltung, die mit einem Magnetspeicherelement über Zahlenleitung und Bitleitungen verbunden ist.
Ein weiteres Beispiel einer solchen MRAM-Zelle unter Verwendung eines Elements mit dem GMR-Effekt (im folgenden als das GMR-Element bezeichnet), ist in IEEE Trans. Mag., 33, 3289 (1997) beschrieben.
Ein Wert des GMR-Effekts des dreifach geschichteten Films, bestehend aus einem nicht-koppelnden NiFe/Cu/Co ist ungefähr 6% bis 8%. Beispielsweise wird bei der vorhergehend genannten MRAM-Zelle mit der PseudoSpin-Valve-Struktur die Verteilung der Magnetrichtung während eines Auslesens von aufgezeichneter Information gesteuert, während Widerstandsänderung von 5% oder mehr tatsächlich erreicht wird. Allgemein ist der Schichtwiderstand des GMR-Elements ungefähr einige 10 Ω/μm². Daher ist auch in dem Fall, in dem der Schichtwiderstand von 100 Ω/μm² und die Widerstandsänderungsrate von 5% angenommen wird, das für einen Abtaststrom von 10 mA relevante Ausgangssignal lediglich 5 mV. Gegenwärtig ist bei einem Feldeffekttransistor vom MOS-Typ, der für die Praxisverwendung verfügbar ist, der Wert eines Source/Drainstroms Ids proportional zu einem Verhältnis zwischen einer Kanalweite W und einer Kanallänge L, und der Wert des Ids ist ungefähr 1 mA, wenn W = 3,3 μm und L = 1 μm. Daher ist der Wert des Abtaststroms von 10 mA, der hier verwendet wird, höchst relevant für einen Transistor mit Sub-Micron-Ausdehnungen.
Um dieses Problem zu lösen, wird in der MRAM-Zelle mit dem GMR-Element ein Verfahren angewendet, bei dem eine Vielzahl von GMR-Elementen in Serie verbunden wird, und dann eine Datenlage konfiguriert wird (beispielsweise nehme man Bezug auf IEEE Trans. Comp. Pac. Manu. Tech. pt. A, 17, 373 (1994). Falls jedoch die Speicherzellen in Serie verbunden sind, gibt es einen Nachteil darin, dass die Energieverbrauchseffizienz während eines Auslesens stark verringert ist.
Um diese Probleme zu lösen, wird ein Ansatz vorgeschlagen, einen ferromagnetischen Tunneleffekt (Tunnelmagnetoresistanz: im folgenden als TMR-Effekt abgekürzt) zu verwenden, anstelle des GMR-Effekts. Ein den TMR-Effekt verwendendes Element (im folgenden als TMR-Element abgekürzt) besteht hauptsächlich aus einem Dreischichtfilm aus einer ferromagnetischen Lage 1, einer isolierenden Lage, und einer ferromagnetischen Lage 2, und ein Strom wird durch die Isolierbarriere getunnelt. Der Tunnelwiderstandswert ändert sich proportional zu einem Kosinus eines relativen Magnetisierungswinkels beider ferromagnetischen Metallschichten, und ein Maximalwert wird in dem Fall erzielt, in dem eine Magnetisierung anti-parallel zur anderen ist.
Beispielsweise wird bei einem Tunnelübergang von NiFe/Co/Al₂O₃/Co/NiFe ein Magnetoresistantzverhältnis, das in einem niedermagnetischen Feld von 500e oder weniger 25% überschreitet, festgestellt (man nehme beispielsweise auf IEEE Trans. Mag., 33, 3553 (1997) Bezug). Der Zellenwiderstandswert des TMR-Elements ist typischerweise zwischen 10⁴ Ohm und 10⁶ Ω pro Übergangsbereich (μm²). Unter der Annahme dass der Widerstandswert 10 kΩ ist und das Magnetoresistanzverhältnis in einer Zelle von 1 μm² 25% ist, wird daher ein Zellenauslesesignal von 25 mV in einem Abtaststrom von 10 μA erzielt.
In einer MRAM-Zellenanordnung mit dem TMR-Element ist eine Vielzahl von TMR-Elementen parallel auf einer Datenleitung verbunden. Die folgenden detaillierten Strukturen werden übernommen.

(1) Eine Struktur, bei der ein Auswahlhalbleiterelement in Serie bei jedem TMR-Element bereitgestellt ist;
(2) eine Struktur, bei der ein Auswahltransistor für jede Datenleitung bereitgestellt ist, wobei eine Vielzahl von TMR-Elementen parallel angeschlossen ist; und
(3) eine Struktur, bei der eine Vielzahl von TMR-Elementen in einer Matrix angeordnet ist, und ein Auswahltransistor für jede Zeilendatenleitung oder jede Spaltendatenleitung bereitgestellt ist (nehme man beispielsweise Bezug auf J. Appl. Phys., 81.3758 (1997)).

Unter diesen Strukturen hat die Struktur (1) die besten Charakteristiken hinsichtlich einer Engergieverbrauchseffizienz während einem Zellenausgangsspannungsauslesen.
Bei der MRAM-Zellenanordnung mit der Struktur nach (1) ist es jedoch erforderlich, einen Strom während einem Auslesen eines Halbleiterelements zuzuführen, das mit dem TMR-Element verbunden ist. Als ein Halbleiterelement werden verwendet: ein Transistor vom MOS Typ; ein Diodenelement, das den Transistor verwendet; und ein Diodenelement mit einem pn-Übergang oder Schottky-Übergang. Falls eine Streuung von Charakteristiken dieser Halbleiterelemente auftritt, kann daher ein durch eine solche Streuung bewirktes Rauschen nicht ignoriert werden.
Im Falle eines MOS Transistors erreicht ein Spannungsabfall zwischen einem Source und einem Drain 100 mV oder mehr in einem Maß von 0,25 μm. Das heißt, falls eine Streuung von 10% hinsichtlich Charakteristiken bei einem Halbleiterelement existiert, wird durch solch eine Streuung ein Rauschen von 10 mV oder mehr erzeugt. Zusätzlich wird unter Berücksichtigung eines in einer Peripherieschaltung erzeugten Rauschens, wie beispielsweise mit einer Datenleitung verbundenes Rauschen oder Rauschen aufgrund einer Streuung der Charakteristiken beim Abtastverstärker, der Rauschpegel größer als 10 mV. Bei einer Stromzellenausgangsspannung von ungefähr 20 mV bis 30 mV kann nur ein Signal-zu-Rauschverhältnis von einigen Decibels erzeugt werden.
Um das Signal-zu-Rauschverhältnis zu verbessern, wird bei einer bekannten MRAM-Zellenanordnung oft ein Verfahren verwendet zum Vergleichen einer Ausgangsspannung V einer ausgewählten einzelnen Speicherzelle mit einem Bezug V_REF, wobei eine differenzielle Spannung V_sig dazwischen differenziell verstärkt wird. Eine erste Aufgabe davon ist es, ein in einem Datenleitungspaar, mit der eine Speicherzelle verbunden ist, erzeugtes Rauschen zu eliminieren, und eine zweite Aufgabe davon ist es, einen Offset (Versatz) einer Zellenausgangsspannung V_sig aufgrund einer Streuung von Charakteristiken des Halbleiterelements zum Ansteuern der Abtastleitung oder Auswählen einer Zelle zu eliminieren. Als eine Schaltung zum Erzeugen der Referenzspannung V_REF wird eine Schaltung unter Verwendung des Halbleiterelements oder einer Dummyzelle verwendet. Bei diesem Verfahren sind jedoch die ausgewählte Speicherzelle und die Schaltung zum Erzeugen der Referenzspannung mit deren jeweiligen Zellenauswahlhalbleiterelementen verbunden, was es unmöglich macht, einen Offset der Zellenausgangsspannung V aufgrund einer Streuung von Charakteristiken des Halbleiterelements vollständig zu eliminieren.
Weiter ist im Stand der Technik allgemein die Referenzspannung V_REF als eine Zwischenspannung zwischen Ausgangsspannungen V_F und V_AF definiert, was einer Zelleninformation "1" und "0" entspricht. Beispielsweise können im Falle einer Stromabtastung oder Spannungserfassung, unter der Annahme, dass der Abtaststromwert als I_S definiert ist, der Widerstandswert des des für eine Zelle verwendeten TMR-Elements als R definiert ist, und das Magnetoresistanzänderungsverhältnis ist als MR definiert ist, V_F und V_AF wie folgt erhalten werden. VF = R(1 – MR/2) × IS (1) VAF = R(1 – MR/2) × IS (2)
Unter der Annahme, dass die Referenzspannung als eine Zwischenspannung zwischen V_F und V_AF definiert ist, ist die an einem Abtastverstärker eingegebene differenzielle Spannung wie folgt. Vsig = R × MR × IS/2 (3)
Ein Faktor von 2 im Nenner rührt daher, dass die Referenzspannung V_REF auf die Zwischenspannung eingestellt ist. Im Falle einer Spannungsabtastung und Stromerfassung, unter der Annahme, dass eine Biasspannung als V_bias definiert ist, und ein Erfassungslastwiderstand als R_L definiert ist, können auf ähnliche Weise die folgenden Gleichungen erlangt werden. VF – Vbias × RL/R(1 – MR/2) (4) VAF – Vbias × RL/[R(1 + MR/2)] (5) Vsig – Vbias × RL/R × MR/2 (6)
Beim Ableitevorgang der Gleichung (6) ist die Tatsache berücksichtigt, dass MR 2 << 1 ist.
Daher kann im Stand der Technik nur die Hälfte des Magnetoresistanzverhältnisses des TMR-Elements genutzt werden.
Um diese Probleme zu lösen gibt es beispielsweise ein Verfahren zur Anwendung eines Magnetfelds während eines Auslesens unter Verwendung eines TMR-Elements, bei dem eine ferromagnetische Schicht 1 und eine ferromagnetische Schicht 2 miteinander ferromagnetisch oder anti-ferromagnetisch gekoppelt sind (beispielsweise nehme man Bezug auf das US Patent Nr. 5 734 606). Dieses Verfahren ist jedoch nicht für eine Anwendung auf eine handgehaltene Vorrichtung geeignet, da ein Energieverbrauch während eines Auslesens sich erhöht.
Zusätzlich wird ein Verfahren zum Anordnen von zwei Transistoren für jeweilige von zwei TMR-Elementen offenbart, wodurch eine Speicherzelle konfiguriert wird (man nehme beispielsweise Bezug auf ISSCC 2000 Digest paper TA7.2). Bei diesem Verfahren wird ein Schreiben durchgeführt, während die Magnetisierungsrichtungen der Aufzeichnungsschichten von zwei TMR-Elementen immer anti-parallel zueinander sind. Das heißt, es wird ein komplementäres Einschreiben verwendet, bei der eine Magnetisierungskonfiguration eines der Elemente einen anti-parallelen Zustand eingeht, und die Magnetisierung des anderen einen parallelen Zustand eingeht. Bei diesem Verfahren werden Ausgaben dieser zwei Elemente differenziell verstärkt, wodurch ein Rauschen gleicher Phase eliminiert wird, und das Signal-zu-Rauschverhältnis verbessert wird. Es besteht jedoch ein Problem darin, dass sich aufgrund der zwei für eine Zelle verwendeten Auswahltransistoren ein Zellenbereich vergrößert und der Integrationsgrad verringert ist.
Wie oben erläutert, wird ein TMR-Element auf eine Speicherzelle angewendet, wodurch eine Reduktion des Abtaststroms während eines Auslesens und gleichzeitig eine Erhöhung des Zellenausgangssignals erzielt werden kann, was es möglich macht, ein MRAM mit höherer Dichte als ein MRAM bereitzustellen, das einen herkömmlicher Weise verwendeten GMR-Effekt anwendet. Falls jedoch das TMR-Element für eine Speicherzelle verwendet wird, ist die Zellenausgangsspannung ungefähr einige zehn mV. Hinsichtlich der Größe eines durch Streuung der Charakteristiken von Halbleiterelementen zum Ansteuern einer Abtastleitung oder Auswählen einer Zelle bewirkten Rauschens, oder der Größe von durch eine Datenleitung und eine Peripherieschaltung hervorgerufenen Rauschens wird momentan jedoch kein ausreichendes Signal-zu-Rauschverhältnis erzielt. Um das Signal-zu-Rauschverhältnis zu verbessern, wird ein Verfahren vorgeschlagen, das ein Magnetfeld verwendet; und es gibt jedoch einen Nachteil darin, dass ein Energieverbrauch während eines Auslesens erhöht wird.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Magnetspeichervorrichtung bereitzustellen, die eine Zellenausgangsspannung während eines Auslesens vergrößern kann, und ein Signal-zu-Rauchverhältnis ohne Bewirken einer Erhöhung eines Energieverbrauchs während eines Auslesens verbessern kann, wobei die Magnetspeichervorrichtung mit einem niedrigen Energieverbrauch und Schnellleseeigenschaften kompatibel ist.
Die vorliegende Erfindung stellt eine Magnetspeichervorrichtung bereit, umfassend: ein Tunnelübergangselement, umfassend: einen Stapel einer ersten Pinschicht, deren Magnetisierungsrichtung darin eingeprägt ist, eine der ersten Pinschicht überlagerte erste Tunnelbarriere, einer ersten Magnetschicht, die der ersten Tunnelbarriere überlagert ist, und deren Magnetisierungsrichtungsänderungen von einem externen Magnetfeld abhängen, einer zweiten Magnetschicht, deren Magnetisierungsrichtungsänderungen von dem externen Magnetfeld abhängen, und einer nicht magnetischen leitfähigen Schicht, die zwischen die erste und zweite Magnetschicht gelagert ist, wobei Richtungen der magnetischen Momente der ersten und zweiten Magnetschicht im wesentlichen antiparallel zueinander sind; eine der zweiten Magnetschicht überlagerte zweite Tunnelbarriere, und eine der zweiten Tunnelbarriere überlagerte zweite Pinschicht; ein Halbleiterelement, elektrisch mit der ersten Magnetschicht und/oder der nicht magnetischen leitfähigen Schicht und/oder der zweiten Magnetschicht elektrisch verbunden ist; und eine Erfassungseinrichtung zum Erfassen einer Stromdifferenz zwischen einem über die erste Magnetschicht und die erste Pinschicht fließenden ersten Tunnelstrom und einem über die zweite Magnetschicht und die zweite Pinschicht fließenden zweiten Tunnelstrom oder einer Lastspannungsdifferenz in einem differenziellen Verfahren.
Die vorliegende Erfindung liefert weiter eine Magnetspeichervorrichtung, umfassend: eine Magnetspeicherzellenanordnung mit einer Vielzahl von unterteilten Speicherzellenanordnungen, wobei jede der unterteilten Speicherzellenanordnungen eine Vielzahl von Magnetspeicherzellen umfasst, parallel zueinander angeordnete erste und zweite subsidiäre Datenleitungen, eine Vielzahl von die erste und/oder zweite subsidiäre Datenleitung kreuzende Vielzahl von Wortleitungen, und wobei eine entsprechende eine einer Vielzahl von Bitleitungen parallel zur ersten und zweiten subsidiären Datenleitung angeordnet ist, wobei jede der Magnetspeicherzellen einen ersten und einen zweiten Tunnelübergangsabschnitt umfasst, und ein Zellenauswahlhalbleiterelement, wobei der erste und der zweite Tunnelübergangsabschnitt einen Stapel einer ersten Pinschicht und einer Aufzeichnungsschicht, in der Magnetisierungsrichtungsänderungen von einem externen Magnetisierungsfeld abhängen, umfasst, wobei der erste Tunnelübergangsabschnitt ein erstes Ende und ein zweites Ende aufweist, einander in der Stapelrichtung gegenüberliegend, wobei der zweite Tunnelübergangsabschnitt ein drittes Ende und ein viertes Ende aufweist, einander in der Stapelrichtung gegenüberliegend, wobei das erste Ende des ersten Tunnelübergangsabschnitts mit der ersten subsidiären Datenleitung verbunden ist, das dritte Ende des zweiten Tunnelübergangsabschnitts mit der zweiten subsidiären Datenleitung verbunden ist, wobei das zweite Ende des ersten Tunnelübergangsabschnitts und das vierte Ende des zweiten Tunnelübergangsabschnitts miteinander verbunden sind, und mit einer entsprechenden der subsidiären Bitleitungen, und wobei das Zellenauswahlhalbleiterelement die subsidiäre Bitleitung mit einer der Bitleitungen verbindet.
Es wird hier eine Magnetspeicherzellenvorrichtung beschrieben, umfassend eine Vielzahl von Tunnelübergangsabschnitten, die eine Pinschicht mit einer darin eingeprägten Magnetisierungsrichtung und eine Aufzeichnungsschicht mit ihrer Magnetisierungsrichtung von einem externen Magnetfeld abhängend stapelt und die einen einzelnen oder einen doppelten oder mehr Tunnelübergänge konfiguriert, wobei eine Speicherzelle, die eine Informationsaufzeichnungseinheit darstellt, aus zwei Tunnelübergangsabschnitten (erstes und zweites TMR-Element) besteht, wobei ein erstes Ende in der Stapelrichtung des ersten und des zweiten TMR-Elements mit einer jeden der Datenleitungen verbunden ist, und wobei ein zweites Ende mit einer Bitleitung über das gleiche Zellenauswahlhalbleiterelement verbunden ist.
Zusätzlich wird hier eine Magnetspeicherzellenvorrichtung beschrieben, umfassend eine Vielzahl von Tunnelübergangsabschnitten, die eine Pinschicht mit einer darin eingeprägten Magnetisierungsrichtung und eine Aufzeichnungsschicht mit einer von einem externen Magnetfeld abhängenden Magnetisierungsrichtung stapelt, und die einzelne oder Multi-Tunnelübergänge verwirklicht, wobei die Magnetspeicherzellenanordnung in eine Vielzahl von unterteilten Zellenanordnungen aufgeteilt ist, und wobei jede aufgeteilte Zellenanordnung aus einer ersten und zweiten Datenleitung besteht, die parallel zueinander angeordnet sind, einer Vielzahl von diese Datenleitungen kreuzenden Wortleitungen, eine parallel zu den Datenleitungen laufende Bitleitung, und eine Vielzahl von Magnetspeicherzellen. Die Magnetspeicherzelle besteht aus zwei Tunnelübergangsabschnitten (einem ersten und einem zweiten TMR-Element), wobei die ersten Enden des ersten und zweiten TMR-Elements in der Stapelrichtung mit der ersten beziehungsweise zweiten Datenleitung verbunden sind, und wobei die zweiten Enden mit der gleichen Bitleitung über das gleiche Zellenauswahlhalbleiterelement verbunden sind.
Darüber hinaus wird hier eine Magnetspeicherzellenvorrichtung beschrieben, umfassend, eine Vielzahl von Tunnelübergangsabschnitten, die eine Pinschicht mit einer darin eingeprägten Magnetisierungsrichtung und eine Aufzeichnungsschicht mit einer von einem externen Magnetfeld abhängenden Magnetisierungsrichtung stapelt, und die einzelne oder doppelte oder Mehrtunnelübergänge verwirklicht, wobei die Magnetspeicherzellenanordnung in eine Vielzahl von unterteilten Zellenanordnungen aufgeteilt ist, wobei jede unterteilte Zellenanordnung aus einer ersten und zweiten subsidiären Datenleitung besteht, die parallel zueinander angeordnet sind, einer Vielzahl von Wortleitungen, die diese subsidiären Datenleitungen kreuzen, und einer subsidiären Bitleitung, die parallel zu den subsidiären Datenleitungen verläuft, und einer Vielzahl von Magnetspeicherzellen. Die Magnetspeicherzelle besteht aus zwei Tunnelübergangsabschnitten (erstes und zweites TMR-Element). Die ersten Enden des ersten und zweiten TMR-Elements in der Stapelrichtung sind mit der ersten beziehungsweise zweiten subsidiären Datenleitung verbunden. Die zweiten Enden sind mit der gleichen subsidiären Bitleitung über das gleiche Zellenauswahlhalbleiterelement verbunden. Die erste und zweite subsidiäre Datenleitung und eine subsidiäre Bitleitung sind mit der ersten und zweiten Datenleitung beziehungsweise einer Bitleitung über einen Auswahltransistor verbunden.
Vorteilhafte Ausführungsbeispiele der vorliegenden Erfindung sind im folgenden dargestellt.

(1) Die Wiederstandswerte und das Magnetoresistanzverhältnis des ersten und zweiten Tunnelübergangsabschnitts sind im wesentlichen gleich zueinander, und die Magnetisierungskonfiguration der beiden Aufzeichnungsschichten der Tunnelübergangsabschnitte ist immer anti-parallel.
(2) Ein Ende eines jeden des ersten und zweiten TMR-Elements ist jeweils mit der ersten und zweiten Datenleitung verbunden, und das andere Ende ist mit einer Bitleitung über das Zellenauswahlhalbleitelement verbunden.
(3) Die gespeicherte Information wird ausgelesen durch einen Vergleich des Betrags von Strömen, die auf der ersten und zweiten Datenleitung fließen, wenn eine Potenzialdifferenz zwischen der ersten und zweiten Datenleitung und der Bitleitung angelegt wird. Zusätzlich wird die erste und die zweite Datenleitung auf gleichen Potenzialen gehalten.
(4) Die gespeicherte Information wird ausgelesen durch ein Vergleichen des Betrags einer Spannung, die auf einer Bitleitung auftritt, wenn eine Potenzialdifferenz zwischen der ersten und zweiten Datenleitung angelegt wird.
(5) Eine erste Schreibleitung ist an einem Ende in der Stapelrichtung des ersten TMR-Elements angeordnet, und eine zweite Schreibleitung ist an einem Ende in der Stapelrichtung des zweiten TMR-Elements angeordnet. Gemeinsame Schreibleitungen sind am ersten oder zweiten Ende des ersten TMR-Elements in der Stapelrichtung und an dem ersten oder zweiten Ende des zweiten TMR-Elements in der Stapelrichtung angeordnet. Diese gemeinsamen Schreibleitungen sind so konfiguriert, dass sie diagonal zu der Richtung liegen, in der ein Strom in der ersten Schreibleitung fließt, und der Richtung, in der ein Strom in der zweiten Schreibleitung fließt.
(6) Das erste und zweite TMR-Element sind in der gleichen Ebene angeordnet. Die erste und zweite Schreibleitung sind parallel zueinander in der gleichen Ebene angeordnet. Eine dritte Schreibleitung und die erste und die zweite Schreibleitung sind in einer weiteren Ebene, und sind so angeordnet, dass sie einander in der Umgebung des ersten und zweiten TMR-Elements kreuzen. Die erste und die zweite Schreibleitung ist jeweils mit der Außenwelt einer Speicherzellenanordnung an einem Ende verbunden.
(7) Das erste und zweite TMR-Element ist in vertikaler Richtung angeordnet, und die erste und zweite Schreibleitung ist parallel zur vertikalen Richtung angeordnet. Die dritte Schreibleitung und die erste und die zweite Schreibleitung sind parallel zu einander in der vertikalen Richtung in einer Ebene angeordnet. Die dritte Schreibleitung und die erste und zweite Schreibleitung sind in einer weiteren Ebene, und sind so angeordnet, dass sie einander in der Umgebung des ersten und zweiten TMR-Elements schneiden. Die erste und zweite Schreibleitung ist jeweils an einem Ende nach außerhalb der Speicherzellenanordnung verbunden.
(8) Ein Zellenauswahlhalbleiterelement ist ein Feldeffekttransistor vom MOS Typ, ein Diodenelement, das einen Feldeffekttransistor vom MOS Typ verwendet, oder ein Übergangstyp-Diodenelement, das einen pn-Übergang oder Schottky-Übergang verwendet.
(9) Die Anzahl von in einer subsidiären Zellenanordnung enthaltenen Speicherzellen ist 1000 oder weniger.

In der obig angeordneten Magnetspeichervorrichtung umfasst ein Verfahren zum Auslesen gespeicherter Information bezüglich einer Speicherzelle zum Ersten: Aktivieren eines Zellenauswahlhalbleiterelements in einem Niederimpedanzzustand während eines Auslesens; und Vergleichen des Betrags von Strömen, die in der ersten und zweiten Datenleitung fließen, wenn eine Potenzialdifferenz zwischen der ersten und zweiten Datenleitung und der Bitleitung angelegt wird. Die erste und zweite Datenleitung werden so eingestellt, dass sie auf dem gleichen Potenzial liegen. Auf diese Weise fließen in der ersten und zweiten Datenleitung Abtastströme, die von der Potenzialdifferenz und dem Widerstandswert eines jeden TMR-Elements abhängen. Die Widerstandswerte der TMR-Elemente unterscheiden sich voneinander in Abhängigkeit davon, ob ein relativer Winkel einer Magnetisierung zwischen der Pinschicht und der Speicherschicht des TMR-Elements parallel oder anti-parallel zueinander ist.
Vorzugsweise sind bei der Magnetspeichervorrichtung gemäß der vorliegenden Erfindung die Widerstandswerte und das Magnetoresistanzverhältnis der zwei TMR-Elemente gleich zueinander, und die Magnetisierungsrichtungen der jeweiligen Aufzeichnungsschichten sind anti-parallel zueinander. Daher ist unter der Annahme, dass die Potenzialdifferenz als V_bias definiert ist, der Widerstandswert des erstem TMR-Elements als R(1 – MR/2) definiert, und der Widerstandswert des zweiten TMR-Elements ist als R(1 + MR/2) definiert, wobei die Werte I₁ und I₂ der Abtastströme, die auf der ersten und zweiten Datenleitung fließen, wie folgt ausgedrückt sind. I1 – Vbias/R(1 – MR/2) (7) I2 – Vbias/R(1 + MR/2) (8)
Dabei wird eine Abtaststromdifferenz I_sig durch I_sig = V/R × MR erlangt, wobei ein größeres Differenzialsignal als im Stand der Technik erhalten werden kann. Eine Speicherzelle ist ein stromgesteuertes Element. Daher ist, falls eine Streuung eines Widerstands auftritt, wenn ein Zellenauswahlhalbleiter in Serie mit dem TMR-Element verbunden ist, die Folge eine Streuung der Ausgangssignale. Bei der vorliegenden Erfindung nutzen das erst und zweite TMR-Element das gleiche Zellenauswahlhalbleiterelement gemeinsam, was es möglich macht, eine Streuung aufgrund einer Streuung von Charakteristiken des Halbleiterelements vollständig zu eliminieren. Dieses ist ein großer Vorteil, den der Stand der Technik nicht aufweist.
Zusätzlich umfasst das obige Leseverfahren zum Zweiten: Aktivieren eines Zellenauswahlhalbleiterelements in einem Niederimpedanzzustand während eines Auslesens; und Vergleichen des Betrags einer Spannung, die auf der Bitleitung auftritt, wenn die Potenzialdifferenz zwischen der ersten und zweiten Datenleitung angelegt wird. Unter der Annahme, dass die Potenzialdifferenz zwischen der ersten und zweiten Datenleitung als V_bias definiert ist, ist der Widerstandswert des ersten TMR-Elements als R(1 – MR/2) definiert, und der Widerstandswert des zweiten TMR-Elements ist als R(1 + MR/2) definiert, und eine Potenzialdifferenz V zwischen der zweiten Datenleitung und der Bitleitung wird wie folgt erlangt. V = Vbias/2 × (1 + MR/2) (9)
Daher gilt, wenn die Referenzspannung V_REF eingestellt ist auf: VREF = Vbias/2 (10)dass die Signalspannung V_sig wie folgt erlangt wird. Vsig = Vbias/2 × MR/2 (11)
Bei diesem Leseverfahren können, obwohl die Änderung der Signalspannung kleiner als beim ersten Ausleseverfahren ist, da eine Referenzspannung verwendet wird, die folgenden vorteilhaften Effekte erzielt werden.

(1) Die Differenzialspannung hängt nicht von einem Stromwert ab, der durch ein TMR-Element fließt. Das heißt, auch in dem Fall, in dem die Anzahl von Speicherzellen in einer Speicherzellenanordnung sich ändert, und sich dann eine Impedanz zwischen einer Datenleitung ändert, wird die Ausgabe nicht beeinflusst.
(2) Eine Biasspannung wird durch zwei TMR-Elemente aufgeteilt, und somit kann die Reduktion des Magnetoresistanzverhältnisses in Abhängigkeit von der angelegten Spannung abgeschwächt werden.
(3) Auf einer Bitleitung fließt fast kein Strom und somit kann eine Streuung von Charakteristiken des Auswahlhalbleiterelements eliminiert werden.

Bei der Magnetspeichervorrichtung gemäß der vorliegenden Erfindung wird Speicherinformation in eine Speicherzelle eingeschrieben, indem ein Strom der ersten, zweiten und dritten Schreibleitung zugeführt wird. Während dieser Dauer wird der Wert eines Magnetfeldes so eingestellt, dass er dem Schaltfeld des TMR-Elements nur in einem Kreuzungsbereich für die erste, zweite und dritte Datenleitung überschreitet, wodurch eine Zellenauswahl während eines Schreibens erzielt werden kann.
In einem Ausführungsbeispiel der Magnetspeichervorrichtung gemäß der vorliegenden Erfindung ist die Richtung eines Stromes, der auf der am ersten TMR-Element angeordneten ersten Schreibleitung fließt, entgegen gerichtet der Richtung eins Stroms, der auf der am zweiten TMR-Element angeordneten zweiten Schreibleitungfließt. Das heißt, die Magnetisierungsrichtungen der Aufzeichnungsschichten des ersten und zweiten TMR-Elements, die Speicherzellen während eines Schreibbetriebs definieren, sind immer anti-parallel zueinander. Die Information "1" und "0" wird in Abhängigkeit davon unterschieden, ob ein relativer Winkel einer Magnetisierung zwischen einer Pinschicht des Elements und einer Speicherschicht parallel oder anti-parallel bezüglich dem ersten TMR-Element ist.
Es wird hierin eine Magnetspeichervorrichtung beschrieben, mit einem Tunnelübergangsabschnitt einschließlich einer Magnetspeicherschicht, gebildet aus einem Stapel einer ersten Pinschicht mit einer darin eingeprägten Magnetisierungsrichtung, einer ersten Tunnelbarriere, benachbart zur ersten Pinschicht, einer ersten Magnetschicht, die der ersten Pinschicht über eine erste Tunnelbarriere gegenüberliegt, und in der Magnetisierungsrichtungsänderungen von einem externen Magnetfeld abhängen, einer zweiten Magnetschicht, die mit der ersten Magnetschicht anti-ferromagnetisch gekoppelt ist, und in der Magnetisierungsrichtungsänderungen von dem externen Magnetfeld abhängen, und einer nicht magnetischen leitfähigen Schicht, die zwischen die erste und zweite Magnetschicht gelegt ist, zum anti-ferromagnetischen Koppeln zwischen der ersten und zweiten Magnetschicht, und einer zweiten Tunnelbarriere benachbart zur zweiten Magnetschicht, und einer zweiten Pinschicht, der zweiten Magnetschicht über die zweite Tunnelbarriere gegenüberliegend, und einem Erfassungsabschnitt, dazu angeordnet, eine Stromdifferenz zwischen einem über die erste Magnetschicht und die erste Pinschicht fließenden ersten Tunnelstrom und einem über die zweite Magnetschicht und die zweite Pinschicht fließenden zweiten Tunnelstrom zu erfassen, oder eine Spannungsdifferenz in einem differenziellen Verfahren.
Es wird hierin eine Magnetspeichervorrichtung beschrieben, umfassend, einen Tunnelübergangsabschnitt, mit: einer Magnetspeicherschicht, gebildet aus einem Stapel einer ersten Pinschicht mit einer darin eingeprägten Magnetisierungsrichtung, einer ersten Tunnelbarriere benachbart der ersten Pinschicht, einer ersten Magnetschicht, die via die erste Tunnelbarriere der ersten Pinschicht gegenüberliegt, und in der Magnetisierungsänderungen von einem externen Magnetfeld abhängen, einer zweiten Magnetschicht, die mit der ersten Magnetschicht anti-ferromagnetisch gekoppelt ist, und bei der Magnetisierungsrichtungen von dem externen Magnetfeld abhängen, und eine nicht magnetische leitfähige Schicht, die zwischen die erste und zweite Magnetschicht gelegt ist, zum anti-ferromagnetischen Koppeln zwischen der ersten und zweiten Magnetschicht, und einer zweiten Tunnelbarriere benachbart der zweiten Magnetschicht, und einer zweiten Pinschicht, der zweiten Magnetschicht via die zweite Tunnelbarriere gegenüberliegend, einer mit allen oder einer der ersten Magnetschicht, der nicht-magnetischer leitfähigen Schicht, und derzweiten Magnetschicht elektrisch gekoppelten Bitleitung, einer mit der ersten Pinschicht elektrisch gekoppelten ersten Datenleitung, und einer mit der zweiten Pinschicht elektrisch gekoppelten zweiten Datenleitung.
Diese Zusammenfassung der Erfindung beschreibt nicht notwendiger Weise alle Merkmale, so dass die Erfindung auch eine Sub-Kombination dieser beschriebenen Merkmale sein kann.
Die Erfindung ist in ihrer Gesamtheit besser mit der folgenden detaillierten Beschreibung zu verstehen, wenn diese in Verbindung mit den begleitenden Zeichnungen gesehen wird:
1 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung mit einer Magnetspeicherzellenanordnung gemäß einem ersten Ausführungsbeispiel;
2 zeigt eine Ansicht einer Änderung von Werten I₁ und I₂ von Strömen, die über Datenleitungen DL und /DL gemäß dem ersten Ausführungsbeispiel fließen;
3 zeigt in einem Diagramm Signalformen, wenn Aufzeichnungsinformation auf einer Vielzahl von Speicherzellen fortlaufend in Übereinstimmung mit dem ersten Ausführungsbeispiel ausgelesen wird;
4 zeigt in einem Diagramm die Äquivalenzschaltung, bei der ein Element außer einer Auswahlzelle als ein Kurzschlusswiderstand angenommen wird;
5 zeigt eine Ansicht des Simulationsergebnisses unter Verwendung der in 4 gezeigten Äquivalenzschaltung;
6 veranschaulicht schematisch in einer Ansicht die Anordnung eines TMR-Elements und einer Schreibleitung, die die Magnetspeicherzellenanordnung gemäß dem ersten Ausführungsbeispiel konfigurieren;
7 zeigt eine Ansicht einer Planarstruktur einer Speicherzelle, die für das erste Ausführungsbeispiel verwendet wird;
8A und 8B zeigen Ansichten von Querschnitten entlang der Linien 8A-8A und 8B-8B in der Speicherzellenstruktur von 7;
9A und 9B zeigen Ansichten von Querschnitten der Speicherzellenstruktur, wenn die Schreibleitung und die Datenleitungen alle zusammen verwendet werden;
10 veranschaulicht schematisch eine Ansicht der Anordnung des TMR-Elements und einer Schreibleitung, die eine Magnetspeicherzellenanordnung gemäß einem zweiten Ausführungsbeispiel konfigurieren;
11 zeigt eine Ansicht einer Planarstruktur einer Speicherzelle im zweiten Ausführungsbeispiel;
12A und 12B zeigen Ansichten von Querschnitten entlang der Linien 12A-12A und 12B-12A in der Speicherzellenstruktur in 11;
13 veranschaulicht schematisch eine Ansicht einer Anordnung des TMR-Elements und einer Schreibleitung, die eine Magnetspeicherzellenanordnung gemäß einem dritten Ausführungsbeispiel veranschaulichen;
14 zeigt eine Ansicht entlang einer Querschnittsstruktur eines Elements der Magnetspeicheranordnung gemäß dem dritten Ausführungsbeispiel;
15 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem vierten Ausführungsbeispiel;
16 zeigt eine Ansicht einer Querschnittsstruktur eines Elements einer Magnetspeicherzellenandordnung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;
17 zeigt eine Ansicht einer Querschnittsstruktur eines Elements einer Magnetspeicherzellenanordnung gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung;
18A und 18B zeigen Ansichten jeweils einer Querschnittsstruktur eines Elements einer Magnetspeicherzellenanordnung gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung;
19 zeigt eine Ansicht einer Querschnittsstruktur eines Elements einer Magnetspeicherzellenanordnung gemäß einem achten Ausführungsbeispiel der vorliegenden Erfindung;
20 zeigt in einer Ansicht Querschnitte der Speicherzellenstruktur einer Magnetspeicherzelle gemäß einem neunten Ausführungsbeispiel;
21 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem zehnten Ausführungsbeispiel;
22 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem elften Ausführungsbeispiel;
23 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem zwölften Ausführungsbeispiel;
24 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem dreizehnten Ausführungsbeispiel;
25 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem vierzehnten Ausführungsbeispiel;
26 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem fünfzehnten Ausführungsbeispiel;
27 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem sechzehnten Ausführungsbeispiel;
28 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem siebzehnten Ausführungsbeispiel;
29 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem achtzehnten Ausführungsbeispiel;
30 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem neunzehnten Ausführungsbeispiel;
31 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem zwanzigsten Ausführungsbeispiel;
32 zeigt in einer Ansicht eine Äquivalenzschaltung, wenn eine pn-Diode der Magnetspeicherzellenanordnung gemäß einer Modifikation des zwanzigsten Ausführungsbeispiels durch einen MOS Transistor ersetzt wird;
33 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem einundzwanzigsten Ausführungsbeispiel;
34 zeigt eine Ansicht des Ergebnisses, das erzielt wird, wenn ein über eine Bitleitung fließender Strom gemessen wird, als eine Funktion einer Offsetspannung V_off im einundzwanzigsten Ausführungsbeispiel;
35 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung der Magnetspeicherzellenanordnung gemäß einem zweiundzwanzigsten Ausführungsbeispiel;
36 zeigt ein Zeitvorgabediagramm zum Veranschaulichen eines Auslesebetriebs der Magnetspeicherzellenanordnung im zweiundzwanzigsten Ausführungsbeispiel; und
37 zeigt in einer Ansicht die Gesamtfiguration der Magnetspeicherzellenanordnung im zweiundzwanzigsten Ausführungsbeispiel.
Im folgenden wird die vorliegende Erfindung detailliert in Übereinstimmung mit den gegenwärtigen Ausführungsbeispielen beschrieben.
(Erstes Ausführungsbeispiel)
1 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung.
In der Figur entspricht ein durch eine gestrichelte Linie umschlossener Bereich einer Speicherzelle 201, und diese Speicherzelle 201 ist aus zwei TMR-Elementen und einem Auswahltransistor aufgebaut. Dabei ist die erste Speicherzelle durch TMR-Elemente 11 und 21 und einen Auswahltransistor 31 aufgebaut; die zweite Speicherzelle ist durch TMR-Elemente 12 und 22 und einen Auswahltransistor 32 aufgebaut; die dritte Speicherzelle durch TMR-Elemente 13 und 23 und einen Auswahltransistor 33 aufgebaut; und die vierte Speicherzelle ist durch TMR-Elemente 14 und 24 und einen Auswahltransistor 34 aufgebaut. Obwohl in der Figur vier Speicherzellen bezüglich einer Datenleitungsrichtung angeordnet sind, was später erläutert werden wird, kann die Anzahl von angeordneten Speicherzellen natürlich nach den Erfordernissen geändert werden.
In der ersten Speicherzelle 201 ist ein Ende eines jeden der zwei TMR-Elemente 11 mit einer Datenleitung DL verbunden, und ein Ende des TMR-Elements 21 ist mit einer Datenleitung /DL verbunden. Das andere Ende eines jeden der TMR-Elemente 11 und 21 ist mit der gleichen Bitleitung BL über den Zellenauswahltransistor 31 verbunden. In den anderen Zellen ist auf ähnliche Weise auch ein Ende des TMR-Elements mit einer jeden der Datenleitungen DL und /DL verbunden, und das andere Ende ist mit der gleichen Bitleitung BL über Zellenauswahltransistoren verbunden (32 bis 34).
Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig an den Auswahltransistoren 31 und 34 angeordnet. Wie später erläutert, nutzen die benachbarten Speicherzellenanordnungen gemeinsam einen Drainbereich der Auswahltransistoren und eine Bitleitung. Die Datenleitungen DL und /DL sind mit einem Stromerfassungstyp-Differenzialverstärker 401 über einen Auswahltransistor mit einer gemeinsamen Wortleitung DSL verbunden. Eine Bias(Vor)spannungsklemmschaltung 420 ist mit der Bitleitung BL über einen Auswahltransistor mit einer daran angeschlossenen Wortleitung BSL verbunden.
Als nächstes wird ein Betrieb dieser Schaltung beschrieben, durch ein Erläutern einer Speicherzelle 201.
Es wird nun ein Fall angenommen, in dem die Magnetisierungskonfigurationen der Aufzeichnungsschicht und der Pinschicht des TMR-Elements 11 parallel zueinander sind, und die der TMR-Elemente 21 anti-parallel zueinander sind (Aufzeichnungsinformationen "1"). In einem Anfangszustand sind die Potenziale von WL1, BSL und DSL 0. Dann werden die Potenziale von DSL und BSL als V_DD definiert, DL und /DL und werden auf ein Nullpotenzial eingestellt, und V_bias wird auf BL gelegt. In diesem Zustand ist der Auswahltransistor 31 elektrisch leitend, wenn WL1 auf V_DD gesetzt ist. Unter der Annahme, dass der Widerstandswert 11 als R(1 – MR/2) definiert ist, und der Widerstandswert des TMR-Elements 21 als R(1 + MR/2) definiert ist, sind die Abtastströme I₁ und I₂, die über die Datenleitung DL und /DL fließen, wie folgt. I1 = Vbias/R(1 – MR/2) (12) I2 = Vbias/R(1 + MR/2) (13)
Dabei ist das Ergebnis I₁ > I₂, und die Differenz I_sig = V/R × MR. Im Falle der Aufzeichnungsinformation "0", d. h., falls die Magnetisierungskonfigurationen der TMR-Elemente 11 antiparallel zueinander sind, und die der TMR-Elemente 21 parallel zueinander sind, sind I₁ und I₂ wie folgt. I1 = Vbias/R(1 + MR/2) (14) I2 = Vbias/R(1 – MR/2) (15)
Dabei ist das Ergebnis von I₁ < I₂, und die Differenz ist gleich einem Fall einer Aufzeichnungsinformation "1".
Daher werden die Größen von I₁ und I₂ mittels des Stromerfassungstyp-Differenzialverstärkers 401 verglichen, wodurch es möglich wird, Information auszulesen.
2 zeigt eine Änderung der Ströme I₁ und I₂, die über Datenleitungen DL und /DL mit Ablauf einer Zeit fließen. Dabei ist die Biasspannung V_bias 400 mV; die Widerstandswerte der TMR-Elemente 11 und 21 sind 40 k'Ω im parallelen Zustand mit einem vorgegebenen Bias, und sind 60 k'Ω in einem antiparallelen Zustand. Das Potenzial WL1 wird in einer Periode VDD von 5 ns bis 10 ns gehalten. Wie oben erläutert wird festgestellt, dass Abtastströme mit unterschiedlichen Werten über die Datenleitung DL und /DL in Übereinstimmung mit dem Elementwiderstandswert fließen. Eine leichte Zeitverzögerung tritt aufgrund der Streukapazitanz der Datenleitungen auf.
3 zeigt Signalformen, wenn Aufzeichnungsinformation auf einer Vielzahl von Speicherzellen kontinuierlich ausgelesen wird. In diesem Ausführungsbeispiel ist die Verzögerung aufgrund der Streukapazitanz der Datenleitungen so klein wie 0,5 ns oder weniger, da die Datenleitungen DL und /DL mit niedriger Impedanzstrom gesteuert werden, wie in 2 gezeigt. Solch eine Hochgeschwindigkeits-Auslesecharakteristik ist ein großer Vorteil der vorliegenden Erfindung.
Bei der vorliegenden Erfindung dient eine nicht ausgewählte Zelle als ein Nebenschlusswiderstand zwischen der Datenleitung DL und /DL, und deren Widerstandswert ist 2R, ungeachtet der gespeicherten Information. Im Falle dass beispielsweise N + 1 Zellen mit den Datenleitungen DL und /DL verbunden sind, ist die Äquivalenzschaltung so, wie in 4 gezeigt. In dieser Schaltung ist eine Verbindung zwischen den Datenleitungen DL und /DL mittels eines Widerstands von 2R/ N kurzgeschlossen. Während Abtastströme von der Auswahlzelle zu den Datenleitungen DL und /DL fließen, wird eine leichte Potenzialdifferenz mit den Datenleitungen DL und /DL mit einem Verdrahtungswiderstand R_D der Datenleitungen DL und /DL erzeugt, wodurch ein Strom durch einen Kurzschlusswiderstand R_D fließt. Als eine Folge wirkt die Differenzialdifferenz in einer Richtung, in der die Stromdifferenz zwischen den Datenleitungen DL und /DL eliminiert wird.
5 zeigt das Simulationsergebnis unter Verwendung der in 4 gezeigten Äquivalenzschaltung. Dabei wird R = 250 k'Ω angenommen. Wenn der Wert des Kurzschlusswiderstands R_dummy 2,5 k'Ω ist, d. h., wenn die Anzahl von Verbindungszellen N = 100 ist, ist ein Abfall der Stromdifferenz innerhalb von 10%, was kein praktisches Problem hervorruft. Ein Vorteil der vorliegenden Erfindung, wobei, wenn die Anzahl von Verbindungszellen N = 1000 ist, eine Verminderung einer Stromdifferenz 50% übersteigt, geht jedoch verloren und ein Ausgangssignal erhöht sich aufs doppelte aufgrund eines komplementären Auslesens. Daher ist im vorliegenden Ausführungsbeispiel die Anzahl von Speicherzellen pro Zellenblock vorzugsweise 100 oder weniger, und darf höchstens 1000 sein.
6 veranschaulicht schematisch in einer Ansicht eine Anordnung eines TMR-Elements und einer Schreibleitung, die die Magnetspeicheranordnung gemäß dem vorliegenden Ausführungsbeispiel konfigurieren. In 6 bezeichnen Bezugszeichen 10 bis 14 und Bezugszeichen 20 bis 24 TMR-Elemente, und Bezugszeichen 51 und 52 bezeichnen Schreibleitungen. Für ein besseres Verständnis der Erfindung wird hier eine Struktur außer der der TMR-Elemente und Schreibleitungen weggelassen. In der Figur bezeichnet ein durch eine gestrichelte Linie umschlossener Bereich die Speicherzelle 201. Obwohl fünf Speicherzellen entlang einer Richtung angeordnet sind, in der Schreibleitungen 51 angeordnet sind, kann in der Figur die Anzahl dieser Anordnungen wie gewünscht geändert werden.
Die Speicherzelle 201 enthält zwei TMR-Elemente (erstes und zweites TMR-Element 11 und 12), und die Schreibleitungen 51 und 52 schneiden einander vertikal in ihren jeweiligen Elementbereichen. Die TMR-Elemente 11 und 21 konfigurieren einen einzelnen oder doppelten oder mehrfachen Tunnelübergang, wie später erläutert, und haben eine Pinschicht, in der die Magnetisierungsrichtung eingeprägt ist; und eine Aufzeichnungsschicht, in der die Magnetisierungsrichtung sich ändert. Zusätzlich sind diese Elemente so hergestellt, dass ihre Widerstandswerte, das Magnetoresistanzverhältnis, und das Schaltfeld der Aufzeichnungsschicht in beiden Elementen gleich zueinander sind. Die Schreibleitung 51 hat eine gefaltete U-Buchstabenform, und ist so angeordnet, dass die Stromfließrichtung bezüglich der TMR-Elemente 11 und 21 umgekehrt ist.
Aufzeichnungsinformation wird in die Speicherzelle 201 unter Verwendung der Schreibleitungen 51 und 52 eingeschrieben. Nunmehr wird angenommen, dass ein Potenzial eines Endes 511 der Schreibleitung 51 höher eingestellt ist als das des anderen Endes 512, und dann fließt ein Schreibstrom über die Schreibleitung 51, wie durch den Pfeil angezeigt. Die Richtung des Schreibstroms ist oben rechts auf der auf der Papieroberfläche bezüglich des TMR-Elements 21 und ist nach unten links einer Papieroberfläche bezüglich des TMR-Elements 11. Mit diesem Schreibstrom wird das Magnetfeld in der durch den durch eine gestrichtelte Linie in der Figur gezeigten Pfeil angezeigten Richtung um die Schreibleitung erzeugt, und es ist jedoch die Orientierung nach links auf einer Papieroberfläche bezüglich dem TMR-Element 21 und nach rechts auf einer Papieroberfläche bezüglich dem TMR-Element 11.
Daher kann durch dieses Magnetfeld der Schreibbetrieb so erzielt werden, dass die Magnetisierungsrichtungen der TMR-Elemente 11 und 21 immer einander entgegen gerichtet sind.
Die Informationen "1" und "0" kann in Abhängigkeit davon unterschieden werden, ob ein relativer Winkel zwischen der Magnetisierung der Aufzeichnungsschicht des TMR-Elements 11 und der Magnetisierung der Pinschicht parallel oder antiparallel ist. Zusätzlich kann die Information "1" und "0" einfach überschrieben werden, indem eine Richtung eines Schreibstroms umgekehrt wird, der über die Schreibleitung 51 schließt. In der Schreibleitung 51 ist eine erste Schreibleitung 51a definiert, die ein Anschluss 511 verbindet, und eine zweite Schreibleitung 51b ist definiert, die einen Anschluss 512 verbindet.
Um eine Zelle während eines Schreibens auszuwählen, wird eine Schreibleitung 52 (eine dritte Schreibleitung) zusammen mit der Schreibleitung 51 verwendet. Das heißt, wenn ein Schreibstrom in der 'oben links' Richtung einer Papieroberfläche durch die Schreibleitung 52 fließt, wie es gezeigt ist, wird das Magnetfeld in einer durch den mit einer gestrichelten Linie in der Figur angezeigten Pfeil bezeichneten Richtung um die Schreibleitung 52 erzeugt. Die Richtung des Magnetfelds von der Schreibleitung 52 ist identisch zu der der TMR-Elemente 11 und 21, und ist vertikal zur Magnetfeldrichtung von der Schreibleitung 51. Daher ist der Wert eines Schreibstroms, der durch jede der Schreibleitungen 51 und 52 fließt, so eingestellt, dass der Wert des Kompositmagnetfelds der Schreibleitungen 51 und 52 größer als das invertierte Magnetfeld ist, wodurch eine Zellenauswahl und ein Schreiben erzielt werden kann.
In der Schreiboperation unter Verwendung der zueinander orthogonal stehenden Magnetfelder, wie oben beschrieben, ist es vorzuziehen, dass die einfache Achse einer Magnetisierung der Aufzeichnungsschicht des TMR-Elements parallel zur Magnetfeldrichtung der Schreibleitung 51 ist. Zusätzlich müssen die Schreibleitungen 51 und 52 in der Umgebung des TMR-Elements nicht immer orthogonal sein, und ein beliebiger Winkel kann ausgewählt werden.
7 zeigt eine Planarstruktur einer Speicherzelle 201, die der in 1 gezeigten entspricht. Die Speicherzelle gemäß der vorliegenden Erfindung weist zwei TMR-Elemente in einer Struktur auf, und die TMR-Elemente werden auf der oberen Schicht der Halbleiterschaltung auf einem Si-Substrat 70 ausgebildet.
In 7 bezeichnen Bezugszeichen 71 und 72 Diffusionsbereiche eines Zellenauswahltransistors, die als Drain oder Source des Transistors dienen; Bezugszeichen 41 und 42 bezeichnen Datenleitungen, Bezugszeichen 30 bezeichnet eine Wortleitung eines Zellenauswahltransitors; Bezugszeichen 44 bezeichnet eine Zellenplatte, gebildet auf der unteren Schicht der TMR-Elemente 11 und 12; Bezugszeichen 45 bezeichnet einen Kontakt zwischen der Zellenplatte 44 und dem Drainbereich des Zellenauswahltransistors. Der Sourcebereich 72 des Zellenauswahltransistors wird gemeinsam genutzt mit Speicherzellen der benachbarten Speicherzellenanordnungen (nicht gezeigt), und ist mit einer Bitleitung verbunden. Unter Berücksichtigung eines Elementtrennbereichs laufen die Ausdehnungen einer Speicherzelle von 20 bis 25F². Dabei bezeichnet F ein Datenleitungsintervall.
Bei der vorliegenden Erfindung nutzen zwei TMR-Elemente einen Transistor gemeinsam, was es möglich macht ist, einen Zellenbereich im Vergleich mit einem Differenzialverstärker, bei dem zwei TMR-Elemente ihre eigenen Transistoren aufweisen, zweimal zu reduzieren.
Die 8A und 8B zeigen schematische Ansichten von Querschnitten entlang der Linien 8A-8A und 8B-8B in einer Planarstruktur der Speicherzelle, die in 7 gezeigt ist.
Der auf einem Si-Substrat 70 ausgebildete Halbleiterschaltungsabschnitt und eine jede Metallschicht wird durch eine Zwischenlagenisolierschicht 60 getrennt. Die TMR-Elemente 11 und 21 bestehen jeweils aus einem Stapel einer Aufzeichnungsschicht 101, einer Tunnelbarriere 102, und einer Pinschicht 103. Die TMR-Elemente 11 und 21 sind auf einer gemeinsamen Zellenplatte 44 ausgebildet. Die Zellenplatte 44 wird gebildet, um einen elektrischen Kontakt zwischen einem Zellenauswahltransistor und einem jeden der TMR-Elemente 11 und 21 sicherzustellen. Dieser Knoten besteht aus einer nicht-magnetischer leitfähigen Schicht wie beispielsweise W, Al oder Ta.
Im vorliegenden Ausführungsbeispiel ist es, obwohl eine Struktur veranschaulicht ist, bei der die Schreibleitungen 51 und 52 von den Datenleitungen 41 und 42 getrennt sind, möglich, diese gemeinsam zu nutzen, wie in den 9A und 9B gezeigt, und die Datenleitungen 41 und 42 mit Funktionen der Schreibleitung 51 auszustatten. In diesem Fall ist eine Metallverdrahtungsschicht, die der Schreibleitung 51, in 8A und 8B gezeigt, entspricht, weggelassen. Zusätzlich kann im obigen Fall, obwohl die Datenleitungen 41 und 42 an einem Ende davon während eines Schreibbetriebs kurzgeschlossen sein müssen, dieser Kurzschlussmechanismus einfach unter Verwendung einer konventionellen bekannten Schaltungstechnologie angeordnet werden. Obwohl die Datenleitungen 41 und 42 miteinander über eine Anzahl von TMR-Elementen verbunden sind, ist ein Übergangswiderstand des TMR-Elements ausreichend groß im Vergleich zum Verdrahtungswiderstand der Datenleitungen. Somit kann, auch wenn eine Vielzahl von solchen Elementen verbunden sind, die Größe eines Schreibstroms, der durch die TMR-Elemente während eines Schreibens fließt, ignoriert werden.
Es ist ein bevorzugtes Ausführungsbeispiel, dass ein Barrierenmetall, bestehend aus einem leitfähigen Metallnitrit wie beispielsweise TiN oder TaN, zur Verhinderung einer wechselseitigen Metalldiffusion am unteren Abschnitt der Zellenplatte 44 und an einer Kontaktstelle des TMR-Elements bereitgestellt ist. Zusätzlich kann eine Seed-Schicht wie beispielsweise Au, Pt, Ta, Ti oder Cr bereitgestellt sein, um die Kristallinität und Kristallorientierung der Pinschicht 103 zu steuern.
Die Pinnschicht 103 besteht aus einer dünnen Schicht aus Fe, Co, Ni oder deren Legierung. Die Magnetisierungsrichtung der Pinschicht definiert eine Bezugsrichtung während eines Informationsschreibens und Lesens. Daher muss das Schaltfeld ausreichend größer als das der Aufzeichnungsschicht sein, wie später beschrieben. Aus diesem Grunde werden beispielsweise bevorzugt verwendet: ein Stapel bestehend aus einem metallischen anti-ferromagnetischen Material wie beispielsweise einer Mn-Legierung und Fe, Co, Ni und deren Legierung; oder ein alternativer Stapel bestehend aus Fe, Co, Ni oder deren Legierung, einem anti-ferromagnetischen Zwischenschichtkoppeln unterzogen, und einem nicht-magnetischen Metall wie beispielsweise Cu oder Ru.
Die Tunnelbarriere 102 besteht aus einer Al Oxidschicht, und ist auf der Pinschicht 103 ausgebildet, durch ein direktes Sputtern (Bedampfen) mit Aluminium, oder durch ein Oxidieren der Al-Schicht, nachdem Al mit 2 nm oder weniger bzgl. Dicke ausgebildet wurde. Ein für die Tunnelbarriere 102 verwendetes Material muss gute Isolierungseigenschaften in sehr dünnen Schichtdicken von 2 nm oder weniger aufweisen. Als solch ein Material kann Ta₂O₅, Siliziumoxid, Siliziumnitrit, MgO und ähnliches und auch die obige Aluminium bedampfte Schicht und Al Oxidationsschicht verwendet werden. Zusätzlich kann eine Struktur bereitgestellt werden, bei der Metallpartikel in einem Isolationsmaterial bereitgestellt sind, und weiter eine Struktur, bei der eine sehr dünne Metallschicht einiger nm ge-sandwiched ist. Wenn eine Isolierschicht mit diesen Kompositstrukturen verwendet wird, kann der Zellenwiderstandswert über ein strukturelles Design einfach gesteuert werden, was hinsichtlich einer praktischen Anwendbarkeit vorzuziehen ist.
Die Aufzeichnungsschicht 101 besteht aus einer dünnen Schicht aus Fe, Co, Ni oder deren Legierung. Um einen Energieverbrauch während eines Informationsschreibens zu reduzieren, ist es wünschenswert, dass das Schaltfeld der Aufzeichnungsschicht so klein wie möglich gemacht wird. Die Größe des bevorzugten Schaltfelds ist 10 Oe bis 30 Oe. Zum Zwecke einer Reduzierung des Schaltfelds der Aufzeichnungsschicht ist es ein bevorzugtes Ausführungsbeispiel, eine Schicht zu verwenden, die eine CoFe-Legierungsschicht mit einer hohen Spinpolarisierung eines leitfähigen Elektrons und eine NiFe-Legierungsschicht mit weichmagnetischen Charakteristiken stapelt. Zusätzlich kann eine Legierung oder Zusammensetzung mit Fe, Co, Ni oder irgendeinem anderen Element verwendet werden.
Datenleitungen 41 und 42, gebildet aus nicht-magnetischen leitfähigen Schichten, wie beispielsweise W, Al oder Cu oder deren Legierung, sind auf der oberen Schicht der Aufzeichnungsschicht 101 angeordnet. Alternativ ist es eine bevorzugte Ausführungsform, eine Kontaktstelle bereitzustellen, mit einem Barrieremetall, das aus einem leitfähigen Metallnitrit wie beispielsweise TiN oder TaN zum Beispiel gebildet ist, um wechselseitige Diffusionen mit diesen Leitungen zu verhindern. Hinsichtlich der Bestandteilselemente außer den TMR-Elementen und einem Herstellungsverfahren dafür kann ein Halbleiterelement-Herstellungsverfahren verwendet werden, das konventionell bekannt ist, und eine detaillierte Beschreibung wird hier ausgelassen.
Wie oben erläutert, wird im vorliegenden Ausführungsbeispiel eine Speicherzelle (beispielsweise Bezugszeichen 201) durch zwei TMR-Elemente (beispielsweise Bezugszeichen 11 und 21) gebildet, wobei jede Speicherzelle an einem Kreuzungspunkt zwischen einer jeden der parallel zueinander angeordneten Schreibleitungen 51a und 51b, und der orthogonal zu diesen Leitungen verlaufenden Schreibleitung 52 angeordnet ist. Somit wird ein Strom den Schreibleitungen 51a und 51b und der Schreibleitung 52 zugeführt, wodurch ein Schreiben für eine beliebige Speicherzelle selektiv durchgeführt werden kann.
Die Richtungen von Strömen, die über die Schreibleitungen 51a und 51b fließen, sind einander entgegengerichtet, und die Magnetisierungsrichtungen der Speicherschicht 101 der zwei TMR-Elemente 11 und 21, die eine Speicherzelle bilden, sind während eines Schreibbetriebs immer anti-parallel zueinander. Somit wird die Differenz zwischen den Ausgaben der TMR-Elemente 11 und 21 während eines Speicherinformationsauslesens erlangt, wodurch eine im Vergleich mit dem Stand der Technik große Differenzialspannung erhalten werden kann. Insbesondere, wenn ein Zellenauswahltransistor 31 während eines Auslesens leitend gemacht wird, und eine Potenzialdifferenz zwischen einer jeden ersten und zweiten Datenleitung DL und /DL und der Bitleitung BL angelegt wird, werden die Werte der Ströme I₁ und I₂, die über die Datenleitungen DL und /DL fließen, miteinander mittels des Stromerfassungstyp-Differenzialverstärkers 401 verglichen, wodurch eine Speicherinformation ausgelesen werden kann.
Daher kann in Übereinstimmung mit der vorliegenden Erfindung die Zellenausgangsspannung erhöht werden, und ein Signal-zu-Rauschverhältnis kann verbessert werden, ohne einen Energieverbrauch während eines Auslesens erhöhen, was es möglich macht, eine Kompatibilität zwischen niedrigem Energieverbrauch und schneller Auslesefähigkeit sicherzustellen. Zusätzlich nutzen die TMR-Elemente 11 und 21 den gleichen Zellenauswahltransistor 31, was es möglich macht, vollständig einen Offset einer Zellenausgangsspannung aufgrund einer Dispersion von Transistorcharakteristiken vollständig zu eliminieren.
(Zweites Ausführungsbeispiel)
10 veranschaulicht in einer Ansicht schematisch eine Anordnung eines TMR-Elements und einer Schreibleitung, die die Magnetspeicherzellenanordnung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung konfigurieren.
In 10 bezeichnen Bezugszeichen 10 und 14 und Bezugszeichen 20 und 24 TMR-Elemente; Bezugszeichen 51 und 52 bezeichnen Schreibleitungen. Für ein besseres Verständnis wird eine Struktur außer der der TMR-Elemente und Schreibleitungen ausgelassen. In der Figur bezeichnet ein durch eine gestrichelte Linie umfasster Bereich eine Speicher eine Speicherzelle 201, die eine Informationsaufzeichnungseinheit darstellt.
Die Speicherzelle 201 enthält zwei TMR-Elemente 11 und 21. Schreibleitungen 51 und 52 kreuzen sich vertikal in den jeweiligen Elementbereichen. Die Schreibleitung 51 weist eine gefaltete U-Buchstabenform in Vertikalrichtung auf, und ist so angeordnet, dass die TMR-Elemente 11 und 21 in der Stromflussrichtung einander gegenüberliegen. Im vorliegenden Ausführungsbeispiel, anders als beim ersten Ausführungsbeispiel, sind die TMR-Elemente 11 und 21 und die Schreibleitung 51 in der gleichen Ebene in einer Richtung vertikal zur Schichtoberfläche angeordnet.
Das heißt, die Schreibleitung 51 ist aus der ersten und zweiten Schreibleitung 51a und 51b, angeordnet parallel zueinander in vertikaler Richtung, gebildet, und ein Ende einer jeden Schreibleitung 51a und 51b ist an der Außenseite des Zellenanordnungsbereichs angeschlossen. Die TMR-Elemente 10 bis 14 sind jeweilig auf der unteren Oberfläche der Schreibleitung 51a angeordnet; TMR-Elemente 20 bis 24 sind jeweilig auf der oberen Oberfläche der Schreibleitung 51b angeordnet, und die TMR-Elemente 10 und 20, 11 und 21, 12 und 22, 12 und 23, und 14 und 24 sind einander gegenüberliegend in Vertikalrichtung angeordnet. Beispielsweise ist hinsichtlich einer Speicherzelle 201, die durch TMR-Elemente 11 und 21 gebildet wird, eine dritte Schreibleitung an einer Zwischenposition zwischen der ersten und zweiten Halbleitung 51a und 51b so angeordnet, dass sie orthogonal zu den Schreibleitungen 51a und 51b ist. Alle Anordnungen und Funktionen außer den obigen sind ähnlich zu den im ersten Ausführungsbeispiel gezeigten, und eine detaillierte Beschreibung wird hier ausgelassen.
11 zeigt eine Planarstruktur einer Speicherzelle 201, die der in 10 gezeigten entspricht. 12A und 12B veranschaulichen schematisch Querschnitte der Speicherzelle, die der in 11 gezeigten entspricht, abgenommen entlang der Linien 12A-12A und 12B-12B.
Beim vorliegenden Ausführungsbeispiel sind anders als beim ersten Ausführungsbeispiel gemeinsame Zellenplatten 44 und 44' auf den oberen und unteren zwei Schichten bereitgestellt; die Zellenplatte 44 ist mit dem unteren Ende des oberen TMR-Elements 11 verbunden, und die Zellenplatte 44' ist mit dem unteren Ende des unteren TMR-Elements 21 verbunden. Weiter ist eine Datenleitung 41 mit der oberen Schicht einer Aufzeichnungsschicht 101 des TMR-Elements 11 verbunden, und eine Datenleitung 42 ist mit der oberen Schicht einer Aufzeichnungsschicht 101' des TMR-Elements 21 verbunden.
Wie oben erläutert sind beim vorliegenden Ausführungsbeispiel anders als beim ersten Ausführungsbeispiel das TMR-Element 11 und 21 und die Schreibleitung 51 und weiter die Datenleitungen 41 und 42 in der gleichen Ebene in einer Richtung vertikal zur Schichtoberfläche angeordnet. Alle Anordnungen oder Funktionen außer den obigen sind ähnlich zu den im ersten Ausführungsbeispiel gezeigten, und ein vorteilhafter Effekt kann bereitgestellt werden, der ähnlich zu dem des ersten Ausführungsbeispiels ist. Zusätzlich sind im vorliegenden Ausführungsbeispiel die zwei TMR-Elemente 11 und 21 in vertikaler Richtung angeordnet, und ein Bereich für eine Speicherzelle ist ungefähr 8 bis 12 F², was kleiner als der des ersten Ausführungsbeispiels ist.
(Drittes Ausführungsbeispiel)
13 veranschaulicht schematisch in einer Ansicht einer Anordnung eines TMR-Elements und einer Schreibleitung, die die Magnetspeicheranordnung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung konfigurieren.
In 13 bezeichnen Bezugszeichen 10 bis 14 und Bezugszeichen 20 bis 24 TMR-Elemente, und Bezugszeichen 51 und 52 bezeichnen Schreibleitungen. Für ein besseres Verständnis ist eine Struktur außer der der TMR-Elemente und Schreibleitungen hier ausgelassen. Anders als im zweiten in 10 gezeigten Ausführungsbeispiel verläuft eine dritte Schreibleitung 52 unterhalb einer zweiten Schreibleitung 52b, anstatt zwischen der ersten und zweiten Schreibleitung 51a und 51b.
14 veranschaulicht in einer Ansicht schematisch einen Querschnitt einer Speicherzelle im dritten Ausführungsbeispiel. Beim vorliegenden Ausführungsbeispiel, anders als beim ersten und zweiten Ausführungsbeispiel, sind die TMR-Elemente 11 und 21 an der oberen beziehungsweise unteren Seite einer gemeinsamen Zellenplatte 44 ausgebildet. Weiter ist eine Datenleitung 41 mit der oberen Schicht einer Aufzeichnungsschicht 101 des TMR-Elements 11 verbunden, und eine Datenleitung 42 ist mit der unteren Schicht einer Aufzeichnungsschicht 101' des TMR-Elements 21 verbunden.
Zusätzlich besteht beim vorliegenden Ausführungsbeispiel die Zellenplatte aus einem ferromagnetischen Material. Dieses Material ist dadurch charakterisiert, dass es als eine gemeinsame Pinschicht der TMR-Elemente 11 und 21 dient. Das heißt, das TMR-Element 11 besteht aus einer Aufzeichnungsschicht 101, einer Tunnelbarriere 102, und einer Zellenplatte 44, und das TMR-Element 21 besteht aus einer Aufzeichnungsschicht 101', einer Tunnelbarriere 102', beziehungsweise einer Zellenplatte 44.
Mit solch einer Anordnung ist im vorliegenden Ausführungsbeispiel ein Vorteil darin bereitgestellt, dass eine Zellenanordnung im Vergleich mit dem zweiten Ausführungsbeispiel einfach hergestellt werden kann, und eine Dispersion von Charakteristiken der TMR-Elemente 11 und 21 reduziert ist. In der Zellenplatte 44 kann nur ein Abschnitt, der die TMR-Elemente 11 und 21 konfiguriert, aus einem ferromagnetischen Material bestehen, und der andere Abschnitt kann aus einem nicht-magnetischer Material bestehen.
In Übereinstimmung mit der vorliegenden Erfindung sind die TMR-Elemente und Schreibleitungen in der Richtung der Schichtoberfläche gestapelt, was es möglich macht, den Zellenbereich signifikant zu reduzieren. Wenn F als ein Datenleitungsintervall definiert ist, sind die Dimensionen einer Speicherzelle 8 bis 12 F², und ungefähr die Hälfte des Zellenbereichs kann im Vergleich mit dem ersten Ausführungsbeispiel erzielt werden.
(Viertes Ausführungsbeispiel)
Im folgenden wird ein viertes Ausführungsbeispiel bezüglich einer Schaltungskonfiguration einer Magnetspeichervorrichtung gemäß der vorliegenden Erfindung mit Bezug auf das Schaltdiagramm aus 15 beschrieben.
Die Magnetspeichervorrichtung gemäß der vorliegenden Erfindung umfasst zwei oder mehr Tunnelübergänge für jede einer Vielzahl von die Schaltung darstellenden Speicherzellen. In diesem vierten Ausführungsbeispiel wird eine Beschreibung unter Verwendung eines Doppeltunnel- Übergangselements 111 gegeben, das zwei Tunnelübergänge umfasst, es wird jedoch ein Gesichtspunkt, bei dem dieser Doppeltunnel auf einen multiplen Tunnelübergang ausgeweitet wird, durch die vorliegende Erfindung umfasst.
Eine Konfiguration von Doppeltunnel-Übergangselementen 111a und 111b, in 15 gezeigt, wird unter Verwendung eines Elements 111a beschrieben. Das Element 111a umfasst: einen Tunnelübergang 111a-1, gebildet aus einer ersten Pinschicht, einer ersten Tunnelbarriere, und einer ersten Magnetschicht; und ein Tunnelübergang 111a-2 ist aus einer zweiten Magnetschicht gebildet, einer zweiten Tunnelbarriere, und einer zweiten Pinschicht. Wenn diese aufeinanderfolgend gestapelt sind, besteht der sich ergebende Stapel aus der ersten Pinschicht, ersten Tunnelbarriere, ersten Magnetschicht, nicht-magnetischer leitfähigen Schicht, zweiten Magnetschicht, zweiten Tunnelbarriere und zweiten Pinschicht, die in dieser Reihenfolge gestapelt sind.
Die erste und zweite Pinschicht sind ferromagnetische Schichten, deren Magnetisierungen eingeprägt sind, und deren Magnetisierung ändert sich nicht, auch wenn ein Schreibmagnetfeld angelegt wird. Dank der zwischen diese Magnetschichten eingefügten nicht-magnetischer leitfähigen Schicht sind bei der ersten und zweiten Magnetschicht ihre Magnetisierungen der ersten und zweiten Magnetschicht immer anti-ferromagnetisch gekoppelt. Die erste und zweite Magnetschicht und die nicht magnetische leitfähige Schicht bauen die Aufzeichnungsschicht auf. Die Magnetisierungskonfiguration der Aufzeichnungsschicht kann durch Anlegen des Schreibmagnetfelds geändert werden.
Eine differenzielle Erfassung von gespeicherter Information auf diesen Tunnelübergangselementen 111a und 111b wird unter Verwendung des in 15 gezeigten Tunnelübergangselements 111a beschreiben. Information wird so gespeichert, dass einer der Tunnelübergänge 111a-1 und 111a-2 auf dem niedrigen Widerstand R_p liegt, und das andere auf dem hohen Widerstand R_AP liegt. Dabei ist der niedrige Widerstand R_p der Widerstand, bei dem die Magnetisierungen der Magnetschicht und der Pinschicht parallel zueinander sind; und der hohe Widerstand R_AP ist der Widerstand, bei der die Magnetisierung der Magnetschicht anti-parallel zu der der Pinschicht ist.
In diesem Doppeltunnel-Übergangselement 111a ist die erste Pinschicht mit einer Datenleitung 113 und die zweite Pinschicht ist mit einer Datenleitung 112 verbunden. Diese Schichten sind mit einem gemeinsamen Abtastverstärker 17 verbunden.
Die Aufzeichnungsschicht ist elektrisch mit einem Source oder Drain eines Transistors 114a verbunden. Diese Konfiguration ist so bereitgestellt, dass alle oder eine der ersten Magnetschicht, der nicht-magnetischen leitfähigen Schicht, und der zweiten Magnetschicht, die die Aufzeichnungsschicht bereitstellen, über eine leitfähige Schicht elektrisch mit dem Source oder Drain verbunden sind.
Ein weiteres Doppeltunnel-Übergangselement mit der gleichen Konfiguration wie der Doppeltunnel-Übergang 111a, beispielsweise ein Doppeltunnel-Übergangselement 111b, in 15 gezeigt, ist parallel mit Datenleitungen 112 und 113 im gleichen Format wie das Element 111a verbunden. Zusätzlich ist eine Verbindung zwischen der Speicherschicht des ersten Doppeltunnel-Übergangselements 111b und einem Zellentransistor 114a auf eine ähnliche Weise wie beim Doppeltunnel-Übergangselement 111a bereitgestellt.
Zwei oder mehr Tunnelübergangselemente, mit den gleichen Datenleitungen 112 und 113 verbunden, können in Vielzahl bereitgestellt sein, und sind in Reihenform in einer Richtung angeordnet, in der die Datenleitungen 112 und 113, in 15 gezeigt, sich erstrecken. Zusätzlich sind die Zellentransistoren 114a und 114b der Speicherzellen, mit den gleichen Bitleitungen in 15 verbunden, gemeinsam mit dem Source oder Drain eines Bitleitungsauswahltransistors 115 verbunden. Das Gate eines jeden Zellentransistors ist mit einer jeden der entsprechenden Wortleitungen 116a und 116b verbunden. Obwohl dies nicht gezeigt ist, können die Gateelektroden der Zellentransistoren von Speicherzellen, in Reihenform angeordnet, gemeinsam mit den gleichen Wortleitungen in Längsrichtung der Wortleitungen verbunden sein.
Im vierten Ausführungsbeispiel besteht eine Speicherzelle aus einem Transistor und einem Doppeltunnel-Überganselement, wobei ein Differenzialsystem erreicht werden kann, und es besteht keine Notwendigkeit an einer Verwendung von Bezugszellen. Zusätzlich kann die Bitgröße signifikant reduziert werden, und eine Speichervorrichtung mit großer Kapazität kann erzielt werden. Weiter kann ein Problem mit einer Streuung bei Zellentransistoren reduziert werden, und somit kann ein Rauschen signifikant reduziert werden. Als ein Ergebnis wird das erlangte Signal-zu-Rauschverhältnis zehnmal oder mehr höher als beim bekannten MRAM. Weiter ist die Reduktion des Magnetoresistanzverhältnisses in Abhängigkeit von der angelegten Spannung klein, da ein doppelter oder mehrfach multipler Tunnelübergang verwendet wird. Darüber hinaus ist, aufgrund der Tatsache, dass die Aufzeichnungsschichten aus der ersten und zweiten ferromagnetischen Schicht besteht, die anti-ferromagnetisch miteinander gekoppelt sind, das Demagnetisierungsfeld immer noch klein, auch wenn die Größe der Speicherzelle in den Sub-Mikronbereich reduziert wird. Daher kann ein Großkapazitäts-nicht-flüchtiger Speicher mit kleinem Energieverbrauch bereitgestellt werden.
(Fünftes Ausführungsbeispiel)
Das fünfte Ausführungsbeispiel beschreibt eine Struktur einer Speichervorrichtung, die eine im vierten Ausführungsbeispiel beschriebene Schaltung konfiguriert, und ein magnetisches Informationsschreiben/Auslesen mit Bezug auf die Querschnittsansicht aus 16. In 16 sind 15 entsprechende Elemente durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird hier ausgelassen.
In Übereinstimmung mit einem Doppeltunnel-Übergangselement 111 des veranschaulichten Ausführungsbeispiels sind als aufeinanderfolgend gestapelt ausgebildet: eine erste Pinschicht 121; eine erste Tunnelbarriere 122; eine erste Magnetschicht 123; eine nicht magnetische leitfähige Schicht 124; eine zweite Magnetschicht 125; eine zweite Tunnelbarriere 126; und eine zweite ferromagnetische Magnetisierungs-Pinschicht 127. Die erste Magnetschicht 123, die nicht magnetische leitfähige Schicht 124, und die zweite Magnetschicht bilden eine Aufzeichnungsschicht 128. Bei diesem Element 111 wird ein erster Tunnelübergang durch die erste Pinschicht 121, die erste Tunnelbarriere 122 und die erste Magnetschicht 123 gebildet; und ein zweiter Tunnelübergang wird durch die zweite Magnetschicht 125, die zweite Tunnelbarriere 126 und die zweite Pinschicht 127 gebildet. Obwohl die Aufzeichnungsschicht 128 ein Dreischichtfilm ist, kann diese Schicht weiter ein vielfach geschichteter Film sein.
Die erste und zweite Magnetschicht 123 und 125, die die Aufzeichnungsschicht 128 konfigurieren, sind anti-ferromagnetisch miteinander gekoppelt. Dabei wird die Magnetisierung der ersten und zweiten Magnetisierungsschicht 123 und 125 in einer entgegen gerichteten Richtung aufrecht erhalten, und die Magnetisierung dieser Schichten wird in einer entgegen gerichteten Richtung zueinander nach einer Invertierung durch ein externes Magnetfeld aufrechterhalten. Solch eine anti-ferromagnetische Kopplung kann durch ein Einfügen einer dünnen nicht-magnetischer leitfähigen Schicht 124 zwischen die erste und zweite Magnetschicht 123 und 125 erzielt werden.
Das Material der nicht-magnetischen leitfähigen Schicht 124, das ein Zwischenschicht-Austauschkoppeln mit der ersten und zweiten ferromagnetischen Schicht unterstützt, kann aus allgemein bekannten Materialien ausgewählt werden. Es ist jedoch wünschenswert, Cu, Ru, Cr, Re, Ir und eine Legierung einschließlich dieser Elemente mit 50 Atom-% oder mehr zu verwenden. Insbesondere kann ein Ru, Re und Ir Dünnfilm ein starkes anti-ferromagnetisches Zwischenschichtkoppeln unterstützen, was vorzuziehen ist.
Zusätzlich, um ein Magnetisierungsumschalten durch ein Niedermagnetfeld zu unterstützen, ist es wünschenswert, dass zwei Magnetschichten unterschiedliche Magnetisierung aufweisen. Somit ist es vorzuziehen, eine erste und zweite Magnetschicht mit unterschiedlichen Schichtdicken zu bilden, oder Magnetschichten mit unterschiedlichen Materialien zu verwenden.
Die Orientierungen einer Magnetisierung der ersten und zweiten Pinschicht 121 und 127 sind als einander gleich eingeprägt, wie in 16 gezeigt. Die Orientierungen einer Magnetisierung der anti-ferromagnetisch gekoppelten ersten und zweiten Magnetschicht 123 und 125 werden von einem Zustand "1", in 16 gezeigt, in einen Zustand "0" invertiert, wodurch die Speicherinformation dieser Speicherzellen verändert wird.
Im in 16 gezeigten Zustand "1" sind die Orientierungen einer Magnetisierung der ersten Pinschicht 121 und der ersten Magnetschicht 124 anti-parallel zueinander. Somit weist der erste Tunnelübergang einen hohen Widerstand R_AP auf. Die Orientierungen einer Magnetisierung der zweiten Magnetschicht 125 und der zweiten Pinschicht 127 sind parallel zueinander. Somit weist der zweite Tunnelübergang einen niedrigen Widerstand R_p auf. Im Gegensatz dazu, im Zustand "0", sind die Orientierungen einer Magnetisierung der ersten Pinschicht 121 und der ersten Magnetschicht 123 parallel zueinander. Somit ist der erste Tunnelübergang auf einem niedrigen Widerstand R_p. Die Orientierungen einer Magnetisierung einer zweiten Magnetschicht 125 und der zweiten Pinschicht 127 sind anti-parallel zueinander. Somit kann der Widerstand des zweiten Tunnelübergangs auf einem hohen Widerstand R_AP liegen.
Nunmehr wird ein Verfahren zum Schreibbetrieb erläutert. Information wird durch ein Liefern eines Schreibstroms zu den Schreibleitungen 129 und 130, in 16 gezeigt, gespeichert. Die Schreibleitung 129 erstreckt sich in der horizontalen Richtung der in 16 gezeigten Papieroberfläche, und die Schreibleitung 130 erstreckt sich in der vertikalen Richtung der Papieroberfläche. Der Schreibstrom wird an beide angelegt, wodurch Information in dem Doppeltunnel-Übergangselement 111 nur an den Kreuzungspunkten gespeichert wird. Wie in 16 gezeigt, ist die Aufzeichnungsschicht 128 mit einem Source oder Drain 131 eines Zellenauswahltransistors 114 über eine Kontaktspalte (Verdrahtung) aus leitfähigem Material verbunden, und das andere Element aus der Gruppe Source oder Drain 131 des Zellenauswahltransistors 114 ist mit einem in 15 gezeigten Bitleitungsauswahltransistor 115 verbunden. Eine Kontaktspalte zum Verbinden der Speicherschicht 128 und/oder Source oder Drain 131 ist vor oder auf der Höhe einer Papieroberfläche positioniert, wie durch die gepunktete Linie in 16 gezeigt, und schneidet die Datenleitung 113 und eine Einschreibleitung 129 über eine zwischengelagerte Isolierschicht.
Der längsgerichtet gestapelte Doppeltunnelübergang, der in 15 gezeigt ist, kann einer Reduktion einer Bitgröße stark beitragen. Wenn zusätzlich eine weichmagnetische Schicht für die anti-ferromagnetisch miteinander gekoppelten zwei Magnetschichten 123 und 125 verwendet wird, wird eine Koerzitivkraft reduziert. Somit reicht ein kleines Magnetfeld für ein Schreiben von Information aus. Auch wenn eine Elementgröße reduziert ist, verbleibt der Schreibstrom klein, und ein niedriger Energieverbrauch wird aufrechterhalten.
Weiter werden wie im vierten Ausführungsbeispiel keine Bezugszellen verwendet, und es besteht keine Notwendigkeit einer Berücksichtigung einer Dispersion von Transistoren oder Tunnelübergangselementen. Somit wird eine signifikante Kostenreduktion erzielt.
Um eine Lesesensitivität zu erhöhen ist es wünschenswert, Materialien mit einem hohen Magnetresistanzverhältnis für Magnetmaterialien der ersten und zweiten ferromagnetisch eingeprägte Schicht oder erste und zweite Magnetschicht zu verwenden. Daher können die Magnetschichten 123 und 125 und die Pinschichten 121 und 127 beispielsweise aus Co, Fe, CoFe, CoNi, CoFeNi und FeNi Legierungen und Halbmetallen wie beispielsweise NiMnSb oder Co₂MnGe bestehen. Bei Halbmetallen besteht nur ein Energieabstand auf einem Spinband. Somit ist ein Spinpolarisationsverhältnis groß. Durch Verwenden dieses Metalls kann ein höherer Magnetoresistanzeffekt erzielt werden. Als eine Folge kann eine größere Signalausgabe erzielt werden.
Zusätzlich ist es möglich, eine Anzahl von Einrichtungen zum Einprägen einer Magnetisierung der Pinschichten 121 und 127 zu verwenden. Beispielsweise wird eine Einrichtung bereitgestellt, die ein ferromagnetisches Material mit einem höheren Koerzitivfeld als die Magnetschichten 123 und 125 der Aufzeichnungsschicht 128 verwendet; eine Einrichtung zum Einprägen einer Magnetisierung der Pinschicht durch Verwenden einer Austauschkopplung zwischen der anti-ferromagnetischen Schicht und der ferromagnetischen Schicht, die miteinander in Kontakt sind; und eine Einrichtung zum in Kontaktbringen der ferromagnetischen Schicht mit einer hartmagnetischen Schicht in Anstelle der anti-ferromagnetischen Schicht, um eine Magnetisierung der Pinschichten 121 und 127 unter Verwendung des magnetischen Leckfeldes einzuprägen. Für ein Austauschkoppeln verwendete anti-ferromagnetische Schichtmaterialien können Materialien umfassen, die in einem gewöhnlichen Spin-Valve GMR verwendet werden, wie beispielsweise FeMn, IrMn und PtMn.
Zusätzlich kann für Tunnelbarrieren 122 und 126 eine Verschiedenheit von isolierenden nicht-magnetischen Materialien verwendet werden, wie beispielsweise Al₂O₃, Ta₂O₅, Siliziumnitritsiliziumoxid, oder MgO. Die Dicke dieser Schichten ist vorzugsweise im Bereich von 5 Angström bis 30 Angström.
Weiter können die obig beschriebenen Magnetelementdünnschichten unter Verwendung einer gewöhnlichen Vorrichtung zum Bilden einer dünnen Schicht hergestellt werden, wie beispielsweise einem Molekülstrahepitaxie (MBE) Verfahren, verschiedener Bedampfungsverfahren, oder einem Dampfphasenabschaltungsverfahren. Zusätzlich kann die in dem veranschaulichten Ausführungsbeispiel gezeigte Struktur unter Verwendung einer Feinverarbeitungstechnik und einer Vielfachschichtverdrahtungstechnik hergestellt sein.
(Sechstes Ausführungsbeispiel)
Ein sechstes Ausführungsbeispiel beschreibt eine weitere Struktur der Speichervorrichtung, die eine in dem vierten und fünften Ausführungsbeispiel beschriebene Schaltung konfiguriert, und ein Schreiben/Auslesen der Information unter Verwendung einer Querschnittsstruktur von 17, und ein schematisches Schaltdiagramm. In 17 werden den 15 und 16 entsprechende Elemente durch entsprechend Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
Im veranschaulichten Ausführungsbeispiel wird eine Schaltung gezeigt, in der eine der Datenleitungen 112 und 113 und die Datenleitungen 113 und der Abtastverstärker 117, in 17 gezeigt, über einen Transistor 133 verbunden sind. Auf diese Weise kann in 16 eine von zwei Einschreibleitungen 129, 130 eliminiert sein. Das heißt, während eines Informationsschreibens wird ein Strom an die Datenleitung 112 und die Einschreibleitung 134 angelegt, und zur gleichen Zeit wird der Transistor 133 AUS geschaltet. Auf diese Weise fließt der zu der Datenleitung 112 fließende Strom nicht durch einen Tunnelübergang, und trägt nur einem Erzeugen des Magnetfelds zum Schreiben bei.
Somit kann eine Einschreibleitung durch Einfügen des Transistors 133 eliminiert werden, und die Anzahl von verdrahteten Schichten kann reduziert werden.
(Siebtes Ausführungsbeispiel)
Ein siebtes Ausführungsbeispiel beschreibt eine weitere Konfiguration der Speichervorrichtung, die die in dem vierten Ausführungsbeispiel beschriebene Schaltung konfiguriert, und ein Einschreiben/Auslesen der Information unter Verwendung der Querschnittsstruktur und des schematischen Schaltdiagramms, in den 18A und 18B gezeigt. In den 18A und 18B werden den 15 und 17 entsprechende Elemente durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
Im siebten Ausführungsbeispiel, wie in den 18A und 18B gezeigt, ist ein Source oder Drain 131 des Zellenauswahltransistors 114 mit der Aufzeichnungsschicht 128 über eine Zellenplatte 138 und einen Kontakt 139 verbunden. Dieses wird ausgebildet durch Bereitstellen eines Loches an der zweiten Tunnelbarriere und zweiten Pinschicht 127, wie in
16 gezeigt, und ein Füllen des Loches mit einem Isoliermaterial. Zusätzlich kann eine nicht-magnetische leitfähige Schicht 137 verwendet werden. In diesem Fall ist es erforderlich, eine nicht-magnetische leitfähige Schicht zu stapeln und zu verarbeiten.
Mit einer solchen in 18A und 18B gezeigten Konfiguration wird, wenn Information geschrieben wird, ein Strom zur Datenleitung 112 und Einschreibleitung 134 geliefert. Wenn ein mit der Datenleitung 113 verbundener Schalttransistor 133 Aus geschaltet wird, fließt kein Tunnelstrom zum Doppeltunnelübergang 111. Die Information kann in die Aufzeichnungsschicht 128 durch ein Kompositmagnetfeld oder zwei Ströme eingeschrieben werden, die zur Datenleitung 112 und Einschreibleitung 134 fließen.
Zusätzlich wird, wenn gespeicherte Information ausgelesen wird, der Schalttransistor 133, in den 18A und 18B gezeigt, AN geschaltet, so dass ein Strom zu den Datenleitungen 112 und 113 fließt. Falls der Transistor 114 AN geschaltet wird, kann Energie zum Doppeltunnelübergang 111 geliefert werden.
(Achtes Ausführungsbeispiel)
Ein achtes Ausführungsbeispiel beschreibt eine Struktur der Speichervorrichtung, die die im fünften Ausführungsbeispiel beschriebene Schaltung konfiguriert, und Einschreiben/Auslesen der Information in Bezug auf eine in 19 gezeigte Schnittstruktur und ein schematisches Schaltdiagramm. In 19 werden 15 bis 18 entsprechende Elemente mit entsprechenden Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
19 zeigt eine Schnittansicht einer Magnetspeicherzelle gemäß dem neunten Ausführungsbeispiel. Dieses Ausführungsbeispiel ist durch Verwendung einer Übergangs-Typ-Diode 151 als Zellenauswahl-Halbleiterelement gekennzeichnet. Ein Doppeltunnelübergangselement 111 ist vertikal zwischen die erste und zweite Datenleitung 112 und 113, die sich in Vertikalrichtung mit Bezug auf die Zeichenebene erstrecken, zwischengelagert. Eine Aufzeichnungsschicht 128 und die Diode 151 sind miteinander durch eine Zellenplatte 138 und einen Kontakt 139 verbunden. Die Diode 151 ist mit einer Schreibleitung 134 verbunden. Die Gleichrichterichtung der Diode 151 kann in Abhängigkeit von dem Aufbau der Schreib/Ausleseschaltung definiert werden, wie später gezeigt wird. Die Einschreibleitung 134 verläuft rechtwinklig zur ersten und zweiten Datenleitung 112 und 113 und dient darüber hinaus als Bitleitung. Der Schreibbetrieb wird durchgeführt, indem ein Signalstrom über die Datenleitungen 112 und 113 und die rechtwinklig dazu verlaufende Schreibleitung 137 geführt wird. In diesem Fall verhindert die Diode, dass der Schreibstrom zum Doppeltunnelübergangselement 111 fließt. Die Diode kann aus einem Element gebildet sein, das eine Gleichrichtefunktion aufweist, wie beispielsweise eine Pn-Übergangsdiode, Schottky-Übergangsdiode und ähnliches.
Im oben beschriebenen fünften bis siebten und neunten Ausführungsbeispiel sind, obwohl ein Doppeltunnel-Übergangselement, in dem Schichten als in Vertikalrichtung auf einer Substratfläche gestapelt ausgebildet sind, für das Tunnelübergangselement in der Speicherzelle verwendet wird, die Tunnelübergangselemente der vorliegenden Erfindung nicht darauf beschränkt, und verschiedene Abwandlungen können auftreten. Insbesondere ist die vorliegende Erfindung auf ein Doppel- oder höher vielfaches Tunnelelement anwendbar. Zusätzlich besteht keine Notwendigkeit dafür, dass die Schichten immer als gestapelt ausgeformt sind.
(Neuntes Ausführungsbeispiel)
20 zeigt eine Querschnittsansicht einer Magnetspeicherzelle gemäß dem neunten Ausführungsbeispiel.
Eine Speicherzelle 201 besteht aus einer Pinschicht 121, deren Magnetisierungsrichtung eingeprägt ist, einer ersten Tunnelbarriere 122, und einer Aufzeichnungsschicht 128, gebildet aus einer ersten Magnetschicht 123, deren Magnetisierungsrichtung sich in Abhängigkeit von einem Magnetfeld ändert, einer nicht-magnetischen leitfähigen Schicht 124, und einer zweiten Magnetschicht, deren Magnetisierungsrichtung sich in Abhängigkeit von dem Magnetfeld ändert, einer zweiten Tunnelbarriere 126, und einer zweiten Pinschicht 127, deren Magnetisierungsrichtung eingeprägt ist, und die in dieser Reihenfolge gestapelt sind. Mit anderen Worten bilden die erste Pinschicht 121, die erste Tunnelbarriere 122 und die erste Magnetschicht einen ersten Tunnelübergang. Die zweite Magnetschicht 125, die zweite Tunnelbarriere 126 und die zweite Pinschicht 127 bilden einen zweiten Tunnelübergang. Die nicht-magnetische leitfähige Schicht 124 und der Zellenauswahltransistor 131 sind miteinander über eine Zellenplatte 138 und einen Kontakt 139 verbunden.
Die erste und zweite Datenleitung 112 und 113 umfassen vertikal den ersten und zweiten Tunnelübergang und verlaufen rechtwinklig zu einer Schreibleitung 134. Der Schreibbetrieb wird dadurch durchgeführt, dass ein Schreibstrom zu den Datenleitungen 112 und 113 und zur rechtwinklig dazu verlaufenden Schreibleitung 137 geführt wird. In diesem Fall kann ein Schalttransistor 133 auf der Frontstufe des Abtastverstärkers 117 bereitgestellt sein, um einen Leckfluss über die Datenleitungen 112 und 123 zu verhindern.
Die nicht-magnetische leitfähige Schicht 124 besteht aus einem Metall, ausgewählt aus Cu, Ru, Cr, Re und Ir oder einer Legierung mit Cu, Ru, Cr, Re und Ir mit nicht weniger als 50 Atom%-en.
Bei der Magnetspeichervorrichtung dieses Ausführungsbeispiel sind die erste Magnetschicht 123, verbunden mit den nicht-magnetischen leitfähigen Schicht 124, und die zweite Magnetschicht 125 so ausgebildet, dass sie voneinander durch solch einen Abstand getrennt sind, dass die Kopplung zwischen den Magnetschichten verschwindet. Dieses Ausführungsbeispiel unterscheidet sich in seiner Funktion von den Ausführungsbeispielen der 4 bis 9. Mit anderen Worten realisiert dieses Ausführungsbeispiel ein differenzielles Auslesen unter Verwendung eines Zustands, bei dem ein Tunnelübergang einen niedrigen Widerstand aufweist, und der andere Tunnelübergang einen hohen Widerstand aufweist, durch unabhängiges Steuern des Umschaltens einer Magnetisierung ohne Verwendung des anti-ferromagnetischen Koppelns zwischen der ersten und zweiten Magnetschicht.
Da in diesem Ausführungsbeispiel zwei Tunnelübergänge in einer Stapelkonfiguration strukturiert sind, kann ein Bereich der Zelle stark reduziert werden. Falls das Schreibleitungsintervall F ist, ist der Zellenbereich 8 bis 12 F².
(Zehntes Ausführungsbeispiel)
21 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung der Magnetspeicherzellenanordnung gemäß einem zehnten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente werden durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Erläuterung wird ausgelassen.
In der Figur entspricht ein durch die gestrichelte Linie umfasster Bereich einer Speicherzelle 201. Zwei TMR-Elemente sind mit unabhängigen-Datenleitungen DL und /DL jeweilig an einem Ende verbunden, und sind mit der gleichen Bitleitung BL über einen Zellenauswahltransistor am anderen Ende verbunden. Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig an Auswahltransistoren 31 bis 34 angeordnet, und die Auswahltransistoren 31 und 32 und die Auswahltransistoren 33 und 34 nutzen jeweilig einen Drainbereich gemeinsam. Die Datenleitungen DL und /DL sind mit dem Stromerfassungstyp-Differenzialverstärker 401 über den Auswahltransistor mit einer Wortleitung DSL verbunden, und die Bitleitung BL ist mit der Biasspannungs-Klemmschaltung 420 über den mit einer Wortleitung BSL verbundenen Auswahltransistor verbunden.
Im vorliegenden Ausführungsbeispiel ist die vorliegende Erfindung darin gekennzeichnet, dass die benachbarten Zellen einen Drainbereich des Auswahltransistors und eine Bitleitung gemeinsam nutzen. Somit wird ein Vorteil darin bereitgestellt, dass die Anzahl von Bitleitungen halbiert werden kann, indem benachbarte Zellen die gleiche Bitleitung gemeinsam nutzen.
(Elftes Ausführungsbeispiel)
22 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung der Magnetspeicherzellenanordnung gemäß einem elften Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente sind durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
In der Figur entspricht ein durch eine gestrichelte Linie umfasster Bereich einer Speicherzelle 201. In jeder Zelle sind die TMR-Elemente mit Datenleitungen DL und /DL an einem Ende verbunden, und sind mit anderen Bitleitungen BL1 beziehungsweise BL2 am anderen Ende über einen Zellenauswahltransistor verbunden. Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig an den Auswahltransistoren 31 bis 34 angeordnet und die Auswahltransistoren 31 und 32 und die Auswahltransistoren 33 und 34 nutzen jeweilig einen Drainbereich gemeinsam. Die Datenleitungen DL und /DL sind mit dem Stromerfassungstyp-Differenzialverstärker 401 über einen Auswahltransistor mit einer gemeinsamen Wortleitung DSL verbunden.
Die Bitleitungen BL1 und BL2 sind mit Bitleitungen CBL1 und CBL2 verbunden, die parallel zu den Datenleitungen DL und /DL verlaufen. Weiter sind CBL1 und CBL2 mit der Biasspannungsklemmschaltung 420 über einen Auswahltransistor mit unabhängigen Wortleitungen BSL1 beziehungsweise BSL2 am Außenbereich des Zellenanordnungsbereichs verbunden.
Im vorliegenden Ausführungsbeispiel ist die vorliegende Erfindung darin gekennzeichnet, das die Bitleitung BL mit einer Kreuzung der Datenleitungen DL und /DL verläuft, und durch benachbarte Speicherzellenanordnungen gemeinsam genutzt wird. Weiter ist ein Vorteil darin bereitgestellt, dass die benachbarten Speicheranordnungen BL gemeinsam nutzen können, und zuletzt ist BL mit einer CBL verbunden, die parallel zu den Datenleitungen DL und /DL verläuft, was es möglich macht, die Anzahl von Leitungen zu verringern, die parallel für eine Überlagerung auf den Datenleitungen DL und /DL verlaufen, und ein signifikanteres Reduzieren eines Speicherbereichs. Falls die Bitleitung BL und die Wortleitung WL parallel zueinander verlaufen, werden die Bitleitung BL und die Wortleitung WL simultan aktiviert, was es möglich macht, zu bewirken, dass Speicherzellen in der Zeilenrichtung gleichzeitig ausgelesen werden, d. h. was es möglich macht, ein sogenanntes Seitenmodusauslesen durchzuführen.
(Zwölftes Ausführungsbeispiel)
23 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung der Speicherzellenanordnung gemäß einem zwölften Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente sind durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
In der Figur entspricht durch eine gestrichelte Linie umfasster Bereich einer Speicherzelle 201. Zwei TMR-Elemente sind mit unabhängigen Datenleitungen DL und /DL jeweilig an einem Ende verbunden, und sind mit der gleichen Bitleitung BL1 am anderen Ende über einen Zellenauswahltransistor verbunden. Zusätzlich sind in diesen Speicherzellen und benachbart zueinander in der Wortleitungsrichtung liegenden Speicherzellen diese zwei TMR-Elemente mit der Datenleitung DL2 beziehungsweise /DL jeweilig an einem Ende verbunden, und sind mit der gleichen Bitleitung BL2 am anderen Ende über einen Zellenauswahltrasistor verbunden. Das heißt, die Datenleitung /DL wird durch die benachbarten Speicherzellen in Wortleitungsrichtung gemeinsam genutzt.
Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig an den Zellenauswahltransistoren 31 bis 34 angeordnet. Die Datenleitungen DL1 und /DL sind mit dem Stromerfassungstyp-Differenzialverstärker 401 über einen Auswahltransistor mit einer gemeinsamen Wortleitung DSL1 verbunden. Die Datenleitung /DL wird mit den benachbarten Speicherzellenanordnungen geteilt, weist jedoch einen anderen Auswahltransistor auf. Die Datenleitungen DL2 und /DL sind mit dem Stromerfassungstyp-Differenzialverstärker 401 über einen Auswahltransistor mit einer gemeinsamen Wortleitung DSL2 verbunden. Dabei verwenden die Datenleitungen DL1 und DL2 eine Wortleitung eines Auswahltransistors nicht gemeinsam, um ein Streuen über die Datenleitung DL2 zu verhindern.
Im vorliegenden Ausführungsbeispiel ist die vorliegende Erfindung darin gekennzeichnet, dass die benachbarten Speicherzellenanordnungen eine Datenleitung /DL gemeinsam nutzen. Somit wird ein Vorteil darin bereitgestellt, dass die Datenleitungen gemeinsam genutzt werden, was es möglich macht, einen Anordnungsbereich signifikanter zu reduzieren.
(Dreizehntes Ausführungsbeispiel)
24 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung der Magnetspeicherzellenanordnung gemäß einem dreizehnten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente werden durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
In der Figur entspricht ein durch eine gestrichelte Linie umfasster Bereich einer Speicherzelle 201. Zwei TMR-Elemente sind mit subsidiären Datenleitungen sDL und /sDL jewilig an einem Ende verbunden. Das andere Ende eines jeden TMR-Elements ist mit den gleichen subsidiären Bitleitungen sBL über einen Zellenauswahltransistor verbunden. Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig an Auswahltransistoren 31 bis 34 angeordnet.
Die subsidiären Datenleitungen sDL und /sDL und die subsidiäre Bitleitung sBL sind mit Datenleitungen DL und /DL beziehungsweise einer Bitleitung über einen Auswahltransistor mit einer gemeinsamen Wortleitung SASL verbunden. Die Datenleitungen DL und /DL sind mit dem Stromerfassungstyp-Differenzialverstärker 401 über einen Auswahltransistor mit einer gemeinsamen Wortleitung DSL verbunden. Zusätzlich ist die Bitleitung DL mit der Biasspannungsklemmschaltung 420 über einen Auswahltransistor mit einer Wortleitung BSL am Außenbereich des Speicherzellen-Anordnungsbereichs verbunden.
Das vorliegende Ausführungsbeispiel ist darin gekennzeichnet, dass die Speicherzellenanordnung in Datenleitungsrichtung unterteilt ist, und dadurch eine subsidiäre Zellenanordnung bildet. Ein Verwenden solch einer Anordnung macht es möglich, die Anzahl von Speicherzellen in einer Zellenanordnung ohne extremes Erhöhen des Speicherbereichs zu reduzieren. Auf diese Weise kann ein Problem mit einem Vermindern eines Ausgangssignals aufgrund einer erhöhten Anzahl von Speicherzellen vermieden werden.
(Vierzehntes Ausführungsbeispiel)
25 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung einer Magnetspeicherzellenanordnung gemäß einem vierzehnten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente werden durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
In der Figur entspricht ein mit einer gestrichelten Linie umfasster Bereich einer Speicherzelle 201, und zwei TMR-Elemente sind mit subsidiären Datenleitungen sDL beziehungsweise /sDL an einem Ende verbunden. Das andere Ende eines jeden TMR-Elements ist mit der Bitleitung BL über einen Zellenauswahltransistor verbunden, und ist mit jeder der unabhängigen Bitleitungen BL1 bis BL4 in jeder in der Datenleitungsrichtung angeordneten Speicherzelle verbunden.
Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig an den Auswahltransistoren 31 bis 34 angeordnet. Die subsidiären Datenleitungen sDL und /sDL sind mit Datenleitungen DL beziehungsweise /DL verbunden, über einen Auswahltransistor mit einer gemeinsamen Wortleitung SASL. Die Datenleitungen DL und /DL sind mit dem Stromerfassungstyp-Differenzialverstärker 401 über einen Auswahltransistor mit einer gemeinsamen Wortleitung DSL verbunden.
Im vorliegenden Ausführungsbeispiel ist die vorliegende Erfindung darin gekennzeichnet, dass eine Bitleitung BL die Datenleitungen DL und /DL kreuzend verläuft, und dass die Bitleitung DL mit einer Schreibleitung kompatibel ist.
(Fünfzehntes Ausführungsbeispiel)
26 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung der Magnetspeicherzellenanordnung gemäß einem fünfzehnten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente werden durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird hier ausgelassen.
In der Figur entspricht ein durch eine gestrichelte Linie umfasster Bereich einer Speicherzelle 201. In jeder Speicherzelle ist ein Ende eines TMR-Elements mit einer jeden von Datenleitungen DLR1 bis DLR4 verbunden, und ein Ende des anderen TMR-Elements ist mit der gleichen Datenleitung DLC verbunden. Weiter ist das andere Ende eines jeden der TMR-Elemente mit der gleichen Bitleitung BL über einen Zellenauswahltransistor verbunden. Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig den Zellenauswahltransistoren 31 bis 34 zugeordnet. Die Bitleitung BL ist mit der Biasspannungsklemmschaltung 420 über einen Auswahltransistor mit einer Wortleitung DLS mit dem Außenbereich des Speicherzellen-Anordnungsbereichs verbunden.
Im vorliegenden Ausführungsbeispiel ist die vorliegende Erfindung darin gekennzeichnet, dass Datenleitungspaare DLR und DLC einander kreuzend verlaufen, und die BL auf ähnliche Weise die WL kreuzend verläuft. Zusätzlich wird eine Bitleitung in der Wortleitungsrichtung nicht gemeinsam genutzt. Somit kann ein Zellenauswählen während eines Auslesens eindeutig durch ein Steuern von Potenzialen der BL und WL durchgeführt werden, und eine Biasspannung wird nur an eine Auswahlzelle angelegt. Weiter kreuzen die Datenleitungspaare DLR und DLC einander, und somit sind sie durch eine nicht ausgewählte Zelle nicht kurzgeschlossen. Daher kann ein Betrieb mit Stabilität und hoher Energieverbrauchseffizienz erwartet werden.
(Sechzehntes Ausführungsbeispiel)
27 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung der Magnetspeicherzellenanordnung gemäß einem sechzehnten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente sind mit entsprechenden Bezugszeichen bezeichnet und eine detaillierte Beschreibung wird ausgelassen.
In der Figur entspricht ein durch eine gestrichelte Linie umfasster Bereich einer Speicherzelle 201. Zwei TMR-Elemente sind an einem Ende mit Datenleitungen DL bzw. /DL verbunden, und sind am andern Ende mit der gleichen Bitleitung BL über einen Zellenauswahltransistor verbunden. Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig an den Auswahltransistoren 31 bis 34 angeordnet. Die Datenleitungen DL und /DL sind mit der Biasspannungsklemmschaltung 420 und dem Stromerfassungstyp-Differenzialverstärker 401 über einen Auswahltransistor mit einer gemeinsamen Wortleitung DSL verbunden.
Im vorliegenden Ausführungsbeispiel ist die vorliegende Erfindung darin gekennzeichnet, dass die Bitleitung niedriges Potenzial bezüglich der Datenleitungen DL und /DL aufweist, und ein Strom entlang der Bitleitung BL von den Datenleitungen DL und /DL über den Auswahltransistor fließt. In 29 kann, obwohl ein Bitleitungspotenzial als geerdetes Potenzial definiert ist, dass Potenzial auf eine beliebige Spannung in einem Bereich eingestellt sein, indem das Bitleitungspotenzial nicht das Datenleitungspotenzial überschreitet. Zusätzlich müssen im vorliegenden Ausführungsbeispiel die Potenziale der Datenleitungen DL und /DL vollständig gleich zu einander sein. Dieses kann einfach durch eine Biasspannungsklemmschaltung oder ein ähnliches Verfahren erzielt werden, wie veranschaulicht.
(Sechzehntes Ausführungsbeispiel)
28 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung der Magnetspeicherzellenanordnung gemäß einem sechzehnten Ausführungsbeispiel der vorliegenden Erfindung. In 1 entsprechende Elemente sind durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
In der Figur entspricht ein durch eine gestrichelte Linie umfasster Bereich einer Speicherzelle 201, und zwei TMR-Elemente sind mit unabhängigen Datenleitungen DL beziehungsweise /DL an einem Ende verbunden. Das andere Ende eines jeden der TMR-Elemente ist mit einer Bitleitung über einen Zellenauswahltransistor verbunden, und ist mit einer jeden der unabhängigen Bitleitungen BL1 bis BL4 verbunden, angeordnet in der Datenleitungsrichtung. Unabhängige Wortleitungen WL1 bis WL4 sind jeweilig an den Auswahltransistoren 31 bis 34 angeordnet. Die Datenleitung DL ist mit der Biasspannungsklemmschaltung 420 über einen Auswahltransistor mit einer Wortleitung DSL verbunden, und die Datenleitung /DL ist geerdet. Die Bitleitungen BL1 bis BL4 sind mit ihren jeweiligen Differenzial-Abtastverstärkern SA verbunden.
Als nächstes wird ein Betrieb dieser Schaltung mit Erläuterung der Speicherzelle 201 beschrieben. Es wird ein Fall angenommen, in dem die Magnetisierungskonfigurationen der Aufzeichnungsschicht und einer Pinschicht des TMR-Elements 11 parallel zueinander sind, und solche des TMR-Elements 21 anti-parallel zueinander sind (Aufzeichnungsinformation "1"). In einem Anfangszustand sind die Potenziale der WL1 und DSL1 0. Dann wird das Potenzial der DSL1 als VDD definiert, WL1 wird als VDD definiert, während einen Vbi_as an DL angelegt wird, wodurch der Auswahltransistor 31 elektrisch leitende gemacht wird. Wenn der Widerstandswert des TMR-Elements 11 als R(1 – MR/2) definiert ist, und der Widerstandswert des TMR-Elements 12 als R(1 + MR/2) definiert ist, wird der Wert einer Spannung, die auf BL induziert wird, wie folgt erlangt. V1 = Vbias/2 × (1 + MR/2) (16)
Auf der anderen Seite wird im Falle einer Aufzeichnungsinformation "0", d. h., im Falle dass die Magnetisierungskonfiguration des TMR-Elements 11 einen antiparallelen Zustand eingeht, und die des TMR-Elements 21 einen parallelen Zustand eingeht, der Wert der auf BL induzierten Spannung wie folgt erlangt. V0 – Vbias/2 × (1 – MR/2) (17)
Daher kann beispielsweise dann, wenn eine Referenzspannung eines Differenzialabtastverstärkers auf V_REF = V_bias/2 eingestellt wird, durch ein Vergleichen der Signalspannung der BL mit der Referenzspannung die gespeicherte Information unterschieden werden.
Bei diesem Leseverfahren wird ein Verhältnis der geteilten Spannungen aufgrund der zwei TMR-Elemente erfasst, und somit werden die folgenden Vorteile bereitgestellt.

(1) Es gibt keine Abhängigkeit von einem Wert eines durch ein TMR-Element fließenden Stromes. Das heißt, auch wenn die Anzahl von Speicherzellen einer Speicherzellenanordnung geändert wird und eine Impedanz zwischen den Datenleitungen DL und /DL sich ändert, wird ein Ausgang nicht beeinflusst.
(2) Eine Biasspannung kann durch zwei TMR-Elemente aufgeteilt werden und die Reduktion des Magnetoresistanzverhältnisses in Abhängigkeit von der angelegten Spannung kann abgeschwächt werden.
(3) Fast kein Strom fließt entlang einer Bitleitung und die Dispersion von Charakteristiken von Auswahlhalbleiterelementen, insbesondere die Dispersion eines Source/Drainwiderstands, kann ignoriert werden.

(Achtzehntes Ausführungsbeispiel)
29 zeigt eine Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung in Übereinstimmung mit einem achtzehnten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente werden durch entsprechende Bezugszeichen bezeichnet und eine detaillierte Beschreibung wird hier ausgelassen.
In der Figur entspricht ein durch eine gepunktete Linie umfasster Bereich eine Speicherzelle 201. Zwei TMR-Elemente sind jeweils mit einem Ende mit einer der Datenleitungen DL und /DL verbunden, und sind am anderen Ende er einen Zellenauswahltransistor 31 mit der gleichen Bitleitung DL übverbunden. Unabhängige Wortleitungen WL1 bis WL4 sind an Auswahltransistoren 31 bis 34 angeordnet. Die Datenleitung DL ist mit einer Biasspannungsklemmschaltung 420 über die Auswahltransistoren jeweils mit einer Wortleitung DSL verbunden, und die Datenleitung /DL ist geerdet. Die Bitleitung BL ist über den Auswahltransistor verbunden mit einem Differenzialabtastverstärker SA, verbunden mit der Wortleitung BSL.
Im vorliegenden Ausführungsbeispiel wird die Bitleitung BL durch eine Vielzahl von Speicherzellen gemeinsam genutzt, was es möglich macht, einen Anordnungsbereich wirksamer zu reduzieren.
(Neunzehntes Ausführungsbeispiel)
30 zeigt in einer Ansicht eine elektronische Äquivalenzschaltung einer Magnetspeicherzellenanordnung in Übereinstimmung mit einem neunzehnten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente werden durch entsprechende Bezugszeichen bezeichnet und eine detaillierte Beschreibung wird hier ausgelassen.
Das vorliegende Ausführungsbeispiel ist im wesentlichen das Gleiche wie das siebzehnte und achtzehnte Ausführungsbeispiel hinsichtlich einer Speicherzellenanordnungsstruktur. Jedoch ist die Bitleitung BL in eine subsidiäre Bitleitung sBL über eine Stromwandlerschaltung aufgeteilt, und eine Fluktuation der sBL-Spannung, erzeugt durch einen Auslesebetrieb, wird als eine Stromdifferenz zu einem Hauptverstärker SA an der nachfolgenden Stufe durch die Bitleitung BL mittels der Stromwandlerschaltung übertragen. Im vorliegenden Ausführungsbeispiel kann die Floatingkapazität (Fließkapazität) und der Verdrahtungswiderstand durch Verkürzen einer Länge der Bitleitung BL reduziert werden, und ein schneller Betrieb kann durch Reduzieren einer Bitleitungsverzögerung erzielt werden.
(Zwanzigstes Ausführungsbeispiel)
31 zeigt in einer Ansicht einer elektrischen Äquivalenzschaltung einer Magnetspeicherzellenanordnung in Übereinstimmung mit einem zwanzigsten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente sind durch entsprechende Bezugszeichen bezeichnet, und eine detaillierte Beschreibung wird ausgelassen.
In der Figur entspricht ein durch eine gestrichelte Linie umfasster Bereich einer Speicherzelle 201, und zwei TMR-Elemente sind mit einer jeweiligen der Datenleitungen DL und /DL an einem Ende verbunden. Das andere Ende eines jeden der TMR-Elemente ist mit der Bitleitung BL über das Zellenauswahl-Diodenelement 31 verbunden, und ist mit einer jeweiligen unabhängigen der Bitleitungen BL1 bis BL4 in der Datenleitungsrichtung geordnete Speicherzelle verbunden. Die Datenleitung DL ist mit einer Biasspannungsklemmschaltung 420 über die Auswahltransistoren, jeweils mit der Wortleitung DLS, verbunden, und die Datenleitung /DL ist geerdet. Die Bitleitung BL ist über die Auswahltransistoren mit einem Lastwiderstand und einer Wortleitung BSL verbunden.
Im vorliegenden Ausführungsbeispiel wird die Schwellwertspannung der Diode in der Vorwärtsrichtung für eine Zellenauswahl verwendet. Das heißt, der Wert der Schwellwertspannung in der Vorwärtsrichtung der Diode wird als V_TO definiert, und es wird angenommen, dass die Bedingung V_TO < V₀ erfüllt ist. Somit wird, wenn eine Potenzialdifferenz V an bestimmte Datenleitungen DL und /DL angelegt wird, eine Spannung V₀ – V_TO oder V₁ – V_TO an den mit der Bitleitungsgruppe, die die Datenleitung DL und /DL kreuzt, verbundenen Abtastverstärker angelegt. Daher kann die gespeicherte Information durch Unterscheiden des Wertes gelesen werden.
Als Diodenelemente für eine Zellenauswahl im vorliegenden Ausführungsbeispiel können eine Übergangstyp pn-Diode, eine Schottky-Diode, oder MIS-Diode verwendet werden; und ein n-Typ MOS Transistor mit einem kurzgeschlossenen Drain/Gateanschluss, wie in 32 gezeigt. Allgemein wird in einer Magnetspeichervorrichtung ein MOS Transistor häufig verwendet. Ein redundanter Elementtrennbereich ist erforderlich zum Bilden der pn-Diode an einem Halbleiterabschnitt, was zu einem vergrößerten Zellenbereich führt. Eine Diode mit einem nMOS Transistor bewirkt solch ein Problem nicht, was ein bevorzugtes Ausführungsbeispiel darstellt.
(Einundzwanzigstes Ausführungsbeispiel)
33 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung einer Magnetspeicherzellenanordnung in Übereinstimmung mit einem einundzwanzigsten Ausführungsbeispiel der vorliegenden Erfindung. 1 entsprechende Elemente sind durch entsprechende Bezugszeichen bezeichnet und eine detaillierte Beschreibung wird ausgelassen.
In der Figur entspricht ein durch eine gestrichelte Linie umfasster Bereich einer Speicherzelle 201, und zwei TMR-Elemente sind an einem Ende mit einer jeweiligen der Datenleitungen DL und /DL verbunden. Das andere Ende der TMR-Elemente ist mit einer Bitleitung DL über ein Zellenauswahldiodenelement 31 verbunden, und ist mit einer jeweiligen unabhängigen der Bitleitungen BL1 bis BL4 über in der Datenleitungsrichtung angeordnete Speicherzellen verbunden. Die Datenleitung DL ist mit einer Biasspannungsklemmschaltung 420 verbunden, über die Auswahltransistoren, jeweils mit der Wortleitung DSL, und die Datenleitung /DL ist geerdet. Die Bitleitung DL ist mit einer Offsetspannungsschaltung 430 und einem Stromabtastverstärker 402 verbunden.
In 34 wird im vorliegenden Ausführungsbeispiel ein zu einer Bitleitung fließender Strom als eine Funktion einer Offsetspannung V_off gemessen. Zwei Kurven bezeichnen Ströme I₀ und I₁, die gespeicherte Information "1" beziehungsweise "0" entsprechen. Ein Bereich, in dem nur I₀ im wesentlichen gleich 0 ist, existiert in der Umgebung von V_off = 500 mV. In diesem Bereich ist ein Wert von I₁/I₂ sehr groß, was in praktischer Hinsicht sehr vorteilhaft ist.
Eine Änderung von I₀ und I₁ in Übereinstimmung mit solcher Art gespeicherter Information kann erzielt werden, indem eine Spannungsänderung in Übereinstimmung mit der gespeicherten Information mit einer starken Nicht-Linearität in der Umgebung der Schwellwertspannung V_TO der Diode kombiniert wird. Allgemein wird der Wert von V_TO in der Diode in Abhängigkeit vom Herstellungsverfahren bestimmt. Daher ist im vorliegenden Ausführungsbeispiel ein Verfahren zum Anwenden einer Offsetspannung eine bevorzugte Ausführungsform.
(Zweiundzwanzigstes Ausführungsbeispiel)
35 zeigt in einer Ansicht eine elektrische Äquivalenzschaltung einer Magnetspeicherzellenanordnung in Übereinstimmung mit einem zweiundzwanzigsten Ausführungsbeispiel der vorliegenden Erfindung.
In der Figur entspricht ein durch eine gestrichelte Linie umfasster Bereich eine Speicherzelle 201. In dieser Speicherzelle 201 sind die TMR-Elemente 11 und 21 jeweilig mit einer jeweils unabhängigen der Datenleitungen 41 und 42 an einem Ende verbunden, und das andere Ende eines jeden der TMR-Elemente 11 und 21 ist gemeinsam mit einem Zellenauswahltransistor 32 verbunden.
Zusätzlich sind in jeder Speicherzelle unabhängige Wortleitungen 301 bis 304 jeweilig an den Zellenauswahltransistoren 31 bis 34 angeordnet. Ein Ende einer jeden der Datenleitungen 41 und 42 ist mit einer jeweiligen von Konstantstromquellen 401 und 402 verbunden, und das andere Ende ist mit einem Abtastverstärker 404 verbunden. Eine gemeinsame Wortleitung 403 ist an einem MOS Transistor angeordnet, der die Konstantspannungsquellen 401 und 402 konfiguriert. Der Abtastverstärker 404 ist ein Spannungshaltetyp-Flipflopverstärker und weist einen gemeinsamen Sourceanschluss 405 und einen Datenanschluss 406 auf.
Als nächstes wird ein Verfahren zum Auslesen von Information in der Magnetspeicherzellenanordnung gemäß der vorliegenden Erfindung detailliert erläutert.
36 zeigt eine Änderung, wenn ein Lesepotenzial WL der Wortleitung 302 des Zellenauswahltransistors 32 vorliegt; ein Potenzial DLW der Wortleitung 403, die mit den Konstantstromquellen 401 und 402 verbunden ist; Potenziale der Datenleitungen 41 und 42 (DL und /DL); und ein Potenzial SS des gemeinsamen Sourceanschlusses 405 des Abtastverstärkers 404, indem eine Zeitachse als horizontale Achse gelegt wird.
Nunmehr wird ein Fall betrachtet, in dem eine Magnetisierung der Aufzeichnungsschicht des TMR-Elements 11 anti-parallel zu der der Pinschicht ist (Aufzeichnunginformation "1"). In einem Anfangszustand sind die Potenziale der Wortleitung WL des Zellenauswahltransistors 32 und der Wortleitung DLW, die die Konstantstromquellen 401 und 402 steuert, als 0 definiert, und ein Potenzial des gemeinsamen Sourceanschlusses des Abtastverstärkers 404 ist als VD definiert. In diesem Zustand liegen die Datenleitungen 41 und 42 auf Schwebepotenzialen, und der Abtastverstärker 404 ist von den Datenleitungen 41 und 42 getrennt.
Als nächstes ist ein hohes Potenzial V_S an DLW angelegt, nachdem WL als hohes Potenzial V_CC definiert wurde, und der Zellenauswahltransistor 32 war leitfähig. Auf diese Weise fließt ein Abtaststrom I_S, gleich der TMR-Elemente 11 und 21, über die Datenleitungen 41 und 42. Wenn ein Spannungsabfall in einem Zellenauswahltransistor 32 als Vr definiert wird, sind die Potenziale der Datenleitungen 41 und 42 wie folgt. DL = VD(R + ΔR) × IS + Vr /DL = VD' = R × IS + Vr (18)das heißt ΔV = ΔR × IS (19)wird als Differenzialspannung der Datenleitungen 41 und 42 erhalten.
Als nächstes wird in diesem Zustand ein Ausleseimpuls, der von VD auf 0 wechselt, an den gemeinsamen Sourceanschluss 405 des Abtastverstärkers 404 angelegt, wie veranschaulicht. Wenn eine Potenzialdifferenz zwischen DL und SS ein Schwellwertpotenzial Vth eines Transistors überschreitet, beginnt der Transistor, der mit der Datenleitung 42 mit einem niedrigen Potenzial verbunden ist, mit einem Entladen. Als eine Folge hält die Datenleitung 41 ein Anfangspotenzial VD, und die andere Datenleitung 42 wird durch 0V gehalten.
Im Falle einer Aufzeichnungsinformation "0" ist die Magnetisierung der Aufzeichnungsschicht des TMR-Elements 11 parallel zu der der Pinschicht, die Datenleitung 11 liegt auf einem niedrigen Potenzial, wenn ein Abtaststrom angelegt wird. Somit wird, wenn ein Ausleseimpuls angelegt wird, die Datenleitung 41 durch 0V gehalten. Daher wird ein Impuls an den gemeinsamen Sourceanschluss 405 angelegt, und nach Ablauf einer bestimmten Periode wird eine Spannung D der Datenleitung 41 durch Verwenden des Anschlusses 406 des Abtastverstärkers erlangt, wodurch ein Auslesen durchgeführt wird. Nach einem Datenauslesen wird das Potenzial eines jeden Anschlusses auf ein Anfangspotenzial restauriert, wie veranschaulicht, wodurch das Halten des Abtastverstärkers 404 zurückgesetzt wird, und ein Auslesebetrieb beendet ist.
In der Konfiguration der vorliegenden Erfindung muss der Wert ϕ des Ausleseimpulses, der an den gemeinsamen Sourceanschluss 405 des Abtastverstärkers 404 angelegt wird, VD' ≦ ϕ ≦ VD sein.
Das heißt, für die Impulsgröße relevanter Abstandswert entspricht ungefähr einer Differenzialspannung zwischen den Datenleitungen während eines Auslesens. Um einen Betrieb dieses Abschnitts zu stabilisieren kann (1) eine Spannungsverstärkerschaltung an der Vorderstufe des Abtastverstärkers bereitgestellt sein; und (2) eine Schaltung für eine Kompensation einer Dispersion zwischen VD und VD' oder ähnliches. Obwohl ein Flipflopverstärker im vorliegenden Ausführungsbeispiel verwendet wird, kann eine andere Verstärkerschaltung, beispielsweise ein Stromspiegelverstärker als Abtastverstärker verwendet werden.
37 veranschaulicht schematisch eine Ansicht der Gesamtkonfiguration der Magnetspeicherzellenanordnung in Übereinstimmung mit der vorliegenden Erfindung. Eine Speicherzellenanordnung einschließlich in zweidimensionaler Weise angeordneter Speicherzellen; mit diesen Speicherzellen verbundene Datenleitungsgruppen; Wortleitungsgruppen; und in der Umgebung der Speicherzellen kreuzende Schreibleitungsgruppen. Schreibleitungen RWL und CWL sind paarweise mit einem Spaltendecoder und Zeilendecoder verbunden, wodurch ein selektives Schreiben ermöglicht wird, das einer externen Adresseingabe entspricht.
Auf der anderen Seite sind die Wortleitung DWL zum Ansteuern der Datenleitungspaare DL und /DL und eine Wortleitung WL zum Ansteuern des Zellenauswahltransistors orthogonal zu diesen Wortleitungen, und mit dem Spaltendecoder beziehungsweise Zeilendecoder verbunden, wodurch ein selektives Auslesen ermöglicht wird, das einer externen Adresseingabe entspricht. Der Abtastverstärker SA ist an jedem Datenleitungspaar bereitgestellt, und wird durch eine gemeinsame Wortleitung SS angesteuert. Dann werden Auslesedaten über die gemeinsame Datenleitung D ausgelesen.
Auf diese Weise wird im vorliegenden Ausführungsbeispiel eine Speicherzelle (beispielsweise 201) durch zwei TMR-Elemente (beispielsweise 11 und 12) bereitgestellt, und Speicherzellen sind jeweilig an einem Kreuzungsabschnitt zwischen einer jeden der Schreibleitungen 51a und 51b, parallel zueinander angeordnet, und der Schreibleitung 52, orthogonal zu diesen Schreibleitungen, angeordnet. Somit wird ein Strom an die Schreibleitungen 51a und 51b und die Schreibleitung 52 angelegt, wodurch Daten selektiv in eine beliebige Speicherzelle eingeschrieben werden können.
Die Richtungen von Strömen, die durch die Schreibleitungen 51a und 51b fließen, sind einander entgegengerichtet, und die Magnetisierungsrichtungen der Aufzeichnungsschichten 101 der zwei TMR-Elemente 11 und 12, die eine Speicherzelle 201 konfigurieren, sind anti-parallel zueinander. Somit wird während eines Informationsauslesebetriebs eine Differenz zwischen den Ausgaben der TMR-Elemente 11 und 12 erlangt, wodurch ein Differenzialsignal, das größer als das im Stand der Technik erzielt werden kann. Zusätzlich nutzen die TMR-Elemente 11 und 21 den gleichen Zellenauswahltransistor 32, was es möglich macht, vollständig einen Offset des Ausgangssignals, bewirkt durch eine Dispersion von Transistorcharakteristiken, zu eliminieren. Daher kann in Übereinstimmung mit der vorliegenden Erfindung das Zellenausgangssignal während eines Auslesebetriebs erhöht werden, und ein Signal-Rauschverhältnis kann verbessert werden, ohne eine Erhöhung eines Energieverbrauchs und einer Abklingzeit während eines Auslesens zu bewirken. Somit kann ein niedriger Energieverbrauch mit schnellen Ausleseeigenschaften kompatibel sein.
Wie oben detailliert erläutert macht es die Verwendung der Magnetspeicherzellen-Anordnungsstruktur der vorliegenden Erfindung möglich, signifikant höhere Ausgabe und niedriges Rauschen zu erzielen als in einem Fall der Verwendung eines Informationsauslesens des Standes der Technik. Daher kann eine magnetische Festkörperspeichervorrichtung bereitgestellt werden, die mit niedrigem Energieverbrauch und schnellen Ausleseeigenschaften kompatibel ist.

Claims

Eine Magnetspeichervorrichtung, umfassend: ein Tunnelübergangselement, umfassend: einen Stapel aus einer ersten Pinschicht (121), deren Magnetisierungsrichtung darin eingeprägt ist, einer der ersten Pinschicht überlagerten ersten Tunnelbarriere (122), einer der ersten Tunnelbarriere (122) überlagerten ersten Magnetschicht (123), deren Magnetisierungsrichtungsänderungen von einem externen magnetischen Feld abhängen, einer zweiten Magnetschicht (125), deren Magnetisierungsrichtungsänderungen von dem externen Magnetfeld abhängen, und einer zwischen der ersten und der zweiten Magnetschicht angeordneten nicht-magnetischen leitfähigen Schicht (124), wobei Richtungen der magnetischen Momente der ersten und zweiten Magnetschicht im wesentlichen zueinander antiparallel sind; eine der zweiten Magnetschicht (125) überlagerte zweite Tunnelbarriere (126); und eine der zweiten Tunnelbarriere (126) überlagerte zweite Pinschicht (127); ein Halbleiterelement (114), das mit der ersten Magnetschicht (123) und/oder der nicht-magnetischen leitfähigen Schicht (124) und/oder der zweiten Magnetschicht (125) elektrisch verbunden ist; und eine Erfassungseinrichtung (117) zur Erfassung einer Stromdifferenz zwischen einem über die erste Magnetschicht (123) und die erste Pinschicht (121) fließenden ersten Tunnelstrom und einem über die zweite Magnetschicht (125) und die zweite Pinschicht (127) fließenden zweiten Tunnelstrom, oder einer Lastspannungsdifferenz in einem differenziellen Verfahren.
Eine Magnetspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie umfasst: eine Bitleitung, die mit der ersten Magnetschicht (123) und/oder der nicht-magnetischen leitfähigen Schicht (124) und/oder der zweiten Magnetschicht (125) über das Halbleiterelement (114) elektrisch verbunden ist; eine mit der ersten Pinschicht (121) elektrisch verbundene erste Datenleitung (113); und eine mit der zweiten Pinschicht (127) elektrisch verbundene zweite Datenleitung (112).
Die Magnetspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halbleiterelement einen Transistor (114) oder eine Diode umfasst.
Die Magnetspeichervorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass die Erfassungseinrichtung einen Abtastverstärker (117) und einen Transistor (133) umfasst, über den der Abtastverstärker mit der Datenleitung (113) verbunden ist.
Die Magnetspeichervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die erste und zweite Magnetschicht (123, 125) sich hinsichtlich ihrer Dicke voneinander unterscheiden.
Die Magnetspeichervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste und zweite Magnetschicht (123, 125) aus magnetischen Materialien mit einem hohen Magnetwiderstandsverhältnis bestehen.
Die Magnetspeichervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die erste Magnetschicht (123) mit der zweiten Magnetschicht (125) antiferromagnetisch gekoppelt ist.
Eine Magnetspeichervorrichtung, umfassend: eine Magnetspeicherzellenanordnung mit einer Vielzahl von unterteilten Speicherzellenanordnungen, wobei jede der unterteilten Speicherzellenanordnungen eine Vielzahl von Magnetspeicherzellen (201) umfasst, eine erste und zweite subsidiäre Datenleitung (DL, /DL), die parallel zueinander angeordnet sind, eine Vielzahl von Wortleitungen (WL1 bis WL4), die die erste und/oder zweite subsidiäre Datenleitung kreuzen, und parallel zu der ersten und zweiten subsidiären Datenleitung eine entsprechende einer Vielzahl von Bitleitungen (BL), wobei eine jede Magnetspeicherzelle einen ersten und zweiten Tunnelübergangsabschnitt (11, 21) und ein Zellenauswahlhalbleiterelement (31, 32 ...) umfasst, wobei ein jeder des ersten und zweiten Tunnelübergangsabschnitts einen Stapel aus einer Pinschicht (121, 127) und einer Aufzeichnungsschicht (123, 125), in der Magnetisierungsrichtungsänderungen von einem externen Magnetisierungsfeld abhängen, umfasst, wobei der erste Tunnelübergangsabschnitt (11) ein in Stapelrichtung gegenüberliegendes erstes Ende und zweites Ende aufweist, der zweite Tunnelübergangsabschnitt (21) ein in der Stapelrichtung gegenüberliegendes drittes Ende und viertes Ende aufweist, wobei das erste Ende des ersten Tunnelübergangsabschnitts (11) mit der ersten subsidiären Datenleitung (DL) verbunden ist, das dritte Ende des zweiten Tunnelübergangsabschnitts (21) mit der zweiten subsidiären Datenleitung (/DL) verbunden ist, das zweite Ende des ersten Tunnelübergangsabschnitts (11) und das vierte Ende des zweiten Tunnelübergangsabschnitts (21) miteinander und einer subsidiären Bitleitung verbunden ist, wobei das Zellenauswahlhalbleiterelement (31, ...) die subsidiäre Bitleitung mit einer der Bitleitungen verbindet.