DE60300950T2

DE60300950T2 - MRAM Architektur

Info

Publication number: DE60300950T2
Application number: DE60300950T
Authority: DE
Inventors: Heon Lee; Frederick A. Perder
Original assignee: Hewlett Packard Development Co LP
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-02-20
Filing date: 2003-02-18
Publication date: 2006-06-08
Anticipated expiration: 2023-02-19
Also published as: DE60300950D1; KR20030069843A; CN100380519C; EP1339067A1; EP1339067B1; CN1440037A; US20030156444A1; US20040047213A1; CN101231881A; US6665205B2; JP2003298028A; US6927092B2; CN101231881B; TW200303545A

Description

Die Erfindung bezieht sich allgemein auf einen Magnetdirektzugriffsspeicher (MRAM = magnetic random access memory). Genauer gesagt bezieht sich die Erfindung auf einen MRAM, der eine gemeinschaftlich verwendete globale Wortleitung aufweist. Die WO-99/14760 offenbart eine MRAM-Struktur, die Merkmale gemäß dem vorcharakterisierenden Abschnitt von Anspruch 1 aufweist.
MRAM-Vorrichtungen umfassen allgemein ein Array von Speicherzellen. Die Speicherzellen sind typischerweise in Zeilen und Spalten konfiguriert. Jede Zeile umfasst allgemein eine entsprechende Wortleitung und jede Spalte umfasst allgemein eine entsprechende Bitleitung. 1 zeigt ein MRAM-Array von Speicherzellen 110, 120, 130, 140 und entsprechende Wortleitungen (WL) und Bitleitungen (BL). Die MRAM-Speicherzellen 110, 120, 130, 140 sind bei Koppelpunkten bzw. Kreuzungspunkten der Wortleitungen und der Bitleitungen positioniert und jede MRAM-Speicherzelle 110, 120, 130, 140 speichert ein Bit von Informationen durch eine Magnetisierungsausrichtung innerhalb der Speicherzellen.
2 zeigt eine MRAM-Speicherzelle 205 detaillierter. Die MRAM-Speicherzelle 205 umfasst allgemein eine weichmagnetische Region 210, eine dielektrische Region 220 und eine hartmagnetische Region 230. Die Magnetisierungsausrichtung innerhalb der weichmagnetischen Region 210 ist nicht fest und kann zwei stabile Ausrichtungen annehmen, wie es durch den Pfeil M1 gezeigt ist. Die hartmagnetische Region 230 (auch als eine festgelegte magnetische Region bezeichnet) weist eine feste magnetische Ausrichtung auf, wie es durch den Pfeil M2 gezeigt ist. Die dielektrische Region 220 stellt allgemein eine elektrische Isolation zwischen der weichmagnetischen Region 210 und der hartmagnetischen Region 230 bereit.
Wie vorhergehend angemerkt, kann die Magnetisierungsausrichtung der weichmagnetischen Region 210 zwei stabile Ausrichtungen annehmen. Diese zwei Ausrichtungen, die entweder parallel oder antiparallel zu der magnetischen Ausrichtung der hartmagnetischen Region 230 sind, bestimmen den logischen Zustand der MRAM-Speicherzelle 205.
Die Magnetisierungsausrichtung der weichmagnetischen Region 210 wird ansprechend auf elektrische Ströme bestimmt, die an die Bitleitungen (BL) und die Wortleitungen (WL) während einer Schreiboperation zu der MRAM-Speicherzelle angelegt sind. Die elektrischen Ströme, die an die Bitleitungen und die Wortleitungen angelegt sind, setzen die Ausrichtung der Magnetisierung abhängig von der Richtung der Ströme, die durch die Bitleitungen und die Wortleitungen fließen, und deshalb den Richtungen der induzierten Magnetfelder, die durch die Ströme erzeugt werden, die durch die Bitleitungen und die Wortleitungen fließen.
2A zeigt die Ausrichtungen der Magnetisierung einer MRAM-Speicherzelle detaillierter. Eine erste MRAM-Speicherzellenausrichtung 240 umfasst die magnetischen Ausrichtungen sowohl der weichmagnetischen Region als auch der hartmagnetischen Region, die die gleiche Richtung sind. Eine zweite MRRM-Speicherzellenausrichtung 250 umfasst die magnetische Ausrichtung der weichmagnetischen Region und der hartmagnetischen Region, die in entgegengesetzte Richtungen sind. Eine Eigenschaft von MRAM-Speicherzellen ist, dass ein Widerstandswert über die MRAM-Speicherzelle niedrig ist, falls die magnetischen Ausrichtungen in den zwei Regionen die gleichen sind, wie bei der ersten MRAM-Speicherzellenausrichtung 240. Der Widerstandswert über die MRAM-Speicherzelle ist jedoch hoch, falls die magnetischen Ausrichtungen in den zwei Regionen entgegengesetzt sind, wie bei der zweiten MRAM-Speicherzellenausrichtung 250.
Die magnetischen Ausrichtungen der MRAM-Speicherzellen werden durch ein Steuern elektrischer Ströme, die durch die Wortleitungen und die Bitleitungen fließen, und deshalb der entsprechenden Magnetfelder, die durch die elektrischen Ströme induziert werden, gesetzt (beschrieben). Weil die Wortleitung und die Bitleitung in Kombination wirksam sind, um die Magnetisierungsausrichtung der ausgewählten Speicherzelle umzuschalten (d. h. zu der Speicherzelle zu schreiben), können die Wortleitung und die Bitleitung kollektiv als Schreibleitungen bezeichnet werden. Zusätzlich können die Schreibleitungen ferner verwendet werden, um den logischen Wert zu lesen, der in der Speicherzelle gespeichert ist.
Die MRAM-Speicherzellen werden durch ein Erfassen eines Widerstandswerts über die MRAM-Speicherzellen gelesen. Das Widerstandswerterfassen wird durch die Wortleitungen und die Bitleitungen erzielt.
Allgemein ist ein Spannungspotential der Wortleitungen und Bitleitungen begrenzt, weil die Wortleitungen und Bitleitungen physisch mit den MRAM-Speicherzellen verbunden sind. Das heißt, ein Spannungspotential über die MRAM-Speicherzellen eines genügend großen Werts zerstört die MRAM-Speicherzellen. Deshalb muss das Spannungspotential (und der resultierende Strom) über die Wortleitungen und Bitleitungen auf einen Wert begrenzt sein, der die MRAM-Speicherzelle nicht zerstört. Dies begrenzt den Strom, der durch die Wortleitungen und Bitleitungen fließt (und die Intensität der resultierenden Magnetfelder).
Ein Verbinden einer großen Anzahl von MRAM-Speicherzellen mit den gleichen Wortleitungen und Bitleitungen kann die Wirksamkeit eines Erfassens des Widerstandszustands einer einzigen MRAM-Speicherzelle reduzieren. Die MRAM-Speicherzellen sind parallel geschaltet. Deshalb kann der resultierende Ausgangswiderstandswert, der zwischen den Wortleitungen und Bitleitungen erfasst wird, klein werden. Dies macht eine Erfassung des Widerstandswerts irgendeiner speziellen MRAM-Speicherzelle schwieriger.
Die Beträge der Schreibströme durch die Wortleitungen und Bitleitungen von MRAM-Speicherzellarrays des Stands der Technik sind durch den Widerstandswert der Wortleitungen und der Bitleitungen begrenzt. Wenn integrierte Schaltungen und ein zugeordnetes MRAM-Speicherzellarray kleiner werden, werden die physischen Abmessungen der zugeordneten Wortleitungen und Bitleitungen kleiner. Je kleiner jedoch die physischen Abmessungen der Wortleitungen und der Bitleitungen, desto größer der Widerstandswert der Wortleitungen und der Bitleitungen. Wenn deshalb die Abmessung der Wortleitungen und der Bitleitungen reduziert ist, sind die Beträge der Schreibströme, die an die Wortleitungen und die Bitleitungen angelegt werden, reduziert. Das Netto-Ergebnis ist, dass der Betrag der Magnetfelder, die durch die Wortleitungen und die Bitleitungen erzeugt werden, begrenzter wird, wenn die physische Größe der MRAM-Speicherzellarrays kleiner wird.
Die vorliegende Erfindung versucht, eine verbesserte Speicherstruktur zu schaffen.
Gemäß einem Aspekt der vorliegenden Erfindung ist eine MRAM-Struktur mit gemeinschaftlich verwendeter globaler Wortleitung gemäß Anspruch 1 vorgesehen.
Das bevorzugte Ausführungsbeispiel kann eine Vorrichtung und ein Verfahren liefern, das ein Schreiben zu und ein Lesen von MRAM-Speicherzellen vorsieht. Dasselbe kann ein Spannungspotential liefern, das an Wortleitungen angelegt wird und das eine Magnetisierungsrichtung bei der MRAM-Speicherzelle setzt, die nicht begrenzt sein müssen. Zusätzlich kann dasselbe Wort- oder Bitleitungen verkürzen, die verwendet werden, um den Widerstandswert über die MRAM-Speicherzelle zu erfassen. Dasselbe kann ferner die Verarbeitungsschritte minimieren, die benötigt werden, um die MRAM-Speicherzellarrays zu fertigen.
Das bevorzugte Ausführungsbeispiel sieht eine Vorrichtung und ein Verfahren zum Schreiben zu MRAM-Speicherzellen durch die Verwendung einer gemeinschaftlich verwendeten globalen Wortleitung vor. Spannungspotentiale, die an die gemeinschaftlich verwendete globale Wortleitung angelegt werden, sind nicht durch Charakteristika der MRAM-Speicherzellen begrenzt. Die Vorrichtung und das Verfahren sehen verkürzte Erfassungsleitungen vor, was das Erfassen eines Widerstandszustands der MRAM-Speicherzellen verbessert. Eine gemeinschaftlich verwendete globale Wortleitungsstruktur gemäß der Erfindung fügt der Fertigung von MRAM-Speicherarrays eine minimale Anzahl von Verarbeitungsschritten hinzu.
Ein erstes Ausführungsbeispiel der Erfindung umfasst eine MRAM-Struktur mit gemeinschaftlich verwendeter globaler Wortleitung. Die MRAM-Struktur umfasst einen ersten Bitleitungsleiter, der in eine erste Richtung ausgerichtet ist. Ein erster Erfassungsleitungsleiter ist in eine zweite Richtung ausgerichtet. Eine erste Speicherzelle ist physisch zwischen den ersten Bitleitungsleiter und den ersten Erfassungsleitungsleiter geschaltet. Eine globale Wortleitung ist im Wesentlichen in die zweite Richtung ausgerichtet und magnetisch mit der ersten Speicherzelle gekoppelt. Ein zweiter Bitleitungsleiter ist im Wesentlichen in die erste Richtung ausgerichtet. Ein zweiter Erfassungsleitungsleiter ist im Wesentlichen in die zweite Richtung ausgerichtet. Eine zweite Speicherzelle ist physisch zwischen den zweiten Bitleitungsleiter und den zweiten Erfassungsleitungsleiter geschaltet. Die globale Wortleitung ist ebenfalls magnetisch mit der zweiten Speicherzelle gekoppelt.
Die erste Speicherzelle und die zweite Speicherzelle können MRAM-Vorrichtungen sein. Ein logischer Zustand der MRAM-Vorrichtungen kann durch eine Magnetisierungsausrichtung der MRAM-Vorrichtungen bestimmt sein. Die Magnetisierungsausrichtung der ersten Speicherzelle kann durch einen Strom bestimmt sein, der durch die erste Bitleitung und die globale Wortleitung geleitet wird. Die Magnetisierungsausrichtung der zweiten Speicherzelle kann durch einen Strom bestimmt sein, der durch die zweite Bitleitung und die globale Wortleitung geleitet wird.
Ein logischer Zustand der ersten Speicherzelle kann durch die erste Bitleitung und die erste Erfassungsleitung erfasst werden. Der logische Zustand der ersten Speicherzelle kann durch ein Erfassen eines Widerstandswerts zwischen der ersten Bitleitung und der ersten Erfassungsleitung bestimmt werden. Ein logischer Zustand der zweiten Speicherzelle kann durch die zweite Bitleitung und die zweite Erfassungsleitung erfasst werden. Der logische Zustand der zweiten Speicherzelle kann durch ein Erfassen eines Widerstandswerts zwischen der zweiten Bitleitung und der zweiten Erfassungsleitung bestimmt werden.
Ein zweites Ausführungsbeispiel ist dem ersten Ausführungsbeispiel ähnlich. Das zweite Ausführungsbeispiel umfasst die erste Bitleitung, den ersten Erfassungsleitungsleiter und die erste Speicherzelle, die ein Spiegelbild der zweiten Bitleitung, des zweiten Erfassungsleitungsleiters und der zweiten Speicherzelle um die globale Wortleitung sind.
Ein drittes Ausführungsbeispiel ist dem ersten Ausführungsbeispiel ähnlich. Bei dem dritten Ausführungsbeispiel umfasst die globale Wortleitung ein leitfähiges Zentrum und einen Magnetmetallbelag bzw. eine Magnetmetallauskleidung. Die globale Wortleitung stellt ein bidirektionales Magnetfeld bereit, wenn dieselbe einen Strom leitet, wodurch ermöglicht wird, dass die globale Wortleitung Magnetzustände von sowohl der ersten Speicherzelle als auch der zweiten Speicherzelle ausrichtet.
Ein viertes Ausführungsbeispiel umfasst ein Verfahren zum Bilden einer MRAM-Struktur mit gemeinschaftlich verwendeter globaler Wortleitung. Das Verfahren umfasst ein Ätzen eines Grabens in einer Oxidschicht, die über einem Substrat gebildet ist. Ein erstes Belagmaterial wird über dem Graben aufgebracht. Das aufgebrachte erste Belagmaterial wird anisotropisch geätzt, wobei das erste Belagmaterial an Kanten des Grabens gelassen wird. Ein Magnetmetallbelagmaterial wird über das erste Belagmaterial und das Substrat aufgebracht. Das aufgebrachte Magnetmetallbelagmaterial wird anisotropisch geätzt, wobei das Magnetmetallbelagmaterial über dem ersten Belagmaterial an Kanten des Grabens gelassen wird. Eine leitfähige Schicht wird über dem Magnetbelagmaterial und dem Substrat aufgebracht. Die leitfähige Schicht wird chemisch und mechanisch poliert, was die gemeinschaftlich verwendete globale Wortleitung ergibt.
Ausführungsbeispiele der vorliegenden Erfindung sind unten lediglich durch ein Beispiel mit Bezug auf die zugehörigen Zeichnungen beschreiben, in denen:
1 einen Abschnitt eines Arrays von MRAM-Speicherzellen des Stands der Technik zeigt.
2 eine MRAM-Speicherzelle des Stands der Technik detaillierter zeigt.
2A die zwei Magnetzustände einer MRAM-Speicherzelle zeigt.
3 ein Ausführungsbeispiel einer Speicherstruktur zeigt.
4 ein anderes Ausführungsbeispiel einer Speicherstruktur zeig.
5 ein größeres Detail eines Ausführungsbeispiels eines globalen Wortleitungsleiters zeigt.
6 einen Graben zeigt, der in einem Substrat geätzt ist.
7 ein erstes Belagmaterial zeigt, das über dem Graben und dem Substrat aufgebracht ist.
8 den ersten Belag, der geätzt wurde, und eine Magnetschicht zeigt, die über dem ersten Belag und dem Substrat aufgebracht ist.
9 die Magnetschicht zeigt, die geätzt wurde.
10 eine leitfähige Schicht zeigt, die über der Magnetschicht und dem Substrat aufgebracht wurde.
11 die leitfähige Schicht zeigt, die geätzt wurde, wobei eine leitfähige globale Wortleitungsstruktur gebildet wird.
Wie es in den Zeichnungen gezeigt ist, sieht das bevorzugte Ausführungsbeispiel eine Vorrichtung und ein Verfahren zum Schreiben zu MRAM-Speicherzellen durch die Verwendung einer gemeinschaftlich verwendeten globalen Wortleitung vor. Spannungspotentiale, die an die gemeinschaftlich verwendete globale Wortleitung angelegt werden, sind nicht durch Charakteristika der MRAM-Speicherzellen begrenzt. Die Vorrichtung und das Verfahren sehen verkürzte Erfassungsleitungen vor, was die Erfassung eines Widerstandszustands der MRAM-Speicherzellen verbessert. Eine gemeinschaftlich verwendete globale Wortleitungsstruktur fügt der Fertigung von MRAM-Speicherarrays eine minimale Anzahl von Verarbeitungsschritten zu.
3 zeigt ein Ausführungsbeispiel der Erfindung. Dieses Ausführungsbeispiel umfasst eine gestapelte MRAM-Speicherelementstruktur, bei der zwei getrennte MRAM-Speicherzellarrays einen gemeinsamen globalen Wortleitungsleiter 310 gemeinschaftlich verwenden. Das heißt, ein erstes MRAM-Speicherzellarray umfasst MRAM-Speicherzellen 320, 322, 324, die magnetisch mit dem gemeinsamen globalen Wortleitungsleiter 310 gekoppelt sind, und ein zweites MRAM-Speicherzellarray umfasst MRAM-Speicherzellen 330, 332, 334, die ebenfalls magnetisch mit dem gemeinsamen globalen Wortleitungsleiter 310 gekoppelt sind.
Wie es vorhergehend beschrieben ist, werden die logischen Zustände der MRAM-Speicherzellen durch ein Aussetzen der Magnetspeicherzellen einem Magnetfeld gesetzt, das die Magnetisierung der MRAM-Speicherzellen zu einem logischen Zustand setzt. Bei dem Ausführungsbeispiel von 3 setzen Bitleitungen 340, 342, 344 und der gemeinsame globale Wortleitungsleiter 310 die MRAM-Speicherzellen 320, 322, 324 zu logischen Zuständen durch Magnetfelder, die durch Ströme induziert werden, die durch die Bitleitungen 340, 342, 344 und den gemeinsamen globalen Wortleitungsleiter 310 geleitet werden. Das heißt, ein logischer Zustand wird in einer ersten MRAM-Speicherzelle 320 durch Magnetfelder gespeichert, die durch eine erste Bitleitung 340 und den gemeinsamen globalen Wortleitungsleiter 310 induziert werden. Ein logischer Zustand wird in einer zweiten MRAM-Speicherzelle 322 durch Magnetfelder gespeichert, die durch eine zweite Bitleitung 342 und den gemeinsamen globalen Wortleitungsleiter 310 induziert werden. Ein logischer Zustand wird in einer dritten MRAM-Speicherzelle 324 durch Magnetfelder gespeichert, die durch eine dritte Bitleitung 344 und den gemeinsamen globalen Wortleitungsleiter 310 induziert werden.
Bei dem Ausführungsbeispiel von 3 setzen Bitleitungen 350, 352, 354 und der gemeinsame globale Wortleitungsleiter 310 die MRAM-Speicherzellen 330, 332, 334 zu logischen Zuständen durch Magnetfelder, die durch Ströme induziert werden, die durch die Bitleitungen 350, 352, 354 und den gemeinsamen globalen Wortleitungsleiter 310 geleitet werden. Das heißt, ein logischer Zustand wird in einer vierten MRAM-Speicherzelle 330 durch Magnetfelder gespeichert, die durch eine vierte Bitleitung 350 und den gemeinsamen globalen Wortleitungsleiter 310 induziert werden. Ein logischer Zustand wird in einer fünften MRAM-Speicherzelle 322 durch Magnetfelder gespeichert, die durch eine fünfte Bitleitung 352 und den gemeinsamen globalen Wortleitungsleiter 310 induziert werden. Ein logischer Zustand wird in einer dritten MRAM-Speicherzelle 334 durch Magnetfelder gespeichert, die durch eine sechste Bitleitung 354 und den gemeinsamen globalen Wortleitungsleiter 310 induziert werden.
Wie es vorhergehend beschrieben ist, werden die logischen Zustände der MRAM-Speicherzellen durch ein Erfassen eines Widerstandswerts über die MRAM-Speicherzellen bestimmt. Ein erster Erfassungsleitungsleiter 360 stellt einen Widerstandswerterfassungsweg für die MRAM-Speicherzellen 320, 322, 324 bereit. Ein zweiter Erfassungsleitungsleiter 362 stellt einen Widerstandswerterfassungsweg für die MRAM-Speicherzellen 330, 332, 334 bereit.
Ein erster Isolator 370 stellt eine elektrische Isolation zwischen der globalen Wortleitung 310 und dem ersten Erfassungsleitungsleiter 360 bereit. Ein zweiter Isolator 372 stellt eine elektrische Isolation zwischen der globalen Wortleitung 310 und dem zweiten Erfassungsleitungsleiter 362 bereit.
Der Widerstandswert, und deshalb der logische Wert, der ersten MRAM-Speicherzelle 320 wird durch ein Erfassen des Widerstandswerts zwischen der ersten Bitleitung 340 und dem ersten Erfassungsleitungsleiter 360 bestimmt. Der Widerstandswert der zweiten MRAM-Speicherzelle 322 wird durch ein Erfassen des Widerstandswerts zwischen der zweiten Bitleitung 342 und dem ersten Erfassungsleitdungsleiter 360 bestimmt. Der Widerstandswert der dritten MRAM-Speicherzelle 324 wird durch ein Erfassen des Widerstandswerts zwischen der dritten Bitleitung 344 und dem ersten Erfassungsleitungsleiter 360 bestimmt. Der Widerstandswert der vierten MRAM-Speicherzelle 330 wird durch ein Erfassen des Widerstandswerts zwischen der vierten Bitleitung 350 und dem zweiten Erfassungsleitungsleiter 362 bestimmt. Der Widerstandswert der fünften MRAM-Speicherzelle 332 wird durch ein Erfassen des Widerstandswerts zwischen der fünften Bitleitung 352 und dem zweiten Erfassungsleitungsleiter 362 bestimmt. Der Widerstandswert der sechsten MRAM-Speicherzelle 334 wird durch ein Erfassen des Widerstandswerts zwischen der sechsten Bitleitung 354 und dem zweiten Erfassungsleitungsleiter 362 bestimmt.
Ungleich dem Stand der Technik ist die gemeinsame globale Wortleitung 310 physisch von den MRAM-Speicherzellen getrennt bzw. isoliert. Die gemeinsame globale Wortleitung 310 wird zum Schreiben zu den MRAM-Speicherzellen verwendet, während die Erfassungsleitungen 360, 362 verwendet werden, um von den MRAM-Speicherzellen zu lesen.
Eine Trennung bzw. Isolation der gemeinsamen globalen Wortleitung 310 von den MRAM-Speicherzellen bietet den Vorteil, dass das Spannungspotential der gemeinsamen globalen Wortleitung 310 nicht durch Charakteristika der MRAM-Speicherzellen begrenzt ist. Deshalb ist der Betrag des Schreibstroms der gemeinsamen globalen Wortleitung 310 und das resultierende Magnetfeld nicht durch die vorhergehend beschriebenen, physikalischen Begrenzungen der MRAM-Speicherzellen begrenzt.
Allgemein ist ein Vorteil eines MRAM gegenüber anderen Speichertechnologien (wie beispielsweise Flash, DRAM, MRAM oder FeRAM), dass MRAM-Speicherarrays mit Dünnfilmschichten gefertigt sind, die Metallschichten über einem Substrat ähnlich sind und dieselben umfassen. Ungleich anderen Speichertechnologien sind die Substrate, die durch das MRAM-Speicherarray bedeckt sind, für die Integration von Erfassungsverstärkern bzw. Leseverstärkern und Decodierern verfügbar. Ferner ist die Empfindlichkeit der Leseverstärker verbessert, wenn die Anzahl von MRAM-Speicherzellen, die mit einer Erfassungsleitung verbunden sind, verringert ist. Deshalb ist es vorteilhaft, MRAM-Speicherarrays mit den kürzest möglichen Erfassungsleitungen zu konfigurieren. Die minimale Länge der Erfassungsleitungen ist allgemein durch die Menge an Fläche bestimmt, die durch den Erfassungsleitungsdecodierer und den Leseverstärker benötigt wird. Dieses System ermöglicht die Trennung des globalen Wortleitungsleiters, der für Schreiboperationen benötigt wird, und kurze Erfassungsleitungen, die für Leseoperationen benötigt werden. Die kürzere Erfassungsleitung sorgt für ein genaueres Erfassen des Widerstandswerts über die MRAM-Speicherzellen. Deshalb können die MRAM-Speicherzellen genauer gelesen werden.
Die globale Wortleitung der Erfindung ist physisch von den Erfassungsleitungen getrennt. Deshalb sind die Schreibfunktionen und die Lese-(Erfassungs-)Funktionen getrennt. Die Schreibfunktion erfordert typischerweise eine lange Wortleitung mit niedrigem Widerstandswert, um einen Schreibstrom von einer Quelle an einer Kante des Arrays zu einer Senke bei einer gegenüberliegenden Kante des Arrays zu leiten. Eine bevorzugte Konfiguration ist eine sehr lange Schreibwortleitung über viele benachbarte MRAM-Arrays, die einen einzigen Satz von Schreibtreibern umfasst, die bei den Kanten des Typs positioniert sind. Die Erfassungsleitungen sind am besten bei einer Leseoperation wirksam, wenn eine relativ kleine Anzahl von Speicherzellen mit den Erfassungsleitungen verbunden ist. Zusätzlich müssen die Erfassungsleitungen keinen niedrigen Widerstandswert aufweisen. Deshalb können die Erfassungsleitungen dünner und mit Hochwiderstandsmaterialien hergestellt sein. Der Stand der Technik, der eine kombinierte Schreib-/Lese-Wortleitung umfasst, muss alle Speicherzellen in dem Array zwischen den Schreibtreibern verbinden. Dies erfordert einen Lese-Erfassungsverstärker mit höherer Leistungsfähigkeit, der ein niedrigeres Signal-zu-Rausch-Verhältnis aufweist. Wenn zusätzlich die Wortleitung mit den Speicherzellen verbunden ist, muss darauf geachtet werden, sicherzustellen, dass Spannungspotentiale, die an die Schreib-/Leseleitungen angelegt sind und die Schreibströme erzeugen, Durchbruch-Spannungspotentialbegrenzungen der Speicherzellen nicht überschreiten. Um ein ordnungsgemäßes Schreiben zu den MRAM-Speicherzellen sicherzustellen, muss die kombinierte Wortleitung einen sehr niedrigen Widerstandswert aufweisen (um Spannungsabfälle zu begrenzen).
Die Erfassungsleitungen innerhalb eines Arrays von MRAM-Speicherzellen sind jeweils mit einer ausgewählten MRAM-Speicherzelle und mit vielen anderen nicht ausgewählten MRAM-Speicherzellen verbunden. Die anderen Enden der nicht ausgewählten MRAM-Speicherzellen sind mit nicht ausgewählten Bitleitungen verbunden. Die vielen parallelen Wege durch die nicht ausgewählten MRAM-Speicherzellen von der Erfassungsleitung zu den nicht ausgewählten Bitleitungen werden allgemein als „Schleichwege" bezeichnet. Ströme, die durch die Schleichwege fließen, beeinflussen die Leistungsfähigkeit der Erfassungsoperationen nachteilig. Ein Reduzieren der Länge der Erfassungsleitung reduziert die Anzahl von MRAM-Speicherzellen, die in dem Schleichweg enthalten sind, wobei der Schleichwegwiderstandswert erhöht wird. Ein erhöhter Schleichwegwiderstandswert verbessert das Signal von dem Leseverstärker und reduziert das Sensorrauschen und das Netto ist eine verbesserte Leseverstärker-Leistungsfähigkeit.
Die gemeinsamen globalen Wortleitungen werden zwischen zwei getrennten, aber benachbarten Arrays von MRAM-Speicherzellen gemeinschaftlich verwendet. Deshalb sind lediglich fünf leitfähige Schichten pro zwei Arrays von MRAM-Speicherzellen erforderlich.
4 zeigt ein anderes Ausführungsbeispiel der Erfindung. Dieses Ausführungsbeispiel umfasst ein Stapeln des in 3 gezeigten Ausführungsbeispiels. Das heißt, eine erste globale Wortleitung 310 und die zugeordneten zwei Arrays von MRAM-Speicherzellen (mit 300 bezeichnet) sind über einer zweiten globalen Wortleitung 410 und zugeordneten zwei Arrays von MRAM-Speicherzellen (mit 400 bezeichnet) gebildet. Im Allgemeinen ist ein isolierendes Material zwischen dem ersten Satz von MRAM-Speicherzellarrays 300 und dem zweiten Satz von MRAM-Speicherzellarrays 400 gebildet.
Die zweite globale Wortleitung 410 ist magnetisch mit MRAM-Speicherzellen 420, 422, 424, 430, 432, 434 gekoppelt. Bitleitungen 440, 442, 444, 450, 452, 454 sind physisch mit den MRAM-Speicherzellen 420, 422, 424, 430, 432, 434 verbunden. Die zweite globale Wortleitung 410 induziert zusammen mit den Bitleitungen 440, 442, 444, 450, 452, 454 Magnetflussfelder, die die Magnetisierung und die entsprechenden logischen Zustände der MRAM-Speicherzellen 420, 422, 424, 430, 432, 434 setzen.
Ein logischer Zustand wird in einer siebten MRAM-Speicherzelle 420 durch Magnetfelder gespeichert, die durch eine siebte Bitleitung 440 und die zweite globale Wortleitung 410 induziert werden. Ein logischer Zustand wird in einer achten MRAM-Speicherzelle 422 durch Magnetfelder gespeichert, die durch eine achte Bitleitung 442 und die zweite globale Wortleitung 410 induziert werden. Ein logischer Zustand wird in einer neunten MRAM-Speicherzelle 424 durch Magnetfelder gespeichert, die durch eine neunte Bitleitung 444 und die zweite globale Wortleitung 410 induziert werden.
Ein logischer Zustand wird in einer zehnten MRAM-Speicherzelle 430 durch Magnetfelder gespeichert, die durch eine zehnte Bitleitung 450 und die zweite globale Wortleitung 410 induziert werden. Ein logischer Zustand wird in einer elften MRAM-Speicherzelle 432 durch Magnetfelder gespeichert, die durch eine elfte Bitleitung 452 und die zweite globale Wortleitung 410 induziert werden. Ein logischer Zustand wird in einer zwölften MRAM-Speicherzelle 434 durch Magnetfelder gespeichert, die durch eine zwölfte Bitleitung 454 und die zweite globale Wortleitung 410 induziert werden.
Ein dritter Erfassungsleitungsleiter 460 und ein vierter Erfassungsleitungsleiter 462 sind physisch mit den MRAM-Speicherzellen 420, 422, 424, 430, 432, 434 verbunden. Der dritte Erfassungsleitungsleiter 460 und der vierte Erfassungsleitungsleiter 462 erfassen zusammen mit den Bitleitungen 440, 442, 444, 450, 452, 454 den Widerstandswert, und deshalb die logischen Zustände, der MRAM-Speicherzellen 420, 422, 424, 430, 432, 434.
Der Widerstandswert, und deshalb der logische Wert, der siebten MRAM-Speicherzelle 420 wird durch ein Erfassen des Widerstandswerts zwischen der siebten Bitleitung 440 und des dritten Erfassungsleitungsleiters 460 bestimmt. Der Widerstandswert der achten MRAM-Speicherzelle 422 wird durch ein Erfassen des Widerstandswerts zwischen der achten Bitleitung 442 und dem dritten Erfassungsleitungsleiter 460 bestimmt. Der Widerstandswert der neunten MRAM-Speicherzelle 424 wird durch ein Erfassen des Widerstandswerts zwischen der neunten Bitleitung 444 und dem dritten Erfassungsleitungsleiter 460 bestimmt. Der Widerstandswert der zehnten MRAM-Speicherzelle 430 wird durch ein Erfassen des Widerstandswerts zwischen der zehnten Bitleitung 450 und dem vierten Erfassungsleitungsleiter 462 bestimmt. Der Widerstandswert der elften MRAM-Speicherzelle 432 wird durch ein Erfassen des Widerstandswerts zwischen der elften Bitleitung 452 und dem vierten Erfassungsleitungsleiter 462 bestimmt. Der Widerstandswert der zwölften MRAM-Speicherzelle 434 wird durch ein Erfassen des Widerstandswerts zwischen der zwölften Bitleitung 454 und dem vierten Erfassungsleitungsleiter 462 bestimmt.
Die MRAM-Struktur von 4 liefert eine Unterstützung von vier Arrays von MRAM-Speicherzellen mit lediglich zehn leitfähigen Schichten. Es ist klar, dass das System der Anzahl von Schichten von MRAM-Speicherzellarrays keine Begrenzung auferlegt.
5 zeigt ein größeres Detail einer Endansicht eines Ausführungsbeispiels einer globalen Wortleitung. Die globale Wortleitung umfasst einen Mittelleiter 510. Der Mittelleiter kann aus irgendeinem leitfähigen Material gebildet sein, wie beispielsweise Kupfer, Aluminium oder Wolfram.
Die globale Wortleitung umfasst ferner allgemein einen magnetischen Belag bzw. eine magnetische Auskleidung 520. Der magnetische Belag 520 kann aus einer Legierung magnetischer Elemente gebildet sein, einschließlich Nickel, Chrom, Kobalt oder Eisen. Der magnetische Belag 520 hilft Magnetflussfelder MF zu formen, die durch einen Strom I gebildet werden, der durch die globale Wortleitung geleitet wird. Die Magnetflussfelder MF müssen auf beiden Seiten der globalen Wortleitung erzeugt werden, um zu ermöglichen, dass die globale Wortleitung in Verbindung mit den vorhergehend beschriebenen Bitleitungen wirksam ist, um die Magnetausrichtungen der MRAM-Speicherzellen zu setzen. Die Magnetflussfelder sind bidirektional, wie es durch die Richtung des Stroms I bestimmt ist. Die Intensität der Magnetflussfelder ist durch den Betrag des Stroms I bestimmt, der durch die globale Wortleitung geleitet wird. Ohne den magnetischen Belag 510 wären die Magnetflussfelder MF auf beiden Seiten der globalen Wortleitung weniger konzentriert.
Wie es in 5 gezeigt ist, fließen die Magnetflussfelder MF durch den magnetischen Belag 520. Ein Ta-Belag ist im Allgemeinen an den äußeren Oberflächen des magnetischen Belags positioniert. Der Ta-Belag liefert eine bessere Anhaftung zwischen dem magnetischen Belag 510 und einem Isolator, der benachbart zu der globalen Wortleitung positioniert ist. Die Magnetflussfelder MF können durch ein Umkehren der Richtung des Stroms I, der durch den Mittelleiter 510 fließt, umgekehrt werden.
Damit die globale Wortleitung von 5 ordnungsgemäß zu MRAM-Speicherzellen schreibt, müssen die MRAM-Speicher zellen ausgerichtet sein, so dass die Magnetflussfelder MF, die durch die globale Wortleitung erzeugt werden, mit den weichmagnetischen Regionen der MRAM-Speicherzellen gekoppelt sind. Die Magnetflussfelder MF müssen in der Lage sein, die Ausrichtung der Magnetisierung der weichmagnetischen Regionen zu setzen.
6–11 zeigen Verarbeitungsschritte, die verwendet werden können, um ein Ausführungsbeispiel des globalen Wortleitungsleiters zu bilden.
6 zeigt einen Graben 620, der in einem Substrat 610 geätzt ist. Dies umfasst allgemein ein Ätzen eines Grabens in einem Oxidsubstrat 610. Insbesondere kann dies ein reaktives Ionenätzen eines SiO₂-Isolators mit Fluor oder Chlor enthaltendem Plasma umfassen.
7 zeigt ein erstes Belagmaterial 710, das über dem Graben 620 und dem Substrat 610 aufgebracht ist. Das erste Belagmaterial kann Ta sein. Das erste Belagmaterial 710 wird allgemein durch CVD (chemische Dampfaufbringung = chemical vapor deposition) aufgebracht. Dies kann auch als eine konforme Aufbringung bzw. ein konformes Abscheiden einer „Kleberschicht" durch CVD beschrieben werden.
8 zeigt das erste Belagmaterial, das geätzt wurde, und eine Magnetschicht 820, die über einem ersten Belag 810 und dem Substrat 610 aufgebracht ist. Das erste Belagmaterial 710 wird allgemein anisotropisch geätzt, wobei der erste Belag 810 an lediglich den Kanten des Grabens gelassen wird. Dann kann die Magnetschicht durch CVD oder ein Sputtern konform aufgebracht werden.
9 zeigt die Magnetschicht 820, die geätzt wurde, wobei ein Magnetschichtbelag 910 gelassen wird. Dies kann eine anisotropische Entfernung des magnetischen Belags mit einem reaktiven Ionenätzen oder einem Sputter-Ätzen (Ionenfräsen) umfassen.
10 zeigt eine leitfähige Schicht 1010, die über dem Magnetschichtbelag 910 und dem Substrat 610 aufgebracht wurde. Bei einer leitfähigen Kupferschicht kann dies ein Sputtern oder eine CVD-Aufbringung einer Kupferkeimschicht gefolgt durch ein Elektroplattieren umfassen. Bei anderen Typen von Metallschichten, wie beispielsweise Aluminium, kann dies eine direkte CVD-Aufbringung umfassen, um den Graben zu füllen.
11 zeigt die leitfähige Schicht 1010, die planarisiert wurde, wobei eine leitfähige globale Wortleitungsstruktur gebildet wird, die einen Mittelleiter 1110 aufweist. Eine Planarisierung des überhängenden Metalls der leitfähigen Schicht kann durch ein chemisches, mechanisches Polieren (CMP = chemical, mechanical polishing) erzielt werden.

Claims

Eine MRAM-Struktur mit gemeinschaftlich verwendeter globaler Wortleitung, die folgende Merkmale umfasst: einen ersten Bitleitungsleiter (342), der in eine erste Richtung ausgerichtet ist; einen ersten Erfassungsleitungsleiter (360), der in eine zweite Richtung ausgerichtet ist; eine erste Speicherzelle (322), die physisch zwischen den ersten Bitleitungsleiter (342) und den ersten Erfassungsleitungsleiter (360) geschaltet ist; eine globale Wortleitung (310), die in im Wesentlichen die zweite Richtung ausgerichtet ist und magnetisch mit der ersten Speicherzelle (322) gekoppelt ist; einen zweiten Bitleitungsleiter (352), der in im Wesentlichen die erste Richtung ausgerichtet ist; einen zweiten Erfassungsleitungsleiter (362), der in im Wesentlichen die zweite Richtung ausgerichtet ist; und eine zweite Speicherzelle (332), die physisch zwischen den zweiten Bitleitungsleiter (352) und den zweiten Erfassungsleitungsleiter (362) geschaltet ist; wobei die globale Wortleitung (310) zusätzlich magnetisch mit der zweiten Speicherzelle (322) gekoppelt ist; dadurch gekennzeichnet, dass der zweite Bitleitungsleiter (352), der zweite Erfassungsleitungsleiter (362) und die zweite Speicherzelle (332) auf einer Seite des globalen Wortleitungsleiters (310) gegenüber einer Seite positioniert sind, auf der der erste Speicherbitleitungsleiter (342), der erste Erfassungsleitungsleiter (360) und die erste Speicherzelle (320) positioniert sind.
Eine Struktur gemäß Anspruch 1, bei der die erste Speicherzelle (322) eine erste MRAM-Vorrichtung ist.
Eine Struktur gemäß Anspruch 2, bei der ein logischer Zustand der ersten MRAM-Vorrichtung durch eine Magnetisierungsausrichtung der ersten MRAM-Vorrichtung bestimmt ist.
Eine Struktur gemäß Anspruch 3, bei der die Magnetisierungsausrichtung der ersten MRAM-Vorrichtung durch einen Strom bestimmt ist, der durch die erste Bitleitung (342) und die globale Wortleitung (310) geleitet wird.
Eine Struktur gemäß Anspruch 4, bei der der logische Zustand der ersten MRAM-Vorrichtung durch die erste Bitleitung (342) und die erste Erfassungsleitung (360) erfasst wird.
Eine Struktur gemäß Anspruch 5, bei der der logische Zustand der ersten MRAM-Vorrichtung durch ein Erfassen eines Widerstandswerts zwischen der ersten Bitleitung (342) und der ersten Erfassungsleitung (360) bestimmt ist.
Eine Struktur gemäß einem der vorhergehenden Ansprüche, bei der die zweite Speicherzelle (332) eine zweite MRAM-Vorrichtung ist.
Eine Struktur gemäß Anspruch 7, bei der ein logischer Zustand der zweiten MRAM-Vorrichtung durch eine Magne tisierungsausrichtung der zweiten MRAM-Vorrichtung bestimmt ist.
Eine Struktur gemäß Anspruch 8, bei der die Magnetisierungsausrichtung der zweiten MRAM-Vorrichtung durch einen Strom bestimmt ist, der durch die zweite Bitleitung (352) und die globale Wortleitung (310) geleitet wird.
Eine Struktur gemäß Anspruch 9, bei der der logische Zustand der zweiten MRAM-Vorrichtung durch die zweite Bitleitung (352) und die zweite Erfassungsleitung (362) erfasst wird.