DE60036907T2 - Verfahren zur herstellung von widerständen - Google Patents
Verfahren zur herstellung von widerständen Download PDFInfo
- Publication number
- DE60036907T2 DE60036907T2 DE60036907T DE60036907T DE60036907T2 DE 60036907 T2 DE60036907 T2 DE 60036907T2 DE 60036907 T DE60036907 T DE 60036907T DE 60036907 T DE60036907 T DE 60036907T DE 60036907 T2 DE60036907 T2 DE 60036907T2
- Authority
- DE
- Germany
- Prior art keywords
- resistance
- low
- layer
- resistors
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 229920000642 polymer Polymers 0.000 claims description 11
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 claims description 3
- 229910001096 P alloy Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 22
- 239000010949 copper Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000000976 ink Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 6
- 229910001092 metal group alloy Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- -1 For example Substances 0.000 description 1
- 229910003322 NiCu Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0391—Using different types of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Description
- HINTERGRUND DER ERFINDUNG
- Die vorliegende Erfindung betrifft Leiterplatten und deren Herstellung. Insbesondere betrifft die Erfindung Leiterplatten, die sowohl niederohmige als auch hochohmige integrierte Widerstände haben, und das Verfahren zur Herstellung dieser Platten.
- Sowohl niederohmige Widerstände, die elektrische Widerstände von mehreren hundert Ohm oder weniger pro Quadrat haben, als auch hochohmige Widerstände, die Widerstände von über 1 Kiloohm pro Quadrat haben, sind allgemein auf Leiterplatten notwendig. Optimalerweise könnten sowohl hochohmige als auch niederohmige Widerstände während der Druck- und Ätzvorgänge, die herkömmlicherweise zur Herstellung solcher Platten verwendet werden, integriert werden.
- Hoch- und niederohmige Widerstände wurden auf Leiterplatten ausgebildet, indem Polymer-Dickschichttinten per Siebdruck auf vorher festgelegte Bereiche einer Leiterplatte gebracht wurden. Im Allgemeinen enden diese Bereiche direkt auf Kupferbahnen. Eine einzelne Dickschichtwiderstandstinte kann nicht verwendet werden, um den 10 Ohm bis 200 Kiloohm-Bereich von Widerständen in einer üblichen Schaltung abzudecken. Die Verwendung von mehreren Tinten erfordert mehrere Druck- und Aushärtungsschritte. Siebdruck ist außerdem ein relativ schwerfälliger Vorgang, und es ist schwierig, Widerstandstinte auf dicke (18–36 Mikrometer) Kupferanschlüsse zu drucken und den exakten gewünschten Widerstand zu erhalten. In manchen Fällen ist es von Vorteil, Chip-Widerstände mit Präzisionswiderständen sogar dann zu verwenden, wenn ihre Verwendung kostspieliger ist.
- Ein weiterer Nachteil von Polymer-Dickschichtwiderständen ist, dass ihre Widerstände dazu neigen, bei Temperatur- und Feuchtigkeitsbelastung ansteigen, was wahrscheinlich aufgrund von Korrosion an den Polymer-Kupferanschluss-Schnittstellen der Fall ist. Diese Korrosion kann verringert werden, indem eine Abschlussschicht eines oxidationsbeständigeren Metalls wie beispielsweise Nickel, Gold oder Silber auf das Kupfer aufgebracht wird. Dies erhöht ohne Frage die Verfahrensschritte und -kosten.
- Alternativ kann die Widerstandserhöhung verringert werden, indem eine dünnere Kupferschicht verwendet wird, was aber im Widerspruch zu dem Bedarf nach relativ dickem Kupfer steht, um Leiterbahnen von geringem Widerstand in der gesamten restlichen Schaltung ausbilden zu können. Polymer-Dickschichtwiderstände weisen auch den Abfall des Scheinwiderstandes bei hohen Frequenzen auf, wodurch sie für niederohmige Widerstände, die in den Funkfrequenzbereichen einer Leiterplatte verwendet werden, ungeeignet werden.
- Niederohmige Widerstände, die die präzisen Widerstände haben, die für Funkfrequenzabschnitte einer Leiterplatte notwendig sind, können mit einem herkömmlichen Verfahren des Aufbringens eines Leiter- und Widerstands-Metalllegierungs-Zweischichtstoffes, die Widerstands-Metalllegierungsschicht unten, auf einem geeigneten dielektrischen Substrat gebildet werden. Die oberste Leiterschicht wird gedruckt, und außer in den festgelegten Bereichen, in denen Widerstände auf der Platte angeordnet werden sollen, wird der Leiter weggeätzt. Die Widerstands-Metalllegierungsschicht selbst, die unter den weggeätzten Metallbereichen war, wird dann selbst weggeätzt. Der Leiter, der die Widerstands-Metalllegierung in den festgelegten Bereichen überlagert, wird dann ein zweites Mal gedruckt und geätzt, um die Länge des Widerstands festzulegen und die Anschlüsse des Widerstands zu bilden. Während relativ präzise Widerstandswerte durch dieses Verfahren erhalten werden können, ist es auf die Herstellung von Widerständen von mehreren hundert Ohm oder weniger beschränkt.
- Aus dem zuvor Erwähnten kann erkannt werden, dass keine der beiden am meisten verwendeten Technologien zur Herstellung von Leiterplatten mit integrierten Widerständen völlig zufriedenstellend ist: Metalllegierungswiderstände sind vom Widerstandsbereich her beschränkt und Polymer-Dickschichtwiderständen fehlt sowohl Präzision als auch Stabilität. Dementsprechend besteht ein Bedarf nach einem wirtschaftlichen Verfahren zur Herstellung von Leiterplatten, die sowohl hochohmige als auch niederohmige Widerstände aufweisen. Insbesondere besteht ein Bedarf nach der gleichzeitigen Herstellung sowohl von hoch- und niederohmigen Widerständen.
-
EP 0 364 095 beschreibt eine Leiterplatte, in der ein Dickschichtwiderstand über elektrischen Kontakten mit geringem Widerstand, mit Leitern, die über den elektrischen Kontakten mit geringem Widerstand gebildet sind, gebildet wird, um einen Widerstand mit hohem Widerstand zu bilden. Der für die elektrischen Kontakte mit geringem Widerstand verwendete Werkstoff wird auch zur Bildung von niederohmigen Widerständen verwendet. - ZUSAMMENFASSUNG DER ERFINDUNG
- Gemäß einem Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Leiterplatte gemäß den anliegenden Ansprüchen bereitgestellt.
- Ein Verfahren zur gleichzeitigen Herstellung sowohl von Widerständen mit hohen wie auch mit niedrigen Werten auf einer Leiterplatte wird bereitgestellt.
- Das Verfahren dieser Erfindung besteht vorzugsweise im Aufbringen einer ersten Schicht eines Werkstoffs mit geringem Widerstand, die einen Flächenwiderstand von weniger als 500 Ohm pro Quadrat hat, auf ein dielektrisches Substrat in einer vorher festgelegten Dicke und einem vorher festgelegten Muster. Das Muster bestimmt die elektrischen Längen und Breiten der niederohmigen Widerstände wie auch die Paare von Anschlusselektrodenflächen für die hochohmigen Widerstände. Eine zweite Schicht eines Werkstoffs von hohem Widerstand mit einem Flächenwiderstand von ungefähr 1 Kiloohm pro Quadrat oder mehr wird zwischen und in Kontakt mit den obersten Flächen der sich gegenüberstehenden Enden jedes Bauteils der Anschlussflächenpaare aufgebracht. Die festgelegten Längen, Breiten und Dicken des gemusterten Werkstoffs mit hohem Widerstand bestimmen die Werte der hochohmigen Widerstände. Leitfähige Metallanschlüsse werden an den Enden der niederohmigen Widerstände von und an den entfernten Enden der Leiterflächenpaare bereitgestellt, um die Widerstände zu vervollständigen. Die Widerstände und das Substrat können mit einem dielektrischen Werkstoff beschichtet sein. Diese Schicht isoliert die Widerstände von der Umwelt und kann als eine Basis dienen, auf welcher zusätzliche Schichten von Schaltungen aufgebaut werden.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1 ist eine Draufsicht eines niederohmigen Widerstands und eines hochohmigen Widerstands auf einem dielektrischen Substrat gemäß der Erfindung; -
2 ist eine Querschnittsansicht entlang A-A von1 ; und -
3 ist eine Querschnittsansicht eines niederohmigen und hochohmigen Widerstands, der in eine dielektrische Schicht gemäß der Erfindung eingebettet ist. - AUSFÜHRLICHE BESCHREIBUNG
- In
1 , auf die nun Bezug genommen wird, ist eine Draufsicht eines niederohmigen Widerstands2 und eines hochohmigen Widerstand4 auf einem dielektrischen Substrat6 dargestellt. Das Substrat6 kann jeder geeignete Werkstoff wie beispielsweise eine Leiterplatte, eine flexible Schaltung, ein Keramik- oder Siliziumsubstrat, eine weitere dielektrische Schicht einer Schaltung mit mehreren Schichten oder andere solcher geeigneten Substrate sein, die Fachleuten in der Technik bekannt sind. - In
2 , auf die des Weiteren Bezug genommen wird, wurde ein erster gemusterter Bereich6 eines Werkstoffs mit geringem Widerstand auf das Substrat6 aufgebracht. Zusätzliche gemusterte Bereiche10 und12 wurden auf das Substrat6 aufgebracht, wodurch erste bzw. zweite Anschlussektrodenflächen14 und16 gebildet werden. Bevorzugte Werkstoffe mit geringem Widerstand umfassen Nickel oder Nickellegierungen wie beispielsweise NiP oder NiCu oder jegliche anderen Legierungen der Metalle wie Gold, Silber oder Palladium, die geeignete Widerstände von ungefähr 1 bis 500 Ohm pro Quadrat haben und die mit herkömmlichen Herstellungsverfahren für Leiterplatten aufgebracht werden können. Solche Verfahren umfassen stromlose Plattierungs- und Tauchbeschichtungsverfahren oder die Strukturierung einer ätzbaren Schicht mit geringem Widerstand. Eine solche geeignete ätzbare Nickellegierung ist die NiP-Schicht eines dielektrischen NiP-Cu dreibeschichteten Werkstoffs, OhmegaplyTM, das von Ohmega Technologies verkauft wird. Der gemusterte Werkstoff von niedrigem Widerstand hat eine Dicke im Bereich von ungefähr 0,02 bis 10 Mikrometern. - Der hochohmige Widerstand
4 wird gebildet, indem ein gemusterter Bereich18 eines Werkstoffs mit einem Widerstand von mindestens einem Kiloohm pro Quadrat und vorzugsweise in dem Bereich von ein bis 100 Kiloohm pro Quadrat aufgebracht wird. Der Bereich18 erstreckt sich zwischen den Elektrodenflächen10 und12 über das Substrat6 und auf den Oberflächen20 und22 der Elektrodenflächen12 bzw.10 . Der Widerstand des Widerstands4 wird durch die Länge, Dicke und Breite des Bereichs18 und die Distanz, die die Elektrodenflächen12 und10 trennt, bestimmt. - Ein bevorzugter Werkstoff von hohem Widerstand ist eine Polymer-Dickschicht, die durch Ablagerung und Aushärtung einer widerstandsfähigen Polymer-Dickschichtwiderstandstinte gebildet wird. Die Widerstandstinte kann durch Siebdruck, Schablonierung oder jedes beliebige andere Verfahren, das in der Lage ist, eine kontrollierte Menge von Tinte auf dem Substrat
6 und den Elektrodenflächen10 und12 abzulagern, aufgebracht werden. Geeignete Tintenzusammensetzungen sind Polymer-Dickschichttinten, die partikelförmige leitfähige Füllstoffe aufweisen, die in einer polymerischen Matrix fein verteilt sind. Eine bevorzugte, in der Technik bekannte Zusammensetzung enthält Kohlenstoffpartikel als den Füllstoff, der in einem wärmeaushärtbaren Phenolharz fein verteilt ist. Der Hochwiderstandswerkstoff hat üblicherweise eine Dicke im Bereich von ungefähr zehn bis ungefähr zwanzig Mikrometern. - In
3 , auf die nun Bezug genommen wird, können die Widerstände2 und4 eingebettet sein, indem eine Beschichtung32 über der Anordnung mit einem dielektrischen Werkstoff wie beispielsweise einem Epoxidharz oder einem anderen geeigneten Harz aufgebracht wird. - Um den niederohmigen Widerstand
2 zu vervollständigen, werden erste und zweite leitfähige Anschlüsse24 und26 aus Kupfer oder anderem geeigneten Metall an entgegengesetzten Enden des gemusterten Bereichs8 bereitgestellt. Um den hochohmigen Widerstand4 zu vervollständigen, werden leitfähige Anschlüsse28 und30 bereitgestellt. - Es gibt viele Vorteile der Verfahrens und des Produkts des Gegenstands. Beispielsweise sind die Verbindungen sowohl zwischen den Metallanschlüssen als auch den Dickschicht-Polymerwi derständen und den darunterliegenden Elektrodenflächen
14 und16 stabiler als herkömmliche Kupferdickschicht-Polymerverbindungen. In der Praxis wird eine ideale Elektrode, die dünn ist und aus einem korrosionsbeständigen Metall besteht, gleichzeitig mit der Herstellung eines niederohmigen Widerstands bereitgestellt. - Ein weiterer Vorteil ist, dass im Wesentlichen präzise Werte für hochohmige Widerstände wie
4 unter Verwendung von ansonsten unpräzisen Siebdruckverfahren erreicht werden können. Da der Widerstandskörper18 auf den dünnen Elektrodenpolstern14 und16 endet, anstatt einen dicken leitfähigen Metallanschluss zu überlappen, kann der Widerstandswert zuverlässiger und nachvollziehbarer festgelegt werden. Es wird außerdem bevorzugt, die Flächen14 und16 etwas breiter als einen Widerstand4 herzustellen, um einen Seitenrand für die Platzierung bereitzustellen. In einem Kiloohm-Widerstand oder einem Widerstand mit größerem Wert ist der zusätzliche Widerstand, der von den Flächen14 und16 bereitgestellt wird, unbedeutend. - Da derselbe Legierungswerkstoff mit geringem Widerstand verwendet wird, um den niederohmigen Widerstand
2 und die Anschlussflächen14 und16 für den hochohmigen Widerstand16 zu bilden, sind keine zusätzlichen Verarbeitungsschritte notwendig, um die niederohmige und hochohmige Widerstände auf derselben Leiterplatte zu bilden. Dies verringert die Kosten und die potentielle Dicke einer Leiterplatte wesentlich. Ferner kann der gesamte Wertebereich der Widerstände integriert werden, indem der Druckbereich für niederohmige Widerstände einfach nur ausgemessen und die Länge und Breite der hochohmigen Dickschicht-Polymerwiderstände angepasst wird. Diese Merkmale helfen den Designern der Platte dabei, alle gewünschten Schaltungskomponenten auf derselben Platte unterzubringen. Da die gesamte Schichtdicke der Schicht, die Widerstände auf einer mehrlagigen Platine umfasst, relativ dünn ist, kann eine aufgebrachte dielektrische Einbettungs- oder Vergussbeschichtung32 des Weiteren als eine Basis für den Aufbau von zusätzlichen Schichten auf einer Leiterplatte dienen. - Gemäß einer bevorzugtesten Ausführungsform kann eine Leiterplatte, die einen niederohmigen Widerstand und einen hochohmigen Widerstand, die darauf fest eingebaut gebildet sind, wie folgt hergestellt werden.
- Eine dünne Platte aus OhmegaplyTM, die von Ohmega Technologies verkauft wird, wird bereitgestellt. Sie umfasst ein dielektrisches Substrat, eine plattierte Nickel-Phosphor-Schicht, die bis zu 30% Phosphor aufweist und einen Flächenwiderstand von bis zu 500 Ohm/Quadrat hat, sowie eine leitfähige Kupferüberdeckung aufweist. Der Werkstoff von geringem Widerstand, wie beispielsweise die plattierte Nickel-Phosphorschicht, sowie die leitfähige Schicht können als ein Schichtstoff auf das dielektrische Substrat aufgebracht werden.
- Die Kupferschicht wird gedruckt und geätzt, um die Länge und Breite des niederohmigen Widerstands, das Ausmaß der Anschlusselektrodenflächen für den hochohmigen Widerstand und die Anschlüsse für beide festzulegen. Die freigelegte NiP-Schicht wird dann bis zum Substrat weggeätzt. Die verbleibende Kupferschicht wird weiter geätzt, um den Wert des niederohmigen Widerstands zu bestimmen. Gleichzeitig wird Kupfer von einem Teil der obersten Fläche jeder Elektrodenfläche geätzt, um der Platzierung des hochohmigen Widerstandskörpers zwischen ihnen entgegenzukommen.
- Der hochohmige Widerstand wird durch Siebdrucken einer passenden Dickschicht-Polymertinte zwischen und in Kontakt mit der Oberfläche der Anschlussflächen und deren Aushärten gebildet.
- Optional kann die Platte ferner mit einer dielektrischen Schutzschicht wie beispielsweise Epoxid beschichtet und ausgehärtet werden.
- Während unsere Erfindung im Hinblick auf bevorzugte Ausführungsformen beschrieben wurde, könnten andere Formen von Fachleuten in der Technik leicht angepasst werden. Beispielsweise könnten andere Legierungen und Werkstoffe mit geeigneten elektrischen Eigenschaften oder unterschiedliche Verfahren zum Aufbringen von Werkstoffen auf einen kontrollierten Bereich einer Leiterplatte verwendet werden. Dementsprechend soll der Umfang der Erfindung nur gemäß den nachfolgenden Ansprüchen beschränkt werden.
Claims (6)
- Verfahren zur Herstellung einer gedruckten Schaltung, welche einen Widerstand (
2 ) mit einem geringen Wert und einen Widerstand (4 ) mit einem hohen Wert aufweist, wobei die Widerstände mit dem geringen und mit dem hohen Wert fest eingebaut auf der Leiterplatte ausgebildet sind, wobei das Verfahren die folgenden Schritte umfasst: Aufbringen eines Laminats auf ein dielektrisches Substrat (6 ), wobei das Laminat eine erste Schicht eines Werkstoffs mit geringem Widerstand und eine zweite Schicht eines leitfähigen Anschlussstellenmetalls aufweist, wobei die erste Schicht benachbart zum Substrat (6 ) angeordnet ist; Entfernen vorher festgelegter Bereiche der ersten und zweiten Laminatschicht, so dass der Widerstand (2 ) mit dem geringen Wert mit leitfähigen Metallanschlussstellen (24 ,26 ) sowie ersten (14 ) und zweiten (16 ) Anschlusselektrodenpads aus dem Werkstoff mit geringem Widerstand in beabstandeter Relation für das Aufbringen des Werkstoffs (18 ) mit hohem spezifischen Widerstand dazwischen gebildet ist, und dass die leitfähigen Metallanschlüsse (28 ,30 ) an den entfernten Enden des Anschlusspads (14 ,16 ) ausgebildet sind; und Aufbringen einer Schicht eines Werkstoffs (18 ) mit hohem spezifischen Widerstand zwischen und in Kontakt mit den ersten (14 ) und zweiten (16 ) Anschlusspads stehend, zur Bildung des Widerstands mit einem hohen Wert. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Laminatschicht eine elektroplattierte Nickelphosphorlegierung aufweist.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Werkstoff mit geringem spezifischen Widerstand einen Flächenwiderstand von 1 bis 500 Ohm pro Quadrat und der Werkstoff mit hohem spezifischen Widerstand einen Flächenwiderstand von 1 bis 100 Kiloohm pro Quadrat hat.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Werkstoff mit niedrigem spezifischen Widerstand eine Nickellegierung ist.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Werkstoff mit hohem spezifischen Widerstand eine Dickschicht-Polymertinte ist.
- Verfahren zur Herstellung einer gedruckten Schaltung, welche einen Widerstand (
2 ) mit einem geringen Wert und einen Widerstand (4 ) mit einem hohen Wert aufweist, wobei die widerstände mit dem geringen und mit dem hohen Wert fest eingebaut auf der Leiterplatte ausgebildet sind, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen eines dielektrischen Substrats (6 ); Aufbringen einer ersten Schicht eines Werkstoffs mit einem geringen Widerstand auf dem Substrat; Aufbringen einer zweiten Schicht eines ätzbaren leitfähigen Metalls über der ersten Schicht; Ätzen des leitfähigen Metalls zum Festlegen der Länge und Breite des Widerstands (2 ) mit dem geringen Wert und der Anschlussstellen (24 ,26 ) für diesen, und zum Festlegen eines Paars von ersten und zweiten Anschlusselektrodenpads (14 ,16 ) und Anschlüssen (28 ,30 ) für den Widerstand (4 ) mit dem hohen Wert; Entfernen des durch das Ätzen freigelegten Werkstoffs mit geringem spezifischen Widerstand; Ätzen des verbleibenden leitfähigen Metalls, so dass der Widerstand (2 ) mit dem geringen Wert gebildet wird und die ersten und zweiten Anschlusselektrodenpads (14 ,16 ) in beabstan deter Relation für das Aufbringen der Schicht mit hohem spezifischen Widerstand (18 ) darauf und dazwischen gebildet werden; und Aufbringen eines Werkstoffs (18 ) mit hohem spezifischen Widerstand zwischen und in Kontakt mit den ersten und zweiten Anschlusselektrodenpads (14 ,16 ) stehend, zur Bildung des Widerstands (4 ) mit dem hohen Wert.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US270992 | 1988-11-14 | ||
| US27099299A | 1999-03-17 | 1999-03-17 | |
| PCT/US2000/001081 WO2000056128A1 (en) | 1999-03-17 | 2000-01-18 | Method of manufacturing resistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE60036907D1 DE60036907D1 (de) | 2007-12-13 |
| DE60036907T2 true DE60036907T2 (de) | 2008-08-07 |
Family
ID=23033735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE60036907T Expired - Fee Related DE60036907T2 (de) | 1999-03-17 | 2000-01-18 | Verfahren zur herstellung von widerständen |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20020013997A1 (de) |
| EP (1) | EP1082882B1 (de) |
| JP (1) | JP4297617B2 (de) |
| AT (1) | ATE377342T1 (de) |
| DE (1) | DE60036907T2 (de) |
| TW (1) | TW496108B (de) |
| WO (1) | WO2000056128A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014109990A1 (de) * | 2014-07-16 | 2016-01-21 | Infineon Technologies Austria Ag | Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038571B2 (en) * | 2003-05-30 | 2006-05-02 | Motorola, Inc. | Polymer thick film resistor, layout cell, and method |
| US7105913B2 (en) * | 2003-12-22 | 2006-09-12 | Motorola, Inc. | Two-layer patterned resistor |
| JP4539109B2 (ja) * | 2004-02-20 | 2010-09-08 | 凸版印刷株式会社 | 素子内蔵プリント配線板の製造方法 |
| US7382627B2 (en) * | 2004-10-18 | 2008-06-03 | E.I. Du Pont De Nemours And Company | Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof |
| US7436678B2 (en) * | 2004-10-18 | 2008-10-14 | E.I. Du Pont De Nemours And Company | Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof |
| US10038426B2 (en) * | 2016-07-26 | 2018-07-31 | Semiconductor Components Industries, Llc | Temperature compensated constant current system and method |
| TWI638592B (zh) * | 2016-10-17 | 2018-10-11 | 先豐通訊股份有限公司 | 電路板結構及其製造方法 |
| CN109310011B (zh) * | 2017-07-26 | 2021-04-30 | 光宝科技股份有限公司 | 薄型化电子制品及其制造方法 |
| FR3143942A1 (fr) * | 2022-12-16 | 2024-06-21 | Safran Electronics & Defense | Procede de fabrication d’une carte electronique equipee d’un rechauffeur |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2662957A (en) * | 1949-10-29 | 1953-12-15 | Eisler Paul | Electrical resistor or semiconductor |
| US4808967A (en) * | 1985-05-29 | 1989-02-28 | Ohmega Electronics | Circuit board material |
| US5169679A (en) * | 1988-10-11 | 1992-12-08 | Delco Electronics Corporation | Post-termination apparatus and process for thick film resistors of printed circuit boards |
| DE4113231A1 (de) * | 1990-04-23 | 1991-10-24 | Mitsubishi Gas Chemical Co | Verfahren zur herstellung einer printplatine |
| KR0162967B1 (ko) * | 1995-12-14 | 1999-02-01 | 정장호 | 알루미나 기판 상에 박/후막 저항을 동시에 제조하는 방법 |
| US5976392A (en) * | 1997-03-07 | 1999-11-02 | Yageo Corporation | Method for fabrication of thin film resistor |
| US6021050A (en) * | 1998-12-02 | 2000-02-01 | Bourns, Inc. | Printed circuit boards with integrated passive components and method for making same |
-
2000
- 2000-01-18 JP JP2000605449A patent/JP4297617B2/ja not_active Expired - Fee Related
- 2000-01-18 WO PCT/US2000/001081 patent/WO2000056128A1/en not_active Ceased
- 2000-01-18 EP EP00923062A patent/EP1082882B1/de not_active Expired - Lifetime
- 2000-01-18 AT AT00923062T patent/ATE377342T1/de not_active IP Right Cessation
- 2000-01-18 DE DE60036907T patent/DE60036907T2/de not_active Expired - Fee Related
- 2000-02-15 TW TW089102511A patent/TW496108B/zh not_active IP Right Cessation
-
2001
- 2001-09-21 US US09/957,747 patent/US20020013997A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014109990A1 (de) * | 2014-07-16 | 2016-01-21 | Infineon Technologies Austria Ag | Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes |
| US9824799B2 (en) | 2014-07-16 | 2017-11-21 | Infineon Technologies Austria Ag | Measuring resistor and method for producing a measuring resistor |
| DE102014109990B4 (de) | 2014-07-16 | 2022-10-27 | Infineon Technologies Austria Ag | Messwiderstand mit vertikalem Stromfluss, Halbleiterpackage mit einem Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4297617B2 (ja) | 2009-07-15 |
| TW496108B (en) | 2002-07-21 |
| EP1082882A4 (de) | 2005-10-12 |
| JP2002539629A (ja) | 2002-11-19 |
| ATE377342T1 (de) | 2007-11-15 |
| DE60036907D1 (de) | 2007-12-13 |
| WO2000056128A1 (en) | 2000-09-21 |
| US20020013997A1 (en) | 2002-02-07 |
| EP1082882B1 (de) | 2007-10-31 |
| EP1082882A1 (de) | 2001-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2810054C2 (de) | Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung | |
| DE2411259C3 (de) | Verfahren zur Herstellung integrierter Schaltkreise | |
| DE3125518C2 (de) | Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung | |
| DE69938582T2 (de) | Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat | |
| DE69811945T2 (de) | Verfahren zur herstellung von schaltungselementen für eine z-achsenzwischenverbindung | |
| DE60037168T2 (de) | Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung | |
| DE69005785T2 (de) | Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung. | |
| DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
| DE69207520T2 (de) | Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe | |
| DE3325982C2 (de) | Schichtwiderstand-Eingabevorrichtung und Verfahren zur Herstellung eines Schichtwiderstandes für die Schichtwiderstand-Eingabevorrichtung | |
| DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
| DE2247902A1 (de) | Gedruckte schaltungsplatte und verfahren zu deren herstellung | |
| DE19626977A1 (de) | Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung | |
| EP2057647B1 (de) | Bauelement-anordnung | |
| DE60036907T2 (de) | Verfahren zur herstellung von widerständen | |
| DE1817434B2 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
| DE4203114C2 (de) | Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen | |
| EP0841668B1 (de) | Elektrischer Widerstand und Verfahren zu seiner Herstellung | |
| DE19834640A1 (de) | Mehrschicht-Leiterbahnsubstrat für einen integrierten Hybrid-Schaltkreis, sowie Verfahren zu dessen Herstellung | |
| DE3700912C2 (de) | ||
| DE602005001826T2 (de) | RC Vorrichtungen, organische dielektrische Laminate und Leiterplatten dergleichen Vorrichtungen umfassend, und Verfahren um diese herzustellen | |
| DE60211628T2 (de) | Zusammengesetzte elektronische bauteile | |
| DE102004046629B4 (de) | Verfahren zum Herstellen eines Bauelementes mit einem gedruckten Schaltkreis | |
| EP1707037B1 (de) | Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement | |
| DE10205592B4 (de) | Verfahren zum Herstellen eines Halbzeugs für Leiterplatten |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |