DE4209390A1

DE4209390A1 - Digital electronic circuit for addition and subtraction of coded numbers - has input shift register and result register coupled to pulse generating circuit for repeated addition or subtraction

Info

Publication number: DE4209390A1
Application number: DE19924209390
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-02-06
Filing date: 1992-03-23
Publication date: 1993-10-21

Abstract

The digital electronic circuit has a pair of input shift registers, together with a separate register for the result. The shift registers are controlled to allow multiple addition and subtraction operators to take place. The shift registers are operated by pulses generated by a special circuit that generates alternate pulses from a pair of pulse stage (28, 29). The stages operate with flip-flops (1, 16) and logic gates. ADVANTAGE - Simplified circuitry.

Description

Gegenstand der Erfindung ist die Angleichung der vorlie genden Addier-Substrahierschaltung an die System-gleiche Addier-Subtrahierschaltung nach P 42 09 380.5, welche zu sätzlich eine Komma-Verarbeitung aufweist und aus diesem Grund mit einer Spezial-Schaltung 30 versehen wurde, bei welcher immer zuerst die Impuls-Schaltung 28 Takt-durchge steuert wird. Zwecks Erzielung einer einheitlichen Arbeits weise wurde nun auch die Addier-Substrahierschaltung nach der vorliegenden Patentanmeldung mit einer Schaltung 30 versehen, bei der auch zuerst immer die Impuls-Schaltung 28 Takt-durchgesteuert wird.The invention relates to the approximation of the vorlie adding-subtracting circuit to the system-identical adding-subtracting circuit according to P 42 09 380.5, which additionally has a comma processing and for this reason has been provided with a special circuit 30 , which always first the pulse circuit 28 is clock-controlled. To achieve a uniform way of working, the add-subtractor circuit according to the present patent application has now been provided with a circuit 30 , in which the pulse circuit 28 is always clock-controlled first.

In Fig. 1a bis 1c ist vereinfacht die Haupt-Schaltung 10 dargestellt. In Fig. 2a und 2b ist das Steuerwerk 15 dargestellt, welches aus den Teil-Schaltungen 15a und 15b besteht. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 dargestellt. In Fig. 4 ist die Schaltung 30 darge stellt. In Fig. 5 ist die Tetraden-Schaltung 6 darge stellt, welche von Addition auf Subtraktion umschaltbar ist und von Substraktion auf Addition umschaltbar ist. In Fig. 6 ist die Impuls-Schaltung 28 dargestellt. In Fig. 7 ist der Impuls-Zähler 29 dargestellt. In Fig. 8a und 8b ist die Programmierschaltung 35 dargestellt. In Fig. 9 ist die Schaltung 21 der Tetraden-Schaltung 6 dargestellt. In Fig. 10 ist die Schaltung 22 der Tetraden-Schaltung 6 dargestellt. In Fig. 11 ist die Anzeigeschaltung 45 darge stellt. In Fig. 12 ist die Umsteuer-Schaltung 7 darge stellt. In Fig. 13 ist die Neuner-Komplementschaltung 23 dargestellt. In Fig. 14 ist das abweichende Detail der Ausführung D dargestellt, bei welcher die Tetraden-Schaltung 6 nicht mit einer Umsteuer-Schaltung 7 kombiniert ist, sondern mit einer zweiten Neuner-Komplementschaltung 23R kombiniert ist und somit zwei Neuner-Komplementschaltungen 23L und 23R aufweist. In Fig. 15a bis 15d ist die Schaltung 10 einerseits vollständig und andererseits ohne Zusatz-Schaltung 9 dargestellt.The main circuit 10 is shown in simplified form in FIGS. 1a to 1c. In Fig. 2a and 2b, the control unit 15 is shown, which consists of the b sub-circuits 15 a and 15. In Fig. 3 the numeric input circuit 20 is shown. In Fig. 4, the circuit 30 is Darge. In Fig. 5, the tetrad circuit 6 is Darge, which can be switched from addition to subtraction and can be switched from subtraction to addition. In FIG. 6, the pulse circuit 28 is shown. In Fig. 7, the pulse counter 29 is shown. The programming circuit 35 is shown in FIGS. 8a and 8b. In Fig. 9 the circuit 21 of the tetrad circuit 6 is shown. In Fig. 10, the circuit 22 is shown the tetrad circuit 6. In Fig. 11, the display circuit 45 is Darge. In Fig. 12, the reversing circuit 7 is Darge. In Fig. 13, the nine-complement circuit 23 is shown. In Fig. 14 the different detail of the embodiment D is shown, in which the tetrad circuit 6 is not combined with a reversing circuit 7 , but is combined with a second nine-complement circuit 23 R and thus two nine-complement circuits 23 L and 23 R. In Fig. 15a to 15d, the circuit 10 is on the one hand and on the other hand completely shown without additional circuit 9.

Diese Tetraden-Addier-Subtrahierschaltung Type A, welche keine Komma-Verarbeitung aufweist, besteht aus der Haupt- Schaltung 10, welche aus den Teil-Schaltungen 10a bis 10c besteht und dem Steuerwerk 15 und der Ziffern-Ein gabeschaltung 20 und der Programmierschaltung 35 und der Anzeigeschaltung 45.This tetrad-add-subtractor type A, which has no comma processing, consists of the main circuit 10 , which consists of the sub-circuits 10 a to 10 c and the control unit 15 and the digit input circuit 20 and the programming circuit 35 and the display circuit 45 .

Die Teil-Schaltung 10a (Fig. 1a) besteht aus dem vier fachen Schieberegister 12 mit 8 Teil-Schaltungen 1 bis 8 und 8 Tor-Schaltungen 24, welche in dieser Fig. 1a nur als Und-Schaltungen mit je 2 Eingängen dargestellt sind und 4 Oder-Schaltungen 26 mit je 8 Eingängen und den zuge hörigen Leitungen. Die Teil-Schaltung 10b (Fig. 1b) be steht aus dem vierfachen Schieberegister 14 mit 8 Teil- Schaltungen 1 bis 8 und 8 Tor-Schaltungen 29, welche in dieser Fig. 1b nur als Und-Schaltung mit je 2 Eingängen dargestellt sind und 4 Oder-Schaltungen 31 mit je 8 Ein gängen und den zugehörigen Leitungen. Die Teil-Schaltung 10c (Fig. 1c) besteht aus der umschaltbaren Tetraden- Schaltung 6, welche in Fig. 5 richtig dargestellt ist und der Umsteuerschaltung 7, welche in Fig. 12 richtig darge stellt ist und dem Übertrag-Speicher 8 und 8 vierfachen Potential-Speicher-Schaltungen 25 und 8 vierfachen Tor- Schaltungen 33, welche in dieser Fig. 1c nur als Und- Schaltungen mit je 2 Eingängen dargestellt sind und dem einfachen Flip-Flop 34 und den Und-Schaltungen 36 bis 38 mit je 2 Eingängen und den zugehörigen Leitungen.The sub-circuit 10 a ( Fig. 1a) consists of the four-fold shift register 12 with 8 sub-circuits 1 to 8 and 8 gate circuits 24 , which are shown in this Fig. 1a only as AND circuits with 2 inputs each and 4 OR circuits 26 each with 8 inputs and the associated lines. The sub-circuit 10 b ( Fig. 1b) consists of the fourfold shift register 14 with 8 sub-circuits 1 to 8 and 8 gate circuits 29 , which are shown in this Fig. 1b only as an AND circuit with 2 inputs each and 4 OR circuits 31 , each with 8 inputs and the associated lines. The sub-circuit 10 c (Fig. 1c) consists of the switchable Tetraden- circuit 6, which is shown right in Fig. 5 and the reversing circuit 7, which is properly provides Darge in Fig. 12 and the carry-in memory 8 and 8 fourfold potential memory circuits 25 and 8 fourfold gate circuits 33 , which are shown in this FIG. 1c only as AND circuits with 2 inputs each and the simple flip-flop 34 and the AND circuits 36 to 38 with 2 each Inputs and the associated lines.

Das Steuerwerk 15 (Fig. 2a und 2b) besteht aus der Schaltung 30 und 5 Potential-Speicher-Flip-Flops 12 bis 16 und 5 Tipp-Schaltern 17 und den Und-Schaltungen 22 bis 27 und 46 mit je 2 Eingängen und den Oder-Schaltungen 31 bis 37 und den Negier-Schaltungen 43 bis 45 und den zugehörigen Leitungen.The control unit 15 ( Fig. 2a and 2b) consists of the circuit 30 and 5 potential memory flip-flops 12 to 16 and 5 tap switches 17 and the AND circuits 22 to 27 and 46 , each with 2 inputs and the OR Circuits 31 to 37 and the negation circuits 43 to 45 and the associated lines.

Die Ziffern-Eingabeschaltung 20 (Fig. 3) besteht aus der Tastatur 32 und der Oder-Schaltung 1 mit 10 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 8 Eingängen und den Tor-Schaltungen 41 und 42, bestehend aus je 4 Und-Schaltungen mit je 2 Eingängen und dem einfachen Flip-Flop 16 und den Und-Schaltungen 11 und 12 mit je 2 Eingängen und 2 Und-Schaltungen 18 mit je 2 Eingängen und den zugehörigen Leitungen.The digit input circuit 20 ( FIG. 3) consists of the keyboard 32 and the OR circuit 1 with 10 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and the gate circuits 41 and 42 , each consisting of 4 AND circuits with 2 inputs each and the simple flip-flop 16 and the AND circuits 11 and 12 with 2 inputs each and 2 AND circuits 18 with 2 each Inputs and the associated lines.

Die Teil-Schaltung 30 des Steuerwerks 15 (Fig. 4) besteht aus der Impuls-Schaltung 28 und dem Impuls-Zähler 29 und den Potential-Speicher-Flip-Flops 1 und 16 und den Und- Schaltungen 2 bis 6 und 8 mit je 2 Eingängen und den Oder- Schaltungen 9 und 11 und 12 mit je 2 Eingängen und der Ne gier-Schaltung 14 und den zugehörigen Leitungen.The sub-circuit 30 of the control unit 15 ( FIG. 4) consists of the pulse circuit 28 and the pulse counter 29 and the potential memory flip-flops 1 and 16 and the AND circuits 2 to 6 and 8 with each 2 inputs and the OR circuits 9 and 11 and 12 with 2 inputs each and the Neier circuit 14 and the associated lines.

Die Tetraden-Schaltung 6 (Fig. 5) ist von Addition auf Subtraktion umschaltbar und von Subtraktion auf Addition umschaltbar und besteht aus 2 Und-Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 2 Oder-Schaltungen 3 und 2 Und-Schaltungen 4 mit je 2 Eingängen und der Oder-Schaltung 5 und 5 Und-Schaltungen 6 mit je 2 Ein gängen und 5 Oder-Schaltungen 7 mit je 2 Eingängen und der Und-Schaltung 8 und der Oder-Schaltung 9 mit je 2 Ein gängen und 2 Negier-Schaltungen 11 und 13 und 2 Und- Schaltungen 10 und 3 Und-Schaltungen 12 mit je 2 Eingängen und der Und-Schaltung 14 und der Oder-Schaltung 15 mit je 2 Eingängen und den Oder-Schaltungen 16 und 17 mit je 3 Eingängen und den Schaltungen 21 und 22 und der Neuner- Komplementschaltung 23, welche mit einer Geradeaus- Schaltung kombiniert ist und den zugehörigen Leitungen. Die Eingänge A und B und die Ausgänge C sind mit den zu gehörigen Zahlenwerten (Ziffern 5 2 1 1) gekennzeichnet. The tetrad circuit 6 ( FIG. 5) can be switched from addition to subtraction and switchable from subtraction to addition and consists of 2 AND circuits 1 with 2 inputs each and 2 negation circuits 2 and 2 OR circuits 3 and 2 AND- Circuits 4 with 2 inputs each and the OR circuit 5 and 5 AND circuits 6 with 2 inputs each and 5 OR circuits 7 with 2 inputs each and the AND circuit 8 and the OR circuit 9 with 2 inputs each and 2 negation circuits 11 and 13 and 2 AND circuits 10 and 3 AND circuits 12 with 2 inputs each and the AND circuit 14 and the OR circuit 15 with 2 inputs each and the OR circuits 16 and 17 with each 3 inputs and the circuits 21 and 22 and the nine-complement circuit 23 , which is combined with a straight-ahead circuit and the associated lines. Inputs A and B and outputs C are marked with the corresponding numerical values (numbers 5 2 1 1).

Die Eingänge A sind bei Addition die Eingänge für die Ziffern des ersten Summanden und bei Subtraktion die Eingänge für die Ziffern des Minuenden. Die Eingänge B sind bei Addition die Eingänge für die Ziffern des zweiten Summanden und bei Subtraktion die Eingänge für die Ziffern des Subtrahenden. Die Ausgänge C sind bei Addition und Subtrak tion die Ausgänge für die jeweilige Ziffer der Ergebnis zahl. Der Übertrag-Eingang hat die Bezeichnung x und der Übertrag-Ausgang die Bezeichnung y.Inputs A are the inputs for the digits when added of the first addend and, in the case of subtraction, the inputs for the digits of the minute end. The inputs B are at Addition of the inputs for the digits of the second summand and with subtraction the inputs for the digits of the Subtrahend. The outputs C are in addition and subtrak tion the outputs for the respective digit of the result number. The carry input is labeled x and Carry output the designation y.

Die Impuls-Schaltung 28 (Fig. 6) besteht aus 10 einfachen Flip-Flops 1 bis 10 und 8 Und-Schaltungen 11 mit je 2 Ein gängen und 8 Und-Schaltungen 12 mit je 2 Eingängen und 8 Und-Schaltungen 13 mit je 2 Eingängen und der Negier- Schaltung 14 und der Oder-Schaltung 15 mit 5 Eingängen und dem weiteren einfachen Flip-Flop 16 und 2 Und-Schaltungen 17 und 2 Und-Schaltungen 18 mit je 2 Eingängen und 2 Ne gier-Schaltungen 19 und der Und-Schaltung 21 und den zuge hörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der End-Ausgang hat die Bezeichnung b. Der Zusatz-Aus gang hat die Bezeichnung c. Die Takt-Ansteuer-Ausgänge haben die Bezeichnungen 1 bis 8. Der Rückstell-Eingang hat die Bezeichnung r. Der Zusatz-Steuer-Eingang hat die Be zeichnung es.The pulse circuit 28 ( Fig. 6) consists of 10 simple flip-flops 1 to 10 and 8 AND circuits 11 with 2 inputs and 8 AND circuits 12 with 2 inputs and 8 AND circuits 13 with 2 each Inputs and the negation circuit 14 and the OR circuit 15 with 5 inputs and the further simple flip-flop 16 and 2 AND circuits 17 and 2 AND circuits 18 each with 2 inputs and 2 Ne gier circuits 19 and the AND Circuit 21 and the associated lines. The pulse input has the designation a. The end output is labeled b. The additional output has the designation c. The clock control outputs have the designations 1 to 8 . The reset input has the designation r. The additional control input has the designation es.

Der Impuls-Zähler 29 (Fig. 7) besteht aus 7 einfachen Flip-Flops 1 bis 7 und 5 Und-Schaltungen 11 mit je 2 Ein gängen und 3 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Oder-Schaltung 14 mit 3 Ein gängen und dem weiteren einfachen Flip-Flop 15 und 2 Und- Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Die Ansteuer- Ausgänge haben die Bezeichnungen c bis e. Der End-Ausgang hat die Bezeichnung b und der Rückstell-Eingang die Be zeichnung r. The pulse counter 29 ( Fig. 7) consists of 7 simple flip-flops 1 to 7 and 5 AND circuits 11 each with 2 inputs and 3 AND circuits 12 each with 2 inputs and the negation circuit 13 and the OR -Circuit 14 with 3 inputs and the further simple flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The control outputs have the designations c to e. The end output has the designation b and the reset input has the designation r.

Die Programmierschaltung 35 (Fig. 8a und 8b) besteht aus den Impuls-Zählern 1 und 2 mit je 10 Teil-Schaltungen und der Schaltung 3 und der Schaltung 4. Die Impuls-Zähler 1 und 2 bestehen aus je 10 Teil-Schaltungen 1 bis 10. Die Schaltung 3 besteht aus 11 einfachen Flip-Flops 5 und 11 Und-Schaltungen 6 mit je 2 Eingängen und 5 Oder-Schaltungen 26 bis 30 mit je 2 Eingängen. Die Schaltung 4 besteht aus 3 einfachen Flip-Flops 11 bis 13 und den Und-Schaltungen 14 bis 20 mit je 2 Eingängen und der Oder-Schaltung 21 mit 9 Eingängen und den Oder-Schaltungen 22 und 25 mit je 2 Ein gängen und der Negier-Schaltung 23 und der Tor-Schaltung 29 und den zugehörigen Leitungen.The programming circuit 35 ( FIGS. 8a and 8b) consists of the pulse counters 1 and 2 , each with 10 sub-circuits and the circuit 3 and the circuit 4 . Pulse counters 1 and 2 each consist of 10 sub-circuits 1 to 10 . The circuit 3 consists of 11 simple flip-flops 5 and 11 AND circuits 6 with 2 inputs each and 5 OR circuits 26 to 30 with 2 inputs each. The circuit 4 consists of 3 simple flip-flops 11 to 13 and the AND circuits 14 to 20 with 2 inputs each and the OR circuit 21 with 9 inputs and the OR circuits 22 and 25 with 2 inputs each and the negator Circuit 23 and the gate circuit 29 and the associated lines.

Die Schaltung 21 der Tetraden-Schaltung 6 (Fig. 9) be steht aus 4 Und-Schaltungen 1 mit je 2 Eingängen und 3 Oder-Schaltungen 2 mit je 2 Eingängen und 2 Negier- Schaltungen 3 und 2 Und-Schaltungen 4 mit je 2 Eingängen und 2 Negier-Schaltungen 5 und der Oder-Schaltung 6 mit 2 Eingängen und den zugehörigen Leitungen. Die Eingänge haben die Bezeichnungen a bis c. Der Ausgang hat die Be zeichnung d und der Übertrag-Ausgang die Bezeichnung e.The circuit 21 of the tetrad circuit 6 ( FIG. 9) consists of 4 AND circuits 1 with 2 inputs each and 3 OR circuits 2 with 2 inputs each and 2 negation circuits 3 and 2 AND circuits 4 with 2 each Inputs and 2 negation circuits 5 and the OR circuit 6 with 2 inputs and the associated lines. The inputs have the designations a to c. The output has the designation d and the carry output has the designation e.

Die Schaltung 22 der Tetraden-Schaltung 6 (Fig. 10) be steht aus gleichen Teilen, wie die Schaltung 21. Bei dieser Schaltung 22 ist die Teil-Schaltung 72 links ange ordnet.The circuit 22 of the tetrad circuit 6 ( FIG. 10) consists of the same parts as the circuit 21st In this circuit 22 , the sub-circuit 72 is arranged on the left.

Die Anzeigeschaltung 45 (Fig. 11) ist verkürzt dargestellt und besteht aus 3 Teil-Schaltungen 1 und einer Teil-Schaltung 2 und 3 Teil-Schaltungen 3 und einer Schluß-Teil- Schaltung 4. Eine volle Teil-Schaltung 3 besteht aus einer Oder-Schaltung 1 mit 4 Eingängen und einer Negier-Schaltung 2 und einer Und-Schaltung 3 mit 2 Eingängen und einer Diode 6 und der Dekodier-Schaltung 7 und den zugehörigen Leitungen. Sofern Geld-Beträge zur Verarbeitung kommen, er scheint der Komma-Index immer zwischen Stelle 2 und 3. The display circuit 45 ( FIG. 11) is shown in abbreviated form and consists of 3 sub-circuits 1 and a sub-circuit 2 and 3 sub-circuits 3 and a final-sub-circuit 4 . A full subcircuit 3 consists of an OR circuit 1 with 4 inputs and a negation circuit 2 and an AND circuit 3 with 2 inputs and a diode 6 and the decoding circuit 7 and the associated lines. If money amounts are processed, the comma index always appears between positions 2 and 3.

Die Umsteuer-Schaltung 7 (Fig. 12) besteht aus 8 Und- Schaltungen 1 mit je 2 Eingängen und 8 Und-Schaltungen 2 mit je 2 Eingängen und 8 Oder-Schaltungen 3 mit je 2 Eingängen und der Negier-Schaltung 4 und den zugehörigen Leitungen. Die Eingänge A und B und die Ausgänge C und D sind mit den zugehörigen Zahlenwerten (Ziffern 5 2 1 1) gekennzeichnet.The reversing circuit 7 ( FIG. 12) consists of 8 AND circuits 1 with 2 inputs each and 8 AND circuits 2 with 2 inputs each and 8 OR circuits 3 with 2 inputs each and the negation circuit 4 and the associated ones Cables. Inputs A and B and outputs C and D are marked with the associated numerical values (numbers 5 2 1 1).

Die Negier-Komplementschaltung 23 der Tetraden-Schaltung 6 (Fig. 13) ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 4 Negier-Schaltungen 1 und 8 Und-Schaltungen 2 mit je 2 Eingängen und 4 Oder-Schaltungen 3 mit je 2 Eingängen und der Negier-Schaltung 4 und den zugehörigen Leitungen. Der Steuer-Eingang hat die Bezeichnung n.The negation complement circuit 23 of the tetrad circuit 6 ( FIG. 13) is combined with a straight-ahead circuit and consists of 4 negation circuits 1 and 8 AND circuits 2 , each with 2 inputs and 4 OR circuits 3 , each with 2 inputs and the negation circuit 4 and the associated lines. The control input has the designation n.

Nach den Fig. 15a bis 15d besteht die Haupt-Schaltung 10 aus 2 vier-fachen Schieberegistern 12 und 14 mit je 8 Teil-Schaltungen und der Ergebniszahl-Speicherreihe 25 mit 8 Teil-Schaltungen mit je 4 Potential-Speicher-Flip-Flops und 8 vierfachen Tor-Schaltungen 24 für je 4 Leitungen und 8 vierfachen Tor-Schaltungen 29 für je 4 Leitungen und 8 vierfachen Tor-Schaltungen 33 für je 4 Leitungen und 4 Oder-Schaltungen 26 mit je 8 Eingängen und 4 Oder- Schaltungen 31 mit je 8 Eingängen. An weiteren Teilen besteht diese Schaltung 10 aus der Tetraden-Schaltung 6 (dargestellt in Fig. 5) und der Umsteuer-Schaltung 7 (dargestellt in Fig. 12) und dem Übertrag-Speicher 8 und den zugehörigen Leitungen. FIGS. 15a to 15d 10 is the main circuit of Figure 2 four times the shift registers 12 and 14, each with 8 sub-circuits and the result number storage queue 25 with 8 sub-circuits, each with 4 potential memory flip-flops and 8 fourfold gate circuits 24 for 4 lines each and 8 fourfold gate circuits 29 for 4 lines each and 8 fourfold gate circuits 33 for 4 lines each and 4 OR circuits 26 with 8 inputs and 4 OR circuits 31 each 8 entrances. In other parts, this circuit 10 consists of the tetrad circuit 6 (shown in FIG. 5) and the reversing circuit 7 (shown in FIG. 12) and the carry memory 8 and the associated lines.

Die Anzeigeschaltung 45 wird über ihre Ansteuer-Eingänge a und b und c wie folgt parallel angesteuert: Vom Schieberegister 12 über eine 32fache Tor-Schaltung an ihren Eingängen a: Vom Schieberegister 14 über eine 32fache Tor-Schaltung an ihren Eingänge b; von der Ergebniszahl-Speicher- Schaltung 25 über eine 32fache Tor-Schaltung an ihren Eingängen c. Bei den Ausführungen F ist in den Leitungen von der Speicherschaltung 25 zur Anzeigeschaltung 45 keine Tor- Schaltung angeordnet (32fache Tor-Schaltung). The display circuit 45 is driven in parallel via its control inputs a and b and c as follows: From the shift register 12 via a 32-fold gate circuit at its inputs a: From the shift register 14 via a 32-fold gate circuit at its inputs b; from the result number memory circuit 25 via a 32-fold gate circuit at its inputs c. In versions F, no gate circuit is arranged in the lines from the memory circuit 25 to the display circuit 45 (32-fold gate circuit).

Der Ausgang A1 steuert den Eingang a1 an. Der Ausgang A2 steuert die Tor-Schaltung zwischen Schieberegister 12 und der Anzeigeschaltung 45 an. Der Ausgang B1 steuert den Eingang b1 an. Der Ausgang B2 steuert die Tor-Schaltung zwischen Schieberegister 14 und der Anzeigeschaltung 45 an. Der Ausgang C steuert den Eingang c an. Der Ausgang D1 steuert den Eingang d1 an. Der Ausgang D2 steuert den Eingang d2 an. Der Ausgang D3 steuert den Eingang d3 an. Der Ausgang D4 steuert den Eingang d4 an. Der Ausgang D6 steuert den Eingang d6 an. Vom Ausgang E wird das Schieberegister 12 bei der Zahlen-Eingabe Takt-angesteuert. Vom Ausgang F wird das Schieberegister 14 bei der Zahlen-Eingabe Takt-angesteuert. Der Ausgang K1 der Schaltung 20 steuert den Eingang k1 an. Der Ausgang L1 steuert den Eingang l1 an. Der Ausgang L2 steuert den Eingang l2 an. Der Ausgang P1 steuert die Rückstellung des Schieberegisters 12 an. Der Ausgang P2 steuert die Einblendung des Inhalts der Speicher-Schaltung 25 in das Schieberegister 12 an. Der Ausgang P3 steuert die Rückstellung der Speicher- Schaltung 25 an. Der Ausgang B3 steuert die Tor-Schaltung zwischen der Ergebniszahl-Speicherreihe 25 und der Anzeigeschaltung 45 an. Der Ausgang A4 steuert den Eingang a4 an. Der Ausgang U steuert den Eingang u an. Der Ausgang U3 steuert den Eingang U3 an. Der Eingang t wird mit der Takt-Frequenz angesteuert. Die Eingänge u2 liegen im Betriebszustand ständig an H-Potential. Die Eingänge r werden von Abzweigungen des Ausgangs R1 rückstell-angesteuert. Die Ausgänge S der Schaltung 20 steuern die Eingänge s des Schieberegisters 12 an. Die Ausgänge W der Schaltung 20 steuern die Eingänge w des Schieberegisters 14 an. die Schieberegister 12 und 14 haben nur Links-Verschiebung und werden nur beim Eintippen der Ziffern der Eingabezahlen Verschiebetakt-angesteuert. Die Ausgänge NK der Schaltung 30 beziehungsweise des Steuerwerks 15 liefern die Takt- Impulse, mit denen die Haupt-Schaltung 10 angesteuert wird. (pro Zyklus 8 aufeinanderfolgende H-Impulse). Output A1 controls input a1. The output A2 controls the gate circuit between the shift register 12 and the display circuit 45 . Output B1 controls input b1. The output B2 controls the gate circuit between the shift register 14 and the display circuit 45 . Output C controls input c. Output D1 controls input d1. Output D2 controls input d2. Output D3 controls input d3. The output D4 controls the input d4. The output D6 controls the input d6. The shift register 12 is clock-controlled from the output E when the numbers are entered. The shift register 14 is clock-driven from the output F when the numbers are entered. The output K1 of the circuit 20 drives the input k1. Output L1 controls input l1. Output L2 controls input l2. The output P1 controls the resetting of the shift register 12 . The output P2 controls the insertion of the content of the memory circuit 25 into the shift register 12 . The output P3 controls the resetting of the memory circuit 25 . The output B3 controls the gate circuit between the result number memory row 25 and the display circuit 45 . Output A4 controls input a4. Output U controls input u. Output U3 controls input U3. The input t is driven with the clock frequency. In the operating state, inputs u2 are constantly at H potential. The inputs r are reset-controlled by branches of the output R1. The outputs S of the circuit 20 control the inputs s of the shift register 12 . The outputs W of the circuit 20 control the inputs w of the shift register 14 . the shift registers 12 and 14 only have a left shift and are only driven when the digits of the input numbers are entered. The outputs NK of the circuit 30 or the control unit 15 deliver the clock pulses with which the main circuit 10 is controlled. (8 consecutive H-pulses per cycle).

Mit dieser Addier-Subtrahierschaltung können nur Kommafreie Zahlen und Geldbeträgt verarbeitet werden, weil in letzterem Fall nur eine Festwert-Setzung des Komma-Index an einer bestimmten Stelle (zwischen Ziffer 2 und Ziffer 3) der Ergebniszahl erforderlich ist. Die Addition von zwei Komma-freien Zahlen ergibt sich wie folgt: Zuerst muß diese Rechenschaltung durch Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. Dann wird über die Tastatur 32 der erste Summand in das Schieberegister 12 eingetippt, wobei vom Ausgang A2 die Tor-Schaltung zwischen Schieberegister 12 und der Anzeige- Schaltung 45 vor-angesteuert ist und somit die Eingabe dieses ersten Summanden in der Anzeigeschaltung 45 verfolgt werden kann. Dann wird die Taste A (Addition) angetippt und damit vom Ausgang B1 die Eingabe des zweiten Summanden in das Schieberegister 14 vor-angesteuert und die Tor-Schaltung zwischen Schieberegister 14 und der Anzeigeschaltung 45 vor-angesteuert. Dann wird über die Tastatur 32 der zweite Summand in das Schieberegister 14 eingetippt. Damit befindet sich jeder dieser beiden Summanden in seinem Schieberegister und wird mittels Antippen der Taste G der Ablauf dieser Addition ausgelöst, weil damit die Und-Schaltung 26 der Schaltung 15b vor-angesteuert ist. Bei diesem Additions-Ablauf wird zunächst die Impuls- Schaltung 28 der Schaltung 30 leer Takt-durchgesteuert. Dann folgt die Takt-Durchsteuerung des Impuls-Zählers 29, bei welcher nur das Flip-Flop 16 der Schaltung 30 in seine Links-Stellung gekippt wird. Dann folgt die effektiv wirksame Takt-Durchsteuerung der Impuls-Schaltung 28, bei der diese Schaltung 28 aufeinanderfolgend über die Ausgänge NK 8 H-Impulse an die Haupt-Schaltung 10 liefert, welche hierbei mittels der Tetraden-Schaltung 6 die beiden Summanden Ziffern-seriell zusammen-addiert. Damit ist die Additions- Ergebniszahl in der Speicherreihe 25 gespeichert und wird nur noch der Impuls-Zähler 29 auf halbe Länge Takt-durchgesteuert, damit der Ausgang der Und-Schaltung 2 der Schaltung 30 seinen Ausschalt-H-Impuls liefern kann, mit dem das Flip-Flop 12 der Schaltung 15a in seine Rechts-Stellung kippt. Nach dem Antippen der Taste G ist die Tor-Schaltung zwischen der Speicherreihe 25 und der Anzeigeschaltung 45 vor-angesteuert und ist somit diese Additions-Ergebniszahl im Anzeigefeld der Anzeigeschaltung 45 sichtbar.With this addition-subtraction circuit, only comma-free numbers and amounts of money can be processed, because in the latter case only a fixed value setting of the comma index is required at a specific position (between numbers 2 and 3) of the result number. The addition of two comma-free numbers is as follows: First, this arithmetic circuit must be reset by pressing the R key, unless it has already been reset. Then, the first term, on the keyboard 32 is keyed into the shift register 12 with the output of A2, the gate circuit between the shift register 12 and the display circuit is actuated before-45 and thus the input of this first term can be followed in the display circuit 45 . Then the key A (addition) is tapped and the input B1 inputs the second summand into the shift register 14 and the gate circuit between the shift register 14 and the display circuit 45 is pre-activated. Then the second summand is typed into the shift register 14 via the keyboard 32 . Thus, each of these two terms is in its shift register and triggered this addition by pressing the G button, the process, as this allows the AND circuit 26 of the circuit 15 b is controlled before-. In this addition sequence, the pulse circuit 28 of the circuit 30 is first clock-controlled empty. Then follows the cycle control of the pulse counter 29 , in which only the flip-flop 16 of the circuit 30 is tilted into its left position. Then follows the effectively effective cycle control of the pulse circuit 28 , in which this circuit 28 successively delivers H pulses to the main circuit 10 via the outputs NK 8, which in this case uses the tetrad circuit 6 to serialize the two summands added together. So that the addition result number is stored in the memory row 25 and only the pulse counter 29 is clock-controlled by half the length, so that the output of the AND circuit 2 of the circuit 30 can deliver its switch-off pulse with which the Flip-flop 12 of the circuit 15 a tilts into its right position. After pressing the G button, the gate circuit between the memory row 25 and the display circuit 45 is pre-activated and this addition result number is thus visible in the display field of the display circuit 45 .

Falls zu einer vorherigen Ergebniszahl eine weitere Zahl addiert werden soll, wird die Taste R nicht angetippt, sondern gleich die Taste A (Addition) angetippt. In diesem Fall kippt nicht nur das Flip-Flop 14 nach links, sondern auch das Flip-Flop 16 und sind damit die Und-Schaltungen 23 bis 25 vor-angesteuert. Dann folgt das Eintippen der weiteren Zahl in das Schieberegister 14 und dann das Antippen der Taste G und damit die Auslösung des Additions- Ablaufs, bei dem zunächst die Impuls-Schaltung 28 der Schaltung 30 leer Takt-durchgesteuert wird und dann zum ersten Mal der Impuls-Zähler 29 Takt-durchgesteuert wird. Hierbei wird vom Ausgang P1 das Schieberegister 12 rückstell- angesteuert und dann vom Ausgang P2 die Einblendung der vorherigen Ergebniszahl von der Schaltung 25 in daß Schieberegister 12 angesteuert und dann vom Ausgang P3 die Rückstellung der Ergebniszahl-Speicherschaltung 25 angesteuert. Dann folgt die effektiv wirksame Takt-Durchsteuerung der Impuls-Schaltung 28, bei der die Ausgänge NK aufeinanderfolgend 8 H-Impulse liefern und dann die halbe Takt-Durchsteuerung des Impuls-Zählers 29 und die Rechtskippung des Flip-Flops 12 der Schaltung 15a.If a further number is to be added to a previous result number, the R key is not touched, but the A (addition) key is immediately pressed. In this case, not only the flip-flop 14 tilts to the left, but also the flip-flop 16 and the AND circuits 23 to 25 are thus pre-activated. This is followed by typing the further number into the shift register 14 and then pressing the key G and thus triggering the addition process, in which the pulse circuit 28 of the circuit 30 is first clock-controlled and then the pulse for the first time Counter 29 is clock-controlled. In this case, the shift register 12 is driven by the output P1 and then by the output P2 the insertion of the previous result number from the circuit 25 into the shift register 12 and then by the output P3 the resetting of the result number storage circuit 25 is driven. Then follows the effectively effective clock control of the pulse circuit 28 , in which the outputs NK consecutively deliver 8 H pulses and then half the clock control of the pulse counter 29 and the right-hand tilt of the flip-flop 12 of the circuit 15 a.

Falls zu einer vorherigen Ergebniszahl ein weiterer Summand mehrfach oder vielfach addiert werden soll, wird auch die Taste R nicht angetippt, sondern auch gleich die Taste A (Addition) angetippt. Hierbei kippen auch die Flip-Flops 14 und 16 in ihre Links-Stellung und sind somit auch die Und-Schaltungen 23 bis 25 vor-angesteuert. Dann folgt auch das Eintippen des weiteren Summanden in das Schieberegister 14 und dann das Antippen der Taste M und dann das Eintippen der Mehrfachzahl (Multiplikator) über die Tastatur 32 in die Programmierschaltung 35 und dann das Antippen der Taste G. Damit ist die Mehrfach- oder Vielfach-Addition ausgelöst, wobei zunächst auch wieder die Impuls-Schaltung 28 leer Takt-durchgesteuert wird. Dann wird der Impuls- Zähler 29 Takt-durchgesteuert, wobei vom Ausgang P1 das Schieberegister 12 rückstell-angesteuert wird und dann vom Ausgang P2 die vorherige Ergebniszahl von der Schaltung 25 in das Schieberegister 12 eingeblendet wird und dann vom Ausgang P3 die Schaltung 25 rückstell-angesteuert wird. Dann folgt der 28-29 Takt-Ansteuerungs-Kreislauf, bei dem effektiv wirksam die Schaltung 28 Takt-durchgesteuert wird und dann der Impuls-Zähler 29 Takt-durchgesteuert wird und dann wieder die Schaltung 28 effektiv wirksam Takt-durchgesteuert wird und dann wieder die Schaltung 29 Takt-durchgesteuert wird. Hierbei wird somit jedesmal die vorherige Ergebniszahl mittels des Impuls-Zählers 29 in das Schieberegister 12 eingeblendet. Bei jeder Takt-Durchsteuerung der Impuls-Schaltung 28 wird vom Ausgang U3 die Programmier- Schaltung 35 um einen Teil-Schritt weitergeschaltet. Wenn die Programmierschaltung 35 mit der Zahl 18 programmiert ist, erfolgt somit die Ausschaltung, wenn der Ausgang U3 seinen 18ten H-Impuls liefert. Hierbei wird die Und-Schaltung 3 der Schaltung 30 an ihrem links-seitigen Eingang nur noch mit L-Potential angesteuert und ist damit die Kreislauf- Takt-Ansteuerung der Schaltungen 28 und 29 zu Ende. Auch in diesem Fall befindet sich die Schluß-Ergebniszahl auch in der Speicher-Schaltung 25, weil bei der letzten halben Takt-Durchsteuerung des Impuls-Zählers 29 die Tor- Schaltung 75 negativ zur Wirkung kommt, indem diese hierbei nicht mehr vor-angesteuert ist.If another summand is to be added to a previous result number several times or repeatedly, the R key is not touched, but the A (addition) key is also touched. Here, the flip-flops 14 and 16 also tilt to their left position and the AND circuits 23 to 25 are thus also pre-activated. Then there is also the typing of the further summand into the shift register 14 and then the pressing of the key M and then the typing of the multiple number (multiplier) via the keyboard 32 into the programming circuit 35 and then the pressing of the key G. This is the multiple or Multiple addition triggered, with the pulse circuit 28 initially being clock-driven empty again. Then the pulse counter 29 is clock-controlled, the shift register 12 being reset-controlled by the output P1 and then the previous result number being faded in by the circuit 25 into the shift register 12 by the output P2 and then the circuit 25 being reset by the output P3. is controlled. This is followed by the 28 - 29 clock-driving circuit, function effectively, the circuit is turned on stroke 28 at the and then the pulse counter 29 stroke by controlled and then the circuit 28 effectively effective stroke by controlled and then the Circuit 29 is clock-controlled. Thus, the previous result number is faded into the shift register 12 each time by means of the pulse counter 29 . With each cycle control of the pulse circuit 28 , the programming circuit 35 is switched on by a partial step from the output U3. If the programming circuit 35 is programmed with the number 18, the switch-off takes place when the output U3 supplies its 18th H pulse. Here, the AND circuit 3 of the circuit 30 is only driven at its L-side input with L potential, and the cycle / clock control of the circuits 28 and 29 is thus ended. In this case too, the final result number is also in the memory circuit 25 , because the gate circuit 75 has a negative effect in the last half clock cycle control of the pulse counter 29 , in that it is no longer pre-activated .

Beim Subtrahieren wird nach dem Eintippen des Minuenden nicht die Taste A (Addition) angetippt, sondern die Taste S (Subtraktion) angetippt. Damit wird der Eingang c der Teil-Schaltung 10c mit L-Potential angesteuert und ist damit die Schaltung 6 auf Subtraktion eingestellt. Falls in diesem Fall nach dem Eintippen des Minuenden in das Schieberegister 12 und nach dem Eintippen des Subtrahenden in das Schieberegister 14 die Taste G angetippt wird, kommt somit eine Subtraktion zum Ablauf und befindet sich nach der Takt-Durchsteuerung 28-29-28 die Subtraktions-Ergebniszahl in der Schaltung 25 und wird dann nur noch der Impuls- Zähler 29 halb Takt-durchgesteuert.When subtracting, the A (addition) key is not pressed after the end of the minute is typed in, but the S (subtraction) key is pressed. The input c of the subcircuit 10 c is thus driven with L potential and the circuit 6 is thus set to subtraction. If the G button is touched in this case, after typing the minuend in the shift register 12 and, after typing the subtrahend in the shift register 14, thus takes a subtraction of the end and is located after the clock-by control 28 - 29 - 28, the subtraction Result number in the circuit 25 and then only the pulse counter 29 is controlled half clock.

Wenn beim Subtrahieren der Subtrahend größer ist, als der Minuend, wird nach dem achten H-Impuls der zweiten (effektiv wirksamen) Takt-Durchsteuerung des Impuls-Zählers 28 die Und-Schaltung 36 der Schaltung 10c an beiden Eingängen mit H-Potential angesteuert und somit das Flip-Flop 34 in seine Rechts-Stellung gekippt. Damit wird die Programmierung von 1 auf 2 umgeschaltet und kommt somit eine zweite effektiv wirksame Takt-Durchsteuerung der Impuls-Schaltung 28 zum Ablauf, bei der der Minuend vom Subtrahenden subtrahiert wird, weil nun auch die Umsteuer-Schaltung 7 an ihrem Steuer-Eingang m mit L-Potential angesteuert wird. In diesem Fall wird somit die Impuls-Schaltung 28 zweimal effektiv wirksam Takt-durchgesteuert und bei der zweiten effektiv wirksamen takt-Durchsteuerung der Impuls-Schaltung 28 der Minuend vom Subtrahenden subtrahiert.If, when subtracting, the subtrahend is greater than the minuend, after the eighth H pulse of the second (effective) clock cycle control of the pulse counter 28, the AND circuit 36 of the circuit 10 c is driven at both inputs with H potential and thus flipped the flip-flop 34 to its right position. This switches the programming from 1 to 2 and thus a second effective cycle control of the pulse circuit 28 takes place , in which the minuend is subtracted from the subtractor, because the changeover circuit 7 now also has its control input m is controlled with L potential. In this case, the pulse circuit 28 is thus effectively controlled by effective stroke twice and effective in the second clock by controlling the effective pulse circuit 28 of the minuend by the subtrahend subtracted.

Bei den Ausführungen B2 kommt an Stelle der dargestellten Programmierschaltung 35 eine andere Programmierschaltung zur Verwendung, welche den Zahlenbereich 1 bis 99 oder 1 bis 100 erfaßt und in P 42 06 971.8 dargestellt ist.In the embodiments B2 of the programming circuit 35 shown takes place at a different programming circuit for use, which is the range of numbers 1 to 99 or 1 to 100 detected and displayed in P 42 06 971.8.

Bei den Sonder-Ausführungen C2 kommt an Stelle des dargestellten Impuls-Zählers 29 ein sonstiger Impuls-Zähler zur Verwendung, welcher so weit wie möglich gekürzt ist.In the special versions C2, another pulse counter is used instead of the pulse counter 29 shown , which is shortened as much as possible.

Claims

1. Electronic arithmetic circuit for addition and subtraction, which has two number input shift registers ( 12 and 14 ) and has only one potential memory circuit ( 25 ) for the result number and for the clock control of the main circuit ( 10 ) has a special circuit ( 30 ) with 2 pulse circuits ( 28 and 29 ), which mutually switch their clock control and mutually reset control, and of which only one pulse circuit ( 28 ) for the main circuit ( 10 ) provides the required pulses and which has no comma processing, characterized in that the pulse circuit ( 28 ) is always clock-controlled first and "empty" clock-controlled in the sense that with this first clock Control the outputs (NK) do not provide any pulses for the control of the main circuit ( 10 ).

2. Electronic computing circuit according to claim 1, characterized in that the circuit ( 30 ) of the control unit ( 15 ) has an additional flip-flop ( 16 ) which of one of the side outputs of the pulse counter ( 29 ) at its first clock Control is tilted to its other position (left position).

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that the pulse circuit ( 28 ) is provided with a gate circuit ( 90 ) for the outputs (NK).