DE4241877A1 - Rechenschaltung für alle 4 Rechenarten - Google Patents
Rechenschaltung für alle 4 RechenartenInfo
- Publication number
- DE4241877A1 DE4241877A1 DE19924241877 DE4241877A DE4241877A1 DE 4241877 A1 DE4241877 A1 DE 4241877A1 DE 19924241877 DE19924241877 DE 19924241877 DE 4241877 A DE4241877 A DE 4241877A DE 4241877 A1 DE4241877 A1 DE 4241877A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- output
- shift register
- input
- controls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/4916—Using 5211 code, i.e. binary coded decimal representation with digit weight of 5, 2, 1 and 1 respectively
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
Gegenstand der Erfindung ist die eingebaute Anordnung der
Schaltung 85 bei der Rechenschaltung nach P . . . . . . .,
welche mittels dieser Schaltung 85 so ausgebildet ist, daß
auch im Minus-Bereich addiert und subtrahiert werden kann.
Die Speicherreihe 25 ist nun auch in waagrechter Anordnung
dargestellt und somit in gleicher Anordnung dargestellt,
wie die Schieberegister 21a und 21b und 22, welche auch
Bestandteil der Haupt-Schaltung 10 sind.
In Fig. 1a bis 1d ist die Haupt-Schaltung 10 dargestellt,
welche aus den Teil-Schaltungen 10a bis 10d besteht. In
Fig. 1e ist die Schaltung 38 dargestellt. In Fig. 2a
bis 2e ist das Haupt-Steuerwerk 12 dargestellt, welches
aus den Teil-Schaltungen 12a bis 12e besteht. In Fig. 3
ist die Ziffern-Eingabeschaltung 20 dargestellt. In Fig. 4a
und 4b ist das Schieberegister- und Komma-Steuerwerk 70
dargestellt. In Fig. 5 ist die Schaltung 60 dargestellt. In
Fig. 6 ist die Schaltung 18 dargestellt. In Fig. 7a und
7b ist die Impuls-Schaltung 32 dargestellt. In Fig. 8 ist
die Tetraden-Schaltung 6b dargestellt. In Fig. 9 ist die
Teil-Schaltung 41 der Tetraden-Schaltung 6b dargestellt.
In Fig. 10 ist die Teil-Schaltung 42 der Tetraden-Schaltung
6b dargestellt. In Fig. 11 ist die Neuner-Komplementschaltung
23b der Tetraden-Schaltung 6b dargestellt. In Fig. 12
ist die Schaltung 55 dargestellt. In Fig. 13 ist die Impuls-
Schaltung 24 dargestellt. In Fig. 14 ist die Impuls-
Wechselschaltung 36 dargestellt. In Fig. 15 ist die Schaltung
43 der Schaltung 70 dargestellt. In Fig. 16 ist die Anzeigeschaltung
45 dargestellt. In Fig. 17 ist die Anordnung
des Schieberegisters 90 und der Anzeigeschaltung 45 und
der Tor-Schaltung 71 bis 73 in bezug auf die Haupt-
Schaltung 10 dargestellt.
Diese Rechenschaltung für alle 4 Rechenarten besteht aus
der Haupt-Schaltung 10, welche in Fig. 1a bis 1d dargestellt
ist und aus den Teil-Schaltungen 10a bis 10d besteht
und dem Haupt-Steuerwerk 12, welches in Fig. 2a bis
2e dargestellt ist und aus den Teil-Schaltungen 12a bis
12e besteht und der Ziffern-Eingabeschaltung 20 (Fig. 3)
und dem Komma- und Schieberegister-Steuerwerk 70, welches
in Fig. 4a und 4b dargestellt ist und der Schaltung 60
(Fig. 5), welche Bestandteil der Schaltung 12b ist und der
Schaltung 18 (Fig. 6), welche Bestandteil der Schaltung
12a ist und der Impuls-Schaltung 32 (Fig. 7a und 7b),
welche Bestandteil der Schaltung 12d ist und der Tetraden-
Schaltung 6b (Fig. 8), welche Bestandteil der Haupt-
Schaltung 10 ist und mit Teil-Schaltungen nach Fig. 9 bis
Fig. 11 versehen ist und der Schaltung 55 (Fig. 12) und
der Impuls-Schaltung 24 (Fig. 13), welche Bestandteil der
Schaltung 12c ist und der Impuls-Wechselschaltung 36 (Fig. 14),
welche Bestandteil der Schaltung 12d ist und der
Schaltung 43 (Fig. 15), welche Bestandteil der Schaltung
70 ist und der Anzeigeschaltung 45 (Fig. 16) und der Start-
Schaltung 38 (Fig. 1e), welche Bestandteil der Schaltung
60 ist. Der Impuls-Zähler 80 der Schaltung 60 ist in P 42 39 964.5
in Fig. 6 dargestellt.
Die Schaltung 18 ist in P 42 23 125.6 beschrieben. Das
Haupt-Steuerwerk 12 ist in P 42 37 758.7 beschrieben. Die
sonstigen, hier nicht beschriebenen Schaltungen und Teil-
Schaltungen sind in P 42 34 975.3 und in P 42 38 695.0 und
in P 42 32 471.8 beschrieben. Die Schaltung 85 der Patentanmeldung
P 42 39 964.5 ist in der vorliegenden Patentanmeldung
eingebauter Bestandteil der Haupt-Schaltung 10.
Die Tetraden-Schaltung 6b (Fig. 8) ist auf Addition vor-
angesteuert, wenn am Eingang c1 und am Eingang c2 H-Potential
anliegt und dann auf Subtraktion vor-angesteuert, wenn
die Potentiale H und L oder L und H an diesen beiden Eingängen
anliegen. Wenn am Eingang c2 H-Potential anliegt und am
Eingang c1 L-Potential anliegt, welche die links-seitig
durchlaufenden Ziffern als Subtrahenden-Ziffern verarbeitet;
im gegenteiligen Fall werden die rechts-seitig durchlaufenden
Ziffern als Subtrahenden-Ziffern verarbeitet.
Diese Tetraden-Schaltung 6b (Fig. 8) besteht aus den
Übertrag-Teil-Schaltungen 41 und 42 und den Neuner-Komplementschaltungen
23a und 23b und 5 Und-Schaltungen 1 mit
je 2 Eingängen und 2 Negier-Schaltungen 2 und 3 Oder-Schaltungen
3 mit je 2 Eingängen und 5 Und-Schaltungen 4 mit je
2 Eingängen und 5 Oder-Schaltungen 5 mit je 2 Eingängen und
7 Und-Schaltungen 6 mit je 2 Eingängen und 2 Negier-Schaltungen
7 und 2 Oder-Schaltungen 8 mit je 2 Eingängen und 2
Oder-Schaltungen 9 mit je 3 Eingängen und den zugehörigen
Leitungen. Der Übertrag-Eingang hat die Bezeichnung x. Der
Übertrag-Ausgang hat die Bezeichnung y.
Die Haupt-Schaltung 10 (Fig. 1a bis 1d) besteht aus den
Teil-Schaltungen 10a bis 10d.
Die Teil-Schaltung 10b (Fig. 1b) besteht aus dem Schieberegister
22 und 8 vierfachen Tor-Schaltungen 52 und den
Dioden 72 und der Tetraden-Schaltung 6b und dem Übertrag-
Speicher 8 und den Und-Schaltungen 9 und 10 mit je 2 Eingängen
und den Oder-Schaltungen 11 und 12 mit je 2 Eingängen
und den Negier-Schaltungen 13 bis 15 und den zugehörigen
Leitungen.
Die Teil-Schaltung 10c (Fig. 1c) besteht aus dem Schieberegister
21b und 8 vierfachen Tor-Schaltungen 51 und den
Dioden 72 und den Flip-Flops 17 bis 19 und den Und-Schaltungen
24 bis 29 mit je 2 Eingängen und den Und-Schaltungen
31 und 32 mit je 3 Eingängen und den Oder-Schaltungen 33,
34 mit 2 Eingängen und den zugehörigen Leitungen.
Die Teil-Schaltung 10d (Fig. 1d) besteht aus dem Schieberegister
21a.
Die Teil-Schaltung 10a (Fig. 1a) besteht aus der Speicherreihe
25 und 8 vierfachen Tor-Schaltungen 53 und den zugehörigen
Leitungen.
Die Schieberegister 21a und 21b und 22 sind vierfach
und haben nur Links-Verschiebung und bestehen aus je 8 Teil-
Schaltungen. Auch die Speicherreihe 25 besteht aus 8 Teil-
Schaltungen; diese Teil-Schaltungen der Speicherreihe 25
bestehen aus nur je 4 Potential-Speicher-Flip-Flops.
Die Impuls-Schaltung 24 (Fig. 13) ist ein Bestandteil der
Schaltung 12c und besteht aus den einfachen Flip-Flops 1
bis 6 und 4 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-
Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13
mit 3 Eingängen und dem weiteren einfachen Flip-Flop 14 und
den Und-Schaltungen 15 und 16 mit je 2 Eingängen und zwei
Negier-Schaltungen 17 und der Und-Schaltung 18 und den zugehörigen
Leitungen. Der Voransteuer-Eingang hat die Bezeichnung
d. Der Frequenz-Eingang hat die Bezeichnung b. Der
Rückstell-Eingang hat die Bezeichnung r. Die Impuls-Ausgänge
haben die Bezeichnungen a bis c.
Die Impuls-Wechselschaltung 36 (Fig. 14) besteht aus den
einfachen Flip-Flops 1 und 2 und den Und-Schaltungen 3 bis
5 mit je 2 Eingängen und der Negier-Schaltung 6 und den zugehörigen
Leitungen. Der Frequenz-Eingang hat die Bezeichnung
d. Die Impuls-Ausgänge haben die Bezeichnungen a und
b. Der Rückstell-Eingang hat die Bezeichnung r.
Die Schieberegister werden von den Ausgängen 1 bis 7 der
Schaltung 70 wie folgt angesteuert: Vom Ausgang 1 wird das
Schieberegister 22 links-verschiebend Takt-angesteuert. Vom
Ausgang 2 werden die Schieberegister 21a und 21b links-
verschiebend Takt-angesteuert. Vom Ausgang 3 wird das
Schieberegister 90 links-verschiebend Takt-angesteuert. Vom
Ausgang 4 wird das Schieberegister 90 rechts-verschiebend
Takt-angesteuert. Vom Ausgang 5 wird das Komma-Schieberegister
50c/1/2 links-verschiebend Takt-angesteuert. Vom Ausgang
6 wird das Komma-Schieberegister 50c/1/2 rechts-verschiebend
Takt-angesteuert. Vom Ausgang 7 wird das Komma-
Schieberegister 50a links-verschiebend Takt-angesteuert.
Mittels Antippen der Taste M wird die Eingabe des Multiplikators
vor-angesteuert. Mittels Antippen der Taste D wird
die Eingabe des Divisors vor-angesteuert. Mittels Antippen
der Taste A wird die Eingabe des zweiten Summanden vor-
angesteuert. Mittels Antippen der Taste S wird die Eingabe
des Subtrahenden vor-angesteuert. Mittels Antippen der Taste
G wird der Rechenablauf ausgelöst. Mittels Antippen der
Taste R wird die gesamte Rechenschaltung rückstell-angesteuert.
Die sonstigen Ansteuerungen ergeben sich wie folgt: Der Ausgang
ND steuert den Eingang nd an. Der Ausgang A1 steuert
den Eingang a1 an. Der Ausgang A3 steuert den Eingang a3
an. Der Ausgang A7 steuert den Eingang a7 der Schaltung
10c an. Der Ausgang M6 steuert den Eingang m6 an. Der
Ausgang M8 steuert den Eingang m8 an. Der Ausgang B1
steuert den Eingang b1 an. Der Ausgang B3 steuert den Eingang
b3 an. Der Ausgang B8 steuert den Eingang b8 an.
Der Ausgang E8 steuert den Eingang e8 an. Der Ausgang B9
steuert die Rückstellung des Komma-Schieberegisters 50a an.
Der Ausgang M7 steuert den Eingang m7 an. Der Ausgang B3
steuert den Eingang b3 der Schaltung 10c an. Der Ausgang
A5 steuert den Eingang a5 der Schaltung 70 mit einem H-
Impuls an. Der Ausgang B5 steuert den Eingang b5 der
Schaltung 70 mit einem H-Impuls an. Der Ausgang C5 steuert
den Eingang c5 der Schaltung 70 mit einem H-Impuls an. Die
Ausgänge S1 steuern die Eingänge s1 an. Die Ausgänge S2
steuern die Eingänge s2 an. Die Ausgänge W steuern die Eingänge
w an. Die Ausgänge F steuern die Eingänge f an. Die
Ausgänge NK steuern die Eingänge nk an. Der Ausgang I
steuert den Eingang i an. Der Ausgang K steuert den Eingang
k an. Der Ausgang E steuert den Eingang e an. Der Ausgang Q
steuert den Eingang q an. Der Ausgang V steuert den Eingang
v an. Der Ausgang C steuert den Eingang c an. Der Ausgang
F4 steuert den Eingang f4 an. Der Ausgang F5 steuert den
Eingang f5 an. Der Ausgang P steuert den Eingang p an. Die
Eingänge t1 und t2 und t3 werden mit der Takt-Frequenz
angesteuert. Die Eingänge u2 liegen im Betriebszustand
ständig an H-Potential. Die Eingänge r werden von Abzweigungen
des Ausgangs R1 rückstell-angesteuert. Vom Ausgang
N1 wird das Schieberegister 90 rückstell-angesteuert. Vom
Ausgang N2 wird das Komma-Schieberegister 50c/1/2 rückstell-
angesteuert. Von Abzweigungen des Ausgangs R2 werden
die Eingänge r2 rückstell-angesteuert. Der Ausgang L1
steuert die Rückstellung des Schieberegisters 21b an. Der
Ausgang L2 steuert den Eingang l2 an und somit die Einblendung
der Zwischen-Ergebniszahl von der Speicherreihe 25
über die Tor-Schaltung 71 in das Schieberegister 21b an.
Der Ausgang L3 steuert die Rückstellung der Speicherreihe
25 an. Der Ausgang H1 steuert die Rückstellung des Komma-
Schieberegisters 50a an. Der Ausgang H2 steuert die Rückstellung
des Schieberegisters 90 an. Der Ausgang H3 steuert
den Eingang h3 an. Der Ausgang H4 steuert die Einblendung
des Komma-Index n vom Komma-Schieberegister 50c/1
in das Komma-Schieberegister 50a an. Der Ausgang H5 löst
die automatische Rechts-Taktung der Ergebniszahl aus. Der
Ausgang Z5 steuert den Eingang z5 an. Der Ausgang C6
steuert die eingeschränkte Gesamt-Rückstellung an, bei der
nur die Schieberegister 90 und 50c/1/2 und die Eingänge r2
nicht rückstell-angesteuert werden. Der Ausgang C7 steuert
den Eingang c7 an. Der Ausgang L5 steuert den Eingang
l5 an. Der Ausgang L6 steuert den Eingang l6 an. Der
Ausgang L7 steuert den Eingang l7 an. Der Ausgang Z1
steuert den Eingang z1 an. Der Ausgang Z2 steuert den
Eingang z2 an. Der Ausgang Z3 steuert den Eingang z3 an.
Der Ausgang G2 steuert den Eingang G2 an. Der Eingang d6
wird bei Division über eine Tor-Und-Schaltung von der Zeile
8 des Schieberegisters 90 angesteuert; diese Und-Schaltung
ist nur bei Division vor-angesteuert.
Die Wirkungsweise dieser Rechenschaltung ist ohne Einbeziehung
der Schaltung 85 in P . . . . . . . beschrieben.
In bezug auf die Schaltung 85 ergibt sich die Wirkungsweise
wie folgt: Wenn eine Ergebniszahl im Minus-Bereich liegt,
hat der Ausgang Y2 H-Potential. Dieses H-Potential des
links-seitigen Ausgangs des Flip-Flops 18 wird auf das Flip-
Flop 19 dann übertragen, wenn der nächste Rechen-Vorgang
eingeleitet wird und somit vom Ausgang B3 der Eingang b3
mit einem H-Impuls angesteuert wird. Somit hat nun der
Ausgang e des Flip-Flops 19 H-Potential und wird die Schaltung
82 mit L-Potential vor-angesteuert und somit in der
Tetraden-Schaltung 6b eine Subtraktion durchgesteuert, wenn
am Eingang a7 H-Potential anliegt und eine Addition durchgesteuert,
wenn am Eingang a7 L-Potential anliegt. Somit
wird in diesem Fall (H-Potential am Ausgang e des Flip-
Flops 19) bei Addition subtrahiert und bei Subtraktion addiert.
Wenn zu einer vorherigen Minus-Ergebniszahl eine andere Zahl
addiert wird, welche größer ist, als diese vorherige Minus-
Ergebniszahl, wird somit auch subtrahiert. Hierbei löst die
erste Subtraktion nur eine Links-Kippung des Flip-Flops 17
aus, womit der Ausgang Y3 H-Potential hat. Damit wird vom
Ausgang Y3 der Eingang y3 mit H-Potential angesteuert und
damit eine zweite Takt-Durchsteuerung der Impuls-Schaltung
32 ausgelöst, bei der der Minuend vom Subtrahenden subtrahiert
wird, weil nun der Eingang a der Schaltung 6b mit L-
Potential angesteuert wird und der Eingang b mit H-Potential
angesteuert wird. Während dieser zweiten Subtraktion
hat der Ausgang der Und-Schaltung 27 H-Potential, womit das
Flip-Flop 18 in seine Rechts-Stellung kippt. Damit zeigt
der Ausgang Y2 mit seinem L-Potential an, daß die neue Ergebniszahl
im Plus-Bereich liegt und kippt am Ende dieser
zweiten Subtraktion nur das Flip-Flop 17 wieder in seine
andere Stellung. Somit befindet sich die richtige Ergebniszahl
erst am Ende der zweiten Takt-Durchsteuerung der Impuls-
Schaltung 32 in der Speicherreihe 25 und zeigt der Ausgang
Y2 mit seinem L-Potential an, daß die neue Ergebniszahl
im Plus-Bereich liegt.
Wenn von einer vorherigen Plus-Ergebniszahl eine andere Zahl
subtrahiert wird, wird die Schaltung 83 nicht umgeschaltet
und am Ende der Durch-Steuerung dieser Subtraktion auch nur
das Flip-Flop 17 in seine Links-Stellung gekippt, sofern
der Subtrahend größer ist als der Minuend. Damit wird auch
vom Ausgang Y3 der Eingang y3 der Schaltung 12c mit H-
Potential angesteuert und damit auch eine zweite Takt-Durchsteuerung
der Impuls-Schaltung 32 ausgelöst, bei der der
Minuend vom Subtrahenden subtrahiert wird, weil nun auch
der Eingang a der Tetraden-Schaltung 6b mit L-Potential
angesteuert wird und der Eingang b dieser Schaltung 6b mit
H-Potential angesteuert wird. Während dieser zweiten Subtraktion
hat der Ausgang der Und-Schaltung 26 H-Potential, womit
das Flip-Flop 18 in seine Links-Stellung kippt. In diesem
Fall zeigt der Ausgang Y2 mit seinem H-Potential an,
daß die neue Ergebniszahl im Minus-Bereich liegt und kippt
am Ende dieser zweiten Subtraktion auch nur das Flip-Flop
17 wieder in seine andere Stellung (Rechts-Stellung). Somit
befindet sich die richtige Ergebniszahl auch erst am
Ende der zweiten Takt-Durchsteuerung der Impuls-Schaltung
32 in der Speicherreihe 25 und zeigt der Ausgang Y2 mit
seinem H-Potential an, daß die neue Ergebniszahl im Minus-
Bereich liegt.
Der Ausgang W2 hat dann H-Potential, wenn die Ergebniszahl
die Zahl 99999999 überschreitet oder die Zahl 99999999
unterschreitet.
Diese Rechenschaltung kann auch so ausgebildet werden, daß
die Schieberegister 90 und 21a und 21b und 22 und die
Speicherreihe 25 eine Länge von 10 Teil-Schaltungen oder
eine Länge von 12 Teil-Schaltungen aufweisen.
Claims (2)
1. Elektronische Rechenschaltung für alle 4 Rechenarten,
deren Haupt-Schaltung (10) aus einer umschaltbaren Tetraden-
Schaltung (6b) für Addition und Subtraktion und
einem Tor-Schaltungs-System (100) besteht und welche
mittels Einblendung von der Speicherreihe (25) in das
Schieberegister (21b) die hauptsächlichen Zahlen-
Transfer-Aktionen zur Durchführung bringt und für die
Zahlen-Verlagerungen vom Schieberegister (90) in das
Schieberegister (21b) oder vom Schieberegister (90) in
das Schieberegister (22) oder vom Schieberegister (90)
in das Schieberegister (21a) die Schieberegister-Takt-
Verschiebung zur Anwendung bringt und auch die vorherige
Ergebniszahl als erster Summand oder als Minuend oder
als Multiplikand oder als Dividend weiterverarbeiten
kann und mittels einer zusätzlichen Schaltung (85) so
ausgebildet ist, daß auch im Übergangs-Bereich und im
Minus-Bereich addiert und subtrahiert werden kann, dadurch
gekennzeichnet, daß auch die Ausführung (A) der
Schaltung (85) so ausgebildet ist, daß für die Vor-Ansteuerung
der Schaltung (82) der Schaltung (85) keine
zusätzliche Negier-Schaltung (20) erforderlich ist.
2. Elektronische Rechenschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß bei der Ausführung (B) dieser Rechenschaltung
die Speicherreihe (25) in derselben Richtung
angeordnet ist wie die Schieberegister (21a und
21b und 22).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924241877 DE4241877A1 (de) | 1992-10-29 | 1992-12-11 | Rechenschaltung für alle 4 Rechenarten |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924236615 DE4236615A1 (de) | 1992-07-14 | 1992-10-29 | Rechenschaltung für alle 4 Rechenarten |
| DE19924241877 DE4241877A1 (de) | 1992-10-29 | 1992-12-11 | Rechenschaltung für alle 4 Rechenarten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4241877A1 true DE4241877A1 (de) | 1994-07-07 |
Family
ID=25919962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19924241877 Ceased DE4241877A1 (de) | 1992-10-29 | 1992-12-11 | Rechenschaltung für alle 4 Rechenarten |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE4241877A1 (de) |
-
1992
- 1992-12-11 DE DE19924241877 patent/DE4241877A1/de not_active Ceased
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4241877A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4241912A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4242779A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4240887A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4239034A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4229625A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4239964A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4200511A1 (de) | Rechenschaltung fuer addition und subtraktion | |
| DE4234975A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4232471A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4228747A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4223125A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4304480A1 (de) | Multiplizier-Dividierschaltung | |
| DE4236615A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4116532A1 (de) | Rechenschaltung fuer alle vier grund-rechenarten | |
| DE4109237A1 (de) | Dividierschaltung | |
| DE4230310A1 (de) | Rechenschaltung für alle 4 Rechenarten | |
| DE4133024A1 (de) | Rechenschaltung fuer addition und subtraktion | |
| DE4029459A1 (de) | Multiplizier-dividierschaltung | |
| DE4319602A1 (de) | Dividierschaltung | |
| DE4213103A1 (de) | Rechenschaltung für Addition und Subtraktion | |
| DE4212142A1 (de) | Dividierschaltung | |
| DE4107774A1 (de) | Dividierschaltung | |
| DE4139036A1 (de) | Rechenschaltung fuer addition und subtraktion | |
| DE4203821A1 (de) | Rechenschaltung für Addition und Subtraktion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AF | Is addition to no. |
Ref country code: DE Ref document number: 4236615 Format of ref document f/p: P |
|
| 8131 | Rejection |