[go: up one dir, main page]

DE4009837A1 - Verfahren zur herstellung einer halbleitereinrichtung - Google Patents

Verfahren zur herstellung einer halbleitereinrichtung

Info

Publication number
DE4009837A1
DE4009837A1 DE4009837A DE4009837A DE4009837A1 DE 4009837 A1 DE4009837 A1 DE 4009837A1 DE 4009837 A DE4009837 A DE 4009837A DE 4009837 A DE4009837 A DE 4009837A DE 4009837 A1 DE4009837 A1 DE 4009837A1
Authority
DE
Germany
Prior art keywords
single crystal
layer
sic single
crystal layer
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4009837A
Other languages
English (en)
Inventor
Katsuki Furukawa
Yoshihisa Fujii
Mitsuhiro Shigeta
Akira Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1075665A external-priority patent/JPH0770695B2/ja
Priority claimed from JP1111400A external-priority patent/JPH02291123A/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE4009837A1 publication Critical patent/DE4009837A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/875—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having thin-film semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß dem Oberbegriff des Patentan­ spruchs 1 und insbesondere ein Verfahren zur Herstellung einer Siliciumcarbid-(SiC)-Halbleitereinrichtung mit einer einen hohen Widerstand aufweisenden Siliciumcarbid-Monokri­ stallschicht, die als elektrische Isolationsschicht dient oder als elektrische Isolationsschicht und Kanalschicht. Insbesondere bezieht sich die Erfindung auf ein Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate und eines Schottky-Feldeffekttransistors für den Be­ trieb bei hoher Temperatur, deren Eigenschaften sich unter­ halb einer Temperatur von etwa 500°C nicht verschlechtern.
Halbleitereinrichtungen, wie z.B. Dioden, Transistoren, integrierte Schaltungen, Größtintegrationsschaltungen, lichtemittierende Dioden, Halbleiterlaser und ladungsgekop­ pelte Einrichtungen, die für viele Bereiche der Elektronik entwickelt worden sind, enthalten üblicherweise Halbleiter­ verbindungen aus Silicium (Si) bzw. andere Halbleiterver­ bindungen aus z.B. Galliumarsenid (GaAs), Galliumphosphid (GaP), usw.
Siliciumcarbid (SiC) ist ein Halbleitermaterial mit einer großen verbotenen Bandbreite (2,2 bis 3,3 eV) und besitzt die Eigenschaft, daß es thermisch, chemisch und mechanisch extrem stabil ist. Darüber hinaus ist es auch widerstands­ fähig gegenüber Strahlungseinflüssen. Es ist schwierig, un­ ter bestimmten Bedingungen, wie z.B. bei hoher Temperatur, bei hoher Ausgangsleistung oder bei starker Bestrahlung Halbleitereinrichtungen zu verwenden, die nur konventionel­ les Halbleitermaterial enthalten, z.B. Silicium. Daher sollen für bestimmte Anwendungszwecke Halbleitereinrich­ tungen geschaffen werden, die Siliciumcarbid aufweisen, so daß sie auch unter extremeren Bedingungen zum Einsatz kom­ men können.
Es gibt bisher allerdings kein einwandfreies Verfahren, mit dem sich in einem relativ großen Bereich ein Siliciumcar­ bid-Monokristall von hoher Qualität in industriellem Maß­ stab erzeugen läßt. Siliciumcarbid wird daher praktisch zur Zeit kaum verwendet, obwohl es ein Halbleitermaterial ist, das erhebliche Vorteile aufweist, wie bereits oben be­ schrieben.
Üblicherweise wird im Labor ein Siliciumcarbid-Monokristall mit einer Größe, die der Größe einer Halbleitereinrichtung entspricht, durch Niederschlagung bzw. Abscheiden eines Si­ liciumcarbid-Monokristalls mit Hilfe eines Sublimations-Re­ kristallisationsverfahrens (Rayleigh-Verfahren) und durch Niederschlagung bzw. Abscheiden einer Siliciumcarbid-Mono­ kristallschicht auf einem Substrat des so erhaltenen Sili­ ciumcarbid-Monokristalls mit Hilfe eines Chemical-Vapor-De­ position-Verfahrens (CVD-Verfahrens) bzw. eines Flüssigpha­ sen-Epitaxie-Aufwachsverfahrens (LPE-Verfahrens) erzeugt. Die mit diesen Methoden hergestellten Monokristalle weisen jedoch nur eine kleine Fläche auf, deren Größe und Form sich darüber hinaus nur schwer steuern läßt. Es ist mit an­ deren Worten nicht so einfach, die Kristallpolymorphie und die Verunreinigungskonzentration von Siliciumcarbid einzu­ stellen. Eine Technik zur Herstellung einer Halbleiterein­ richtung unter Verwendung eines Siliciumcarbid-Monokri­ stalls eignet sich mit anderen Worten nicht für die prakti­ sche Herstellung derartiger Halbleitereinrichtungen im in­ dustriellen Bereich.
Die Erfinder der vorliegenden Erfindung haben bereits in der ungeprüften japanischen Patentpublikation Nr. 2 03 799, 1984 ein Verfahren zum Abscheiden bzw. Niederschlagen eines relativ großflächigen und hochqualitativen Siliciumcarbid- Monokristalls auf ein Siliciumeinkristallsubstrat vorge­ schlagen, wobei das Verfahren relativ kostengünstig und kommerziell anwendbar ist. Bei diesem Verfahren wird ein Siliciumcarbid-Dünnfilm auf einem Siliciumeinkristallsub­ strat mit Hilfe eines Niedertemperatur-CVD-Verfahrens ge­ bildet, während bei höherer Temperatur ein Siliciumcarbid- Monokristall mit Hilfe eines CVD-Verfahrens aufgebracht bzw. abgeschieden wird. Die implantierten Verunreinigungen während der Niederschlagung des Siliciumcarbids mit Hilfe des CVD-Verfahrens ermöglichen somit die Steuerung der Ver­ unreinigungskonzentration (Dotierungskonzentration) und des Leitfähigkeitstyps (Leitungstyps) des so erzeugten Sili­ ciumcarbid-Monokristalle (Siliciumcarbid-Einkristalls).
Unter Verwendung der Siliciumcarbid-Einkristallschicht, die nach diesem Verfahren auf dem Silicium-Einkristallsubstrat gebildet worden ist, lassen sich verschiedene Halbleiter­ einrichtungen herstellen, z.B. eine Diode und ein Transi­ stor. Sollen mehrere Halbleitereinrichtungen verschiedenen Typs in dem auf dem Siliciumsubstrat liegenden Siliciumcar­ bid-Einkristall gebildet werden, so ist es in vielen Fällen erforderlich, eine elektrische Isolation zwischen den ge­ nannten Einrichtungen vorzusehen. Es ist daher gewünscht, daß die Einrichtungen auf einem Silicium-Einkristallsub­ strat gebildet werden, das einen hohen elektrischen Wider­ stand aufweist. Allerdings läßt sich mit Hilfe des oben er­ wähnten CVD-Verfahrens keine Siliciumcarbid-Einkristall­ schicht mit hohem elektrischem Widerstand erzeugen.
Die Erfinder haben demzufolge in der ungeprüften japani­ schen Patentpublikation Nr. 2 64 399, 1985) ein Verfahren zur Bildung eines Siliciumcarbidfilms mit hohem elektrischem Widerstand durch Implantation von Bor in einen Siliciumcar­ bid-Einkristall vorgeschlagen, und zwar während eines Pro­ zesses zur Bildung dieses Siliciumcarbid-Einkristalls auf einem Siliciumsubstrat mit Hilfe eines CVD-Verfahrens. Bei diesem Verfahren wird die Temperatur des Siliciumcarbid- Einkristallsubstrats auf etwa 1350°C gehalten, wobei Sili­ komethan (SiH4 bzw. mono-silane) und Propan (C3H8) als Gas­ bestandteile mit etwa 0,4 cm3 pro Minute zugeführt werden. Zur selben Zeit wird Diboran (B2H6) als Verunreinigungsgas (Gas zur Lieferung der Verunreinigungen) mit 0,02 cm3 pro Minute mit Wasserstoffträgergas (3 Liter pro Minute) über eine Zweigleitung hinzugegeben. Die Abscheidung bzw. Nie­ derschlagung zieht sich somit etwa über eine Stunde hin. Im Ergebnis wird ein einen hohen Widerstand aufweisender Sili­ ciumcarbid-Einkristallfilm mit einem spezifischen Wider­ stand von 600 Ω×cm erhalten, und zwar auf der gesamten Oberfläche des Siliciumeinkristallsubstrats sowie mit einer Dicke von etwa 2µm.
Mit anderen Worten wird der Siliciumcarbid-Einkristallfilm auf dem Silicium-Einkristallsubstrat erzeugt, und zwar un­ ter Zuführung von Gasbestandteilen, die Silikomethan (mono­ silane) und Propan enthalten, wobei als Verunreinigung zum Siliciumcarbid-Monokristallfilm Bor hinzugefügt wird, und zwar durch Hinzugabe von Diboran (B2H6).
Bei diesen Siliciumcarbid-Halbleitereinrichtungen (z.B. bei einem Feldeffekttransistor) wird eine n-Typ- (oder p- Typ-)Siliciumcarbid-Einkristallschicht, die als Kanal­ schicht dient, auf einer p-Typ- (oder n-Typ-)Siliciumcar­ bid-Einkristallschicht mit Hilfe eines CVD-Verfahrens ge­ bildet, wobei als Verunreinigung Bor, Al oder dergleichen, verwendet wird, so daß infolge des pn-Übergangs dieser Schichten die Kanalschicht gegenüber dem Halbleitersubstrat elektrisch isoliert wird. Bei dieser so strukturierten Halbleitereinrichtung wird jedoch bei Anlegen einer Rück­ wärtsvorspannung an den pn-Übergang ein Leckstrom zwischen dem Halbleitersubstrat und der Kanalschicht erzeugt, und zwar infolge von Kristalldefekten, die in der Siliciumcar­ bid-Einkristallschicht vorhanden sind. Es ist daher schwie­ rig, die Kanalschicht vollständig gegenüber dem Halbleiter­ substrat elektrisch zu isolieren, so daß sich gute Transi­ storeigenschaften nicht erzielen lassen. Auch wenn die Dicke der Siliciumcarbid-Einkristallschicht, die mit Hilfe des CVD-Verfahrens gebildet worden ist, größer gewählt wird, um den Einfluß der Kristalldefekte zu vermeiden, bleiben dennoch derartige Kristalldefekte vorhanden und be­ wirken die oben erwähnte Erzeugung des Leckstroms.
Konventionell wird eine einen hohen Widerstand aufweisende Siliciumcarbid-Einkristallschicht als elektrische Isola­ tionsschicht zwischen einem Halbleitersubstrat und einer Kanalschicht verwendet, und zwar anstelle des oben erwähn­ ten pn-Übergangs zwischen den Siliciumcarbid-Einkristall­ schichten, um das Halbleitersubstrat und die Kanalschicht elektrisch gegeneinander zu isolieren.
Soll jedoch z.B. ein Feldeffekttransistor mit isoliertem Gate (MOSFET) hergestellt werden, der einen Siliciumcarbid- Einkristall enthält, so wird eine Kanalschicht auf einer elektrisch isolierenden Schicht gebildet, wobei anschlie­ ßend Drain- und Sourcebereiche in der Kanalschicht erzeugt werden. Auf der Kanalschicht wird weiterhin noch der Gate­ isolationsfilm gebildet. Zur Vereinfachung des Herstel­ lungsprozesses wurde bereits in Betracht gezogen, daß eine einzelne und einen hohen Widerstand aufweisende Silicium­ carbid-Einkristallschicht sowohl als elektrisch isolierende Schicht als auch als Kanalschicht dienen kann. Ein Problem bestand jedoch darin, eine derartige Siliciumcarbid-Mono­ kristallschicht so herzustellen, daß sie einen hinreichen­ den Widerstand aufweist, um sowohl als elektrisch isolie­ rende Schicht als auch als Kanalschicht arbeiten zu können.
Für den Fall, daß eine einen hohen Widerstand aufweisende Siliciumcarbid-Einkristallschicht als elektrisch isolieren­ de Schicht verwendet wird, die eine Kanalschicht aus einer SiC-Monokristallschicht auf einem oberen Teil in einem Schottky-Feldeffekttransistor (MESFET) aufweist, besteht das Problem in der Herstellung der Siliciumcarbid-Einkri­ stallschicht.
Konventionell kann bei der Herstellung z.B. Bor als Verun­ reinigungsmaterial bzw. Dotierstoff hinzugegeben werden, und zwar während der Niederschlagung einer SiC-Einkristall­ schicht mit Hilfe des oben erwähnten CVD-Verfahrens. Bor oder ein anderer Dotierstoff läßt sich aber auch thermisch in die SiC-Einkristallschicht hineindiffundieren, nachdem diese zuvor niedergeschlagen bzw. gebildet worden ist.
Wird bei Durchführung des CVD-Verfahrens Bor zur SiC-Mono­ kristallschicht hinzugegeben, so wird es bei Raumtemperatur nicht vollständig ionisiert. Die Ladungsträgerkonzentration in der Siliciumcarbid-Monokristallschicht erhöht sich somit mit steigender Temperatur. Dieser Sachverhalt ist in Fig. 5 dargestellt, die angibt, daß sich der spezifische Wider­ stand der Siliciumcarbid-Einkristallschicht mit steigender Temperatur verringert (siehe auch A. Suzuki et al., Appl. Physics Letters, 49, (1986), 450 und M. Yamanaka et al. Journal of Applied Physics, 61 (1987), 599). Die genannten Verfahren eignen sich somit nicht zur Herstellung einer Hochwiderstands-SiC-Einkristallschicht für eine SiC-Halb­ leitereinrichtung, die bei hoher Temperatur arbeiten soll, beispielsweise in einem Temperaturbereich von 200°C bis 500°C. Mit den genannten Verfahren lassen sich also keine Hochwiderstands-SiC-Einkristallschichten herstellen, die in dem genannten Temperaturbereich als elektrisch isolierende Schicht oder als elektrisch isolierende Schicht und Kanal­ schicht (die elektrisch isolierende Schicht dient als Ka­ nalschicht) arbeiten können. Da ferner der SiC-Einkristall mit Hilfe des CVD-Verfahrens unter Hinzufügung von Verun­ reinigungen hergestellt wird, können sich viele konkave und konvexe Bereiche auf der Oberfläche der niedergeschlagenen Schicht des SiC-Einkristalls herausbilden. Insbesondere bei einem MOSFET kann sich die Ebenheit des als Kanalschicht dienenden Siliciumcarbid-Einkristalls verschlechtern, was zu einer Verschlechterung der Eigenschaft des Gateisola­ tionsfilms führt, der auf der Kanalschicht gebildet wird.
Wird andererseits eine Hochwiderstandsschicht durch thermi­ sche Diffusion von Bor als Dotierstoff in die Siliciumcar­ bid-Einkristallschicht erzeugt, die zuvor gebildet worden ist, so wird insbesondere bei niedrigen Temperaturen nur eine geringe Konstanz bzw. Gleichverteilung des Dotier­ stoffs im Siliciumcarbid erzielt. Es ist daher eine höhere Diffusionstemperatur erforderlich, die bei 1600°C oder dar­ über liegt. Das Thermodiffusionsverfahren zum Einbringen von Verunreinigungen eignet sich also nicht zur industriel­ len Fertigung von Siliciumcarbid-Halbleitereinrichtungen, da sich mit ihm die Verunreinigungskonzentration nur schwer steuern läßt. Hierdurch und infolge der relativ hohen Tem­ peraturen können sich darüber hinaus die Eigenschaften des Halbleitersubstrats und der Siliciumcarbid-Monokristall­ schicht verschlechtern. Bei beiden Verfahren üben darüber hinaus die Kristalldefekte nachteilige Wirkungen aus.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Schaffung einer Siliciumcarbid-Halbleitereinrichtung anzu­ geben, die eine Hochwiderstands-Siliciumcarbid-Einkristall­ schicht aufweist, deren Verunreinigungskonzentration sich leicht steuern läßt und die als elektrisch isolierende Schicht oder als elektrische Isolationsschicht und Kanal­ schicht arbeiten kann, und zwar auch in einem relativ hohen Temperaturbereich, der beispielsweise bei 500°C liegt.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben. Vorteilhafte Ausge­ staltungen der Erfindung sind den Unteransprüchen zu ent­ nehmen.
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitereinrichtung mit folgenden Schritten:
(i) Bildung einer SiC-Einkristallschicht auf der gesamten Oberfläche eines Halbleitersubstrats, (ii) Bildung einer Borionenimplantationsschicht, die im wesentlichen ein dün­ ner Film ist, durch Implantation eines bestimmten Anteils an Borionen in den Oberflächenbereich der SiC-Einkristall­ schicht, und (iii) Bildung einer Hochwiderstands-SiC-Ein­ kristallschicht in Form eines Dünnfilms durch Wärmebehand­ lung der Borionenimplantationsschicht, so daß die Hochwi­ derstands-SiC-Einkrisallschicht wenigstens als elektrisch isolierende Schicht arbeiten kann.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1(a) bis 1(e) Diagramme zur Erläuterung der Herstel­ lungsschritte eines Schottky-Feldeffekttransistors in Übereinstimmung mit einem ersten Ausführungs­ beispiel einer SiC-Halbleitereinrichtung,
Fig. 2(a) bis 2(e) Diagramme zur Erläuterung der Herstel­ lungsschritte eines Feldeffekttransistors mit iso­ liertem Gate in Übereinstimmung mit einem zweiten Ausführungsbeispiel einer SiC-Halbleitereinrich­ tung,
Fig. 3 ein Diagramn zur Erläuterung der Abhängigkeit des spezifischen Widerstands des Feldeffekttransistors nach dem ersten Ausführungsbeispiel von der Tempe­ ratur,
Fig. 4 ein Diagramm zur Erläuterung einer Drain-Charak­ teristik des Feldeffekttransistors nach dem zwei­ ten Ausführungsbeispiel,
Fig. 5 ein Diagramm zur Erläuterung der Abhängigkeit des spezifischen Widerstands einer elektrisch isolie­ renden Schicht, die durch ein konventionelles Ver­ fahren hergestellt worden ist, von der Temperatur, und
Fig. 6 eine Drain-Charakteristik eines Feldeffekttransi­ stors mit isoliertem Gate, der in konventioneller Weise hergestellt worden ist.
Die wesentlichste Charakteristik der Erfindung ist darin zu sehen, daß eine Hochwiderstands-SiC-Einkristallschicht durch Implantation von Borionen in einen Oberflächenbereich einer SiC-Einkristallschicht sowie durch anschließende Wär­ mebehandlung gebildet wird, um einen Dünnfilm zu erhalten.
Wie bereite beschrieben, ist es allgemein bekannt, einen Hochwiderstands-SiC-Einkristall, der durch Kombination ei­ nes SiC-Einkristalls mit Bor erhalten wird, durch ein CVD- Verfahren herzustellen. Darüber hinaus sind auch eine Io­ nenimplantationstechnik und eine Wärmebehandlungstechnik, wie sie bei der Erfindung zum Einsatz kommen, Stand der Technik.
Den Erfindern ist es jedoch gelungen, die Eigenschaften der Ionenimplantationstechnik effektiv auszunutzen. Mit Hilfe der Ionenimplantationstechnik lassen sich die Tiefenkonzen­ tration und die Verteilung der Borionen selbst genau ein­ stellen, und zwar durch Begrenzung der Beschleunigungs­ spannung, des Stroms und der Implantationszeit der Borio­ nen. Durch die Erfinder wurde nun folgendes herausgefunden: (1) Eine Hochwiderstands-SiC-Einkristallschicht läßt sich als Dünnfilm herstellen, ohne daß Kristalldefekte verur­ sacht werden.
  • (2) Die Borionen selbst sind gleichförmig im Dünnfilm ver­ teilt, unabhängig von ihrer Tiefenlage, wenn ein relativ dünner Film betrachtet wird. Es wird somit ein hinreichen­ der spezifischer Widerstand aufrechterhalten, und zwar auch in einem hohen Temperaturbereich bei etwa 500°C, so daß der Dünnfilm als elektrische Isolationsschicht oder als elek­ trische Isolationsschicht und Kanalschicht arbeiten kann, wobei sich der spezifische Widerstand nicht verringert, wenn sich die Temperatur bei Betrieb im hohen Temperaturbe­ reich erhöht.
  • (3) Wie bereits zuvor erwähnt, werden bei einem MOSFET, der durch ein CVD-Verfahren bei gleichzeitiger Verunreinigungs­ implantation hergestellt wird, viele konkave und konvexe Bereiche auf der Oberfläche der aufwachsenden Schicht des SiC-Einkristalls gebildet, so daß eine Kanalschicht, die den auf diese Weise erzeugten Hochwiderstands-SiC-Einkri­ stall enthält, eine verschlechterte Oberflächenebenheit aufweist. Kommt statt dessen ein Ionenimplantationsverfah­ ren zur Anwendung, so verliert die Oberfläche der Kanal­ schicht ihre Ebenheit bzw. Flachheit nicht, so daß sich von da her die Eigenschaften eines Gateisolationsfilms auf der Kanalschicht auch nicht verschlechtern können. Die vorlie­ gende Erfindung ist also geeignet, die Probleme beim Stand der Technik zu überwinden.
In Übereinstimmung mit der Erfindung kann die Hochwider­ stands-SiC-Einkristallschicht als elektrisch isolierende Schicht dienen, aber auch als elektrisch isolierende Schicht und Kanalschicht, wobei die genannten Schichten durch ein Ionenimplantationsverfahren hergestellt werden. Es wird also eine stabile Halbleitereinrichtung erhalten, deren Eigenschaften sich nicht verändern, wenn die Tempera­ tur in einen Bereich hineinläuft, der etwa bei 500°C liegt. Eine derartige SiC-Halbleitereinrichtung läßt sich vorteil­ haft dort anwenden, wo hohe Betriebs- bzw. Umgebungstempe­ raturen vorhanden sind. Da nach der Erfindung nur ein ge­ wöhnliches Ionenimplantationsverfahren zur Anwendung ge­ langt, lassen sich verschiedene SiC-Halbleitereinrichtungen herstellen, beispielsweise Transistoren, wie z.B. Feldef­ fekttransistoren (MOSFETs) mit isoliertem Gate und Schottky-Feldeffekttransistoren (MESFETSs), integrierte Schaltungen mit diesen Transisstoren, usw. Die Einrichtun­ gen lassen sich darüber hinaus in industriellem Maßstab herstellen, beispielsweise als Massenartikel.
In Übereinstimmung mit der Erfindung ist die Schicht, in die Borionen implantiert werden, im wesentlichen ein dünner Film, der im Oberflächenbereich der SiC-Einkristallschicht liegt. Der dünne Film bzw. die mit Borionen versehene Schicht weist eine Dicke von etwa 0,5 bis 1,0 µm auf.
Die mit Borionen dotierte Schicht kann dadurch gebildet werden, daß Borionen einmal oder mehrmals implantiert wer­ den. Ein mehrmaliges Implantieren bzw. Hineindiffundieren von Borionen in den Oberflächenbereich der SiC-Einkristall­ schicht dient zur Verbesserung der Gleichförmigkeit der Borionenkonzentration. Ist die Borionenkonzentration in der Borionen enthaltenden Schicht hinreichend gleichförmig, und wird sie durch nur einmalige Implantation von Borionen auf einem gewünschten Konzentrationspegel gehalten, so tritt kein Problem auf.
Für die Borionenimplantation gelten folgende Bedingungen:
  • (i) Die Beschleunigungsspannung liegt höchstens bei 400 keV;
  • (ii) der Anteil der dotierten Borionen wird begrenzt auf den Bereich zwischen 1014 bis 1014 cm-2; und
  • (iii) die implantierte Borionen enthaltende Schicht wird als Dünnfilm ausgebildet, der eine Dicke von etwa 1µm auf­ weist, wenn Borionen im Implantationsschritt nur einmal im­ plantiert werden; oder
  • (iv) die implantierte Borionen enthaltende Schicht wird als Dünnfilm ausgebildet, der eine Dicke von etwa 1µm auf­ weist, wenn Borionen im Implantationsschritt mehrmals im­ plantiert werden.
Beispielsweise zeigt die Fig. 1(b) eine mit Borionen im­ plantierte Schicht 3 mit einer Filmdicke von etwa 0,5 µm. Die Borionenimplantationsschicht 3 wurde durch zweimaliges Implantieren von Borionen gebildet, um die Gleichförmigkeit der Borionenverteilung in der Schicht 3 zu verbessern. Bei der ersten Implantation wurden Borionen in einen unteren Bereich der Borionenimplantationsschicht implantiert, und zwar mit einer Dosis von etwa 1×1015 cm-2 sowie bei einer Beschleunigungsspannung von 200 keV. Bei der zweiten Im­ plantation wurden dagegen Borionen im oberen Bereich im­ plantiert, und zwar mit einer Dosis von 5×1014 cm-2 sowie bei einer Beschleunigungsspannung von 100 keV. Die Ionenim­ plantationsschicht 3, die als Dünnfilm vorliegt, weist so­ mit eine gleichmäßige Borionenkonzentration auf.
Die Fig. 2(b) zeigt eine Borionenimplantationsschicht 23, die eine Filmdicke von etwa 0,5 µm aufweist. Auch in diesem Fall sind Borionen durch zweimalige Implantation implan­ tiert worden. Bei der ersten Implantation wurden Borionen in einen unteren Bereich implantiert, und zwar bei einer Dosis von etwa 1×1015 cm-2 sowie bei einer Beschleuni­ gungsspannung von 200 keV. Dagegen wurden bei der zweiten Implantation Borionen in einen oberen Bereich implantiert, und zwar mit einer Dosis von etwa 5×1014 cm-2 sowie bei einer Beschleunigungsspannung von 100 keV.
Die auf diese Weise erhaltenen Borionenimplantationsschich­ ten 3 und 23 werden anschließend einer Wärmebehandlung aus­ gesetzt (Temperung). Diese Temperung erfolgt in einer Atmo­ sphäre, die ein inaktives Gas (z.B. Ar-Gas) und N2-Gas enthält sowie bei einer Temperatur von 1000 bis 1400°C. Aufgrund der Temperung wird die Borionenimplantations­ schicht aktiviert, so daß eine Hochwiderstands-SiC-Einkri­ stallschicht erhalten wird, die bei hohen Temperaturen von 200 bis 500°C arbeiten kann und einen spezifischen Wider­ stand von 600 Ω×cm oder mehr aufweist.
Die Hochwiderstands-SiC-Einkristallschicht nach der Erfin­ dung liegt in Form eines Dünnfilms vor, der vorzugsweise eine Dicke von 0,5 bis 1,0 µm aufweist. Konventionell muß eine Hochwiderstands-SiC-Einkristallschicht mit hohem elek­ trischem Widerstand, die durch Hinzufügen von Bor zu einer SiC-Monokristallschicht erhalten worden ist, als Dickfilm ausgebildet werden, der eine Dicke von etwa 5 µm aufweist, um Kristalldefekte zu reduzieren, die an der Grenzfläche des pn-Übergangs hervorgerufen werden. Demgegenüber ist es nach der Erfindung möglich, die Hochwiderstands-SiC-Einkri­ stallschicht erheblich dünner auszubilden. Wie bereits oben erwähnt, kommt zusätzlich das Ionenimplantationsverfahren zum Einsatz, um Borionen zu implantieren, wodurch sich ver­ schiedene Probleme, die beim konventionellen Vorgehen auf­ treten, beseitigen lassen.
Beispielsweise zeigen die Fig. 1(c) und 2(c) Hochwider­ stands-SiC-Einkristallschichten 4 und 24, die jeweils eine Dicke von 0,5 µm aufweisen und einen spezifischen Wider­ stand von 600 Ω×cm besitzen. Diese Schichten wurden durch Aktivierung der Borimplantationsschichten 3 und 23 erzeugt, und zwar mittels der bereits erwähnten Wärmebehandlung bzw. Temperung der Schichten in einer Atmosphäre aus Ar-Gas so­ wie bei einer Temperatur von etwa 1300°C und für 30 Minu­ ten.
Die Fig. 1(e) zeigt einen MESFET, bei dem eine Hochwider­ stands-SiC-Einkristallschicht 4 so ausgebildet ist, daß sie auch bei einer hohen Temperatur im Bereich von 200°C bis 500°C als elektrisch isolierende Schicht dient, die eine SiC-Einkristallschicht 5 gegenüber einem Halbleitersubstrat 1 aus SiC oder Si elektrisch isoliert, wobei die SiC-Ein­ kristallschicht 5 auf der gesamten Oberfläche der SiC-Ein­ kristallschicht 4 liegt und als Kanalschicht dient.
Ferner zeigt die Fig. 2(e) einen MOSFET, bei dem eine Hoch­ widerstands-SiC-Einkristallschicht 24 so ausgebildet ist, daß sie als elektrisch isolierende Schicht und auch als Ka­ nalschicht arbeiten kann, selbst wenn die Temperatur in ei­ nem Bereich von 200°C bis 500°C liegt.
Im nachfolgenden werden Ausführungsbeispiele der Erfindung beschrieben.
Die Fig. 1(e) zeigt einen Schottky-Gate-Feldeffekttransi­ stor (MESFET), der eine SiC-Halbleitereinrichtung dar­ stellt, die in Übereinstimmung mit einem ersten Ausfüh­ rungsbeispiel der Erfindung hergestellt worden ist. Die Herstellung des MESFET wird nachfolgend näher beschrieben.
Zunächst wird entsprechend Fig. 1(a) eine nichtdotierte SiC-Einkristallschicht 2 (Schichtdicke etwa 10 µm) bei 1350°C auf ein Si-Einkristallsubstrat 1 niedergeschlagen bzw. abgeschieden, und zwar mit Hilfe eines Chemical-Vapor- Deposition-Verfahrens (CVD-Verfahrens). Sodann werden Bor­ ionen (11B⁺) in den Oberflächenbereich der nichtdotierten SiC-Einkristallschicht 2 implantiert, und zwar zweimal so­ wie mit Hilfe einer Ionenimplantationseinrichtung, um eine Borionenimplantationsschicht 3 mit einer Dicke von etwa 0,5µm zu erhalten, wie in Fig. l(b) gezeigt ist. Die Implanta­ tion erfolgt bei Beschleunigungsspannungen von 200 keV und 100 keV, wobei die zugeordneten Borionendosierungen ent­ sprechend bei 1×1015 cm-2 und 5×1014 cm-2 liegen. Es erfolgt also zunächst eine Borionenimplantation in tieferen Schichtbereichen und danach in höheren Schichtbereichen. Anschließend wird die so erhaltene Struktur getempert, und zwar in einer Ar-Atmosphäre bei 1300°C sowie über 30 Minu­ ten, um die Borionenimplantationsschicht 3 zu aktivieren. Auf diese Weise wird eine Hochwiderstands-SiC-Einkristall­ schicht (also eine elektrisch isolierende Schicht) 4 erhal­ ten, wie die Fig. 1(c) erkennen läßt. Der spezifische Wi­ derstand der Hochwiderstands-SiC-Einkristallschicht 4 wurde durch Messungen beim Raumtemperatur zu etwa 6×102 Ω×cm bestimmt. Eine Reduzierung des spezifischen Widerstands läßt sich praktisch im gesamten Bereich zwischen der Raum­ temperatur bis herauf zu 500°C nicht beobachten, so daß die Hochwiderstands-SiC-Einkristallschicht 4 ausgezeichnet als elektrische Isolationsschicht verwendbar ist. Die Fig. 3 zeigt die Änderung des spezifischen Widerstands der Hochwi­ derstands-SiC-Einkristallschicht (elektrisch isolierende Schicht) 4 in Abhängigkeit der Temperatur.
Sodann wird eine nichtdotierte SiC-Einkristallschicht (Schichtdicke etwa 0,5 µm) auf die elektrisch isolierende Schicht 4 aufgebracht, und zwar mit Hilfe eines CVD-Verfah­ rens. Diese nichtdotierte SiC-Einkristallschicht trägt das Bezugszeichen 5 und arbeitet als Kanalschicht (Fig. l(d)). Im Anschluß an diesen Vorgang wird die Kanalschicht 5 durch einen SiO2-Film bedeckt, der eine Filmdicke von etwa 1µm aufweist und mit Hilfe eines CVD-Verfahrens oder eines Plasma-CVD-Verfahrens erzeugt wird. Dieser Film trägt das Bezugszeichen 6. In ihn werden mit Hilfe eines photolitho­ graphischen Ätzverfahrens Öffnungen hineingeätzt, so daß schließlich ein Feldisolationsfilm 6 vorhanden ist (Fig. 1(e)). Zum Zwecke des Ätzens wird eine Fluorwasserstofflö­ sung (HF-Lösung) verwendet. Schließlich wird zur Bildung Ohm′scher Elektroden Nickel (Ni) in die Öffnungen niederge­ bracht, die den Source- und Drainbereichen entsprechen, während Gold (Au) für eine Schottky-Elektrode niederge­ schlagen wird, und zwar innerhalb einer Öffnung, die dem Gatebereich zugeordnet ist. Das Niederschlagen der Metalle erfolgt jeweils durch Aufdampfen im Vakuum. Zuletzt werden eine Soureelektrode 7, eine Drainelektrode 8 und eine Gate­ elektrode 9 auf photolithographischem Wege gebildet, um einen MESFET zu erhalten, wie er in Fig. 1(e) dargestellt ist.
Im Ergebnis wird ein MESFET erhalten, der ausgezeichnete Betriebseigenschaften auch bei hohen Temperaturen aufweist. Da die Hochwiderstands-SiC-Einkristallschicht, die mit Bor­ ionen dotiert worden ist, als elektrische Isolationsschicht 4 verwendet wird, die sich im unteren Teil der Kanalschicht 5 befindet, reduziert sich ein Leckstrom, der in Richtung von der Kanalschicht 5 zum SiC-Einkristall 1 fließt. Infol­ ge einer gleichrichtenden Eigenschaft der elektrischen Iso­ lationsschicht 4 und der Kanalschicht 5 treten ferner im Temperaturbereich von Raumtemperatur bis etwa 500°C keine Probleme auf. Eine Verschlechterung der gleichrichtenden Eigenschaft infolge eines Ansteigens des Leckstroms bei ho­ her Temperatur wurde nicht beobachtet.
Die Fig. 2(e) zeigt einen Feldeffekttransistor (MOSFET) mit isoliertem Gate, der eine SiC-Halbleitereinrichtung dar­ stellt, die in Übereinstimmung mit einem zweiten Ausfüh­ rungsbeispiel der Erfindung erzeugt worden ist. Die Her­ stellung des MOSFETs wird nachfolgend näher beschrieben.
Zunächst wird entsprechend Fig. 2(a) eine nichtdotierte SiC-Einkristallschicht 22 auf ein Si-Einkristallsubstrat 21 niedergeschlagen bzw. abgeschieden, und zwar mit Hilfe ei­ nes Chemical-Vapor-Deposition-Verfahrens (CVD-Verfahrens). Sodann werden Borionen (11B⁺) in den Oberflächenbereich der nichtdotierten SiC-Einkristallschicht 22 implantiert, und zwar zweimal unter Verwendung einer Ionenimplantationsein­ richtung zur Bildung einer Ionenimplantationsschicht 23, die in Fig. 2(b) dargestellt ist. Die Ionenimplantation er­ folgt unter Verwendung von Beschleunigungsspannungen von 200 keV und 100 keV, wobei jeweils Borionen mit Dosen von 1×1015 cm-2 und 5×1014 cm-2 implantiert werden. Zunächst werden also Borionen im tieferen Schichtbereich implantiert und danach im höheren Schichtbereich.
Es erfolgt anschließend ein Tempervorgang bei Temperaturen zwischen 1000°C und 1300°C, um die Borionenimplantations­ schicht 23 zu aktivieren und eine Hochwiderstands-SiC-Ein­ kristallschicht (elektrisch isolierende Schicht und Kanal­ schicht) 24 zu erhalten, wie in Fig. 2(c) gezeigt ist. Mes­ sungen des spezifischen Widerstands der Hochwiderstands- SiC-Einkristallschicht 24 haben gezeigt, daß sich der spe­ zifische Widerstand praktisch in einem weiten Temperaturbe­ reich nicht verändert, so daß sich die Hochwiderstands-SiC- Einkristallschicht 24 ausgezeichnet als elektrisch isolie­ rende Schicht und Kanalschicht verwenden läßt.
Sodann wird auf der Hochwiderstands-SiC-Einkristallschicht 24 ein SiO2-Film aufgebracht, und zwar mit Hilfe eines CVD- Verfahrens oder mit Hilfe eines Plasma-CVD-Verfahrens. In einem bestimmten Bereich wird der SiO2-Film weggeätzt, und zwar unter Verwendung eines photolithographischen Ätzver­ fahrens, um eine Öffnung zu erhalten, wodurch schließlich ein Feldisolationsfilm 25 gebildet wird (Fig. 2(d)). Der Ätzvorgang erfolgt unter Verwendung einer Fluorwasserstoff- Lösung (HF-Lösung). Phosphorionen (31P⁺) werden durch die Öffnung hindurch in die Hochwiderstands-SiC-Einkristall­ schicht 24 mit Hilfe einer Ionenimplantationseinrichtung eingebracht, und zwar unter Verwendung des Feldisolations­ films 25 als Maske. Die Ionenimplantation erfolgt bei einer Beschleunigungsspannung von 100 keV, wobei der Anteil an implantierten Phosphorionen 3×1014 cm-2 beträgt. Die so erhaltene Struktur wird dann getempert, und zwar bei Tempe­ raturen zwischen 1000 und 1200°C, so daß der p-Ionenimplan­ tationsbereich zur Bildung von Source- und Drainbereichen 6 und 7 aktiviert wird, wie die Fig. 2(d) erkennen läßt.
Nachdem der Feldisolationsfilm 25 im Gebiet des Gatebe­ reichs weggeätzt worden ist, erfolgt eine Wärmeoxidation in einer Sauerstoffatmosphäre bei 1100°C sowie über 4 Stunden zwecks Bildung eines Gateisolationsfilms 28. Schließlich wird Aluminium (Al) durch Vakuumaufdampfung in Öffnungen niedergeschlagen, die den Source- und Drainbereichen 26 und 27 zugeordnet sind sowie auf dem Gateisolationsfilm 28, der dem Gatebereich zugeordnet ist. Sodann werden eine Source­ elektrode 29, eine Drainelektrode 30 und eine Gateelektrode 31 auf photolithographischem Wege gebildet, um den in Fig. 2(e) dargestellten MOSFET zu erhalten.
Innerhalb des auf diese Weise hergestellten MOSFETs befin­ det sich eine Hochwiderstands-SiC-Einkristallschicht 24, die nicht nur als elektrische Isolationsschicht dient, son­ dern auch als Kanalschicht. Wird eine Spannung an die Gate­ elektrode 31 angelegt, so wird ein Kanalbereich in der Oberfläche der Hochwiderstands-SiC-Einkristallschicht 24 erzeugt. Strom fließt zwischen dem Sourcebereich 26 und dem Drainbereich 27 durch den Kanalbereich hindurch, so daß ein FET-Betrieb vorliegt. Der MOSFET nach Fig. 2(e) weist die in Fig. 4 gezeigten Eigenschaften auf.
Zum Vergleich zeigt die Fig. 6 die Eigenschaften eines MOSFETs, der in ähnlicher Weise wie der oben beschriebene MOSFET hergestellt worden ist, dessen Siliciumcarbid-Ein­ kristallschicht jedoch durch ein Chemical-Vapor-Deposition- Verfahren unter Hinzufügung von Bor als Verunreinigungsma­ terial erzeugt worden ist, also keine Borionenimplanta­ tionsschicht 23 ist.
Wie die Fig. 4 und 6 erkennen lassen, weist der MOSFET nach der Erfindung (Fig. 4) bessere Transistoreigenschaften auf, da eine Hochwiderstands-SiC-Einkristallschicht 24, in die Borionen implantiert worden sind, als elektrisch isolieren­ de Schicht und Kanalschicht verwendet wird. Neben einer Verbesserung der Eigenschaft des Gateisolationsfilms 28 wird auch ein verringerter Leckstrom vom Sourcebereich 26 und Drainbereich 27 in der Kanalschicht zum Si-Einkristall­ substrat erhalten. Diese guten Transistoreigenschaften bleiben auch dann stabil, wenn sich die Temperatur zu höhe­ ren Werten hin verändert, beispielsweise 500°C beträgt.

Claims (13)

1. Verfahren zur Herstellung einer Halbleitereinrich­ tung mit folgenden Schritten:
  • - Bildung einer SiC-Einkristallschicht (2, 22) auf der ge­ samten Oberfläche eines Halbleitersubstrats (1, 21),
  • - Bildung einer Borionenimplantationsschicht (3, 23), die im wesentlichen ein dünner Film ist, durch Implantation eines bestimmten Anteils an Borionen in den Oberflächen­ bereich der SiC-Einkristallschicht (2, 22), und
  • - Bildung einer Hochwiderstands-SiC-Einkristallschicht (4, 24) in Form eines Dünnfilms durch Wärmebehandlung der Borionenimplantationsschicht (3, 23), so daß die Hochwi­ derstands-SiC-Einkristallschicht (4, 24) wenigstens als elektrisch isolierende Schicht arbeiten kann.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Borionenimplantationsschicht (3, 23) auf dem Ober­ flächenbereich der SiC-Einkristallschicht (2, 22) in Form eines Dünnfilms mit einer Dicke von 1 µm oder weniger ge­ bildet ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Borionenimplantationsschicht (3, 23) durch ein­ oder mehrmaliges Implantieren von Borionen gebildet ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Hochwiderstands-SiC-Einkristallschicht (4, 24) so ausgebildet ist, daß sie einem Betrieb bei hoher Temperatur im Bereich von 200°C bis 500°C standhält und einen spezifi­ schen Widerstand von 600 Ω×cm oder mehr aufweist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Hochwiderstands-SiC-Einkristallschicht (4, 24) im Oberflächenbereich der SiC-Einkristallschicht (2, 22) in Form eines Dünnfilms mit einer Dicke von 1 µm oder weniger gebildet ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Borionenimplantationsschicht (3, 23) einer Wärmebe­ handlung bei 1000°C bis 1400°C in einer Atmosphäre von Inertgas oder N2-Gas unterzogen wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Schottky-Feldeffekttransistor gebildet wird, bei dem die SiC-Einkristallschicht (5) auf der gesamten Ober­ fläche der Hochwiderstands-SiC-Einkristallschicht (4) liegt, und bei dem Source-, Gate- und Drainelektroden auf der SiC-Einkristallschicht (5) gebildet sind.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Feldeffekttransistor mit isoliertem Gate gebildet wird, der Source- und Drainbereiche in einem bestimmten Ge­ biet der Hochwiderstands-SiC-Einkristallschicht (24) auf­ weist, mit denen jeweils Source- und Drainelektroden elek­ trisch verbunden sind, sowie ferner eine Gateelektrode auf der Hochwiderstands-SiC-Einkristallschicht (24) zwischen den Source- und Drainbereichen besitzt, wobei zwischen der Gateelektrode und der Hochwiderstands-SiC-Einkristall­ schicht ein Gateisolationsfilm (28) liegt.
9. Verfahren nach Anspruch 2 oder 3, dadurch gekenn­ zeichnet, daß die Borionenimplantationsschicht ein Dünnfilm mit einer Dicke von etwa 0,5 µm ist, der sich auf dem Ober­ flächenbereich der SiC-Einkristallschicht befindet, und der mit jeweiligen Beschleunigungsspannungen von 200 keV und 100 keV erzeugt worden ist bei einer Menge (Dosis) implan­ tierter Borionen von 1×1015 cm-2.
10. Verfahren nach Anpruch 2 oder 3, dadurch gekenn­ zeichnet, daß die Borionenimplantationsschicht ein Dünnfilm mit einer Dicke von etwa 0,5 µm ist, der sich auf dem Ober­ flächenbereich der SiC-Einkristallschicht befindet, und der mit jeweiligen Beschleunigungsspannungen von 200 keV und 100 keV sowie mit jeweils zugeordneten Mengen (Dosen) im­ plantierter Borionen von 1×1015 cm-2 und 5×1014 cm-2 erzeugt worden ist.
11. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die Hochwiderstands-SiC-Einkristall­ schicht so ausgebildet ist, daß sie eine Dicke von 0,5µm und einen spezifischen Widerstand von 600 Ω×cm aufweist, und zwar durch Aktivierung der Borionenimplantationsschicht mittels einer Wärmebehandlung (Temperung) in einer Atmo­ sphäre von Ar-Gas bei etwa 1300°C für etwa 30 Minuten.
12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Hochwiderstands-SiC-Einkristallschicht (4) so aus­ gebildet ist, daß sie als elektrisch isolierende Schicht zur elektrischen Isolation der als Kanalschicht dienenden SiC-Einkristallschicht (5) gegenüber einem Halbleitersub­ strat (1) auch bei einer hohen Temperatur im Bereich von 200°C bis 500°C arbeiten kann.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Hochwiderstands-SiC-Einkristallschicht so ausgebil­ det ist, daß sie als Kanalschicht und elektrisch isolieren­ de Schicht zur Isolation der Kanalschicht gegenüber einem Halbleitersubstrat auch bei einer hohen Temperatur im Be­ reich von 200°C bis 500°C arbeiten kann.
DE4009837A 1989-03-27 1990-03-27 Verfahren zur herstellung einer halbleitereinrichtung Ceased DE4009837A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1075665A JPH0770695B2 (ja) 1989-03-27 1989-03-27 炭化珪素半導体装置の製造方法
JP1111400A JPH02291123A (ja) 1989-04-28 1989-04-28 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE4009837A1 true DE4009837A1 (de) 1990-10-11

Family

ID=26416818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4009837A Ceased DE4009837A1 (de) 1989-03-27 1990-03-27 Verfahren zur herstellung einer halbleitereinrichtung

Country Status (2)

Country Link
US (1) US5135885A (de)
DE (1) DE4009837A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2707425A1 (fr) * 1993-07-09 1995-01-13 Thomson Csf Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.
EP0637069A1 (de) * 1992-06-05 1995-02-01 Cree Research, Inc. Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid und resultierende passivierte Strukturen
WO1995004171A1 (de) * 1993-07-31 1995-02-09 Daimler-Benz Aktiengesellschaft Verfahren zum herstellen von hochohmigem siliziumkarbid
WO1996015557A1 (en) * 1994-11-14 1996-05-23 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein and methods of forming same
EP0646970A3 (de) * 1993-09-24 1996-11-06 Sumitomo Electric Industries Halbleiter Bauelement mit tiefen Störstellenniveau für Anwendung bei hoher Temperatur.
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602403A (en) * 1991-03-01 1997-02-11 The United States Of America As Represented By The Secretary Of The Navy Ion Implantation buried gate insulator field effect transistor
US5925895A (en) * 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
US5449925A (en) * 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
SE9404452D0 (sv) * 1994-12-22 1994-12-22 Abb Research Ltd Semiconductor device having an insulated gate
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
US5622902A (en) * 1996-03-14 1997-04-22 Kulite Semiconductor Products, Inc. Passivation/patterning of PZR diamond films for high temperature operability
SE9601176D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having semiconductor layers of SiC by the use of an implanting step and a device produced thereby
DE69735056T2 (de) * 1996-03-27 2006-08-31 Cree, Inc. VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERBAUELEMENTS MIT SiC-HALBLEITERSCHICHTEN MITTELS EINES IMPLANTIERUNGSSCHRITTS
US6281521B1 (en) 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
US6903373B1 (en) 1999-11-23 2005-06-07 Agere Systems Inc. SiC MOSFET for use as a power switch and a method of manufacturing the same
JP4903946B2 (ja) * 2000-12-28 2012-03-28 株式会社ブリヂストン 炭化ケイ素単結晶の製造方法及び製造装置
US6507046B2 (en) * 2001-05-11 2003-01-14 Cree, Inc. High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
US6797628B2 (en) * 2002-01-16 2004-09-28 Micron Technology, Inc. Methods of forming integrated circuitry, semiconductor processing methods, and processing method of forming MRAM circuitry
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
US8193537B2 (en) 2006-06-19 2012-06-05 Ss Sc Ip, Llc Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
US7821015B2 (en) * 2006-06-19 2010-10-26 Semisouth Laboratories, Inc. Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
KR102215042B1 (ko) * 2017-08-08 2021-02-10 한국전기연구원 낮은 결함 밀도 및 저저항을 갖는 SiC 금속 산화물 반도체 소자의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) * 1967-09-11 1971-12-21 Matsushita Electric Industrial Co Ltd Method for diffusing an impurity substance into silicon carbide
JPS59203799A (ja) * 1983-04-28 1984-11-17 Sharp Corp 炭化珪素単結晶基板の製造方法
US4762806A (en) * 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
JPS62216362A (ja) * 1986-03-18 1987-09-22 Fujitsu Ltd 半導体装置の製造方法
JPS62299075A (ja) * 1986-06-18 1987-12-26 Fujitsu Ltd 半導体装置の製造方法
US4945394A (en) * 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US4912063A (en) * 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4947218A (en) * 1987-11-03 1990-08-07 North Carolina State University P-N junction diodes in silicon carbide
JP2534525B2 (ja) * 1987-12-19 1996-09-18 富士通株式会社 β−炭化シリコン層の製造方法
JPH01194315A (ja) * 1988-01-28 1989-08-04 Sharp Corp 炭化珪素半導体素子
JPH0249422A (ja) * 1988-08-11 1990-02-19 Sharp Corp 炭化珪素半導体装置の製造方法
JP2670563B2 (ja) * 1988-10-12 1997-10-29 富士通株式会社 半導体装置の製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
J.A. Edmond, S.P. Withrow, W. Wadlin and R.F. Davis, "High Temperature Implantation of Single Crystal Beta Silicon Carbide Thin Films", in: "Interfaces, Superlattices, and Thin Films", Symposium held Dec. 1-6, 1986, Boston, MA., USA, Editors: J.D. Dow and I.K. Schuller, Materials Research Society, Pittsburgh, PA, 1987, S. 193-198Bibl. DPA, Sign. BX 100 g 5 *
J.W. Palmour et al., "Characterization of device parameters in high-temperature metal-oxide-semi- conductor field-effect transistors in ß-SiC thin films", in: J. Appl. Phys., Vol. 64, 1988, S. 2168-2177 *
K. Furukawa, et al., "Insulated-Gate and Junction -Gate FET's of CVD-Grown ß-SiC", in: IEEE ElectronDevice Letters, Vol. EDL-8, 1987, S. 48-49 *
K. Shibahara et al.,"Fabrication of Inversion-Typen-Channel MOSFET's Using Cubic-SiC on Si(100)", in: IEEE Electron Devices Letters, Vol. 7, 1986, S. 629-693 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637069A1 (de) * 1992-06-05 1995-02-01 Cree Research, Inc. Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid und resultierende passivierte Strukturen
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5629531A (en) * 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
FR2707425A1 (fr) * 1993-07-09 1995-01-13 Thomson Csf Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.
WO1995004171A1 (de) * 1993-07-31 1995-02-09 Daimler-Benz Aktiengesellschaft Verfahren zum herstellen von hochohmigem siliziumkarbid
US5856231A (en) * 1993-07-31 1999-01-05 Daimler-Benz Aktiengesellschaft Process for producing high-resistance silicon carbide
EP0646970A3 (de) * 1993-09-24 1996-11-06 Sumitomo Electric Industries Halbleiter Bauelement mit tiefen Störstellenniveau für Anwendung bei hoher Temperatur.
US5670796A (en) * 1993-09-24 1997-09-23 Sumitomo Electric Industries, Ltd. Semiconductor device consisting of a semiconductor material having a deep impurity level
WO1996015557A1 (en) * 1994-11-14 1996-05-23 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein and methods of forming same

Also Published As

Publication number Publication date
US5135885A (en) 1992-08-04

Similar Documents

Publication Publication Date Title
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3119886C2 (de)
DE3446961C2 (de)
DE69126901T2 (de) Halbleiteranordnungen aus Diamant
DE4202154C2 (de) Elektronikbauelemente mit halbleitendem polykristallinem Diamanten, bei denen eine isolierende Diamantschicht verwendet wird und Verfahren zu deren Herstellung
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69030822T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3722916C2 (de)
DE3650287T2 (de) Halbleiter-Photodetektor mit einem zweistufigen Verunreinigungsprofil.
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2458745A1 (de) Aus einer lichtemittierenden diode und aus einem mit dieser optisch gekoppelten photodetektor bestehende halbleitervorrichtung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE3317535A1 (de) Duennfilmtransistor
DE1947300A1 (de) Verfahren zur Herstellung von Kapazitaetsdioden durch selektive Diffusion im UEbergangsgebiet
DE2005271C3 (de) Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat
DE3116268A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3752126T2 (de) Photoelektrischer Wandler
DE4313625C2 (de) Gleichrichterkontakt zwischen einer halbleitenden Diamantschicht und einer amorphen Siliciumschicht und Verfahren zu seiner Herstellung
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE10218381A1 (de) Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection