DE2005271C3 - Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat - Google Patents
Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten HalbleitersubstratInfo
- Publication number
- DE2005271C3 DE2005271C3 DE2005271A DE2005271A DE2005271C3 DE 2005271 C3 DE2005271 C3 DE 2005271C3 DE 2005271 A DE2005271 A DE 2005271A DE 2005271 A DE2005271 A DE 2005271A DE 2005271 C3 DE2005271 C3 DE 2005271C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- epitaxial
- doped
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H10P95/00—
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/007—Autodoping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/017—Clean surfaces
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/158—Sputtering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/916—Autodoping control or utilization
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
Die Erfindung betrifft ein Epitaxialverfahren gemäß dem Oberbegriff des Anspruchs I.
Bei der Herstellung von Halbleitervorrichtungen, insbesondere von monolithischen oder integrierten wi
Strukturen, werden in großem Umfang Epitaxieschichten erzeugt, um dadurch ein Halbleitersubstrat
zu verdicken, oder um P/N-Übergängc herzustellen, indem eine Schicht des einen Leitfähigkeitstyps auf
einem Halbleitersubstrat des anderen Leitfiihigkeits- t,-typs
gebildet wird. Bei der Herstellung von Schichten mittels Epitaxie, wie sie in der Halbleiterherstellung
üblich ist, wird Material auf einem cinkristallinen Substrat mit einer Kristallstruktur, die gleich oder
ähnlich ist wie die der aufzuwachsenden Schicht, niedergeschlagen, und man erzeug: dadurch eine einkristalline
Schicht, deren Orientierung durch diejenige des Substrats bestimmt ist. Eine typische Anwendung
der Epitaxie beinhaltet das Aufwachsen einer Siliciumschicht auf einem Siliciumsubstrat durch chemische
Reduktion, beispielsweise von Siliciumletrachlorid in einer Wasserstoff atmosphäre, welche, wenn dies erwünscht
ist, eine Leitfähigkeit in Halbleitermaterial erzeugende Verunreinigung, wie z. B. Phosphor, Bor,
Arsen oder ähnliche Materialien enthalten kann, wobei das im Einzelfall angewandte Dotierungsmaterial
von den erwünschten Eigenschaften in der herzustellenden Epitaxieschicht abhängt. Wird z. B. eine Epitaxieschicht
aus p-leitendem Silicium gewünscht, so benutzt man eine Borverbindung, beispielsweise B2H6
(Diboran) oder BBr3 (Bortribromid) welches der Wasserstoffatmosphäre zugesetzt wird, in welcher der
Aufwachsprozeß durchgeführt werden soll. Meist erfolgt eine vorherige Mischung mit dem reduzierten
Gas z. B. mit Wasserstoff, wobei die genannten Substanzen als Akzeptorstörstoffe wirken. Wird umgekehrt
eine N-leitende epitaktische Schicht gewünscht, so kann man Arsen- oder Phosphorverbindungen in
die Atmosphäre einbringen, in der der epitaktische Aufwachsprozeß durchgeführt wird. Hierzu geeignete
Substanzen sind z. B. AsH3 (Arsin) oder PH3 (Phosphin).
Im allgemeinen jedoch sind epitaktische Züchtungsverfahren auch auf andere Halbleitermaterialien,
eingeschlossen Germanium und die Halbleitersubstanzen der III-V-Vcrbindungen, wie beispielsweise
Galliumphosphid und Galliumarsenid anwendbar.
Bei einem typischen epitaktischen Niederschlagsprozeß ruht das als Substrat dienende Siliciumplättchen
auf einer Unterlage, die in einem röhrenförmigen Reaktionsgefäß aus Quarz befestigt ist, in dem das
Halbleiterplättchen aufgeheizt wird. Die Aufheizung erfolgt durch Wärmeleitung aus der Unterlage heraus,
die selbst mittels Hochfrequenzenergie aufgeheizt wird. Bei Arbeitstemperaturen von etwa 1150" C
wird dampfförmiges Siliciumtctrachlorid durch das Reaktionsrohr hindurchgeführt, wobei als reduzierendes
Gas Wasserstoff benutzt wird, welches eine geeignete Menge von Störstoffen, wie PH3, B2H6, AsH,
usw. enthalten kann. Bei den Arbeitstemperaturen wird das Siliciumtetrachlorid durch das Wasserstoffgas
reduziert, wodurch sich in der Nähe der Oberfläche des Substrats Silicium epitaktisch ausscheidet, was
entweder in Form von reinem oder mit Störstellen versetztem Material stattfindet.
Die Durchführung derartiger epitaktischer Nicdcrschlagsprozesse bei den genannten erhöhten Temperaturen
etwa in der Gegend von 1150" C weisen aber
einige Nachteile auf. Eines der hierbei auftretenden Probleme wird allgemein als Selbstdiffusion bezeichnet
und tritt hauptsächlich auf bei epitaktischen Prozessen, bei denen dampfförmige Stoffe über Halbleitersubstrate
hinweggeführt werden, die ihrerseits sehr starke Störstellenkonzentrationen besitzen, wobei die
Nachteile besonders störend dann zutage treten, wenn die zu zersetzenden Dämpfe selbst einen nur verhältnismäßig
geringen Anteil an Dotiersubstanzen aufweisen. Beiden obengenannten erhöhten Tempcratuicn
ergibt sich eine Aus- bzw. Rückdiffusion der Dotierstoffe aus dem stark dotierten Substrat in die
zur Durchführung des epitaktischen Prozesses dar-
überhinwegströmenden Atmosphäre, wodurch deren Zusammensetzung in unerwünschter Weise geändert
wird. Durch dieses Phänomen ergeben sich unerwünschte Abweichungen von den an sich gewünschten
Halbleitereigenschaften (Widerstandswerte usw.) und in extremen Fällen kann sogar eine Umkehr des Leitungstyps
im Substrat und in der epitaktischen Schicht selbst eintreten. Wird ein Gasstrom zur epitaktischen
Züchtung benutzt, so wird dieser in progressiver Weise mil Störstellenatomen angereichert, und zwar ι ο
in dem Maße, wie diese aus der in dem Substrat enthaltenen Dotiersubstanz ausdiffundieren. Hierbei ergibt
sich eine stärkere Dotierung der epitaktischen Niederschläge in Richtung des Gasstroms, so daß bei
den fertiggestellten Produkten nicht mehr vertretbare Variationen der Halbleiter- bzw. Bauelementeigenschaften,
insbesondere der spezifischen Leitfähigkeiten, auftreten.
In denjenigen Fällen, in denen die aufgewachsene Epitaxieschicht und das Substrat von entgegengesetztem
Leitfähigkeitstyp sind, bewirkt diese Selbstdiffusion (autodoping) eine Kompensation der Wirkungen
der Dotierungsstoffe und außerdem Schwankungen des Widerstands. Die genannten Schwierigkeiten treten
besonders stark bei einem Substrat auf, in welchem P- und/oder N-dotierte Bereiche vorhanden sind,
welche die aufgewachsene Epitaxieschicht sehr stark beeinflussen. In diesen Fällen erfolgt die Selbstdiffusion
besonders stark am Anfang des Schichtwachstums, wodurch unkontrollierte und unerwünschte Va- jo
riationen von Abmessungen eingebauter Bereiche, der Verunreinigungskonzentration, der Aufwachsgeschwindigkeit
und der erzielten Schichtdicke auftreten können.
Das Problem der Selbstdiffusion beim Aufzüchten J5 einer epitaktischen Schicht auf ein dotiertes Halbleitersubstrat
bei Temperaturen von beispielsweise 1250° C und eine Möglichkeit, wie dabei eine Dotierung
der Oberflächenbereiche des Halbleiterkörpers, auf welche keine epitaktische Schicht aufgewachsen w
wird, verhindert wird, ist in der DAS 1227155 beschrieben.
Es ist die Aufgabe der Erfindung, ein Verfahren zum Aufzüchten von Halbleiterschichten mit festgelegten
Eigenschaften auf dotierten Halbleitersubstra- v> ten anzugeben, bei dem kein Dotierungsmaterial aus
dem Halbleitersubstrat auf dem Weg über die Gasatmosphäre in die aufwachsende Schicht eingebaut wird,
und mit dem reproduzierbare Ergebnisse wirtschaftlich erzielt werden.
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden
Teils des Anspruchs 1 gelöst.
Ein Verfahren, bei dem die Epitaxieschicht in zwei Schichten aufgebracht wird, wobei zunächst möglichst
schnell eine dünne, zwischen 1 und 3 μηι dicke Schicht
und anschließend auf dieser Schicht eine weitere Schicht bis zur gewünschten Gesamtdickc mittels der
üblichen Epitaxialtechnik aufgewachsen wird, ist aus der DAS 1223060 bekannt. Damit das Aufwachsen ho
im ersten Schritt schnei! (,,luigi, wird dabei die bekannte,
weiter oben beschriebene Epitaxialtechnik so abgewandelt, daß die Konzentration der Reaktanten
im Reaktionsgemisch und/oder die Substrattemperatur erhöht wird. Der Zweck dieses Verfahrens ist es, <i5
der Selbstdiffusion entgegenzuwirken. Gemäß der gestellten Aufgabe soll dieses bekannte Verfahren die
Selbstdiffusion nur mildern und ist auch mir dazu in
der Lage. Hinzu kommt, daß das bekannte Verfahren in keiner Weise es nahelegt, im ersten Aufwachsschritt
die Substrattemperatur zu erniedrigen, sondern im Gegenteil eine Erhöhung der Substrattemperatur
vorgeschlagen wird. Gegenüber dem erfindungsgemäßen Verfahren hat das bekannte Verfahren außerdem
die Nachteile, daß im ersten Schritt die aufwachsende Schicht teilweise polykristallin werden kann,
daß die Steuerung der Eigenschaften der aufwachsenden Schicht nicht optimal möglich ist, und daß bei Anwendung
sehr hoher Temperaturen das Substrat, auf dem aufgewachsen wird, und Teile der Aufdampfvorrichtung
hohen mechanischen Belastungen ausgesetzt werden.
Einzelheiten des erfindungsgemäßen Verfahrens, dessen Patentschutz lediglich auf die Kombination
sämtlicher, im Anspruch 1 beanspruchten Merkmale und die darauf aufgebauten vorteilhaften Ausgestaltungen
in den Unteransprüchen, sich erstrecken soll, werden in der folgenden Beschreibung anhand von
Figuren besprochen. Es zeigen
Fig. 1-4 Teile von Halbleiterstrukturen im Querschnitt
in verschiedenen Stadien der Herstellung mittels einer Ausführungsform des erfindungsgemäßen
Verfahrens.
Wie aus den Figuren hervorgeht, ist als Ausführungsbeispiel ein N-dotiertes Substrat 1 gewählt, welches
zwei eingebettete dotierte Zonen 2 und 3 enthält, die ihrerseits N+- und P+-leitend sind. In Fig. 1 ist
das monokristalline Substrat 1 aus Silicium gezeigt, welches eine Dicke von etwa 200 μ besitzt, und das
in konventioneller Weise so mit einer N-Leitfähigkeit erzeugenden Dotiersubstanz behandelt ist, daß sich
ein spezifischer Widerstand von mindestens 0, i Ω ■ cm einstellt. In vielen Fällen wird auch eine
spezifische Leitfähigkeit zwischen etwa 0,005 bis 0,01 Ω ■ cm gewählt. Die Eingliederung der stark dotierten
Zonen 2 und 3 geschieht mittels bekannter Diffusionsverfahren. Die Strukturgebung der eingebetteten
Zonen erfolgt durch Benutzung wohlbekannter Maskierungsverfahren unter Verwendung einer
zur gewünschten Leitfähigkeit führenden Dotiersubstanz, wie Arsen oder Phosphor. Mit diesen
Substanzen können auch hohe Dotierungskonzenirationen erzielt werden, die normalerweise in dem Bereich
von etwa 1 ■ 102" Atome/cm·1 bis etwa 10 10:"
Atome/cm1 liegen. Hierdurch ergibt sich ein verhältnismäßig niedriger spezifischer Widerstand im Bereich
von etwa 8 · K)"4 bis 3 ■ 10~4 Ω ■ cm. Wie aus
der Fig. 2 ersichtlich, ist die Zone 2 vom gleichen Leitungstyp wie das Substrat 1. Durch die unterschiedliche
Dotierung ergibt sich so ein N + -N-Übergang 4, eine Konfiguration, die in monolithischen oder integrierten
Schaltungen auch zur Verbesserung der Ubergangsleitfähigkeiten in Kontaktierungszonen
benutzt wird. Die P + -Zone 3, welche einen P+-N-Übergang
5 bildet, kann ebenfalls unter Zuhilfenahme bekannter Maskierungsverfahren durch Diffusion
erstellt werden, wobei eine Dotierungssubstanz benutzt wird, die zum P-Leitungstyp führt, beispielsweise
Bor, mit dem ebenfalls verhältnismäßig leicht hohe Dotierungskonzentrationen erzielbar sind, die
sich im Gebiet von etwa 2 · H)2" Atome/cm1 erstrekkcn,
wodurch sich wiederum eine verhältnismäßig geringe spezifische Leitfähigkeit im Bereich von etwa
7-10 4Ω-cm ergibt. Die P+-Leitfähigkeit der
Zone 3 ist dem Leitungstyp des Substrats entgegengesetzt, eine Konfiguration, die in intppricrtrn Srhaltnn-
gen vielfach auch zur Realisierung von Kapazitäten benutzt wird. Die letzte Bemerkung wurde zur Erläuterung
der allgemeinen Anwendbarkeit des Erfindungsgedankens innerhalb der integrierten Halbleitertechnik
gemacht. Eine weitere Anwendungsmöglichkeit bestünde beispielsweise darin, daß das
Substrat keine uur beiden eingebetteten gut leitenden
Zonen 2 und 3 besitzt und daß lediglich die Aufgabe gestellt ist, das Substrat 1 mit einer epitaktischen
Schicht 6 vom entgegengesetzten Leitungstyp zu überziehen und so ingesamt einen PN-Übergang herzustellen.
Weiterhin wäre auch der Fall denkbar, daß nur eine der beiden Zonen 2 oder 3 vor Aufbringung
der epitaktischen Schicht 7 vorhanden ist. In jedem Fall jedoch handelt es sich um die epitaktische Aufbringung
von dotierten Halbleitermaterialien auf ein ebenfalls dotiertes Substrat.
Im nächsten Verfahrensschritt, der in Fig. 3 gezeigt ist, wird eine dünne Schicht aus Silicium, im vorliegenden
Ausführungsbeispiel vorzugsweise ohne Dotierung, auf die Oberfläche des Substrats unter Benutzung
von wohlbekannten Kathodenzerstäubungsverfahren aufgebracht. Derartige Verfahren sind z. B. im
US-Patent 3021271 beschrieben. Es ergibt sich die Schicht 6 mit einem verhältnismäßig hohen spezifischen
Widerstand und mit einer monokristallinen Struktur in einer Orientierung, welche die kristallographische
Fortsetzung der Struktur und der Orientierung des Substrats 1 darstellt. Das speziell zur
Aufbringung dieser Schicht benutzte Verfahren ist nicht kritisch, so daß man ohne weiteres die im obengenannten
Patent genannten Maßnahmen anwenden kann. Im allgemeinen wird man, wie dort beschrieben,
sowohl das Siliciumsubstrat 1 der Fig. 2 als auch die Siliciumquelle innerhalb der Kathodenzerstäubungsapparatur
vor der eigentlichen Durchführung des Aufstäubens einem Ionenbeschuß aussetzen, um verunreinigende
Substanzen auf der Oberfläche der benutzten Materialien zu beseitigen. Anschließend wird
die eigentliche Kathodenzerstäubung bei Temperaturen in der Größenordnung von 300° C bis 500° C
durchgeführt. Andererseits kann die dünne Schicht 6 mit hohem spezifischen Widerstand auch unter Zusatz
einer Dotierungssubstanz, beispielsweise von Bor, erzeugt werden, wobei die Störstellenkonzentrationen
sich im Bereich von etwa 2 ■ 1014 bis 1 · 1016 Atome/
cm3 bewegt. Dieses entspricht spezifischen Widerständen in der Größenordnung von 100 Ω · cm bis
1 Ω · cm. Diese Werte liegen wesentlich höher als es für den spezifischen Widerstand der P+-leitenden
Zone 3 der Fall ist. In ähnlicher Weise können natürlich auch Dotierungssubstanzen benutzt werden, die
zum N-Leitfähigkeitstyp führen.
Vorzugsweise wird eine kleine Dickenabmessung der aufgestäubten P-leitenden Schicht, normalerweise
in einem Bereich von etwa 0,1 bis 0,5 μπι gewählt.
Es hat sich herausgestellt, daß bereits derartig dünne, durch Kathodenzerstäubung aufgebrachte epitaktische
Schichten während anschließend durchgeführter epitaktischer Niederschlagsprozesse wirkungsvoll
eine Ausdiffusion von Dotierungssubstanzen aus dem Substrat zu verhindern vermögen, ein Sachverhalt, der
in Anbetracht der verhältnismäßig geringen, im Kathodenzerstäubungsverfahren erreichbaren Aufwachsraten
(etwa 0,5 μΐη/Std.) als besonders günstig zu betrachten ist. Die optimal einzuhaltende Dicke
der aufstäubenden Schicht hängt ab von der Oberflächengröße der eingebetteten N+- und P+-leitenden
Zonen 2 und 3, von ihrem gegenseitigen Abstand, ihren relativen Störstellenkonzentrationen sowie vor
der Störstellenkonzentration des Substrats 1. Im allgemeinen ziehen größere dotierte Flächenbereichc
auch einen größeren, durch Ausdiffusion bewirkter selbstdotierenden Effekt nach sich. Dasselbe gilt vor
näher beieinander gelegenen, eingebetteten dotierter Zonen, insbesondere, wenn sie höhere Dotierungskonzentrationen aufweisen.
ίο Die Durchführung des Niederschlagsverfahrens dei
P"-Ieitenden Schicht 6 durch Aufstäuben bei niederen Temperaturen vermindert wirkungsvoll die Ausdiffusion
von Störstellensubstanzen aus dem Substrat: eine Tatsache, die angesichts der exponentiellen Abhängigkeit
der Diffusionsraten von der Diffusionslemperatur nicht weiter verwundert. Da die Kathodenaufstäubung
nicht in der gleichen Atmosphäre wie die anschließenden epitaktischen Prozesse durchgeführt
wird, besteht das Problem der Verunreinigung durch Selbstdotierung für die amgestäubte Schicht
nicht.
Im anschließenden Verfahrensschritt, der in Fig. 4 erläutert ist, wird auf die durch Kathodenzerstäubung
aufgebrachte dünne P~-leitende Schicht 6 eine weitereP~-leitende
Schicht 7 epitaktisch aufgebracht, die im wesentlichen die gleiche Störstellenkonzentration
und damit etwa den gleichen spezifischen Widerstand aufweist, wie die darunterliegende aufgestäubte
Schicht.
jo Das speziell zur Aufzüchtung der epitaktischen Schicht benutzte Verfahren ist im Rahmen der vorliegenden
Erfindung nicht kritisch und es kann irgendeines der bekannten Verfahren benutzt werden. Typischerweise
werden beim Ausführungsbeispiel die Substrate auf eine Graphitunterlage aufgebracht, die
ihrerseits in einem röhrenförmigen Reaktionsgefäß aus Quarz mit einem Durchmesser von etwa 10 cm
angebracht ist. Die Unterlage und damit die darauf aufliegenden Substrate werden induktiv geheizt durch
■ίο Ankoppeln an das elektromagnetische Feld einer
Hochfrequenzspule, wobei man Temperaturen bis zu 1150° C erzeugt und allgemein Temperaturen verwendet,
die normalerweise zwischen 1000° C und 1200° C liegen, während gleichzeitig ein Wasserstoff-
a 5 strom durch das Reaktionsgefäß geleitet wird, um eine
völlige Entfernung von Oxyden und anderen, die Oberfläche verunreinigenden Substanzen zu gewährleisten.
Anschließend wird ein Gasstrom eingespeist, der aus 99,5 VoI. % Wasserstoff und 0,5% Siliciumtetrachlorid
sowie aus definierten Spuren (weniger als V1000 °/00) einer Dotierungssubstanz wie Diboran besteht.
Die Atmosphäre mit den genannten Komponenten wird bei Umgebungstemperaturen mit einer
Flußrate von etwa 30 l/min über die Substanz geleitet, bis die gewünschte Dicke der aufzuwachsenden epitaktischen
kristallinen Schicht erreicht ist. Die Dicke liegt aus praktischen Gründen normalerweise in dem
Gebiet von etwa 1 bis 5 μΐη. Bei den Versuchen wurde
eine 2 μ dicke epitaktische P~-leitende Schicht 7, wie sie in der Fig. 4 gezeigt ist, durch einen im vorgehenden
charakterisierten Gasstrom durch das Reaktionsgefäß erhalten, wobei dieser über eine Zeit von etwa
10 min aufrechterhalten wurde.
Der Druck im Reaktionsgefäß entspricht im wesentlichen der Normalatmosphäre bei konstanter
Temperatur und wird für epitaktische Niederschläge von Silicium normalerweise bei einer Temperatur
zwischen 1100° C und 1200° C angewendet. Ande-
rerseits erhält man epitaktische Niederschläge aus Germanium auf einem monokristallinen Substrat
aus dem gleichen Material durch Anwendung von Niederschlagstemperaturen zwischen 700° C und
900° C.
Werden eigenleitende, d. h. undotierte epitaktische Schichten gewünscht, so entfällt die dem Gasstrom
zuzusetzende Dotiersubstanz, und in umgekehrter
Weise wird zur Erzeugung einer epitaktischen Schicht mit N-Leitfähigkeit eine diesen Leitfähigkeitstyp hervorrufende
Störstellensubstanz benutzt, beispielsweise Phosphor- oder Arsenwasserstoff. Im allgemeinen
können verschiedene Störstellenkonzentrationen benutzt werden, wobei diese im einzelnen abhängen
von den gewünschten Eigenschaften der niederzuschlagenden epitaktischen Schichten.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Epitaxialverfahren zum Aufzüchten von Halbleitermaterialschichten (6, 7) auf einem dotierten
Halbleitersubstrat (1), bei dem
a) zunächst eine dünne Zwischenschicht (6) aus dem Halbleitermaterial mit einer ersten Dotierung
und
b) anschließend eine zweite Halbleiterschicht ίο
(7) mit einer zweiten Dotierung, wobei die zweite Halbleiterschicht (7) mittels chemischen
Niederschiagens aus der Gasphase bis zu einer gewünschten Gesamtdicke aufgezüchtet
wird,
dadurch gekennzeichnet, daß die Zwischenschicht (6)
c) hei Temperaturen unter 500° C
d) mittels Kathodenzerstäubung
e) in einer Dicke aufgezüchtet wird, weiche unter Beachtung der flächenmäßigen Verteilung
und der Konzentration der Dotierungsatome in der Halbleitersubstratoberfläche und der Konzentration der Dotierungsatome
in den aufwachsenden Schichten 2r> (6) und (7) festgelegt wird.
2. Epitaxialverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dünne Schicht (6)
auf einem einkristallen Halbleitersubstrat (1) aufgezüchtet wird. jo
3. Epitaxialverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dünne Schicht
(6) zwischen etwa 0,1 und etwa 0,5 mm dick gemacht wird.
4. Epitaxialverfahren nach einem der Ansprü- r.
ehe 1 bis 3, dadurch gekennzeichnet, daß die Schichten (6) und (7) bezüglich des Leitungstyps
gleich und bezüglich der Konzentration in etwa gleich dotiert werden.
5. Epitaxialverfahren nach einem der Ansprüehe 1 bis 4, dadurch gekennzeichnet, daß die aufgebrachten
Schichten (6) und (7) so dotiert werden, daß sie vom entgegengesetzten Leitungstyp
wie das Halbleitersubstrat (1) sind.
6. Epitaxialverfahren nach einem der Ansprü- ·τ>
ehe I bis 5, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) aufgezüchtet wird, wobei
Oberflächenbereiche (2) bzw. (3) eingebaut werden, die höher dotiert als ihre Umgebung und vom
gleichen oder dem entgegengesetzten Leitungs- w typs wie diese sind.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80281069A | 1969-02-27 | 1969-02-27 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2005271A1 DE2005271A1 (de) | 1970-09-10 |
| DE2005271B2 DE2005271B2 (de) | 1979-09-20 |
| DE2005271C3 true DE2005271C3 (de) | 1980-06-12 |
Family
ID=25184768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2005271A Expired DE2005271C3 (de) | 1969-02-27 | 1970-02-05 | Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3660180A (de) |
| JP (1) | JPS49386B1 (de) |
| DE (1) | DE2005271C3 (de) |
| FR (1) | FR2032448B1 (de) |
| GB (1) | GB1234179A (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4496609A (en) * | 1969-10-15 | 1985-01-29 | Applied Materials, Inc. | Chemical vapor deposition coating process employing radiant heat and a susceptor |
| US3847686A (en) * | 1970-05-27 | 1974-11-12 | Gen Electric | Method of forming silicon epitaxial layers |
| JPS52915B1 (de) * | 1971-06-01 | 1977-01-11 | ||
| US3765940A (en) * | 1971-11-08 | 1973-10-16 | Texas Instruments Inc | Vacuum evaporated thin film resistors |
| US3982974A (en) * | 1971-11-22 | 1976-09-28 | International Business Machines Corporation | Compensation of autodoping in the manufacture of integrated circuits |
| GB1361303A (en) * | 1972-02-11 | 1974-07-24 | Ferranti Ltd | Manufacture of semiconductor devices |
| US3915764A (en) * | 1973-05-18 | 1975-10-28 | Westinghouse Electric Corp | Sputtering method for growth of thin uniform layers of epitaxial semiconductive materials doped with impurities |
| US4095331A (en) * | 1976-11-04 | 1978-06-20 | The United States Of America As Represented By The Secretary Of The Air Force | Fabrication of an epitaxial layer diode in aluminum nitride on sapphire |
| JPS5623739A (en) * | 1979-08-04 | 1981-03-06 | Tohoku Metal Ind Ltd | Manufactue of semiconductor element having buried layer |
| FR2493604A1 (fr) * | 1980-10-31 | 1982-05-07 | Thomson Csf | Transistors a effet de champ a grille ultra courte |
| GB2179930A (en) * | 1985-09-06 | 1987-03-18 | Philips Electronic Associated | A method of depositing an epitaxial silicon layer |
| US4687682A (en) * | 1986-05-02 | 1987-08-18 | American Telephone And Telegraph Company, At&T Technologies, Inc. | Back sealing of silicon wafers |
| JPH01161826A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 気相エピタキシャル成長法 |
| US4859626A (en) * | 1988-06-03 | 1989-08-22 | Texas Instruments Incorporated | Method of forming thin epitaxial layers using multistep growth for autodoping control |
| FR2766845B1 (fr) * | 1997-07-31 | 1999-10-15 | Sgs Thomson Microelectronics | Procede d'epitaxie sur un substrat de silicium comprenant des zones fortement dopees a l'arsenic |
| EP1377697A1 (de) * | 2001-03-30 | 2004-01-07 | Koninklijke Philips Electronics N.V. | Unterdrückung von n-typ-selbstdotierung in niedertemperatur-epitaxy von sige |
| US6844084B2 (en) * | 2002-04-03 | 2005-01-18 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel substrate and heteroepitaxial growth of III-V materials thereon |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB830391A (en) * | 1955-10-28 | 1960-03-16 | Edwards High Vacuum Ltd | Improvements in or relating to cathodic sputtering of metal and dielectric films |
| US3021271A (en) * | 1959-04-27 | 1962-02-13 | Gen Mills Inc | Growth of solid layers on substrates which are kept under ion bombardment before and during deposition |
| NL265823A (de) * | 1960-06-13 | |||
| US3206322A (en) * | 1960-10-31 | 1965-09-14 | Morgan John Robert | Vacuum deposition means and methods for manufacture of electronic components |
| US3170825A (en) * | 1961-10-02 | 1965-02-23 | Merck & Co Inc | Delaying the introduction of impurities when vapor depositing an epitaxial layer on a highly doped substrate |
| GB986403A (en) * | 1961-11-20 | 1965-03-17 | Texas Instruments Inc | Method of forming p-n junctions |
| US3189494A (en) * | 1963-08-22 | 1965-06-15 | Texas Instruments Inc | Epitaxial crystal growth onto a stabilizing layer which prevents diffusion from the substrate |
| DE1544264C3 (de) * | 1965-07-01 | 1974-10-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von Halbleiterschichten durch Abscheiden aus der Gasphase |
| US3522164A (en) * | 1965-10-21 | 1970-07-28 | Texas Instruments Inc | Semiconductor surface preparation and device fabrication |
| US3404450A (en) * | 1966-01-26 | 1968-10-08 | Westinghouse Electric Corp | Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions |
| FR1541490A (fr) * | 1966-10-21 | 1968-10-04 | Philips Nv | Dispositif semi-conducteur et procédé pour sa fabrication |
| US3494809A (en) * | 1967-06-05 | 1970-02-10 | Honeywell Inc | Semiconductor processing |
-
1969
- 1969-02-27 US US802810*A patent/US3660180A/en not_active Expired - Lifetime
-
1970
- 1970-01-28 JP JP45007089A patent/JPS49386B1/ja active Pending
- 1970-02-03 FR FR707003621A patent/FR2032448B1/fr not_active Expired
- 1970-02-05 DE DE2005271A patent/DE2005271C3/de not_active Expired
- 1970-02-16 GB GB1234179D patent/GB1234179A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US3660180A (en) | 1972-05-02 |
| GB1234179A (de) | 1971-06-03 |
| JPS49386B1 (de) | 1974-01-07 |
| DE2005271A1 (de) | 1970-09-10 |
| FR2032448A1 (de) | 1970-11-27 |
| FR2032448B1 (de) | 1973-07-13 |
| DE2005271B2 (de) | 1979-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2005271C3 (de) | Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat | |
| DE2618733C2 (de) | Halbleiterbauelement | |
| DE1544329A1 (de) | Verfahren zur Herstellung epitaxialer Schichten bestimmter Form | |
| DE3882849T2 (de) | Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung. | |
| EP0681314B1 (de) | Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung | |
| DE1223951B (de) | Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen | |
| DE2812658B2 (de) | Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat | |
| DE1138481C2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase | |
| DE4009837A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung | |
| DE3123234A1 (de) | "verfahren zur herstellung eines pn-uebergangs in einem halbleitermaterial der gruppe ii-vi" | |
| DE112018002163T5 (de) | Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer | |
| DE1285465B (de) | Verfahren zum epitaktischen Aufwachsen von Schichten aus Silicium oder Germanium | |
| DE2419142C3 (de) | Verfahren zur Ausbildung einer Halbleiterschicht mit einer niedrigen Störstellendichte auf einem Halbleitersubstrat mit einer hohen Störstellendichte | |
| DE3687354T2 (de) | Verfahren zur dotierungsdiffusion in einem halbleiterkoerper. | |
| DE2154386C3 (de) | Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch | |
| EP0005744A1 (de) | Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten | |
| DE2110961C3 (de) | Verfahren zum epitaktischen Aufwachsen eines ternären III-V-Mischkristalls | |
| DE3689387T2 (de) | Verfahren zur Herstellung einer Dünnschicht aus GaAs. | |
| DE69821560T2 (de) | Epitaxieverfahren auf einem Siliciumsubstrat mit durch Arsen hochdotierten Gebieten | |
| DE2732582C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE69104650T2 (de) | Verfahren zur Herstellung eines Halbleiterlasers. | |
| DE2049696C3 (de) | Halbleiterbauelement und Verfahren zum Herstellen | |
| DE1539655A1 (de) | Verfahren zur Herstellung von mehrschichtigen Halbleiterbauelementen | |
| DE2101322A1 (de) | Verfahren zum Herabsetzen bzw zur vollständigen Unterdrückung von Ausdiffu sionserscheinungen bei der Herstellung von epitaktischen Halbleiterschichten | |
| DE1544191B2 (de) | Verfahren zur Herstellung von Halbleitermaterial |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |