DE3116268A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents
Verfahren zur herstellung einer halbleiteranordnungInfo
- Publication number
- DE3116268A1 DE3116268A1 DE19813116268 DE3116268A DE3116268A1 DE 3116268 A1 DE3116268 A1 DE 3116268A1 DE 19813116268 DE19813116268 DE 19813116268 DE 3116268 A DE3116268 A DE 3116268A DE 3116268 A1 DE3116268 A1 DE 3116268A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- region
- epitaxial layer
- diffusion
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W10/30—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/125—Shapes of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H10P32/15—
-
- H10W10/031—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
PHN 9738 ' >- Il 10-2-1981
"Verfahren zur Herstellung einer Halbleiteranordnung".
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem von
einem einkristallinen halbleitenden Substratgebiet ausgegangen wird, wobei in einen ersten Oberflächenteil des
Substratgebietes ein erster Dotierungsstoff zur Bildung
• mindestens einer ersten vergrabenen Schicht vom ersten Leitungstyp eingeführt wird, wonach auf dem Substratgebiet
eine epitaktische Schicht angewachsen und durch Öiffusion aus· der ersten vergrabenen Schicht der darüber liegende
Teil der epitaktischen Schicht über seine ganze Dicke in ein erstes Gebiet vom ersten Leitungstyp umgwandelt wird.
Zur Herstellung von Halbleiteranordnungen, insbesondere zur Bildung monolithischer integrierter Schaltungen,
ist es oft erforderlich, nebeneinander liegende an dieselbe Halbleiteroberfläche grenzende Gebiete entgegengesetzter
Leitungstypen zu bilden. So müssen z.B. in Schaltungen,
die komplementäre Feldeffekttransistoren mit isolierter Steuerelektrode enthalten, der η-Kanal- und der
p-Kanal-Transis-tor in nebeneinander liegenden Gebieten
verschiedener Leitungstypen gebildet werden. In der Praxis werden diese Gebiete dadurch erhalten, das von einem Substratgebiet
von-einem ersten Leitungstyp ausgegangen wird, in dom der'ürs'te Feldeffekttransistor gebildet wird, wobei
in diesem Substratgebiet durch Dotierung ein Gebiet vom
zweiten entgegengesetzten Leitungstyp gebildet wird, in dem der zweite zu dem ersten komplementäre Feldeffekttransis- ·
tor gebildet wird.
. "Die genannte Dotierung kann z.B. durch Diffusion von der Oberfläche her erfolgen, wobei im allgemeinen die
D.olierungakonzentration von der Oberfläche her abnimmt.
Dies ist 'in vielen Fällen ein unerwünschtes Dotierungsprofil. Ein derartiges Profil führt entweder zu einer hohen
SchweLlwertspannung des Feldeffekttransistors infolge einer
PHN 9738 ar~5- 10-2-1981
hohen Oberflächendotierung oder, wenn letzteres niedrig
gewählt wird, zu einem hohen Widerstand des diffundierten
Gebietes parallel zu der Oberfläche. Letzteres kann· zu unerwünschten
Erscheinungen, wie z.B. Thyristoreffekten u.dgL.-führen.
Es wurde versucht, auf verschiedene Weise das Dotierungsprofil im gewünschten Sinne zu ändern. Nach einem
ersten Verfahren kann nach dem Eindiffundieren die Dotie-·
rungskonzentration, durch Ausdiffusion in einer evakuierten
Kapsel, an der Oberfläche herabgesetzt werden. Dies
ist aber ein komplizierter und teuerer Verfahrerisschritt.
gm^ Auch kann bei der Bildung des zweiten Gebietes durch Ionenimplantation
ausser einem Datierungsstoi'f vom zweiten
Leitungstyp auch eine gewisse Menge u Lne's Uo tierufigsa loiTos
vom ersten Leitungstyp implantiert werden, wodurch an der Oberfläche durch Ausgleich eine niedrigere Netto-Dotierungskoiizentra
ti on erhalten wird. Diot* ergib!, jedorli den Nach-'
teil, dass die Ladungsträgerbeweglichkeit infolge der hohen
Brutto-Dotierungskonzentration (Donatoren plus Akzeptoren) abnimmt.
Ein Verfahren der eingangs beschriebenen Art
ist aus der britischen Patentschrift 1176263 bekannt. Dabei
wird in einer epitaktischen Schicht von einem ersten Lei— tungstyp ein sich bis zu der Oberfläche der epitaktischen
Schicht erstreckendes Gebiet vom zweiten entgegengesetzten
Leitungstyp durch Diffusion aus einer zwischen dem Substrat und dieser epitaktischen Schicht erzeugten vergrabenen
Schicht vom zweiten Leitungstyp erzeugt..Das auf diese Weise erzeugte Gebiet weist eine von dem Substrat zu der
Oberfläche abnehmende Dotierungskonzentration auf. Die se it liehe
Diffusion führt aber zu einer erheblichen seitlichen Erweiterung des Gebietes, wodurch die benötigte Kristalloberfläche
vergrössert und die Packungsdichte der Schaltung verringert wird. Zum Erreichen einer maximalen Packungsdichte
und gegebenenfalls auch aus anderen Gründen ist es erwünscht, nebeneinander liegende Gebiete entgegengesetzter
Leitungstypen zu erzeugen, die miteinander einen pn-Ubergang
bilden, der zu der Halbleiteroberfläche nahezu parallel.
• ♦ ♦ Q S,
• · · «I
• 6 B t »·
• ·
EHN 9738 2<-G- 10-2-1981
ist oder dessen Richtung wenigstens nicht völlig durch
Laterale Diffusion aus einem der beiden Gebiete bestimmt wird.
Die Erfindung hat u.a. die Auf gäbe, ein Verfahren zur
Erzeugung zweier nebeneinander liegender aneinander grenzender Gebiete entgegengesetzter Leitungstypen anzugeben,
bei dem 'die Richtung des pn-Ubergangs zwischen diesen Gebieten
innerhalb bestimmter Grenzen geregelt werden kann.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass dies dadurch erreicht werden kann, dass zwei nebeneinander
angebrachte aus sachverständige ¥eise in bezug aufeinander angeordnete vergrabene Schichten entgegenge-"·*
setzter Leitungstypen mit auf zweckmässige Weise gewählten
Dotierungsstoffen und Dotierungskonzentrationen verwendet
werden.
Ein Verfahren der eingangs beschriebenen Art ist nach der Erfindung dadurch gekennzeichnet, dass neben der
ersten vergrabenen Schicht durch Einführung eines zweiten Dotierungsstoffes mindestens eine zweite vergrabene Schicht
vom zweiten Leitungstyp erzeugt und durch Diffusion aus der zweiten verg-rabenen Schicht der darüber liegende Teil der
epitaktischen Schicht über seine ganze Dicke in ein zweites
Gebiet vom zweiten Leitungstyp umgewandelt wird, wobei die
erste und die zweite vergrabene Schicht derart nahe beieinander angebracht werden, dass das erste Gebiet und das
zweite Gebiet über nahezu die ganze Dicke der epitaktischen Schicht aneinander grenzen und einen pn-Ubergang bilden.
Durch Anwendung des Verfahrens nach der Erfindung ist -es möglich, durch passende Wahl des gegenseitigen Ab—
30. Standes der vergrabenen Schichten,. der Dotierungsstoffe
der vergrabenen Schichten (also der Diffusionskoeffizienten)
und der Dotierungskonzentrationen die Form und die Richtung des pn-Ubergangs zwischen den beiden durch Diffusion
aus den vergrabenen Schichten erzeugten Gebieten innerhalb
:?ii bos I. i nun te r Gronsseii v.u. beeiii-f Lussen und zu steuern. Mit
Hilfe dieses Verfahrens können Halbleiteranordnungen verschiedener Art hergestellt werden. ■ '
ObgLeich für beide vergrabene Schichten Dotie—
PHN 9738 . '^fI.?- - 10-2-1981
rungsstoffe mit bei einer gleichen Temperatur verschiedenen
Diffusionskoeffizienten gewählt werden können, is t
eine bevorzugte Ausführungsform des Verfahrens nach der
Erfindung dadurch gekennzeichnefc, dass der erste Dofcierungsstoff
und der zweite Dotierungsstoff bei einer bestimmten
Diffusionstemperatur praktisch den gleichen Diffusionskoeffizienten
in der epitaktischen Schicht aufweisexi.
Derartige Dotierungsstoffe sind z.B. Phosphor und Bor (in
Silicium) . Mit Vorteil werden dann ausserdam ers.te und zwei
te vergrabene Schichten mit praktisch der gleichen Oberfl"ä
chendotierungskonzentration (an der Substratoberfläche)
angebracht. In diesem Falle ist der erhaltene pn-übergang zwischen den beiden angrenzenden diffundierten Gebieten
zu der Oberfläche nahezu senkrecht.
In den meisten Fällen wird es bevorzugt, das Verfahren derart durchzuführen, dass der erhaltene pnübergang
zwischen dem ersten und dem zweiten Gebiet in der epitaktischen Schicht zu der Oberfläche nahezu senkrecht
ist. D^es kann, statt durch die Vahl von Dotierungsstoffen
mit demselben Diffusionskoeffizienten und derselben Konzentration,
annähernd auch durch andere geeignet gewählte Kombinationen von Diffusionskoeffizienten und Dotierungskonzentrationen erzielt werden, wobei dann z.B. der Dotierungsstoff
mit dem kleinsten Diffusionskoeffizienten eine
grössere. Dotierungskonzentration erhält.
Wenn die vergrabenen Schichten nicht aneinander grenzen, sollen sie derart nahe beieinander angebracht
werden, dass die genannten ersten und zweiten Gebiete über wenigstens einen Teil der Dicke der epitaktischen Schicht
aneinander grenzen infolge der oufr r«tp»nrl»-in ιμ] M i
führt, dass das erste und das zweite Gebiet über die
Dicke der epitaktischen Schicht aneinander grenzen. Dies' lässt sich am einfachsten dadurch erzielen, dass dafür
gesorgt wi. ί'·<1, dass die beiden Schichten praktisch aneinander
grenzen.
Die Erfindung ist von besonderem Interesse bei einer bevorzugten Ausführungsform, bei der im ersten Gebiet
PHN 9738 >"_8- · 10-2-1981
Source- und Drainzonen vom zweiten Leitungstyp eines ersten
Feldeffekttransistors mit isolierter Steuerelektrode und
im zweiten Gebiet Source- und Drainzonen vom ersten Leilungstyp
eines zweiten zu dem ersten komplementären FeId-'5 effekttransistors mit isolierter Steuerelektrode erzeugt
werden. Die Packungsdichte von Schaltungen mit derartigen
C-MOST-Kombinationen kann durch Anwendung der Erfindung
in erheblichem Masse· erhöht werden. ■ Eine andere wichtige bevorzugte Ausführungsform
ist dadurch gekennzeichnet, dass das Substratgebiet den ersten Leitungstyp aufweist, und dass die zweite vergrabene
Schicht wenigstens einen Teil der ersten vergrabenen Schicht völlig umgibt, so dass durch Diffusion aus der
ersten vergrabenen Schicht ein völlig vom zweiten Gebiet umgebenes erstes Gebiet vom ersten Leitungstyp mit praktisch
Icon» UmL(MU Querschnitt erzeugt wird, das sich von dem SubstraLgebiet
durch die epitaktische Schicht zu der Oberfläche erstreckt und das Kanalgebiet eines pn-Ubergangsfeldeffekttransistors
bildet-, dessen Gate-Gebiet durch das zweite Gebiet gebildet wird, während die Source- und Drain-Elektroden
desselben auf der Oberfläche der epitaktischen Schicht und auf dem Substratgebiet erzeugt "werden.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher
beschrieben..Es zeigen:
Fig. 1 bis 11 schematisch' im Querschnitt in aufeinanderfolgenden
Stufen die Herstellung einer Halbleiteranordnung nach der Erfindung,
Fig! 12 eine Draufsicht auf den Teil der HaIbleiteranordnungι
der in Fig. 11 im Querschnitt längs der Linie XI-Xl. dargestellt ist,
Fig. 13 bis 18 schematisch im Querschnitt in aufeinanderfolgenden
Stufen die Herstellung einer anderen Halbleiteranordnung nach der Erfindung, . Fig. 19 eine Draufsicht auf den Teil der Halbleiteranordnung,
der in Fig. 18 im Querschnitt längs der Linie XVIII-XVIII dargestellt ist,, und
Fig. 20· das Schaltbild der Halbleiteranordnung
PHN 9738 ' £" Q 10-2-1981
nach den Fig. 18 und 19·
Die Figuren sind schematisch und nicht massstäblich
gezeichnet, wobei insbesondere die Abmessungen in der Dickenrichtung der Deutlichkeit halber übertrieben ·
g gross dargesteJ Lt sind. Entsprechende Tolle sind in dt»r
Regel mit denselben Bezugsziffern bezeichnet. In den
Querschnitten sind Halbleiterzonen vom gleichen Leitungstyp
in derselben Richtung schraffiert. In den Draufsichl.cn
nach Fig. 12 und 19 sind die Umrisse von Metallschichten
ig gestrichelt dargestellt.
In Fig. 1 .bis 12 wird die Herstellung einer Halbleiteranordnung
durch Anwendung des Verfahrens nach der • * Erfindung in aufeinanderfolgenden Stufen dargestellt. Es
handelt sich hier um die Herstellung einer Ha-' bleiteran-Ordnung
mit mindestens zwei komplementären Feldef f ekttraii sistoren
mit isolierter Steuerelektrode.
Es wird (siehe Fig. 1 ) von einem einkristallirien halbleitenden Substratgebiet 1, im vorliegenden Beispiel
einer Siliciumscheibe vom p-Leitungstyp, ausgegangen. Wie
nachstehend im Detail beschrieben wird, wird in einen ersten Oberflächenteil des Substratgebietes 1 ein erster
Dotierungsstoff zur Bildung mindestens einer ersten vergrabenen Schicht 2 (siehe Fig. k) von einem ersten (hier
vom n-)Leitungstyp eingeführt. Dann wird (siehe Fig. 5)
^1 25 auf dem Substratgebiet 1 eine epitaktische Schicht 7 angewachsen
und wird durch Diffusion aus der ersten vergrabenen Schicht 2 der darüber liegende Teil der epitaktischen
Schicht 7 über seine ganze Dicke in ein erstes Gebiet 12 vom ersten (n-)Leitungstyp (siehe Fig. 6) mit einer von
dem Substratgebiet 1 zu der Oberfläche abnehmenden Netto-Dotierungskonzentration
umgewandelt.
Nach der Erfindung wird neben der ersten vergrabenen Schicht 2 durch Einführung eines .zweiten Dotierungsstoffes mindestens ( siehe Fig. k) eine zweite vergrabene
Schicht 6 vom zweiten (p-)Leitungstyp gebildet, wonach durch Diffusion aus der zweiten vergrabenen Schicht 6 der
darüber liegende Teil der epitaktischen Schicht 7 über
seine ganze Dicke (siehe Fig. 6) in ein zweites Gebiet
r ■ * " · ■ η ι ι π;/π η
PHN 973Ö ' ^Λφ- 10-2-1981
vom p-Leitungstyp, ebenfalls mit einer von dem Substratgebiet
1 zu der Oberfläche abnehmenden Netto—Dotierungskonzentration,
umgewandelt wird. Dabei werden die erste und die zweite vergrabene Schicht 2 bzw. 6 derart nahe beiein-.ander
angebracht, dass das erste Gebiet 12 und das zweite Gebiet \6 über nahezu die ganze Dicke der epitaktischen
Schicht 7 aneinander grenzen. Dabei bilden sie mitein-■ ander einen quer zu der Oberfl"ä ehe verlaufenden pn-Ubergang
9-Das Verfahren wird nun im Detail beschrieben.
Es wird von einer p-leitenden Siliciumscheibe 1 mit einem spezifischen ¥iderstand von z.B; 25/1·cm ausgegangen.
Eine Oberfläche dieser Scheibe wird durch Implanta-
1 T .' tion von Phosphorionen (Energie 30 keV, Dosis 2.10
.15 Ionen/cm2) mit einer dünnen η-leitenden Schicht 2 (siehe
Fig. i) mit einer Dicke von weniger als 0,1 um versehen.
Durch thermische Oxidation wird die Oberfläche nun mit einer dünnen. Siliciumoxidschicht 3 mit einer Dicke von etwa ■
30 nm versehen. Darauf wird eine Photolackschicht k- angebracht,
in der durch Belichtung und Entwicklung ein Fenster' 5 gebildet wird (siehe Fig. 2). Dann wird die Oberfläche.
mit Borionen bei einer Energie von 150 keV und einer Dosis
13/2
von 3·10 Ionen/cm beschossen. Die Borionen dringen durch die Oxidschicht 3 hindurch, aber werden von der Photolackschicht h zurückgehalten. So wird eine p-leitende Schicht 6 gebildet (siehe Fig. 3)> die an der Oberfläche durch das Vorhandensein der n-Typ-Dotierungskonzentration . der Schicht 2 wenigstens teilweise kompensiert ist.
von 3·10 Ionen/cm beschossen. Die Borionen dringen durch die Oxidschicht 3 hindurch, aber werden von der Photolackschicht h zurückgehalten. So wird eine p-leitende Schicht 6 gebildet (siehe Fig. 3)> die an der Oberfläche durch das Vorhandensein der n-Typ-Dotierungskonzentration . der Schicht 2 wenigstens teilweise kompensiert ist.
Durch Ätzung werden anschliessend innerhalb des Fensters 5 die Oxidschicht 3 und die Schicht 2 entfernt
(siehe Fig. k), wonach die Photolackmaske h entfernt wird.
Danach wird, durch Anwendung allgemein üblicher Techniken
eine 5 um dicke Schicht 7 aus Silicium epitaktisch auf der
■ Oberfläche angewachsen. Die Schicht 7 wird nicht dotiert 3S>
und besteht dadurch aus hochohmigem (p- oder n-leitendem) Silicium. Die Schicht 7 wird durch thermische Oxidation
mit einer etwa 20 nm dicken Schicht 8 aus Siliciumoxid versehen (siehe Fig. 5)·
PHN 9738 &>ή4 - 11-2-1981
Dann wird (siehe Fig. 6) eine Erhitzung bei 12000C während 6 Stunden in Stickstoff durchgeführt.
Während dieser Erhitziing diffundieren die Dotierungssto'f Γ ο
aus den vergrabenen Schichten 2 und 6 durch die ganze Dicke der epitaktischen Schicht 7 in das Substrat hinein,
wobei das n-ieitende Gebiet 12 und das p-leitende Gebiet 16 mit zu der Oberfläche hin abnehmenden Dotierungskonzcmtrationen
erzeugt werden. Der pn-Ubergang 9 zwischen den Gebieten 12 und 16 ist zu der Oberfläche nahezu senkrecht,·
weil die Diffusionskoeffizienten von Bor und Phosphor bei derselben Diffusionstemperatur einander praktisch gleich
sind, während auch die Dotierungskonzentratiönen der vergrabenen Schichten 2 und 6 einander nahezu gleich sind. Die
lateralen Diffusionen aus den Schichten 2 und 6 kompensieren sich also praktisch völlig. Zur Illustrierung ist
in Fig. 6 gestrichelt der Verlauf (91) des pn-Ubergangs
dargestellt, der erhalten werden würde,.wenn nur die vergrabene
Schicht 6 vorhanden wäre (und eine n-leitende epitaktische Schicht angewachsen wäre). Der Effekt der
auftretenden lateralen Diffusion ist deutlich ersichtlich. Im vorliegenden Beispiel werden in den Gebieten
12 und 16 komplementäre Feldeffekttransistoren mit isolierter
Steuerelektrode gebildet.
Anschliessend wird ebenfalls durch Anwendung üblicher Techniken eine Siliciumnitridschicht 11 mit einer
Dicke von etwa 150 nm auf der Oxidschicht 8 niedergeschlagen
(siehe Fig. j), wonach unter Verwendung derselben Maske wie für die Bildung des Fensters 5 eine Photolackmaske 1'?
angebracht wird. Dann werden unter Verwendung der Photolackschicht
13 und.der Schichten 8 und 11 als Maskierung
Borionen 15 (siehe Fig. 7) (mit einer Dosis von 3·10
Ionen /cm und einer Energie von 25 keV) zur Erzeugung
kanalunterbrechender Gebiete 14 mit erhöhter p-Typ-Dotierungskonzentration
implantiert.
Danach wird die Photolackschicht 13 entfernt
und eine thermische Oxidation bei 1100 C während 3 Stunden
durchgeführt, wodurch auf den nicht mit der Nitridschichfc 11 überzogenen Teilen der Oberfläche ein teilweise ver-
PIiN 9738 9^- 4 ti- ■ 11-2-1981
senktes Oxidmuster 17 mit einer Dicke von etwa 1,1 /um erhalten
wird (siehe Fig. 8).
Nun werden die Schichten 11 und 8 weggeätzt,
■ wonach durch thermische Oxidation eine Gate-Oxidschicht
mit einer Dicke" von 70 nm erzeugt wird (siehe Fig. 9). Da
während der Diffusion eine Oxidschicht 8 vorhanden war, wird die' Oberflächendotierung des Gebietes 16 etwas niedriger
als die des Gebietes 12 sein, weil während der Diffusion das Bor sich etwas im Oxid löst, während dagegen der
10- Phosphor in das Silicium eindringt. Dieses Effekt wird durch ■die Gate-Oxidation noch verstärkt, dadurch würde die Oberflächendotierung
des Gebietes 16 einen zu niedrigen Wert für die Schwellwertspannung des n-Kanal-MOS-Transistors
und die Oberflächendotierung des Gebietes 12 eine zu hohe
Schwellwertspannung für den p-Kanal-MOS-Transistor ergeben.
" ' Daher wird zunächst eine geringe Menge an Borionen in die
Oberfläche beider Gebiete implantiert, um den Schwellwert-. spannungen den gewünschten Wert zu geben. Dann wird aus der
Gasphase eine etwa 0,5/um dicke ρolykristaliine Siliciumschicht
19 auf der ganzen Oberfläche niedergeschlagen, wonach diese Schicht I9 mit Phosphor durch Diffusion oder.
Ionenimplantation η-leitend gemacht wird. Anschliessend wild die Schicht I9 durch Ätzen in Muster gebracht.
Auf übliche Weise werden dann durch Implantation
v·" · 25 von Arsenionen die Source- und Drainzonen 22 bzw. 23 des
n-Kanal-Transistors und durch Implantation von Borionen
die Source- und Drainzonen 20 bzw. 21 des p-Kanal-Transis-.
tors erzeugt, wobei die Steuerelektrodenschichten 19 und das Oxidmuster 17 als Maskierung dienen (siehe Fig. 10).
- 30 Die Oberflächenteile, die nicht den betreffenden Ionen
ausgesetzt werden sollen, werden dabei jeweils durch eine nicht-kritische Maske, z.B. eine Photolackmaske, abgedeckt.
Schliesslich wird über das Ganze eine Schicht
aus pyrolytischem SiO2 angebracht, in die Kontaktfenster
geätzt werden (siehe Fig. 1 1). Durch Metallisierung mit z.B. Aluminium und Ätzung werden die Metallschichten ZK,
25 und 26 erhalten, die innerhalb der Kontaktfenster die
•Zonen 20 - 23 und die Steuerelektrode I9 kontaktieren. In
4*4*
Λ**
PHN 9738 1/ίΟ/3- 10-2-1981
der Draufsicht nach Fig. 12 sind in den Kontaktfenstern
diagonale Linien gezeichnet.
Die so erhaltenen komplementären MOS-Tx-ansis to prm
werden voneinander durch einen pn-Ubergang 9 getrennt, de.r
die epitaktische Schicht in einer zu der Oberfläche senkrechten Richtung durchschneidet. Infolge des Fehlens der
bei bekannten Strukturen durch seitliche Diffusion herbeigeführten Ablenkung des pn-Ubergangs wird eine erhebliche
Raumeinsparung erhalten.
Statt eines p-leitenden Substrats könnte auch ein
η-leitendes Substrat verwendet werden. Der η-Kanal-Transistor
würde sich dann in einem inseiförmigen p-leitenden
■ Gebiet 16 befinden, das völlig von η-leitendem Material
umgeben ist.
. 15 Im beschriebenen Ausführungsbeispiel wurden die
vergrabenen Schichten 2 - und 6 dadurch erhalten, dass zunächst über die ganze Oberfläche die Schicht 2 angebracht,
dann in einem Teil der Oberfläche die Schicht· 6 erzeugt "und
danach die von der Schicht 2 eingenommene Oberflächenschicht des Gebietes 6 wegge ä.tzt wurde. Statt dessen
können auch die' Schichten 2 und 6 durch örtliche Diffusion oder Implantation direkt nebeneinander oder in gegenseitiger
Überlappung angebracht werden. Auch können die Schichten 2 und 6 in einem geringen gegenseitigen Abstand
0**· 25 angebracht werden, vorausgesetzt, dass dieser Abstand derart
gering ist, dass bei der Diffusion die ausdiffundierten. Gebiete 12 und 16 aneinander grenzen.
Es sei noch bemerkt, dass die Substratgebiete und 16 beider Feldeffekttransistoren dadurch kontaktiert
sind, dass auf der Rückseite der Halbleiterscheibe eine Metallschicht 28angebracht wird (siehe Fig. 11) und dass
das Gebiet 12 über eine Aussparung in der Source-Zone 20 innerhalb des Kontaktfensters 29 (siehe- Fig. 12) mit der
Zone 20 kurzgeschlossen wird. Bei einem verhältnismässig hochohmigen Substrat, wie es im vorliegenden Falle verwendet
wird, kann es vorteilhaft sein, auch das Gebiet 16 an
der oberen Fläche auf gleiche Weise wie das Gebiet 12 zu kontaktieren.
PHN 9738 }<-4l4 - 10-2-1981
Fig. 13 bis 19 zeigen in aufeinanderfolgenden
Stufen ein Ausführungsbeispiel des Verfahrens nach der Erfindung,
bei dem ein pn-Ubergangsfeldeffekttransistor
(JFKT) Lji Verbindung mit zwei · Feldeffekttransistoren mit
isolierte!' Steuerelektrode hergestellt wird.'
Auf einem η-leitenden Siliciumsubstrat 31 werden
nebeneinander eine hoch dotierte η-leitende Schicht 33A, eine diese Schicht begrenzende und völlig umgebende hochdotierte
p-leitende Schicht 32 und eine die letztere
■10 Schicht völlig begrenzende und umgebende η-leitende Schicht 33B angebracht. Dann wird auf.derselben Oberfläche eine
nicht oder schwach dotierte Siliciumschicht .37- epitaktisch angewachsen, so dass im Querschnitt die Struktur nach
Fig. 13 erhalten wird. Das Anbringen der vergrabenen
Schichten 32 und 33A, B und der epitaktischen Schicht 37
kann z.B. auf.gleiche Weise erfolgen wie im vorhergehenden
Beispiel für die Bildung der Struktur nach Fig. 5 beschrieben wurde.
■ Dann wird, gleich wie bei Fig. 6 des vorhergehenden Beispiels, ein Erhitzungsschritt durchgeführt,
■ bei dem die vergrabenen Schichten 32 und 33-A., B durch die
ganze Dicke der epitaktischen Schicht 37 hindurch zu der
Oberfläche und in das Substrat eindiffundieren und dabei (siehe Fig. \h) pn-Ubergänge 39 bilden, die bei passend
gewählten Dotierungskonzentrationen und Diffusibnskoeffizienten
der für die Erzeugung der vergrabenen Schichten 32" und 33A, B verwendeten Donator- und Akzeptoratome (vorzugsweise
Phosphor und Bor) praktisch zu der Oberfläche senkrecht sind und die η-leitenden Gebiete 133A, B von
dem p-leitenden Gebiet 132 trennen. Das Gebiet 133A weist
.einen praktisch konstanten Querschnitt auf und wird völlig·
von dem Gebiet 132 umgeben, v
Dann wird, wie in Fig. \5 angegeben ist, das
wenigstens teilweise versenkte Oxidmuster h" auf gleiche
Weise wie das Muster 17 des vorhergehenden Beispiels erzeugt.·
Anschliessend wird, ebenfalls auf gleiche ¥eise wie im vorhergehenden Beispiel, ein Muster durch eine dünne
Siliciumoxidschicht 48 von der Siliciumoberfläche getrenn-
-" ; ••-"■-:- . 3Ί 16268
PHN 9738 y*i-'/5"- 1O-2-1981
ter Steuerelektroden k9 aus polykristallinem Silicium erzeugt,
wonach unter Verwendung dieser Steuerelektroden unddes Oxidmusters 47 als Maske durch Implantation von Arsenionen
die hochdotierten η-leitenden Schichten zur Erzeugung der Source- und Drainzonen '40, 41 , k2 und h'J und durch
Implantation von Borionen die hoch .dotierte p-leitende
Schicht hk gebildet werden (siehe Fig. 17). Dabei wird
zur Abdeckung der nicht zu implantierenden Gebiete jeweils eine nichtkritische Maske, z.B. eine Photolackmaske, verwendet.
Die Implantation zur Erzeugung der Zonen kl und hZ
dient zugleich zur Erzeugung einer η -Kontaktschicht auf
/»V dem Gebiet 133A.
Dann wird über das Ganze auf pyrolytischem Wege eine Siliciumoxidschxcht 4 5 niedergeschlagen (siehe Fig. 18)
wonach in diese Schicht k-5 Kontaktfenster geätzt werden und
die Schaltung mit Hilfe von Metallschichten 50, 51 > 52 und
55 kontaktiert wird. Die Umrisse diesel' Metallschichten
sind in der Draufsicht der Fig. 1 9 gestricholl dargestellt,
während die Kontaktfenster mit diagonalen Linien
versehen sind. Gleich wie in Fig. 12 sind auch in Fig. 1.9 die polykristallinen Siliciumschichten kreuzweise schraffiert,
während die Grenzen des Oxidmusters kj durch volle
Linien angedeutet sind. Auf der Rückseite der Silicxumscheibe
wird zur Kontaktierung der Gebiete 31 ι 133A und f^ 25 133B eine Metallschicht 53 aufgedampft; das Gebiet -132 ist
auf der p+-Schicht hk mittels der Metallschicht 52 kontaktiert
.
Die so erhaltene Schaltung ist schematisch in Fig. 20 dargestellt. Diese Schaltung enthält zwei FeIdeffekttransistoren
(61, 6z) mit isolierter Gate-Elekfcrode
und einen pn-Ubergangsf e idelT ekt tranwis toi'
<>O. Dar Uborgangsfeldeffekttransistor
(JFET) 60 wird durch (siehe Fig. 18) die Source- und Drain-Elektroden 5'1 und 53 mxt dem
dazwischen liegenden Kanalgebiet 133Λ gebildet, wobei die Steuerelektrodenzone durch das p-leitende Gebiet 132 gebildet wird. Da die pn-Ubergänge 39 alle zu der Oberfläche
nahezu senkrecht sind, kann durch Anwendung des Verfcihrens
nach der Erfindung ein Kanalgebiet 133A mit sehr kleinem
PHN 9738 I^^^/Ä - - 10-2-1981
und konstantem Querschnitt (z.B. mit einer Breite von
5 um) doch mit .sehr grosser Genauigkeit gebildet werden,
dadurch, dass der Effekt lateraler Diffusion praktisch völlig beseitigt ist.
Die Erfindung beschränkt sich nicht auf die beiden hier beschriebenen Ausfürhungsbeispiele, sondern kann im
Rahmen der Erfindung auf vielerlei ¥eise abgewandelt wer-• lei'i. An erster Stelle können in jedem der beschriebenen
AusiTihrungsbeispie Ie alle Leitungs typen (zugleich) durch
die entgegengesetzte Leitungstypen ersetzt werden. Auch
können andere Halbleitermaterialien als Silicium, z.B. Ger— • manium, III-V-Verbindungen, wie Galliumarsenid, u.dgl.,
verwendet werden'. Statt Steuerelektroden aus polykristalliiiem
SiLicium können auch Steuerelektroden aus Metall An-
15" Wendung finden. Die genannten isolierenden und leitenden
Schichten können auch durch andere Materialien ersetzt werden. Die Anwendung eines wenigstens teilweise versenkten
Oxidinus Lers ist, obgleich In vielen Fällen wünschenswert,
nicht notwendig.
Was die für die Erzeugung der vergrabenen Schichten 2, ö, 32 und 33A, B zu verwendenden DotierungsstolTo
und r-kö-uzentrationen anbelangt: dazu werden wenigstens
in Sil.icium vorzugsweise Phosphor un.d Bor, vor allem wegen ihrer bei allen Temperaturen praktisch gleichen
DIffusionskoeffizienten, angewandt'. Wie oben aber bereits
erwähnt wurde, kann auch bei Silicium mit anderen Donator- und Akzeptoratomen gearbeitet-werden, vorausgesetzt, dass
die verwendeten Dotierungen den Diffusionskoeffizienten
angepas.s t werden. Um den Effekt der lateralen Diffusion mehr oder weniger zu kompensieren, wird dann der Aktivator
mit dem grössten Diffusionskoeffizienten die niedrigste
Dotierungskonzentration aufweisen müssen, und umgekehrt.
Dadurch, dass diese Parameter dem gewünschten.Ergebnis
angepasst werden, können zwischen den durch Diffusion aus
^ den· vergrabeneu n- und p-leitenden Schichten erzeugten
■ · n-. und p-Gebie te in der epit a ktischen Schicht pn-Ubergänge
gebildet werden, deren Orientierung, sich zwischen praktisch senkrecht zu der Oberfläche (bei vollständige!" Korn-
3116263
PHN 9738 1>- Λ-Τ 10-2-I
<>
pensation der lateralen Diffusion) und der bei unkompensierter
einseitiger lateraler Diffusion erhallenen Form ändert. So kann vom Fachmann die gewünschte ".Steuerung"
des pn-Ubergangs innerhalb bestimmter Grenzen' verwirklicht
werden.
Schi Less Lieh soi bemerkt , das« i Tu· «lit» lir/.ouc'iii,",-der
vergrabenen Schichten auch andere Do tierungsverfährun
als Ionenimplantation, z.B. Diffusion aus der Gasphase
oder aus einer dotierten Oxid- oder Glasschicht, abgewandt werden können.
15
20
λ·*, 25
30
35
Claims (1)
- PHN 9738 rf 10-2-19BVPATENTANSPRÜCHE:\j Verfahren zur Herstellung einer Halbleiteranordnung, bei dem von einem einkristallinen halbleitenden Substratgebiet ausgegangen wird, wobei in einen ersten Oberflächenteil des Substratgebietes ein erste Dotierungsstoff zur Erzeugung mindestens einer ersten vergrabenen Schicht vom ersten Leitungstyp eingeführt wird, wonach auf dem Substratgebiet eine epitaktische Schicht angewachsen · und durch Diffusion aus der ersten vergrabenen Schicht der darüber liegende Teil der epitaktischen Schicht über seine ganze Dicke in ein erstes Gebiet vom ersten Leitungstyp umgewandelt wird, dadurch gekennzeichnet, dass neben der ersten vergrabenen Schicht durch Einführung eines zweiten Dotierungsstoffes mindestens eine zweite vergrabene Schicht vom zweiten Leitungstyp erzeugt und durch Diffusion aus der zweiten vergrabenen Schicht der darüber liegende Teil der epitakti.schen Schicht über seine ganze Dicke in ein zweites Gebiet vom zweiten Leitungstyp utngewande 11 wird, wobei die erste und die zweite vergrabene Schicht derart nahe beieinander angebracht werden, dass das erste Gebiet und das zweite Gebiet über nahezu die ganze Dicke der epitaktischen Schicht aneinander grenzen und einen pri-Ubergang bilden.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erst? Dotierungsstoff und der zweite Dotierungsstoff bei jeder Diffusionstemperatur in der epitaktischen Schicht praktisch den gleichen Diffusionskoeffizienten aufweisen.3· Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die erste und die zweite vergrabene Schicht mit.pi-aktisch der gleichen Oberflächenkonzentration angebracht werden.k. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die epitaktische Schicht ausPHN 9738 ' y^^Q" ■ 10-2-1981Silicium besteht, und dass die eine vergrabene Schicht mit Bor und die andere mit Phosphor dotiert wird. 5· Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der pn-übergang zwischen dem ersten und dem zweiten Gebiet in der epitaktischen Schicht zu der Oberfläche praktisch senkrecht ist.6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die beiden vergrabenen Schichten praktisch aneinander grenzend angebracht werden.7· ' Verfahren nach einem der Vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Substratgebiet zunächst über seine ganze Oberfläche mit einer Oberflächen schicht vom ersten Leitungstyp versehen wird, dass dann in einen TeiL der Oberfläche ein Dotierungsstoff zur Erzeugunglü einer· Schicht vom zweiten Leitungstyp mit einer die der Oberflächenschicht vom ersten Leitungstyp überschreitenden Dicke eingeführt wird, und dass innerhalb des genannten Oberflächenteils die Oberflächenschicht vom ersten Leitungst.yp wenigstens im wesentlichen entfernt wird.8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in dem ersten Gebiet Source- und Drainzonen vom zweiten Leitungstyp eines ersten Feldeffekttransistors mit isolierter Steuerelektrode und in dem zweiten Gebiet Source- und Drainzonen vom ersten Leitungstyp eines zweiten zu dem ersten komplementären Feldeffekttransistors, mit isolierter Steuerelektrode angebracht werden.9. Verfahren nach Anspruch 8, bei dem die epitaktische Schicht aus Silicium angewachsen und die erste vergrabene Schicht mit Bor und die zweite vergrabene Schicht mit Phosphor dotiert wird, dadurch gekennzeichnet, dass nach dem Anwachsen die epitaktische Schicht mit einer SiIiciumoxidschicht versehen wird,, dass dann die Diffusion des ershen und des zweiten Gebietes vollendet wird, und dass anschliessend die Schwellwertspannungeri der beiden komplementären Feldeffekttransistoren mit Hilfe einer implantation von Borionen in die Kanalgebiete der beiden . Feldeffekttransistoren auf den gewünschten Wert gebrachtPHN 9738 VT^Ti 10-2-1981werden.10. Verfahren nach einem der Ansprüche 1 bis J, dadurch gekennzeichnet, dass das Sub'stratgeb-iet den ersten · Leitungstyp aufweist, und dass die zweite vergrabene Schicht wenigstens einen Teil der ersten vergrabenen Schicht völlig umgibt, so dass durch Diffusion aus der ersten vergrabenen Schicht ein völlig vom zweiten Gebiet umgebenes erstes Gebiet vom ersten Leitungstyp mit praktisch konstantem Querschnitt gebildet wird, das sich von dem Substratgebiet durch die epitaktischo Schicht hindurch zu der Oberfläche erstreckt und das Kanalgebiet eines pn-Ubergangsfeldeffekttransistors bildet, dessen Gate-Gebiet durch das zweite Gebiet gebildet wird, während die Source- und Drain-Elektroden desselben auf der Oberfläche der epitaktischen Schicht und auf dem Substratgebiet erzeugt werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE8002492,A NL186662C (nl) | 1980-04-29 | 1980-04-29 | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3116268A1 true DE3116268A1 (de) | 1982-05-19 |
| DE3116268C2 DE3116268C2 (de) | 1986-03-20 |
Family
ID=19835227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3116268A Expired DE3116268C2 (de) | 1980-04-29 | 1981-04-24 | Verfahren zur Herstellung einer Halbleiteranordnung |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4466171A (de) |
| JP (1) | JPS571260A (de) |
| AU (1) | AU544817B2 (de) |
| CA (1) | CA1165012A (de) |
| CH (1) | CH655202A5 (de) |
| DE (1) | DE3116268C2 (de) |
| FR (1) | FR2481518A1 (de) |
| GB (1) | GB2075257B (de) |
| IE (1) | IE51323B1 (de) |
| IT (1) | IT1137566B (de) |
| NL (1) | NL186662C (de) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8104862A (nl) * | 1981-10-28 | 1983-05-16 | Philips Nv | Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan. |
| DE3149185A1 (de) * | 1981-12-11 | 1983-06-23 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen |
| JPS5994861A (ja) * | 1982-11-24 | 1984-05-31 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| NL188923C (nl) * | 1983-07-05 | 1992-11-02 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| US4683488A (en) * | 1984-03-29 | 1987-07-28 | Hughes Aircraft Company | Latch-up resistant CMOS structure for VLSI including retrograded wells |
| US4554726A (en) * | 1984-04-17 | 1985-11-26 | At&T Bell Laboratories | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well |
| US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US4677739A (en) * | 1984-11-29 | 1987-07-07 | Texas Instruments Incorporated | High density CMOS integrated circuit manufacturing process |
| US4578128A (en) * | 1984-12-03 | 1986-03-25 | Ncr Corporation | Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants |
| JPH0648716B2 (ja) * | 1985-11-30 | 1994-06-22 | ヤマハ株式会社 | 集積回路装置の製法 |
| EP0248988B1 (de) * | 1986-06-10 | 1990-10-31 | Siemens Aktiengesellschaft | Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen |
| US4743563A (en) * | 1987-05-26 | 1988-05-10 | Motorola, Inc. | Process of controlling surface doping |
| US4728619A (en) * | 1987-06-19 | 1988-03-01 | Motorola, Inc. | Field implant process for CMOS using germanium |
| JPH01161752A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 半導体装置製造方法 |
| US4925806A (en) * | 1988-03-17 | 1990-05-15 | Northern Telecom Limited | Method for making a doped well in a semiconductor substrate |
| US5181094A (en) * | 1988-09-29 | 1993-01-19 | Mitsubishi Denki Kabushiki Kaisha | Complementary semiconductor device having improved device isolating region |
| US5454258A (en) * | 1994-05-09 | 1995-10-03 | Olin Corporation | Broad range moisture analyzer and method |
| US5556796A (en) * | 1995-04-25 | 1996-09-17 | Micrel, Inc. | Self-alignment technique for forming junction isolation and wells |
| JP4677166B2 (ja) * | 2002-06-27 | 2011-04-27 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| US7504156B2 (en) | 2004-04-15 | 2009-03-17 | Avery Dennison Corporation | Dew resistant coatings |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3865654A (en) * | 1972-11-01 | 1975-02-11 | Ibm | Complementary field effect transistor having p doped silicon gates and process for making the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3928091A (en) * | 1971-09-27 | 1975-12-23 | Hitachi Ltd | Method for manufacturing a semiconductor device utilizing selective oxidation |
| US3793088A (en) * | 1972-11-15 | 1974-02-19 | Bell Telephone Labor Inc | Compatible pnp and npn devices in an integrated circuit |
| US4099998A (en) * | 1975-11-03 | 1978-07-11 | General Electric Company | Method of making zener diodes with selectively variable breakdown voltages |
| JPS5286083A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of complimentary isolation gate field effect transistor |
| JPS5370679A (en) * | 1976-12-06 | 1978-06-23 | Nippon Gakki Seizo Kk | Transistor |
| JPS5413779A (en) * | 1977-07-04 | 1979-02-01 | Toshiba Corp | Semiconductor integrated circuit device |
| US4151010A (en) * | 1978-06-30 | 1979-04-24 | International Business Machines Corporation | Forming adjacent impurity regions in a semiconductor by oxide masking |
| US4168997A (en) * | 1978-10-10 | 1979-09-25 | National Semiconductor Corporation | Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer |
| US4373253A (en) * | 1981-04-13 | 1983-02-15 | National Semiconductor Corporation | Integrated CMOS process with JFET |
-
1980
- 1980-04-29 NL NLAANVRAGE8002492,A patent/NL186662C/xx not_active IP Right Cessation
-
1981
- 1981-04-13 GB GB8111623A patent/GB2075257B/en not_active Expired
- 1981-04-23 CA CA000376122A patent/CA1165012A/en not_active Expired
- 1981-04-24 IT IT21369/81A patent/IT1137566B/it active
- 1981-04-24 DE DE3116268A patent/DE3116268C2/de not_active Expired
- 1981-04-24 US US06/257,672 patent/US4466171A/en not_active Expired - Lifetime
- 1981-04-27 FR FR8108317A patent/FR2481518A1/fr active Granted
- 1981-04-27 AU AU69875/81A patent/AU544817B2/en not_active Ceased
- 1981-04-27 IE IE936/81A patent/IE51323B1/en not_active IP Right Cessation
- 1981-04-27 CH CH2735/81A patent/CH655202A5/de not_active IP Right Cessation
- 1981-04-30 JP JP6616481A patent/JPS571260A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3865654A (en) * | 1972-11-01 | 1975-02-11 | Ibm | Complementary field effect transistor having p doped silicon gates and process for making the same |
Non-Patent Citations (2)
| Title |
|---|
| US-Z: "IBM TDB", Bd. 16, No. 6, Nov.1973, S. 1702/1703 * |
| US-Z: IEEE Int.Solid-State Circ. Conf., Dig.Techn. Papers, 1980, S. 56/57 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1165012A (en) | 1984-04-03 |
| JPS571260A (en) | 1982-01-06 |
| IE51323B1 (en) | 1986-12-10 |
| AU6987581A (en) | 1981-11-05 |
| IT8121369A0 (it) | 1981-04-24 |
| GB2075257A (en) | 1981-11-11 |
| FR2481518B1 (de) | 1984-11-09 |
| NL8002492A (nl) | 1981-12-01 |
| AU544817B2 (en) | 1985-06-13 |
| IT1137566B (it) | 1986-09-10 |
| US4466171A (en) | 1984-08-21 |
| NL186662C (nl) | 1992-03-16 |
| CH655202A5 (de) | 1986-03-27 |
| FR2481518A1 (fr) | 1981-10-30 |
| IT8121369A1 (it) | 1982-10-24 |
| DE3116268C2 (de) | 1986-03-20 |
| IE810936L (en) | 1981-10-29 |
| NL186662B (nl) | 1990-08-16 |
| GB2075257B (en) | 1984-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3116268A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE2745857C2 (de) | ||
| DE3500528C2 (de) | Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren | |
| DE3688929T2 (de) | Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation. | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE2916364C2 (de) | ||
| DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
| DE3043913A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
| DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
| DE2242026A1 (de) | Mis-feldeffekttransistor | |
| EP0001586A1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
| DE2223699A1 (de) | Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung | |
| DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE1564735A1 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE2943435A1 (de) | Halbleiterelement und verfahren zu dessen herstellung | |
| DE3850219T2 (de) | Herstellungsverfahren eines integrierten Infrarot-Photodetektors. | |
| DE2133976B2 (de) | Monolithisch integrierte Halbleiteranordnung | |
| DE1564524B2 (de) | ||
| DE1803028A1 (de) | Feldeffekttransistor und Verfahren zum Herstellen des Transistors | |
| DE2833068A1 (de) | Integrierte halbleitervorrichtung | |
| DE2533460A1 (de) | Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren | |
| DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
| 8339 | Ceased/non-payment of the annual fee |