DE3931381A1

DE3931381A1 - Halbleiterschichtaufbau mit vergrabener verdrahtungsebene, verfahren fuer dessen herstellung und anwendung der vergrabenen verdrahtungsebene als vergrabene zellplatte fuer drams

Info

Publication number: DE3931381A1
Application number: DE3931381A
Authority: DE
Inventors: Ralf Dipl Phys Burmester; Josef Dr Ing Winnerl; Carlos Dr Rer Nat Mazure
Original assignee: Siemens AG; Siemens Corp
Current assignee: Siemens AG; Siemens Corp
Priority date: 1989-09-20
Filing date: 1989-09-20
Publication date: 1991-03-28

Description

Die Erfindung betrifft einen Schaltungselemente in drei dimensionaler Anordnung enthaltenden Halbleiterschichtaufbau sowie ein Verfahren zu dessen Herstellung.

Mit fortschreitender Komplexität und Integration von in Halb leitersubstraten integrierten Schaltungsanordnungen wächst das Bedürfnis, Schaltungselemente untereinander elektrisch zu ver binden, die nicht direkt benachbart sind. Diese Verbindung wird meist durch eine strukturierte, leitfähige Schicht, z. B. aus Polysilizium, realisiert.

Beispielsweise werden in DRAM-Speicherkonzepten mit Trench zellen die Gegenelektroden der in Gräben (= Trench) angeordneten Kondensatoren miteinander verbunden und auf ein definiertes Potential gelegt. Diese Verbindung der Gegenelektroden wird Zellplatte genannt. Die Zellplatte wird in vielen bekannten DRAM-Konzepten als erste strukturierte Polysiliziumebene über die Zellen geführt. Die Zellplatte wird in diesem Fall vor der Wortleitung und den MOS-Transistoren erzeugt. Sie schirmt da her die Source/Drain-Implantation ab. Außerdem sind im Bereich der Zellplatte Bitleitungskontakte unmöglich. Dadurch sind Designeinschränkungen für die Lage der Auswahltransistoren und der Bitleitungskontakte gegeben.

Des weiteren trägt eine zusätzliche leitfähige strukturierte Schicht zur Verbindung von Schaltungselementen an der Ober fläche des Substrats mit ihrer Stufenhöhe zu einer Verschärfung der Topographie bei, was dem Bestreben nach weiterer Strukturver kleinerung entgegenläuft. Im Beispiel der DRAM-Speicherkonzepte führt die Zellplatte in Form einer strukturierten Polysilizium schicht mit ihrer Stufenhöhe zu einer Verschärfung der Topo graphie, bevor die Wortleitung und die MOS-Transistoren er zeugt werden. Das schränkt die Skalierbarkeit erheblich ein.

Aus Kenney et al, Symp. on VLSI Techn. 1988, San Diego, S. 25 f, ist ein DRAM-Konzept bekannt, bei dem der Speicherkonden sator zwischen dem Substrat und einer Polysiliziumschicht im Graben liegt. Das gesamte Substrat stellt dabei die Gegen elektrode und auch gleichzeitig die Zellplatte dar. Damit ist die Spannung an der Zellplatte immer gleich der Substrat spannung. Es ist jedoch mitunter wünschenswert, an die Zell platte eine eigene Vorspannung anzulegen, um die maximale Feld stärke über dem Speicherdielektrikum zu reduzieren.

Aus Kaga et al, IEDM 1987, Washington, S. 332 ff., ist ein DRAM-Konzept bekannt, bei dem der Speicherkondensator zwischen zwei Polysiliziumschichten in einem Graben liegt. Dabei stellt die innere Schicht den Speicherknoten und die äußere Schicht die Gegenelektrode dar. Durch Ausdiffusion aus der äußeren Polysiliziumschicht an den Trenchböden wird ein Diffusionsge biet erzeugt. Die aus den einzelnen Gräben ausdiffundierten Gebiete berühren sich und bilden so eine zusammenhängende, netzartige Verbindungsschicht, die die Zellplatte darstellt. Damit es zur Berührung bzw. Verbindung der aus den einzelnen Gräben ausdiffundierten Gebiete kommt, müssen die Gräbenan ordnung und die Ausdiffusion aneinander angepaßt werden.

Ein weiterer Nachteil dieses Konzeptes ist, daß eine hohe Temperaturbelastung von über 1000°C nach der Erzeugung der CMOS-Wannen und der Feldisolation notwendig ist. Sonst kann bei der Ausdiffusion aus den einzelnen Gräben eine ausreichende Dotierstoffkonzentration und damit eine ausreichend leitfähige Verbindung zwischen den Gegenelektroden nicht erreicht werden. Diese Temperaturbelastung führt zu einem D.t-Produkt, das die Wannen- und Feldprofile ungünstig beeinflußt.

Da die Dotierstoffzufuhr für die Ausdiffusion aus den Gräben über die äußere Polysiliziumebene im Graben folgt, ist die erreichbare Dotierung in den Ausdiffusionsgebieten begrenzt.

Im Vergleich zu einer strukturierten Polysiliziumebene als Ver bindung der Gegenelektroden werden deshalb nur vergleichsweise hohe Schichtwiderstände (einige Kiloohm pro Square im Vergleich zu kleiner 100 Ohm pro Square) erzielt.

Die Dotierstoffverarmung der Gegenelektrode bei der Aus diffusion führt zur Ausbildung von Verarmungszonen und re duziert damit die maximale MOS-Kapazität. Bei tiefen Gräben mit geringem Querschnitt muß die äußere Polysiliziumebene wegen des ungünstigen Aspektverhältnisses durch Abscheidung von dotiertem Polysilizium erfolgen. In diesem Fall ist die zur Verfügung stehende Dotierstoffmenge begrenzt, so daß der Effekt der Verarmung durch Ausdiffusion entsprechend verstärkt auftritt.

Die Zuführung der Substratspannung an die Auswahltransistoren, die nicht in Verbindung mit den Gegenelektroden stehen, wird durch das vergrabene Diffusionsgebiet eingeschnürt.

Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiter schichtaufbau anzugeben, in dem Schaltelemente miteinander verbunden sind, ohne daß an der Oberfläche eine eigene strukturierte Verdrahtungsebene benötigt wird und ohne die Zu führung der Substratspannung zu nichtangeschlossenen Schalt elementen einzuschnüren. Gemäß der der Erfindung zugrunde liegenden Aufgabe soll die Verbindung der Schaltelemente von außen kontaktierbar und an eine von der Substratspannung unab hängige Spannung anlegbar sein. Weiterhin ist es Aufgabe, ein Herstellverfahren für einen solchen Halbleiterschichtaufbau anzugeben.

Die Aufgabe wird erfindungsgemäß gelöst durch einen Schaltungs elemente in dreidimensionaler Anordnung enthaltenden Halbleiter schichtaufbau mit folgenden Merkmalen:

a) es ist ein Substrat aus einem Halbleitermaterial von einem ersten Leitfähigkeitstyp vorgesehen,
b) in dem Substrat ist eine leitfähige, vom Substrat isolierte, erste vergrabene Verdrahtungsebene angeordnet,
c) die erste vergrabene Verdrahtungsebene steht mit mehreren Schaltelementen in elektrischer Verbindung, die über die vergrabene Verdrahtungsebene untereinander verbunden sind,
d) es ist eine leitfähige, zweite vergrabene Verdrahtungsebene vorgesehen, die elektrisch mit dem Substrat verbunden ist und die zwischen denjenigen Schaltelementen, die nicht direkt mit der ersten vergrabenen Schicht in Ver bindung stehen, und der ersten vergrabenen Verdrahtungs ebene angeordnet ist.

Die Aufgabe wird weiterhin gelöst durch ein Herstellverfahren für einen Halbleiterschichtaufbau mit mindestens einer ersten vergrabenen Verdrahtungsebene zur Verbindung von im Halb leiterschichtaufbau enthaltenen Schaltelementen unterhalb der Oberfläche mit folgenden Merkmalen:

a) in einem Substrat von einem ersten Leitfähigkeitstyp wird die erste vergrabene Verdrahtungsebene durch Implantation von Ionen in einem zweiten Leitfähigkeitstyp erzeugt, der entgegengesetzt leitfähig zum ersten Leitfähigkeitstyp ist,
b) die erste vergrabene Verdrahtungsebene wird in einem Bereich erzeugt, der den Bereich der zu kontaktierenden Schalt elemente sicher überlappt,
c) auf das Substrat wird eine epitaktische Schicht vom ersten Leitfähigkeitstyp aufgewachsen,
d) in die epitaktische Schicht werden Gräben geätzt, die bis in die erste Verdrahtungsebene hineinreichen und die mit weiteren Schichten aufgefüllt werden,
e) in dem dem Substrat abgewandten Bereich der epitaktischen Schicht werden Schaltelemente erzeugt,
f) die Dotierstoffkonzentration der ersten vergrabenen Ver drahtungsebene wird so eingestellt, daß der Übergang zwischen dem Substrat und der ersten vergrabenen Verdrahtungsebene sicher sperrt.

Durch die Verbindung der zu kontaktierenden Schaltelemente über eine vom Substrat isolierte, vergrabene Verdrahtungsebene, die unterhalb der zu kontaktierenden Schaltelemente und unter halb anderer im Halbleiterschichtaufbau vorhandener Schalt elemente angeordnet ist, werden keine zusätzlichen Stufen an der Oberfläche des Halbleiterschichtaufbaus erzeugt. Die Ver bindung der Schaltelemente trägt daher nicht zur Verschärfung der Topographie bei.

Da zwischen der ersten vergrabenen Verdrahtungsebene und der Substratoberfläche, in der auch Schaltungselemente wie z. B. bei DRAM Auswahltransistoren angeordnet sind, die nicht mit der ersten vergrabenen Verdrahtungsebene in Verbindung stehen, ist eine zweite vergrabene Verdrahtungsebene angeordnet. Diese zweite vergrabene Verdrahtungsebene ist elektrisch mit dem Substrat verbunden. Dadurch ist sichergestellt, daß Schaltungs elemente, die nicht mit der ersten vergrabenen Verdrahtungs ebene in Kontakt stehen, wie z. B. bei DRAM Auswahltransistoren und die zwischen Schaltungselementen angeordnet sind, die mit der ersten vergrabenen Verdrahtungsebene in Verbindung stehen, wie z. B. bei DRAM-Speicherkondensatoren, eine niederohmige Zuführung der Substratspannung haben.

Es liegt im Rahmen der Erfindung, die erste vergrabene Ver drahtungsebene aus Halbleitermaterial vorzusehen, das vom ent gegengesetzten Leitfähigkeitstyp wie das Substrat ist. Die Dotierung der ersten vergrabenen Verdrahtungsebene muß dann so hoch sein, daß der Übergang zwischen dem Substrat und der ersten vergrabenen Verdrahtungsebene sicher sperrt.

Es liegt im Rahmen der Erfindung die zweite Verdrahtungsebene als hochdotierte Schicht im Substrat vorzusehen. Die erste vergrabene Verdrahtungsebene kann erfindungsgemäß hergestellt werden durch Implantation einer entsprechenden Ionensorte in ein entgegengesetzt dotiertes Substrat. Die Größe der ersten vergrabenen Verdrahtungsebene muß dabei so gewählt werden, daß die später herzustellenden Schaltelemente, die über die erste Verdrahtungsebene miteinander verbunden werden sollen, flächen mäßig über der ersten vergrabenen Verdrahtungsebene angeordnet werden können.

Nach der Implantation der ersten vergrabenen Verdrahtungsebene wird diese dadurch vergraben, daß eine epitaktische Schicht vom Leitfähigkeitstyp des Substrats darauf abgeschieden wird. Durch eine Epitaxie in drei Schritten kann dabei die zweite vergrabene Verdrahtungsebene hergestellt werden. Dazu wird die Dotierung im zweiten Schritt entsprechend erhöht.

Bei der Herstellung der ersten vergrabenen Verdrahtungsebene durch Implantation ist die Dotierstoffkonzentration frei wählbar. Vorteilhafterweise wird die Dotierstoffkonzentration entsprechend dem Sättigungswert eingestellt, damit eine möglichst gute Isolation der ersten vergrabenen Verdrahtungs ebene zum umgebenden Substrat gewährleistet ist.

Es liegt im Rahmen der Erfindung, die Verbindung zwischen den Schaltelementen und der ersten Verdrahtungsebene durch mit leitfähigem Material aufgefüllte Gräben zu realisieren. Diese Gräben reichen bis in die erste Verdrahtungsebene hinein.

Es liegt im Rahmen der Erfindung, daß der Halbleiterschicht aufbau DRAM-Speicherzellen mit in Gräben angeordneten Speicher kondensatoren enthält. Die Gegenelektroden der Speicherkonden satoren sind mit der ersten Verdrahtungsebene dadurch ver bunden, daß die Gräben bis in die erste Verdrahtungsebene hin einreichen. Die Auswahltransistoren sind oberhalb der zweiten Verdrahtungsebene angeordnet. Die erste Verdrahtungsebene, die in ihrer Größe der Größe des Zellenfeldes entspricht und unter halb desselben angeordnet ist, bildet hier die Zellplatte. Da in einer solchen DRAM-Speicherzellenanordnung die Gräben für die Speicherkondensatoren sowieso geätzt werden ist die Verbindung der ersten vergrabenen Verdrahtungsebene besonders einfach. Es muß lediglich die Höhe der die erste vergrabene Verdrahtungsebene bedeckenden Schicht an die Tiefe der Gräben angepaßt werden. Durch die Verwendung der vergrabenen Zellplatte wird die Geo metrie des Zellenfeldes unabhängig von der Zellplatte. Diese Anordnung kann daher verkleinert werden, ohne daß die Zell platte eine Einschränkung dabei darstellen würde.

Durch die Dotierung der ersten vergrabenen Verdrahtungsebene bis zum Sättigungswert sind niedrige Schichtwiderstände kleiner 100 Ohm pro Square realisierbar.

Es liegt im Rahmen der Erfindung, Kontaktgräben vorzusehen, über die die erste vergrabene Verdrahtungsebene von der Ober fläche her kontaktierbar ist. Solche Kontaktgräben sind mit leitfähigem Material gefüllt und gegen das Substrat isoliert. An der ersten vergrabenen Verdrahtungsebene kann über diese Kontaktgräben eine Spannung angelegt werden, die dem jeweiligen Anwendungsfall angepaßt ist. Die angelegte Spannung ist voll kommen unabhängig von irgendwelchen anderen Größen wie z. B. der Substratspannung.

Es ist vorteilhaft, mehrere Kontaktgräben für die erste ver grabene Verdrahtungsebene vorzusehen, um die Einkopplung von Störungen oder Störungen infolge ungleichmäßiger Ladungsver teilung zu vermeiden.

Im Fall eines Halbleiterschichtaufbaus, der DRAM-Speicherzellen enthält, ist es günstig, als Kontaktgraben dieselbe Anordnung zu verwenden, die die in Gräben angeordneten Speicherkonden satoren darstellt. Dadurch können die Kontaktgräben parallel mit den Speicherkondensatoren hergestellt werden und der zu sätzliche Prozeßaufwand für die Kontaktierung der ersten ver grabenen Verdrahtungsebene beschränkt sich auf eine geeignete Kontaktlochätzung.

Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und der Figuren näher erläutert.

Fig. 1 zeigt einen Ausschnitt aus einem Halbleiterschichtaufbau mit einer ersten und einer zweiten vergrabenen Verdrahtungs ebene.

Fig. 2 bis Fig. 5 zeigen ein Ausführungsbeispiel des Her stellverfahrens.

Fig. 6 bis Fig. 7 zeigen ein weiteres Ausführungsbeispiel für das Herstellverfahren.

In Fig. 1 ist ein Halbleiterschichtaufbau dargestellt, der vergrabene Verdrahtungsebenen gemäß der Erfindung enthält.

Es ist ein Substrat 10 aus z. B. Silizium von einem ersten Leitfähigkeitstyp dargestellt. Der erste Leitfähigkeitstyp ist z. B. p-leitend. Das Substrat 10 ist zusammengesetzt aus einem Substratsockel 101, einer ersten Epitaxieschicht 102, einer zweiten Epitaxieschicht 103 und einer dritten Epitaxie schicht 104. Die Dotierung des Substratsockels 101 beträgt z. B. 10¹⁶ cm^-3, das entspricht einer Leitfähigkeit von 1 bis 10 Ohm × cm. Die Dotierung der ersten Epitaxieschicht 102 und der dritten Epitaxieschicht 104 ist die gleiche wie die des Substratsockels 101. Die zweite Epitaxieschicht 103 ist höher dotiert als der Substratsockel 101. Sie ist mindestens mit 10¹⁹ cm^-3 Bor dotiert. Der Widerstand ist dann kleiner 0,01 Ohm × cm.

In dem Substrat 10 ist eine erste vergrabene Verdrahtungsebene 11 angeordnet. Die vergrabene Verdrahtungsebene 11 ist an der Grenzfläche von Substratsockel 101 und erster Epitaxieschicht 102 angeordnet. Sie ist von einem zweiten Leitfähigkeitstyp, der entgegengesetzt leitend zum ersten Leitfähigkeitstyp ist, z. B. n-dotiert. Die erste vergrabene Verdrahtungsebene 11 wird durch Implantation in den Substratsockel 101 vor dem Auf bringen der Epitaxieschichten 102, 103, 104 hergestellt. Die erste vergrabene Verdrahtungsebene 11 wird z.B. durch Implantation von Antimon, Arsen oder Phosphor mit einer Dosis von mehr als 10¹⁵ cm^-2 hergestellt. Dadurch ergibt sich ein Schichtwiderstand der ersten vergrabenen Verdrahtungsebene 11 von weniger als 100 Ohm pro Square.

In dem Substrat 10 sind Gräben 12 angeordnet. Die Gräben 12 verlaufen senkrecht zur Schichtenfolge und sind mit der ersten vergrabenen Verdrahtungsebene 11 verbunden. Die Innenwände der Gräben 12 sind mit einer Isolationsschicht 1021 bedeckt. Die Isolationsschicht 1021 besteht z. B. aus Siliziumoxid und weist eine Dicke von etwa 50 nm auf. Auf der Isolations schicht 1021 ist eine erste Polysiliziumschicht 1022 ange ordnet. Auf der ersten Polysiliziumschicht 1022 ist ein Dielektrikum 1023 angeordnet. Das Dielektrikum 1023 besteht z. B. aus einer Schichtkombination aus Siliziumoxid, Silizium nitrid, Siliziumoxid, einer sog. ONO-Schicht. Die erste Poly siliziumschicht 1022 ist vollständig von der ersten vergrabenen Verdrahtungsebene 11 isoliert: An der Außenwand des Grabens 12 und am Boden des Grabens 12 ist sie von der Isolationsschicht 1021 bedeckt, an der der Außenwand des Grabens 12 abgewandten Seite ist sie von dem Dielektrikum 1023 bedeckt. Innerhalb des Dielektrikums 1023 sind die Gräben mit einer zweiten Poly siliziumschicht 1024 ausgefüllt. Die zweite Polysiliziumschicht 1024 steht mit der ersten vergrabenen Verdrahtungsebene 11 in Kontakt.

Die erste Polysiliziumschicht 1022 und die zweite Poly siliziumschicht 1024 sind wie die erste vergrabene Verdrahtungs ebene 11 vom zweiten Leitfähigkeitstyp dotiert. Sie weisen eine Dotierung von 10¹⁹ bis 10²⁰ cm^-3 auf.

Die dritte Epitaxieschicht 104 stellt das eigentliche Substrat für Schaltelemente dar. In der dritten Epitaxieschicht 104 sind z. B. n-dotierte Wannen 13 zur Aufnahme von p-Kanal transistoren angeordnet. Es sind in der dritten Epitaxieschicht 104 ferner Gebiete 14 mit erhöhter p-Dotierung zur Aufnahme von n-Kanaltransistoren angeordnet. Die Transistoren sind an der Ober fläche der dritten Epitaxieschicht 104 durch Feldoxidbereiche 15 voneinander isoliert.

Die beschriebene Füllung der Gräben 12 ist als Speicherkonden sator für eine DRAM-Speicherzelle geeignet. Es sind Auswahl transistoren 16 vorgesehen, die jeweils mit einem ersten An schlußgebiet 161 mit der ersten Polysiliziumschicht 1022 eines Speicherkondensators 12a verbunden sind. Durch Wortleitungen 17 gesteuert werden über die Auswahltransistoren 16 und Bit leitungen 18 Informationen in die Speicherkondensatoren 12a geschrieben bzw. aus ihnen gelesen.

Es sind Metallisierungen 19 vorgesehen, die an der Oberfläche einer den Halbleiterschichtaufbau abdeckenden Passivierungs schicht 20 angeordnet sind und die eine Verbindung zur zweiten Polysiliziumschicht 1024 von Kontaktgräben 12b herstellen. Über diese Metallisierungen 19 wird eine vorbestimmte Spannung an die erste vergrabene Verdrahtungsebene 11 angelegt. In dem Beispiel eines DRAM-Speichers bildet die erste vergrabene Ver drahtungsebene 11 die Zellplatte. Die erste Polysiliziumschicht 1022 der Speicherkondensatoren 12a bildet den Speicherknoten. Die zweite Polysiliziumschicht 1024 der Speicherkondensatoren 12a bildet die Gegenelektrode, die mit der Zellplatte ver bunden ist. Über die Metallisierungen 19 und die Kontaktgräben 12b wird eine vorgegebene Spannung an die Gegenelektroden der Speicherkondensatoren 12a angelegt. Zur Reduzierung des Zu leitungswiderstandes können mehrere Kontaktgräben 12b vor gesehen werden.

Mit den Schnittzeichen S in der Fig. 1 wird angedeutet, daß der Halbleiterschichtaufbau in lateraler Richtung weiter aus gedehnt ist. Es sind weitere Auswahltransistoren 16, Speicher kondensatoren 12a und Kontaktgräben 12b vorgesehen, die identisch mit den hier beispielhaft gezeigten aufgebaut sind. Der Übersichtlichkeit halber wurde in der Zeichnung auf ihre Darstellung verzichtet.

Die zweite Epitaxieschicht 103 bildet eine zweite vergrabene Verdrahtungsebene. Sie verbessert die Leitfähigkeit des Substrats 10 und ermöglicht eine niederohmige Zuführung der Substratspannung an die Auswahltransistoren 16. Ferner ver bessert sie in der CMOS-Peripherie die Latch-up-Festigkeit.

Anhand der Fig. 2 bis 5 wird im folgenden ein Herstellver fahren beschrieben für eine erste und zweite vergrabene Ver drahtungsebene und einen mit der ersten Verdrahtungsebene in Verbindung stehenden, einen Speicherkondensator enthaltenden Graben.

Die in Fig. 2 dargestellte Struktur entsteht durch folgende Schritte: Auf einem Substrat 21 von einem ersten Leitfähigkeits typ wird mit einer Phototechnik die räumliche Ausdehnung für eine erste vergrabene Verdrahtungsebene definiert. Das Substrat 21 besteht z. B. aus p-dotierten Silizium. Die Dotierstoffkonzentration ist z. B. so eingestellt, daß der Widerstand des Substrat 21 1 bis 10 Ohm × cm beträgt. Das Substrat 21 ist 100-orientiert.

Die räumliche Ausdehnung der ersten vergrabenen Verdrahtungs ebene 22 wird so definiert, daß die erste vergrabene Ver drahtungsebene 22 durchgehend den Bereich abdeckt, oberhalb dem Schaltungselemente vorgesehen sind. Sind als Schaltungs elemente z. B. Speicherzellen mit in Gräben angeordneten Kondensatoren vorgesehen, bildet die erste vergrabene Ver drahtungsebene 22 die Zellplatte die den gesamten Zellenfeld bereich überlappen muß.

Die erste vergrabene Verdrahtungsebene 22 wird durch Implantation von Ionen eines zweiten Leitfähigkeitstyps er zeugt. Der zweite Leitfähigkeitstyp ist entgegengesetzt leit fähig zum ersten Leitfähigkeitstyp. Im Beispiel des p-dotierten Substrat 21 erfolgt die Implantation mit n-dotierenden Ionen. Die Implantation erfolgt mit einer Dosis von mindestens 10¹⁵ cm^-2 Antimon, Arsen oder Phosphor. Besonders günstig ist es, die Implantationsdosis so hoch zu wählen, daß eine Sättigungs dotierung erzielt wird. Der angestrebte Schichtwiderstand der ersten vergrabenen Verdrahtungsebene 22 soll kleiner als 100 Ohm pro Square sein. Damit entspricht der Schichtwiderstand der ersten vergrabenen Verdrahtungsebene 22 demjenigen einer zusätzlichen strukturierten Polysiliziumverbindungsebene (die gemäß der Erfindung vermieden werden soll).

Nach Ablösen des Lackes wird die erste vergrabene Verdrahtungs ebene 22 aktiviert und eingetrieben. Die Tiefenausdehnung der ersten vergrabenen Verdrahtungsebene sollte ca. 2 µm betragen. Die Dicke der ersten vergrabenen Verdrahtungsebene 22 muß ausreichend sein, um trotz Schwankungen der Grabentiefe einen sicheren Kontakt aller Gräben zur ersten vergrabenen Ver drahtungsebene zu gewährleisten.

Es folgt die epitaktische Abscheidung einer ersten Epitaxie schicht 23. Die erste Epitaxieschicht ist vom ersten Leit fähigkeitstyp wie das Substrat 21. Die Dotierstoffkonzentration in der ersten Epitaxieschicht 23 entspricht derjenigen im Substrat 21. Die Dotierung und Dicke der ersten Epitaxie schicht 23 werden so gewählt, daß eine ausreichende Dioden durchbruchspannung und ein gutes Sperrverhalten gewährleistet sind. Mit einer Dotierstoffkonzentration von etwa 10¹⁶ cm^-3 wird eine Diodendurchbruchsspannung von 10 Volt erzielt. Die Dicke beträgt z. B. 1 µm.

Auf die erste Epitaxieschicht 23 wird eine zweite Epitaxie schicht 24 abgeschieden. Die zweite Epitaxieschicht ist vom ersten Leitfähigkeitstyp wie das Substrat 21. Die zweite Epitaxieschicht weist eine höhere Dotierung als das Substrat 21 auf. Der Widerstand der zweiten Epitaxieschicht soll kleiner als 0,01 Ohm × cm sein. Entsprechend beträgt die Dotierstoff konzentration mindestens 10¹⁹ cm^-3. Ihre Dicke beträgt z. B. 1 µm. Die zweite Epitaxieschicht 24 dient als zweite ver grabene Verdrahtungsebene. Sie soll die Leitfähigkeit des Substrat erhöhen und eine niederohmige Zuführung der Substrat spannung an Schaltungselemente, die nicht mit der ersten ver grabenen Verdrahtungsebene 22 in Kontakt stehen, gewährleisten. Die notwendige Leitfähigkeit hängt dabei von den erwarteten Substratströmen und der Größe der ersten vergrabenen Ver drahtungsebene 22 ab. Die zweite Epitaxieschicht 24 ist durch die erste Epitaxieschicht 23 sicher von der ersten vergrabenen Verdrahtungsebene 22 getrennt.

Es folgt die epitaktische Abscheidung einer dritten Epitaxie schicht 25 auf der zweiten Epitaxieschicht 24. Die dritte Epitaxieschicht 25 stellt das eigentliche Substrat dar, in dem die Schaltelemente erzeugt werden. Die dritte Epitaxieschicht 25 ist wie das Substrat 21 vom ersten Leitfähigkeitstyp und weist eine Dotierstoffkonzentration von etwa 10¹⁶ cm^-3 auf. In der dritten Epitaxieschicht 25, die beispielsweise p- dotiert ist, werden z. B. n-Kanaltransistoren hergestellt.

Bei CMOS-Pheripherie ist die Dicke dieser Epitaxieschicht der Tiefe der n-Wannen anzupassen. Die Schichtdicke beträgt z. B. 2 µm.

Nach einer Phototechnik folgt die Grabenätzung (s. Fig. 3). Es wird ein Graben 26 senkrecht zur Schichtenfolge erzeugt, der so tief ist, daß er bis in die ersten vergrabene Ver drahtungsebene 22 hineinreicht. Die Flanken und der Boden des Grabens 26 werden mit einer Isolationsschicht 27 bedeckt. Die Isolationsschicht 27 besteht z. B. aus Siliziumoxid. Auf die Isolationsschicht 27 wird eine erste Polysiliziumschicht 28 aufgebracht. Die erste Polysiliziumschicht 28 ist vom zweiten Leitfähigkeitstyp, z. B. n-dotiert. Die erste Polysilizium schicht 28 wird z.B. durch chemische Abscheidung aus der Gasphase (CVD) und anschließende Dotierung hergestellt.

Es folgt eine Polysilizium-Spacerätzung (s. Fig. 4). Dabei wird die erste Polysiliziumschicht 28 am Boden des Grabens 26 weggeätzt, so daß nur erste Polysilizium-Spacer 28a stehen bleiben. Der Bereich der Isolationsschicht 27, der nicht von den ersten Polysilizium-Spacern 28a bedeckt ist, wird im folgenden Schritt weggeätzt. Damit ist am Boden des Grabens 26 die Oberfläche der ersten vergrabenen Verdrahtungsebene 22 freigelegt. Es folgt die Erzeugung eines Dielektrikums 29. Das Dielektrikum 29 ist z. B. als Mehrfachschicht bestehend aus Siliziumoxid, Siliziumnitrid, Siliziumoxid, realisiert.

Auf dem Dielektrikum 29 wird eine zweite Polysiliziumschicht 210 erzeugt. Die zweite Polysiliziumschicht 210 ist vom zweiten Leitfähigkeitstyp. Sie wird zum Schutz des Dielektrikums 29 bei nachfolgenden Ätzungen verwendet. Wird bei nachfolgenden Ätzungen keine Schädigung des Dielektrikums 29 befürchtet, kann auf die zweite Polysiliziumschicht 210 verzichtet werden.

Es folgt eine weitere Polysilizium-Spacerätzung (s. Fig. 5). Dabei werden zweite Polysilizium-Spacer 210a erzeugt. Im nächsten Schritt wird der von den zweiten Polysilizium-Spacern 210a nicht bedeckte Bereich des Dielektrikums 29 weggeätzt.

Dadurch wird wiederum die Oberfläche der ersten Verdrahtungs ebene 22 freigelegt. Es folgt die Auffüllung des freien Be reichs des Grabens 26 mit einer Polysiliziumfüllung 211. Die Polysiliziumfüllung 211 ist vom zweiten Leitfähigkeitstyp. Die Dotierstoffkonzentration ist genauso hoch wie diejenige der ersten vergrabenen Verdrahtungsebene 22. Durch einen Temperschritt erfolgt die Kontaktierung der ersten vergrabenen Verdrahtungsebene 22 mit der Polysiliziumfüllung 211. Die ersten Polysilizium-Spacer 28a sind durch das Dielektrikum 29 von der Polysiliziumfüllung 211 und durch die Isolationschicht 27 von der ersten Verdrahtungsebene und von den drei Epitaxie schichten isoliert. Die Anordnung im Graben 26 stellt einen Speicherkondensator dar.

In den folgenden Schritten, die hier nicht dargestellt sind, werden in der dritten Epitaxieschicht 25 weitere Schaltelemente wie z. B. Auswahltransistoren und Pheripherie nach bekannten Verfahren hergestellt.

Anhand der Fig. 6 und 7 wird im folgenden ein weiteres Aus führungsbeispiel für die Herstellung einer ersten und zweiten vergrabenen Verdrahtungsebene und einem Graben erläutert.

In einem Halbleiterschichtaufbau, der ein Substrat 31, eine erste vergrabene Verdrahtungsebene 32, eine erste Epitaxie schicht 33, eine zweite Epitaxieschicht 34 und eine dritte Epitaxieschicht 35 aufweist und der so aufgebaut und so her gestellt ist, wie es anhand von Fig. 2 erläutert wurde, wird nach einer Phototechnik ein Graben 36 geätzt (s. Fig. 6). Der Graben 36 verläuft senkrecht zur Schichtenfolge und reicht bis in die erste vergrabene Verdrahtungsebene 32 hinein. Die Flanken und der Boden des Grabens 36 sind mit einer Isolations schicht 37 bedeckt. Die Isolationsschicht 37 besteht z. B. aus Siliziumoxid.

Durch eine Spacerätzung (s. Fig. 7) werden Isolations-Spacer 37a erzeugt. Dabei wird am Boden des Grabens 36 die Oberfläche der ersten vergrabenen Verdrahtungsebene 32 freigelegt. Es folgt die Abscheidung einer Polysiliziumschicht 38 auf den Isolations-Spacern 37a und der freigelegten Oberfläche der ersten vergrabenen Verdrahtungsebene 32. Die Polysilizium schicht 38 wird z. B. durch chemische Abscheidung aus der Gasphase (CVD) und anschließende Dotierung hergestellt. Auf der Polysiliziumschicht 38 wird ein Dielektrikum 39 erzeugt. Das Dielektrikum 39 ist z. B. als Mehrfachschicht aus Silizium oxid, Siliziumnitrid, Siliziumoxid, sogenanntes ONO, realisiert. Auf das Dielektrikum 39 wird eine Polysilizium füllung 310 abgeschieden. Die Polysiliziumfüllung 310 füllt den Graben 36 vollständig auf. Die Polysiliziumfüllung 310 ist wie die Polysiliziumschicht 38 und die erste vergrabene Verdrahtungsebene 32 vom zweiten Leitfähigkeitstyp.

Durch eine Temperung wird der Kontakt zwischen der Poly siliziumschicht 38 und der ersten vergrabenen Verdrahtungs ebene 32 hergestellt.

Die Füllung des Grabens 36 ist als Speicherkondensator für DRAM geeignet. Dabei bildet die Polysiliziumschicht 38 die Gegenelektrode und die Polysiliziumfüllung 310 den Speicher knoten.

In der dritten Epitaxieschicht 35 werden nachfolgend Schalt elemente hergestellt, was hier nicht dargestellt ist. Die Herstellung der Schaltelemente, die im Beispiel eines DRAM Auswahltransistoren und Pheripherie sind, erfolgt nach be kannten Verfahren.

Die Fig. 2 bis 7 sind nicht maßstäblich. Die wahren Größenver hältnisse sind in etwa: Tiefe der ersten vergrabenen Verdrahtungs ebene 22, 32 2 µm, Gesamttiefe der Epitaxieschichten 23, 33, 24, 34, 25, 35 1 µm, Tiefe des Grabens 26, 36 5 µm, Durchmesser des Grabens 26, 36 1 µm.

Das Problem der niederohmigen Verbindung von Schaltelementen tritt nicht nur in den hier beispielhaft genannten DRAM- Speicherzellen auf. In jeder dreidimensionalen Schaltungsan ordnung tritt das Problem auf. Die Erfindung ist auch dort anwendbar.

Die Erfindung ist selbstverständlich auch auf n-dotierte Substrate und p-dotierte vergrabene Verdrahtungsebenen über tragbar. Ferner sind beliebige Geometrien der Grabenfüllung denkbar.

Claims

1. Schaltungselemente in dreidimensionaler Anordnung ent haltender Halbleiterschichtaufbau mit folgenden Merkmalen:

a) es ist ein Substrat (10) aus einem Halbleitermaterial von einem ersten Leitfähigkeitstyp vorgesehen,
b) in dem Substrat (10) ist eine leitfähige, vom Substrat (10) isolierte, erste vergrabene Verdrahtungsebene (11) ange ordnet,
c) die erste vergrabene Verdrahtungsebene (11) steht mit mehreren Schaltelementen in elektrischer Verbindung, die über die erste vergrabene Verdrahtungsebene (11) unter einander verbunden sind,
d) es ist eine leitfähige, zweite vergrabene Verdrahtungs ebene (103) vorgesehen, die elektrisch mit dem Substrat (10) verbunden ist und die zwischen denjenigen Schaltelementen, die nicht direkt mit der ersten vergrabenen Verdrahtungs ebene (11) in Verbindung stehen, und der ersten vergrabenen Verdrahtungsebene (11) angeordnet ist.

2. Halbleiterschichtaufbau nach Anspruch 1, gekennzeichnet durch folgende Merkmale:

a) die erste vergrabene Verdrahtungsebene (11) besteht aus dem Halbleitermaterial von einem zweiten Leitfähigkeitstyp, der entgegengesetzt zum ersten Leitfähigkeitstyp ist,
b) die erste vergrabene Verdrahtungsebene (11) ist so hoch dotiert, daß der Übergang zwischen dem Substrat (10) und der ersten vergrabenen Verdrahtungsebene (11) sicher sperrt,
c) die zweite vergrabene Verdrahtungsebene (103) besteht wie das Substrat (10) aus dem Halbleitermaterial von dem ersten Leitfähigkeitstyp jedoch von einer höheren Leitfähigkeit als das Substrat (10).

3. Halbleiterschichtaufbau nach Anspruch 2, dadurch gekennzeichnet, daß die erste vergrabene Verdrahtungsebene (11) eine Dotierstoffkonzentration entsprechend dem Sättigungswert aufweist.

4. Halbleiterschichtaufbau nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die mit der ersten Verdrahtungsebene (11) in Verbindung stehenden Schaltelemente jeweils einen mit leitfähigem Material aufge füllten Graben (12) enthalten, der bis in die erste Ver drahtungsebene (11) hineinreicht.

5. Halbleiterschichtaufbau nach Anspruch 4, gekennzeichnet durch folgende Merkmale:

a) in den Gräben (12) sind jeweils Speicherkondensatoren an geordnet, die jeweils einen Speicherknoten (1022), ein Dielektrikum (1023) und eine Gegenelektrode (1024) ent halten,
b) der Speicherknoten (1022) und die Gegenelektrode (1024) enthalten jeweils polykristallines Halbleitermaterial vom zweiten Leitfähigkeitstyp,
c) die Gegenelektroden (1024) sind über die erste Ver drahtungsebene (11) miteinander verbunden.

6. Halbleiterschichtaufbau nach Anspruch 5, gekennzeichnet durch folgenden Merkmale:

a) es sind in einem Zellenfeld angeordnete DRAM-Speicherzellen vorgesehen, die jeweils die in den Gräben (12) angeordneten Speicherkondensatoren, einen Auswahltransistor (16), Wort leitungen (17) und Bitleitungen (18) enthalten,
b) die Auswahltransistoren (16) sind im Substrat (10) oberhalb der zweiten Verdrahtungsebene (103) angeordnet,
c) die erste Verdrahtungsebene (11) hat die Größe des Zellen feldes, ist unterhalb des Zellenfeldes angeordnet und bildet die Zellplatte des Zellenfeldes.

7. Halbleiterschichtaufbau nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß mindestens ein Kontaktgraben (12b) vorgesehen ist, der mit leitfähigem Material gefüllt ist, der mit der ersten Verdrahtungsebene (11) in Kontakt steht, der gegen das Substrat (19) isoliert ist und der über eine leitende Verbindung (19) mit der Oberfläche des Substrats (10) verbunden ist, so daß die erste Verdrahtungs ebene (11) von der Oberfläche des Substrats (10) her kontaktierbar ist.

8. Halbleiterschichtaufbau nach Anspruch 7, dadurch gekennzeichnet, daß der Kontaktgraben (12b) die gleiche Füllung enthält wie die die Speicherkondensatoren enthaltenden Gräben (12a).

9. Herstellverfahren für einen Halbleiterschichtaufbau mit mindestens einer ersten vergrabenen Verdrahtungsebene zur Ver bindung von im Halbleiterschichtaufbau enthaltenen Schalt elementen unterhalb der Oberfläche mit folgenden Merkmalen:

a) in einem Substrat (21, 31) von einem ersten Leitfähigkeits typ wird die erste vergrabene Verdrahtungsebene (22, 32) durch Implantation von Ionen in einem zweiten Leitfähig keitstyp erzeugt, der entgegengesetzt leitfähig zum ersten Leitfähigkeitstyp ist,
b) die erste vergrabene Verdrahtungsebene (22, 32) wird in einem Bereich erzeugt, der den Bereich der zu kontaktierenden Schaltelemente sicher überlappt,
c) auf das Substrat wird eine epitaktische Schicht (23, 33, 24, 34, 25, 35) vom ersten Leitfähigkeitstyp aufgewachsen,
d) in die epitaktische Schicht (23, 22, 24, 34, 25, 35) werden Gräben (26, 36) geätzt, die bis in die erste Verdrahtungs ebene (22, 32) hineinreichen und die mit leitfähigem Material aufgefüllt werden,
e) in dem dem Substrat (21, 31) abgewandten Bereich der epitaktischen Schicht (23, 33, 24, 34, 25, 35) werden Schaltelemente erzeugt,
f) die Dotierstoffkonzentration der ersten vergrabenen Ver drahtungsebene (22, 32) wird so eingestellt, daß der Über gang zwischen dem Substrat (21, 31) und der ersten ver grabenen Verdrahtungsebene (22, 32) sicher sperrt.

10. Herstellverfahren nach Anspruch 9, dadurch gekennzeichnet, daß die epitaktische Schicht (23, 33, 24, 34, 25, 35) in drei Schritten aufgebracht wird, wobei die Dotierung im zweiten Schritt (24, 34) höher ist als im ersten (23, 33) und dritten (25, 35) Schritt, so daß unterhalb der Schaltelemente eine zweite Verdrahtungsebene (24, 34) entsteht.

11. Herstellverfahren nach Anspruch 10, gekennzeichnet durch folgende Schritte:

a) nach der Ätzung der Gräben (26) wird auf den Wänden der Gräben (26) eine Isolationsschicht (27) erzeugt,
b) auf die Isolationsschicht (27) wird eine erste Poly siliziumschicht (28) abgeschieden und vom zweiten Leit fähigkeitstyp dotiert,
c) in die erste Polysiliziumschicht (28) und in die Isolations schicht (27) wird eine erste Öffnung auf die unter dem Graben (26) befindliche erste vergrabene Verdrahtungsebene (22) so geätzt, daß die Flanken des Grabens (26) mit der Isolationsschicht (27) und der ersten Polysiliziumschicht (28) bedeckt bleiben,
d) auf der Oberfläche der ersten Öffnung wird ein Dielektrikum (29) erzeugt,
e) auf dem Dielektrikum (29) wird eine zweite Polysilizium schicht (210) erzeugt,
f) in die zweite Polysiliziumschicht (210) und das Di elektrikum (29) wird eine zweite Öffnung auf die unter dem Graben (26) befindliche erste vergrabene Verdrahtungsebene (22) so geätzt, daß auf der ersten Polysiliziumschicht (28) das Dielektrikum (29) erhalten bleibt,
g) die zweite Öffnung wird mit dotiertem Polysilizium (211) vom zweiten Leitfähigkeitstyp aufgefüllt,
h) durch eine Temperung erfolgt die Kontaktierung von der ersten vergrabenen Verdrahtungsebene (22) mit der Poly siliziumfüllung (211) der zweiten Öffnung.

12. Herstellverfahren nach Anspruch 10, gekennzeichnet durch folgende Schritte:

a) nach der Ätzung der Gräben (36) bis in die erste vergrabene Verdrahtungsebene (32) wird jeweils auf der Wand des Grabens (36) eine Isolationsschicht (37) erzeugt,
b) in die Isolationsschicht (37) wird eine Öffnung bis auf die darunterliegende erste vergrabene Verdrahtungsebene (32) geätzt, so daß die Flanken des Grabens (36) mit der Isolationsschicht (37) bedeckt bleiben,
c) die freiliegende Oberfläche der Isolationsschicht (37) und der ersten vergrabenen Verdrahtungsebene (32) wird mit einer dotierten Polysiliziumschicht (38) vom zweiten Leit fähigkeitstyp bedeckt,
d) die Polysiliziumschicht (38) wird mit einem Dielektrikum (39) bedeckt,
e) der vom Dielektrikum (39) umgebene Bereich wird mit dotiertem Polysilizium (310) vom zweiten Leitfähigkeitstyp aufgefüllt,
f) durch eine Temperung erfolgt die Kontaktierung von der ersten vergrabenen Verdrahtungsebene (32) mit der Poly siliziumschicht (38).

13. DRAM-Speicherzelle mit vergrabener Zellplatte hergestellt in einem Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß die ver grabene Zellplatte als erste vergrabene Verdrahtungsebene (11, 22, 32) ausgebildet ist.